JP2013115107A - Ceramic substrate with built-in varistor - Google Patents

Ceramic substrate with built-in varistor Download PDF

Info

Publication number
JP2013115107A
JP2013115107A JP2011257533A JP2011257533A JP2013115107A JP 2013115107 A JP2013115107 A JP 2013115107A JP 2011257533 A JP2011257533 A JP 2011257533A JP 2011257533 A JP2011257533 A JP 2011257533A JP 2013115107 A JP2013115107 A JP 2013115107A
Authority
JP
Japan
Prior art keywords
ceramic substrate
varistor
oxide
built
varistor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011257533A
Other languages
Japanese (ja)
Inventor
Motohiro Shimizu
基尋 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2011257533A priority Critical patent/JP2013115107A/en
Publication of JP2013115107A publication Critical patent/JP2013115107A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve such a problem of multilayer varistor components, compaction and thinning of which are in progress, that vaporization of the components containing a bismuth oxide in a varistor layer during the burning process may cause degradation of the varistor characteristics and reliability.SOLUTION: In a ceramic substrate 8 with a built-in varistor including at least a varistor layer 2 containing a zinc oxide, a bismuth oxide, and a manganese oxide, a pair of internal conductors 4 formed to sandwich the varistor layer 2, and a first ceramic substrate 1 provided on one side or both sides of the varistor layer 2, the first ceramic substrate 1 contains a manganese oxide, a bismuth oxide, and a niobium oxide as sub-components.

Description

本発明は、LED(発光ダイオード)や半導体を搭載するための、バリスタ内蔵セラミック基板に関する。   The present invention relates to a varistor built-in ceramic substrate for mounting an LED (light emitting diode) or a semiconductor.

近年、電子機器の小型化、低消費電力化は急速に進み、それに伴い電子機器の回路を構成する各種電子部品の耐電圧は低下してきている。これは、人体と電子機器の導通部が接触したときに発生する静電気パルスなどにより各種電子部品、特に半導体デバイス等が破壊されやすく電子機器のトラブルなどによる各種電子機器の故障トラブルが増えてきている。   In recent years, electronic devices have been rapidly reduced in size and power consumption, and accordingly, the withstand voltage of various electronic components constituting the circuit of the electronic device has been reduced. This is because various electronic components, especially semiconductor devices, etc. are easily damaged by electrostatic pulses generated when the human body and electronic devices are in contact with each other. .

この半導体デバイスとしては、主として発光ダイオード(LED)が上げられ、現在一般照明器具、テレビなどのバックライトおよびカメラのストロボ光源等、多くの製品での適用が検討されており、今後需要量は増加すると予想される。   As this semiconductor device, light emitting diodes (LEDs) are mainly raised, and application to many products such as general lighting fixtures, backlights for televisions, strobe light sources for cameras, etc. is currently being studied, and demand will increase in the future. That is expected.

この適用が拡大するにつれて、LEDおよびそれを用いたLEDパッケージの高輝度化、高出力化が大きく求められており高輝度対応のLEDにおいては、PN発光層などの静電気破壊によるトラブルが大きな問題となっている。   As this application expands, there is a great demand for higher brightness and higher output of LEDs and LED packages using the LEDs, and troubles due to electrostatic breakdown such as the PN light emitting layer are a major problem in high brightness LEDs. It has become.

このような従来の半導体デバイスであるLEDパッケージ向けの静電気対策部品としては特許文献1などが知られている。しかしながらこの特許文献1に記載の静電気対策部品は、静電気を吸収するためのバリスタ層を絶縁性のセラミック基板と絶縁性のガラスセラミック層で挟み込んだ構造をとっており、このバリスタ層に含まれる酸化ビスマスおよび酸化マンガン等の、静電気を吸収する効果を奏するために必要不可欠な成分が焼成中に蒸発、または基板内へ拡散してしまうことにより、静電気吸収効果いわゆるバリスタ特性の劣化、さらには信頼性の低下を引き起こしてしまう。   Patent document 1 etc. are known as an anti-static component for LED packages which are such conventional semiconductor devices. However, the anti-static component described in Patent Document 1 has a structure in which a varistor layer for absorbing static electricity is sandwiched between an insulating ceramic substrate and an insulating glass ceramic layer, and the oxidation contained in the varistor layer. Components necessary for absorbing static electricity, such as bismuth and manganese oxide, evaporate or diffuse into the substrate during firing, resulting in electrostatic absorption effects, so-called varistor characteristic deterioration, and reliability. Will cause a decline.

国際公開第2006/106717号International Publication No. 2006/106717

本発明は、上記課題を解決するものであり、バリスタ特性に優れたバリスタ内蔵セラミック基板を提供することを目的とする。   The present invention solves the above-described problems, and an object thereof is to provide a varistor built-in ceramic substrate having excellent varistor characteristics.

上記課題を解決するために本発明のバリスタ内蔵基板は、少なくとも酸化亜鉛と、酸化ビスマスと、酸化マンガンを含むバリスタ層と、前記バリスタ層を挟み込むように形成された一対の内部導体と前記バリスタ層の片面もしくは両面に設けられた第一のセラミック基板とを有するバリスタ内蔵セラミック基板において、前記第一のセラミック基板は副成分として酸化マンガン、酸化ビスマス及び酸化ニオブを含むことを特徴としたバリスタ内蔵セラミック基板とした。   In order to solve the above problems, a varistor-embedded substrate according to the present invention includes at least zinc oxide, bismuth oxide, a varistor layer containing manganese oxide, a pair of internal conductors formed so as to sandwich the varistor layer, and the varistor layer. A varistor-embedded ceramic substrate having a first ceramic substrate provided on one or both sides of the varistor, wherein the first ceramic substrate contains manganese oxide, bismuth oxide and niobium oxide as subcomponents. A substrate was used.

以上のように本発明のバリスタ内蔵セラミック基板は、バリスタ層に含まれる酸化ビスマスおよび酸化マンガンと同一材料を構成成分として含む第一のセラミック基板を、バリスタ層の片面もしくは両面に用いたことにより、バリスタ層に含まれる酸化ビスマスおよび酸化マンガンが焼成工程時に蒸発、もしくは上下に設けられるセラミック基板に拡散することを抑制することができる。   As described above, the varistor built-in ceramic substrate of the present invention uses the first ceramic substrate containing the same material as the bismuth oxide and manganese oxide contained in the varistor layer as a constituent component on one or both sides of the varistor layer. It is possible to suppress bismuth oxide and manganese oxide contained in the varistor layer from evaporating during the firing step or diffusing into the ceramic substrate provided above and below.

本発明の一実施例におけるバリスタ内蔵セラミック基板の断面図Sectional drawing of the varistor built-in ceramic substrate in one Example of this invention 本発明の一実施例におけるバリスタ内蔵セラミック基板の断面図Sectional drawing of the varistor built-in ceramic substrate in one Example of this invention

以下、本発明のバリスタ内蔵セラミック基板について説明する。   The varistor built-in ceramic substrate of the present invention will be described below.

図1は本発明の一実施例におけるバリスタ内蔵セラミック基板8を示した断面図である。   FIG. 1 is a sectional view showing a varistor built-in ceramic substrate 8 according to an embodiment of the present invention.

図1に示すバリスタ内蔵セラミック基板は、バリスタ層2の上下面を第一のセラミック基板1と第二のセラミック基板3で挟み込んだ構成とした。このバリスタ層2の内部には対向する1対の内部導体4が設けられており、この内部導体4は、第一のセラミック基板1とバリスタ層2と第二のセラミック基板3とを貫通するビア電極5と導通した構成となる。主面電極6は第二のセラミック基板3の上面に配置され、この主面電極6の上面にLED等の半導体デバイスが実装される。また端子電極7は第一のセラミック基板1の上面に配置されバリスタ内蔵セラミック基板8そのものを実装するための電極となり、主面電極6および端子電極7はビア電極5を介して導通する構成となる。   The varistor built-in ceramic substrate shown in FIG. 1 has a configuration in which the upper and lower surfaces of the varistor layer 2 are sandwiched between the first ceramic substrate 1 and the second ceramic substrate 3. A pair of opposed internal conductors 4 are provided inside the varistor layer 2, and the internal conductors 4 are vias penetrating the first ceramic substrate 1, the varistor layer 2, and the second ceramic substrate 3. The electrode 5 is electrically connected. The main surface electrode 6 is disposed on the upper surface of the second ceramic substrate 3, and a semiconductor device such as an LED is mounted on the upper surface of the main surface electrode 6. The terminal electrode 7 is disposed on the upper surface of the first ceramic substrate 1 and serves as an electrode for mounting the varistor built-in ceramic substrate 8 itself. The main surface electrode 6 and the terminal electrode 7 are electrically connected through the via electrode 5. .

なお、第一のセラミック基板1の上面に主面電極6を形成し、第二のセラミック基板3の上面に端子電極7を形成して、前述した構成と上下逆さまにしても良い。   The main surface electrode 6 may be formed on the upper surface of the first ceramic substrate 1, and the terminal electrode 7 may be formed on the upper surface of the second ceramic substrate 3, so that the configuration described above may be turned upside down.

バリスタ層2の材料組成は、主成分の酸化亜鉛を80重量%以上と、酸化ビスマス、酸化マンガン、酸化アンチモン、酸化コバルト等の副成分を0重量%から20重量%とすることが好ましく、この材料組成により優れたバリスタ特性を得ることができる。   The material composition of the varistor layer 2 is preferably 80% by weight or more of the main component zinc oxide and 0 to 20% by weight of auxiliary components such as bismuth oxide, manganese oxide, antimony oxide, and cobalt oxide. Excellent varistor characteristics can be obtained by the material composition.

第一のセラミック基板1は酸化アルミニウムを主成分とし、副成分として酸化ビスマス、酸化マンガンおよび酸化ニオブを含む。副成分はバリスタ層2と共通の構成成分を含有することにより、焼成時にバリスタ層2から酸化ビスマスや酸化マンガンなどの低融点の副成分が蒸発またはバリスタ層2の上下に配置される基板への拡散を抑制することができるものと推測される。これによりバリスタ層2に含まれる酸化ビスマスや酸化マンガン等の副成分は、焼成後もバリスタ層2に均一に分散された状態を維持するため、静電気吸収効果にバラツキが少なく、信頼性の高いバリスタ内蔵セラミック基板を得ることができる。   The first ceramic substrate 1 contains aluminum oxide as a main component and bismuth oxide, manganese oxide, and niobium oxide as subcomponents. The auxiliary component contains the same component as that of the varistor layer 2, so that a low melting point auxiliary component such as bismuth oxide or manganese oxide is evaporated from the varistor layer 2 during firing or is applied to the substrate disposed above and below the varistor layer 2. It is presumed that diffusion can be suppressed. As a result, subcomponents such as bismuth oxide and manganese oxide contained in the varistor layer 2 remain uniformly dispersed in the varistor layer 2 even after firing, so that there is little variation in electrostatic absorption effect and a highly reliable varistor. A built-in ceramic substrate can be obtained.

第二のセラミック基板3は酸化アルミニウム基板、窒化アルミニウム基板、窒化ケイ素基板等が使用できるが熱伝導性が良好であるとともに耐熱性と絶縁性を有する材料よりなる事が好ましい。   As the second ceramic substrate 3, an aluminum oxide substrate, an aluminum nitride substrate, a silicon nitride substrate, or the like can be used, but it is preferable that the second ceramic substrate 3 is made of a material having good heat conductivity and heat resistance and insulation.

以上のように本発明のバリスタ内蔵セラミック基板は、バリスタ層に含まれる酸化ビスマスおよび酸化マンガンと同一材料を構成成分として含む第一のセラミック基板を、バリスタ層の片面もしくは両面に用いたことにより、バリスタ層に含まれる酸化ビスマスおよび酸化マンガンが焼成工程時に蒸発、もしくは上下に設けられるセラミック基板に拡散することを抑制することができるためバリスタ特性に優れたバリスタ内蔵セラミック基板とすることができる。   As described above, the varistor built-in ceramic substrate of the present invention uses the first ceramic substrate containing the same material as the bismuth oxide and manganese oxide contained in the varistor layer as a constituent component on one or both sides of the varistor layer. Since bismuth oxide and manganese oxide contained in the varistor layer can be prevented from evaporating or diffusing to the ceramic substrate provided above and below during the firing process, a varistor-embedded ceramic substrate having excellent varistor characteristics can be obtained.

図2は本発明の一実施例におけるバリスタ内蔵セラミック基板9を示した断面図である。図2は図1に記載のバリスタ内蔵セラミック基板8における、第二のセラミック基板3を第一のセラミック基板1で置き換えたものである。すなわち、バリスタ層2を第一のセラミック基板1で挟み込む構成とすることによって、よりバリスタ層2からの酸化ビスマスや酸化マンガンの蒸発および上下のセラミック基板への拡散を抑制することができるものである。   FIG. 2 is a sectional view showing a varistor built-in ceramic substrate 9 according to an embodiment of the present invention. FIG. 2 is obtained by replacing the second ceramic substrate 3 with the first ceramic substrate 1 in the varistor built-in ceramic substrate 8 shown in FIG. That is, by adopting a configuration in which the varistor layer 2 is sandwiched between the first ceramic substrates 1, evaporation of bismuth oxide and manganese oxide from the varistor layer 2 and diffusion to the upper and lower ceramic substrates can be further suppressed. .

また、特許文献1に記載の静電気対策部品はバリスタ層2の上下面に配置されるセラミック基板をガラス成分を含むセラミック基板とすることにより、基板の焼結性を向上させているが、このガラス成分は熱抵抗が高いため、セラミック基板自体の熱抵抗も高くなってしまい、半導体チップ動作時に発生する熱を十分に放熱することは困難である。本発明はバリスタ層2の成分と同一の成分である酸化ビスマスおよび酸化マンガンを含有させることによって第一のセラミック基板1の焼結性を向上させることができる発明であるとともに、従来のセラミック基板よりも熱抵抗が低く半導体デバイス動作時の発熱を効果的に放熱することができるものである。   In addition, the antistatic component described in Patent Document 1 improves the sinterability of the substrate by using ceramic substrates including glass components as the ceramic substrates disposed on the upper and lower surfaces of the varistor layer 2. Since the component has a high thermal resistance, the thermal resistance of the ceramic substrate itself also increases, and it is difficult to sufficiently dissipate the heat generated during the operation of the semiconductor chip. The present invention is an invention that can improve the sinterability of the first ceramic substrate 1 by containing bismuth oxide and manganese oxide, which are the same components as the components of the varistor layer 2, and moreover than the conventional ceramic substrate. Also, the heat resistance is low, and heat generated during semiconductor device operation can be effectively dissipated.

次に、図1に示すバリスタ内蔵セラミック基板8の製造方法について説明する。   Next, a method for manufacturing the varistor built-in ceramic substrate 8 shown in FIG. 1 will be described.

まず第二のセラミック基板3としては焼成済みの酸化アルミニウム基板を用いた。この酸化アルミニウム基板は一般的に用いられる、酸化アルミニウム基板であり、酸化アルミニウムの含有量が約96%であり、副成分として酸化シリコン等が約4%含有される。   First, a fired aluminum oxide substrate was used as the second ceramic substrate 3. This aluminum oxide substrate is a commonly used aluminum oxide substrate. The aluminum oxide content is about 96%, and silicon oxide or the like is contained as a subcomponent about 4%.

ビア電極5を形成するための孔を作製する方法としては、レーザーを用いて孔あけ加工する方法がある。なお、後述するように第一のセラミック基板1と同様にシートから積層してバリスタ層2と一体焼成して作製することもできる。   As a method of producing a hole for forming the via electrode 5, there is a method of drilling using a laser. As will be described later, it can be produced by laminating sheets and integrally firing with the varistor layer 2 in the same manner as the first ceramic substrate 1.

次に、バリスタ層2となるバリスタ層シートを以下のように作製する。   Next, a varistor layer sheet to be the varistor layer 2 is produced as follows.

まず、バリスタ粉末の全体を100重量%としたとき、酸化亜鉛を80重量%以上と、酸化ビスマス、酸化マンガン、酸化アンチモン、酸化コバルト等の副成分を20重量%以下と、バインダ樹脂、可塑剤、および溶剤とを配合した後、これらを混合および分散することによりスラリーを作製する。次いで、ドクターブレード法によって、PETフィルム上に前記スラリーを塗布、乾燥してバリスタ層シートを作製する。   First, when the total varistor powder is 100% by weight, zinc oxide is 80% by weight or more, and minor components such as bismuth oxide, manganese oxide, antimony oxide, cobalt oxide and the like are 20% by weight or less, binder resin, plasticizer , And a solvent, and after mixing and dispersing them, a slurry is prepared. Next, the slurry is applied onto a PET film by a doctor blade method and dried to prepare a varistor layer sheet.

次に、第一のセラミック基板1となる第一のセラミックシートを以下のように作製する。   Next, the 1st ceramic sheet used as the 1st ceramic substrate 1 is produced as follows.

まず、主成分となる酸化アルミニウム粉末と、副成分の酸化ビスマス、酸化マンガンおよび酸化ニオブの含有量全体を100重量%としたとき、酸化ビスマスが50重量%以上70重量%以下、酸化マンガンが15重量%以上25重量%以下、酸化ニオブが15重量%以上25重量%以下と、バインダ樹脂、可塑剤、および溶剤とを配合した後、混合および分散してスラリーを作製する。次いで、ドクターブレード法によって、PETフィルム上に前記スラリーを塗布、乾燥して第一のセラミックシートを作製する。   First, assuming that the total content of aluminum oxide powder as a main component and bismuth oxide, manganese oxide and niobium oxide as subcomponents is 100 wt%, bismuth oxide is 50 wt% or more and 70 wt% or less, and manganese oxide is 15 wt%. After blending the binder resin, the plasticizer, and the solvent with 15 wt% or more and 25 wt% or less of niobium oxide and 15 wt% or less, a slurry is prepared by mixing and dispersing. Subsequently, the said slurry is apply | coated on a PET film by a doctor blade method, and it dries, and produces a 1st ceramic sheet.

次に、上記のように作製されたバリスタ層シートおよび第一のセラミックシートに、ビア電極5を形成するための孔を形成する。この方法としては、例えばメカニカルパンチャー法を用いて孔あけ加工する方法がある。孔をあけた各シートに、第二のセラミック基板3、バリスタ層シートおよび第一のセラミックシートにビア電極5を形成するためのビア電極5用の導体ペーストを充填する。充填方法としてはスクリーン印刷法で各シートの孔にビア電極5用の導体ペーストを埋め込む方法がある。次に、ビア電極5用の導体ペーストを埋め込んだバリスタ層シートに、内部導体4用の導体ペーストをスクリーン印刷することにより印刷するものと、導電ペーストを印刷しないものを作製する。   Next, a hole for forming the via electrode 5 is formed in the varistor layer sheet and the first ceramic sheet manufactured as described above. As this method, for example, there is a method of drilling using a mechanical puncher method. Each sheet with holes is filled with a conductive paste for via electrode 5 for forming via electrode 5 on second ceramic substrate 3, varistor layer sheet and first ceramic sheet. As a filling method, there is a method of embedding a conductive paste for the via electrode 5 in the hole of each sheet by a screen printing method. Next, on the varistor layer sheet in which the conductor paste for the via electrode 5 is embedded, the one that is printed by screen-printing the conductor paste for the inner conductor 4 and the one that does not print the conductive paste are prepared.

この内部導体4用の導体ペーストを形成したバリスタ層シートおよび、内部導体4用の導体ペーストを形成していないバリスタ層シートをそれぞれ所望の枚数を加熱しながら積層してバリスタ層シート積層体を形成する。   A varistor layer sheet laminate is formed by laminating a desired number of the varistor layer sheets formed with the conductor paste for the inner conductor 4 and the varistor layer sheets not formed with the conductor paste for the inner conductor 4, respectively. To do.

次に、このバリスタ層シート積層体の片面に、ビア電極5用の導体ペーストを充填した第一のセラミックシートをもう一方の面に上記ビア電極5用の導体ペーストを充填した第二のセラミック基板3を加熱しながら積層し、複合積層体を形成する。   Next, a second ceramic substrate in which one side of the varistor layer sheet laminate is filled with the first ceramic sheet filled with the conductive paste for the via electrode 5 and the other side is filled with the conductive paste for the via electrode 5 is filled. 3 are laminated while heating to form a composite laminate.

次いで、ビア電極の端部と接続するように、第一のセラミックシートおよび第二のセラミック基板3の主面に主面電極6および端子電極7をスクリーン印刷法にて形成する。これら主面電極6、端子電極7は複合積層体を積層する前のシート段階、または複合積層体の段階どちらで形成してもよい。   Next, the main surface electrode 6 and the terminal electrode 7 are formed on the main surface of the first ceramic sheet and the second ceramic substrate 3 by screen printing so as to be connected to the end portion of the via electrode. The main surface electrode 6 and the terminal electrode 7 may be formed either at the sheet stage before laminating the composite laminate or at the stage of the composite laminate.

なお、ビア電極5、内部導体4、主面電極6、端子電極7はいずれもAgが80%、Pdが20%となる電極を使用した。   The via electrode 5, the inner conductor 4, the main surface electrode 6, and the terminal electrode 7 were all electrodes having Ag of 80% and Pd of 20%.

このようにして得られた複合積層体を400〜600℃程度の温度で脱バインダを行い、最後に950〜1050℃の温度で焼成することでバリスタ内蔵セラミック基板が得られる。   The composite laminate thus obtained is debindered at a temperature of about 400 to 600 ° C., and finally fired at a temperature of 950 to 1050 ° C. to obtain a ceramic substrate with a built-in varistor.

以下、前述した製造方法で作製された本発明のバリスタ内蔵セラミック基板を具体的に説明する。   Hereinafter, the varistor built-in ceramic substrate of the present invention produced by the manufacturing method described above will be specifically described.

実施例1においてはバリスタ層2の焼成後の厚みを、バリスタ特性を発現するための有効層(有効層:一対の対向する内部導体4間に介在するバリスタ層2)の厚みは10μm、一対の対向する内部電極を経て有効層の上下に形成するバリスタ外層の厚みは35μmとして検討を行った。第一のセラミック基板1の焼成後の厚みは30μmである。バリスタ層2に対し、第一のセラミック基板1と反対の面に配置される第二のセラミック基板3の厚みは0.25mmとした。なお、脱バインダは600℃にて2時間、その後1000℃にて2時間の焼成を行うことにより、バリスタ内蔵セラミック基板8を得た。焼成後のバリスタ内蔵セラミック基板8の縦横の寸法は2.0mm×2.0mmとした。   In Example 1, the thickness of the varistor layer 2 after firing is the same as that of the effective layer (effective layer: the varistor layer 2 interposed between the pair of opposed internal conductors 4) for expressing the varistor characteristics. The thickness of the outer varistor layer formed above and below the effective layer through the opposing internal electrodes was 35 μm. The thickness of the first ceramic substrate 1 after firing is 30 μm. The thickness of the second ceramic substrate 3 disposed on the surface opposite to the first ceramic substrate 1 with respect to the varistor layer 2 was 0.25 mm. The binder removal was performed by baking at 600 ° C. for 2 hours and then at 1000 ° C. for 2 hours to obtain a varistor built-in ceramic substrate 8. The vertical and horizontal dimensions of the ceramic substrate 8 with a built-in varistor after firing were 2.0 mm × 2.0 mm.

このようにして得られたバリスタ内蔵セラミック基板8について、バリスタ特性および熱伝導率の評価を行った。   The varistor characteristics and thermal conductivity of the ceramic substrate 8 with a built-in varistor thus obtained were evaluated.

バリスタ特性は、試料に1μA〜1mAの範囲で電流を流したときの電圧値を測定して電圧電流特性を評価し、この電圧電流特性からバリスタ電圧V1mAと非直線性αを求めた。バリスタ電圧V1mAは、電流値を1mA流した時の電圧値と定義し、評価方法は前述した有効層の厚みから、単位厚み当たりのバリスタ電圧V1mA/mm(V)を求めた。また、非直線性αは電流値を1mA流した時の電圧値V1mAと、電流値を10μA流したときの電圧値V10μAとの比V1mA/V10μAで評価した。したがって、非直線性αが1に近いほど理想的で非直線性に優れている。なお、本評価においては非直線性αが1.3未満を本発明の範囲内、非直線性αが1.3以上を本発明の範囲外とした。   The varistor characteristic was evaluated by measuring the voltage value when a current was passed through the sample in the range of 1 μA to 1 mA, and the varistor voltage V1 mA and the non-linearity α were obtained from the voltage-current characteristic. The varistor voltage V1 mA was defined as a voltage value when a current value of 1 mA was passed, and the evaluation method was to determine the varistor voltage V1 mA / mm (V) per unit thickness from the thickness of the effective layer described above. Further, the non-linearity α was evaluated by a ratio V1 mA / V10 μA of a voltage value V1 mA when a current value was passed through 1 mA and a voltage value V10 μA when a current value was passed through 10 μA. Therefore, the closer the non-linearity α is to 1, the more ideal and non-linearity is. In this evaluation, a non-linearity α of less than 1.3 is within the scope of the present invention, and a non-linearity α of 1.3 or more is out of the scope of the present invention.

熱伝導率は縦横の寸法が3.5mm×3.5mm、厚み寸法を0.4mmとし、温度波熱分析法にて評価を行った。なお、本評価においては熱伝導率が19.0W/m・k以上を本発明の範囲内とし、熱伝導率が19.0未満を本発明の範囲外とした。   The thermal conductivity was evaluated by a temperature wave thermal analysis method with a vertical and horizontal dimension of 3.5 mm × 3.5 mm and a thickness dimension of 0.4 mm. In this evaluation, a thermal conductivity of 19.0 W / m · k or more was within the scope of the present invention, and a thermal conductivity of less than 19.0 was outside the scope of the present invention.

(表1)には、第一のセラミック基板1の材料組成比率を検討した評価結果を示す。試料番号1〜試料番号3は、第一のセラミック基板1の組成比率を変更した。試料番号6は、第一のセラミック基板1がなく、バリスタ層2の一方の面が露出した構成とした。   In (Table 1), the evaluation result which examined the material composition ratio of the 1st ceramic substrate 1 is shown. In sample numbers 1 to 3, the composition ratio of the first ceramic substrate 1 was changed. Sample No. 6 has a configuration in which the first ceramic substrate 1 is not provided and one surface of the varistor layer 2 is exposed.

Figure 2013115107
Figure 2013115107

試料番号1〜試料番号3の非直線性αは、いずれも1.30未満で良好な結果が得られた。試料番号4、試料番号5のサンプルは1.5以上となった。この結果から第一のセラミック基板1中の副成分を構成する酸化マンガン、酸化ビスマスおよび酸化ニオブの比率が、副成分合計量全体を100重量%としたとき、酸化マンガン15.0重量%〜25.0重量%、酸化ビスマス50.0重量%〜70.0重量%、酸化ニオブ15.0重量%〜25.0重量%の範囲の場合、良好な非直線性αを得られることが分った。また、第一のセラミック基板1を用いていない試料番号6は、バリスタ電圧が著しく高くなり、非直線性αも1.64と高い値になった。これは焼成過程において、酸化ビスマス、酸化マンガンなどの低融点成分が蒸発することで、バリスタ層2の焼結が著しく低下し、バリスタ電圧の異常上昇および非直線性αが悪化するものと推測される。   Samples 1 to 3 each had a non-linearity α of less than 1.30 and good results were obtained. Samples No. 4 and No. 5 were 1.5 or more. From this result, when the ratio of manganese oxide, bismuth oxide and niobium oxide constituting the subcomponents in the first ceramic substrate 1 is 100 wt% of the total amount of subcomponents, the manganese oxide is 15.0 wt% to 25 wt%. 0.02% by weight, bismuth oxide 50.0% by weight to 70.0% by weight, niobium oxide 15.0% by weight to 25.0% by weight, it can be seen that good non-linearity α can be obtained. It was. In Sample No. 6 which did not use the first ceramic substrate 1, the varistor voltage was remarkably increased, and the non-linearity α was also a high value of 1.64. This is presumed that in the firing process, low melting point components such as bismuth oxide and manganese oxide evaporate, so that the sintering of the varistor layer 2 is remarkably reduced, the abnormal increase in varistor voltage and the non-linearity α are deteriorated. The

実施例2では実施例1と同様の製造方法を用いて、得られたバリスタ内蔵セラミック基板8において、第一のセラミック基板1に含まれる酸化アルミニウム含有比率を変更して評価を行った。   In Example 2, the same manufacturing method as in Example 1 was used, and in the obtained varistor built-in ceramic substrate 8, the aluminum oxide content ratio contained in the first ceramic substrate 1 was changed and evaluated.

ここで、第一のセラミック基板1中の副成分を構成する酸化マンガン、酸化ビスマスおよび酸化ニオブの比率が、副成分合計量全体を100重量%としたとき、酸化マンガン、酸化ビスマス、酸化ニオブの比率はそれぞれ20.0重量%、60.0重量%、20.0重量%に固定した。   Here, when the ratio of manganese oxide, bismuth oxide and niobium oxide constituting the subcomponents in the first ceramic substrate 1 is 100% by weight of the total amount of subcomponents, manganese oxide, bismuth oxide, niobium oxide The ratios were fixed at 20.0 wt%, 60.0 wt% and 20.0 wt%, respectively.

第一のセラミック基板1中の酸化アルミニウム含有量が86.0重量%〜96.0重量%の試料番号7〜試料番号11では、バリスタの非直線性αは1.30未満と良好な結果が得られた。試料番号12の酸化アルミニウム含有量が97.0重量%の場合、非直線性αが1.37と悪化した、これは酸化アルミニウムの比率が増加して相対的に副成分である酸化ビスマス、酸化マンガンの比率が少なくなったことにより、バリスタ層2の焼結性が低下したためと推測される。   In Sample No. 7 to No. 11 in which the aluminum oxide content in the first ceramic substrate 1 is 86.0 wt% to 96.0 wt%, the non-linearity α of the varistor is less than 1.30 and good results are obtained. Obtained. When the aluminum oxide content of sample number 12 was 97.0% by weight, the non-linearity α deteriorated to 1.37. This was because the proportion of aluminum oxide increased and bismuth oxide, which is a relatively minor component, was oxidized. It is presumed that the sinterability of the varistor layer 2 has decreased due to the decrease in the manganese ratio.

また、熱伝導性については、第一のセラミック基板1中に含まれる酸化アルミニウム含有率が88.0重量%〜96.0重量%の範囲の試料番号7〜試料番号10では、熱伝導率19W/m・k以上と良好な結果が得られた。第一のセラミック基板1中に含まれる酸化アルミニウム含有率が86.0重量%の試料番号11は、熱伝導率が17.9W/m・kと低い値を示した。これは熱伝導性の低い副成分の比率が増大したことにより、酸化アルミニウム自体の熱伝導率が低くなるためである。第一のセラミック基板1中に含まれる酸化アルミニウム含有率が97.0重量%の試料番号12は、熱伝導率が16.1W/m・kと低い値を示した。これは相対的に副成分の比率が低く、焼結過程に生成する液相が減少したため、焼結緻密性が低下し、熱伝導率が低くなったと考えられる。   As for thermal conductivity, in samples No. 7 to No. 10 in which the aluminum oxide content contained in the first ceramic substrate 1 is in the range of 88.0 wt% to 96.0 wt%, the thermal conductivity is 19 W. Good results were obtained, such as / m · k or more. Sample No. 11 having an aluminum oxide content of 86.0% by weight contained in the first ceramic substrate 1 had a low thermal conductivity of 17.9 W / m · k. This is because the thermal conductivity of aluminum oxide itself is lowered due to an increase in the ratio of subcomponents having low thermal conductivity. Sample No. 12 having an aluminum oxide content of 97.0% by weight contained in the first ceramic substrate 1 had a low thermal conductivity of 16.1 W / m · k. It is considered that this is because the ratio of subcomponents is relatively low and the liquid phase generated in the sintering process is reduced, so that the sintered compactness is lowered and the thermal conductivity is lowered.

Figure 2013115107
Figure 2013115107

本発明にかかるバリスタ内蔵セラミック基板は半導体デバイス等、特に高輝度化、高出力化が進むLEDの実装基板において、優れた静電気保護効果を発現することができるものである。   The ceramic substrate with a built-in varistor according to the present invention can exhibit an excellent electrostatic protection effect in a semiconductor device or the like, in particular, an LED mounting substrate in which brightness and output are increasing.

1 第一のセラミック基板
2 バリスタ層
3 第二のセラミック基板
4 内部導体
5 ビア電極
6 主面電極
7 端子電極
8 バリスタ内蔵セラミック基板
9 バリスタ内蔵セラミック基板
DESCRIPTION OF SYMBOLS 1 1st ceramic substrate 2 Varistor layer 3 2nd ceramic substrate 4 Internal conductor 5 Via electrode 6 Main surface electrode 7 Terminal electrode 8 Ceramic substrate with built-in varistor 9 Ceramic substrate with built-in varistor

Claims (5)

少なくとも酸化亜鉛と、酸化ビスマスと、酸化マンガンを含むバリスタ層と、
前記バリスタ層を挟み込むように形成された一対の内部導体と
前記バリスタ層の片面もしくは両面に設けられた第一のセラミック基板とを有するバリスタ内蔵セラミック基板において、
前記第一のセラミック基板は副成分として酸化マンガン、酸化ビスマス及び酸化ニオブを含むことを特徴としたバリスタ内蔵セラミック基板。
A varistor layer containing at least zinc oxide, bismuth oxide, and manganese oxide;
In a varistor built-in ceramic substrate having a pair of internal conductors formed so as to sandwich the varistor layer and a first ceramic substrate provided on one or both surfaces of the varistor layer,
The ceramic substrate with a built-in varistor, wherein the first ceramic substrate contains manganese oxide, bismuth oxide and niobium oxide as subcomponents.
前記第一のセラミック基板を構成する前記副成分の含有率が、前記副成分の全体を100重量%としたときそれぞれ下記の範囲であることを特徴とした請求項1に記載のバリスタ内蔵セラミック基板。
50重量%≦酸化ビスマス≦70重量%
15重量%≦酸化マンガン≦25重量%
15重量%≦酸化ニオブ≦25重量%
2. The varistor-embedded ceramic substrate according to claim 1, wherein the content ratio of the subcomponent constituting the first ceramic substrate is in the following ranges when the total amount of the subcomponent is 100 wt%. .
50% by weight ≦ bismuth oxide ≦ 70% by weight
15% by weight ≦ manganese oxide ≦ 25% by weight
15 wt% ≤ niobium oxide ≤ 25 wt%
前記第一のセラミック基板の主成分は酸化アルミニウムであることを特徴とした請求項1に記載のバリスタ内蔵セラミック基板。 The varistor built-in ceramic substrate according to claim 1, wherein a main component of the first ceramic substrate is aluminum oxide. 前記第一のセラミック基板全体に占める前記酸化アルミニウムの含有率が88重量%以上96重量%以下である請求項3に記載のバリスタ内蔵セラミック基板。 4. The varistor built-in ceramic substrate according to claim 3, wherein a content of the aluminum oxide in the entire first ceramic substrate is 88 wt% or more and 96 wt% or less. 前記バリスタ層の片面に前記第一のセラミック基板を配置し、
もう一方の面に酸化アルミニウム基板、窒化アルミニウム基板、窒化ケイ素基板のいずれかを設けたことを特徴とする請求項1に記載のバリスタ内蔵セラミック基板。
Placing the first ceramic substrate on one side of the varistor layer;
2. The ceramic substrate with a built-in varistor according to claim 1, wherein any one of an aluminum oxide substrate, an aluminum nitride substrate, and a silicon nitride substrate is provided on the other surface.
JP2011257533A 2011-11-25 2011-11-25 Ceramic substrate with built-in varistor Pending JP2013115107A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011257533A JP2013115107A (en) 2011-11-25 2011-11-25 Ceramic substrate with built-in varistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011257533A JP2013115107A (en) 2011-11-25 2011-11-25 Ceramic substrate with built-in varistor

Publications (1)

Publication Number Publication Date
JP2013115107A true JP2013115107A (en) 2013-06-10

Family

ID=48710412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011257533A Pending JP2013115107A (en) 2011-11-25 2011-11-25 Ceramic substrate with built-in varistor

Country Status (1)

Country Link
JP (1) JP2013115107A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016158464A1 (en) * 2015-03-31 2016-10-06 日立金属株式会社 Multilayer board with inbuilt varistor, and method of manufacturing same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016158464A1 (en) * 2015-03-31 2016-10-06 日立金属株式会社 Multilayer board with inbuilt varistor, and method of manufacturing same
JPWO2016158464A1 (en) * 2015-03-31 2018-01-25 日立金属株式会社 Multi-layer substrate with built-in varistor and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US7940155B2 (en) Varistor and electronic component module using same
JP6783265B2 (en) Electrical components and their manufacturing methods
JP4804109B2 (en) LIGHT EMITTING DEVICE WIRING BOARD, LIGHT EMITTING DEVICE, AND LIGHT EMITTING DEVICE WIRING BOARD MANUFACTURING METHOD
CN1188871C (en) Ceramic electron parts
JP2013080903A (en) Multilayer ceramic electronic component and manufacturing method thereof
JP4780939B2 (en) Light emitting device
JP2008227139A (en) Electrostatic countermeasure component and light-emitting diode group employing the same
JP6125528B2 (en) Light emitting diode substrate and method for manufacturing light emitting diode substrate
JP2006156447A (en) Wiring board for light emitting element, light emitting device and its manufacturing method
JP2008270327A (en) Electrostatic discharge protecting component and light-emitting diode module using the same
JP2007227738A (en) Wiring board for light-emitting element, and light-emitting device
JP2017110838A (en) Heat transportation device
JP2013229490A (en) Wiring board and electronic apparatus
JP2013115107A (en) Ceramic substrate with built-in varistor
JP2008270325A (en) Electrostatic discharge protective component and light-emitting diode module using the same
JP2011176060A (en) Light-emitting device
WO2014073038A1 (en) Substrate for light emitting diodes
WO2013175795A1 (en) Varistor and method of manufacturing same
JP2011071554A (en) Wiring board for light emitting element and light emitting device
CN114747301B (en) Circuit board and method for manufacturing circuit board
JP2006066631A (en) Wiring board, electric device, and light emitting device
JP2007173287A (en) Wiring board for light-emitting element and light-emitting device
JP2002043757A (en) Multilayer board and manufacturing method
KR20150121568A (en) Multi layer ceramic capacitor and circuit board for mounting the same
JP2015141952A (en) semiconductor power module