JP2013105869A - Manufacturing method of photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module - Google Patents

Manufacturing method of photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module Download PDF

Info

Publication number
JP2013105869A
JP2013105869A JP2011248311A JP2011248311A JP2013105869A JP 2013105869 A JP2013105869 A JP 2013105869A JP 2011248311 A JP2011248311 A JP 2011248311A JP 2011248311 A JP2011248311 A JP 2011248311A JP 2013105869 A JP2013105869 A JP 2013105869A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
photoelectric conversion
conversion element
type nitride
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011248311A
Other languages
Japanese (ja)
Inventor
Yuichi Sano
雄一 佐野
Takashi Hayashi
敬司 林
Takafumi Hashiyama
貴文 端山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011248311A priority Critical patent/JP2013105869A/en
Priority to PCT/JP2012/073280 priority patent/WO2013073275A1/en
Publication of JP2013105869A publication Critical patent/JP2013105869A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • H01L31/1848Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P comprising nitride compounds, e.g. InGaN, InGaAlN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1892Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof methods involving the use of temporary, removable substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/544Solar cells from Group III-V materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method of a photoelectric conversion element, capable of manufacturing at low cost a large area photoelectric conversion element using a nitride semiconductor, and to provide a photoelectric conversion element and a photoelectric conversion element module.SOLUTION: The manufacturing method of a photoelectric conversion element, comprising processes of: forming a first buffer layer 2, a second buffer layer 600, an i-type nitride semiconductor layer 500, and an n-type nitride semiconductor layer 400 on a first substrate 1; and removing the first substrate 1 using a cutting tool 4, the photoelectric conversion element, and the photoelectric conversion element module are provided.

Description

本発明は、光電変換素子の製造方法、光電変換素子および光電変換素子モジュールに関する。   The present invention relates to a method for manufacturing a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module.

シリコン系材料からなる光電変換素子は、そのバンドギャップが1.1〜1.8eVであるため、エネルギーの高い0.5μm以下の短波長領域の光に対して感度が小さく、太陽光スペクトルの全ての波長領域を有効に活用できないという材料固有の課題が存在していた。   A photoelectric conversion element made of a silicon-based material has a band gap of 1.1 to 1.8 eV, and therefore has a low sensitivity to light having a high energy in a short wavelength region of 0.5 μm or less, and the entire solar spectrum. There is a problem peculiar to materials that the wavelength region of the material cannot be effectively used.

一方、AlxInyGa(1-x-y)N(0≦x≦1、0≦y≦1、0<x+y≦1)で表される窒化物半導体のバンドギャップは、組成xおよびyに対応して0.7eV〜6.0eVという極めて広い範囲で変化する。このような窒化物半導体は、発光ダイオード(LED)およびレーザーダイオード(LD)等の発光素子用の材料として開発が盛んに行われてきたが、上記の組成を有する窒化物半導体を光電変換素子に用いた場合には、0.5μm以下の短波長領域の光に対しても感度を持たせることできるようになることから、このような窒化物半導体は、次世代の光電変換素子用の材料として大変注目されている。 On the other hand, the band gap of the nitride semiconductor represented by Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 <x + y ≦ 1) corresponds to the compositions x and y. Thus, it changes within a very wide range of 0.7 eV to 6.0 eV. Such nitride semiconductors have been actively developed as materials for light-emitting elements such as light-emitting diodes (LEDs) and laser diodes (LDs), but nitride semiconductors having the above composition are used as photoelectric conversion elements. When used, such a nitride semiconductor can be used as a material for next-generation photoelectric conversion elements because it can be sensitive to light in a short wavelength region of 0.5 μm or less. It is attracting a lot of attention.

窒化物半導体を用いた従来の光電変換素子は、光の入射側から、p型不純物がドープされたGaN層の下に、光吸収層として、AlxInyGa(1-x-y)N(0≦x≦1、0≦y≦1、0<x+y≦1)の式で表わされる、InGaN、AlGaNまたはAlInGaNなどからなるi型窒化物半導体層、およびn型不純物をドープしたGaN層が設けられた構成を有している。 A conventional photoelectric conversion element using a nitride semiconductor has an Al x In y Ga (1-xy) N (0 ) as a light absorption layer under a p-type impurity-doped GaN layer from the light incident side. ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 <x + y ≦ 1) are provided. An i-type nitride semiconductor layer made of InGaN, AlGaN, AlInGaN, or the like, and a GaN layer doped with an n-type impurity are provided. It has a configuration.

たとえば特許文献1(特開2003−318434号公報)には、図14の模式的断面図に示すように、サファイア基板1000の[0001]面上に、窒化物半導体バッファ層(図示せず)、p型窒化物半導体層6000、i型窒化物半導体層5000、およびn型窒化物半導体層4000をこの順序で積層し、素子分離を行ない、保護膜8000を形成した後、n型窒化物半導体層4000にパッド電極3000および支持基板2000を形成し、サファイア基板1000側からエキシマレーザー光60を照射してサファイア基板1000を除去することによって作製した光電変換素子が開示されている。   For example, in Patent Document 1 (Japanese Patent Laid-Open No. 2003-318434), a nitride semiconductor buffer layer (not shown) is formed on the [0001] surface of the sapphire substrate 1000, as shown in the schematic cross-sectional view of FIG. After p-type nitride semiconductor layer 6000, i-type nitride semiconductor layer 5000, and n-type nitride semiconductor layer 4000 are stacked in this order, element isolation is performed to form protective film 8000, and then n-type nitride semiconductor layer is formed. The photoelectric conversion element produced by forming the pad electrode 3000 and the support substrate 2000 in 4000, and irradiating the excimer laser beam 60 from the sapphire substrate 1000 side and removing the sapphire substrate 1000 is disclosed.

このような構成を有する光電変換素子は、n型窒化物半導体層からp型窒化物半導体に向かう積層方向を[000-1]方向に一致させることにより、格子定数の違いから生ずる圧電電界が、p−i界面近傍において光を吸収して発生した電子−正孔対の分離を促進しかつn−i界面近傍において伝導帯のヘテロ障壁を低くする方向に発生するため、高い変換効率を発現するとされている。   In the photoelectric conversion element having such a configuration, by making the stacking direction from the n-type nitride semiconductor layer to the p-type nitride semiconductor coincide with the [000-1] direction, the piezoelectric electric field generated from the difference in lattice constant is In order to promote the separation of electron-hole pairs generated by absorbing light in the vicinity of the pi interface and to lower the conduction barrier hetero barrier in the vicinity of the ni interface, Has been.

しかしながら、このような光電変換素子については、大面積のものを作製することが困難であることから、比較的小面積の光電変換素子を多数実装して太陽電池モジュールなどの光電変換素子モジュールを作製する必要があった。   However, since it is difficult to manufacture a photoelectric conversion element having a large area, a large number of photoelectric conversion elements having a relatively small area are mounted to manufacture a photoelectric conversion element module such as a solar cell module. There was a need to do.

また、たとえば特許文献2(特許第4672753号公報)には、サファイア基板上に窒化物半導体層を積層した後、サファイア基板の温度を常温に戻すことによって、窒化物半導体層をサファイア基板から自然に剥離する技術が開示されている。   Further, for example, in Patent Document 2 (Japanese Patent No. 4672753), after a nitride semiconductor layer is stacked on a sapphire substrate, the temperature of the sapphire substrate is returned to room temperature, whereby the nitride semiconductor layer is naturally separated from the sapphire substrate. A technique for peeling is disclosed.

さらに、たとえば特許文献3(特許第4599442号公報)には、サファイア基板上に、AlNからなる第1のバッファ層、AlxGa1-xN(0.8≦s<1)からなる第2のバッファ層、GaN層またはAlGaInN層からなる半導体層、およびp型半導体層をこの順に成膜した後、GaNの禁制帯幅に相当するエネルギーを有する波長よりも波長が短いレーザー光を照射することによって、サファイア基板を剥離する技術が開示されている。 Further, for example, in Patent Document 3 (Japanese Patent No. 4599442), a first buffer layer made of AlN, a second buffer made of Al x Ga 1-x N (0.8 ≦ s <1) on a sapphire substrate. A buffer layer, a semiconductor layer made of a GaN layer or an AlGaInN layer, and a p-type semiconductor layer are formed in this order, and then irradiated with laser light having a wavelength shorter than the wavelength having energy corresponding to the forbidden band width of GaN. Discloses a technique for peeling a sapphire substrate.

しかしながら、特許文献2および特許文献3に記載のいずれの技術も、太陽電池モジュールなどの光電変換素子モジュールに必要な大面積の光電変換素子の作製に適用できるものではない。   However, none of the techniques described in Patent Document 2 and Patent Document 3 can be applied to manufacture of a large-area photoelectric conversion element necessary for a photoelectric conversion element module such as a solar cell module.

特開2003−318434号公報JP 2003-318434 A 特許第4672753号公報Japanese Patent No. 4672753 特許第4599442号公報Japanese Patent No. 4599442

上記の事情に鑑みて、本発明の目的は、窒化物半導体を用いた大面積の光電変換素子を低コストで製造することが可能な光電変換素子の製造方法、光電変換素子および光電変換素子モジュールを提供することにある。   In view of the above circumstances, an object of the present invention is to provide a method for manufacturing a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module capable of manufacturing a large-area photoelectric conversion element using a nitride semiconductor at low cost. Is to provide.

本発明は、第1の基板上に第1のバッファ層を形成する工程と、第1のバッファ層上に第2のバッファ層を形成する工程と、第2のバッファ層上にi型窒化物半導体層を形成する工程と、i型窒化物半導体層上にn型窒化物半導体層を形成する工程と、n型窒化物半導体層上に金属層を形成する工程と、第1の基板を切削工具を用いて除去する工程と、金属層に第2の基板を貼り付ける工程と、第1のバッファ層を除去する工程と、第1のバッファ層の除去後に第2のバッファ層にp型窒化物半導体層を形成する工程と、を含む、光電変換素子の製造方法である。   The present invention includes a step of forming a first buffer layer on a first substrate, a step of forming a second buffer layer on the first buffer layer, and an i-type nitride on the second buffer layer. A step of forming a semiconductor layer, a step of forming an n-type nitride semiconductor layer on the i-type nitride semiconductor layer, a step of forming a metal layer on the n-type nitride semiconductor layer, and cutting the first substrate Removing using a tool, attaching the second substrate to the metal layer, removing the first buffer layer, and p-type nitriding in the second buffer layer after removing the first buffer layer And a step of forming a physical semiconductor layer.

ここで、本発明の光電変換素子の製造方法において、第1の基板を除去する工程は、第1の基板と第1のバッファ層との界面近傍を切削工具で切削する工程を含むことが好ましい。   Here, in the method for manufacturing a photoelectric conversion element of the present invention, the step of removing the first substrate preferably includes a step of cutting the vicinity of the interface between the first substrate and the first buffer layer with a cutting tool. .

また、本発明の光電変換素子の製造方法において、切削工具は、第1のバッファ層よりも硬度が高く、第1の基板よりも硬度が低いことが好ましい。   In the method for manufacturing a photoelectric conversion element of the present invention, it is preferable that the cutting tool has a hardness higher than that of the first buffer layer and a hardness lower than that of the first substrate.

また、本発明の光電変換素子の製造方法において、第1のバッファ層は、第2のバッファ層および第1の基板のそれぞれよりも硬度が低いことが好ましい。   In the method for manufacturing a photoelectric conversion element of the present invention, it is preferable that the first buffer layer has a lower hardness than each of the second buffer layer and the first substrate.

また、本発明の光電変換素子の製造方法において、第1のバッファ層は、GaAsまたはAlGaAsであることが好ましい。   In the method for manufacturing a photoelectric conversion element of the present invention, the first buffer layer is preferably GaAs or AlGaAs.

また、本発明の光電変換素子の製造方法において、p型窒化物半導体層を形成する工程は、第2のバッファ層の周辺領域以外の領域にp型不純物を注入する工程を含むことが好ましい。   In the method for manufacturing a photoelectric conversion element of the present invention, the step of forming the p-type nitride semiconductor layer preferably includes a step of injecting p-type impurities into a region other than the peripheral region of the second buffer layer.

また、本発明の光電変換素子の製造方法において、i型窒化物半導体層は、Alx1Iny1Gaz1N(0≦x1≦1、0≦y1≦1、0≦z1≦1、x1+y1+z1≠0)の式で表わされる窒化物半導体結晶を含み、n型窒化物半導体層は、Alx2Iny2Gaz2N(0≦x2≦1、0≦y2≦1、0≦z2≦1、x2+y2+z2≠0)の式で表わされる窒化物半導体結晶を含むことが好ましい。 In the method for manufacturing a photoelectric conversion element of the present invention, the i-type nitride semiconductor layer may be Al x1 In y1 Gaz1 N (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ z1 ≦ 1, x1 + y1 + z1 ≠ 0. ), And the n-type nitride semiconductor layer includes Al x2 In y2 Gaz2 N (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1, 0 ≦ z2 ≦ 1, x2 + y2 + z2 ≠ 0). It is preferable that a nitride semiconductor crystal represented by the formula

また、本発明の光電変換素子の製造方法は、第2の基板の表面にAgを含む金属膜を形成する工程をさらに含むことが好ましい。   Moreover, it is preferable that the manufacturing method of the photoelectric conversion element of this invention further includes the process of forming the metal film containing Ag on the surface of a 2nd board | substrate.

また、本発明は、第2の基板上に設けられた金属層と、金属層上に設けられたn型窒化物半導体層と、n型窒化物半導体層上に設けられたi型窒化物半導体層と、i型窒化物半導体層上に設けられた第2のバッファ層およびp型窒化物半導体層と、を備え、第2のバッファ層の周辺領域以外の領域にp型窒化物半導体層を設けた光電変換素子である。   The present invention also provides a metal layer provided on the second substrate, an n-type nitride semiconductor layer provided on the metal layer, and an i-type nitride semiconductor provided on the n-type nitride semiconductor layer. And a second buffer layer and a p-type nitride semiconductor layer provided on the i-type nitride semiconductor layer, and the p-type nitride semiconductor layer is provided in a region other than the peripheral region of the second buffer layer. It is the provided photoelectric conversion element.

ここで、本発明の光電変換素子において、第2の基板は可撓性を有することが好ましい。   Here, in the photoelectric conversion element of the present invention, the second substrate preferably has flexibility.

さらに、本発明は、上記の光電変換素子を含む光電変換素子モジュールである。   Furthermore, this invention is a photoelectric conversion element module containing said photoelectric conversion element.

本発明によれば、窒化物半導体を用いた大面積の光電変換素子を低コストで製造することが可能な光電変換素子の製造方法、光電変換素子および光電変換素子モジュールを提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module which can manufacture the large area photoelectric conversion element using a nitride semiconductor at low cost can be provided.

実施の形態の光電変換素子の製造方法の製造工程の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating a part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 実施の形態の光電変換素子の製造方法の製造工程の他の一部を図解する模式的な断面図である。It is typical sectional drawing illustrating another part of manufacturing process of the manufacturing method of the photoelectric conversion element of embodiment. 図1に示す第1のバッファ層上にマスク層を形成する工程の一例を図解する模式的な断面図である。FIG. 3 is a schematic cross-sectional view illustrating an example of a process for forming a mask layer on the first buffer layer shown in FIG. 1. 第2のバッファ層に形成されたp型窒化物半導体層の一例の模式的な平面図である。FIG. 6 is a schematic plan view of an example of a p-type nitride semiconductor layer formed in a second buffer layer. 実施の形態の光電変換素子モジュールの模式的な構成図である。It is a typical block diagram of the photoelectric conversion element module of embodiment. 特許文献1に記載の光電変換素子の作製方法を図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a method for manufacturing a photoelectric conversion element described in Patent Document 1. FIG.

以下、本発明の光電変換素子の製造方法の一例である実施の形態の光電変換素子の製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Hereinafter, the manufacturing method of the photoelectric conversion element of embodiment which is an example of the manufacturing method of the photoelectric conversion element of this invention is demonstrated. In the drawings of the present invention, the same reference numerals represent the same or corresponding parts.

まず、図1の模式的断面図に示すように、第1の基板1上に第1のバッファ層2を形成する工程を行なう。第1のバッファ層2は、たとえば有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法によって、大面積の第1の基板1の表面上に形成することができる。なお、大面積の第1の基板1の表面としては、たとえば、幅10mm×長さ10mmの表面以上の面積を有する表面を挙げることができる。   First, as shown in the schematic cross-sectional view of FIG. 1, a step of forming the first buffer layer 2 on the first substrate 1 is performed. The first buffer layer 2 can be formed on the surface of the first substrate 1 having a large area, for example, by metal organic chemical vapor deposition (MOCVD). In addition, as a surface of the 1st board | substrate 1 of a large area, the surface which has an area more than the surface of width 10mm x length 10mm can be mentioned, for example.

第1の基板1の材質は、特に限定されないが、低コストで光電変換素子を作製する観点からは、サファイアを用いることが好ましい。   Although the material of the 1st board | substrate 1 is not specifically limited, From a viewpoint of producing a photoelectric conversion element at low cost, it is preferable to use sapphire.

また、第1のバッファ層2も、特に限定されないが、たとえばGaAsまたはAlGaAsなどを用いることができる。また、第1のバッファ層2は、たとえば、第1の基板1としてのサファイア基板の[0001]面上に1μm以上2μm以下の厚さで形成することができる。   Also, the first buffer layer 2 is not particularly limited, and for example, GaAs or AlGaAs can be used. Moreover, the 1st buffer layer 2 can be formed by the thickness of 1 micrometer or more and 2 micrometers or less on the [0001] plane of the sapphire substrate as the 1st board | substrate 1, for example.

なお、図11の模式的断面図に示すように、第1のバッファ層2の表面上に、たとえば、格子状の開口部を有するマスク層3を形成してもよい。第1のバッファ層2の表面上に格子状の開口部を有するマスク層3を形成した場合には、マスク層3上に形成される窒化物半導体層の結晶性を向上することができる傾向にある。   In addition, as shown in the schematic cross-sectional view of FIG. 11, for example, a mask layer 3 having a lattice-like opening may be formed on the surface of the first buffer layer 2. When the mask layer 3 having a lattice-shaped opening is formed on the surface of the first buffer layer 2, the crystallinity of the nitride semiconductor layer formed on the mask layer 3 tends to be improved. is there.

マスク層3としては、たとえば、SiO2またはSiNなどを用いることができる。また、マスク層3の厚さは、たとえば、50nm以上100nm以下とすることができる。 As the mask layer 3, for example, SiO 2 or SiN can be used. Moreover, the thickness of the mask layer 3 can be 50 nm or more and 100 nm or less, for example.

次に、図2の模式的断面図に示すように、第1のバッファ層2上に第2のバッファ層600を形成する工程を行なう。第2のバッファ層600は、たとえばMOCVD(Metal Organic Chemical Vapor Deposition)法によって、第1の基板1上に形成することができる。   Next, as shown in the schematic cross-sectional view of FIG. 2, a step of forming the second buffer layer 600 on the first buffer layer 2 is performed. The second buffer layer 600 can be formed on the first substrate 1 by, for example, MOCVD (Metal Organic Chemical Vapor Deposition).

第2のバッファ層600としては、たとえば、GaN、InGaN、AlGaN、InNまたはAlNなどを用いることができる。また、第2のバッファ層600の厚さは、たとえば、30nm以上50nm以下とすることができる。   As the second buffer layer 600, for example, GaN, InGaN, AlGaN, InN, or AlN can be used. In addition, the thickness of the second buffer layer 600 can be, for example, 30 nm or more and 50 nm or less.

次に、図3の模式的断面図に示すように、第2のバッファ層600上にi型窒化物半導体層500を形成する工程を行なう。i型窒化物半導体層500は、たとえばMOCVD法によって、第2のバッファ層600上に形成することができる。   Next, as shown in the schematic cross-sectional view of FIG. 3, a step of forming an i-type nitride semiconductor layer 500 on the second buffer layer 600 is performed. The i-type nitride semiconductor layer 500 can be formed on the second buffer layer 600 by, for example, the MOCVD method.

i型窒化物半導体層500としては、たとえば、Alx1Iny1Gaz1N(0≦x1≦1、0≦y1≦1、0≦z1≦1、x1+y1+z1≠0)の式で表わされる窒化物半導体結晶を用いることができる。また、i型窒化物半導体層500は、窒化物半導体結晶のMQW(多重量子井戸)構造またはSQW(単一量子井戸)構造を有していてもよい。 The i-type nitride semiconductor layer 500 is, for example, a nitride semiconductor represented by the formula of Al x1 In y1 Ga z1 N (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ z1 ≦ 1, x1 + y1 + z1 ≠ 0). Crystals can be used. The i-type nitride semiconductor layer 500 may have a nitride semiconductor crystal MQW (multiple quantum well) structure or SQW (single quantum well) structure.

i型窒化物半導体層500の厚さは、20nm以上400nm以下であることが好ましい。i型窒化物半導体層500の厚さが20nm以上である場合には、i型窒化物半導体層500が太陽光などの光を十分に吸収してフォトキャリアを十分に発生させることができる。i型窒化物半導体層500の厚さが400nm以下である場合には、i型窒化物半導体層500が厚くなりすぎないため、後述するn型窒化物半導体層とp型窒化物半導体層とによって形成される内部電界がi型窒化物半導体層500に十分に印加される傾向にある。   The thickness of the i-type nitride semiconductor layer 500 is preferably 20 nm or more and 400 nm or less. When the thickness of the i-type nitride semiconductor layer 500 is 20 nm or more, the i-type nitride semiconductor layer 500 can sufficiently absorb light such as sunlight and generate photocarriers sufficiently. When the thickness of the i-type nitride semiconductor layer 500 is 400 nm or less, the i-type nitride semiconductor layer 500 does not become too thick, so that an n-type nitride semiconductor layer and a p-type nitride semiconductor layer described later are used. The formed internal electric field tends to be sufficiently applied to the i-type nitride semiconductor layer 500.

i型窒化物半導体層500のより具体的な例としては、たとえば、厚さ45nmのノンドープのIn0.1Ga0.9N膜が挙げられる。ノンドープのIn0.1Ga0.9N膜は、たとえば、TMG(トリメチルガリウム)を10μmol、TMI(トリメチルインジウム)を54μmol、およびNH3(アンモニア)を420mmolの供給量でMOCVD装置の反応炉に供給するによって形成することができる。 A more specific example of the i-type nitride semiconductor layer 500 is, for example, a non-doped In 0.1 Ga 0.9 N film having a thickness of 45 nm. The non-doped In 0.1 Ga 0.9 N film is formed, for example, by supplying 10 μmol of TMG (trimethylgallium), 54 μmol of TMI (trimethylindium), and 420 mmol of NH 3 (ammonia) to the reactor of the MOCVD apparatus. can do.

i型窒化物半導体層500のより具体的な他の例としては、たとえば、第2のバッファ層600上に、厚さ3.5nmのIn0.2Ga0.8Nからなる量子井戸層と、厚さ6nmのGaNからなる障壁層とが交互に6層積層されたMQW構造が挙げられる。なお、この場合に量子井戸層と障壁層との交互積層数は6層に限定されないことは言うまでもない。 As another more specific example of the i-type nitride semiconductor layer 500, for example, a quantum well layer made of In 0.2 Ga 0.8 N having a thickness of 3.5 nm and a thickness of 6 nm are formed on the second buffer layer 600. An MQW structure in which six barrier layers made of GaN are alternately stacked. In this case, it goes without saying that the number of alternately stacked quantum well layers and barrier layers is not limited to six.

また、i型窒化物半導体層500は、後述するn型窒化物半導体層との格子不整合を緩和するための緩衝層を有していてもよい。緩衝層としては、たとえば、厚さ2nm未満のInsGa1-sN(s<0.1)からなる量子井戸層と、厚さ2nm未満のGaNから成る障壁層とが交互に20層積層されたMQW構造が挙げられる。 The i-type nitride semiconductor layer 500 may have a buffer layer for relaxing lattice mismatch with an n-type nitride semiconductor layer described later. As the buffer layer, for example, 20 quantum well layers made of In s Ga 1-s N (s <0.1) with a thickness of less than 2 nm and 20 barrier layers made of GaN with a thickness of less than 2 nm are stacked alternately. An MQW structure is used.

次に、図4の模式的断面図に示すように、i型窒化物半導体層500上にn型窒化物半導体層400を形成する工程を行なう。n型窒化物半導体層400は、たとえばMOCVD法によって、i型窒化物半導体層500上に形成することができる。   Next, as shown in the schematic cross-sectional view of FIG. 4, a step of forming an n-type nitride semiconductor layer 400 on the i-type nitride semiconductor layer 500 is performed. N-type nitride semiconductor layer 400 can be formed on i-type nitride semiconductor layer 500 by, for example, MOCVD.

n型窒化物半導体層400としては、たとえば、Alx2Iny2Gaz2N(0≦x2≦1、0≦y2≦1、0≦z2≦1、x2+y2+z2≠0)の式で表わされる窒化物半導体結晶にn型不純物をドープしたものを用いることができる。n型不純物としては、たとえば、Si、P、AsまたはSbなどが挙げられる。なお、n型窒化物半導体層400とi型窒化物半導体層500とは同一の組成の窒化物半導体結晶を用いてもよく、異なる組成の窒化物半導体結晶を用いてもよいことは言うまでもない。 The n-type nitride semiconductor layer 400 is, for example, a nitride semiconductor represented by the formula of Al x2 In y2 Ga z2 N (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1, 0 ≦ z2 ≦ 1, x2 + y2 + z2 ≠ 0). A crystal doped with an n-type impurity can be used. Examples of the n-type impurity include Si, P, As, or Sb. Needless to say, the n-type nitride semiconductor layer 400 and the i-type nitride semiconductor layer 500 may use nitride semiconductor crystals having the same composition or nitride semiconductor crystals having different compositions.

n型窒化物半導体層400としては、なかでも、SiがGaN結晶にドープされたn型GaN層を用いることが好ましい。   As the n-type nitride semiconductor layer 400, it is particularly preferable to use an n-type GaN layer in which Si is doped in a GaN crystal.

n型窒化物半導体層400は、i型窒化物半導体層500よりも大きなバンドギャップエネルギーを有していることが好ましい。この場合には、n型窒化物半導体層400によって吸収される光強度の減少を最小限にすることができ、i型窒化物半導体層500に入射する光の光強度が大きくなるため、多くのフォトキャリアが発生する傾向にある。   The n-type nitride semiconductor layer 400 preferably has a larger band gap energy than the i-type nitride semiconductor layer 500. In this case, a decrease in the light intensity absorbed by the n-type nitride semiconductor layer 400 can be minimized, and the light intensity of light incident on the i-type nitride semiconductor layer 500 is increased. There is a tendency to generate photo carriers.

n型窒化物半導体層400におけるn型不純物濃度は、特に限定されないが、1×1018個/cm3以上1×1020個/cm3以下であることが好ましい。この場合には、n型窒化物半導体層400の導電率を高くすることができるとともに、n型窒化物半導体層400の表面が荒れることなく、i型窒化物半導体層500の結晶性を向上することができる傾向にある。 The n-type impurity concentration in the n-type nitride semiconductor layer 400 is not particularly limited, but is preferably 1 × 10 18 / cm 3 or more and 1 × 10 20 / cm 3 or less. In this case, the conductivity of n-type nitride semiconductor layer 400 can be increased, and the crystallinity of i-type nitride semiconductor layer 500 is improved without the surface of n-type nitride semiconductor layer 400 being roughened. Tend to be able to.

次に、図5の模式的断面図に示すように、n型窒化物半導体層400上に金属層300を形成する工程を行なう。金属層300は、たとえばスパッタ法またはメッキ法によって、n型窒化物半導体層400上に形成することができる。なお、本実施の形態においては、金属層300は、n型窒化物半導体層400の上面だけでなく、n型窒化物半導体層400、i型窒化物半導体層500、第2のバッファ層600および第1のバッファ層2のそれぞれの側面にも形成されている。   Next, as shown in the schematic cross-sectional view of FIG. 5, a step of forming a metal layer 300 on the n-type nitride semiconductor layer 400 is performed. Metal layer 300 can be formed on n-type nitride semiconductor layer 400 by, for example, sputtering or plating. In the present embodiment, the metal layer 300 includes not only the upper surface of the n-type nitride semiconductor layer 400 but also the n-type nitride semiconductor layer 400, the i-type nitride semiconductor layer 500, the second buffer layer 600, and It is also formed on each side surface of the first buffer layer 2.

このような金属層300の具体的な例としては、厚さ40nmのNi層、厚さ200nmのPt層およびAu層、ならびに厚さ80nmのAg層をこの順序に積層した構成が挙げられる。   A specific example of such a metal layer 300 includes a structure in which a Ni layer having a thickness of 40 nm, a Pt layer and an Au layer having a thickness of 200 nm, and an Ag layer having a thickness of 80 nm are stacked in this order.

次に、図6の模式的断面図に示すように、第1の基板1を切削工具4を用いて除去する工程を行なう。第1の基板1の除去は、たとえば第1の基板1と第1のバッファ層2との界面近傍に切削工具4を押し当てて、当該界面近傍を切削工具4で切削することにより行なうことができる。切削工具4としては、たとえばタングステンカーバイトなどからなる切削工具を用いることができる。   Next, as shown in the schematic cross-sectional view of FIG. 6, a step of removing the first substrate 1 using a cutting tool 4 is performed. The removal of the first substrate 1 can be performed, for example, by pressing the cutting tool 4 near the interface between the first substrate 1 and the first buffer layer 2 and cutting the vicinity of the interface with the cutting tool 4. it can. As the cutting tool 4, for example, a cutting tool made of tungsten carbide or the like can be used.

切削工具4は、第1のバッファ層2よりも硬度が高く、第1の基板1よりも硬度が低いことが好ましい。この場合には、切削工具4で第1のバッファ層2を容易に削り取ることができるため、第1の基板1の剥離による除去が容易となる傾向にある。   The cutting tool 4 is preferably harder than the first buffer layer 2 and lower in hardness than the first substrate 1. In this case, since the first buffer layer 2 can be easily scraped off by the cutting tool 4, it tends to be easily removed by peeling off the first substrate 1.

また、第1のバッファ層2は、第2のバッファ層600および第1の基板1のそれぞれよりも硬度が低いことが好ましい。この場合には、切削工具4で第1のバッファ層2のみを容易に削り取ることができるため、第1の基板1の剥離による除去が容易となる傾向にある。   Further, the first buffer layer 2 preferably has a lower hardness than each of the second buffer layer 600 and the first substrate 1. In this case, since only the first buffer layer 2 can be easily scraped off by the cutting tool 4, it tends to be easily removed by peeling off the first substrate 1.

GaN、GaAs、AlGaAs、サファイアのヌープ硬度は、それぞれ、850kg/mm2、730kg/mm2、430〜520kg/mm2、および1500〜1800kg/mm2である。したがって、たとえば、第1のバッファ層2がGaAsまたはAlGaAsからなり、第1の基板1がサファイアからなる場合には、第1のバッファ層2と第1の基板1との界面近傍にタングステンカーバイトからなる切削工具4を押し当てて、第1のバッファ層2を削り取ることができる。 GaN, GaAs, AlGaAs, sapphire Knoop hardness, respectively, 850kg / mm 2, 730kg / mm 2, 430~520kg / mm 2, and a 1500~1800kg / mm 2. Therefore, for example, when the first buffer layer 2 is made of GaAs or AlGaAs and the first substrate 1 is made of sapphire, tungsten carbide is provided near the interface between the first buffer layer 2 and the first substrate 1. The first buffer layer 2 can be scraped off by pressing a cutting tool 4 made of

より具体的には、ダイプラ・ウィンテス社製SAICAS(表面および界面切削加工装置)で、幅5mmの切削工具を用いて、第1のバッファ層2を幅5mm×長さ5mmの大きさに削り取ることができる。なお、幅のより広い切削工具を用いた場合には、幅5mm以上の第1のバッファ層2を削り取ることができる。   More specifically, the first buffer layer 2 is cut into a size of 5 mm wide by 5 mm long using a cutting tool having a width of 5 mm with a SAICAS (surface and interface cutting machine) manufactured by Daipura Wintes. Can do. When a wider cutting tool is used, the first buffer layer 2 having a width of 5 mm or more can be scraped off.

次に、図7の模式的断面図に示すように、金属層300に第2の基板200を貼り付ける工程を行なう。第2の基板200は、たとえば銀ペーストなどを用いて金属層300に貼り付けることができる。   Next, as shown in the schematic cross-sectional view of FIG. 7, a step of attaching the second substrate 200 to the metal layer 300 is performed. Second substrate 200 can be attached to metal layer 300 using, for example, silver paste.

第2の基板200の材質は、特に限定されないが、たとえば、アルミナ系または酸化チタン系のセラミック、セラミックよりも軽量である雲母などを用いることができるが、なかでも耐熱性樹脂等の可撓性を有する基板を用いることが好ましい。この場合には、可撓性を有する光電変換素子を作製することができる。   The material of the second substrate 200 is not particularly limited. For example, alumina-based or titanium oxide-based ceramics, mica that is lighter than ceramics, and the like can be used. It is preferable to use a substrate having In this case, a flexible photoelectric conversion element can be manufactured.

第2の基板200の表面にAgを含む金属膜を形成する工程をさらに含むことが好ましい。この場合には、後述する工程において、第1のバッファ層2を王水で除去する場合に、金属膜を第2の基板200の保護膜として用いることができる。たとえば、第2の基板200の表面にAg膜を形成した場合には、王水によって、AgClの保護膜が形成されて、第2の基板200を除去せずに残すことができる傾向にある。また、第2の基板200の表面にAgを含む金属膜が形成された場合には、後述するように、光電変換素子をモジュール化する場合に、当該金属膜を配線の接続部とすることができる。   It is preferable to further include a step of forming a metal film containing Ag on the surface of the second substrate 200. In this case, a metal film can be used as a protective film for the second substrate 200 when the first buffer layer 2 is removed with aqua regia in a process described later. For example, when an Ag film is formed on the surface of the second substrate 200, a protective film of AgCl is formed by aqua regia, and the second substrate 200 tends to remain without being removed. Further, when a metal film containing Ag is formed on the surface of the second substrate 200, as described later, when the photoelectric conversion element is modularized, the metal film may be used as a wiring connection portion. it can.

次に、図8の模式的断面図に示すように、第1のバッファ層2を除去する工程を行なう。第1のバッファ層2は、たとえば王水またはプラズマエッチングなどによって除去することができる。なお、図11に示すように、第1のバッファ層2上にマスク層3が形成されている場合には、プラズマエッチングにより第1のバッファ層2を除去することが好ましい。   Next, as shown in the schematic cross-sectional view of FIG. 8, a step of removing the first buffer layer 2 is performed. The first buffer layer 2 can be removed by aqua regia or plasma etching, for example. In addition, as shown in FIG. 11, when the mask layer 3 is formed on the 1st buffer layer 2, it is preferable to remove the 1st buffer layer 2 by plasma etching.

次に、図9の模式的断面図に示すように、第1のバッファ層2の除去後に、第2のバッファ層600にp型窒化物半導体層602を形成する工程を行なう。ここで、p型窒化物半導体層602は、たとえば、第2のバッファ層600の周辺領域をマスクするパターンを有するマスク5をイオン注入マスクとして、p型不純物のイオン6を第2のバッファ層600にイオン注入し、その後、第2のバッファ層600をアニールすることによって形成することができる。これにより、たとえば図12の模式的平面図に示すように、第2のバッファ層600の周辺領域以外の領域に、p型窒化物半導体層602を形成することができる。   Next, as shown in the schematic cross-sectional view of FIG. 9, after removing the first buffer layer 2, a step of forming a p-type nitride semiconductor layer 602 in the second buffer layer 600 is performed. Here, the p-type nitride semiconductor layer 602 uses, for example, the mask 5 having a pattern for masking the peripheral region of the second buffer layer 600 as an ion implantation mask, and the ions 6 of the p-type impurity are used as the second buffer layer 600. Then, the second buffer layer 600 can be formed by annealing. Thereby, for example, as shown in the schematic plan view of FIG. 12, the p-type nitride semiconductor layer 602 can be formed in a region other than the peripheral region of the second buffer layer 600.

p型不純物のイオン6としては、たとえばマグネシウムのイオンなどを用いることができる。また、p型不純物のイオン6の加速エネルギーは、たとえば30keVとすることができる。また、p型窒化物半導体層602におけるp型不純物濃度は、特に限定されないが、たとえば1×1017個/cm3以上2×1019個/cm3以下とすることが好ましい。 As the p-type impurity ions 6, for example, magnesium ions can be used. The acceleration energy of the p-type impurity ions 6 can be set to, for example, 30 keV. In addition, the p-type impurity concentration in the p-type nitride semiconductor layer 602 is not particularly limited, but is preferably, for example, from 1 × 10 17 / cm 3 to 2 × 10 19 / cm 3 .

また、第2のバッファ層600のアニールは、たとえば、800℃の窒素雰囲気で、5分間行なうことが好ましい。   The annealing of the second buffer layer 600 is preferably performed for 5 minutes in a nitrogen atmosphere at 800 ° C., for example.

より具体的には、第2のバッファ層600の周辺領域以外の領域に、約30keVの加速エネルギーでp型不純物のイオン6としてのマグネシウムイオンをイオン注入し、窒素雰囲気中、800℃で5分間アニールを行なうことによって、p型不純物であるマグネシウム濃度が1×1019個/cm3程度のp型窒化物半導体層602を形成することができる。 More specifically, magnesium ions as p-type impurity ions 6 are implanted into regions other than the peripheral region of the second buffer layer 600 at an acceleration energy of about 30 keV, and are performed at 800 ° C. for 5 minutes in a nitrogen atmosphere. By performing annealing, a p-type nitride semiconductor layer 602 having a magnesium concentration of p-type impurities of about 1 × 10 19 pieces / cm 3 can be formed.

p型窒化物半導体層602は、第2のバッファ層600の周辺領域以外の領域に形成されることが好ましい。この場合には、光電変換素子の端面部での電流リークを回避することができる。   The p-type nitride semiconductor layer 602 is preferably formed in a region other than the peripheral region of the second buffer layer 600. In this case, current leakage at the end face of the photoelectric conversion element can be avoided.

次に、図10の模式的断面図に示すように、p型窒化物半導体層602上に透明電極層700を形成する工程を行なう。透明電極層700は、たとえばマグネトロンスパッタ法またはイオンプレーティング法によって、p型窒化物半導体層602上に形成することができる。   Next, as shown in the schematic cross-sectional view of FIG. 10, a step of forming a transparent electrode layer 700 on the p-type nitride semiconductor layer 602 is performed. Transparent electrode layer 700 can be formed on p-type nitride semiconductor layer 602 by, for example, magnetron sputtering or ion plating.

透明電極層700の材質は、特に限定されないが、亜鉛、インジウム、錫およびマグネシウムからなる群から選択された少なくとも1種の金属の酸化物からなる単層または複数層の積層体を用いることが好ましい。   The material of the transparent electrode layer 700 is not particularly limited, but it is preferable to use a single-layer or multi-layer stack made of an oxide of at least one metal selected from the group consisting of zinc, indium, tin and magnesium. .

透明電極層700の具体的な例としては、厚さ320nmの2%のアルミニウムがドープされた酸化亜鉛が挙げられる。   A specific example of the transparent electrode layer 700 is zinc oxide doped with 2% aluminum having a thickness of 320 nm.

なお、透明電極層700上に集電電極を形成してもよい。集電電極としては、たとえば、ニッケル、白金、金および銀からなる群から選択された少なくとも1種からなる櫛形状の集電電極などを形成することができる。   Note that a collecting electrode may be formed on the transparent electrode layer 700. As the collector electrode, for example, a comb-shaped collector electrode made of at least one selected from the group consisting of nickel, platinum, gold and silver can be formed.

以上により、本発明の光電変換素子の一例である実施の形態の大面積の光電変換素子100を作製することができる。   As described above, the large-area photoelectric conversion element 100 according to the embodiment which is an example of the photoelectric conversion element of the present invention can be manufactured.

図10に示すように、光電変換素子100は、第2の基板200と、第2の基板200上に設けられた金属層300と、金属層300上に設けられたn型窒化物半導体層400と、n型窒化物半導体層400上に設けられたi型窒化物半導体層500と、i型窒化物半導体層500上に設けられた第2のバッファ層600およびp型窒化物半導体層602と、p型窒化物半導体層602上に設けられた透明電極層700とを備えている。また、第2のバッファ層600の周辺領域以外の領域にp型窒化物半導体層602が設けられている。   As illustrated in FIG. 10, the photoelectric conversion element 100 includes a second substrate 200, a metal layer 300 provided on the second substrate 200, and an n-type nitride semiconductor layer 400 provided on the metal layer 300. An i-type nitride semiconductor layer 500 provided on the n-type nitride semiconductor layer 400, a second buffer layer 600 and a p-type nitride semiconductor layer 602 provided on the i-type nitride semiconductor layer 500, And a transparent electrode layer 700 provided on the p-type nitride semiconductor layer 602. A p-type nitride semiconductor layer 602 is provided in a region other than the peripheral region of the second buffer layer 600.

光電変換素子100においては、透明電極層700側から入射し、透明電極層700およびp型窒化物半導体層602を透過して、i型窒化物半導体層500に到達した光は、光吸収層としてのi型窒化物半導体層500で吸収される。そして、i型窒化物半導体層500で発生したキャリアは、金属層300および透明電極層700から、光電変換素子100の外部に取り出すことができる。なお、金属層300は、n型窒化物半導体層400を透過してきた光をi型窒化物半導体層500側に反射する反射層として機能させることができる。   In the photoelectric conversion element 100, light that enters from the transparent electrode layer 700 side, passes through the transparent electrode layer 700 and the p-type nitride semiconductor layer 602, and reaches the i-type nitride semiconductor layer 500 is used as a light absorption layer. The i-type nitride semiconductor layer 500 is absorbed. The carriers generated in the i-type nitride semiconductor layer 500 can be taken out of the photoelectric conversion element 100 from the metal layer 300 and the transparent electrode layer 700. The metal layer 300 can function as a reflective layer that reflects light transmitted through the n-type nitride semiconductor layer 400 toward the i-type nitride semiconductor layer 500.

たとえば図13の模式的構成図に示すように、上記のようにして作製された大面積の光電変換素子100の複数を電気的に接続することによって、光電変換素子モジュール101を作製することもできる。   For example, as shown in the schematic configuration diagram of FIG. 13, the photoelectric conversion element module 101 can be manufactured by electrically connecting a plurality of large-area photoelectric conversion elements 100 manufactured as described above. .

図13に示す光電変換素子モジュール101は、背面板11を備えた枠体10と、枠体10内にアレイ状に配列された複数の光電変換素子100と、光電変換素子100が電気的に直列または並列に接続された配線12と、を備えている。また、枠体10は、光電変換素子100と配線12とを外部環境および外部衝撃から保護するための封止材13および保護材14を備えている。   A photoelectric conversion element module 101 illustrated in FIG. 13 includes a frame 10 provided with a back plate 11, a plurality of photoelectric conversion elements 100 arranged in an array in the frame 10, and the photoelectric conversion elements 100 in electrical series. Or the wiring 12 connected in parallel is provided. In addition, the frame 10 includes a sealing material 13 and a protective material 14 for protecting the photoelectric conversion element 100 and the wiring 12 from the external environment and external impact.

なお、光電変換素子100の直列数および並列数は、光電変換素子モジュール101の定格電圧および定格電流に応じて定めることができる。   In addition, the serial number and the parallel number of the photoelectric conversion elements 100 can be determined according to the rated voltage and the rated current of the photoelectric conversion element module 101.

また、枠体10の形状は、特に限定されず、たとえば、上記の四角形状以外にも、多角形状、円形状または楕円形状等の形状であってもよい。   Moreover, the shape of the frame 10 is not specifically limited, For example, shapes other than said square shape may be polygonal shape, circular shape, elliptical shape, etc.

また、第2の基板200に可撓性を有する材質を用いた場合には、車体等の曲面に光電変換素子100を実装して軽量化した光電変換素子モジュール101を構成することができる。   Further, in the case where a flexible material is used for the second substrate 200, the photoelectric conversion element module 101 that is lightened by mounting the photoelectric conversion element 100 on a curved surface of a vehicle body or the like can be configured.

上記の光電変換素子100および光電変換素子モジュール101の作製においては、i型窒化物半導体層500およびn型窒化物半導体層400の成長に用いた大面積の第1の基板1の除去を、従来のようにレーザー光の照射や基板の温度変化によって行なうのではなく、切削工具4を用いて行なっている。そのため、第1の基板1として大面積の基板を用いた場合でも、第1の基板1の除去を従来よりも容易に、かつ低コストで行なうことができることから、大面積の光電変換素子100およびそれを用いた光電変換素子モジュール101を低コストで製造することができる。   In the production of the photoelectric conversion element 100 and the photoelectric conversion element module 101 described above, the removal of the first substrate 1 having a large area used for the growth of the i-type nitride semiconductor layer 500 and the n-type nitride semiconductor layer 400 is conventionally performed. As described above, the cutting tool 4 is used instead of laser irradiation or substrate temperature change. Therefore, even when a large-area substrate is used as the first substrate 1, the removal of the first substrate 1 can be performed more easily and at a lower cost than in the past. The photoelectric conversion element module 101 using it can be manufactured at low cost.

また、第1の基板1として、高価な窒化物半導体基板ではなく、再利用可能であって比較的安価なサファイア基板を用いた場合には、大面積の光電変換素子100をさらに低コストで製造することができる。   Further, when the first substrate 1 is not an expensive nitride semiconductor substrate but a reusable and relatively inexpensive sapphire substrate, a large-area photoelectric conversion element 100 can be manufactured at a lower cost. can do.

さらに、実施の形態の光電変換素子100には、光吸収層として、窒化物半導体結晶からなるi型窒化物半導体層500を用いていることから、Si等に比べ光吸収率が非常高く、光電変換素子100を従来よりも薄く形成することができる。そのため、第2の基板200の選択の自由度が向上し、可撓性を有し、かつ軽量の光電変換素子100および光電変換素子モジュール101を形成することができる。   Furthermore, since the photoelectric conversion element 100 of the embodiment uses the i-type nitride semiconductor layer 500 made of a nitride semiconductor crystal as the light absorption layer, the light absorption rate is very high compared to Si and the like. The conversion element 100 can be formed thinner than before. Therefore, the degree of freedom in selecting the second substrate 200 is improved, and the flexible and lightweight photoelectric conversion element 100 and photoelectric conversion element module 101 can be formed.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、光電変換素子の製造方法、光電変換素子および光電変換素子モジュールに利用することができ、特に、太陽電池および太陽電池モジュールの製造に好適に利用することができる。   INDUSTRIAL APPLICATION This invention can be utilized for the manufacturing method of a photoelectric conversion element, a photoelectric conversion element, and a photoelectric conversion element module, and can be utilized suitably especially for manufacture of a solar cell and a solar cell module.

1 第1の基板、2 第1のバッファ層、3 マスク層、4 切削工具、5 マスク、6 p型不純物のイオン、10 枠体、11 背面板、12 配線、13 封止材、14 保護材、60 エキシマレーザー光、100 光電変換素子、101 光電変換素子モジュール、200 第2の基板、300 金属層、400 n型窒化物半導体層、500 i型窒化物半導体層、600 第2のバッファ層、602 p型窒化物半導体層、700 透明電極層、1000 サファイア基板、2000 支持基板、3000 パッド電極、4000 n型窒化物半導体層、5000 i型窒化物半導体層、6000 p型窒化物半導体層、8000 保護膜。   DESCRIPTION OF SYMBOLS 1 1st board | substrate, 2 1st buffer layer, 3 mask layer, 4 cutting tool, 5 mask, 6 ion of p-type impurity, 10 frame, 11 back plate, 12 wiring, 13 sealing material, 14 protective material 60 excimer laser light, 100 photoelectric conversion element, 101 photoelectric conversion element module, 200 second substrate, 300 metal layer, 400 n-type nitride semiconductor layer, 500 i-type nitride semiconductor layer, 600 second buffer layer, 602 p-type nitride semiconductor layer, 700 transparent electrode layer, 1000 sapphire substrate, 2000 support substrate, 3000 pad electrode, 4000 n-type nitride semiconductor layer, 5000 i-type nitride semiconductor layer, 6000 p-type nitride semiconductor layer, 8000 Protective film.

Claims (11)

第1の基板上に第1のバッファ層を形成する工程と、
前記第1のバッファ層上に第2のバッファ層を形成する工程と、
前記第2のバッファ層上にi型窒化物半導体層を形成する工程と、
前記i型窒化物半導体層上にn型窒化物半導体層を形成する工程と、
前記n型窒化物半導体層上に金属層を形成する工程と、
前記第1の基板を切削工具を用いて除去する工程と、
前記金属層に第2の基板を貼り付ける工程と、
前記第1のバッファ層を除去する工程と、
前記第1のバッファ層の除去後に前記第2のバッファ層にp型窒化物半導体層を形成する工程と、を含む、光電変換素子の製造方法。
Forming a first buffer layer on a first substrate;
Forming a second buffer layer on the first buffer layer;
Forming an i-type nitride semiconductor layer on the second buffer layer;
Forming an n-type nitride semiconductor layer on the i-type nitride semiconductor layer;
Forming a metal layer on the n-type nitride semiconductor layer;
Removing the first substrate using a cutting tool;
Attaching a second substrate to the metal layer;
Removing the first buffer layer;
Forming a p-type nitride semiconductor layer on the second buffer layer after removing the first buffer layer.
前記第1の基板を除去する工程は、前記第1の基板と前記第1のバッファ層との界面近傍を前記切削工具で切削する工程を含む、請求項1に記載の光電変換素子の製造方法。   The method for manufacturing a photoelectric conversion element according to claim 1, wherein the step of removing the first substrate includes a step of cutting the vicinity of the interface between the first substrate and the first buffer layer with the cutting tool. . 前記切削工具は、前記第1のバッファ層よりも硬度が高く、前記第1の基板よりも硬度が低い、請求項2に記載の光電変換素子の製造方法。   The method for manufacturing a photoelectric conversion element according to claim 2, wherein the cutting tool has a hardness higher than that of the first buffer layer and a hardness lower than that of the first substrate. 前記第1のバッファ層は、前記第2のバッファ層および前記第1の基板のそれぞれよりも硬度が低い、請求項1から3のいずれかに記載の光電変換素子の製造方法。   4. The method for manufacturing a photoelectric conversion element according to claim 1, wherein the first buffer layer has a lower hardness than each of the second buffer layer and the first substrate. 5. 前記第1のバッファ層は、GaAsまたはAlGaAsである、請求項1から4のいずれかに記載の光電変換素子の製造方法。   5. The method of manufacturing a photoelectric conversion element according to claim 1, wherein the first buffer layer is made of GaAs or AlGaAs. 前記p型窒化物半導体層を形成する工程は、前記第2のバッファ層の周辺領域以外の領域にp型不純物を注入する工程を含む、請求項1から5のいずれかに記載の光電変換素子の製造方法。   The photoelectric conversion element according to claim 1, wherein the step of forming the p-type nitride semiconductor layer includes a step of injecting a p-type impurity into a region other than a peripheral region of the second buffer layer. Manufacturing method. 前記i型窒化物半導体層は、Alx1Iny1Gaz1N(0≦x1≦1、0≦y1≦1、0≦z1≦1、x1+y1+z1≠0)の式で表わされる窒化物半導体結晶を含み、
前記n型窒化物半導体層は、Alx2Iny2Gaz2N(0≦x2≦1、0≦y2≦1、0≦z2≦1、x2+y2+z2≠0)の式で表わされる窒化物半導体結晶を含む、請求項1から6のいずれかに記載の光電変換素子の製造方法。
The i-type nitride semiconductor layer includes a nitride semiconductor crystal represented by a formula of Al x1 In y1 Gaz1 N (0 ≦ x1 ≦ 1, 0 ≦ y1 ≦ 1, 0 ≦ z1 ≦ 1, x1 + y1 + z1 ≠ 0). ,
The n-type nitride semiconductor layer includes a nitride semiconductor crystal represented by the formula of Al x2 In y2 Ga z2 N (0 ≦ x2 ≦ 1, 0 ≦ y2 ≦ 1, 0 ≦ z2 ≦ 1, x2 + y2 + z2 ≠ 0). The manufacturing method of the photoelectric conversion element in any one of Claim 1 to 6.
前記第2の基板の表面にAgを含む金属膜を形成する工程をさらに含む、請求項1から7のいずれかに記載の光電変換素子の製造方法。   The manufacturing method of the photoelectric conversion element in any one of Claim 1 to 7 which further includes the process of forming the metal film containing Ag on the surface of the said 2nd board | substrate. 第2の基板上に設けられた金属層と、
前記金属層上に設けられたn型窒化物半導体層と、
前記n型窒化物半導体層上に設けられたi型窒化物半導体層と、
前記i型窒化物半導体層上に設けられた第2のバッファ層およびp型窒化物半導体層と、を備え、
前記第2のバッファ層の周辺領域以外の領域に前記p型窒化物半導体層を設けた、光電変換素子。
A metal layer provided on the second substrate;
An n-type nitride semiconductor layer provided on the metal layer;
An i-type nitride semiconductor layer provided on the n-type nitride semiconductor layer;
A second buffer layer and a p-type nitride semiconductor layer provided on the i-type nitride semiconductor layer,
A photoelectric conversion element, wherein the p-type nitride semiconductor layer is provided in a region other than a peripheral region of the second buffer layer.
前記第2の基板は、可撓性を有する、請求項9に記載の光電変換素子。   The photoelectric conversion element according to claim 9, wherein the second substrate has flexibility. 請求項9または10に記載の光電変換素子を含む、光電変換素子モジュール。   A photoelectric conversion element module comprising the photoelectric conversion element according to claim 9.
JP2011248311A 2011-11-14 2011-11-14 Manufacturing method of photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module Pending JP2013105869A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011248311A JP2013105869A (en) 2011-11-14 2011-11-14 Manufacturing method of photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module
PCT/JP2012/073280 WO2013073275A1 (en) 2011-11-14 2012-09-12 Method for manufacturing photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011248311A JP2013105869A (en) 2011-11-14 2011-11-14 Manufacturing method of photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module

Publications (1)

Publication Number Publication Date
JP2013105869A true JP2013105869A (en) 2013-05-30

Family

ID=48429349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011248311A Pending JP2013105869A (en) 2011-11-14 2011-11-14 Manufacturing method of photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module

Country Status (2)

Country Link
JP (1) JP2013105869A (en)
WO (1) WO2013073275A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513803B1 (en) 2013-10-02 2015-04-20 광전자 주식회사 Fabrication of high power AlGaInP light emitting diode grown directly on transparent substrate

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6164685B2 (en) * 2013-07-03 2017-07-19 国立大学法人東北大学 Solar cell

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318434A (en) * 2002-04-25 2003-11-07 Nichia Chem Ind Ltd Nitride semiconductor light receiving element and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078309A1 (en) * 2007-09-24 2009-03-26 Emcore Corporation Barrier Layers In Inverted Metamorphic Multijunction Solar Cells
JP5090716B2 (en) * 2006-11-24 2012-12-05 信越化学工業株式会社 Method for producing single crystal silicon solar cell
JP2010267934A (en) * 2009-05-18 2010-11-25 Panasonic Corp Solar cell, and method of manufacturing the same
JP5215284B2 (en) * 2009-12-25 2013-06-19 シャープ株式会社 Multi-junction compound semiconductor solar cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318434A (en) * 2002-04-25 2003-11-07 Nichia Chem Ind Ltd Nitride semiconductor light receiving element and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101513803B1 (en) 2013-10-02 2015-04-20 광전자 주식회사 Fabrication of high power AlGaInP light emitting diode grown directly on transparent substrate

Also Published As

Publication number Publication date
WO2013073275A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
JP4999696B2 (en) GaN-based compound semiconductor light emitting device and manufacturing method thereof
US8829554B2 (en) Light emitting element and a production method therefor
CN101764185B (en) Semiconductor device and method for manufacturing semiconductor device
EP2280426A2 (en) Light-emitting device and fabricating method thereof
US8791480B2 (en) Light emitting device and manufacturing method thereof
JPWO2012160765A1 (en) Multi-junction compound solar cell, multi-junction compound solar cell, and method for producing the same
EP3127143A1 (en) Methods of recycling substrates and carrier substrates
CN1937271A (en) Method of manufacturing nitride semiconductor device
TWI488333B (en) LED element and manufacturing method thereof
JP5771968B2 (en) Manufacturing method of semiconductor device, laminated support substrate for epitaxial growth, and laminated support substrate for device
JP2015153826A (en) Nitride semiconductor light emitting element and manufacturing method of the same
KR101064068B1 (en) Manufacturing method of light emitting device
KR101619110B1 (en) Semi-conductor optoelectronic dcvice and method for manufacturing the same
US20110147786A1 (en) Light-emitting device and manufacturing method thereof
WO2013073275A1 (en) Method for manufacturing photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module
KR102099440B1 (en) A method of manufacturing a light emitting device
KR101499954B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
WO2013125264A1 (en) Method for manufacturing photoelectric conversion element, photoelectric conversion element, and photoelectric conversion element module
KR20120034964A (en) Substrate, solar cell including the substrate, and method of manufacturing the same
JP5090543B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
JPWO2015140849A1 (en) Method for manufacturing ultraviolet light emitting element, ultraviolet light emitting element
JPWO2019163786A1 (en) How to manufacture solar cells
JP2003318434A (en) Nitride semiconductor light receiving element and method of manufacturing the same
KR101499953B1 (en) fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods
KR20090103343A (en) Fabrication of vertical structured light emitting diodes using group 3 nitride-based semiconductors and its related methods

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130611