KR101619110B1 - Semi-conductor optoelectronic dcvice and method for manufacturing the same - Google Patents

Semi-conductor optoelectronic dcvice and method for manufacturing the same Download PDF

Info

Publication number
KR101619110B1
KR101619110B1 KR1020110094368A KR20110094368A KR101619110B1 KR 101619110 B1 KR101619110 B1 KR 101619110B1 KR 1020110094368 A KR1020110094368 A KR 1020110094368A KR 20110094368 A KR20110094368 A KR 20110094368A KR 101619110 B1 KR101619110 B1 KR 101619110B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
transparent electrode
type
oxide
electrode
Prior art date
Application number
KR1020110094368A
Other languages
Korean (ko)
Other versions
KR20130030840A (en
Inventor
서은경
이강재
서태훈
Original Assignee
전북대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전북대학교산학협력단 filed Critical 전북대학교산학협력단
Priority to KR1020110094368A priority Critical patent/KR101619110B1/en
Publication of KR20130030840A publication Critical patent/KR20130030840A/en
Application granted granted Critical
Publication of KR101619110B1 publication Critical patent/KR101619110B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22Roughened surfaces, e.g. at the interface between epitaxial layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Abstract

본 발명은 3족 원소의 질화물을 구비한 반도체 광전소자 제조방법에 관한 것이다.
본 발명은, P형 반도체와 접촉하도록 산재하는 복수의 P형 반도체용 도트를 형성하는 단계; (B) 상기 복수의 P형 반도체용 도트 및 상기 P형 반도체를 덮도록 그래핀 재질의 P형 반도체용 투명전극을 형성하는 단계; 및 (C) 상기 P형 반도체용 투명전극에 P형 전극을 형성하는 단계;를 포함하되,
상기 (A)단계는, 인듐 주석 산화물, 갈륨 도핑 산화아연, 산화아연 및 인듐 갈륨 산화아연 중에서 선택된 어느 한 투명 금속산화물의 분말을 상기 P형 반도체 상에 증착시키는 단계; 열처리를 통해 상기 투명 금속산화물의 분말을 부분적으로 결정화하는 단계; 및 결정화되지 않은 상기 투명 금속산화물의 분말을 식각하는 단계;를 포함하고, 상기 (B)단계는, 산화 그래핀 용액을 희석액인 히드라진과 혼합하여 혼합액을 형성하는 단계; 및 상기 혼합액을 미리 가열된 상기 P형 반도체층 상에 도포하는 단계;를 포함하는 것이다.
The present invention relates to a method of manufacturing a semiconductor optoelectronic device comprising a nitride of a Group III element.
The present invention provides a method of manufacturing a semiconductor device, comprising: forming a plurality of dots for p-type semiconductor which are scattered so as to be in contact with a p-type semiconductor; (B) forming a transparent electrode for a p-type semiconductor of graphene to cover the plurality of p-type semiconductor dots and the p-type semiconductor; And (C) forming a P-type electrode on the transparent electrode for the P-type semiconductor,
The step (A) may include depositing a powder of a transparent metal oxide selected from indium tin oxide, gallium-doped zinc oxide, zinc oxide, and indium gallium oxide on the P-type semiconductor; Partially crystallizing the powder of the transparent metal oxide through heat treatment; And etching the powder of the uncrystallized transparent metal oxide, wherein the step (B) comprises: mixing a graphene oxide solution with hydrazine as a diluent to form a mixed solution; And applying the mixed solution to the P-type semiconductor layer which has been heated in advance.

Description

반도체 광전소자 및 이의 제조방법{SEMI-CONDUCTOR OPTOELECTRONIC DCVICE AND METHOD FOR MANUFACTURING THE SAME}TECHNICAL FIELD [0001] The present invention relates to a semiconductor optoelectronic device, and a manufacturing method thereof. BACKGROUND ART < RTI ID = 0.0 >

본 발명은 반도체 광전소자에 관한 것으로, 더욱 상세하게는 3족 원소(갈륨(Ga), 알루미늄(Al), 인듐(In) 등)의 질화물을 구비한 질화물 반도체 광전소자에 관한 것이다. 또한 본 발명은 상기 반도체 광전소자를 제조하는 방법에 관한 것이다.The present invention relates to a semiconductor optoelectronic device, and more particularly to a nitride semiconductor optoelectronic device including a nitride of a Group 3 element (gallium (Ga), aluminum (Al), indium (In), or the like). The present invention also relates to a method of manufacturing the semiconductor optoelectronic device.

갈륨(Ga), 알루미늄(Al), 인듐(In) 등의 3족 원소와 질소(N)의 혼합물인 3족 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있다. 따라서 최근 3족 질화물은 적외선(IR), 가시광선 및 자외선(UV) 영역을 아우르는 발광소자(light emitter), 수광소자(photodetector), 광기전력 발생소자(photovoltaic cell) 등과 같은 광전소자의 제조 및 응용에 널리 활용되고 있다. Group III nitride, which is a mixture of Group 3 elements such as gallium (Ga), aluminum (Al) and indium (In) and nitrogen (N), has excellent thermal stability and has a direct transition type energy band structure. Recently, Group III nitride has been widely used for the fabrication and application of optoelectronic devices such as light emitters, photodetectors, photovoltaic cells, etc. covering the infrared (IR), visible and ultraviolet (UV) .

3족 질화물을 구비한 질화물 반도체 광전소자(10)는 일반적으로 도 1에 도시된 바와 같이 사파이어 기판(20)과, 이 기판(20) 위에 순차적으로 적층된 N형 반도체층(30), 활성층(40), P형 반도체층(50)을 포함한다. N형 반도체층(30) 상에 적측된 활성층(40) 및 P형 반도체층(50)의 일부는 식각에 의해 제거되고, 이로써 N형 반도체층(30)의 상면 일부가 노출되어 있다. 상기 P형 반도체층(30)에는 P형 전극(72)이 구비되어 있고, N형 반도체층(30)의 노출 상면에는 N형 전극(74)이 구비되어 있다. 상기 활성층(40)은 전자 및 정공이 재결합되는 영역으로서, 상기 광전소자(10)가 발광소자일 경우에는 소정의 파장을 갖는 빛을 발산하고, 상기 광전소자(10)가 수광소자 또는 광기전력 발생소자일 경우에는 소정의 파장을 갖는 빛을 흡수한다. 상기 활성층(40)에서 발산되거나 흡수되는 빛의 파장은 활성층(40)을 이루는 물질의 종류에 따라 달라진다.The nitride semiconductor opto-electronic device 10 having a group III nitride generally comprises a sapphire substrate 20 as shown in FIG. 1, an N-type semiconductor layer 30 sequentially stacked on the substrate 20, an active layer 40, and a P-type semiconductor layer 50. A part of the active layer 40 and the P-type semiconductor layer 50 which are photographed on the N-type semiconductor layer 30 are removed by etching so that a part of the upper surface of the N-type semiconductor layer 30 is exposed. The P-type semiconductor layer 30 is provided with a P-type electrode 72 and the exposed upper surface of the N-type semiconductor layer 30 is provided with an N-type electrode 74. The active layer 40 is a region where electrons and holes are recombined. When the photoelectric device 10 is a light emitting device, light having a predetermined wavelength is emitted, and the photoelectric device 10 generates a light receiving element or a photovoltaic In the case of an element, it absorbs light having a predetermined wavelength. The wavelength of light emitted or absorbed by the active layer 40 varies depending on the type of material forming the active layer 40.

한편, N형 반도체층(30)이 기판(20) 상에 형성될 경우, N형 반도체층(30)과 기판(20) 간 격자상수 및 열팽창 계수의 차이로 인해 N형 반도체(30)에서는 크랙, 뒤틀림 및 전위(dislocation)가 발생한다. 그리고 상기 크랙, 뒤틀림 및 전위는 광전소자(10)의 특성을 악화시킨다. 따라서 기판(20)과 N형 반도체층(30) 사이에는 버퍼층(미도시)이 마련되기도 한다. On the other hand, when the N-type semiconductor layer 30 is formed on the substrate 20, the N-type semiconductor layer 30 is cracked due to the difference in lattice constant and thermal expansion coefficient between the N-type semiconductor layer 30 and the substrate 20 , Distortion and dislocation occur. The cracks, warpage, and electric potential deteriorate the characteristics of the photoelectric element 10. Therefore, a buffer layer (not shown) may be provided between the substrate 20 and the N-type semiconductor layer 30.

상기 P형 전극(72)이 P형 반도체층(50) 상에 직접 구비되면, 전류의 흐름이 P형 전극(72)의 하부에 집중되는 현상이 발생한다. 예컨대, 광전소자(10)가 발광소자이고 이 발광소자에 순방향 전압이 인가된다면, P형 전극(72)으로부터 P형 반도체층(50)으로 흐르는 동작전류는 P형 반도체층(50)의 전체 면으로 고르게 퍼지지 못하고 P형 전극(72)의 하부에 집중되게 된다. 이러한 현상으로 인해 동작전류는 활성층(40) 전체 면으로 고르게 퍼지지 못하게 되고, 이로써 상기 발광소자의 효율은 저하된다. When the P-type electrode 72 is directly provided on the P-type semiconductor layer 50, a current flow is concentrated on a lower portion of the P-type electrode 72. [ For example, if the photoelectric element 10 is a light emitting element and a forward voltage is applied to the light emitting element, an operating current flowing from the P-type electrode 72 to the P-type semiconductor layer 50 flows to the entire surface of the P- And is concentrated at the lower portion of the P-type electrode 72 without being spread evenly. Due to such a phenomenon, the operating current is not uniformly spread over the entire surface of the active layer 40, thereby reducing the efficiency of the light emitting device.

현재 위와 같은 문제를 해결하기 위해 P형 반도체층(50)의 상면 전체에 투명전극(60)을 구비시키고, 이 투명전극(60)의 상면에 P형 전극(72)을 구비시킨 기술이 알려져 있다. 상기 투명전극(60)으로는 수 나노미터의 두께를 갖는 니켈(Ni)이나 금(Au) 재질의 금속 박막 또는 ITO(Indium Tin Oxide), GZO(Ga-doped ZnO)와 같은 투명전도성산화막(TCO, Transparent Conducting Oxide)이 사용된다.A technique has been known in which a transparent electrode 60 is provided on the entire upper surface of a P-type semiconductor layer 50 and a P-type electrode 72 is provided on an upper surface of the transparent electrode 60 in order to solve the above problem . As the transparent electrode 60, a metal thin film of Ni or Au having a thickness of several nanometers or a transparent conductive oxide film such as ITO (Indium Tin Oxide) or GZO (Ga-doped ZnO) , Transparent Conducting Oxide) is used.

상기 투명전극(60)이 기능을 발휘하기 위해서는 낮은 면저항 및 높은 광투과성을 보유하여야 한다. 그러나 상기 금속 박막의 경우, 두께가 두꺼우면 면저항이 낮아지는 반면 광투과성이 저하되고 두께가 얇으면 광투과성이 향상되는 반면 면저항이 높아지는 문제가 있다. In order for the transparent electrode 60 to function, it must have low sheet resistance and high light transmittance. However, in the case of the metal thin film, if the thickness is large, the sheet resistance is lowered while the light transmittance is decreased. If the thickness is thin, the light transmittance is improved, but the sheet resistance is increased.

또한 상기 투명전도성산화막의 경우에는, 자외선 영역에서 광투과성이 급격히 저하되는 문제와, 금속에 비해 높은 면저항을 갖는 문제가 있다.In addition, in the case of the above-mentioned transparent conductive oxide film, there is a problem that light transmittance sharply decreases in the ultraviolet ray region and a high sheet resistance is higher than that of metal.

본 발명은 상술한 바와 같은 종래의 문제점을 해결하기 위한 것으로서, 금속보다도 우수한 전도성을 보유할 뿐만 아니라 적외선(IR), 가시광선 및 자외선(UV) 영역에 걸쳐 우수한 광투광성을 갖는 그래핀(graphene)을 투명전극의 재질로 채택한 반도체 광전소자를 제공하는 것을 목적으로 하고 있다. 또한 본 발명은 상기 반도체 광전소자를 제조하는 방법을 제공하는 것을 목적으로 하고 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the conventional problems as described above and it is an object of the present invention to provide a graphene which has not only superior conductivity than metal but also excellent light transmittance over the infrared (IR), visible light and ultraviolet (UV) Which is used as a transparent electrode material. It is another object of the present invention to provide a method of manufacturing the semiconductor optoelectronic device.

상술한 바와 같은 목적을 달성하기 위해 본 발명은, 순차적으로 적층된 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 광전체; 상기 P형 반도체와 접촉하도록 산재하는 복수의 P형 반도체용 도트; 그래핀 재질로 이루어지고, 상기 복수의 P형 반도체용 도트와 상기 P형 반도체를 덮도록 구비된 P형 반도체용 투명전극; 및 상기 P형 반도체용 투명전극과 접촉하도록 구비된 P형 전극;을 포함하는 것을 특징으로 하는 반도체 광전소자를 제공한다.According to an aspect of the present invention, there is provided a light emitting device including: a light source including an N-type semiconductor layer, an active layer, and a P-type semiconductor layer sequentially laminated; A plurality of p-type semiconductor dots scattered to be in contact with the p-type semiconductor; A transparent electrode made of a graphene material and provided so as to cover the plurality of p-type semiconductor dots and the p-type semiconductor; And a P-type electrode arranged to be in contact with the transparent electrode for the P-type semiconductor.

상기 P형 반도체용 도트는 투명 금속산화물 또는 합금으로 이루어지고, 상기 투명 금속산화물은 인듐 주석 산화물, 갈륨 도핑 산화아연, 산화아연 및 인듐 갈륨 산화아연 중에서 선택된다. The p-type semiconductor dot is made of a transparent metal oxide or an alloy, and the transparent metal oxide is selected from indium tin oxide, gallium-doped zinc oxide, zinc oxide and indium gallium oxide.

상기 반도체 광전소자는, 상기 N형 반도체와 접촉하도록 산재하는 복수의 N형 반도체용 도트; 그래핀 재질로 이루어지고, 상기 복수의 N형 반도체용 도트와 상기 N형 반도체를 덮도록 구비된 N형 반도체용 투명전극; 및 상기 N형 반도체용 투명전극과 접촉하도록 구비된 N형 전극;을 더 포함할 수 있다. The semiconductor opto-electronic device comprising: a plurality of n-type semiconductor dots scattered so as to be in contact with the n-type semiconductor; An N-type semiconductor transparent electrode made of a graphene material and covering the plurality of N-type semiconductor dots and the N-type semiconductor; And an N-type electrode configured to be in contact with the transparent electrode for the N-type semiconductor.

본 발명은, 순차적으로 적층된 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 반도체 광전소자를 제조하는 방법으로서, (A) 상기 P형 반도체와 접촉하도록 산재하는 복수의 P형 반도체용 도트를 형성하는 단계; (B) 상기 복수의 P형 반도체용 도트 및 상기 P형 반도체를 덮도록 그래핀 재질의 P형 반도체용 투명전극을 형성하는 단계; 및 (C) 상기 P형 반도체용 투명전극에 P형 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 광전소자 제조방법을 제공한다.A method of manufacturing a semiconductor optoelectronic device including an N-type semiconductor layer, an active layer and a P-type semiconductor layer sequentially laminated, comprising the steps of: (A) providing a plurality of p- ; (B) forming a transparent electrode for a p-type semiconductor of graphene to cover the plurality of p-type semiconductor dots and the p-type semiconductor; And (C) forming a P-type electrode on the transparent electrode for the P-type semiconductor.

상기 (A)단계는, (A-1) 투명 금속산화물 분말을 상기 P형 반도체 상에 증착시키는 단계; (A-2) 열처리를 통해 상기 투명 금속산화물 분말을 부분적으로 결정화하는 단계; 및 (A-3) 결정화되지 않은 상기 투명 금속산화물 분말을 식각하는 단계;를 포함한다. 이때 상기 투명 금속산화물은 인듐 주석 산화물, 갈륨 도핑 산화아연, 산화아연 및 인듐 갈륨 산화아연 중에서 선택된다. The step (A) includes the steps of: (A-1) depositing a transparent metal oxide powder on the P-type semiconductor; (A-2) partially crystallizing the transparent metal oxide powder through heat treatment; And (A-3) etching the uncrystallized transparent metal oxide powder. The transparent metal oxide is selected from indium tin oxide, gallium-doped zinc oxide, zinc oxide, and indium gallium oxide.

상기 (B)단계는, (B-1) 산화 그래핀 용액을 희석액인 히드라진과 혼합하여 혼합액을 형성하는 단계; 및 (B-2) 상기 혼합액을 미리 가열된 상기 P형 반도체층 상에 도포하는 단계;를 포함한다. The step (B) may include the steps of: (B-1) mixing a graphene oxide solution with hydrazine as a diluent to form a mixed solution; And (B-2) applying the mixed solution onto the P-type semiconductor layer heated in advance.

반도체 광전소자 제조방법은, (D) 상기 N형 반도체와 접촉하도록 산재하는 복수의 N형 반도체용 도트를 형성하는 단계; (E) 상기 복수의 N형 반도체용 도트 및 상기 N형 반도체를 덮도록 그래핀 재질의 N형 반도체용 투명전극을 형성하는 단계; 및 (F) 상기 N형 반도체용 투명전극에 N형 전극을 형성하는 단계;를 더 포함할 수 있다.A method of manufacturing a semiconductor optoelectronic device, comprising the steps of: (D) forming a plurality of dots for an N-type semiconductor to be scattered so as to be in contact with the N-type semiconductor; (E) forming a transparent electrode for n-type semiconductor of graphene to cover the plurality of n-type semiconductor dots and the n-type semiconductor; And (F) forming an N-type electrode on the transparent electrode for the N-type semiconductor.

본 발명에 의하면, 지금까지 알려진 물질 중 가장 얇으면서도 전기를 가장 잘 전도할 수 있을 뿐만 아니라 적외선(IR), 가시광선 및 자외선(UV) 영역에 걸쳐 우수한 광투광성을 갖는 그래핀이 투명전극의 재질로 사용된다. 따라서 본 발명은 종래에 비해 넓은 파장 대역의 빛을 발하거나 흡수할 수 있고, 종래에 비해 우수한 성능을 갖는다.According to the present invention, graphene, which is the thinnest among the materials known so far, can best conduct electricity and has excellent light transmittance over the infrared (IR), visible light and ultraviolet (UV) . Therefore, the present invention can emit or absorb light in a wide wavelength band as compared with the conventional art, and has superior performance to the conventional art.

또한 본 발명에 의하면 광전체의 표면에 복수의 도트가 산재하기 때문에 그래핀 재질의 투명전극과 3족 질화물 재질의 반도체층 간에 양호한 옴 접촉(ohmic contact)이 이루어진다. 따라서 본 발명은 그래핀 재질의 투명전극을 구비함에도 불구하고 광전체의 특성 변화 내지 저하를 발생시키지 않는다.Further, according to the present invention, since a plurality of dots are scattered on the surface of the whole light, good ohmic contact is established between the transparent electrode of the graphene and the semiconductor layer of the group III nitride. Therefore, the present invention does not cause the change or deterioration of the characteristics of the whole light even though the transparent electrode is provided as a graphene material.

도 1은 종래의 반도체 광전소자를 도시한 단면도이다.
도 2는 본 발명에 따른 반도체 광전소자를 도시한 단면도이다.
도 3은 도 2에 도시된 반도체 광전소자의 변형예를 도시한 단면도이다.
도 4는 도 2에 도시된 반도체 광전소자의 또 다른 변형예를 도시한 단면도이다.
도 5는 도 2에 도시된 반도체 광전소자의 도트가 형성되는 과정 및 투명전극이 형성된 상태를 전자 현미경으로 관찰한 사진이다.
도 6은 도 2에 도시된 반도체 광전소자의 성능 시험 결과를 보여주는 그래프이다.
1 is a cross-sectional view showing a conventional semiconductor photoelectric device.
2 is a cross-sectional view showing a semiconductor photoelectric device according to the present invention.
3 is a cross-sectional view showing a modification of the semiconductor optoelectronic device shown in FIG.
4 is a cross-sectional view showing still another modification of the semiconductor opto-electronic device shown in Fig.
FIG. 5 is a photograph of the semiconductor optoelectronic device shown in FIG. 2 in which dots are formed and a state in which transparent electrodes are formed by an electron microscope.
6 is a graph showing a result of performance test of the semiconductor optoelectronic device shown in FIG.

이하, 본 발명에 따른 반도체 광전소자 및 이의 제조방법의 바람직한 실시예들을 도면을 참조하여 상세하게 설명한다. 이하에서 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야할 것이다. Hereinafter, preferred embodiments of a semiconductor optoelectronic device and a manufacturing method thereof according to the present invention will be described in detail with reference to the drawings. It is to be understood that the terminology or words used herein are not to be construed in an ordinary sense or a dictionary, and that the inventor can properly define the concept of a term to describe its invention in the best possible way And should be construed in accordance with the meaning and concept consistent with the technical idea of the present invention.

본 발명에 따른 반도체 광전소자(100)는 도 2에 도시된 바와 같이 광전체와, 복수의 P형 반도체용 도트(dot)(162a)와, P형 반도체용 투명전극(164a)과, P형 전극(172)을 포함한다. 2, the semiconductor opto-electronic device 100 according to the present invention includes a plurality of p-type semiconductor dots 162a, a p-type semiconductor transparent electrode 164a, a p- Electrode 172 as shown in FIG.

상기 광전체는 전기에너지를 빛에너지로 변환(광전소자(100)가 발광소자인 경우)하거나 빛에너지를 전기에너지로 변환(광전소자(100)가 수광소자 또는 광기전력 발생소자인 경우)하기 위한 것으로서, 기판(120) 상에 구비되고, 순차적으로 적층된 N형 반도체층(130), 활성층(140) 및 P형 반도체층(150)을 포함한다. N형 반도체층(130) 상에 적측된 활성층(140) 및 P형 반도체층(150)의 일부는 식각에 의해 제거되고, 이로써 상기 광전체는 N형 반도체층(30)의 상면 일부를 노출시킨 구조를 갖는다. The whole light is used for converting electric energy into light energy (when the photoelectric device 100 is a light emitting device) or converting light energy into electric energy (when the photoelectric device 100 is a light receiving device or a photovoltaic power generating device) And includes an N-type semiconductor layer 130, an active layer 140, and a P-type semiconductor layer 150 which are sequentially formed on a substrate 120. A part of the active layer 140 and the P-type semiconductor layer 150 that are photographed on the N-type semiconductor layer 130 are removed by etching, Structure.

상기 P형 반도체층(130) 및 N형 반도체층(150)은 갈륨(Ga), 알루미늄(Al), 인듐(In) 등의 3족 원소와 질소(N)의 혼합물인 3족 질화물로 이루어진다. 상기 활성층(140)은 전자 및 정공이 재결합되는 영역으로서, 양자우물층(미도시)과 양자장벽층(미도시)을 구비한다. 상기 광전소자(100)가 발광소자일 경우 활성층(140)은 소정의 파장을 갖는 빛을 발산하고, 상기 광전소자(100)가 수광소자 또는 광기전력 발생소자일 경우에는 소정의 파장을 갖는 빛을 흡수한다. 활성층(140)에서 발산되거나 흡수되는 빛의 파장은 활성층(140)을 이루는 물질의 종류에 따라 달라진다.The P-type semiconductor layer 130 and the N-type semiconductor layer 150 are made of a group III nitride which is a mixture of a group III element such as gallium (Ga), aluminum (Al) and indium (In) and nitrogen (N). The active layer 140 has a quantum well layer (not shown) and a quantum barrier layer (not shown) as regions where electrons and holes are recombined. When the photoelectric device 100 is a light emitting device, the active layer 140 emits light having a predetermined wavelength, and when the photoelectric device 100 is a light receiving device or a photovoltaic power generating device, Absorbed. The wavelength of the light emitted or absorbed by the active layer 140 depends on the type of the material forming the active layer 140.

상기 기판(120)은 3족 질화물 단결정을 성장시키기에 적합한 재질, 예컨대 사파이어, 산화아연(ZnO), 질화갈륨(GaN), 질화알루미늄(AlN) 등으로 이루어진다. The substrate 120 is made of a material suitable for growing Group III nitride single crystals such as sapphire, zinc oxide (ZnO), gallium nitride (GaN), aluminum nitride (AlN), or the like.

상기 N형 반도체층(130)이 기판(120) 상에 직접 형성될 경우, N형 반도체층(130)과 기판(120) 간 격자상수 및 열팽창 계수의 차이로 인해 N형 반도체(130)에서는 크랙, 뒤틀림 및 전위(dislocation)가 발생한다. 그리고 상기 크랙, 뒤틀림 및 전위는 광전소자(100)의 특성을 악화시킨다. 따라서 기판(120)과 N형 반도체층(130) 사이에는 버퍼층(미도시)이 마련될 수 있다. 상기 버퍼층은 3족 질화물(GaN, AlN, AlGaN, InGaN, AlGaInN 등)로 이루어진다.When the N-type semiconductor layer 130 is formed directly on the substrate 120, a difference in lattice constant and thermal expansion coefficient between the N-type semiconductor layer 130 and the substrate 120 causes a crack , Distortion and dislocation occur. The cracks, warps, and potentials deteriorate the characteristics of the photoelectric element 100. Therefore, a buffer layer (not shown) may be provided between the substrate 120 and the N-type semiconductor layer 130. The buffer layer is made of a group III nitride (GaN, AlN, AlGaN, InGaN, AlGaInN or the like).

상기 P형 반도체용 투명전극(164a)은 복수의 P형 반도체용 도트(162a) 및 상기 P형 반도체층(150)을 덮도록 구비되고, 그래핀(graphene)으로 이루어진다. 그래핀은 탄소 단원자의 육각형 면상 배열 구조를 갖는 물질로서, 매우 얇음에도 불구하고 금속보다 우수한 전도성을 보유할 뿐만 아니라 적외선(IR), 가시광선 및 자외선(UV) 영역에 걸쳐 우수한 광투광성을 갖는다. 따라서 종래 투명전극의 재질로 사용되었던 금속 또는 투명전도성산화막(TCO, Transparent Conducting Oxide)의 단점이 극복될 수 있도록 본 발명에서는 P형 반도체용 투명전극(164a)의 재질로 그래핀이 사용된다.The p-type semiconductor transparent electrode 164a is provided to cover a plurality of p-type semiconductor dots 162a and the p-type semiconductor layer 150, and is made of graphene. Graphene is a material having a hexagonal planar arrangement of carbon monolayers, which, despite being very thin, not only possesses better conductivity than metals but also has excellent light transmittance over the infrared (IR), visible and ultraviolet (UV) regions. Therefore, in order to overcome the disadvantages of metal or transparent conductive oxide (TCO) used as a material of the transparent electrode, graphene is used as the material of the transparent electrode 164a for the p-type semiconductor.

상기 P형 반도체용 투명전극(164a)과 상기 P형 반도체층(150)이 접촉하였을 때 P형 반도체용 투명전극(164a)이 상기 광전체의 특성에 영향을 미치지 않기 위해서는 P형 반도체용 투명전극(164a)과 P형 반도체층(150) 간에 양호한 옴 접촉(ohmic contact)이 이루어져야 한다. 그러나 P형 반도체용 투명전극(164a)이 그래핀으로 이루어지고 P형 반도체층(150)이 3족 질화물로 이루어지면, P형 반도체용 투명전극(164a)과 P형 반도체층(150) 간에는 양호한 옴 접촉이 이루어지지 않는다. 이에 상기 반도체 광전소자(100)는 복수의 P형 반도체용 도트(162a)를 구비한다. In order for the P-type semiconductor transparent electrode 164a to have no influence on the characteristics of the whole light when the P-type semiconductor transparent electrode 164a and the P-type semiconductor layer 150 are in contact with each other, A good ohmic contact should be made between the p-type semiconductor layer 164a and the p-type semiconductor layer 150. [ However, if the p-type semiconductor transparent electrode 164a is made of graphene and the p-type semiconductor layer 150 is made of a group III nitride, the transparent electrode 164a for p-type semiconductor and the p- Ohm contact is not achieved. Thus, the semiconductor opto-electronic device 100 includes a plurality of p-type semiconductor dots 162a.

복수의 P형 반도체용 도트(162a)는 나노 크기를 갖고, P형 반도체(150)와 접촉하도록 P형 반도체(150) 상에 산재하며, P형 반도체용 투명전극(164a)으로 덮여 있다. 또한 복수의 P형 반도체용 도트(162a)는 투명 금속산화물, 합금 등과 같은 재질로 이루어진다. 이때 투명 금속산화물로는 인듐 주석 산화물(ITO), 갈륨 도핑 산화아연(GaZnO), 산화아연(ZnO) 및 인듐 갈륨 산화아연(InGaZnO) 등이 사용된다. The plurality of p-type semiconductor dots 162a have a nano size and are scattered on the p-type semiconductor 150 to be in contact with the p-type semiconductor 150 and are covered with the transparent electrode 164a for p-type semiconductor. The plurality of p-type semiconductor dots 162a are made of a material such as a transparent metal oxide, an alloy, or the like. As the transparent metal oxide, indium tin oxide (ITO), gallium doped zinc oxide (GaZnO), zinc oxide (ZnO), and indium gallium zinc oxide (InGaZnO) are used.

상기 P형 전극(172)은 P형 반도체용 투명전극(164a)과 전기적으로 접촉하도록 구비된다. 한편 N형 반도체층(130)의 노출면에는 도 2에 도시된 바와 같이 N형 전극(74)이 구비되어 있다. The P-type electrode 172 is provided to be in electrical contact with the P-type semiconductor transparent electrode 164a. On the exposed surface of the N-type semiconductor layer 130, an N-type electrode 74 is provided as shown in FIG.

이하, 상기 반도체 광전소자(100)의 작동과정을 반도체 광전소자(100)가 발광소자일 경우를 예로 하여 설명한다. Hereinafter, the operation of the semiconductor opto-electronic device 100 will be described as an example in which the semiconductor opto-electronic device 100 is a light-emitting device.

반도체 광전소자(100)가 발광소자이고 P형 전극(172)과 N형 전극(174) 사이에 순방향 작동전압이 인가되면, 작동전류는 P형 반도체용 투명전극(164a) 및 복수의 도트(162a), P형 반도체층(150), 활성층(140), N형 반도체층(130)을 순차로 거치면서 P형 전극(172)에서 N형 전극(174)으로 흐른다. 그리고 이 과정에서 활성층(140)에서는 빛이 발생하고, 이 빛은 P형 반도체층(150)을 거친 후 P형 반도체용 투명전극(164a) 및 복수의 도트(162a)를 통과하여 외부로 발산된다. When the semiconductor opto-electronic device 100 is a light emitting device and a forward operation voltage is applied between the p-type electrode 172 and the n-type electrode 174, the operating current flows through the transparent electrode 164a for the p-type semiconductor and the plurality of dots 162a Type electrode 174 while passing through the P-type semiconductor layer 150, the active layer 140 and the N-type semiconductor layer 130 in this order. In this process, light is generated in the active layer 140. After passing through the P-type semiconductor layer 150, the light passes through the transparent electrode 164a for p-type semiconductor and the plurality of dots 162a and is emitted to the outside .

이하, 투명 금속산화물 재질의 P형 반도체용 도트(162a)를 구비한 반도체 광전소자(100)의 제조방법을 상기 투명 금속산화물이 인듐 주석 산화물(ITO)인 경우를 예로 들어 설명한다.Hereinafter, a method of manufacturing the semiconductor opto-electronic device 100 including the p-type semiconductor dot 162a made of a transparent metal oxide will be described with reference to an example in which the transparent metal oxide is indium tin oxide (ITO).

상기 반도체 광전소자(100)는 도트 형성단계 및 투명전극 형성단계를 포함한다. 도트 형성단계는 상기 광전체의 P형 반도체층(150) 상에 복수의 도트(162a)를 형성시키는 단계이고, 투명전극 형성단계는 복수의 도트(162a) 상에 P형 반도체용 투명전극(164a)을 형성시키는 단계이다.The semiconductor opto-electronic device 100 includes a dot forming step and a transparent electrode forming step. The dot forming step is a step of forming a plurality of dots 162a on the P-type semiconductor layer 150 of the whole light. In the transparent electrode forming step, the transparent electrodes 164a for P-type semiconductor are formed on the plurality of dots 162a ).

상기 도트 형성단계는 3단계를 포함한다. 첫 번째 단계에서는 인듐 주석 산화물(ITO) 분말이 P형 반도체(150) 상에 전자빔 증착방법에 의해 증착된다. 상기 첫 번째 단계가 수행된 이후 전자 현미경으로 관찰한 사진이 도 5의 (a)에 도시되어 있다. 두 번째 단계에서는 증착된 ITO 분말이 열처리를 통해 부분적으로 결정화된다. 이때 상기 열처리는 400도 이상의 온도에서 이루어진다. 두 번째 단계가 수행된 이후 전자 현미경으로 관찰한 사진이 도 5의 (b)에 도시되어 있다. 세 번째 단계에서는 결정화되지 않는 ITO 분말이 식각된다. 이때 상기 식각에는 염산 희석액이 사용된다. 상기 세 번째 단계가 수행되면 도 5의 (c)에 도시된 바와 같이 비정질 부분이 제거되고, 결정화된 부분만이 남아 복수의 도트(162a)가 된다. The dot forming step includes three steps. In the first step, an indium tin oxide (ITO) powder is deposited on the P-type semiconductor 150 by an electron beam deposition method. FIG. 5 (a) shows a photograph observed by an electron microscope after the first step is performed. In the second step, the deposited ITO powder is partially crystallized through heat treatment. The heat treatment is performed at a temperature of 400 DEG C or higher. FIG. 5 (b) shows a photograph observed by an electron microscope after the second step is performed. In the third step, uncrystallized ITO powder is etched. At this time, a hydrochloric acid dilution liquid is used for the etching. When the third step is performed, the amorphous portion is removed as shown in FIG. 5 (c), and only the crystallized portion is left as a plurality of dots 162a.

상기 투명전극 형성단계에서는 화학적 합성법 또는 CVD 성장법을 통해 그래핀 재질의 P형 반도체용 투명전극(164a)이 형성된다. 투명전극 형성단계가 수행된 이후 전자 현미경으로 관찰한 사진이 도 5의 (d)에 도시되어 있다. In the transparent electrode formation step, a transparent electrode 164a for a p-type semiconductor of a graphene material is formed through a chemical synthesis method or a CVD growth method. FIG. 5 (d) shows a photograph observed with an electron microscope after the transparent electrode forming step is performed.

화학적 합성법에서는 우선 산화 그래핀(graphene oxide) 용액과 액상의 히드라진과 같은 희석액이 혼합된다. 이러한 경우 그래핀 고유의 성질을 상실하고 있던 산화 그래핀이 다시 환원되어 그래핀과 유사한 특성을 갖는 물질(CCG, chamically converted graphene)로 된다. 이후 상기 혼합액을 미리 가열된 P형 반도체층(150) 상에 도포된다. 상기 도포는 스포이드로 상기 혼합액을 가열된 P형 반도체층(150) 상에 공급하거나, 상기 혼합액을 가열된 P형 반도체층(150) 상에 분사함으로써 이루어진다. 혼합액이 도포된 후 소정의 시간이 경과하면 P형 반도체용 투명전극(164a)이 형성된다.In the chemical synthesis method, a dilute solution such as a graphene oxide solution and a liquid hydrazine is first mixed. In this case, the oxidized graphene, which has lost its graphene property, is reduced again to become a material having a characteristic similar to graphene (CCG, cham- able converted graphene). Then, the mixed solution is applied on the P-type semiconductor layer 150 which has been heated in advance. The application is performed by supplying the mixed solution onto the heated P-type semiconductor layer 150 with a syringe, or spraying the mixed solution onto the heated P-type semiconductor layer 150. A transparent electrode 164a for a P-type semiconductor is formed after a predetermined time has passed after the mixed liquid is applied.

상기 CVD(chamical vapor deposition) 성장법에서는 우선 탄소를 잘 흡착하는 전이금속(Ni, Cu, Pt)을 촉매층으로 준비한 후 1000도 이상의 고온에서 혼합가스(수소, 아르곤 등)를 적당량 주입한다. 상기 혼합가스에 의해 탄소가 촉매층과 반응한 후 급랭되면 촉매로부터 탄소가 떨어져 나오면서 표면에 그래핀이 성장된다. 이후 식각을 통해 촉매층을 제거하면 그래핀 필름이 형성된다. 상기 그래핀 필름이 P형 반도체용 도트(162a) 상에 놓여진 후 열처리가 수행되면 P형 반도체용 투명전극(164a)이 형성된다.In the CVD (CVD) growth method, first, a transition metal (Ni, Cu, Pt) which absorbs carbon well is prepared as a catalyst layer, and then an appropriate amount of a mixed gas (hydrogen, argon, etc.) is injected at a high temperature of 1000 degrees or more. When carbon is reacted with the catalyst layer by the mixed gas and quenched, carbon is separated from the catalyst and graphene is grown on the surface. Then, when the catalyst layer is removed through etching, a graphene film is formed. When the graphene film is placed on the p-type semiconductor dot 162a and then heat treatment is performed, a transparent electrode 164a for a p-type semiconductor is formed.

이후, 상기 P형 반도체용 투명전극(164a)에 P형 전극(172)을 형성하고, N형 반도체(130)의 노출면에 N형 전극(174)을 형성하면, 상기 반도체 광전소자(100)의 제조가 완료된다.Thereafter, the P-type electrode 172 is formed on the P-type semiconductor transparent electrode 164a and the N-type electrode 174 is formed on the exposed surface of the N-type semiconductor 130, Is completed.

상기 반도체 광전소자(100)의 성능을 확인하기 위해 소정의 실험이 수행되었다. 이 실험에서 광전소자(100)는 발광소자로 구성되었고, 광전체는 380nm 파장의 자외선을 발생시키도록 구성되었다. 또한 상기 실험은 ITO 재질의 박막이 P형 반도체용 투명전극(164a)으로 사용되고 P형 반도체용 도트(162a)가 구비되지 않은 경우, CVD 성장법으로 형성된 그래핀 필름이 P형 반도체용 투명전극(164a)으로 사용되고 P형 반도체용 도트(162a)가 구비되지 않은 경우, CVD 성장법으로 형성된 그래핀 필름을 사용하여 P형 반도체용 투명전극(164a)이 형성되고 P형 반도체용 도트(162a)가 구비된 경우 및 화학적 합성법으로 그래핀 재질의 P형 반도체용 투명전극(164a)이 형성되고 P형 반도체용 도트(162a)가 구비된 경우 각각에 대하여 이루어졌다. P형 반도체용 도트(162a)가 구비된 경우, 그 재질로는 ITO가 사용되었다.A predetermined experiment has been performed to confirm the performance of the semiconductor opto-electronic device 100. In this experiment, the photoelectric device 100 was composed of a light emitting device, and the entire light was configured to generate ultraviolet rays having a wavelength of 380 nm. Also, in the above experiment, when the ITO thin film is used as the transparent electrode 164a for the p-type semiconductor and the p-type semiconductor dot 162a is not provided, the graphene film formed by the CVD growth method is used as the transparent electrode for the p- Type semiconductor dot 162a is not provided, the transparent electrode 164a for the p-type semiconductor is formed by using the graphene film formed by the CVD growth method and the p-type semiconductor dot 162a is formed And a transparent electrode 164a for a p-type semiconductor made of a graphene is formed by a chemical synthesis method and a dot 162a for a p-type semiconductor is provided. When the P-type semiconductor dot 162a is provided, ITO is used as the material.

도 6에는 위 실험의 결과가 도시되어 있다. 도 6의 (a)는 상기 발광소자의 작동전압 및 작동전류 간 관계를 나타내고, 도 6의 (b)는 상기 작동 전류에 따른 광 출력을 나타낸다.The results of the above experiment are shown in Fig. 6 (a) shows the relationship between the operating voltage and the operating current of the light emitting device, and Fig. 6 (b) shows the light output according to the operating current.

도 6의 (a)에 의하면, P형 반도체용 도트(162a)가 구비될 경우 그래핀 재질의 P형 반도체용 투명전극(164a)의 형성 방법과 무관하게 P형 반도체용 투명전극(164a)과 P형 반도체층(150) 간에는 양호한 옴 접촉이 이루어지는 반면, P형 반도체용 도트(162a)가 구비되지 않은 경우에는 그래핀 재질의 P형 반도체용 투명전극(164a)과 P형 반도체층(150) 간에 양호한 옴 접촉이 이루어지지 않음을 알 수 있다. 6A, when the p-type semiconductor dot 162a is provided, irrespective of the method of forming the transparent electrode 164a for the p-type semiconductor of the graphene, the p-type semiconductor transparent electrode 164a and the p- When the p-type semiconductor dot 162a is not provided, the transparent electrode 164a for the p-type semiconductor and the p-type semiconductor layer 150 for the p-type semiconductor are formed in a good ohmic contact between the p- It can be seen that no good ohmic contact is made between the electrodes.

또한 도 6의 (b)에 의하면, 상기 발광소자의 광 출력은 ITO가 P형 반도체용 투명전극(164a)으로 사용된 경우에 비해 그래핀이 P형 반도체용 투명전극(164a)으로 사용됨과 동시에 P형 반도체용 도트(162a)가 구비된 경우에 우수함을 알 수 있다. 6 (b), the light output of the light emitting element is used as the transparent electrode 164a for the p-type semiconductor, compared with the case where the ITO is used as the transparent electrode 164a for the p-type semiconductor It can be seen that it is excellent when the P-type semiconductor dot 162a is provided.

이상 설명된 바에 의하면 N형 반도체층(130)의 노출면 상에 N형 전극(174)이 바로 구비되었다. 그러나 도 3에 도시된 바와 같이 N형 전극(174)과 N형 반도체층(130)의 노출면 사이에 N형 반도체용 도트(162b) 및 N형 반도체용 투명전극(164b)이 구비될 수도 있다. 이 도트(162b) 및 투명전극(164b)의 구조, 재질 및 형성방법은 P형 반도체용 도트(162a) 및 투명전극(164a)의 그것들과 동일하다. As described above, the N-type electrode 174 is provided directly on the exposed surface of the N-type semiconductor layer 130. However, as shown in FIG. 3, the N-type semiconductor dot 162b and the N-type semiconductor transparent electrode 164b may be provided between the N-type electrode 174 and the exposed surface of the N-type semiconductor layer 130 . The structure, material, and formation method of the dot 162b and the transparent electrode 164b are the same as those of the p-type semiconductor dot 162a and the transparent electrode 164a.

또한 상술한 반도체 광전소자(100)에 의하면 P형 반도체층(150) 및 활성층(140)의 식각에 의해 N형 반도체층(130)이 부분 노출된다. 그러나 도 4에 도시된 바와 같이 반도체 광전소자(100)는 N형 반도체층(130)의 부분 노출이 없도록 구비될 수도 있다.According to the semiconductor opto-electronic device 100 described above, the N-type semiconductor layer 130 is partially exposed by etching the P-type semiconductor layer 150 and the active layer 140. However, as shown in FIG. 4, the semiconductor opto-electronic device 100 may be provided without partial exposure of the N-type semiconductor layer 130.

이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양하게 수정 및 변형될 수 있음은 물론이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. It is to be understood that the invention may be variously varied and modified within the scope of the appended claims.

100 : 반도체 광전소자 120 : 기판
130 : N형 반도체층 140 : 활성층
150 : P형 반도체층 162a : P형 반도체용 도트
162b : N형 반도체용 도트 164a : P형 반도체용 투명전극
164b : N형 반도체용 투명전극 172 : P형 전극
174 : N형 전극
100: semiconductor optoelectronic device 120: substrate
130: N-type semiconductor layer 140: active layer
150: P-type semiconductor layer 162a: P-type semiconductor dot
162b: N-type semiconductor dot 164a: P-type semiconductor transparent electrode
164b: N-type semiconductor transparent electrode 172: P-type electrode
174: N-type electrode

Claims (4)

삭제delete 삭제delete 순차적으로 적층된 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 반도체 광전소자를 제조하는 방법으로서,
(A) 상기 P형 반도체와 접촉하도록 산재하는 복수의 P형 반도체용 도트를 형성하는 단계;
(B) 상기 복수의 P형 반도체용 도트 및 상기 P형 반도체를 덮도록 그래핀 재질의 P형 반도체용 투명전극을 형성하는 단계; 및
(C) 상기 P형 반도체용 투명전극에 P형 전극을 형성하는 단계;를 포함하되,
상기 (A)단계는, 인듐 주석 산화물, 갈륨 도핑 산화아연, 산화아연 및 인듐 갈륨 산화아연 중에서 선택된 어느 한 투명 금속산화물의 분말을 상기 P형 반도체 상에 증착시키는 단계; 열처리를 통해 상기 투명 금속산화물의 분말을 부분적으로 결정화하는 단계; 및 결정화되지 않은 상기 투명 금속산화물의 분말을 식각하는 단계;를 포함하고,
상기 (B)단계는, 산화 그래핀 용액을 희석액인 히드라진과 혼합하여 혼합액을 형성하는 단계; 및 상기 혼합액을 미리 가열된 상기 P형 반도체층 상에 도포하는 단계;를 포함하는 것을 특징으로 하는 반도체 광전소자 제조방법.
A method of manufacturing a semiconductor optoelectronic device including an N-type semiconductor layer, an active layer and a P-type semiconductor layer sequentially laminated,
(A) forming a plurality of dots for p-type semiconductor which are scattered so as to be in contact with the p-type semiconductor;
(B) forming a transparent electrode for a p-type semiconductor of graphene to cover the plurality of p-type semiconductor dots and the p-type semiconductor; And
(C) forming a P-type electrode on the transparent electrode for the P-type semiconductor,
The step (A) may include depositing a powder of a transparent metal oxide selected from indium tin oxide, gallium-doped zinc oxide, zinc oxide, and indium gallium oxide on the P-type semiconductor; Partially crystallizing the powder of the transparent metal oxide through heat treatment; And etching the powder of the uncrystallized transparent metal oxide,
In the step (B), mixing a graphene oxide solution with hydrazine as a diluent to form a mixed solution; And applying the mixed solution to the P-type semiconductor layer which has been heated in advance.
제3항에 있어서,
(D) 상기 N형 반도체와 접촉하도록 산재하는 복수의 N형 반도체용 도트를 형성하는 단계;
(E) 상기 복수의 N형 반도체용 도트 및 상기 N형 반도체를 덮도록 그래핀 재질의 N형 반도체용 투명전극을 형성하는 단계; 및
(F) 상기 N형 반도체용 투명전극에 N형 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 광전소자 제조방법.


The method of claim 3,
(D) forming a plurality of n-type semiconductor dots scattered so as to be in contact with the n-type semiconductor;
(E) forming a transparent electrode for n-type semiconductor of graphene to cover the plurality of n-type semiconductor dots and the n-type semiconductor; And
(F) forming an N-type electrode on the transparent electrode for the N-type semiconductor.


KR1020110094368A 2011-09-20 2011-09-20 Semi-conductor optoelectronic dcvice and method for manufacturing the same KR101619110B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110094368A KR101619110B1 (en) 2011-09-20 2011-09-20 Semi-conductor optoelectronic dcvice and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110094368A KR101619110B1 (en) 2011-09-20 2011-09-20 Semi-conductor optoelectronic dcvice and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20130030840A KR20130030840A (en) 2013-03-28
KR101619110B1 true KR101619110B1 (en) 2016-05-11

Family

ID=48180245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110094368A KR101619110B1 (en) 2011-09-20 2011-09-20 Semi-conductor optoelectronic dcvice and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101619110B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101517995B1 (en) 2013-03-29 2015-05-07 경희대학교 산학협력단 Light Emitting Device Light-Amplified with Graphene and method for Fabricating the same
CN105016328B (en) * 2014-04-25 2017-06-06 中国科学院物理研究所 A kind of method of the Graphene of growing P-type on silicon carbide substrates
KR102266736B1 (en) * 2014-08-07 2021-06-17 엘지이노텍 주식회사 Semiconductor device
KR101675020B1 (en) * 2015-06-09 2016-11-11 순천대학교 산학협력단 Light emitting diode and Method for manufacturing for the same

Also Published As

Publication number Publication date
KR20130030840A (en) 2013-03-28

Similar Documents

Publication Publication Date Title
JP6550437B2 (en) Method of manufacturing semiconductor microwire or nanowire, semiconductor structure comprising the microwire or nanowire, and method of manufacturing semiconductor structure
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
JP5167127B2 (en) Optoelectronic semiconductor chip
US7928471B2 (en) Group III-nitride growth on silicon or silicon germanium substrates and method and devices therefor
JP7228176B2 (en) Group III nitride semiconductor light emitting device
US8723188B2 (en) Light emitting diode and method for preparing the same
KR20100103866A (en) High-performance heterostructure light emitting devices and methods
KR20120100296A (en) Stacked structure including vertically grown semiconductor, pn junction device including the same and method for manufacturing them
JP5078039B2 (en) Ga2O3 semiconductor device and method for manufacturing Ga2O3 semiconductor device
US20130099198A1 (en) Semiconductor light emitting element and method of manufacturing the same
US20130112943A1 (en) Semiconductor light emitting device
KR101619110B1 (en) Semi-conductor optoelectronic dcvice and method for manufacturing the same
US20220367749A1 (en) Semiconductor optical device and method of producing the same
JP2012119569A (en) Nitride semiconductor element
Yadav et al. Electroluminescence study of InGaN/GaN QW based pin and inverted pin junction based short-wavelength LED device using laser MBE technique
KR102099440B1 (en) A method of manufacturing a light emitting device
KR100960277B1 (en) Manufacturing method of ?-nitride semiconductor light emitting device
KR101239852B1 (en) GaN compound semiconductor light emitting element
CN115485862A (en) Ultraviolet LED and manufacturing method thereof
KR100751632B1 (en) Light emitting device
KR100830643B1 (en) Method of manufacturing light emitting device
US8785219B1 (en) Optoelectronic semiconductor device and the manufacturing method thereof
WO2021085340A1 (en) Light-emitting element and method for manufacturing light-emitting element
JP2010205891A (en) Semiconductor device
KR100743468B1 (en) Iii-nitride semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190422

Year of fee payment: 4