JP2012119569A - Nitride semiconductor element - Google Patents

Nitride semiconductor element Download PDF

Info

Publication number
JP2012119569A
JP2012119569A JP2010269394A JP2010269394A JP2012119569A JP 2012119569 A JP2012119569 A JP 2012119569A JP 2010269394 A JP2010269394 A JP 2010269394A JP 2010269394 A JP2010269394 A JP 2010269394A JP 2012119569 A JP2012119569 A JP 2012119569A
Authority
JP
Japan
Prior art keywords
layer
gan
zno
glass substrate
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010269394A
Other languages
Japanese (ja)
Inventor
Atsushi Saito
敦史 齋藤
Shuhei Ichikawa
周平 市川
Sadayuki Ukishima
禎之 浮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2010269394A priority Critical patent/JP2012119569A/en
Publication of JP2012119569A publication Critical patent/JP2012119569A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a nitride semiconductor element having a GaN semiconductor layer grown on a glass substrate by a sputtering method.SOLUTION: A nitride semiconductor element 10a, 10a' has a glass substrate 11, a ZnO layer 12a arranged on the surface of the glass substrate 11, and a GaN semiconductor layer 13 formed in contact with the surface of the ZnO layer 12a by a spattering method. A Ti layer may be provided in place of the ZnO layer 12a, and the ZnO layer 12a may be arranged between the Ti layer and the GaN semiconductor layer 13. The Ti layer may be arranged between the ZnO layer 12a and the GaN semiconductor layer 13. The ZnO layer 12a or the Ti layer grown on the glass substrate 11 is in a state oriented preferentially to (0002) plane, and since the crystal lattice constant is similar to that of GaN, the GaN semiconductor layer 13 formed on the surface of the ZnO layer 12a or the Ti layer by a spattering method is also in a state oriented preferentially to (0002) plane.

Description

本発明は、窒化物半導体素子に関する。   The present invention relates to a nitride semiconductor device.

現在、ＣＩＧＳ以降の次世代太陽電池として、ＧａＡｓ系太陽電池が開発されているが、単結晶のＧａＡｓを用いるために、基板が単結晶でなくてはならず、かつＭＢＥ（分子線エピタキシー法）での成長が必要であり、大面積化が難しかった。
そのような中で、ＧａＮ系太陽電池は、理論的には６０％を超す変換効率が可能であり、次世代太陽電池として有望視されている。 Currently, GaAs-based solar cells have been developed as next-generation solar cells after CIGS. In order to use single-crystal GaAs, the substrate must be single-crystal and MBE (molecular beam epitaxy method). It was difficult to increase the area.
Under such circumstances, GaN-based solar cells are theoretically promising as next-generation solar cells because they can theoretically have a conversion efficiency exceeding 60%.

しかしながら、従来のＧａＮ系太陽電池は、ＧａＡｓ系太陽電池と同様に基板が単結晶でなくてはならず、かつＭＯＶＰＥ（有機金属化学気相エピタキシー法）やＭＢＥでの成長が必要であり、大面積化が困難であるという問題があった。
特許文献１乃至特許文献４では、基板上にＧａＮ半導体層をスパッタリング法で成長させる技術が開示されているが、サファイア基板等の単結晶基板を用いる必要があり、大面積化が困難であった。 However, in the conventional GaN-based solar cell, the substrate must be a single crystal like the GaAs-based solar cell, and growth by MOVPE (metal organic chemical vapor phase epitaxy) or MBE is necessary. There was a problem that it was difficult to increase the area.
Patent Documents 1 to 4 disclose a technique for growing a GaN semiconductor layer on a substrate by a sputtering method, but it is necessary to use a single crystal substrate such as a sapphire substrate, and it is difficult to increase the area. .

特開２００８−１５３６０３号公報JP 2008-153603 A 特開２００８−１５３６１９号公報JP 2008-153619 A 特開２０１０−０２８１００号公報JP 2010-028100 A 特開２０１０−０４０８６７号公報JP 2010-040867 A

本発明は上記従来技術の不都合を解決するために創作されたものであり、その目的は、ガラス基板上にスパッタリング法で成長されたＧａＮ半導体層を有する窒化物半導体素子を提供することにある。   The present invention has been created to solve the above-described disadvantages of the prior art, and an object thereof is to provide a nitride semiconductor device having a GaN semiconductor layer grown on a glass substrate by a sputtering method.

上記課題を解決するために本発明は、ガラス基板と、前記ガラス基板の表面に配置されたＺｎＯ層と、スパッタリング法により形成され、ＧａＮを含有し、前記ＺｎＯ層の表面に接触するＧａＮ半導体層と、を有する窒化物半導体素子である。
本発明は、ガラス基板と、前記ガラス基板の表面に配置されたＴｉ層と、スパッタリング法により形成され、ＧａＮを含有し、前記Ｔｉ層の表面に接触するＧａＮ半導体層と、を有する窒化物半導体素子である。
本発明は、ガラス基板と、前記ガラス基板の表面に配置されたＴｉ層と、前記Ｔｉ層の表面に配置されたＺｎＯ層と、スパッタリング法により形成され、ＧａＮを含有し、前記ＺｎＯ層の表面に接触するＧａＮ半導体層と、を有する窒化物半導体素子である。
本発明は、ガラス基板と、前記ガラス基板の表面に配置されたＺｎＯ層と、前記ＺｎＯ層の表面に配置されたＴｉ層と、スパッタリング法により形成され、ＧａＮを含有し、前記Ｔｉ層の表面に接触するＧａＮ半導体層と、を有する窒化物半導体素子である。
本発明は窒化物半導体素子であって、前記ＺｎＯ層は、Ｇａ又はＡｌのいずれか一方又は両方のドーパントが添加された導電性ＺｎＯ層である窒化物半導体素子である。
本発明は窒化物半導体素子であって、前記ＧａＮ半導体層は、ｐ型ＧａＮ層とｎ型ＧａＮ層の積層構造を有する窒化物半導体素子である。
本発明は窒化物半導体素子であって、前記ｐ型ＧａＮ層と前記ｎ型ＧａＮ層の間には、ｉ型ＩｎＧａＮ層、又はＩｎＧａＮとＧａＮが交互に積層された量子井戸層のいずれか一方からなる中間層が配置された窒化物半導体素子である。 In order to solve the above problems, the present invention provides a glass substrate, a ZnO layer disposed on the surface of the glass substrate, a GaN semiconductor layer formed by sputtering, containing GaN, and contacting the surface of the ZnO layer And a nitride semiconductor device.
The present invention provides a nitride semiconductor comprising a glass substrate, a Ti layer disposed on the surface of the glass substrate, and a GaN semiconductor layer formed by sputtering and containing GaN and in contact with the surface of the Ti layer. It is an element.
The present invention includes a glass substrate, a Ti layer disposed on the surface of the glass substrate, a ZnO layer disposed on the surface of the Ti layer, a sputtering method, containing GaN, and the surface of the ZnO layer And a GaN semiconductor layer in contact with the nitride semiconductor device.
The present invention includes a glass substrate, a ZnO layer disposed on the surface of the glass substrate, a Ti layer disposed on the surface of the ZnO layer, and formed by sputtering, containing GaN, and the surface of the Ti layer And a GaN semiconductor layer in contact with the nitride semiconductor device.
The present invention is a nitride semiconductor device, wherein the ZnO layer is a conductive ZnO layer to which either or both of Ga and Al dopants are added.
The present invention is a nitride semiconductor device, wherein the GaN semiconductor layer is a nitride semiconductor device having a stacked structure of a p-type GaN layer and an n-type GaN layer.
The present invention is a nitride semiconductor device, wherein either an i-type InGaN layer or a quantum well layer in which InGaN and GaN are alternately stacked is provided between the p-type GaN layer and the n-type GaN layer. This is a nitride semiconductor device in which an intermediate layer is arranged.

ガラス基板上に、スパッタリング法により、（０００２）面に優先配向したＧａＮ半導体層を成長できるので、ＧａＮ系太陽電池の大面積化が可能になる。   Since a GaN semiconductor layer preferentially oriented in the (0002) plane can be grown on the glass substrate by sputtering, it is possible to increase the area of the GaN-based solar cell.

（ａ）、（ｂ）：本発明の第一例の窒化物半導体素子の内部側面図(A), (b): Internal side view of the nitride semiconductor device of the first example of the present invention （ａ）、（ｂ）：本発明の第二例の窒化物半導体素子の内部側面図(A), (b): Internal side view of the nitride semiconductor device of the second example of the present invention （ａ）、（ｂ）：本発明の第三例の窒化物半導体素子の内部側面図(A), (b): Internal side view of the nitride semiconductor device of the third example of the present invention （ａ）、（ｂ）：本発明の第四例の窒化物半導体素子の内部側面図(A), (b): Internal side view of the nitride semiconductor device of the fourth example of the present invention 半導体素子製造装置の平面図Plan view of semiconductor device manufacturing equipment （ａ）〜（ｆ）：窒化物半導体素子の製造方法を説明するための図(A)-(f): The figure for demonstrating the manufacturing method of a nitride semiconductor element 窒化物半導体素子に集電極を形成した構成を説明するための図The figure for demonstrating the structure which formed the collector electrode in the nitride semiconductor element 窒化物半導体素子の表面のＸ線回折による測定結果Measurement result of X-ray diffraction on the surface of nitride semiconductor device 窒化物半導体素子の電流電圧特性の計測結果Measurement results of current-voltage characteristics of nitride semiconductor devices

＜窒化物半導体素子の構造＞
本発明の第一例の窒化物半導体素子の構造を説明する。図１（ａ）、（ｂ）は、第一例の第一、第二の窒化物半導体素子１０ａ、１０ａ’の内部側面図を示している。 <Structure of nitride semiconductor device>
The structure of the nitride semiconductor device of the first example of the present invention will be described. FIGS. 1A and 1B are internal side views of the first and second nitride semiconductor elements 10a and 10a ′ of the first example.

第一例の第一、第二の窒化物半導体素子１０ａ、１０ａ’は、ガラス基板１１と、ガラス基板１１の表面に配置されたＺｎＯ層１２ａと、スパッタリング法により形成され、ＧａＮを含有し、ＺｎＯ層１２ａの表面に接触するＧａＮ半導体層１３とを有している。   The first and second nitride semiconductor elements 10a and 10a ′ of the first example are formed by a glass substrate 11, a ZnO layer 12a disposed on the surface of the glass substrate 11, a sputtering method, and contain GaN. A GaN semiconductor layer 13 in contact with the surface of the ZnO layer 12a.

ＺｎＯ層１２ａは、ここではＧａ又はＡｌのうちいずれか一方又は両方のドーパントが添加された導電性のＺｎＯの薄膜であるが、ドーパントを含まない真性ＺｎＯの薄膜も本発明に含まれる。
ＺｎＯ層１２ａは、本実施例ではスパッタリング法により形成されるが、真空蒸着法又はＣＶＤ法等の他の成膜方法で形成されてもよい。スパッタリング法によると、より均一な膜厚で成膜できるので好ましい。 Here, the ZnO layer 12a is a conductive ZnO thin film to which either or both of Ga and Al dopants are added, but an intrinsic ZnO thin film containing no dopant is also included in the present invention.
The ZnO layer 12a is formed by a sputtering method in this embodiment, but may be formed by another film forming method such as a vacuum evaporation method or a CVD method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

ガラス基板１１は非晶質であり配向性を有していないが、ガラス基板１１の表面に接触してＺｎＯ層１２ａを成長させると、ＺｎＯ層１２ａは、（０００２）面に優先配向した状態で成長する。「（０００２）面に優先配向した状態」とは、（０００２）面の配向が他の面の配向よりも多い状態をいう。   Although the glass substrate 11 is amorphous and has no orientation, when the ZnO layer 12a is grown in contact with the surface of the glass substrate 11, the ZnO layer 12a is preferentially oriented in the (0002) plane. grow up. The “state preferentially oriented in the (0002) plane” means a state in which the orientation of the (0002) plane is greater than the orientation of other planes.

ＧａＮとＺｎＯの結晶構造はどちらも六方晶であり、結晶格子定数が類似している。そのため、ＺｎＯ層１２ａの表面に接触して、スパッタリング法によりＧａＮ半導体層１３を成長させると、ＧａＮ半導体層１３も、（０００２）面に優先配向した状態で成長する。   The crystal structures of GaN and ZnO are both hexagonal and have similar crystal lattice constants. Therefore, when the GaN semiconductor layer 13 is grown by the sputtering method in contact with the surface of the ZnO layer 12a, the GaN semiconductor layer 13 also grows in a preferentially oriented state on the (0002) plane.

また、仮にＭＯＣＶＤ法によりＧａＮ半導体層１３を成長させると、５００℃以上の高温加熱された状態でＨ2とＮＨ3に曝されることによりＺｎＯ層１２ａのＺｎＯが還元されてしまうが、本発明ではスパッタリング法によりＺｎＯ層１２ａをＨ2やＮＨ3に曝されずに、ＧａＮ半導体層１３を成長させるので、ＺｎＯは還元されない。 Further, if the GaN semiconductor layer 13 is grown by MOCVD, ZnO in the ZnO layer 12a is reduced by being exposed to H 2 and NH 3 while being heated at a high temperature of 500 ° C. or higher. Then, since the GaN semiconductor layer 13 is grown without exposing the ZnO layer 12a to H 2 or NH 3 by the sputtering method, ZnO is not reduced.

また、ＧａＮ半導体層１３はスパッタリング法により形成されるので、平面平坦性がよく、より均一な膜厚で成膜される。
ＧａＮ半導体層１３は、ＳｉをドープされたＧａＮ薄膜であるｎ型ＧａＮ層１３ａと、ＭｇをドープされたＧａＮ薄膜であるｐ型ＧａＮ層１３ｂとを有している。 Further, since the GaN semiconductor layer 13 is formed by a sputtering method, the planar flatness is good and the film is formed with a more uniform film thickness.
The GaN semiconductor layer 13 includes an n-type GaN layer 13a that is a GaN thin film doped with Si, and a p-type GaN layer 13b that is a GaN thin film doped with Mg.

図１（ａ）を参照し、第一の窒化物半導体素子１０ａのＧａＮ半導体層１３では、ＺｎＯ層１２ａの表面に接触してｎ型ＧａＮ層１３ａが成長され、ｎ型ＧａＮ層１３ａの表面に接触してｐ型ＧａＮ層１３ｂが成長されているが、ＺｎＯ層１２ａの表面に接触してｐ型ＧａＮ層１３ｂが成長され、ｐ型ＧａＮ層１３ｂの表面に接触してｎ型ＧａＮ層１３ａが成長された構成も本発明に含まれる。ｎ型ＧａＮ層１３ａとｐ型ＧａＮ層１３ｂの間にはｐｎ接合が形成されている。   Referring to FIG. 1A, in the GaN semiconductor layer 13 of the first nitride semiconductor element 10a, an n-type GaN layer 13a is grown in contact with the surface of the ZnO layer 12a, and is formed on the surface of the n-type GaN layer 13a. The p-type GaN layer 13b is grown in contact, but the p-type GaN layer 13b is grown in contact with the surface of the ZnO layer 12a, and the n-type GaN layer 13a is brought into contact with the surface of the p-type GaN layer 13b. Grown configurations are also included in the present invention. A pn junction is formed between the n-type GaN layer 13a and the p-type GaN layer 13b.

また、図１（ｂ）を参照し、第二の窒化物半導体素子１０ａ’のＧａＮ半導体層１３では、ＺｎＯ層１２ａの表面に接触してｎ型ＧａＮ層１３ａが成長され、ｎ型ＧａＮ層１３ａの表面に接触して中間層１３ｃが成長され、中間層１３ｃの表面に接触してｐ型ＧａＮ層１３ｂが成長されている。中間層１３ｃは、真性ＩｎＧａＮの薄膜からなるｉ型ＩｎＧａＮ層、又はＩｎＧａＮとＧａＮが交互に積層された量子井戸層のいずれか一方から成り、ｎ型ＧａＮ層１３ａとｐ型ＧａＮ層１３ｂの間にはｐｉｎ接合又は量子井戸接合が形成されている。   Referring to FIG. 1B, in the GaN semiconductor layer 13 of the second nitride semiconductor element 10a ′, an n-type GaN layer 13a is grown in contact with the surface of the ZnO layer 12a, and the n-type GaN layer 13a. The intermediate layer 13c is grown in contact with the surface, and the p-type GaN layer 13b is grown in contact with the surface of the intermediate layer 13c. The intermediate layer 13c includes either an i-type InGaN layer made of an intrinsic InGaN thin film or a quantum well layer in which InGaN and GaN are alternately stacked, and is interposed between the n-type GaN layer 13a and the p-type GaN layer 13b. A pin junction or a quantum well junction is formed.

ｐｉｎ接合又は量子井戸接合を有する第二の窒化物半導体素子１０ａ’は、ｐｎ接合を有する第一の窒化物半導体素子１０ａよりも、入射光の吸収を効率よく行うことができるという利点がある。
なお、ＺｎＯ層１２ａの表面に接触してｐ型ＧａＮ層１３ｂが成長され、ｐ型ＧａＮ層１３ｂの表面に接触して中間層１３ｃが成長され、中間層１３ｃの表面に接触してｎ型ＧａＮ層１３ａが成長されていてもよい。 The second nitride semiconductor element 10a ′ having a pin junction or a quantum well junction has an advantage that incident light can be absorbed more efficiently than the first nitride semiconductor element 10a having a pn junction.
A p-type GaN layer 13b is grown in contact with the surface of the ZnO layer 12a, an intermediate layer 13c is grown in contact with the surface of the p-type GaN layer 13b, and an n-type GaN in contact with the surface of the intermediate layer 13c. The layer 13a may be grown.

第一、第二の窒化物半導体素子１０ａ、１０ａ’のＧａＮ半導体層１３の表面に光（例えば太陽光）を照射すると、光はＧａＮ半導体層１３の内部に進入して一部はｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収され、一部はＧａＮ半導体層１３とＺｎＯ層１２ａとガラス基板１１とを順に透過する。ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収された光は電子を励起して、電力が発生する。   When the surface of the GaN semiconductor layer 13 of the first and second nitride semiconductor elements 10a and 10a ′ is irradiated with light (for example, sunlight), the light enters the inside of the GaN semiconductor layer 13 and a part thereof is a pn junction. Or it is absorbed by a pin junction part or a quantum well junction part, and one part permeate | transmits the GaN semiconductor layer 13, the ZnO layer 12a, and the glass substrate 11 in order. Light absorbed at the pn junction, pin junction, or quantum well junction excites electrons to generate power.

一方、ガラス基板１１の表面に光を照射すると、光はガラス基板１１とＺｎＯ層１２ａを順に透過してＧａＮ半導体層１３の内部に進入し、一部はｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収され、一部はＧａＮ半導体層１３を透過する。ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収された光は電子を励起して、電力が発生する。   On the other hand, when the surface of the glass substrate 11 is irradiated with light, the light sequentially passes through the glass substrate 11 and the ZnO layer 12a and enters the GaN semiconductor layer 13, and a part thereof is a pn junction, a pin junction, or a quantum well. It is absorbed at the junction and partly passes through the GaN semiconductor layer 13. Light absorbed at the pn junction, pin junction, or quantum well junction excites electrons to generate power.

すなわち、第一例の第一、第二の窒化物半導体素子１０ａ、１０ａ’を太陽電池に用いると、透過型の太陽電池を得ることができる。
なお、本発明の実施例ではガラス基板を用いたが、本発明はガラス基板に限らず非晶質の表面に適用できる。 That is, when the first and second nitride semiconductor elements 10a and 10a ′ of the first example are used for a solar cell, a transmission type solar cell can be obtained.
In addition, although the glass substrate was used in the Example of this invention, this invention is applicable not only to a glass substrate but to an amorphous surface.

本発明の第二例の窒化物半導体素子の構造を説明する。図２（ａ）、（ｂ）は、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’の内部側面図を示している。
第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’は、ガラス基板１１と、ガラス基板１１の表面に配置されたＴｉ層１２ｂと、スパッタリング法により形成され、ＧａＮを含有し、Ｔｉ層１２ｂの表面に接触するＧａＮ半導体層１３とを有している。 The structure of the nitride semiconductor device of the second example of the present invention will be described. FIGS. 2A and 2B show internal side views of the first and second nitride semiconductor elements 10b and 10b ′ of the second example.
The first and second nitride semiconductor elements 10b and 10b ′ of the second example are formed by a glass substrate 11, a Ti layer 12b disposed on the surface of the glass substrate 11, a sputtering method, and contain GaN. A GaN semiconductor layer 13 in contact with the surface of the Ti layer 12b.

すなわち、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’は、第一例の第一、第二の窒化物半導体素子１０ａ、１０ａ’のＺｎＯ層１２ａの代わりに、Ｔｉ層１２ｂを有している。ガラス基板１１と、ＧａＮ半導体層１３の構造は、第一例の第一、第二の窒化物半導体素子１０ａ、１０ａ’と同じであり、説明を省略する。   In other words, the first and second nitride semiconductor elements 10b and 10b ′ of the second example include Ti layers instead of the ZnO layers 12a of the first and second nitride semiconductor elements 10a and 10a ′ of the first example. 12b. The structures of the glass substrate 11 and the GaN semiconductor layer 13 are the same as those of the first and second nitride semiconductor elements 10a and 10a 'in the first example, and a description thereof will be omitted.

Ｔｉ層１２ｂの説明をする。Ｔｉ層１２ｂは金属Ｔｉの薄膜である。
Ｔｉ層１２ｂは、本実施例ではスパッタリング法により形成されるが、真空蒸着法又はＣＶＤ法等の他の成膜方法で形成されてもよい。スパッタリング法によると、より均一な膜厚で成膜できるので好ましい。 The Ti layer 12b will be described. The Ti layer 12b is a thin film of metallic Ti.
The Ti layer 12b is formed by a sputtering method in this embodiment, but may be formed by another film forming method such as a vacuum evaporation method or a CVD method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

ガラス基板１１は非晶質であり配向性を有していないが、ガラス基板１１の表面に接触してＴｉ層１２ｂを成長させると、Ｔｉ層１２ｂは、（０００２）面に優先配向した状態で成長する。
ＧａＮとＴｉの結晶構造はどちらも六方晶であり、結晶格子定数が類似している。そのため、Ｔｉ層１２ｂの表面に接触して、スパッタリング法によりＧａＮ半導体層１３を成長させると、ＧａＮ半導体層１３も、（０００２）面に優先配向した状態で成長する。 Although the glass substrate 11 is amorphous and has no orientation, when the Ti layer 12b is grown in contact with the surface of the glass substrate 11, the Ti layer 12b is preferentially oriented in the (0002) plane. grow up.
The crystal structures of GaN and Ti are both hexagonal and have similar crystal lattice constants. Therefore, when the GaN semiconductor layer 13 is grown by the sputtering method in contact with the surface of the Ti layer 12b, the GaN semiconductor layer 13 also grows in a preferentially oriented state on the (0002) plane.

ＧａＮ半導体層１３の表面に光（例えば太陽光）を照射すると、光は半導体層１３の内部に進入して一部はｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収され、一部はＧａＮ半導体層１３を透過した後、Ｔｉ層１２ｂで反射されて、ＧａＮ半導体層１３に再入射し、ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収される。ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収された光は電子を励起して、電力が発生する。すなわち、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’を太陽電池に用いると、Ｔｉ層１２ｂが反射層となり変換効率を上げることができる。   When the surface of the GaN semiconductor layer 13 is irradiated with light (for example, sunlight), the light enters the inside of the semiconductor layer 13 and a part is absorbed by the pn junction, the pin junction, or the quantum well junction, and a part After passing through the GaN semiconductor layer 13, it is reflected by the Ti layer 12b, reenters the GaN semiconductor layer 13, and is absorbed by the pn junction, pin junction, or quantum well junction. Light absorbed at the pn junction, pin junction, or quantum well junction excites electrons to generate power. That is, when the first and second nitride semiconductor elements 10b and 10b 'of the second example are used in a solar cell, the Ti layer 12b becomes a reflective layer and the conversion efficiency can be increased.

本発明の第三例の窒化物半導体素子の構造を説明する。図３（ａ）、（ｂ）は、第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’の内部側面図を示している。
第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’は、ガラス基板１１と、ガラス基板１１の表面に配置されたＴｉ層１２ｂと、Ｔｉ層１２ｂの表面に配置されたＺｎＯ層１２ａと、スパッタリング法により形成され、ＧａＮを含有し、ＺｎＯ層１２ａの表面に接触するＧａＮ半導体層１３とを有している。 The structure of the nitride semiconductor device of the third example of the present invention will be described. 3A and 3B show internal side views of the first and second nitride semiconductor elements 10c and 10c ′ of the third example.
The first and second nitride semiconductor elements 10c and 10c ′ of the third example include a glass substrate 11, a Ti layer 12b disposed on the surface of the glass substrate 11, and a ZnO layer disposed on the surface of the Ti layer 12b. 12a and a GaN semiconductor layer 13 formed by sputtering and containing GaN and in contact with the surface of the ZnO layer 12a.

すなわち、第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’は、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’のＴｉ層１２ｂとＧａＮ半導体層１３の間に、ＺｎＯ層１２ａが追加されている。ガラス基板１１と、Ｔｉ層１２ｂと、ＧａＮ半導体層１３の構造は、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’と同じであり、説明を省略する。   In other words, the first and second nitride semiconductor elements 10c and 10c ′ of the third example include the Ti layer 12b and the GaN semiconductor layer 13 of the first and second nitride semiconductor elements 10b and 10b ′ of the second example. A ZnO layer 12a is added between them. The structures of the glass substrate 11, the Ti layer 12b, and the GaN semiconductor layer 13 are the same as those of the first and second nitride semiconductor elements 10b and 10b 'in the second example, and a description thereof will be omitted.

ＺｎＯ層１２ａは、ここではＧａ又はＡｌのうちいずれか一方又は両方のドーパントが添加された導電性ＺｎＯ層であるが、ドーパントを含まない真性ＺｎＯ層である場合も本発明に含まれる。
ＺｎＯ層１２ａは、本実施例ではスパッタリング法により形成されるが、真空蒸着法又はＣＶＤ法等の他の成膜方法で形成されてもよい。スパッタリング法によると、より均一な膜厚で成膜できるので好ましい。 Here, the ZnO layer 12a is a conductive ZnO layer to which one or both of Ga and Al dopants are added, but the present invention includes a case where the ZnO layer 12a is an intrinsic ZnO layer not containing a dopant.
The ZnO layer 12a is formed by a sputtering method in this embodiment, but may be formed by another film forming method such as a vacuum evaporation method or a CVD method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

ＧａＮとＺｎＯの結晶構造はどちらも六方晶であり、結晶格子定数が互いに類似している。そのため、ＺｎＯ層１２ａの表面に接触して、スパッタリング法によりＧａＮ半導体層１３を成長させると、ＧａＮ半導体層１３も、（０００２）面に優先配向した状態で成長する。   The crystal structures of GaN and ZnO are both hexagonal, and their crystal lattice constants are similar to each other. Therefore, when the GaN semiconductor layer 13 is grown by the sputtering method in contact with the surface of the ZnO layer 12a, the GaN semiconductor layer 13 also grows in a preferentially oriented state on the (0002) plane.

さらに、ＧａＮの結晶格子定数は、Ｔｉの結晶格子定数よりも、ＺｎＯの結晶格子定数に類似している。そのため、第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’のＧａＮ半導体層１３では、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’のＧａＮ半導体層１３よりも、結晶性が向上する。   Furthermore, the crystal lattice constant of GaN is more similar to the crystal lattice constant of ZnO than the crystal lattice constant of Ti. Therefore, in the GaN semiconductor layer 13 of the first and second nitride semiconductor elements 10c and 10c ′ of the third example, the GaN semiconductor layer 13 of the first and second nitride semiconductor elements 10b and 10b ′ of the second example. The crystallinity is improved.

ＧａＮ半導体層１３の表面に光（例えば太陽光）を照射すると、光はＧａＮ半導体層１３の内部に進入して一部はｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収され、一部はＧａＮ半導体層１３とＺｎＯ層１２ａを順に透過した後、Ｔｉ層１２ｂで反射されて、ＺｎＯ層１２ａを透過してＧａＮ半導体層１３に再入射し、ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収される。ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収された光は電子を励起して、電力が発生する。すなわち、第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’を太陽電池に用いると、Ｔｉ層１２ｂが反射層となり変換効率を上げることができる。   When the surface of the GaN semiconductor layer 13 is irradiated with light (for example, sunlight), the light enters the inside of the GaN semiconductor layer 13 and part of the light is absorbed by the pn junction, the pin junction, or the quantum well junction. Is sequentially transmitted through the GaN semiconductor layer 13 and the ZnO layer 12a, then is reflected by the Ti layer 12b, passes through the ZnO layer 12a, and re-enters the GaN semiconductor layer 13, and a pn junction, a pin junction, or a quantum well junction Absorbed in the part. Light absorbed at the pn junction, pin junction, or quantum well junction excites electrons to generate power. That is, when the first and second nitride semiconductor elements 10c and 10c 'of the third example are used in a solar cell, the Ti layer 12b becomes a reflective layer, and the conversion efficiency can be increased.

本発明の第四例の窒化物半導体素子の構造を説明する。図４（ａ）、（ｂ）は、第四例の第一、第二の窒化物半導体素子１０ｄ、１０ｄ’の内部側面図を示している。
第四例の第一、第二の窒化物半導体素子１０ｄ、１０ｄ’は、ガラス基板１１と、ガラス基板１１の表面に配置されたＺｎＯ層１２ａと、ＺｎＯ層１２ａの表面に配置されたＴｉ層１２ｂと、スパッタリング法により形成され、ＧａＮを含有し、Ｔｉ層１２ｂの表面に接触するＧａＮ半導体層１３とを有している。 The structure of the nitride semiconductor device of the fourth example of the present invention will be described. FIGS. 4A and 4B are internal side views of the first and second nitride semiconductor elements 10d and 10d ′ of the fourth example.
The first and second nitride semiconductor elements 10d and 10d ′ of the fourth example are the glass substrate 11, the ZnO layer 12a disposed on the surface of the glass substrate 11, and the Ti layer disposed on the surface of the ZnO layer 12a. 12b and a GaN semiconductor layer 13 formed by sputtering, containing GaN, and in contact with the surface of the Ti layer 12b.

すなわち、第四例の第一、第二の窒化物半導体素子１０ｄ、１０ｄ’は、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’のガラス基板１１とＴｉ層１２ｂとの間に、ＺｎＯ層１２ａが追加されている。ガラス基板１１と、Ｔｉ層１２ｂと、ＧａＮ半導体層１３の構造は、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’と同じであり、説明を省略する。   That is, the first and second nitride semiconductor elements 10d and 10d ′ of the fourth example are formed by the glass substrate 11 and the Ti layer 12b of the first and second nitride semiconductor elements 10b and 10b ′ of the second example. A ZnO layer 12a is added between them. The structures of the glass substrate 11, the Ti layer 12b, and the GaN semiconductor layer 13 are the same as those of the first and second nitride semiconductor elements 10b and 10b 'in the second example, and a description thereof will be omitted.

ＺｎＯ層１２ａは、Ｇａ又はＡｌのうちいずれか一方又は両方のドーパントが添加された導電性ＺｎＯ層でもよいし、ドーパントを含まない真性ＺｎＯ層でもよい。
ＺｎＯ層１２ａは、本実施例ではスパッタリング法により形成されるが、真空蒸着法又はＣＶＤ法等の他の成膜方法で形成されてもよい。スパッタリング法によると、より均一な膜厚で成膜できるので好ましい。 The ZnO layer 12a may be a conductive ZnO layer to which either or both of Ga and Al dopants are added, or may be an intrinsic ZnO layer containing no dopant.
The ZnO layer 12a is formed by a sputtering method in this embodiment, but may be formed by another film forming method such as a vacuum evaporation method or a CVD method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

ガラス基板１１は非晶質であり配向性を有していないが、ガラス基板１１の表面に接触してＺｎＯ層１２ａを成長させると、ＺｎＯ層１２ａは、（０００２）面に優先配向した状態で成長する。
（０００２）面に優先配向したＺｎＯ層１２ａの表面に接触してＴｉ層１２ｂを成長させると、ガラス基板１１の表面に接触してＴｉ層１２ｂを成長させるよりも、Ｔｉ層１２ｂの結晶性が向上する。そのため、Ｔｉ層１２ｂの表面に接触して成長されたＧａＮ半導体層１３の結晶性は、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’よりも向上する。 Although the glass substrate 11 is amorphous and has no orientation, when the ZnO layer 12a is grown in contact with the surface of the glass substrate 11, the ZnO layer 12a is preferentially oriented in the (0002) plane. grow up.
When the Ti layer 12b is grown in contact with the surface of the ZnO layer 12a preferentially oriented in the (0002) plane, the crystallinity of the Ti layer 12b is larger than in contact with the surface of the glass substrate 11 to grow the Ti layer 12b. improves. Therefore, the crystallinity of the GaN semiconductor layer 13 grown in contact with the surface of the Ti layer 12b is improved as compared with the first and second nitride semiconductor elements 10b and 10b ′ of the second example.

ＧａＮ半導体層１３の表面に光（例えば太陽光）を照射すると、光はＧａＮ半導体層１３の内部に進入して一部はｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収され、一部はＧａＮ半導体層１３を透過した後、Ｔｉ層１２ｂで反射されてＧａＮ半導体層１３に再入射し、ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収される。ｐｎ接合部又はｐｉｎ接合部又は量子井戸接合部で吸収された光は電子を励起して、電力が発生する。すなわち、第四例の第一、第二の窒化物半導体素子１０ｄ、１０ｄ’を太陽電池に用いると、Ｔｉ層１２ｂが反射層となり変換効率を上げることができる。   When the surface of the GaN semiconductor layer 13 is irradiated with light (for example, sunlight), the light enters the inside of the GaN semiconductor layer 13 and part of the light is absorbed by the pn junction, the pin junction, or the quantum well junction. After passing through the GaN semiconductor layer 13, it is reflected by the Ti layer 12b, reenters the GaN semiconductor layer 13, and is absorbed by the pn junction, pin junction, or quantum well junction. Light absorbed at the pn junction, pin junction, or quantum well junction excites electrons to generate power. That is, when the first and second nitride semiconductor elements 10d and 10d 'of the fourth example are used in a solar cell, the Ti layer 12b becomes a reflective layer, and the conversion efficiency can be increased.

第四例の第一、第二の窒化物半導体素子１０ｄ、１０ｄ’では、第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’とは異なり、光はＺｎＯ層１２ａを通らないので、変換効率がよい。   In the first and second nitride semiconductor elements 10d and 10d ′ of the fourth example, light does not pass through the ZnO layer 12a, unlike the first and second nitride semiconductor elements 10c and 10c ′ of the third example. So conversion efficiency is good.

＜窒化物半導体素子の製造方法＞
第一例の第一、第二の窒化物半導体素子１０ａ、１０ａ’の製造方法を説明する。
図５は本実施例に用いる半導体素子製造装置２０の一例の平面図を示している。
半導体素子製造装置２０は、搬入室２１と、バッファ層形成室２２と、ｎ型ＧａＮ層形成室２３と、中間層形成室２４と、ｐ型ＧａＮ層形成室２５と、搬出室２６とを有している。 <Nitride Semiconductor Device Manufacturing Method>
A method for manufacturing the first and second nitride semiconductor elements 10a and 10a ′ of the first example will be described.
FIG. 5 shows a plan view of an example of the semiconductor element manufacturing apparatus 20 used in this embodiment.
The semiconductor element manufacturing apparatus 20 includes a carry-in chamber 21, a buffer layer formation chamber 22, an n-type GaN layer formation chamber 23, an intermediate layer formation chamber 24, a p-type GaN layer formation chamber 25, and a carry-out chamber 26. is doing.

本実施例では、各室２１〜２６の間は、真空バルブ２９を介してこの順序で直列に接続されており、真空バルブ２９は、処理対象物が各室２１〜２６の間を移動する際に開閉されるようになっている。
また各室２１〜２６には真空ポンプが接続され、それぞれ真空排気可能に構成されている。 In this embodiment, the chambers 21 to 26 are connected in series in this order via the vacuum valve 29, and the vacuum valve 29 is used when the processing object moves between the chambers 21 to 26. It is designed to open and close.
Each chamber 21 to 26 is connected to a vacuum pump and configured to be evacuated.

（準備工程）
バッファ層形成室２２と、ｎ型ＧａＮ層形成室２３と、中間層形成室２４と、ｐ型ＧａＮ層形成室２５とを、それぞれ真空排気して真空雰囲気にする。以後真空排気を継続して真空雰囲気を維持する。 (Preparation process)
The buffer layer forming chamber 22, the n-type GaN layer forming chamber 23, the intermediate layer forming chamber 24, and the p-type GaN layer forming chamber 25 are each evacuated to a vacuum atmosphere. Thereafter, evacuation is continued to maintain the vacuum atmosphere.

図６（ａ）の符号１１は、本実施例に用いるガラス基板である。
先ずガラス基板１１を搬入室２１内に搬入し、搬入室２１内を真空排気する。搬入室２１内に真空雰囲気を形成した後、搬入室２１とバッファ層形成室２２の間の真空バルブ２９を開けて搬入室２１の内部とバッファ層形成室２２の内部とを接続し、ガラス基板１１を搬入室２１からバッファ層形成室２２内に移動させる。搬入室２１とバッファ層形成室２２の間の真空バルブ２９を閉じる。 The code | symbol 11 of Fig.6 (a) is a glass substrate used for a present Example.
First, the glass substrate 11 is carried into the carry-in chamber 21 and the inside of the carry-in chamber 21 is evacuated. After forming a vacuum atmosphere in the carry-in chamber 21, the vacuum valve 29 between the carry-in chamber 21 and the buffer layer forming chamber 22 is opened to connect the inside of the carry-in chamber 21 and the buffer layer forming chamber 22 to form a glass substrate. 11 is moved from the carry-in chamber 21 into the buffer layer forming chamber 22. The vacuum valve 29 between the carry-in chamber 21 and the buffer layer forming chamber 22 is closed.

（ＺｎＯ層成長工程）
バッファ層形成室２２内には、ＧＺＯ（Ｇａ2Ｏ3が添加されたＺｎＯ）とＡＺＯ（Ａｌ2Ｏ3が添加されたＺｎＯ）と真性ＺｎＯのいずれか一種類又は二種類以上からなるＺｎＯターゲットが配置されている。 (ZnO layer growth process)
In the buffer layer forming chamber 22, a ZnO target composed of one or more of GZO (ZnO added with Ga 2 O 3 ), AZO (ZnO added with Al 2 O 3 ), and intrinsic ZnO is used. Is arranged.

バッファ層形成室２２内に、Ａｒガスを導入し、ターゲットに電圧を印加してスパッタリングし、図６（ｂ）に示すように、ガラス基板１１の表面に接触してＺｎＯの薄膜であるＺｎＯ層１２ａを成長させる。
ガラス基板１１は非晶質であり配向性を有していないが、ガラス基板１１の表面に接触して成長されるＺｎＯ層１２ａは、（０００２）面に優先配向した状態で成長される。 Ar gas is introduced into the buffer layer forming chamber 22, a voltage is applied to the target, and sputtering is performed. As shown in FIG. 6B, a ZnO layer that is in contact with the surface of the glass substrate 11 and is a ZnO thin film. Grow 12a.
Although the glass substrate 11 is amorphous and has no orientation, the ZnO layer 12a grown in contact with the surface of the glass substrate 11 is grown in a preferentially oriented state on the (0002) plane.

ここではスパッタリング法によりＺｎＯ層１２ａを成長させたが、ガラス基板１１の表面に（０００２）面に優先配向した状態のＺｎＯ層１２ａを成長できるならば、真空蒸着法又はＣＶＤ法等の他の成膜方法によりＺｎＯ層１２ａを成長させてもよい。スパッタリング法によると、より均一な膜厚で成膜できるため好ましい。   Here, the ZnO layer 12a is grown by the sputtering method. However, if the ZnO layer 12a preferentially oriented in the (0002) plane can be grown on the surface of the glass substrate 11, other components such as a vacuum evaporation method or a CVD method can be used. The ZnO layer 12a may be grown by a film method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

ＺｎＯ層１２ａを所定膜厚に成長させた後、ガラス基板１１をｎ型ＧａＮ層形成室２３内に移動させる。   After the ZnO layer 12a is grown to a predetermined thickness, the glass substrate 11 is moved into the n-type GaN layer forming chamber 23.

（ＧａＮ半導体層成長工程）
ｎ型ＧａＮ層形成室２３内には、ＧａＮターゲット又はＧａターゲットのいずれか一方又は両方と、Ｓｉターゲットとが配置されている。
ｎ型ＧａＮ層形成室２３内にＡｒガスとＮ2ガスとを導入する。Ｎ2ガスの代わりにＮＨ3ガスを導入してもよい。ＧａＮターゲット又はＧａターゲットと、Ｓｉターゲットとに電圧を印加してスパッタリングし、図６（ｃ）に示すように、ＺｎＯ層１２ａの表面に、ＳｉがドープされたＧａＮ薄膜であるｎ型ＧａＮ層１３ａを成長させる。 (GaN semiconductor layer growth process)
In the n-type GaN layer forming chamber 23, either or both of a GaN target and a Ga target and an Si target are arranged.
Ar gas and N 2 gas are introduced into the n-type GaN layer forming chamber 23. NH 3 gas may be introduced instead of N 2 gas. Sputtering is performed by applying a voltage to the GaN target or Ga target and the Si target, and as shown in FIG. 6C, the surface of the ZnO layer 12a is an n-type GaN layer 13a which is a GaN thin film doped with Si. Grow.

ＺｎＯ層１２ａは（０００２）面に優先配向した状態であり、ＺｎＯ層１２ａの表面にスパッタリング法により成長されるｎ型ＧａＮ層１３ａは、（０００２）面に優先配向した状態で成長される。
またスパッタリング法より、ｎ型ＧａＮ層１３ａをより均一な膜厚で成膜することができる。 The ZnO layer 12a is preferentially oriented in the (0002) plane, and the n-type GaN layer 13a grown on the surface of the ZnO layer 12a by sputtering is grown in a preferential orientation in the (0002) plane.
Further, the n-type GaN layer 13a can be formed with a more uniform film thickness by sputtering.

ｎ型ＧａＮ層１３ａを所定膜厚に成長させた後、ガラス基板１１を、中間層形成室２４内に移動させる。
中間層形成室２４内には、ＧａＮターゲット又はＧａターゲットの一方又は両方と、Ｉｎターゲットとが配置されている。 After the n-type GaN layer 13a is grown to a predetermined thickness, the glass substrate 11 is moved into the intermediate layer forming chamber 24.
In the intermediate layer forming chamber 24, one or both of a GaN target or a Ga target and an In target are arranged.

第二の窒化物半導体素子１０ａ’を製造する場合には、中間層形成室２４内にＡｒガスとＮ2ガスとを導入する。Ｎ2ガスの代わりにＮＨ3ガスを導入してもよい。ＧａＮターゲット又はＧａターゲットと、Ｉｎターゲットとに電圧を印加してスパッタリングし、図６（ｄ）に示すように、ｎ型ＧａＮ層１３ａの表面に接触して、ｉ型ＩｎＧａＮ層、又はＧａＮとＩｎＧａＮのが交互に積層された量子井戸層を成長させて、中間層１３ｃを形成する。 When manufacturing the second nitride semiconductor element 10 a ′, Ar gas and N 2 gas are introduced into the intermediate layer forming chamber 24. NH 3 gas may be introduced instead of N 2 gas. Sputtering is performed by applying a voltage to the GaN target or Ga target and the In target, and as shown in FIG. 6 (d), the surface contacts the surface of the n-type GaN layer 13a, and the i-type InGaN layer or GaN and InGaN. An intermediate layer 13c is formed by growing a quantum well layer in which are alternately stacked.

ｎ型ＧａＮ層１３ａは（０００２）面に優先配向した状態であり、ｎ型ＧａＮ層１３ａの表面に接触して、スパッタリング法により成長される中間層１３ｃは、（０００２）面に優先配向した状態で成長される。
またスパッタリング法より、中間層１３ｃをより均一な膜厚で成膜することができる。 The n-type GaN layer 13a is preferentially oriented in the (0002) plane, and the intermediate layer 13c grown by sputtering is in contact with the surface of the n-type GaN layer 13a and is preferentially oriented in the (0002) plane. Grown in.
Further, the intermediate layer 13c can be formed with a more uniform film thickness by sputtering.

中間層１３ｃを所定膜厚に成長させた後、ガラス基板１１を、ｐ型ＧａＮ層形成室２５内に移動させる。
ｐ型ＧａＮ層形成室２５内にはＧａＮターゲット又はＧａターゲットの一方又は両方と、Ｍｇターゲットとが配置されている。 After growing the intermediate layer 13 c to a predetermined thickness, the glass substrate 11 is moved into the p-type GaN layer forming chamber 25.
In the p-type GaN layer forming chamber 25, one or both of a GaN target and a Ga target and an Mg target are arranged.

ｐ型ＧａＮ層形成室２５内にＡｒガスとＮ2ガスとを導入する。Ｎ2ガスの代わりにＮＨ3ガスを導入してもよい。ＧａＮターゲット又はＧａターゲットと、Ｍｇターゲットとに電圧を印加してスパッタリングし、図６（ｅ）に示すように、中間層１３ｃの表面に接触して、ＭｇがドープされたＧａＮ薄膜であるｐ型ＧａＮ層１３ｂを形成する。 Ar gas and N 2 gas are introduced into the p-type GaN layer forming chamber 25. NH 3 gas may be introduced instead of N 2 gas. Sputtering is performed by applying a voltage to the GaN target or Ga target and the Mg target, and as shown in FIG. 6E, the p-type is a GaN thin film doped with Mg in contact with the surface of the intermediate layer 13c. A GaN layer 13b is formed.

中間層１３ｃは（０００２）面に優先配向した状態であり、中間層１３ｃの表面に接触して成長されるｐ型ＧａＮ層１３ｂは、（０００２）面に優先配向した状態で成長される。
またスパッタリング法より、ｐ型ＧａＮ層１３ｂをより均一な膜厚で成膜することができる。 The intermediate layer 13c is preferentially oriented in the (0002) plane, and the p-type GaN layer 13b grown in contact with the surface of the intermediate layer 13c is grown in a preferentially oriented state in the (0002) plane.
Further, the p-type GaN layer 13b can be formed with a more uniform film thickness by sputtering.

ここでは、ＧａＮターゲット又はＧａターゲットと、Ｍｇターゲットとをスパッタリングして、ｐ型ＧａＮ層１３ｂを形成したが、ＧａＮターゲット又はＧａターゲットをスパッタリングしながら、金属Ｍｇを加熱してＭｇの蒸気を発生させ、中間層１３ｃの表面に、ＭｇがドープされたＧａＮ薄膜であるｐ型ＧａＮ層１３ｂを成長させてもよい。   Here, the p-type GaN layer 13b is formed by sputtering a GaN target or a Ga target and an Mg target. However, while sputtering the GaN target or the Ga target, the metal Mg is heated to generate Mg vapor. The p-type GaN layer 13b, which is a GaN thin film doped with Mg, may be grown on the surface of the intermediate layer 13c.

ｐ型ＧａＮ層１３ｂが所定膜厚に形成されると、第一例の第二の窒化物半導体素子１０ａ’が得られる。
搬出室２６内を真空排気しておき、第二の窒化物半導体素子１０ａ’を真空排気された搬出室２６に移動させ、半導体素子製造装置２０の外部に取り出すと、一連の半導体素子形成工程が終了する。 When the p-type GaN layer 13b is formed to a predetermined thickness, the second nitride semiconductor element 10a ′ of the first example is obtained.
When the inside of the carry-out chamber 26 is evacuated and the second nitride semiconductor element 10a ′ is moved to the evacuated carry-out chamber 26 and taken out of the semiconductor element manufacturing apparatus 20, a series of semiconductor element forming steps is performed. finish.

（ＧａＮ半導体層成長工程の別例）
本発明のＧａＮ半導体層成長工程は上記方法に限定されず、第一の窒化物半導体素子１０ａを製造する場合には、ｎ型ＧａＮ層形成室２３内でｎ型ＧａＮ層１３ａを所定膜厚に成長させた後、ガラス基板１１を、中間層形成室２４内で中間層１３ｃの形成を行わずに通過させて、ｐ型ＧａＮ層形成室２５内に移動させる。次いで、ｐ型ＧａＮ層形成室２５内にＡｒガスとＮ2ガスとを導入する。Ｎ2ガスの代わりにＮＨ3ガスを導入してもよい。ＧａＮターゲット又はＧａターゲットと、Ｍｇターゲットとに電圧を印加してスパッタリングし、図６（ｆ）に示すように、ｎ型ＧａＮ層１３ａの表面に接触して、ＭｇがドープされたＧａＮ薄膜であるｐ型ＧａＮ層１３ｂを形成して、ｐｎ接合を有する第一例の窒化物半導体素子１０ａを得る。 (Another example of GaN semiconductor layer growth process)
The GaN semiconductor layer growth step of the present invention is not limited to the above method, and when the first nitride semiconductor element 10a is manufactured, the n-type GaN layer 13a is formed to a predetermined thickness in the n-type GaN layer forming chamber 23. After the growth, the glass substrate 11 is passed through the intermediate layer forming chamber 24 without forming the intermediate layer 13 c and moved into the p-type GaN layer forming chamber 25. Next, Ar gas and N 2 gas are introduced into the p-type GaN layer forming chamber 25. NH 3 gas may be introduced instead of N 2 gas. Sputtering is performed by applying a voltage to the GaN target or Ga target and the Mg target, and as shown in FIG. 6F, the GaN thin film is in contact with the surface of the n-type GaN layer 13a and doped with Mg. The p-type GaN layer 13b is formed to obtain the first example nitride semiconductor device 10a having a pn junction.

中間層１３ｃの形成を行わずに、ｎ型ＧａＮ層１３ａの表面に接触してｐ型ＧａＮ層１３ｂを成長させる場合には、半導体素子製造装置２０から中間層形成室２４を省略してもよい。
また、半導体素子製造装置２０のｎ型ＧａＮ層形成室２３とｐ型ＧａＮ層形成室２５の位置を交換して、ＺｎＯ層１２ａの表面に接触してｐ型ＧａＮ層１３ｂを成長させ、その後、ｐ型ＧａＮ層１３ｂ上にｎ型ＧａＮ層１３ａを成長させて第一例の第一、第二の窒化物半導体素子１０ａ、１０ａ’を得てもよい。 When the p-type GaN layer 13b is grown in contact with the surface of the n-type GaN layer 13a without forming the intermediate layer 13c, the intermediate layer forming chamber 24 may be omitted from the semiconductor element manufacturing apparatus 20. .
Further, the positions of the n-type GaN layer forming chamber 23 and the p-type GaN layer forming chamber 25 of the semiconductor element manufacturing apparatus 20 are exchanged to contact the surface of the ZnO layer 12a to grow the p-type GaN layer 13b. The n-type GaN layer 13a may be grown on the p-type GaN layer 13b to obtain the first and second nitride semiconductor elements 10a and 10a ′ of the first example.

（第二例の窒化物半導体素子の製造方法）
第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’の製造方法を説明する。
まず、上述の準備工程と同様にして、ガラス基板１１をバッファ層形成室２２内に移動させる。 (Manufacturing method of nitride semiconductor device of second example)
A method for manufacturing the first and second nitride semiconductor elements 10b and 10b ′ of the second example will be described.
First, the glass substrate 11 is moved into the buffer layer forming chamber 22 in the same manner as in the preparation step described above.

バッファ層形成室２２内には、金属Ｔｉのターゲットが配置されている。
バッファ層形成室２２内に、Ａｒガスを導入し、ターゲットに電圧を印加してスパッタリングし、ガラス基板１１表面に接触して、金属Ｔｉの薄膜であるＴｉ層１２ｂを成長させる。
ガラス基板１１は非晶質であり配向性を有していないが、ガラス基板１１の表面に接触して成長されるＴｉ層１２ｂは、（０００２）面に優先配向した状態で成長される。 A metal Ti target is disposed in the buffer layer forming chamber 22.
Ar gas is introduced into the buffer layer forming chamber 22, a voltage is applied to the target, sputtering is performed, and the surface of the glass substrate 11 is contacted to grow a Ti layer 12b, which is a thin film of metal Ti.
The glass substrate 11 is amorphous and has no orientation, but the Ti layer 12b grown in contact with the surface of the glass substrate 11 is grown in a preferentially oriented state on the (0002) plane.

ここではスパッタリング法によりＴｉ層１２ｂを成長させたが、ガラス基板１１の表面に（０００２）面に優先配向した状態のＴｉ層１２ｂを成長できるならば、真空蒸着法又はＣＶＤ法等の他の成膜方法によりＴｉ層１２ｂを成長させてもよい。スパッタリング法によると、より均一な膜厚で成膜できるため好ましい。   Here, the Ti layer 12b is grown by the sputtering method. However, if the Ti layer 12b preferentially oriented in the (0002) plane can be grown on the surface of the glass substrate 11, other components such as a vacuum evaporation method or a CVD method can be used. The Ti layer 12b may be grown by a film method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

Ｔｉ層１２ｂを所定膜厚に成長させた後、ガラス基板１１をバッファ層形成室２２から移動させ、上述のＧａＮ半導体層成長工程と同様にして、Ｔｉ層１２ｂの表面に接触してＧａＮ半導体層１３を成長させると、第二例の第一、第二の窒化物半導体素子１０ｂ、１０ｂ’が得られる。
Ｔｉ層１２ｂは（０００２）面に優先配向した状態であり、Ｔｉ層１２ｂの表面にスパッタリング法により成長されるＧａＮ半導体層１３は、（０００２）面に優先配向した状態で成長される。 After the Ti layer 12b is grown to a predetermined thickness, the glass substrate 11 is moved from the buffer layer forming chamber 22, and in contact with the surface of the Ti layer 12b in the same manner as the GaN semiconductor layer growth step described above, the GaN semiconductor layer When 13 is grown, the first and second nitride semiconductor elements 10b and 10b ′ of the second example are obtained.
The Ti layer 12b is preferentially oriented in the (0002) plane, and the GaN semiconductor layer 13 grown by sputtering on the surface of the Ti layer 12b is grown in a preferential orientation in the (0002) plane.

（第三例の窒化物半導体素子の製造方法）
第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’の製造方法を説明する。
まず、上述の準備工程と同様にして、ガラス基板１１をバッファ層形成室２２内に移動させる。
バッファ層形成室２２内には、金属Ｔｉのターゲットが配置され、さらにＧＺＯとＡＺＯと真性ＺｎＯのいずれか一種類又は二種類以上からなるＺｎＯターゲットが配置されている。 (Third Example Nitride Semiconductor Device Manufacturing Method)
A method of manufacturing the first and second nitride semiconductor elements 10c and 10c ′ of the third example will be described.
First, the glass substrate 11 is moved into the buffer layer forming chamber 22 in the same manner as in the preparation step described above.
In the buffer layer forming chamber 22, a metal Ti target is disposed, and further, a ZnO target composed of one or more of GZO, AZO, and intrinsic ZnO is disposed.

バッファ層形成室２２内に、Ａｒガスを導入し、まずＴｉターゲットに電圧を印加してスパッタリングし、ガラス基板１１の表面に接触して、金属Ｔｉの薄膜であるＴｉ層１２ｂを成長させる。
ガラス基板１１は非晶質であり配向性を有していないが、ガラス基板１１の表面に接触して成長されるＴｉ層１２ｂは、（０００２）面に優先配向した状態で成長される。 Ar gas is introduced into the buffer layer forming chamber 22, a voltage is first applied to the Ti target, sputtering is performed, and the surface of the glass substrate 11 is contacted to grow a Ti layer 12 b that is a thin film of metal Ti.
The glass substrate 11 is amorphous and has no orientation, but the Ti layer 12b grown in contact with the surface of the glass substrate 11 is grown in a preferentially oriented state on the (0002) plane.

ここではスパッタリング法によりＴｉ層１２ｂを成長させたが、ガラス基板１１の表面に（０００２）面に優先配向した状態のＴｉ層１２ｂを成長できるならば、真空蒸着法又はＣＶＤ法等の他の成膜方法によりＴｉ層１２ｂを成長させてもよい。スパッタリング法によると、より均一な膜厚で成膜できるため好ましい。   Here, the Ti layer 12b is grown by the sputtering method. However, if the Ti layer 12b preferentially oriented in the (0002) plane can be grown on the surface of the glass substrate 11, other components such as a vacuum evaporation method or a CVD method can be used. The Ti layer 12b may be grown by a film method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

Ｔｉ層１２ｂを所定膜厚に成長させた後、バッファ層形成室２２内に、Ａｒガスを導入し、ＺｎＯターゲットに電圧を印加してスパッタリングし、Ｔｉ層１２ｂ表面に接触して、ＺｎＯ層１２ａを成長させる。
Ｔｉ層１２ｂは（０００２）面に優先配向した状態である。そのため、Ｔｉ層１２ｂの表面に接触して成長されるＺｎＯ層１２ａは、（０００２）面に優先配向した状態で成長される。 After the Ti layer 12b is grown to a predetermined film thickness, Ar gas is introduced into the buffer layer forming chamber 22, a voltage is applied to the ZnO target, sputtering is performed, and the surface of the Ti layer 12b is brought into contact with the ZnO layer 12a. Grow.
The Ti layer 12b is preferentially oriented in the (0002) plane. Therefore, the ZnO layer 12a grown in contact with the surface of the Ti layer 12b is grown in a preferentially oriented state on the (0002) plane.

ここではスパッタリング法によりＺｎＯ層１２ａを成長させたが、Ｔｉ層１２ｂの表面に（０００２）面に優先配向した状態のＺｎＯ層１２ａを成長できるならば、真空蒸着法又はＣＶＤ法等の他の成膜方法によりＺｎＯ層１２ａを成長させてもよい。スパッタリング法によると、より均一な膜厚で成膜できるため好ましい。   Here, the ZnO layer 12a is grown by the sputtering method. However, if the ZnO layer 12a preferentially oriented in the (0002) plane can be grown on the surface of the Ti layer 12b, other components such as a vacuum evaporation method or a CVD method can be used. The ZnO layer 12a may be grown by a film method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

ＺｎＯ層１２ａを所定膜厚に成長させた後、ガラス基板１１をバッファ層形成室２２から移動させ、上述のＧａＮ半導体層成長工程と同様にして、ＺｎＯ層１２ａの表面に接触してＧａＮ半導体層１３を成長させると、第三例の第一、第二の窒化物半導体素子１０ｃ、１０ｃ’が得られる。   After the ZnO layer 12a is grown to a predetermined thickness, the glass substrate 11 is moved from the buffer layer forming chamber 22, and in contact with the surface of the ZnO layer 12a in the same manner as the GaN semiconductor layer growth step described above, the GaN semiconductor layer When 13 is grown, the first and second nitride semiconductor elements 10c and 10c ′ of the third example are obtained.

ＺｎＯ層１２ａは（０００２）面に優先配向した状態であり、ＺｎＯ層１２ａの表面に接触してスパッタリング法により成長されるＧａＮ半導体層１３は、（０００２）面に優先配向した状態で成長される。   The ZnO layer 12a is preferentially oriented in the (0002) plane, and the GaN semiconductor layer 13 that is grown by sputtering in contact with the surface of the ZnO layer 12a is grown in a preferentially oriented state in the (0002) plane. .

（第四例の窒化物半導体素子の製造方法）
第四例の第一、第二の窒化物半導体素子１０ｄ、１０ｄ’の製造方法を説明する。
まず、上述の準備工程と同様にして、ガラス基板１１をバッファ層形成室２２内に移動させる。
バッファ層形成室２２内には、金属Ｔｉのターゲットが配置され、さらにＧＺＯとＡＺＯと真性ＺｎＯのいずれか一種類又は二種類以上からなるＺｎＯターゲットが配置されている。 (Method for Manufacturing Nitride Semiconductor Device of Fourth Example)
A method for manufacturing the first and second nitride semiconductor elements 10d and 10d ′ of the fourth example will be described.
First, the glass substrate 11 is moved into the buffer layer forming chamber 22 in the same manner as in the preparation step described above.
In the buffer layer forming chamber 22, a metal Ti target is disposed, and further, a ZnO target composed of one or more of GZO, AZO, and intrinsic ZnO is disposed.

バッファ層形成室２２内に、Ａｒガスを導入し、まずＺｎＯターゲットに電圧を印加してスパッタリングし、ガラス基板１１の表面に接触して、ＺｎＯ層１２ａを成長させる。
ガラス基板１１は非晶質であり配向性を有していないが、ガラス基板１１の表面に接触して成長されるＺｎＯ層１２ａは、（０００２）面に優先配向した状態で成長される。 Ar gas is introduced into the buffer layer forming chamber 22, a voltage is first applied to the ZnO target, sputtering is performed, and the ZnO layer 12 a is grown by contacting the surface of the glass substrate 11.
Although the glass substrate 11 is amorphous and has no orientation, the ZnO layer 12a grown in contact with the surface of the glass substrate 11 is grown in a preferentially oriented state on the (0002) plane.

ここではスパッタリング法によりＺｎＯ層１２ａを成長させたが、ガラス基板１１の表面に（０００２）面に優先配向した状態のＺｎＯ層１２ａを成長できるならば、真空蒸着法又はＣＶＤ法等の他の成膜方法によりＺｎＯ層１２ａを成長させてもよい。スパッタリング法によると、より均一な膜厚で成膜できるため好ましい。   Here, the ZnO layer 12a is grown by the sputtering method. However, if the ZnO layer 12a preferentially oriented in the (0002) plane can be grown on the surface of the glass substrate 11, other components such as a vacuum evaporation method or a CVD method can be used. The ZnO layer 12a may be grown by a film method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

ＺｎＯ層１２ａを所定膜厚に成長させた後、バッファ層形成室２２内に、Ａｒガスを導入し、金属Ｔｉのターゲットに電圧を印加してスパッタリングし、ＺｎＯ層１２ａの表面に接触して、Ｔｉ層１２ｂを成長させる。
ＺｎＯ層１２ａは（０００２）面に優先配向した状態である。そのため、ＺｎＯ層１２ａの表面に接触して成長されるＴｉ層１２ｂは、（０００２）面に優先配向した状態で成長される。 After the ZnO layer 12a is grown to a predetermined thickness, Ar gas is introduced into the buffer layer forming chamber 22, a voltage is applied to the metal Ti target, sputtering is performed, and the surface of the ZnO layer 12a is contacted. A Ti layer 12b is grown.
The ZnO layer 12a is preferentially oriented in the (0002) plane. Therefore, the Ti layer 12b grown in contact with the surface of the ZnO layer 12a is grown in a preferentially oriented state on the (0002) plane.

ここではスパッタリング法によりＴｉ層１２ｂを成長させたが、ＺｎＯ層１２ａの表面に（０００２）面に優先配向した状態のＴｉ層１２ｂを成長できるならば、真空蒸着法又はＣＶＤ法等の他の成膜方法によりＴｉ層１２ｂを成長させてもよい。スパッタリング法によると、より均一な膜厚で成膜できるため好ましい。   Here, the Ti layer 12b is grown by the sputtering method. However, if the Ti layer 12b preferentially oriented in the (0002) plane can be grown on the surface of the ZnO layer 12a, other components such as a vacuum evaporation method or a CVD method can be used. The Ti layer 12b may be grown by a film method. The sputtering method is preferable because a film can be formed with a more uniform film thickness.

Ｔｉ層１２ｂを所定膜厚に成長させた後、ガラス基板１１をバッファ層形成室２２から移動させ、上述のＧａＮ半導体層成長工程と同様にして、Ｔｉ層１２ｂの表面に接触してＧａＮ半導体層１３を成長させると、第四例の第一、第二の窒化物半導体素子１０ｄ、１０ｄ’が得られる。   After the Ti layer 12b is grown to a predetermined thickness, the glass substrate 11 is moved from the buffer layer forming chamber 22, and in contact with the surface of the Ti layer 12b in the same manner as the GaN semiconductor layer growth step described above, the GaN semiconductor layer When 13 is grown, the first and second nitride semiconductor elements 10d and 10d ′ of the fourth example are obtained.

Ｔｉ層１２ｂは（０００２）面に優先配向した状態であり、Ｔｉ層１２ｂの表面に接触してスパッタリング法により成長されるＧａＮ半導体層１３は、（０００２）面に優先配向した状態で成長される。
なお、上述の半導体素子製造装置２０ではガラス基板１１を大気に曝さずに各層を真空一貫で成膜できるので、各層に不純物が混入せず、良質な窒化物半導体素子を得ることができる。 The Ti layer 12b is in a preferentially oriented state on the (0002) plane, and the GaN semiconductor layer 13 grown by the sputtering method in contact with the surface of the Ti layer 12b is grown in a preferentially oriented state on the (0002) plane. .
In the semiconductor element manufacturing apparatus 20 described above, each layer can be formed in a vacuum consistently without exposing the glass substrate 11 to the atmosphere, so that no impurities are mixed into each layer and a high-quality nitride semiconductor element can be obtained.

本実施例の半導体素子製造装置２０では、バッファ層形成室２２と、ｎ型ＧａＮ層形成室２３と、中間層形成室２４と、ｐ型ＧａＮ層形成室２５とが、それぞれ個別のチャンバーに分かれて真空バルブ２９を介して接続されていたが、バッファ層形成室２２と、ｎ型ＧａＮ層形成室２３と、中間層形成室２４と、ｐ型ＧａＮ層形成室２５とが一つのチャンバー内に構成されていてもよい。この場合には、各室２２〜２５間の基板移動に要する時間を短縮できる。   In the semiconductor element manufacturing apparatus 20 of the present embodiment, the buffer layer forming chamber 22, the n-type GaN layer forming chamber 23, the intermediate layer forming chamber 24, and the p-type GaN layer forming chamber 25 are divided into separate chambers. The buffer layer forming chamber 22, the n-type GaN layer forming chamber 23, the intermediate layer forming chamber 24, and the p-type GaN layer forming chamber 25 are contained in one chamber. It may be configured. In this case, the time required for moving the substrate between the chambers 22 to 25 can be shortened.

上述の窒化物半導体素子の製造方法により、ｐｎ接合を有する第三例の第一の窒化物半導体素子１０ｃを形成した。
次いで、この第一の窒化物半導体素子１０ｃの表面の結晶構造を、ＸＲＤ（Ｘ線回折）により測定した。図８はＸＲＤ法による測定結果を示している。
この測定結果から、ＺｎＯ層１２ａの表面に接触して成長されたＧａＮ半導体層１３が（０００２）面に優先配向していることが分かる。 The first nitride semiconductor element 10c of the third example having a pn junction was formed by the method for manufacturing a nitride semiconductor element described above.
Next, the crystal structure of the surface of the first nitride semiconductor element 10c was measured by XRD (X-ray diffraction). FIG. 8 shows the measurement results by the XRD method.
From this measurement result, it can be seen that the GaN semiconductor layer 13 grown in contact with the surface of the ZnO layer 12a is preferentially oriented in the (0002) plane.

図７を参照し、この第一の窒化物半導体素子１０ｃのｐ型ＧａＮ層１３ｂとｎ型ＧａＮ層１３ａとＺｎＯ層１２ａをメサエッチングして部分的に除去し、Ｔｉ層１２ｂを部分的に露出させた後、ｐ型ＧａＮ層１３ｂの表面と、Ｔｉ層１２ｂの部分的に露出した表面に集電極１５ａ、１５ｂをそれぞれ形成した。   Referring to FIG. 7, p-type GaN layer 13b, n-type GaN layer 13a and ZnO layer 12a of this first nitride semiconductor device 10c are partially removed by mesa etching, and Ti layer 12b is partially exposed. Then, collector electrodes 15a and 15b were formed on the surface of the p-type GaN layer 13b and the partially exposed surface of the Ti layer 12b, respectively.

集電極１５ａ、１５ｂの間に直流電圧を印加して、この窒化物半導体素子１０ｃの膜厚方向に流れる電流を計測した。図９は電流電圧特性の計測結果を示している。
この計測結果から、ｐ型ＧａＮ層１３ｂとｎ型ＧａＮ層１３ａの間にｐｎ接合が形成されていることが分かる。 A direct current voltage was applied between the collector electrodes 15a and 15b, and the current flowing in the film thickness direction of the nitride semiconductor element 10c was measured. FIG. 9 shows the measurement result of the current-voltage characteristics.
From this measurement result, it can be seen that a pn junction is formed between the p-type GaN layer 13b and the n-type GaN layer 13a.

１０ａ、１０ａ’、１０ｂ、１０ｂ’、１０ｃ、１０ｃ’……窒化物半導体素子
１１……ガラス基板
１２ａ……ＺｎＯ層
１２ｂ……Ｔｉ層
１３……ＧａＮ半導体層
１３ａ……ｎ型ＧａＮ層
１３ｂ……ｐ型ＧａＮ層
１３ｃ……中間層
10a, 10a ', 10b, 10b', 10c, 10c '... nitride semiconductor element 11 ... glass substrate 12a ... ZnO layer 12b ... Ti layer 13 ... GaN semiconductor layer 13a ... n-type GaN layer 13b ... … P-type GaN layer 13c …… Intermediate layer

Claims (7)

ガラス基板と、
前記ガラス基板の表面に配置されたＺｎＯ層と、
スパッタリング法により形成され、ＧａＮを含有し、前記ＺｎＯ層の表面に接触するＧａＮ半導体層と、
を有する窒化物半導体素子。 A glass substrate;
A ZnO layer disposed on the surface of the glass substrate;
A GaN semiconductor layer formed by sputtering and containing GaN and in contact with the surface of the ZnO layer;
A nitride semiconductor device having: ガラス基板と、
前記ガラス基板の表面に配置されたＴｉ層と、
スパッタリング法により形成され、ＧａＮを含有し、前記Ｔｉ層の表面に接触するＧａＮ半導体層と、
を有する窒化物半導体素子。 A glass substrate;
A Ti layer disposed on the surface of the glass substrate;
A GaN semiconductor layer formed by sputtering and containing GaN and in contact with the surface of the Ti layer;
A nitride semiconductor device having: ガラス基板と、
前記ガラス基板の表面に配置されたＴｉ層と、
前記Ｔｉ層の表面に配置されたＺｎＯ層と、
スパッタリング法により形成され、ＧａＮを含有し、前記ＺｎＯ層の表面に接触するＧａＮ半導体層と、
を有する窒化物半導体素子。 A glass substrate;
A Ti layer disposed on the surface of the glass substrate;
A ZnO layer disposed on the surface of the Ti layer;
A GaN semiconductor layer formed by sputtering and containing GaN and in contact with the surface of the ZnO layer;
A nitride semiconductor device having: ガラス基板と、
前記ガラス基板の表面に配置されたＺｎＯ層と、
前記ＺｎＯ層の表面に配置されたＴｉ層と、
スパッタリング法により形成され、ＧａＮを含有し、前記Ｔｉ層の表面に接触するＧａＮ半導体層と、
を有する窒化物半導体素子。 A glass substrate;
A ZnO layer disposed on the surface of the glass substrate;
A Ti layer disposed on the surface of the ZnO layer;
A GaN semiconductor layer formed by sputtering and containing GaN and in contact with the surface of the Ti layer;
A nitride semiconductor device having: 前記ＺｎＯ層は、Ｇａ又はＡｌのいずれか一方又は両方のドーパントが添加された導電性ＺｎＯ層である請求項１と請求項３と請求項４のうちいずれか１項記載の窒化物半導体素子。   5. The nitride semiconductor device according to claim 1, wherein the ZnO layer is a conductive ZnO layer to which one or both of Ga and Al dopants are added. 前記ＧａＮ半導体層は、ｐ型ＧａＮ層とｎ型ＧａＮ層の積層構造を有する請求項１乃至請求項５のいずれか１項記載の窒化物半導体素子。   The nitride semiconductor device according to claim 1, wherein the GaN semiconductor layer has a stacked structure of a p-type GaN layer and an n-type GaN layer. 前記ｐ型ＧａＮ層と前記ｎ型ＧａＮ層の間には、ｉ型ＩｎＧａＮ層、又はＩｎＧａＮとＧａＮが交互に積層された量子井戸層のいずれか一方からなる中間層が配置された請求項６記載の窒化物半導体素子。   The intermediate layer made of either an i-type InGaN layer or a quantum well layer in which InGaN and GaN are alternately stacked is disposed between the p-type GaN layer and the n-type GaN layer. Nitride semiconductor device.
JP2010269394A 2010-12-02 2010-12-02 Nitride semiconductor element Pending JP2012119569A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010269394A JP2012119569A (en) 2010-12-02 2010-12-02 Nitride semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010269394A JP2012119569A (en) 2010-12-02 2010-12-02 Nitride semiconductor element

Publications (1)

Publication Number Publication Date
JP2012119569A true JP2012119569A (en) 2012-06-21

Family

ID=46502071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010269394A Pending JP2012119569A (en) 2010-12-02 2010-12-02 Nitride semiconductor element

Country Status (1)

Country Link
JP (1) JP2012119569A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162606A (en) * 2014-02-27 2015-09-07 東ソー株式会社 Gallium nitride film, and method for manufacturing the same
CN111430451A (en) * 2020-03-31 2020-07-17 华厦半导体(深圳)有限公司 Gallium nitride growth substrate and preparation method thereof
WO2023074374A1 (en) * 2021-10-28 2023-05-04 株式会社ジャパンディスプレイ Multilayer structure and gallium-nitride-based semiconductor device
WO2023248753A1 (en) * 2022-06-21 2023-12-28 株式会社ジャパンディスプレイ Gallium nitride-based semiconductor device on amorphous substrate and method for manufacturing same
WO2024029181A1 (en) * 2022-08-03 2024-02-08 株式会社ジャパンディスプレイ Transistor
WO2024048005A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Layered structure, manufacturing method therefor, and semiconductor device
WO2024048393A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Multilayer structure, method for producing multilayer structure and semiconductor device
WO2024048004A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Laminated structure, semiconductor device, and method for manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529220A (en) * 1991-07-19 1993-02-05 Asahi Chem Ind Co Ltd Gallium nitride thin film growing method
JPH09172199A (en) * 1995-12-20 1997-06-30 Mitsubishi Cable Ind Ltd Gallium nitride compound semiconductor chip
JP2000244014A (en) * 1999-02-19 2000-09-08 Murata Mfg Co Ltd Semiconductor light emitting element and its manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529220A (en) * 1991-07-19 1993-02-05 Asahi Chem Ind Co Ltd Gallium nitride thin film growing method
JPH09172199A (en) * 1995-12-20 1997-06-30 Mitsubishi Cable Ind Ltd Gallium nitride compound semiconductor chip
JP2000244014A (en) * 1999-02-19 2000-09-08 Murata Mfg Co Ltd Semiconductor light emitting element and its manufacture

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015162606A (en) * 2014-02-27 2015-09-07 東ソー株式会社 Gallium nitride film, and method for manufacturing the same
CN111430451A (en) * 2020-03-31 2020-07-17 华厦半导体(深圳)有限公司 Gallium nitride growth substrate and preparation method thereof
WO2023074374A1 (en) * 2021-10-28 2023-05-04 株式会社ジャパンディスプレイ Multilayer structure and gallium-nitride-based semiconductor device
TWI834343B (en) * 2021-10-28 2024-03-01 日商日本顯示器股份有限公司 Multilayer structures and gallium nitride-based semiconductor devices
WO2023248753A1 (en) * 2022-06-21 2023-12-28 株式会社ジャパンディスプレイ Gallium nitride-based semiconductor device on amorphous substrate and method for manufacturing same
WO2024029181A1 (en) * 2022-08-03 2024-02-08 株式会社ジャパンディスプレイ Transistor
WO2024048005A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Layered structure, manufacturing method therefor, and semiconductor device
WO2024048393A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Multilayer structure, method for producing multilayer structure and semiconductor device
WO2024048004A1 (en) * 2022-09-01 2024-03-07 株式会社ジャパンディスプレイ Laminated structure, semiconductor device, and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP6550437B2 (en) Method of manufacturing semiconductor microwire or nanowire, semiconductor structure comprising the microwire or nanowire, and method of manufacturing semiconductor structure
JP5364782B2 (en) Manufacturing method of solar cell
JP2012119569A (en) Nitride semiconductor element
US8835980B2 (en) Semiconductor wafer, photoelectric conversion device, method of producing semiconductor wafer, and method of producing photoelectric conversion device
US20100032008A1 (en) Zinc oxide multi-junction photovoltaic cells and optoelectronic devices
US10186629B2 (en) Thin film lift-off via combination of epitaxial lift-off and spalling
JP5520496B2 (en) Manufacturing method of solar cell
KR20120100296A (en) Stacked structure including vertically grown semiconductor, pn junction device including the same and method for manufacturing them
US9324911B2 (en) Methods of fabricating dilute nitride semiconductor materials for use in photoactive devices and related structures
Vettori et al. Growth optimization and characterization of regular arrays of GaAs/AlGaAs core/shell nanowires for tandem solar cells on silicon
KR102103040B1 (en) Strain control for acceleration of epitaxial lift-off
TW201316382A (en) Multi junctions in a semiconductor device formed by different deposition techniques
JP2010267934A (en) Solar cell, and method of manufacturing the same
KR101619110B1 (en) Semi-conductor optoelectronic dcvice and method for manufacturing the same
JP2010186915A (en) Solar cell
JP6266490B2 (en) Semiconductor device and manufacturing method thereof
JP2011198975A (en) Tandem type solar cell
JP5548878B2 (en) Multi-junction optical element
JP5469145B2 (en) Tandem solar cell and method of manufacturing the same
JP5931653B2 (en) Photoelectric conversion element
KR101395028B1 (en) Tandem Solar Cell and Fabricating Method Thereof
KR101464086B1 (en) Solar cell structure using multiple junction compound
JP2006073833A (en) Solar battery cell and method of manufacturing the same
Selvamanickam High Efficiency, Inexpensive Thin Film III-V Photovoltaics using Single-Crystalline-Like, Flexible Substrates
US20190296181A1 (en) Aluminum gallium arsenide and indium gallium phosphide power converter on silicon

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140805