JP2013102192A - Semiconductor light-emitting element and manufacturing method of the same - Google Patents

Semiconductor light-emitting element and manufacturing method of the same Download PDF

Info

Publication number
JP2013102192A
JP2013102192A JP2013002891A JP2013002891A JP2013102192A JP 2013102192 A JP2013102192 A JP 2013102192A JP 2013002891 A JP2013002891 A JP 2013002891A JP 2013002891 A JP2013002891 A JP 2013002891A JP 2013102192 A JP2013102192 A JP 2013102192A
Authority
JP
Japan
Prior art keywords
semiconductor layer
side electrode
film
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013002891A
Other languages
Japanese (ja)
Other versions
JP5608762B2 (en
Inventor
Hiroshi Katsuno
弘 勝野
Yasuo Oba
康夫 大場
Katsura Kaneko
桂 金子
Mitsuhiro Kushibe
光弘 櫛部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013002891A priority Critical patent/JP5608762B2/en
Publication of JP2013102192A publication Critical patent/JP2013102192A/en
Application granted granted Critical
Publication of JP5608762B2 publication Critical patent/JP5608762B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light-emitting element which can efficiently extract light generated at a luminescent layer, and provide a manufacturing method of the same.SOLUTION: A semiconductor light-emitting element having a first semiconductor layer 1, a second semiconductor layer 2 and a luminescent layer 3 provided between the first and second semiconductor layers, comprises: a laminated structure 1s on which a part of the first semiconductor 1 is exposed on a first principal surface 1a on the second semiconductor layer 2 side by selective removal of the second semiconductor layer 2 and the luminescent layer 3; first and second electrodes including a first region containing a first metal film 7 provided on the first principal surface 1a on the first semiconductor layer 1 and a second region provided on the first semiconductor region and containing a second metal film 4 having a reflection rate against light emitted from the luminescent layer 3 higher than that of the first metal film 7 and contact resistance against the first semiconductor layer 1 higher than that of the first metal film 7; and a dielectric lamination film 11 provided on regions of the first semiconductor layer 1 and the second semiconductor layer 2, which are not covered with the first and second electrodes, and in which a plurality of dielectric films having refraction indexes different from each other are laminated.

Description

本発明は、半導体発光素子及びその製造方法に関する。   The present invention relates to a semiconductor light emitting device and a method for manufacturing the same.

LED(Light Emitting Diode)のような半導体発光素子の中で生じた光は、素子の外に直接取り出されるものもあれば、反射膜や、半導体層と基板界面、基板と外気の界面などの半導体発光素子内部で反射されることを繰り返すことで、素子表面や基板表面、または素子の側面から外に取り出されるものもある。素子内部の一部の光は反射効率の低いn側電極などに吸収され、素子の外に取り出された一部の光はマウント材などに吸収され、光取り出し効率を下げる要因となっている。   Light generated in a semiconductor light emitting device such as an LED (Light Emitting Diode) may be extracted directly outside the device, or may be a semiconductor such as a reflective film, a semiconductor layer / substrate interface, or a substrate / air interface. Some of them are taken out from the element surface, the substrate surface, or the side surface of the element by being repeatedly reflected inside the light emitting element. Part of the light inside the element is absorbed by the n-side electrode or the like having a low reflection efficiency, and part of the light extracted outside the element is absorbed by the mount material or the like, which causes a reduction in light extraction efficiency.

光取り出し効率を上げるには、素子内部で発光した光を、素子形状の工夫や反射膜などによって、マウント材などの吸収体のない方向に取り出す方法が有効である。一方で、ボールボンディング等によるワイヤボンディングや、フリップチップのためのバンプの形成、n側電極のコンタクト抵抗による電圧降下の低減等の電極設計上の制約から、素子内部における吸収体であるn側電極の面積はある程度広くする必要がある。また、反射膜をp側電極と両立させている素子の場合、発光領域の設計やn側電極との兼ね合い等の電極設計上の制約から、反射膜の面積は自由に広げることはできない。   In order to increase the light extraction efficiency, it is effective to extract light emitted inside the element in a direction in which there is no absorber such as a mount material, by devising the element shape or reflecting film. On the other hand, due to electrode design restrictions such as wire bonding by ball bonding, formation of bumps for flip chip, reduction of voltage drop due to contact resistance of n-side electrode, n-side electrode which is an absorber inside the device The area needs to be increased to some extent. In the case of an element in which the reflective film is compatible with the p-side electrode, the area of the reflective film cannot be freely increased due to restrictions on electrode design such as the design of the light emitting region and the balance with the n-side electrode.

一方、基板上に高品質な窒化物半導体を形成することにより、結晶欠陥が少ない窒化物半導体からなる半導体素子を提供する技術が開示されている(特許文献1)。結晶欠陥の多い層があると、発光層から放出された光が吸収されて損失が生ずるが、特許文献1に開示されたような技術を用いることにより、発光層から放出される光に対する素子内部での吸収を抑制できる。   On the other hand, a technique for providing a semiconductor element made of a nitride semiconductor with few crystal defects by forming a high-quality nitride semiconductor on a substrate is disclosed (Patent Document 1). If there is a layer with many crystal defects, the light emitted from the light emitting layer is absorbed and a loss occurs. Can be suppressed.

特開2000−31588号公報JP 2000-31588 A

本発明は、発光層で生じた光を効率良く外部に取り出すことができる半導体発光素子及びその製造方法を提供する。   The present invention provides a semiconductor light emitting device capable of efficiently extracting light generated in a light emitting layer to the outside and a method for manufacturing the same.

本発明の一態様によれば、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層が選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、前記積層構造体の前記第1主面上に設けられ、前記第1半導体層の前記一部の上に設けられた第1金属膜を含む第1領域と、前記第1半導体層の前記一部の上に設けられ、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く、前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い第2金属膜を含む第2領域と、を有し、前記第1半導体層に接続された第1電極と、前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続された反射性の金属膜を含む第2電極と、前記第1主面上において、前記第1電極及び前記第2電極のいずれにも覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる複数の誘電体膜が積層されてなる誘電体積層膜と、を備え、前記第1領域は、前記第1電極のうちの前記第2電極と対向する部分であり、前記発光層から放出される前記光は、前記第1半導体層の側から外部に放出されることを特徴とする半導体発光素子が提供される。   According to one embodiment of the present invention, the semiconductor device includes a first semiconductor layer, a second semiconductor layer, and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer, and the second semiconductor layer. A stacked structure in which the semiconductor layer and the light emitting layer are selectively removed and a part of the first semiconductor layer is exposed on the first main surface on the second semiconductor layer side; and the first of the stacked structure A first region including a first metal film provided on the main surface and provided on the part of the first semiconductor layer; and the light emitting provided on the part of the first semiconductor layer. A second region including a second metal film having a higher reflectance to light emitted from the layer than the first metal film and a contact resistance with respect to the first semiconductor layer higher than that of the first metal film; A first electrode connected to the first semiconductor layer; and the second semiconductor layer provided on the first main surface of the stacked structure. A second electrode including a connected reflective metal film; and the first semiconductor layer and the second semiconductor on the first main surface and not covered with either the first electrode or the second electrode And a dielectric laminated film formed by laminating a plurality of dielectric films having different refractive indexes, wherein the first region faces the second electrode of the first electrodes. The semiconductor light emitting element is provided, wherein the light emitted from the light emitting layer is emitted to the outside from the first semiconductor layer side.

本発明の別の一態様によれば、第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層が選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、前記積層構造体の前記第1主面上に設けられ、前記第1半導体層の前記一部の上に設けられた第1金属膜を含む第1領域部分と、前記第1半導体層の前記一部の上に設けられ、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く、前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い第2金属膜を含む第2領域部分と、を有し、前記第1半導体層に接続された第1電極と、前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続された第2電極と、前記第1主面上において、前記第1電極及び前記第2電極のいずれにも覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる複数の誘電体膜が積層されてなる誘電体積層膜と、を含み、前記第1領域部分は、前記第1電極のうちの前記第2電極と対向する部分であり、前記第2電極は、第3金属膜と、前記第3金属膜と前記第2半導体層との間に設けられ、前記光に対する反射率が前記第3金属膜よりも高い第4金属膜と、を有し、前記第4金属膜は、前記第2金属膜と同じ材料で構成され、前記発光層から放出される前記光は、前記第1半導体層の側から外部に放出される半導体発光素子の製造方法であって、基板の上に、前記第1半導体層、前記発光層及び前記第2半導体層を積層して形成する工程と、前記第2半導体層と前記発光層の一部を除去して前記第1半導体層を露出させる工程と、前記露出した前記第1半導体層の第1領域に、前記第1金属膜を形成する工程と、前記露出した前記第1半導体層の前記第1領域に隣接する第2領域と、前記第2半導体層の上と、に、同時に、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い金属膜を形成する工程と、前記第1金属膜及び前記前記第1金属膜よりも高い金属膜から露出した前記第1半導体層及び前記第2半導体層の上に、屈折率の異なる誘電体膜を交互に積層して前記誘電体積層膜を形成する工程と、を備えたことを特徴とする半導体発光素子の製造方法が提供される。   According to another aspect of the present invention, the semiconductor device includes a first semiconductor layer, a second semiconductor layer, and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer, A stacked structure in which the second semiconductor layer and the light emitting layer are selectively removed and a part of the first semiconductor layer is exposed on the first main surface on the second semiconductor layer side; A first region including a first metal film provided on the first main surface and provided on the part of the first semiconductor layer; and provided on the part of the first semiconductor layer. A second region portion including a second metal film having a reflectance higher than that of the first metal film and a contact resistance with respect to the first semiconductor layer higher than that of the first metal film; A first electrode connected to the first semiconductor layer, and provided on the first main surface of the stacked structure, A second electrode connected to two semiconductor layers; and on the first main surface, on the first semiconductor layer and the second semiconductor layer that are not covered by any of the first electrode and the second electrode. A dielectric laminated film formed by laminating a plurality of dielectric films having different refractive indexes, and the first region portion is a portion of the first electrode facing the second electrode. And the second electrode is provided between the third metal film, the third metal film, and the second semiconductor layer, and has a higher reflectance to the light than the third metal film. And the fourth metal film is made of the same material as the second metal film, and the light emitted from the light emitting layer is emitted to the outside from the first semiconductor layer side. A method for manufacturing a light emitting device, comprising: a first semiconductor layer; a light emitting layer; A step of stacking and forming two semiconductor layers, a step of removing a part of the second semiconductor layer and the light emitting layer to expose the first semiconductor layer, and a first of the exposed first semiconductor layer. Forming the first metal film in a region, the exposed second region of the first semiconductor layer adjacent to the first region, and the second semiconductor layer, and simultaneously emitting the light emission. Forming a metal film having a reflectance higher than that of the first metal film and higher in contact resistance to the first semiconductor layer than that of the first metal film; and Forming the dielectric multilayer film by alternately laminating dielectric films having different refractive indexes on the first semiconductor layer and the second semiconductor layer exposed from the metal film higher than the first metal film; And a method of manufacturing a semiconductor light emitting device Is provided.

本発明によれば、発光層で生じた光を効率良く外部に取り出すことができる半導体発光素子及びその製造方法が提供される。   ADVANTAGE OF THE INVENTION According to this invention, the semiconductor light-emitting device which can take out the light produced in the light emitting layer to the exterior efficiently, and its manufacturing method are provided.

本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。1 is a schematic view illustrating the configuration of a semiconductor light emitting element according to a first embodiment of the invention. 比較例の半導体発光素子の構造を例示する模式的断面図である。It is a typical sectional view which illustrates the structure of the semiconductor light emitting element of a comparative example. 本発明の第1の実施形態に係る半導体発光素子の変形例を示す模式的平面図である。FIG. 6 is a schematic plan view showing a modification of the semiconductor light emitting element according to the first embodiment of the present invention. 本発明の第1の実施形態に係る半導体発光素子の変形例を示す模式的平面図である。FIG. 6 is a schematic plan view showing a modification of the semiconductor light emitting element according to the first embodiment of the present invention. 本発明の第1の実施形態に係る半導体発光素子の特性を例示するグラフ図である。It is a graph which illustrates the characteristic of the semiconductor light-emitting device concerning the 1st embodiment of the present invention. 本発明の第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to a second embodiment of the invention. 本発明の第2の実施形態に係る半導体発光素子の製造工程を例示する工程順模式的断面図である。FIG. 6 is a schematic cross-sectional view in order of the processes, illustrating a manufacturing process for a semiconductor light emitting element according to the second embodiment of the invention. 図7に続く工程順模式的断面図である。FIG. 8 is a schematic cross-sectional view in order of the steps, following FIG. 7. 本発明の第3の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。FIG. 5 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to a third embodiment of the invention. 本発明の第3の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the third embodiment of the invention. 本発明の第4の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 6 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to a fourth embodiment of the invention. 本発明の第4の実施形態に係る半導体発光素子の特性を例示するグラフ図である。It is a graph which illustrates the characteristic of the semiconductor light-emitting device concerning the 4th Embodiment of this invention. 本発明の第5の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 10 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to a fifth embodiment of the invention. 本発明の第5の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。FIG. 11 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the fifth embodiment of the invention. 図14に続く工程順模式的断面図である。FIG. 15 is a schematic cross-sectional view in order of the steps, following FIG. 14. 図15に続く工程順模式的断面図である。FIG. 16 is a schematic cross-sectional view in order of the steps, following FIG. 15. 本発明の第6の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 10 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to a sixth embodiment of the invention. 本発明の第6の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。FIG. 11 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the sixth embodiment of the invention. 図18に続く工程順模式的断面図である。FIG. 19 is a schematic cross-sectional view in order of the steps, following FIG. 18. 本発明の第7の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 9 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to a seventh embodiment of the invention. 本発明の第7の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。FIG. 11 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to a seventh embodiment of the invention. 図21に続く工程順模式的断面図である。FIG. 22 is a schematic cross-sectional view in order of the steps, following FIG. 21. 本発明の第8の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 10 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to an eighth embodiment of the invention. 本発明の第8の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。FIG. 16 is a schematic cross-sectional view in order of the process, illustrating a method for manufacturing a semiconductor light emitting element according to an eighth embodiment of the invention. 図24に続く工程順模式的断面図である。FIG. 25 is a schematic cross-sectional view in order of the steps, following FIG. 24. 本発明の第9の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 20 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to a ninth embodiment of the invention. 本発明の第10の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 10 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to a tenth embodiment of the invention. 本発明の第11の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。It is a typical sectional view which illustrates the structure of the semiconductor light emitting element concerning the 11th embodiment of the present invention. 本発明の第12の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。It is a typical sectional view which illustrates the structure of the semiconductor light emitting element concerning a 12th embodiment of the present invention. 本発明の第12の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。It is process order typical sectional drawing which illustrates the manufacturing method of the semiconductor light-emitting device concerning the 12th Embodiment of this invention. 図30に続く工程順模式的断面図である。FIG. 31 is a schematic cross-sectional view in order of the steps, following FIG. 30. 本発明の第13の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。FIG. 34 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to a thirteenth embodiment of the invention. 本発明の第13の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。It is process order typical sectional drawing which illustrates the manufacturing method of the semiconductor light-emitting device concerning 13th Embodiment of this invention. 図33に続く工程順模式的断面図である。FIG. 34 is a schematic cross-sectional view in order of the steps, following FIG. 33. 本発明の第14の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。It is a flowchart figure which illustrates the manufacturing method of the semiconductor light-emitting device concerning 14th Embodiment of this invention. 本発明の第15の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。It is a flowchart figure which illustrates the manufacturing method of the semiconductor light-emitting device based on 15th Embodiment of this invention. 本発明の第15の実施形態に係る半導体発光素子の製造方法の変形例を示すフローチャート図である。It is a flowchart figure which shows the modification of the manufacturing method of the semiconductor light-emitting device concerning the 15th Embodiment of this invention. 本発明の第16の実施形態に係る半導体発光装置の構造を例示する模式的断面図である。FIG. 26 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting device according to a sixteenth embodiment of the invention.

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Embodiments of the present invention will be described below with reference to the drawings.
Note that the drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio coefficient of the size between the parts, and the like are not necessarily the same as actual ones. Further, even when the same part is represented, the dimensions and ratio coefficient may be represented differently depending on the drawing.
Further, in the present specification and each drawing, the same reference numerals are given to the same elements as those described above with reference to the previous drawings, and detailed description thereof will be omitted as appropriate.

(第1の実施の形態)
図1は、本発明の第1の実施形態に係る半導体発光素子の構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図1(a)に表したように、本発明の第1の実施形態に係る半導体発光素子101においては、例えばサファイアからなる基板10の上にn型半導体層(第1半導体層)1、発光層3及びp型半導体層(第2半導体層)2がこの順に積層された積層構造体1sが形成されている。
(First embodiment)
FIG. 1 is a schematic view illustrating the configuration of a semiconductor light emitting element according to the first embodiment of the invention.
That is, FIG. 4B is a plan view, and FIG. 4A is a cross-sectional view taken along the line AA ′ in FIG.
As shown in FIG. 1A, in the semiconductor light emitting device 101 according to the first embodiment of the present invention, an n-type semiconductor layer (first semiconductor layer) 1 is formed on a substrate 10 made of sapphire, for example. A stacked structure 1s is formed in which the layer 3 and the p-type semiconductor layer (second semiconductor layer) 2 are stacked in this order.

そして、この積層構造体1sの主面1aの側において、p側電極(第2電極)4とn側電極(第1電極)7と誘電体積層膜11とが設けられている。   A p-side electrode (second electrode) 4, an n-side electrode (first electrode) 7, and a dielectric laminated film 11 are provided on the main surface 1 a side of the laminated structure 1 s.

p型半導体層2の主面1aの側の上には、p側電極4が設けられている。なお、p側電極4は、後述するように、高効率反射膜となる第2p側電極膜4bと、必ずしも高効率反射特性を必要としない金属からなる第1p側電極膜4aと、を有することができる。   A p-side electrode 4 is provided on the main surface 1 a side of the p-type semiconductor layer 2. As will be described later, the p-side electrode 4 includes a second p-side electrode film 4b serving as a high-efficiency reflective film and a first p-side electrode film 4a made of a metal that does not necessarily require high-efficiency reflective characteristics. Can do.

そして、p型半導体層2の一部はエッチングにより除去され、露出したn型半導体層1の主面1aの側の上には、n側電極7が設けられている。そして、n側電極7は、高効率反射膜となる第2n側電極膜(第2金属膜)7bと、オーミックコンタクト領域となる第1n側電極膜(第1金属膜)7aと、を有している。   A part of the p-type semiconductor layer 2 is removed by etching, and an n-side electrode 7 is provided on the exposed main surface 1 a side of the n-type semiconductor layer 1. The n-side electrode 7 includes a second n-side electrode film (second metal film) 7b that serves as a high-efficiency reflective film, and a first n-side electrode film (first metal film) 7a that serves as an ohmic contact region. ing.

そして、p側電極4及びn側電極7から露出した、p型半導体層2とn型半導体層1と、の上には、誘電体積層膜11が設けられている。誘電体積層膜11は、屈折率の異なる2種類以上の誘電体を2層以上積層している。ただし、素子の周辺部では、誘電体積層膜11が除去されていても良く、また、素子の周辺部では、素子分離工程などにより誘電体積層膜11が破損されていても良い。   A dielectric multilayer film 11 is provided on the p-type semiconductor layer 2 and the n-type semiconductor layer 1 exposed from the p-side electrode 4 and the n-side electrode 7. The dielectric laminated film 11 is formed by laminating two or more types of dielectrics having different refractive indexes. However, the dielectric multilayer film 11 may be removed in the peripheral portion of the element, and the dielectric multilayer film 11 may be damaged in the peripheral portion of the element by an element isolation process or the like.

誘電体積層膜11は、屈折率の異なる2種類以上の誘電体として、第1誘電体層(例えば、SiO)と、第2誘電体層(例えば、TiO)と、の積層膜の組み合わせを5組み、すなわち、合計10層の誘電体層からなる積層膜を用いることができる。この時、第1誘電体層及び第2誘電体層のそれぞれの膜厚は、それぞれの屈折率をnとし、発光層3からの発光波長をλとした時、λ/(4n)の厚さに設定される。
すなわち、誘電体積層膜11は、第1屈折率nを有する第1誘電体層と、前記第1屈折率nとは異なる第2屈折率nを有する第2誘電体層と、を交互に複数積層してなり、前記発光層3の発光波長をλとした時、前記第1誘電体層のそれぞれの厚さは実質的にλ/(4n)であり、前記第2誘電体層のそれぞれの厚さは実質的にλ/(4n)である。
The dielectric multilayer film 11 is a combination of a multilayer film of a first dielectric layer (for example, SiO 2 ) and a second dielectric layer (for example, TiO 2 ) as two or more types of dielectrics having different refractive indexes. Can be used, that is, a laminated film composed of a total of 10 dielectric layers. At this time, the thickness of each of the first dielectric layer and the second dielectric layer is λ / (4n) where n is the refractive index and λ is the emission wavelength from the light emitting layer 3. Set to
That is, the dielectric multilayer film 11 includes a first dielectric layer having a first refractive index n 1, and a second dielectric layer having a different second refractive index n 2 from the first refractive index n 1 When the emission wavelength of the light emitting layer 3 is λ, the thickness of each of the first dielectric layers is substantially λ / (4n 1 ), and the second dielectric The thickness of each of the layers is substantially λ / (4n 2 ).

これにより、発光層3からの発光光を効率良く反射し、半導体層側に反射することができる。   Thereby, the emitted light from the light emitting layer 3 can be reflected efficiently and reflected to the semiconductor layer side.

すなわち、本実施形態に係る半導体発光素子101においては、第1半導体層(n型半導体層1)と、第2半導体層(p型半導体層2)と、前記第1半導体層と前記第2半導体層との間に設けられた発光層3と、を有する積層構造体1sと、前記積層構造体1sの第1主面1a上に設けられ、 前記第1半導体層の上に設けられた第1金属膜(第1p側電極膜7a)を含む第1領域8aと、前記第1半導体層の上に設けられ、前記発光層3から放出される光に対する反射率が前記第1金属膜よりも高く、前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い第2金属膜(第2n側電極膜7b)を含む第2領域8bと、を有し、前記第1半導体層に接続された第1電極(n側電極7)と、前記積層構造体1sの前記第1主面1a上に設けられ、前記第2半導体層に接続された第2電極(p側電極4)と、前記第1主面1a上において、前記第1電極及び前記第2電極から露出した前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる複数種の誘電体膜が複数積層されてなる誘電体積層膜11と、を備える。   That is, in the semiconductor light emitting device 101 according to this embodiment, the first semiconductor layer (n-type semiconductor layer 1), the second semiconductor layer (p-type semiconductor layer 2), the first semiconductor layer, and the second semiconductor. A laminated structure 1s having a light emitting layer 3 provided between the first and second layers, a first main surface 1a of the laminated structure 1s, and a first semiconductor layer provided on the first semiconductor layer. A first region 8a including a metal film (first p-side electrode film 7a) and a reflectivity with respect to light emitted from the light emitting layer 3 provided on the first semiconductor layer is higher than that of the first metal film. A second region 8b including a second metal film (second n-side electrode film 7b) having a contact resistance with respect to the first semiconductor layer higher than that of the first metal film, and connected to the first semiconductor layer. The first electrode (n-side electrode 7) and the first main surface 1a of the multilayer structure 1s A second electrode (p-side electrode 4) connected to the second semiconductor layer, and the first semiconductor layer exposed from the first electrode and the second electrode on the first main surface 1a, and And a dielectric laminated film 11 provided on the second semiconductor layer and formed by laminating a plurality of types of dielectric films having different refractive indexes.

本実施形態に係る半導体発光素子101においては、n側電極7に高効率反射膜となる第2n側電極膜7bを設けることにより、発光層3から放出された光を高い効率で反射し、素子の外側に取り出すことができる。つまり、半導体発光素子の光取り出し効率を向上させることができる。   In the semiconductor light emitting device 101 according to this embodiment, by providing the n-side electrode 7 with the second n-side electrode film 7b serving as a high-efficiency reflective film, the light emitted from the light-emitting layer 3 is reflected with high efficiency, and the device Can be taken out outside. That is, the light extraction efficiency of the semiconductor light emitting device can be improved.

第2n側電極膜7bは、銀やアルミニウム単層でも良いし、銀またはアルミニウムとそれら以外の金属とを含む合金層であっても良い。通常の金属単層膜の可視光帯域に対する反射効率は、波長が短くなるほど低下する傾向にあるが、銀及びアルミニウムは370nm以上400nm以下の紫外帯域の光に対しても高い反射効率特性を有する。
そのため、紫外発光の半導体発光素子で、且つ第2n側電極膜7bが、銀またはアルミニウム合金の場合、半導体界面側の第2n側電極膜7bは、銀またはアルミニウムの成分比が高い方が望ましい。
また、第2n側電極膜7bの膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましい。
The second n-side electrode film 7b may be a single layer of silver or aluminum, or an alloy layer containing silver or aluminum and a metal other than these. The reflection efficiency of a normal metal single layer film in the visible light band tends to decrease as the wavelength becomes shorter, but silver and aluminum have high reflection efficiency characteristics for light in the ultraviolet band of 370 nm to 400 nm.
Therefore, when the second n-side electrode film 7b is a silver or aluminum alloy and the semiconductor light-emitting element emits ultraviolet light, it is desirable that the second n-side electrode film 7b on the semiconductor interface side has a higher component ratio of silver or aluminum.
The film thickness of the second n-side electrode film 7b is preferably 100 nm or more in order to ensure the light reflection efficiency.

一方、オーミックコンタクト領域となる第1n側電極膜7aは、n型半導体層1とのコンタクト抵抗を低減し、素子抵抗を下げて電流を通電させる役割を有する。   On the other hand, the first n-side electrode film 7a serving as an ohmic contact region has a role of reducing contact resistance with the n-type semiconductor layer 1, lowering element resistance, and energizing current.

オーミック特性を有する領域に形成される第1n側電極膜7aの材料は、特に限定されるものではなく、n型半導体層1のオーミック電極として用いられる導電性の単層膜または多層膜で構成される。第1n側電極膜7aの膜厚は、特に限定されるものではなく、5nmから1000nmの間で選ぶことができる。   The material of the first n-side electrode film 7a formed in the region having ohmic characteristics is not particularly limited, and is composed of a conductive single layer film or multilayer film used as the ohmic electrode of the n-type semiconductor layer 1. The The film thickness of the first n-side electrode film 7a is not particularly limited, and can be selected between 5 nm and 1000 nm.

誘電体積層膜11の層構造を発光光に対して高効率反射特性を有するよう設計することにより、p側電極4とn側電極7の絶縁性を維持したまま、工程上特別な工夫をすることなく、電極形成面の反射面積を大幅に増やすことができる。つまり、半導体発光素子の光取り出し効率を向上させることができる。   By designing the layer structure of the dielectric laminated film 11 to have high-efficiency reflection characteristics with respect to emitted light, special measures are taken in the process while maintaining the insulation between the p-side electrode 4 and the n-side electrode 7. The reflection area on the electrode forming surface can be greatly increased without any problem. That is, the light extraction efficiency of the semiconductor light emitting device can be improved.

このような構成を有する半導体発光素子101によれば、n型半導体層1との間でオーミックコンタクトを確保し、ワイヤボンディングやバンプなどの形成に必要な面積を有するn側電極7を得つつ、電極形成面における第1n側電極膜7a以外の領域のほとんどを反射領域とした半導体発光素子が得られる。   According to the semiconductor light emitting device 101 having such a configuration, an ohmic contact is ensured with the n-type semiconductor layer 1, and an n-side electrode 7 having an area necessary for forming wire bonding or bumps is obtained. A semiconductor light emitting device is obtained in which most of the region other than the first n-side electrode film 7a on the electrode formation surface is a reflective region.

なお、図1(b)に表した具体例おいては、n側電極7は、四角形状の半導体発光素子の一角を占めるが、n側電極7の形状はこれに限定されない。
また、図1(b)においては、誘電体積層膜11は省略されている。
In the specific example shown in FIG. 1B, the n-side electrode 7 occupies one corner of the rectangular semiconductor light emitting element, but the shape of the n-side electrode 7 is not limited to this.
In FIG. 1B, the dielectric laminated film 11 is omitted.

次に、基板10の上に形成される半導体層の積層構造の具体例について説明する。
本実施形態に係る半導体発光素子101は、例えば、サファイアからなる基板10の上に形成された窒化物半導体から構成される。
Next, a specific example of a stacked structure of semiconductor layers formed on the substrate 10 will be described.
The semiconductor light emitting device 101 according to the present embodiment is made of, for example, a nitride semiconductor formed on the substrate 10 made of sapphire.

すなわち、例えば、有機金属気相成長法を用いて、表面がサファイアc面からなる基板10の上に、高炭素濃度の第1AlNバッファ層(炭素濃度3×1018cm−3〜5×1020cm−3)を3nm〜20nm、高純度第2AlNバッファ層(炭素濃度1×1016cm−3〜3×1018cm−3)を2μm、ノンドープGaNバッファ層を3μm、Siドープn型GaNコンタクト層(Si濃度1×1018cm−3〜5×1018cm−3)を4μm、Siドープn型Al0.10Ga0.90Nクラッド層(Si濃度1×1018cm−3)を0.02μm、Siドープn型Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)とGaInN発光層(波長380nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層を0.075μm、多重量子井戸の最終Al0.11Ga0.89Nバリア層(Si濃度1.1〜1.5×1019cm−3)を0.01μm、Siドープn型Al0.11Ga0.89N層(Si濃度0.8〜1.0×1019cm−3)を0.01μm、ノンドープAl0.11Ga0.89Nスペーサ層を0.02μm、Mgドープp型Al0.28Ga0.72Nクラッド層(Mg濃度1×1019cm−3)を0.02μm、Mgドープp型GaNコンタクト層(Mg濃度1×1019cm−3)を0.1μm、高濃度Mgドープp型GaNコンタクト層(Mg濃度2×1020cm−3)を0.02μmの厚みで、それぞれ順次積層した構造を採用することができる。 That is, for example, using a metal organic chemical vapor deposition method, a first AlN buffer layer having a high carbon concentration (carbon concentration: 3 × 10 18 cm −3 to 5 × 10 20) is formed on the substrate 10 whose surface is a sapphire c plane. cm −3 ) of 3 nm to 20 nm, high-purity second AlN buffer layer (carbon concentration 1 × 10 16 cm −3 to 3 × 10 18 cm −3 ) of 2 μm, non-doped GaN buffer layer of 3 μm, Si-doped n-type GaN contact 4 μm of the layer (Si concentration 1 × 10 18 cm −3 to 5 × 10 18 cm −3 ) and the Si-doped n-type Al 0.10 Ga 0.90 N cladding layer (Si concentration 1 × 10 18 cm −3 ) 0.02 [mu] m, Si-doped n-type Al 0.11 Ga 0.89 n barrier layer (Si concentration 1.1~1.5 × 10 19 cm -3) and GaInN light-emitting layer (wavelength 380 nm) and is alternately 0.075μm emitting layer having the multiple quantum well structure formed by periodically laminating a final Al 0.11 Ga 0.89 N barrier layer having a multiple quantum well (Si concentration 1.1~1.5 × 10 19 cm -3) 0.01 μm, Si-doped n-type Al 0.11 Ga 0.89 N layer (Si concentration 0.8 to 1.0 × 10 19 cm −3 ) 0.01 μm, non-doped Al 0.11 Ga 0.89 The N spacer layer is 0.02 μm, the Mg doped p-type Al 0.28 Ga 0.72 N clad layer (Mg concentration 1 × 10 19 cm −3 ) is 0.02 μm, and the Mg doped p-type GaN contact layer (Mg concentration 1). It is possible to employ a structure in which × 10 19 cm −3 ) is 0.1 μm and a high-concentration Mg-doped p-type GaN contact layer (Mg concentration 2 × 10 20 cm −3 ) is sequentially stacked with a thickness of 0.02 μm. it can.

ここで、図1(a)に例示したn型半導体層1は、上記の高炭素濃度の第1AlNバッファ層、高純度第2AlNバッファ層、ノンドープGaNバッファ層、Siドープn型GaNコンタクト層、及び、Siドープn型Al0.10Ga0.90Nクラッド層を含むことができる。 Here, the n-type semiconductor layer 1 illustrated in FIG. 1A includes a high-carbon concentration first AlN buffer layer, a high-purity second AlN buffer layer, a non-doped GaN buffer layer, a Si-doped n-type GaN contact layer, and A Si-doped n-type Al 0.10 Ga 0.90 N cladding layer may be included.

また、図1(a)に例示した発光層3は、上記のSiドープn型Al0.11Ga0.89Nバリア層)とGaInN発光層(波長380nm)とが交互に3周期積層されてなる多重量子井戸構造の発光層、及び、多重量子井戸の最終Al0.11Ga0.89Nバリア層を含むことができる。 In addition, the light-emitting layer 3 illustrated in FIG. 1A is formed by alternately stacking three periods of the Si-doped n-type Al 0.11 Ga 0.89 N barrier layer) and the GaInN light-emitting layer (wavelength 380 nm). And a final Al 0.11 Ga 0.89 N barrier layer of the multiple quantum well.

そして、図1(a)に例示したp型半導体層2は、上記のMgドープp型Al0.28Ga0.7aNクラッド層、Mgドープp型GaNコンタクト層、及び、高濃度Mgドープp型GaNコンタクト層を含むことができる。 The p-type semiconductor layer 2 illustrated in FIG. 1A includes the Mg-doped p-type Al 0.28 Ga 0.7a N cladding layer, the Mg-doped p-type GaN contact layer, and the high-concentration Mg-doped p. A type GaN contact layer may be included.

Mgドープp型GaNコンタクト層のMg濃度を、1×1020cm−3台と高めに設定することで、p側電極とのオーミック接触特性を向上させることができる。ただし、半導体発光ダイオードの場合、半導体レーザダイオードとは異なり、前記コンタクト層と発光層4との距離が短いため、Mg拡散による特性の劣化が懸念される。そこで、p側電極4と前記コンタクト層の接触面積が広く、動作時の電流密度が低いことを利用して、電気特性を大きく損ねることなく前記Mg濃度を1×1019cm−3台に抑えることで、Mgの拡散を防ぐことができ、発光特性を改善させることができる。 By setting the Mg concentration of the Mg-doped p-type GaN contact layer as high as 1 × 10 20 cm −3 , ohmic contact characteristics with the p-side electrode can be improved. However, in the case of a semiconductor light emitting diode, unlike the semiconductor laser diode, since the distance between the contact layer and the light emitting layer 4 is short, there is a concern about deterioration of characteristics due to Mg diffusion. Therefore, by utilizing the fact that the contact area between the p-side electrode 4 and the contact layer is wide and the current density during operation is low, the Mg concentration is suppressed to 1 × 10 19 cm −3 without significantly impairing electrical characteristics. As a result, Mg diffusion can be prevented and the light emission characteristics can be improved.

高炭素濃度の第1AlNバッファ層は、基板との結晶型の差異を緩和する働きをし、特に螺旋転位を低減する。
また、高純度第2AlNバッファ層は、表面が原子レベルで平坦化する。そのため、この上に成長するノンドープGaNバッファ層の欠陥が低減されるが、そのためには高純度第2AlNバッファ層の膜厚は、1μmよりも厚いことが好ましい。また、歪みによるそり防止のためには、高純度第2AlNバッファ層の厚みは4μm以下であることが望ましい。高純度第2AlNバッファ層は、AlNに限定されず、AlGa1−xN(0.8≦x≦1)でも良く、ウェーハのそりを補償することができる。
The first AlN buffer layer having a high carbon concentration serves to alleviate the difference in crystal type from the substrate, and particularly reduces screw dislocations.
Further, the surface of the high purity second AlN buffer layer is flattened at the atomic level. Therefore, defects in the non-doped GaN buffer layer grown thereon are reduced. For this purpose, the thickness of the high purity second AlN buffer layer is preferably thicker than 1 μm. In order to prevent warping due to distortion, the thickness of the high purity second AlN buffer layer is desirably 4 μm or less. The high-purity second AlN buffer layer is not limited to AlN, and may be Al x Ga 1-x N (0.8 ≦ x ≦ 1), and can compensate for warpage of the wafer.

ノンドープGaNバッファ層は、高純度第2AlNバッファ層上で3次元島状成長をすることにより欠陥低減の役割を果たす。成長表面が平坦化するには、ノンドープGaNバッファ層の平均膜厚は、2μm以上であることが必要である。再現性とそり低減の観点からノンドープGaNバッファ層の総膜厚は、4〜10μmが適切である。   The non-doped GaN buffer layer plays a role of reducing defects by performing three-dimensional island growth on the high purity second AlN buffer layer. In order to flatten the growth surface, the average film thickness of the non-doped GaN buffer layer needs to be 2 μm or more. From the viewpoint of reproducibility and warpage reduction, the total film thickness of the non-doped GaN buffer layer is suitably 4 to 10 μm.

これらのバッファ層を採用することで、従来の低温成長AlNバッファ層と比較して欠陥を約1/10に低減することができる。この技術によって、n型GaNコンタクト層への高濃度Siドーピングや、紫外帯域発光でありながらも高効率な半導体発光素子を作ることができる。また、バッファ層における結晶欠陥を低減することにより、バッファ層での光の吸収も抑制できる。   By employing these buffer layers, defects can be reduced to about 1/10 compared to conventional low-temperature grown AlN buffer layers. With this technique, it is possible to produce a highly efficient semiconductor light-emitting device that emits high-concentration Si into the n-type GaN contact layer and emits light in the ultraviolet band. In addition, light absorption in the buffer layer can be suppressed by reducing crystal defects in the buffer layer.

そして、本実施形態の半導体発光素子101によれば、n側電極7に、高反射率の第2n側電極膜7bを設け、さらに、誘電体積層膜11を設けることにより、発光層3から放出された光を高い効率で反射し、素子の外部に取り出すことができる。   Then, according to the semiconductor light emitting device 101 of the present embodiment, the second n-side electrode film 7b having high reflectivity is provided on the n-side electrode 7, and further, the dielectric laminated film 11 is provided to emit from the light-emitting layer 3. The reflected light can be reflected with high efficiency and extracted outside the device.

(比較例)
図2は、比較例の半導体発光素子の構造を例示する模式的断面図である。
図2に表したように、比較例の半導体発光素子90においては、n側電極7は単一の金属層で構成されている。そして、誘電体積層膜11は形成されていない。すなわち、誘電体積層膜11の代わりに、図示されていない単層の誘電体膜として、例えばSiOが400nm形成されている。
(Comparative example)
FIG. 2 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element of a comparative example.
As shown in FIG. 2, in the semiconductor light emitting device 90 of the comparative example, the n-side electrode 7 is composed of a single metal layer. And the dielectric laminated film 11 is not formed. That is, instead of the dielectric laminated film 11, for example, a SiO 2 film having a thickness of 400 nm is formed as a single-layer dielectric film (not shown).

以下、比較例の半導体発光素子90の製造方法について説明する。
まず、p側電極4を形成するため、パターニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上に、真空蒸着装置を用いてp側電極4の一部となるAgを200nmの膜厚で形成し、リフトオフ後に350℃の窒素雰囲気でシンター処理を行う。
Hereinafter, a method for manufacturing the semiconductor light emitting device 90 of the comparative example will be described.
First, in order to form the p-side electrode 4, a patterned lift-off resist is formed on the semiconductor layer, and Ag that becomes a part of the p-side electrode 4 is formed on the p-type contact layer by using a vacuum deposition apparatus to 200 nm. After the lift-off, a sintering process is performed in a nitrogen atmosphere at 350 ° C.

同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、n型コンタクト層上に、n側電極7となるTi/Pt/Auを500nmの膜厚で形成する。同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、p側電極4の一部となるAgが形成された領域を被覆するように、p側電極4の別の一部となるPt/Auを500nmの膜厚で形成する。   Similarly, a patterned lift-off resist is formed on the semiconductor layer, and Ti / Pt / Au serving as the n-side electrode 7 is formed with a thickness of 500 nm on the n-type contact layer. Similarly, a patterned lift-off resist is formed on the semiconductor layer, and Pt / Au that becomes another part of the p-side electrode 4 so as to cover a region where Ag that becomes a part of the p-side electrode 4 is formed. Is formed with a film thickness of 500 nm.

このようにして、比較例の半導体発光素子90の電極が構成される。
比較例の半導体発光素子90では、n側電極7の全面がオーミックコンタクトを得る金属により形成されている。このような金属を用いた場合、n側電極7の反射率は必ずしも十分に高くない。さらに、オーミックコンタクト領域においては、n側電極7とn型半導体層1との間で反応(合金化)が生じ易く、これも光の反射率を低下させる要因となる。また、電極が形成された主面側をサブマウント等にマウントする場合、p側電極4が形成されていない主面内の領域に入射した発光光は、マウント材に吸収されてしまう。このため、発光層3から放出された光の取り出し効率の点では改善の余地がある。
Thus, the electrode of the semiconductor light emitting device 90 of the comparative example is configured.
In the semiconductor light emitting device 90 of the comparative example, the entire surface of the n-side electrode 7 is formed of a metal that obtains an ohmic contact. When such a metal is used, the reflectance of the n-side electrode 7 is not necessarily high enough. Further, in the ohmic contact region, a reaction (alloying) is likely to occur between the n-side electrode 7 and the n-type semiconductor layer 1, and this also causes a decrease in light reflectance. Further, when the main surface side on which the electrode is formed is mounted on a submount or the like, the emitted light incident on the region in the main surface where the p-side electrode 4 is not formed is absorbed by the mount material. For this reason, there is room for improvement in terms of the extraction efficiency of light emitted from the light emitting layer 3.

これに対して、既に説明したように、本実施形態に係る半導体発光素子101によれば、n側電極7の一部を高反射率の第2n側電極膜7bで形成し、高反射特性を有する誘電体積層膜11を採用することにより、電極を形成した半導体層の主面1aのほぼ全面を反射構造にすることより、光の取り出し効率を向上させることができる。   On the other hand, as already described, according to the semiconductor light emitting device 101 according to the present embodiment, a part of the n-side electrode 7 is formed by the second n-side electrode film 7b having a high reflectivity, and the high reflection characteristics are obtained. By adopting the dielectric laminated film 11 having, the light extraction efficiency can be improved by making almost the entire main surface 1a of the semiconductor layer on which the electrode is formed a reflective structure.

本実施形態に係る半導体発光素子101において、p側電極4とn側電極7との間で流れる電流は、両者のうちの最も近い部分において流れる傾向がある。
そこで、図1(a)、(b)に表した具体例のように、第2n側電極膜7bよりも第1n側電極膜7aをp側電極4により近づけることにより、オーミックコンタクト領域となる第1n側電極膜7aの面積が小さくても、p側電極4との間で電流をより確実に流すことができる。
In the semiconductor light emitting device 101 according to the present embodiment, the current flowing between the p-side electrode 4 and the n-side electrode 7 tends to flow in the closest part of both.
Therefore, as in the specific example shown in FIGS. 1A and 1B, the first n-side electrode film 7a is brought closer to the p-side electrode 4 than the second n-side electrode film 7b, thereby forming an ohmic contact region. Even if the area of the 1n-side electrode film 7a is small, it is possible to flow a current between the p-side electrode 4 more reliably.

このように、第1n側電極膜7aは、n側電極7のp側電極2と対向する部分に設けることができる。   As described above, the first n-side electrode film 7 a can be provided in a portion of the n-side electrode 7 facing the p-side electrode 2.

すなわち、通電時に電流が比較的集中する領域であるp側電極4に対向したn側電極7の一部をコンタクト抵抗の低い第1n側電極膜7aで形成することによって、必ずしもコンタクト抵抗が低くない高効率反射膜(第2n側電極膜7b)をn側電極7に形成することによる電気特性への影響を最小限に抑えることができる。   That is, the contact resistance is not necessarily low by forming a part of the n-side electrode 7 facing the p-side electrode 4 which is a region where current is relatively concentrated when energized with the first n-side electrode film 7a having low contact resistance. The influence on the electrical characteristics due to the formation of the high-efficiency reflective film (second n-side electrode film 7b) on the n-side electrode 7 can be minimized.

第2電極4からn側電極の第1n側電極膜7aへの電流経路を考えた際、第2電極4と第1n側電極膜7aの距離が最も短い領域に電流が集中する傾向にあるため、電界集中を緩和させるには、第2電極4と第1n側電極膜7aが対向する領域のうち、上記距離の最も短い領域をなるべく長く設計するほうが好ましい。   When considering a current path from the second electrode 4 to the first n-side electrode film 7a of the n-side electrode, current tends to concentrate in a region where the distance between the second electrode 4 and the first n-side electrode film 7a is the shortest. In order to alleviate the electric field concentration, it is preferable to design the region having the shortest distance as long as possible among the regions where the second electrode 4 and the first n-side electrode film 7a face each other.

また、平面視した際、第2電極4と第1n側電極膜7aが対向する領域の長さは長ければ長いほど、第2電極4と第1n側電極膜7aへの電流経路が増えるため、電界集中が緩和され、第2電極4の劣化が抑えられる。これらの効果を考慮して、第2n側電極膜7bと第1n側電極膜7aの面積と形状、n側電極7全体の面積と形状を適切に決めることができる。   Further, when viewed in plan, the longer the length of the region where the second electrode 4 and the first n-side electrode film 7a are opposed, the more current paths to the second electrode 4 and the first n-side electrode film 7a increase. Electric field concentration is alleviated and deterioration of the second electrode 4 is suppressed. In consideration of these effects, the area and shape of the second n-side electrode film 7b and the first n-side electrode film 7a and the area and shape of the entire n-side electrode 7 can be appropriately determined.

本実施形態の半導体発光素子101によれば、n側電極7の一部を高効率反射膜で構成し、高反射特性を有する誘電体積層膜11を採用することにより、電極を形成した積層構造体1sの主面1aのほぼ全面を反射構造にすることができ、半導体層内で反射を繰り返している発光光のほとんどを、基板側へ反射させることができるため、マウント材に吸収されることがなくなり、光取り出し効率の向上が見込まれる。通電時に電流が比較的集中する領域であるp側電極4に対向したn側電極7の一部をコンタクト抵抗の低い電極構造で形成することによって、n側電極7に高効率反射膜を形成することによる電気特性への影響を最小限に抑えることができる。   According to the semiconductor light emitting device 101 of the present embodiment, a part of the n-side electrode 7 is constituted by a highly efficient reflective film, and a laminated structure in which electrodes are formed by employing the dielectric laminated film 11 having high reflective characteristics. The entire surface of the main surface 1a of the body 1s can have a reflective structure, and most of the emitted light that is repeatedly reflected in the semiconductor layer can be reflected to the substrate side, so that it is absorbed by the mounting material. The light extraction efficiency is expected to improve. By forming a part of the n-side electrode 7 facing the p-side electrode 4, which is a region where current is relatively concentrated when energized, with an electrode structure having a low contact resistance, a high-efficiency reflective film is formed on the n-side electrode 7. This can minimize the influence on the electrical characteristics.

なお、本実施形態に係る半導体発光素子101において、単結晶AlNバッファ上の結晶を用いれば、n型GaNコンタクト層に高濃度Siドーピングが可能となり、n側電極7のオーミックコンタクト領域となる第1n側電極膜7aとのコンタクト抵抗を大幅に減らすことができ、第1n側電極膜7aにおける電流広がりが抑制され、p側電極に近い領域に電流がより集中するため、n側電極7のオーミックコンタクト面積を減らし、高効率反射膜面積を増やした設計が可能となる上に結晶欠陥低減により通常は効率が低下する400nmより短波長域でも高い発光効率が実現できる。   In the semiconductor light emitting device 101 according to the present embodiment, if a crystal on a single crystal AlN buffer is used, the n-type GaN contact layer can be doped with high concentration Si, and the first n serving as an ohmic contact region of the n-side electrode 7. The contact resistance with the side electrode film 7a can be greatly reduced, the current spread in the first n-side electrode film 7a is suppressed, and the current is more concentrated in a region close to the p-side electrode, so that the ohmic contact of the n-side electrode 7 A design with a reduced area and an increased high-efficiency reflective film area is possible, and high luminous efficiency can be realized even in a wavelength region shorter than 400 nm, where the efficiency usually decreases due to crystal defect reduction.

また、サファイア基板上での結晶型の差異を緩和するために、非晶質または多結晶のAlN層を設けた場合には、バッファ層自体が光の吸収体となるため、発光素子としての光の取り出し効率が低下してしまうが、これに対して、サファイア基板10上に、高炭素濃度単結晶AlNバッファ層、高純度単結晶AlNバッファ層を介して、p型の第1半導体層1、発光層3及びn型の第2半導体層が形成されることにより、バッファ層は光の吸収体とはなりにくく、結晶欠陥も大幅に減らせることから、結晶内における吸収体を大幅に減らすことができる。この場合、発光した光は結晶内で何度も反射を繰り返すことが可能となり、横方向への光の取り出し効率を上げるとともに、n側電極7の高効率反射領域へ効率良く光を反射させることが可能となる。これらの効果により、発光強度の向上、高いスループット、低コストを実現することができる。   In addition, when an amorphous or polycrystalline AlN layer is provided to alleviate the difference in crystal type on the sapphire substrate, the buffer layer itself becomes a light absorber, so that light as a light emitting element can be obtained. In contrast, the p-type first semiconductor layer 1 is formed on the sapphire substrate 10 via the high carbon concentration single crystal AlN buffer layer and the high purity single crystal AlN buffer layer. By forming the light emitting layer 3 and the n-type second semiconductor layer, the buffer layer is unlikely to be an absorber of light and crystal defects can be greatly reduced, so that the absorber in the crystal is greatly reduced. Can do. In this case, the emitted light can be repeatedly reflected within the crystal, increasing the light extraction efficiency in the lateral direction and efficiently reflecting the light to the highly efficient reflection region of the n-side electrode 7. Is possible. Due to these effects, it is possible to realize improvement in emission intensity, high throughput, and low cost.

図3は、本発明の第1の実施形態に係る半導体発光素子の変形例を示す模式的平面図である。
図3に表したように、本発明の第1の実施形態に係る変形例の半導体発光素子101aにおいては、n側電極7は、p側電極4に取り囲まれ、4方に延出した部分を有する。
FIG. 3 is a schematic plan view showing a modification of the semiconductor light emitting device according to the first embodiment of the present invention.
As shown in FIG. 3, in the semiconductor light emitting device 101 a of the modified example according to the first embodiment of the present invention, the n-side electrode 7 is surrounded by the p-side electrode 4 and has a portion extending in four directions. Have.

このようなn側電極7のうちで、4方に延出した部分と、p側電極4に対向する部分と、を、オーミックコンタクト領域となる第1n側電極膜7aにより形成する。また、n側電極7の中央部は、高反射率の第2n側電極膜7bにより形成する。   Of such an n-side electrode 7, a portion extending in four directions and a portion facing the p-side electrode 4 are formed by a first n-side electrode film 7 a serving as an ohmic contact region. Further, the central portion of the n-side electrode 7 is formed by the second n-side electrode film 7b having a high reflectance.

このような構成を有する半導体発光素子101aによれば、p側電極4と対向した部分においてオーミックコンタクトを確保し、電流を効率良く素子の全体に亘って均一に流すとともに、n側電極7の中央部において、ワイヤボンディングやバンプのための領域を確保し、この部分において高い反射率で光を反射させることができる。   According to the semiconductor light emitting device 101a having such a configuration, an ohmic contact is ensured in a portion facing the p-side electrode 4 and current is efficiently and uniformly passed over the entire device, and the center of the n-side electrode 7 is secured. In this part, an area for wire bonding and bumps can be secured, and light can be reflected with high reflectivity in this part.

図4は、本発明の第1の実施形態に係る半導体発光素子の変形例を示す模式的平面図である。
図4に表したように、本発明の第1の実施形態に係る別に変形例の半導体発光素子101bにおいては、n側電極7のうちのワイヤボンディングやバンプのための領域は、素子の隅部に設けられている。そして、n側電極7は、p側電極4の中に割り込むようにして4方に延出した部分を有する。
FIG. 4 is a schematic plan view showing a modification of the semiconductor light emitting device according to the first embodiment of the present invention.
As shown in FIG. 4, in the semiconductor light emitting device 101 b of another modification according to the first embodiment of the present invention, the region for wire bonding or bump in the n-side electrode 7 is a corner portion of the device. Is provided. The n-side electrode 7 has a portion extending in four directions so as to interrupt the p-side electrode 4.

このような構成を有するn側電極7のうちで、p側電極4の中で延出した部分を第1n側電極膜7aにより形成し、ワイヤボンディングやバンプのための隅の部分は、第2n側電極膜7bにより形成する。   Of the n-side electrode 7 having such a configuration, a portion extending in the p-side electrode 4 is formed by the first n-side electrode film 7a, and a corner portion for wire bonding or bump is formed by the second n-th electrode. The side electrode film 7b is formed.

このような構成を有する半導体発光素子101bによれば、素子の全体に亘り電流を効率良く均一に流すことができるとともに、発光層から放出された光を第2n側電極膜7bにおいて高い反射率で反射させ取り出すことができる。   According to the semiconductor light emitting device 101b having such a configuration, current can be efficiently and uniformly flowed over the entire device, and light emitted from the light emitting layer can be highly reflected in the second n-side electrode film 7b. It can be reflected and taken out.

図1、図3及び図4に例示したように、半導体発光素子の外部からp側電極4へ注入され、半導体層を通ってn側電極7まで流れてきた電流を、半導体発光素子の外部へ取り出すためのn側電極領域は、半導体発光素子と外部端子との接触のためにワイヤボンディングやバンプを形成する関係上、広く設計せざるを得ない。ただし、その領域全体でオーミック特性を有する必要はなく、その大半の領域は高効率反射特性を有するn側電極7でも良い。   As illustrated in FIG. 1, FIG. 3 and FIG. 4, the current injected from the outside of the semiconductor light emitting element to the p-side electrode 4 and flowing through the semiconductor layer to the n-side electrode 7 is transferred to the outside of the semiconductor light emitting element. The n-side electrode region to be taken out must be designed widely because wire bonding and bumps are formed for contact between the semiconductor light emitting element and the external terminal. However, the entire region does not need to have ohmic characteristics, and most of the region may be the n-side electrode 7 having high-efficiency reflection characteristics.

この時、半導体発光素子101bのように、この領域以外でオーミック特性を有するn側電極領域を確保できるようであれば、半導体発光素子の外部へ取り出すための領域全てを高効率反射膜に変えることもできる。
なお、n側電極7においてボンディングに必要なパッドの大きさは、例えば、50μm〜150μm程度である。
At this time, if it is possible to secure an n-side electrode region having ohmic characteristics other than this region, such as the semiconductor light emitting device 101b, the entire region to be taken out of the semiconductor light emitting device is changed to a highly efficient reflective film. You can also.
In addition, the size of the pad required for bonding in the n-side electrode 7 is, for example, about 50 μm to 150 μm.

一方、誘電体積層膜11は、組み合わせた誘電体の屈折率比が大きいほど、また、異なる屈折率を有する層の組み合わせ数(ペア数)が多いほど、反射率が高く、膜厚や波長に対するマージンも広くなる。   On the other hand, the dielectric laminated film 11 has a higher reflectivity as the refractive index ratio of the combined dielectrics is larger, and as the number of combinations (number of pairs) of layers having different refractive indexes is larger. The margin is also widened.

図5は、本発明の第1の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、GaNから誘電体積層膜11へ垂直に入射した発光光の反射率に関するシミュレーション結果を例示しており、同図(a)は、反射率の屈折率比依存性を例示しており、同図(b)は、反射率のペア数依存性を例示している。なお、同図(a)の横軸は、誘電体積層膜11における2種類の組み合わせの誘電体の屈折率比を表し、同図(b)の横軸は、誘電体積層膜11における2種類の組み合わせの誘電体のペア数を表し、同図(a)、(b)の縦軸は、反射率を表す。
なお、本シミュレーションにおいては、既に説明した半導体発光素子101の誘電体積層膜11の材料の物性値を用いて、各パラメータを変化させている。
FIG. 5 is a graph illustrating characteristics of the semiconductor light emitting device according to the first embodiment of the invention.
That is, this figure exemplifies the simulation result regarding the reflectance of the emitted light perpendicularly incident on the dielectric multilayer film 11 from GaN, and FIG. 10 (a) exemplifies the dependence of the reflectance on the refractive index ratio. FIG. 4B illustrates the dependence of the reflectance on the number of pairs. The horizontal axis in FIG. 6A represents the refractive index ratio of two types of combinations of dielectrics in the dielectric multilayer film 11, and the horizontal axis in FIG. Represents the number of dielectric pairs, and the vertical axis in FIGS. 4A and 4B represents the reflectance.
In this simulation, each parameter is changed using the physical property values of the material of the dielectric multilayer film 11 of the semiconductor light emitting device 101 described above.

図5(a)、(b)に表したように、屈折率比及びペア数のいずれの条件においても、条件を適切に選ぶことにより、反射率は100%に近い値が得られる。
例えば、図5(a)に表したように、反射率が95%以上とするには、屈折率比は1.4以上が望ましい。
また、図5(b)に表したように、反射率が95%以上とするには、ペア数は3以上とすることが望ましい。
As shown in FIGS. 5 (a) and 5 (b), a reflectance close to 100% can be obtained by appropriately selecting the conditions for both the refractive index ratio and the number of pairs.
For example, as shown in FIG. 5A, in order for the reflectance to be 95% or more, the refractive index ratio is desirably 1.4 or more.
Further, as shown in FIG. 5B, in order to achieve a reflectance of 95% or more, the number of pairs is desirably 3 or more.

なお、GaNから誘電体積層膜11に対する入射角が垂直から傾くほど、反射率は増加し、あるしきい角度で全反射する。   Note that, as the incident angle from GaN to the dielectric laminated film 11 is tilted from the vertical, the reflectivity increases and total reflection occurs at a certain threshold angle.

これらの性質から、設計条件を選べば金属反射膜よりも高性能な反射膜として機能する誘電体積層膜11を採用することにより、光取り出し効率の向上が見込まれる。本実施形態に係る半導体発光素子101においては、誘電体積層膜11の設計反射率は、99.7%である。   From these properties, if the design conditions are selected, it is expected that the light extraction efficiency will be improved by adopting the dielectric laminated film 11 that functions as a reflective film having higher performance than the metallic reflective film. In the semiconductor light emitting device 101 according to this embodiment, the design reflectance of the dielectric multilayer film 11 is 99.7%.

誘電体積層膜11には、シリコン(Si)、アルミニウム(Al)、ジルコニウム(Zr)、チタン(Ti)、ニオブ(Nb)、タンタル(Ta)、マグネシウム(Mg)、ハフニウム(Hf)、セリウム(Ce)、亜鉛(Zn)などの酸化物、窒化物又は酸窒化物などを用いることができる。積層する誘電体膜の総膜厚は、絶縁性確保のために50nm以上、誘電体膜のクラック抑制のために1000nm以下とすることが好ましい。特に、素子動作時の発熱による異種材料間の応力を押さえるため、誘電体積層膜11の半導体層側の第1層目は、半導体層に近い線膨張係数を持つ材料が好ましい。例えば、半導体層がGaNである場合は、誘電体積層膜11の半導体層側の第1層目は、例えばSiNを用いることが好ましい。   The dielectric laminated film 11 includes silicon (Si), aluminum (Al), zirconium (Zr), titanium (Ti), niobium (Nb), tantalum (Ta), magnesium (Mg), hafnium (Hf), cerium ( An oxide such as Ce) and zinc (Zn), a nitride, an oxynitride, or the like can be used. The total thickness of the dielectric films to be laminated is preferably 50 nm or more for ensuring insulation and 1000 nm or less for suppressing cracks in the dielectric film. In particular, the first layer on the semiconductor layer side of the dielectric multilayer film 11 is preferably made of a material having a linear expansion coefficient close to that of the semiconductor layer in order to suppress stress between different materials due to heat generation during element operation. For example, when the semiconductor layer is GaN, it is preferable to use, for example, SiN for the first layer on the semiconductor layer side of the dielectric multilayer film 11.

誘電体積層膜11は、異なる種類の誘電体を積層することにより、内部に掛かる応力を緩和させることができるため、総膜厚が増加しても、単層の場合と比較すると割れやひびなどの破損は起きにくく、且つ半導体層に対する応力も緩和させることができるため、信頼性が向上する。特に、引っ張り応力と圧縮応力を有する誘電体を積層することにより、応力緩和効果は促進される。   Since the dielectric laminated film 11 can relieve the stress applied to the inside by laminating different types of dielectrics, even if the total film thickness increases, cracks, cracks, etc. Is less likely to occur, and stress on the semiconductor layer can be relaxed, so that reliability is improved. In particular, the stress relaxation effect is promoted by laminating dielectrics having tensile stress and compressive stress.

以上のように、本実施形態に係る半導体発光素子101においては、n側電極7の一部を高反射率の第2n側電極膜7bにより形成し、さらに、高反射特性を有する誘電体積層膜11を採用することにより、電極を形成した半導体層の主面1aのほぼ全面を反射構造にすることができる。これにより、フリップチップマウントを行った際は、半導体層内で反射を繰り返している発光光のほとんどを、基板側へ反射させることができるため、マウント材に吸収されることがなくなり、光取り出し効率の向上が見込まれる。   As described above, in the semiconductor light emitting device 101 according to the present embodiment, a part of the n-side electrode 7 is formed by the second n-side electrode film 7b having a high reflectance, and further, a dielectric laminated film having a high reflection characteristic By adopting 11, it is possible to make almost the entire main surface 1a of the semiconductor layer on which the electrode is formed a reflective structure. As a result, when flip chip mounting is performed, most of the emitted light that is repeatedly reflected in the semiconductor layer can be reflected to the substrate side, so that it is not absorbed by the mounting material, and the light extraction efficiency Improvement is expected.

本実施形態に係る半導体発光素子101は、少なくとも、n型の半導体層とp型の半導体層、及びそれらに挟まれた発光層を含む半導体層からなり、半導体層の材料は、特に限定されるものではないが、例えば、AlGa1−x−yInN(x≧0、y≧0、x+y≦1)等の窒化ガリウム系化合物半導体が用いられる。これらの半導体層の形成方法は、特に限定されるものではないが、例えば、有機金属気相成長法、分子線エピタキシャル成長法等の技術を用いることができる。 The semiconductor light emitting device 101 according to this embodiment includes at least an n-type semiconductor layer, a p-type semiconductor layer, and a semiconductor layer including a light emitting layer sandwiched between them, and the material of the semiconductor layer is particularly limited. For example, a gallium nitride-based compound semiconductor such as Al x Ga 1-xy In y N (x ≧ 0, y ≧ 0, x + y ≦ 1) is used. The method for forming these semiconductor layers is not particularly limited. For example, techniques such as metal organic chemical vapor deposition and molecular beam epitaxial growth can be used.

また、本実施形態に係る半導体発光素子において、基板材料は、特に限定されるものではないが、サファイア、SiC、GaN、GaAs、Siなどの一般的な基板を用いることができる。基板は最終的に取り除いても良い。   In the semiconductor light emitting device according to this embodiment, the substrate material is not particularly limited, but a general substrate such as sapphire, SiC, GaN, GaAs, or Si can be used. The substrate may be finally removed.

(第2の実施の形態)
図6は、本発明の第2の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図6に表したように、本発明に係る第2の実施形態に係る半導体発光素子102においては、n側電極7の上にn側パッド(第1パッド)75が設けられ、p側電極4は、p側半導体2の上に設けられ、高効率反射膜となる第2p側電極膜(第4金属膜)4bと、第2p側電極膜4bの上に設けられ、必ずしも高効率反射特性を必要としない金属からなる第1p側電極膜(第3金属膜)4aと、を有している。その他の構成については、図1に例示した半導体発光素子101と同様とすることができるので説明を省略する。
(Second Embodiment)
FIG. 6 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to the second embodiment of the invention.
As shown in FIG. 6, in the semiconductor light emitting device 102 according to the second embodiment of the present invention, an n-side pad (first pad) 75 is provided on the n-side electrode 7, and the p-side electrode 4. Is provided on the p-side semiconductor 2 and provided on the second p-side electrode film (fourth metal film) 4b and the second p-side electrode film 4b, which is a high-efficiency reflective film, and does not necessarily have high-efficiency reflective characteristics. And a first p-side electrode film (third metal film) 4a made of unnecessary metal. Since other configurations can be the same as those of the semiconductor light emitting device 101 illustrated in FIG.

すなわち、p側電極4は、第1p側電極膜4aと、前記第1p側電極膜4aと前記第2半導体層2との間に設けられ、前記発光層3から放出される光に対する反射率が前記第1p側電極膜4aよりも高い、第2p側電極膜4bと、を有する。   That is, the p-side electrode 4 is provided between the first p-side electrode film 4a, the first p-side electrode film 4a, and the second semiconductor layer 2, and has a reflectance with respect to light emitted from the light emitting layer 3. A second p-side electrode film 4b that is higher than the first p-side electrode film 4a.

このように、本実施形態に係る半導体発光素子102においては、n側電極7の上にn側パッド75が設けられているので、ボンディングやバンプ形成に必要な電極面積が得られ、また、電気的特性が安定し、さらに、第2n側電極膜7bの自然酸化を防ぎ、素子寿命が改善される。   As described above, in the semiconductor light emitting device 102 according to this embodiment, the n-side pad 75 is provided on the n-side electrode 7, so that an electrode area necessary for bonding and bump formation can be obtained. The characteristic characteristics are stabilized, and further, the natural oxidation of the second n-side electrode film 7b is prevented, and the device life is improved.

そして、p側電極4の、p型半導体層2の側に、高効率反射膜の第2p側電極膜4bが設けられているので反射率がさらに向上する。そして、第2p側電極膜4bの上には、高効率反射特性を必要とせず、第2p側電極膜4bを外気から遮断することで第2p側電極膜4bの酸化や硫化を防ぐことができる第1p側電極膜4aを設けることで、高い信頼性を得ることができる。   Further, since the second p-side electrode film 4b, which is a highly efficient reflective film, is provided on the p-side electrode 4 on the p-type semiconductor layer 2 side, the reflectance is further improved. On the second p-side electrode film 4b, high-efficiency reflection characteristics are not required, and the second p-side electrode film 4b can be prevented from being oxidized or sulfided by blocking the second p-side electrode film 4b from the outside air. By providing the first p-side electrode film 4a, high reliability can be obtained.

第2p側電極膜4bは、銀、アルミニウム、及び、そのいずれかを含む合金の少なくともいずれかを含むことができる。すなわち、第2p側電極膜4bは、銀やアルミニウム単層でも良いし、銀またはアルミニウムとそれ以外の金属とを含む合金層であっても良い。   The second p-side electrode film 4b can include at least one of silver, aluminum, and an alloy containing any of them. That is, the second p-side electrode film 4b may be a single layer of silver or aluminum, or may be an alloy layer containing silver or aluminum and other metals.

そして、前記第2p側電極膜4bは、前記第2n側電極膜7bと同じ材料で構成されることができる。   The second p-side electrode film 4b can be made of the same material as the second n-side electrode film 7b.

また、第1p側電極膜4aは、銀及びアルミニウムを含まない金属から構成されており、第2p側電極膜4bと電気的に接触している。第1p側電極膜4aの材料は、特に限定されるものではなく、金属の単層膜や多層膜、金属の合金層、導電性酸化物膜の単層膜や多層膜、これらの組み合わせであっても良い。第1p側電極膜4aの膜厚は、特に限定されるものではなく、例えば100nmから1000nmの間で選ぶことができる。   The first p-side electrode film 4a is made of a metal not containing silver and aluminum, and is in electrical contact with the second p-side electrode film 4b. The material of the first p-side electrode film 4a is not particularly limited, and may be a metal single layer film or multilayer film, a metal alloy layer, a conductive oxide film single layer film or multilayer film, or a combination thereof. May be. The film thickness of the 1st p side electrode film 4a is not specifically limited, For example, it can select between 100 nm and 1000 nm.

通常の金属単層膜の可視光帯域に対する反射効率は、400nm以下の紫外域では波長が短くなるほど低下する傾向にあるが、銀とアルミニウムは、370nm以上400nm以下の紫外帯域の光に対しても高い反射効率特性を有する。そのため、紫外発光の半導体発光素子で、第2p側電極膜4bが銀またはアルミニウム合金の場合、半導体界面側の第2p側電極膜4bは、銀及びアルミニウムの少なくともいずれかの成分比が大きいほうが望ましい。第2p側電極膜4bの膜厚は、光に対する反射効率を確保するため、100nm以上であることが好ましい。   The reflection efficiency of a normal metal single layer film with respect to the visible light band tends to decrease as the wavelength becomes shorter in the ultraviolet region of 400 nm or less. However, silver and aluminum can also be used for light in the ultraviolet region of 370 nm to 400 nm. High reflection efficiency characteristics. Therefore, when the second p-side electrode film 4b is made of silver or an aluminum alloy in the ultraviolet light-emitting semiconductor light emitting element, it is desirable that the second p-side electrode film 4b on the semiconductor interface side has a larger component ratio of at least one of silver and aluminum. . The film thickness of the second p-side electrode film 4b is preferably 100 nm or more in order to ensure light reflection efficiency.

第2p側電極膜4bに、銀、アルミニウム、及び、そのいずれかを含む合金の少なくともいずれか用いた際、第2p側電極膜4bとn側電極7との距離が離れるほど、銀またはアルミニウム、又はそのいずれかの合金からのマイグレーションによる絶縁不良及び耐圧不良のリスクが減少する。素子の中心付近におけるn側電極7に対向したp側電極4は、露光精度などのプロセス条件が許す限り、p型コンタクト層の端まで形成したほうが光取り出し効率が高くなる。第2p側電極膜4bからn側電極7の第1n側電極膜7aへの電流経路を考えた際、第2p側電極膜4bと第1n側電極膜7aの距離が最も短い領域に電流が集中する傾向にあるため、電界集中を緩和させるには、第2p側電極膜4bと第1n側電極膜7aとが対向する領域のうち、上記距離の最も短い領域をなるべく長く設計するほうが好ましい。   When at least one of silver, aluminum, and an alloy containing any of them is used for the second p-side electrode film 4b, as the distance between the second p-side electrode film 4b and the n-side electrode 7 increases, silver or aluminum, Or the risk of insulation failure and breakdown voltage failure due to migration from any of these alloys is reduced. The p-side electrode 4 facing the n-side electrode 7 in the vicinity of the center of the element has a higher light extraction efficiency if it is formed to the end of the p-type contact layer as long as process conditions such as exposure accuracy allow. When considering a current path from the second p-side electrode film 4b to the first n-side electrode film 7a of the n-side electrode 7, the current is concentrated in a region where the distance between the second p-side electrode film 4b and the first n-side electrode film 7a is the shortest. Therefore, in order to alleviate the electric field concentration, it is preferable to design the region having the shortest distance as long as possible among the regions where the second p-side electrode film 4b and the first n-side electrode film 7a face each other.

また、平面視した際、第2p側電極膜4bと第1n側電極膜7aとが対向する領域の長さは長ければ長いほど、第2p側電極膜4bと第1n側電極膜7aへの電流経路が増えるため、電界集中が緩和され、第2p側電極膜4bの劣化が抑えられる。これらの効果を考慮して、第2p側電極膜4bの面積と形状、及び、第2p側電極膜4bと第1n側電極膜7aの距離は、適切に決めることができる。   In addition, in plan view, the longer the length of the region where the second p-side electrode film 4b and the first n-side electrode film 7a are opposed, the longer the current flows to the second p-side electrode film 4b and the first n-side electrode film 7a. Since the number of paths increases, the electric field concentration is alleviated and the deterioration of the second p-side electrode film 4b is suppressed. In consideration of these effects, the area and shape of the second p-side electrode film 4b and the distance between the second p-side electrode film 4b and the first n-side electrode film 7a can be determined appropriately.

一方、n側電極7のパッドは、第2n側電極膜7bを外気から遮断するため、第2n側電極膜7b全体を覆っているほうが好ましい。また、少なくとも一部で第1n側電極膜7aと電気的に接触している。パッドの膜厚は、特に限定されるものではなく、例えば100nmから5000nmの間で選ぶことができる。n側パッド75を形成することで、ボンディングやバンプ形成に必要な電極面積が得られるほか、第2n側電極膜7bの自然酸化を防ぎ、素子寿命を改善することができる。   On the other hand, the pad of the n-side electrode 7 preferably covers the entire second n-side electrode film 7b in order to block the second n-side electrode film 7b from the outside air. In addition, at least a portion is in electrical contact with the first n-side electrode film 7a. The film thickness of the pad is not particularly limited, and can be selected, for example, from 100 nm to 5000 nm. By forming the n-side pad 75, an electrode area necessary for bonding and bump formation can be obtained, and natural oxidation of the second n-side electrode film 7b can be prevented and the element life can be improved.

次に、本実施形態に係る半導体発光素子102における半導体層上のn側電極7、p側電極4及び誘電体積層膜11の形成方法の一例について説明する。
図7は、本発明の第2の実施形態に係る半導体発光素子の製造工程を例示する工程順模式的断面図である。
図8は、図7に続く工程順模式的断面図である。
Next, an example of a method for forming the n-side electrode 7, the p-side electrode 4 and the dielectric stacked film 11 on the semiconductor layer in the semiconductor light emitting device 102 according to this embodiment will be described.
FIG. 7 is a schematic cross-sectional view in order of the processes, illustrating the manufacturing process of the semiconductor light emitting element according to the second embodiment of the invention.
FIG. 8 is a schematic cross-sectional view in order of the processes following FIG.

まず、図7(a)に表したように、p型半導体層2の一部の領域において、上記のn型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによってp型半導体層2と発光層3を取り除く。   First, as shown in FIG. 7A, in a partial region of the p-type semiconductor layer 2, the p-type semiconductor layer 2 is subjected to dry etching using a mask until the n-type contact layer is exposed on the surface. And the light emitting layer 3 is removed.

次に、図7(b)に表したように、オーミック特性を有するn側電極領域、すなわち、第1n側電極膜7aの形成を行う。すなわち、図示しないパターニングされたリフトオフ用レジストを、露出したn型コンタクト層上に形成し、例えば真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、Ti/Al/Ni/Auからなる第1n側電極膜7aを500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。   Next, as shown in FIG. 7B, an n-side electrode region having ohmic characteristics, that is, a first n-side electrode film 7a is formed. That is, a patterned lift-off resist (not shown) is formed on the exposed n-type contact layer and becomes an ohmic contact region using, for example, a vacuum deposition apparatus, for example, the first n side made of Ti / Al / Ni / Au, for example. The electrode film 7a is formed to a thickness of 500 nm, and a sintering process is performed in a nitrogen atmosphere at 550 ° C.

次に、図7(c)に表したように、p側電極4を形成するため、パターニングされたリフトオフ用レジストをp型コンタクト層上に形成し、例えば真空蒸着装置を用いて第2p側電極膜4bとなる膜として、例えば、Agを200nmの膜厚で形成し、リフトオフ後に、350℃の窒素雰囲気でシンター処理を行う。   Next, as shown in FIG. 7C, in order to form the p-side electrode 4, a patterned lift-off resist is formed on the p-type contact layer, and the second p-side electrode is formed using, for example, a vacuum evaporation apparatus. As the film to be the film 4b, for example, Ag is formed to a thickness of 200 nm, and after lift-off, sintering is performed in a nitrogen atmosphere at 350 ° C.

続いて、図8(a)に表したように、高効率反射特性を有するn側電極領域を形成する。すなわち、オーミック特性を有するn側電極領域である第1n側電極膜7aの、p側電極4とは反対側のnコンタクト層上の領域が開口されたリフトオフ用レジストを形成する(図示しない)。   Subsequently, as shown in FIG. 8A, an n-side electrode region having high efficiency reflection characteristics is formed. That is, a lift-off resist in which a region on the n contact layer on the side opposite to the p-side electrode 4 of the first n-side electrode film 7a which is an n-side electrode region having ohmic characteristics is formed (not shown).

ここで、パターンの位置合わせ精度を考慮して、p側電極4に対向する側のオーミック特性を有するn側電極である第1n側電極膜7aの上の一部を開口しても良い。
逆に、オーミック特性を有するn側電極、すなわち第1n側電極膜7aの上に、高効率反射特性を有するn側電極、すなわち、第2n側電極膜7bが乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計しても良い。
また、オーミック特性を有するn側電極、すなわち、第1n側電極膜7aの上の一部、又は、全体を覆うように、高効率反射特性を有するn側電極、すなわち、第2n側電極膜7bが形成されるように設計しても良い。
Here, in consideration of pattern alignment accuracy, a part of the first n-side electrode film 7a, which is an n-side electrode having ohmic characteristics on the side facing the p-side electrode 4, may be opened.
On the contrary, both electrodes are patterned so that the n-side electrode having high efficiency reflection characteristics, that is, the second n-side electrode film 7b does not run on the n-side electrode having ohmic characteristics, that is, the first n-side electrode film 7a. You may design so that it may leave | separate slightly in consideration of the alignment precision.
Further, the n-side electrode having ohmic characteristics, that is, the n-side electrode having high-efficiency reflection characteristics, that is, the second n-side electrode film 7b so as to cover a part or the whole of the first n-side electrode film 7a. It may be designed so that is formed.

そして、真空蒸着装置を用いて、例えば、Al(厚み0.2〜0.5μm程度)/Ni(厚み10〜50nm程度)/Au(厚み0.05〜1μm程度)の積層膜を形成し、その後リフトオフして、高効率反射膜となる第2n側電極膜7bが形成される。この積層膜において、Alは高効率反射膜として機能する。また、Auは、高効率反射膜が素子作製工程中に自然酸化や薬品処理などによって劣化しないように保護する役割を果たしている。そして、AlとAuとの密着性改善や合金化防止のため、間にNiを挟んでいる。   Then, using a vacuum deposition apparatus, for example, a laminated film of Al (thickness of about 0.2 to 0.5 μm) / Ni (thickness of about 10 to 50 nm) / Au (thickness of about 0.05 to 1 μm) is formed, Thereafter, lift-off is performed to form a second n-side electrode film 7b that becomes a highly efficient reflective film. In this laminated film, Al functions as a highly efficient reflective film. In addition, Au plays a role of protecting the high-efficiency reflective film from being deteriorated by natural oxidation or chemical treatment during the element manufacturing process. In order to improve the adhesion between Al and Au and prevent alloying, Ni is sandwiched between them.

次に、図8(b)に表したように、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、Agが形成された領域に、第1p側電極膜4aとして、例えば、Pt/Auの積層膜を500nmの膜厚で形成し、p側電極4を形成する。   Next, as shown in FIG. 8B, a patterned lift-off resist (not shown) is formed on the semiconductor layer, and the first p-side electrode film 4a is formed in the region where Ag is formed, for example, Pt / A laminated film of Au is formed with a thickness of 500 nm, and the p-side electrode 4 is formed.

さらに、図8(c)に表したように、同じく図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、高効率反射特性を有するn側電極7の第2n側電極膜7bとオーミック特性を有するn側電極7の第1n側電極膜7aとを覆うように、例えば、Ti/Pt/Auの積層膜を500nmの厚さで形成し、n側パッド75を形成する。   Further, as shown in FIG. 8C, a patterned lift-off resist (not shown) is formed on the semiconductor layer, and the second n-side electrode film 7b of the n-side electrode 7 having high-efficiency reflection characteristics and ohmic characteristics For example, a laminated film of Ti / Pt / Au is formed with a thickness of 500 nm so as to cover the first n-side electrode film 7 a of the n-side electrode 7 having n-side electrode 75, and the n-side pad 75 is formed.

そして、例えば真空蒸着装置を用いて、例えば、SiOとTiOの積層膜の組み合わせを5組み、すなわち、合計10層の誘電体積層膜、を半導体上に形成する。SiO膜及びTiO膜のそれぞれの膜厚は、それぞれの屈折率をnとし、発光層3からの発光波長をλとした時、λ/(4n)の厚さに設定される。
さらに、その上に、図示しないパターニングされたレジストを形成し、フッ化アンモン処理で、p側電極4とn側電極7とが露出するように誘電体積層膜を除去し、図6に例示した誘電体積層膜11が形成される。
Then, for example, using a vacuum deposition apparatus, for example, five combinations of laminated films of SiO 2 and TiO 2 , that is, a total of 10 dielectric laminated films are formed on the semiconductor. The thickness of each of the SiO 2 film and the TiO 2 film is set to a thickness of λ / (4n), where n is the refractive index and λ is the emission wavelength from the light emitting layer 3.
Further, a patterned resist (not shown) is formed thereon, and the dielectric laminated film is removed by an ammonium fluoride treatment so that the p-side electrode 4 and the n-side electrode 7 are exposed. A dielectric laminated film 11 is formed.

次いで、劈開若しくはダイヤモンドブレード等により切断し、個別のLED素子とすることで、本実施形態に係る本実施形態に係る半導体発光素子102が作製される。   Next, the semiconductor light emitting device 102 according to this embodiment according to this embodiment is manufactured by cleaving or cutting with a diamond blade or the like to form individual LED elements.

第1及び第2の本実施形態に係る半導体発光素子101、102においては、n側電極7を構成するオーミック特性を有する第1n側電極膜7aの領域が広いほど、オーミックコンタクト領域が増えるため動作電圧は減少する傾向にある。ただし、動作時の電流経路はp側電極4に対向した領域のn側電極、すなわち第1n側電極膜7aに集中する傾向にあるため、第1n側電極膜7aの領域がある程度広くなると、減少率が飽和する。   In the semiconductor light emitting devices 101 and 102 according to the first and second embodiments, since the ohmic contact region increases as the region of the first n-side electrode film 7a having the ohmic characteristics constituting the n-side electrode 7 is larger, the operation is performed. The voltage tends to decrease. However, since the current path during operation tends to concentrate on the n-side electrode in the region facing the p-side electrode 4, that is, the first n-side electrode film 7a, the current path decreases when the region of the first n-side electrode film 7a becomes large to some extent. The rate is saturated.

一方、n側電極7を構成するオーミック特性を有する第1n側電極膜7aの領域が狭いほど、高効率反射特性を有するn側電極、すなわち第2n側電極膜7bの領域を広く設計できるため、光取り出し効率の向上が見込まれる。   On the other hand, the narrower the region of the first n-side electrode film 7a having ohmic characteristics that constitutes the n-side electrode 7, the wider the n-side electrode having high efficiency reflection characteristics, that is, the region of the second n-side electrode film 7b can be designed. Improvement in light extraction efficiency is expected.

また、オーミック特性を有する第1n側電極膜7aの領域が狭いほど、半導体発光素子内で反射されている光が吸収される確率が下がるため、光取り出し効率の向上が見込まれる。   In addition, the narrower the region of the first n-side electrode film 7a having ohmic characteristics, the lower the probability that the light reflected in the semiconductor light emitting element is absorbed, so that the light extraction efficiency can be improved.

これらを考慮して、オーミック特性を有するn側電極の第1n側電極膜7aと、高効率反射特性を有するn側電極の第2n側電極膜7bと、の面積比及び形状を適宜決めることができる。   Taking these into consideration, the area ratio and shape of the first n-side electrode film 7a of the n-side electrode having ohmic characteristics and the second n-side electrode film 7b of the n-side electrode having high-efficiency reflection characteristics can be appropriately determined. it can.

すなわち、本実施形態に係る半導体発光素子102においては、通電時に電流が比較的集中する領域であるp側電極4の第2p側電極膜4bに対向したn側電極7の一部をコンタクト抵抗の低い第2p側電極膜で形成することによって、必ずしもコンタクト抵抗が低くない高効率反射膜をn側電極7に形成することによる電気特性への影響を最小限に抑えることができる。   That is, in the semiconductor light emitting device 102 according to the present embodiment, a part of the n-side electrode 7 facing the second p-side electrode film 4b of the p-side electrode 4, which is a region where current is relatively concentrated when energized, is contact resistance. By forming with a low second p-side electrode film, it is possible to minimize the influence on the electrical characteristics due to the formation of a high-efficiency reflective film on the n-side electrode 7 that does not necessarily have a low contact resistance.

第2p側電極膜4bからn側電極の第1n側電極膜7aへの電流経路を考えた際、第2p側電極膜4bと第1n側電極膜7aの距離が最も短い領域に電流が集中する傾向にあるため、電界集中を緩和させるには、第2p側電極膜4bと第1n側電極膜7aが対向する領域のうち、上記距離の最も短い領域をなるべく長く設計するほうが好ましい。   When considering a current path from the second p-side electrode film 4b to the first n-side electrode film 7a of the n-side electrode, the current concentrates in a region where the distance between the second p-side electrode film 4b and the first n-side electrode film 7a is the shortest. In order to alleviate the electric field concentration, it is preferable to design the region having the shortest distance as long as possible among the regions where the second p-side electrode film 4b and the first n-side electrode film 7a face each other.

また、平面視した際、第2p側電極膜4bと第1n側電極膜7aが対向する領域の長さは長ければ長いほど、第2p側電極膜4bと第1n側電極膜7aへの電流経路が増えるため、電界集中が緩和され、第2p側電極膜4bの劣化が抑えられる。これらの効果を考慮して、第2n側電極膜7bと第1n側電極膜7aの面積と形状、n側電極7全体の面積と形状を自由に決めることができる。   Further, when viewed in plan, the longer the length of the region where the second p-side electrode film 4b and the first n-side electrode film 7a are opposed, the longer the current path to the second p-side electrode film 4b and the first n-side electrode film 7a. Therefore, the electric field concentration is alleviated and the deterioration of the second p-side electrode film 4b is suppressed. In consideration of these effects, the area and shape of the second n-side electrode film 7b and the first n-side electrode film 7a and the area and shape of the entire n-side electrode 7 can be freely determined.

(第3の実施の形態)
図9は、本発明の第3の実施形態に係る半導体発光素子の構成を例示する模式的断面図である。
図9に表したように、本発明の第3の実施形態に係る半導体発光素子103aにおいては、n型半導体層1と、第2n側電極膜7bと、の間に、n側透明電極(透明電極)7tが設けられている。これ以外は、第1及び第2の実施形態に係る半導体発光素子と同様とすることができるので説明を省略する。なお、同図においては、図1に例示した基板10、積層構造体1s及びp側電極4は省略されている。
(Third embodiment)
FIG. 9 is a schematic cross-sectional view illustrating the configuration of a semiconductor light emitting element according to the third embodiment of the invention.
As shown in FIG. 9, in the semiconductor light emitting device 103a according to the third embodiment of the present invention, an n-side transparent electrode (transparent) is interposed between the n-type semiconductor layer 1 and the second n-side electrode film 7b. Electrode) 7t is provided. Except for this, the semiconductor light emitting device according to the first and second embodiments can be the same as the semiconductor light emitting device, and a description thereof will be omitted. In the figure, the substrate 10, the laminated structure 1s, and the p-side electrode 4 illustrated in FIG. 1 are omitted.

n側透明電極7tは、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも1つを含み、n型コンタクト層及び第2n側電極膜7bと電気的に接触している。透明電極とは、透過させる発光波長よりも大きなバンドギャップを持つ物質か、透過させる発光波長における吸収係数の逆数よりも膜厚を十分薄くした金属膜を指す。   The n-side transparent electrode 7t includes at least one of nickel, indium tin oxide, and zinc oxide, and is in electrical contact with the n-type contact layer and the second n-side electrode film 7b. The transparent electrode refers to a substance having a band gap larger than the emission wavelength to be transmitted or a metal film having a film thickness sufficiently thinner than the reciprocal of the absorption coefficient at the emission wavelength to be transmitted.

n側透明電極7tは、半導体発光素子内で反射された発光層3からの光を透過させて、第2n側電極膜7bで反射させる役割と、n型半導体層1と良好な電気特性で接触する役割と、第1n側電極膜7aで用いられる銀やアルミニウムがn型半導体層1と反応又はn型半導体層1内に拡散することを防ぐ役割と、をしているため、第2n側電極膜7bと実質的に同じ形状であることが好ましい。n側透明電極7tの膜厚は、特に限定されるものではなく、例えば1nmから500nmの間で選ぶことができる。   The n-side transparent electrode 7t transmits light from the light-emitting layer 3 reflected in the semiconductor light-emitting element and reflects it by the second n-side electrode film 7b, and is in contact with the n-type semiconductor layer 1 with good electrical characteristics. And the role of preventing the silver or aluminum used in the first n-side electrode film 7a from reacting with the n-type semiconductor layer 1 or diffusing into the n-type semiconductor layer 1, so that the second n-side electrode It is preferable that the shape is substantially the same as that of the film 7b. The film thickness of the n-side transparent electrode 7t is not particularly limited, and can be selected from 1 nm to 500 nm, for example.

このような構成を有する本実施形態に係る半導体発光素子103aは、n側電極7において透明電極を設けることにより、反射特性と電気特性を両立させ、且つ高い信頼性を得ることができる。   The semiconductor light emitting element 103a according to the present embodiment having such a configuration can provide both high reflection characteristics and high electrical characteristics by providing a transparent electrode in the n-side electrode 7.

図10は、本発明の第3の実施形態に係る別の半導体発光素子の構成を例示する模式的断面図である。
図10に表したように、本発明の第3の実施形態に係る別の半導体発光素子103bにおいては、p型半導体層2とp側電極4との間に、p側透明電極(透明電極)4tが設けられている。これ以外は、第1及び第2の実施形態に係る半導体発光素子と同様とすることができるので説明を省略する。なお、同図においては、図1に例示した基板10及びn側電極7は省略されている。
FIG. 10 is a schematic cross-sectional view illustrating the configuration of another semiconductor light emitting element according to the third embodiment of the invention.
As shown in FIG. 10, in another semiconductor light emitting device 103 b according to the third embodiment of the present invention, a p-side transparent electrode (transparent electrode) is interposed between the p-type semiconductor layer 2 and the p-side electrode 4. 4t is provided. Except for this, the semiconductor light emitting device according to the first and second embodiments can be the same as the semiconductor light emitting device, and a description thereof will be omitted. In the figure, the substrate 10 and the n-side electrode 7 illustrated in FIG. 1 are omitted.

図10に例示した具体例では、p側電極4が第2p側電極膜4bを有する場合であり、この場合、p型半導体層2と第2p側電極膜4bとの間に、p側透明電極4tが設けられる。
また、図10に例示した具体例では、p側透明電極4tは、p側電極4(第2p側電極膜4b)の全面に渡って設けられているが、本発明はこれに限らず、p側電極4(第2p側電極膜4b)の少なくとも一部と、p型半導体層2と、の間に、p側透明電極7tを設けることができる。
In the specific example illustrated in FIG. 10, the p-side electrode 4 includes the second p-side electrode film 4b. In this case, the p-side transparent electrode is interposed between the p-type semiconductor layer 2 and the second p-side electrode film 4b. 4t is provided.
In the specific example illustrated in FIG. 10, the p-side transparent electrode 4 t is provided over the entire surface of the p-side electrode 4 (second p-side electrode film 4 b), but the present invention is not limited to this. A p-side transparent electrode 7 t can be provided between at least a part of the side electrode 4 (second p-side electrode film 4 b) and the p-type semiconductor layer 2.

p側透明電極4tは、ニッケル、酸化インジウムスズ、酸化亜鉛の少なくとも1つを含み、p型コンタクト層とp側電極4(第2p側電極膜4b)と電気的に接触している。   The p-side transparent electrode 4t contains at least one of nickel, indium tin oxide, and zinc oxide, and is in electrical contact with the p-type contact layer and the p-side electrode 4 (second p-side electrode film 4b).

p側透明電極4tは、発光層3からの光を透過させて、p側電極4(第2p側電極膜4b)で反射させる役割と、p型半導体層2と良好な電気特性で接触する役割と、第2p側電極膜4bで用いられる銀やアルミニウムがp型半導体層2と反応又はp型半導体層2内に拡散することを防ぐ役割と、をしているため、p側電極4(第2p側電極膜4b)と実質的に同じ形状であることが好ましい。p側透明電極4tの膜厚は、特に限定されるものではなく、例えば1nmから500nmの間で選ぶことができる。   The p-side transparent electrode 4t transmits light from the light emitting layer 3 and reflects it by the p-side electrode 4 (second p-side electrode film 4b), and contacts the p-type semiconductor layer 2 with good electrical characteristics. And the role of preventing silver or aluminum used in the second p-side electrode film 4b from reacting with the p-type semiconductor layer 2 or diffusing into the p-type semiconductor layer 2, so that the p-side electrode 4 (first It is preferable that the shape is substantially the same as that of the 2p-side electrode film 4b). The film thickness of the p-side transparent electrode 4t is not particularly limited, and can be selected from 1 nm to 500 nm, for example.

このような構成を有する本実施形態に係る半導体発光素子103bは、p側電極4において透明電極を設けることにより、反射特性と電気特性を両立させ、且つ高い信頼性を得ることができる。   The semiconductor light emitting element 103b according to the present embodiment having such a configuration can provide both the reflection characteristics and the electric characteristics and can obtain high reliability by providing a transparent electrode in the p-side electrode 4.

なお、本実施形態に係る半導体発光素子において、n側電極7とp側電極4の両方に透明電極を設けても良い。これにより、さらに光出力が高く、電気特性の安定した信頼性の高い半導体発光素子が実現できる。   In the semiconductor light emitting device according to this embodiment, a transparent electrode may be provided on both the n-side electrode 7 and the p-side electrode 4. As a result, a highly reliable semiconductor light emitting device with higher light output and stable electrical characteristics can be realized.

すなわち、本実施形態に係る半導体発光素子は、n型半導体層1とn側電極7との間、及び、p型半導体層2とp側電極4との間の少なくともいずれかの、少なくとも一部に設けられた透明電極をさらに備えることができる。   In other words, the semiconductor light emitting device according to this embodiment is at least a part of at least one of between the n-type semiconductor layer 1 and the n-side electrode 7 and between the p-type semiconductor layer 2 and the p-side electrode 4. The transparent electrode provided in can be further provided.

そして、既に説明した半導体発光素子101、101a、101b、102、のいずれかにおいて、この透明電極(n側透明電極7t及びp側透明電極4tの少なくともいずれか)を設けることができる。   In any of the semiconductor light emitting devices 101, 101a, 101b, and 102 already described, this transparent electrode (at least one of the n-side transparent electrode 7t and the p-side transparent electrode 4t) can be provided.

(第4の実施の形態)
図11は、本発明の第4の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図11に表したように、本発明の第4の実施形態に係る半導体発光装置104においては、発光層3を挟む半導体層、すなわち、積層構造体1sが斜面であるテーパ形状部1tを有し、それに伴い、誘電体積層膜11がテーパ形状部1tを斜めに被覆している。すなわち、積層構造体1sは、第1及び第2半導体層1、2の層面に対して傾斜したテーパ形状部1tを有している。
これ以外は、第1の実施形態に係る半導体発光素子101と同様とすることができるので説明を省略する。
(Fourth embodiment)
FIG. 11 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to the fourth embodiment of the invention.
As shown in FIG. 11, in the semiconductor light emitting device 104 according to the fourth embodiment of the present invention, the semiconductor layer sandwiching the light emitting layer 3, that is, the stacked structure 1s has a tapered portion 1t having an inclined surface. Accordingly, the dielectric laminated film 11 covers the tapered portion 1t obliquely. That is, the laminated structure 1 s has a tapered portion 1 t that is inclined with respect to the layer surfaces of the first and second semiconductor layers 1 and 2.
Other than this, since it can be the same as that of the semiconductor light emitting device 101 according to the first embodiment, description thereof is omitted.

n型半導体層1、発光層3及びp型半導体層2の積層構造体1sにおいて、同じ主面1aの側にn側電極7とp側電極4とを設けるために、p型半導体層2及び発光層3と、n型半導体層1との間には段差が設けられる。この時、この段差部分にも誘電体積層膜11が設けられるが、誘電体積層膜11の厚さは、この段差部分で薄くなり、これにより誘電体積層膜11の反射特性が影響を受ける。   In the laminated structure 1s of the n-type semiconductor layer 1, the light emitting layer 3, and the p-type semiconductor layer 2, in order to provide the n-side electrode 7 and the p-side electrode 4 on the same main surface 1a side, A step is provided between the light emitting layer 3 and the n-type semiconductor layer 1. At this time, the dielectric laminated film 11 is also provided at the step portion. However, the thickness of the dielectric laminated film 11 is reduced at the step portion, and the reflection characteristics of the dielectric laminated film 11 are affected thereby.

この時、本実施形態に係る半導体発光素子104においては、段差部分をテーパ形状とすることで、この影響を可及的に抑制し、高い反射率を維持できる。   At this time, in the semiconductor light emitting device 104 according to the present embodiment, the step portion is formed into a tapered shape, thereby suppressing this influence as much as possible and maintaining a high reflectance.

すなわち、発光層3を挟む半導体層断面に入射した発光光は、半導体層断面に垂直方向に形成された誘電体積層膜11の膜厚の影響を受けるため、上記の段差部分で設計膜厚よりも薄い方向にずれた誘電体積層膜11の影響を受けることになる。   That is, the emitted light incident on the cross section of the semiconductor layer sandwiching the light emitting layer 3 is affected by the film thickness of the dielectric laminated film 11 formed in the direction perpendicular to the cross section of the semiconductor layer. Is also affected by the dielectric laminated film 11 shifted in the thin direction.

この時、段差部分をテーパ形状とすることで、この影響を抑制し、高い反射率を維持できる。テーパの角度は小さいほど、すなわちテーパ形状部1tの斜面が緩いほど、半導体層断面における誘電体積層膜は設計どおりに機能する。   At this time, this step can be suppressed and the high reflectance can be maintained by forming the stepped portion into a tapered shape. The smaller the taper angle, that is, the gentler the inclined surface of the tapered portion 1t, the more the dielectric laminated film in the semiconductor layer cross section functions as designed.

図12は、本発明の第4の実施形態に係る半導体発光素子の特性を例示するグラフ図である。
すなわち、同図は、テーパの角度と誘電体積層膜11の反射率の関係の計算結果を例示しており、横軸はテーパの角度を表し、縦軸は誘電体積層膜11の反射率を表す。ここで、テーパの角度は、積層構造体1sの主面1aとテーパ形状部1tの面とのなす角度であり、テーパの角度が小さいほど、テーパ形状部1tの傾斜が緩やかな斜面となり、テーパの角度が90度の時は、n型半導体層1及びp型半導体層2の段差部は階段状の側面を有する。そして、同図は、第1の実施形態に係る半導体発光素子101で説明した設計条件を用いた計算結果を例示している。
FIG. 12 is a graph illustrating characteristics of the semiconductor light emitting element according to the fourth embodiment of the invention.
That is, this figure illustrates the calculation result of the relationship between the taper angle and the reflectance of the dielectric multilayer film 11, the horizontal axis represents the taper angle, and the vertical axis represents the reflectance of the dielectric multilayer film 11. Represent. Here, the taper angle is an angle formed between the main surface 1a of the laminated structure 1s and the surface of the taper-shaped portion 1t. The smaller the taper angle, the gentler the inclination of the taper-shaped portion 1t, and the taper. When the angle is 90 degrees, the step portions of the n-type semiconductor layer 1 and the p-type semiconductor layer 2 have stepped side surfaces. And the figure has illustrated the calculation result using the design conditions demonstrated with the semiconductor light-emitting device 101 which concerns on 1st Embodiment.

図12に表したように、テーパの角度が約40度以下の場合は、高い反射特性を示しているが、テーパの角度が40度よりも大きくなると、誘電体積層膜11の膜厚が薄すぎるため、設計どおりの高い反射特性を示さなくなる。
なお、このテーパの角度に対する高い反射特性のマージンは、積層する2種類の誘電体の屈折率比が大きいほど広くなる。
As shown in FIG. 12, when the taper angle is about 40 degrees or less, high reflection characteristics are shown. However, when the taper angle is larger than 40 degrees, the film thickness of the dielectric multilayer film 11 is thin. Therefore, the high reflection characteristics as designed are not exhibited.
Note that the margin of high reflection characteristics with respect to the taper angle becomes wider as the refractive index ratio of the two types of dielectrics to be stacked increases.

また、テーパ形状部1tを設けることで、発光層3を挟む半導体層断面における誘電体積層膜11の段切れを防ぐことができる。   Further, by providing the tapered portion 1t, it is possible to prevent disconnection of the dielectric laminated film 11 in the cross section of the semiconductor layer sandwiching the light emitting layer 3.

テーパ形状部1tのテーパの角度は、半導体発光素子の素子面積や発光特性、加工精度などに基づいて適切に定めることができる。   The taper angle of the tapered portion 1t can be appropriately determined based on the element area, light emission characteristics, processing accuracy, and the like of the semiconductor light emitting element.

(第5の実施形態)
図13は、本発明の第5の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図14は、本発明の第5の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図15は、図14に続く工程順模式的断面図である。
図16は、図15に続く工程順模式的断面図である。
(Fifth embodiment)
FIG. 13 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to the fifth embodiment of the invention.
FIG. 14 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the fifth embodiment of the invention.
15 is a schematic cross-sectional view in order of the steps, following FIG.
16 is a schematic cross-sectional view in order of the steps, following FIG.

図13に表したように、本発明の第5の実施形態に係る半導体発光素子105においては、第2p側電極膜4bから露出したp型半導体層2(p型コンタクト層)の上に、第1p側電極膜4aが接触しており、これらの電極と接触している以外のp型コンタクト層上の領域に、誘電体膜11aが設けられている。そして、第2p側電極膜4bを覆い、誘電体膜11aの一部と接して、第1p側電極膜4aが設けられている。そして、誘電体膜11aを覆い、第1p側電極膜4a、第1n側電極膜7a及び第2n側電極膜7bの一部を露出するように、既に説明した誘電体積層膜11が設けられている。   As shown in FIG. 13, in the semiconductor light emitting device 105 according to the fifth embodiment of the present invention, the p-type semiconductor layer 2 (p-type contact layer) exposed from the second p-side electrode film 4b is The 1p-side electrode film 4a is in contact, and a dielectric film 11a is provided in a region on the p-type contact layer other than in contact with these electrodes. The first p-side electrode film 4a is provided so as to cover the second p-side electrode film 4b and to be in contact with a part of the dielectric film 11a. Then, the already described dielectric laminated film 11 is provided so as to cover the dielectric film 11a and expose a part of the first p-side electrode film 4a, the first n-side electrode film 7a, and the second n-side electrode film 7b. Yes.

すなわち、半導体発光素子105は、誘電体積層膜11と、n側電極7及びp側電極4から露出したn型半導体層1及びp型半導体層2の少なくとも一部と、の間に設けられた誘電体膜11aをさらに備える。   That is, the semiconductor light emitting element 105 is provided between the dielectric multilayer film 11 and at least a part of the n-type semiconductor layer 1 and the p-type semiconductor layer 2 exposed from the n-side electrode 7 and the p-side electrode 4. A dielectric film 11a is further provided.

そして、前記誘電体膜11aは、誘電体積層膜11に覆われていない突出部を有し、この突出部の上に、n側電極7及びp側電極4の少なくともいずれかの一部が設けられている。本具体例においては、この突出部の上に、p側電極4の一部である第1p側電極膜4aが設けられ、突出部は第1p側電極膜4aにより被覆されている。
これ以外は、第2の実施形態に係る半導体発光素子102と同様とすることができるので説明を省略する。
The dielectric film 11a has a protruding portion that is not covered with the dielectric multilayer film 11, and at least a part of at least one of the n-side electrode 7 and the p-side electrode 4 is provided on the protruding portion. It has been. In this specific example, a first p-side electrode film 4a which is a part of the p-side electrode 4 is provided on the protruding portion, and the protruding portion is covered with the first p-side electrode film 4a.
Other than this, since it can be the same as that of the semiconductor light emitting device 102 according to the second embodiment, the description thereof is omitted.

本実施形態に係る半導体発光素子105においては、第1p側電極膜4aは、第2p側電極膜4bと、第2p側電極膜4b及び誘電体膜11aの間に露出したp型コンタクト層と、誘電体膜11aの一部と、を被覆している。   In the semiconductor light emitting device 105 according to the present embodiment, the first p-side electrode film 4a includes a second p-side electrode film 4b, a p-type contact layer exposed between the second p-side electrode film 4b and the dielectric film 11a, Part of the dielectric film 11a.

これにより、第2p側電極膜4bが第1p側電極膜4aで覆われることで、外気や誘電体膜11aから隔離されるため、水分やイオン不純物に晒されにくくなり、第2p側電極膜4bのマイグレーションや酸化、硫化反応を抑えることができる。   Thus, since the second p-side electrode film 4b is covered with the first p-side electrode film 4a, it is isolated from the outside air and the dielectric film 11a, so that it is difficult to be exposed to moisture and ionic impurities, and the second p-side electrode film 4b. Migration, oxidation, and sulfurization reactions can be suppressed.

また、n側電極7に対向する側の第2p側電極膜4b端部のすぐ横に第1p側電極膜4aが形成され、第2p側電極膜4bのすぐ横に電流経路ができるため、第2p側電極膜4bへの電流集中が緩和される。   In addition, since the first p-side electrode film 4a is formed right next to the end of the second p-side electrode film 4b on the side facing the n-side electrode 7, and a current path is formed right next to the second p-side electrode film 4b, Current concentration on the 2p-side electrode film 4b is alleviated.

同時に、第2p側電極膜4b端部に対向する誘電体膜11a端部付近に、p型半導体層2と第1p側電極膜4aで挟まれた領域ができるため、誘電体膜11aを挟んでp型半導体層2と第1p側電極膜4aとの間に弱い電界がかかる。その結果、第2p側電極膜4bから誘電体膜11aにかけて、電界が徐々に弱くなる構造を作ることができるため、この領域における電界集中を緩和することができる。   At the same time, a region sandwiched between the p-type semiconductor layer 2 and the first p-side electrode film 4a is formed near the end of the dielectric film 11a facing the end of the second p-side electrode film 4b. A weak electric field is applied between the p-type semiconductor layer 2 and the first p-side electrode film 4a. As a result, a structure in which the electric field gradually decreases from the second p-side electrode film 4b to the dielectric film 11a can be created, so that the electric field concentration in this region can be reduced.

さらに、製造工程に特別な工夫は必要なく、従来と同じ工程、工程数で形成できる。これらの効果により、半導体発光素子のリーク電流低減、絶縁特性向上、耐圧特性向上、発光強度の向上、寿命の増大、高いスループット、低コストを実現することができる。   Further, no special device is required in the manufacturing process, and the manufacturing process can be performed with the same number of processes and the same number of processes. Due to these effects, it is possible to reduce the leakage current, improve the insulation characteristics, improve the withstand voltage characteristics, improve the light emission intensity, increase the life, high throughput, and low cost of the semiconductor light emitting device.

第1p側電極膜4aとp型半導体層2の最上層となるp型コンタクト層の間の電気特性は、第2p側電極膜4bとp型コンタクト層の間よりもオーミック性が悪く、コンタクト抵抗が大きいほうが好ましい。これによって、第2p側電極膜4b直下に位置する発光層3に効率良く電流を注入することができ、第2p側電極膜4b直下から発光した光を高効率に基板側へ反射させることができるため、光取り出し効率を向上させることができる。   The electrical characteristics between the first p-side electrode film 4a and the p-type contact layer which is the uppermost layer of the p-type semiconductor layer 2 are less ohmic than those between the second p-side electrode film 4b and the p-type contact layer, and contact resistance Is larger. As a result, current can be efficiently injected into the light emitting layer 3 located immediately below the second p-side electrode film 4b, and light emitted from directly below the second p-side electrode film 4b can be reflected to the substrate side with high efficiency. Therefore, the light extraction efficiency can be improved.

既に説明したように、第1p側電極膜4aは、第2p側電極膜4bと、第2p側電極膜4b及び誘電体膜11aの間に露出したp型コンタクト層と、誘電体膜11aの一部と、を被覆しているが、特に、n側電極7に対向する側の誘電体膜11aは全域に渡って被覆していることが好ましい。
そして、第1p側電極膜4aが誘電体膜11a上を被覆する長さは、製造工程上のパターン合わせ精度、反射膜として機能する第2p側電極膜4bの面積確保を考慮して、0.5μmから10μmの間が好ましい。
As already described, the first p-side electrode film 4a includes the second p-side electrode film 4b, the p-type contact layer exposed between the second p-side electrode film 4b and the dielectric film 11a, and one of the dielectric films 11a. In particular, the dielectric film 11a on the side facing the n-side electrode 7 is preferably covered over the entire area.
The length of the first p-side electrode film 4a covering the dielectric film 11a is set to 0. 0 in consideration of pattern alignment accuracy in the manufacturing process and securing the area of the second p-side electrode film 4b functioning as a reflective film. It is preferably between 5 μm and 10 μm.

以下、本実施形態に係る半導体発光素子105の製造方法の具体例について説明する。 まず、図14(a)に表したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによってp型半導体層2と発光層3を取り除く。   Hereinafter, a specific example of the method for manufacturing the semiconductor light emitting device 105 according to this embodiment will be described. First, as illustrated in FIG. 14A, light emission from the p-type semiconductor layer 2 is performed by dry etching using a mask until the n-type contact layer is exposed on the surface in a partial region of the p-type semiconductor layer 2. Layer 3 is removed.

次に、図14(b)に示すように、熱CVD装置を用いて、誘電体膜11aとなるSiOを100nmの膜厚で半導体上に形成する。 Next, as shown in FIG. 14B, SiO 2 to be the dielectric film 11a is formed on the semiconductor with a film thickness of 100 nm using a thermal CVD apparatus.

次に、図14(c)に表したように、オーミック特性を有するn側電極領域、すなわち、第1n側電極膜7aの形成を行う。すなわち、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、露出したn型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除く。SiO膜が取り除かれた領域に、真空蒸着装置を用いてオーミックコンタクト領域となる、例えば、Ti/Al/Ni/Auからなる第1n側電極膜7aを500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。 Next, as shown in FIG. 14C, an n-side electrode region having ohmic characteristics, that is, a first n-side electrode film 7a is formed. That is, a patterned lift-off resist (not shown) is formed on the semiconductor layer, and a part of the exposed SiO 2 film on the n-type contact layer is removed by an ammonium fluoride treatment. A first n-side electrode film 7a made of, for example, Ti / Al / Ni / Au, having a thickness of 500 nm, is formed in the region from which the SiO 2 film has been removed by using a vacuum vapor deposition apparatus, and is formed at a thickness of 550 ° C. Sintering is performed in a nitrogen atmosphere.

続いて、p側電極4を形成するため、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除く。 Subsequently, in order to form the p-side electrode 4, a patterned lift-off resist (not shown) is formed on the semiconductor layer, and a part of the SiO 2 film on the p-type contact layer is removed by ammonium fluoride treatment.

その際、後述する第2p側電極膜4bのAgと、誘電体膜11aのSiO膜との間に、p型コンタクト層が露出するよう、フッ化アンモンの処理時間を調整する。具体的な一例では、エッチングレートが400nm/minの場合、Agを形成する領域のSiO膜を取り除くための時間と、上記領域のすぐ脇に位置するp型コンタクト層を1μm幅で露出させるオーバーエッチングの時間の合計は、3分程度となる。
SiO膜が取り除かれた領域に、真空蒸着装置を用いて第2p側電極膜4bとして、例えば、Agを200nmの膜厚で形成し、リフトオフ後に350℃の窒素雰囲気でシンター処理を行う。
At that time, the processing time of ammonium fluoride is adjusted so that the p-type contact layer is exposed between Ag of the second p-side electrode film 4b described later and the SiO 2 film of the dielectric film 11a. As a specific example, when the etching rate is 400 nm / min, the time for removing the SiO 2 film in the Ag forming region and the over-exposure for exposing the p-type contact layer located immediately beside the region with a width of 1 μm. The total etching time is about 3 minutes.
For example, Ag is formed to a thickness of 200 nm as the second p-side electrode film 4b in the region from which the SiO 2 film has been removed by using a vacuum deposition apparatus, and a sintering process is performed in a nitrogen atmosphere at 350 ° C. after lift-off.

次に、図15(a)に表したように、高効率反射特性を有するn側電極領域を形成する。すなわち、オーミック特性を有するn側電極領域である第1n側電極膜7aの、p側電極4とは反対側のn型コンタクト層上の領域が開口されたリフトオフ用レジストを形成する。n型コンタクト層上のSiO膜の一部をフッ化アンモン処理で取り除き、真空蒸着装置を用いて、例えば、Al/Ni/Auを形成し、その後リフトオフして、高効率反射膜となる第2n側電極膜7bが形成される。 Next, as shown in FIG. 15A, an n-side electrode region having high efficiency reflection characteristics is formed. That is, a lift-off resist is formed in which a region on the n-type contact layer on the side opposite to the p-side electrode 4 of the first n-side electrode film 7a which is an n-side electrode region having ohmic characteristics is opened. A part of the SiO 2 film on the n-type contact layer is removed by an ammonium fluoride treatment, and, for example, Al / Ni / Au is formed using a vacuum deposition apparatus, and then lifted off to form a high-efficiency reflective film. A 2n-side electrode film 7b is formed.

次に、図15(b)に表したように、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、Agが形成された領域全体と、Agのすぐ横にある表面に露出されたp型コンタクト層の領域全体と、誘電体膜11aのSiO膜の一部を被覆するように、第1p側電極膜4aとして、例えば、Pt/Auを500nmの膜厚で形成し、p側電極4を形成する。 Next, as shown in FIG. 15B, a patterned lift-off resist (not shown) was formed on the semiconductor layer, and was exposed on the entire region where Ag was formed and on the surface immediately next to Ag. For example, Pt / Au is formed to a thickness of 500 nm as the first p-side electrode film 4a so as to cover the entire region of the p-type contact layer and a part of the SiO 2 film of the dielectric film 11a. The electrode 4 is formed.

さらに、図15(c)に表したように、図示しない同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、高効率反射特性を有するn側電極7の第2n側電極膜7bと、オーミック特性を有するn側電極7の第1n側電極膜7aと、を覆うように、例えば、Ti/Pt/Auを500nmで形成し、n側パッド75を形成する。   Further, as shown in FIG. 15C, a lift-off resist (not shown) that is similarly patterned is formed on the semiconductor layer, and the second n-side electrode film 7b of the n-side electrode 7 having high-efficiency reflection characteristics is formed. For example, Ti / Pt / Au is formed with a thickness of 500 nm so as to cover the first n-side electrode film 7a of the n-side electrode 7 having characteristics, and an n-side pad 75 is formed.

そして、図16に表したように、真空蒸着装置を用いて、誘電体積層膜11となるSiOとTiOの組み合わせを5ペア、合計10層を半導体上に形成する。それぞれの膜厚は、それぞれの屈折率をn、発光層3からの発光波長をλとして、λ/(4n)と表される。その上にパターニングされたレジストを形成し、フッ化アンモン処理でp側電極4とn側電極7が露出するように誘電体を除去し、誘電体積層膜11を形成する。誘電体積層膜11は、p側電極4とn側電極7が露出するようにリフトオフ法で形成しても良い。 Then, as shown in FIG. 16, five pairs of SiO 2 and TiO 2 to be the dielectric laminated film 11 and a total of 10 layers are formed on the semiconductor by using a vacuum deposition apparatus. Each film thickness is expressed as λ / (4n) where n is the refractive index and λ is the wavelength of light emitted from the light emitting layer 3. A patterned resist is formed thereon, and the dielectric is removed by the ammonium fluoride treatment so that the p-side electrode 4 and the n-side electrode 7 are exposed, and a dielectric laminated film 11 is formed. The dielectric laminated film 11 may be formed by a lift-off method so that the p-side electrode 4 and the n-side electrode 7 are exposed.

このようにして、本実施形態に係る半導体発光素子105が作製できる。   Thus, the semiconductor light emitting device 105 according to this embodiment can be manufactured.

本実施形態に係る半導体発光素子105においては、第1n側電極膜7a及び第2p側電極膜4bを形成する前に誘電体膜11aを半導体層上に形成できる構成なので、電極形成工程で電極と半導体層の界面に付着するコンタミネーションを大幅に減らすことができるため、信頼性や歩留り、電気特性、光学特性を向上させることができる。   In the semiconductor light emitting device 105 according to the present embodiment, the dielectric film 11a can be formed on the semiconductor layer before the first n-side electrode film 7a and the second p-side electrode film 4b are formed. Since contamination that adheres to the interface of the semiconductor layer can be greatly reduced, reliability, yield, electrical characteristics, and optical characteristics can be improved.

なお、半導体発光素子105において、第1p側電極膜4aのp型コンタクト層に接触する側は、第2p側電極膜4bの保護膜や発光光に対する反射膜として機能するように、耐環境性が高く且つ比較的反射率の高い白金(Pt)やロジウム(Rh)を用いることが好ましい。   In the semiconductor light emitting device 105, the side of the first p-side electrode film 4a that contacts the p-type contact layer functions as a protective film for the second p-side electrode film 4b and a reflection film for the emitted light. It is preferable to use platinum (Pt) or rhodium (Rh) which is high and has a relatively high reflectance.

第1p側電極膜4aが誘電体膜11aを被覆する長さが大きい場合は、誘電体膜11aを介した電界の緩和構造を得る上で有利であるが、n側電極7とショートする危険が高くなる。一方、短い場合は、n側電極7とショートする危険は低くなる。   When the length of the first p-side electrode film 4a covering the dielectric film 11a is large, it is advantageous in obtaining an electric field relaxation structure via the dielectric film 11a, but there is a risk of short-circuiting with the n-side electrode 7. Get higher. On the other hand, when it is short, the risk of shorting with the n-side electrode 7 is reduced.

誘電体膜11aによる、誘電体積層膜11の反射率への影響はほとんどなく、誘電体積層膜11において異なる屈折率の誘電体が複数ペア積層されていれば、設計反射率は十分高められる。本実施形態に係る半導体発光素子105において、誘電体膜11aと誘電体積層膜11とが重ね合わさった領域の設計反射率は、例えば99.5%である。   The dielectric film 11a has almost no influence on the reflectivity of the dielectric multilayer film 11, and if a plurality of pairs of dielectrics having different refractive indexes are laminated in the dielectric multilayer film 11, the design reflectivity can be sufficiently increased. In the semiconductor light emitting device 105 according to the present embodiment, the design reflectance of the region where the dielectric film 11a and the dielectric multilayer film 11 are overlapped is, for example, 99.5%.

なお、第2n側電極膜7bは、SiO膜を除去せずに誘電体膜11aの上に形成しても良い。 The second n-side electrode film 7b may be formed on the dielectric film 11a without removing the SiO 2 film.

(第6の実施形態)
図17は、本発明の第6の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図18は、本発明の第6の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図19は、図18に続く工程順模式的断面図である。
(Sixth embodiment)
FIG. 17 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to the sixth embodiment of the invention.
FIG. 18 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the sixth embodiment of the invention.
FIG. 19 is a schematic cross-sectional view in order of the processes following FIG.

図17に表したように、本発明の第6の実施形態に係る半導体発光素子106の構造は、第2の実施形態に係る半導体発光素子102の構成と同様である。ただし、本実施形態に係る半導体発光素子106においては、前記第2p側電極膜4bは、前記第2n側電極膜7bと同じ材料で構成されている。   As shown in FIG. 17, the structure of the semiconductor light emitting device 106 according to the sixth embodiment of the present invention is the same as the configuration of the semiconductor light emitting device 102 according to the second embodiment. However, in the semiconductor light emitting device 106 according to the present embodiment, the second p-side electrode film 4b is made of the same material as the second n-side electrode film 7b.

この場合、p側電極4の高効率反射特性の第2p側電極膜4bと、高効率反射特性の第2n側電極膜7bと、は同時に形成することができる。   In this case, the second p-side electrode film 4b having high efficiency reflection characteristics of the p-side electrode 4 and the second n-side electrode film 7b having high efficiency reflection characteristics can be formed simultaneously.

以下、本実施形態に係る半導体発光素子106の製造方法について説明する。
まず、図18(a)に表したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによってp型半導体層2と発光層3を取り除く。
Hereinafter, a method for manufacturing the semiconductor light emitting device 106 according to this embodiment will be described.
First, as illustrated in FIG. 18A, light emission from the p-type semiconductor layer 2 is performed by dry etching using a mask until the n-type contact layer is exposed on the surface in a partial region of the p-type semiconductor layer 2. Layer 3 is removed.

次に、図18(b)に表したように、オーミック特性を有するn側電極領域の第1n側電極膜7aを形成するため、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、n型コンタクト層上に、例えば、Ti/Al/Ni/Auからなる第1n側電極膜7aを500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。   Next, as shown in FIG. 18B, in order to form the first n-side electrode film 7a in the n-side electrode region having ohmic characteristics, a patterned lift-off resist (not shown) is formed on the semiconductor layer. On the n-type contact layer, for example, a first n-side electrode film 7a made of Ti / Al / Ni / Au is formed to a thickness of 500 nm, and a sintering process is performed in a nitrogen atmosphere at 550 ° C.

続いて、p側電極4と高効率反射特性を有するn側電極領域を同時に形成する。
すなわち、オーミック特性を有するn側電極領域である第1n側電極膜7aに対し、pコンタクト層とは反対側のnコンタクト層上の領域とp型コンタクト層の一部が開口されたリフトオフ用レジストを形成する。
Subsequently, the p-side electrode 4 and the n-side electrode region having high efficiency reflection characteristics are formed simultaneously.
That is, with respect to the first n-side electrode film 7a, which is an n-side electrode region having ohmic characteristics, a lift-off resist in which a region on the n-contact layer opposite to the p-contact layer and a part of the p-type contact layer are opened. Form.

ここで、パターンの位置合わせ精度を考慮して、pコンタクト層に対向する側のオーミック特性を有するn側電極(第1n側電極膜7a)の上の一部が開口しても良い。
逆に、オーミック特性を有するn側電極(第1n側電極膜7a)の上に、高効率反射特性を有するn側電極(第2n側電極膜7b)が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計しても良い。
Here, in consideration of pattern alignment accuracy, a part of the n-side electrode (first n-side electrode film 7a) having ohmic characteristics on the side facing the p-contact layer may be opened.
On the contrary, both electrodes are positioned so that the n-side electrode (second n-side electrode film 7b) having high-efficiency reflection characteristics does not run on the n-side electrode (first n-side electrode film 7a) having ohmic characteristics. You may design so that it may leave | separate slightly in consideration of the alignment precision.

また、オーミック特性を有するn側電極(第1n側電極膜7a)の上の一部、又は、全体を覆うように、高効率反射特性を有するn側電極(第2n側電極膜7b)が形成されるように設計しても良い。   In addition, an n-side electrode (second n-side electrode film 7b) having high-efficiency reflection characteristics is formed so as to cover a part or the whole of the n-side electrode (first n-side electrode film 7a) having ohmic characteristics. It may be designed to be

そして、図18(c)に表したように、真空蒸着装置を用いて、例えば、Agからなる第2p側電極膜4b及び第2n側電極膜7bを200nmの膜厚で同時に形成し、350℃の窒素雰囲気でシンター処理を行う。   Then, as illustrated in FIG. 18C, for example, the second p-side electrode film 4 b and the second n-side electrode film 7 b made of Ag are simultaneously formed with a film thickness of 200 nm using a vacuum deposition apparatus, and the temperature is 350 ° C. Sintering is performed in a nitrogen atmosphere.

さらに、図19(a)に表したように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第2p側電極膜4bのAgが形成された領域に、例えば、Pt/Auを500nmの膜厚で形成し、p側電極4を形成する。   Further, as shown in FIG. 19A, similarly patterned lift-off resist is formed on the semiconductor layer, and, for example, Pt / Au of 500 nm is formed in the region of the second p-side electrode film 4b where Ag is formed. The p-side electrode 4 is formed.

次に、図19(b)に表したように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、高効率反射特性を有する第2n側電極膜7bとオーミック特性を有する第1n側電極膜7aの一部を覆うように、例えば、Ti/Pt/Auを500nmで形成し、n側パッド75を形成する。   Next, as shown in FIG. 19B, the same patterned lift-off resist is formed on the semiconductor layer, and the second n-side electrode film 7b having high-efficiency reflection characteristics and the first n-side electrode having ohmic characteristics are formed. For example, Ti / Pt / Au is formed at 500 nm so as to cover a part of the film 7a, and the n-side pad 75 is formed.

そして、図19(c)に表したように、真空蒸着装置を用いて、SiOとTiOの組み合わせを5ペア、合計10層を半導体上に形成する。それぞれの膜厚は、それぞれの屈折率をn、発光層3からの発光波長をλとして、λ/(4n)と表される。その上に、図示しないパターニングされたレジストを形成し、フッ化アンモン処理でp側電極4とn側電極7が露出するように誘電体を除去し、誘電体積層膜11を形成する。誘電体積層膜11は、p側電極4とn側電極7が露出するようにリフトオフ法で形成しても良い。
このようにして、本実施形態に係る半導体発光素子106が作製できる。
Then, as shown in FIG. 19C, using a vacuum deposition apparatus, five pairs of SiO 2 and TiO 2 are combined and a total of 10 layers are formed on the semiconductor. Each film thickness is expressed as λ / (4n) where n is the refractive index and λ is the wavelength of light emitted from the light emitting layer 3. A patterned resist (not shown) is formed thereon, and the dielectric is removed so that the p-side electrode 4 and the n-side electrode 7 are exposed by an ammonium fluoride treatment, thereby forming a dielectric laminated film 11. The dielectric laminated film 11 may be formed by a lift-off method so that the p-side electrode 4 and the n-side electrode 7 are exposed.
In this way, the semiconductor light emitting device 106 according to this embodiment can be manufactured.

本実施形態に係る半導体発光素子106においては、p側電極4の高効率反射特性の第2p側電極膜4bと、高効率反射特性の第2n側電極膜7bと、が同じ材料で構成され、そして、同時に形成されることを可能にしている。
これにより、工程数を減らすことができ、発光層で生じた光を効率良く外部に取り出すことができ、高いスループット、低コストの半導体発光素子及びその製造方法を提供することができる。
In the semiconductor light emitting device 106 according to the present embodiment, the second p-side electrode film 4b with high efficiency reflection characteristics of the p-side electrode 4 and the second n-side electrode film 7b with high efficiency reflection characteristics are made of the same material, And it enables it to be formed simultaneously.
Accordingly, the number of steps can be reduced, light generated in the light emitting layer can be efficiently extracted to the outside, and a high-throughput, low-cost semiconductor light-emitting device and a method for manufacturing the same can be provided.

(第7の実施形態)
図20は、本発明の第7の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図21は、本発明の第7の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図22は、図21に続く工程順模式的断面図である。
(Seventh embodiment)
FIG. 20 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to the seventh embodiment of the invention.
FIG. 21 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the seventh embodiment of the invention.
22 is a schematic cross-sectional view in order of the steps, following FIG.

図20に表したように、本発明の第7の実施形態に係る半導体発光素子107は、第3の実施形態に係る半導体装置103bの具体例である。すなわち、半導体発光素子106は、第2の実施形態に係る半導体発光素子102において、p側電極4とp型半導体層2との間にp側透明電極4tが設けられたものである。これ以外は、半導体発光素子102と同様なので説明を省略する。また、p側透明電極4tの構成、及び、その効果については、第3の実施形態に関して説明したので説明を省略する。   As shown in FIG. 20, the semiconductor light emitting element 107 according to the seventh embodiment of the present invention is a specific example of the semiconductor device 103b according to the third embodiment. That is, the semiconductor light emitting device 106 is obtained by providing the p-side transparent electrode 4t between the p-side electrode 4 and the p-type semiconductor layer 2 in the semiconductor light-emitting device 102 according to the second embodiment. Other than this, it is the same as the semiconductor light emitting device 102, and thus the description thereof is omitted. Further, the configuration of the p-side transparent electrode 4t and the effect thereof have been described with respect to the third embodiment, and thus the description thereof is omitted.

また、半導体発光素子107においては、第2p側電極膜4bと、高効率反射特性の第2n側電極膜7bとが同時に形成されるものである。   Further, in the semiconductor light emitting device 107, the second p-side electrode film 4b and the second n-side electrode film 7b having high efficiency reflection characteristics are formed at the same time.

以下、本実施形態に係る半導体発光素子107の製造方法について説明する。
まず、図21(a)に示したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。
Hereinafter, a method for manufacturing the semiconductor light emitting device 107 according to this embodiment will be described.
First, as shown in FIG. 21A, light emission from the p-type semiconductor layer 2 is performed by dry etching using a mask until the n-type contact layer is exposed on the surface in a partial region of the p-type semiconductor layer 2. Layer 3 is removed.

次に、図21(b)に表したように、オーミック特性を有するn側電極領域の第1n側電極膜7aを形成するため、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、n型コンタクト層上に、例えば、Ti/Al/Ni/Auからなる第1n側電極膜7aを500nmの膜厚で形成し、550℃の窒素雰囲気でシンター処理を行う。   Next, as shown in FIG. 21B, in order to form the first n-side electrode film 7a in the n-side electrode region having ohmic characteristics, a patterned lift-off resist (not shown) is formed on the semiconductor layer. On the n-type contact layer, for example, a first n-side electrode film 7a made of Ti / Al / Ni / Au is formed to a thickness of 500 nm, and a sintering process is performed in a nitrogen atmosphere at 550 ° C.

図21(c)に表したように、p側電極4のp側透明電極4tを形成するため、図示しないパターニングされたリフトオフ用レジストを半導体層上に形成し、p型コンタクト層上に、真空蒸着装置を用いて、p側透明電極4tとなる、例えば、酸化インジウムスズ(ITO)を100nmの膜厚で形成する。   As shown in FIG. 21C, in order to form the p-side transparent electrode 4t of the p-side electrode 4, a patterned lift-off resist (not shown) is formed on the semiconductor layer, and a vacuum is formed on the p-type contact layer. Using a vapor deposition device, for example, indium tin oxide (ITO) to be the p-side transparent electrode 4t is formed with a film thickness of 100 nm.

p側電極4及びn側電極7の高効率反射領域(第2p側電極膜4b及び第2n側電極膜7b)、を同時に形成するため、オーミック特性を有するn側電極領域である第1n側電極膜7aに対し、pコンタクト層上の透明電極4tとは反対側のnコンタクト層上の領域と透明電極4t上が開口されたリフトオフ用レジストを形成する。   The first n-side electrode which is an n-side electrode region having ohmic characteristics in order to simultaneously form the high-efficiency reflective regions (second p-side electrode film 4b and second n-side electrode film 7b) of the p-side electrode 4 and the n-side electrode 7. A lift-off resist having an opening on the transparent electrode 4t and a region on the n-contact layer opposite to the transparent electrode 4t on the p-contact layer is formed on the film 7a.

ここで、パターンの位置合わせ精度を考慮して、pコンタクト層に対向する側のオーミック特性を有するn側電極(第1n側電極膜7a)の上の一部が開口しても良い。
逆に、オーミック特性を有するn側電極(第1n側電極膜7a)の上に高効率反射特性を有するn側電極(第2n側電極膜7b)が乗り上げないよう、両電極がパターンの位置合わせ精度を考慮した分わずかに離れるように設計しても良い。
また、オーミック特性を有するn側電極(第1n側電極膜7a)の上の一部又は全体を覆うように、高効率反射特性を有するn側電極(第2n側電極膜7b)が形成されるように設計しても良い。
Here, in consideration of pattern alignment accuracy, a part of the n-side electrode (first n-side electrode film 7a) having ohmic characteristics on the side facing the p-contact layer may be opened.
On the contrary, both electrodes align the pattern so that the n-side electrode (second n-side electrode film 7b) having high-efficiency reflection characteristics does not run on the n-side electrode (first n-side electrode film 7a) having ohmic characteristics. You may design so that it may leave | separate slightly in consideration of the precision.
Further, an n-side electrode (second n-side electrode film 7b) having high-efficiency reflection characteristics is formed so as to cover a part or the whole of the n-side electrode (first n-side electrode film 7a) having ohmic characteristics. You may design as follows.

そして、図22(a)に表したように、真空蒸着装置を用いて第2p側電極膜4b及び第2n側電極膜7bとして、例えば、Al/Ni/Auを300nmの膜厚で形成する。   Then, as shown in FIG. 22A, for example, Al / Ni / Au is formed to a thickness of 300 nm as the second p-side electrode film 4b and the second n-side electrode film 7b by using a vacuum evaporation apparatus.

次に、図22(b)に表したように、同じくパターニングされたリフトオフ用レジストを半導体層上に形成し、第2p側電極膜4bとn側電極7の高効率反射領域全体とオーミック特性を有するn側電極7の一部を覆うように、例えば、Ti/Pt/Auを500nmの膜厚で形成し、第1p側電極膜4aとn側電極7のn側パッド75を形成する。   Next, as shown in FIG. 22B, the same patterned lift-off resist is formed on the semiconductor layer, and the entire high-efficiency reflective region and the ohmic characteristics of the second p-side electrode film 4b and the n-side electrode 7 are obtained. For example, Ti / Pt / Au is formed to a thickness of 500 nm so as to cover a part of the n-side electrode 7 having the first p-side electrode film 4 a and the n-side pad 75 of the n-side electrode 7.

そして、図22(c)に表したように、真空蒸着装置を用いて、SiOとTiOの組み合わせを5ペア、合計10層を半導体上に形成する。それぞれの膜厚は、それぞれの屈折率をn、発光層3からの発光波長をλとして、λ/(4n)と表される。その上にパターニングされたレジストを形成し、フッ化アンモン処理でp側電極4とn側電極7が露出するように誘電体を除去し、誘電体積層膜11を形成する。誘電体積層膜11は、p側電極4とn側電極7が露出するようにリフトオフ法で形成しても良い。
このようにして、本実施形態に係る半導体発光素子107が作製できる。
Then, as shown in FIG. 22C, using a vacuum deposition apparatus, five pairs of SiO 2 and TiO 2 are combined, and a total of 10 layers are formed on the semiconductor. Each film thickness is expressed as λ / (4n) where n is the refractive index and λ is the wavelength of light emitted from the light emitting layer 3. A patterned resist is formed thereon, and the dielectric is removed by the ammonium fluoride treatment so that the p-side electrode 4 and the n-side electrode 7 are exposed, and a dielectric laminated film 11 is formed. The dielectric laminated film 11 may be formed by a lift-off method so that the p-side electrode 4 and the n-side electrode 7 are exposed.
In this way, the semiconductor light emitting device 107 according to this embodiment can be manufactured.

本実施形態に係る半導体発光素子107においては、p側電極4及びn側電極7の高効率反射膜(第2p側電極膜4b及び第2n側電極膜7b)が同時形成されることができる。また、p側電極4の第1p側電極膜4aと、n側電極7のn側パッド75と、を同時形成することができる。
これにより、工程数を減らすことができ、発光層で生じた光を効率良く外部に取り出すことができ、高いスループット、低コストの半導体発光素子及びその製造方法を提供することができる。
In the semiconductor light emitting device 107 according to the present embodiment, the high-efficiency reflective films (second p-side electrode film 4b and second n-side electrode film 7b) of the p-side electrode 4 and the n-side electrode 7 can be formed simultaneously. Further, the first p-side electrode film 4a of the p-side electrode 4 and the n-side pad 75 of the n-side electrode 7 can be formed simultaneously.
Accordingly, the number of steps can be reduced, light generated in the light emitting layer can be efficiently extracted to the outside, and a high-throughput, low-cost semiconductor light-emitting device and a method for manufacturing the same can be provided.

(第8の実施形態)
図23は、本発明の第8の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図24は、本発明の第8の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図25は、図24に続く工程順模式的断面図である。
(Eighth embodiment)
FIG. 23 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to the eighth embodiment of the invention.
FIG. 24 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the eighth embodiment of the invention.
FIG. 25 is a schematic cross-sectional view in order of the steps, following FIG.

図23に表したように、本発明の第8の実施形態に係る半導体発光素子108においては、第2の実施形態に係る半導体発光素子102において、第1n側電極膜7aとn側パッド75とが兼用される。これ以外は、半導体発光素子102と同様とすることができるので説明を省略する。   As shown in FIG. 23, in the semiconductor light emitting device 108 according to the eighth embodiment of the present invention, in the semiconductor light emitting device 102 according to the second embodiment, the first n-side electrode film 7a, the n-side pad 75, Is also used. Other than this, since it can be the same as that of the semiconductor light emitting element 102, the description is omitted.

本実施形態に係る半導体発光素子108においては、第2p側電極膜4bと高効率反射特性の第2n側電極膜7bとが同時に形成され、また、第1p側電極膜4aと第1n側電極膜7aとn側パッド75とが同時に形成されることができる。   In the semiconductor light emitting device 108 according to the present embodiment, the second p-side electrode film 4b and the second n-side electrode film 7b having high efficiency reflection characteristics are formed at the same time, and the first p-side electrode film 4a and the first n-side electrode film 7a and the n-side pad 75 can be formed simultaneously.

以下、本実施形態に係る半導体発光素子108の製造方法について説明する。
まず、図24(a)に示したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いてドライエッチングによってp型半導体層2と発光層3を取り除く。
Hereinafter, a method for manufacturing the semiconductor light emitting device 108 according to the present embodiment will be described.
First, as shown in FIG. 24A, light emission from the p-type semiconductor layer 2 is performed by dry etching using a mask until the n-type contact layer is exposed on the surface in a partial region of the p-type semiconductor layer 2. Layer 3 is removed.

次に、図24(b)に表したように、p側電極4とn側電極7の高効率反射領域を同時に形成するため、n型コンタクト層とp型コンタクト層の一部が開口されたリフトオフ用レジストを形成し、真空蒸着装置を用いて第2p側電極膜4b及び第2n側電極膜7bとして、例えば、Agを200nmの膜厚で同時に形成し、350℃の窒素雰囲気でシンター処理を行う。   Next, as shown in FIG. 24B, a part of the n-type contact layer and the p-type contact layer was opened to simultaneously form the high-efficiency reflective regions of the p-side electrode 4 and the n-side electrode 7. A lift-off resist is formed, and, for example, Ag is simultaneously formed with a film thickness of 200 nm as the second p-side electrode film 4b and the second n-side electrode film 7b using a vacuum deposition apparatus, and a sintering process is performed in a nitrogen atmosphere at 350 ° C. Do.

さらに、図24(c)に表したように、p側電極4の第1p側電極膜4a及びオーミック特性を有するn側電極7の第1n側電極膜7a兼n側電極7のn側パッド75を同時に形成するため、高効率反射特性を有するn側電極領域である第2n側電極膜7bに対し、pコンタクト層と対向する側のnコンタクト層上の領域、第2n側電極膜7b全体及び第2p側電極膜4b上が開口されたリフトオフ用レジストを形成する。真空蒸着装置を用いて第1p側電極膜4aと第1n側電極膜7a兼n側パッド75として、例えば、Ti/Pt/Auを500nmの膜厚で形成する。   Further, as shown in FIG. 24C, the first p-side electrode film 4a of the p-side electrode 4 and the first n-side electrode film 7a of the n-side electrode 7 having ohmic characteristics and the n-side pad 75 of the n-side electrode 7 are used. Are formed simultaneously with the second n-side electrode film 7b, which is an n-side electrode region having high-efficiency reflection characteristics, on the n-contact layer on the side facing the p-contact layer, the entire second n-side electrode film 7b, and A lift-off resist having an opening on the second p-side electrode film 4b is formed. For example, Ti / Pt / Au is formed to a thickness of 500 nm as the first p-side electrode film 4a and the first n-side electrode film 7a and the n-side pad 75 using a vacuum deposition apparatus.

そして、図25に表したように、真空蒸着装置を用いて、SiOとTiOの組み合わせを5ペア、合計10層を半導体上に形成する。それぞれの膜厚は、それぞれの屈折率をn、発光層3からの発光波長をλとして、λ/(4n)と表される。その上にパターニングされたレジストを形成し、フッ化アンモン処理でp側電極4とn側電極7が露出するように誘電体を除去し、誘電体積層膜11を形成する。誘電体積層膜11は、p側電極4とn側電極7が露出するようにリフトオフ法で形成しても良い。
このようにして、本実施形態に係る半導体発光素子108が作製できる。
Then, as shown in FIG. 25, using a vacuum deposition apparatus, five pairs of SiO 2 and TiO 2 are combined, and a total of 10 layers are formed on the semiconductor. Each film thickness is expressed as λ / (4n) where n is the refractive index and λ is the wavelength of light emitted from the light emitting layer 3. A patterned resist is formed thereon, and the dielectric is removed by the ammonium fluoride treatment so that the p-side electrode 4 and the n-side electrode 7 are exposed, and a dielectric laminated film 11 is formed. The dielectric laminated film 11 may be formed by a lift-off method so that the p-side electrode 4 and the n-side electrode 7 are exposed.
In this way, the semiconductor light emitting device 108 according to this embodiment can be manufactured.

本実施形態に係る半導体発光素子108においては、p側電極4と、n側電極7の高効率反射膜(第2n側電極膜7b)と、を同時に形成できる。また、p側電極4の第1p側電極膜4aと、n側電極7の第1n側電極膜7a兼n側パッド75と、を同時形成できる。   In the semiconductor light emitting device 108 according to this embodiment, the p-side electrode 4 and the high-efficiency reflective film (second n-side electrode film 7b) of the n-side electrode 7 can be formed simultaneously. Further, the first p-side electrode film 4a of the p-side electrode 4 and the first n-side electrode film 7a / n-side pad 75 of the n-side electrode 7 can be formed simultaneously.

これにより、工程数を減らすことができ、発光層で生じた光を効率良く外部に取り出すことができ、高いスループット、低コストの半導体発光素子及びその製造方法を提供することができる。   Accordingly, the number of steps can be reduced, light generated in the light emitting layer can be efficiently extracted to the outside, and a high-throughput, low-cost semiconductor light-emitting device and a method for manufacturing the same can be provided.

(第9の実施形態)
図26は、本発明の第9の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図26に表したように、本発明の第9の実施形態に係る半導体発光素子109においては、第1の実施形態に係る半導体発光素子101において、p側電極4の上にp側パッド45が設けられている。そして、n側電極7にn側パッド75が設けられている。これら以外は、第1の実施形態に係る半導体発光素子101と同様とすることができるので説明を省略する。
(Ninth embodiment)
FIG. 26 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to the ninth embodiment of the invention.
As shown in FIG. 26, in the semiconductor light emitting device 109 according to the ninth embodiment of the present invention, the p-side pad 45 is provided on the p-side electrode 4 in the semiconductor light emitting device 101 according to the first embodiment. Is provided. An n-side pad 75 is provided on the n-side electrode 7. Except for these, the semiconductor light emitting device 101 according to the first embodiment can be the same as the semiconductor light emitting device 101, and the description thereof will be omitted.

すなわち、半導体発光素子109においては、p側電極4の上の一部または全部を被覆するように、p側パッド45が設けられている。p側パッド45には、例えば、厚さ2000nmのAuの膜を用いることができる。
これにより、ボンダビリティが向上する。さらに、半導体発光素子の放熱性が改善できる。
That is, in the semiconductor light emitting device 109, the p-side pad 45 is provided so as to cover a part or all of the p-side electrode 4. For the p-side pad 45, for example, an Au film having a thickness of 2000 nm can be used.
Thereby, bondability improves. Furthermore, the heat dissipation of the semiconductor light emitting device can be improved.

なお、このp側パッド45は、金バンプとして使用することもできるし、Auの代わりにAuSnバンプを形成することもできる。   The p-side pad 45 can be used as a gold bump, or an AuSn bump can be formed instead of Au.

また、p側パッド45は、p側電極4の上の一部または全部の他、誘電体積層膜11の少なくとも一部を覆うように設けても良い。また、p側パッド45は、n側電極7の上に設けられるn側パッド745と同時に形成することもできる。   The p-side pad 45 may be provided so as to cover at least a part of the dielectric multilayer film 11 in addition to a part or all of the p-side electrode 4. Further, the p-side pad 45 can be formed simultaneously with the n-side pad 745 provided on the n-side electrode 7.

また、ワイヤボンディングのボンダビリティ向上、ボールボンダによる金バンプ形成時のダイシェア強度向上、フリップチップマウント等のためにp側電極4にp側パッド45を別途設けた場合、p側パッド45の膜厚は、特に限定されるものではなく、例えば100nmから10000nmの間で選ぶことができる。   In addition, when a p-side pad 45 is separately provided on the p-side electrode 4 for improving the bondability of wire bonding, improving the die shear strength when forming gold bumps by a ball bonder, flip chip mounting, etc., the film thickness of the p-side pad 45 Is not particularly limited, and can be selected, for example, between 100 nm and 10,000 nm.

このように、本実施形態に係る半導体発光素子109においては、p側パッド45(及びn側パッド75)を設けることで、製造工程におけるボンダビリティを向上し、放熱性を向上した、発光層で生じた光を効率良く外部に取り出す半導体発光素子を提供することができる。   Thus, in the semiconductor light emitting device 109 according to the present embodiment, the p-side pad 45 (and the n-side pad 75) is provided to improve the bondability in the manufacturing process and improve the heat dissipation. It is possible to provide a semiconductor light emitting element that efficiently extracts generated light to the outside.

(第10の実施形態)
図27は、本発明の第10の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図27に表したように、本発明の第10の実施形態に係る半導体発光素子110においては、第1の実施形態に係る半導体発光素子101において、p側電極4が、既に説明した第1p側電極膜4a及び第2p側電極膜4bを有し、さらに、第1p側電極膜4aと第2p側電極膜4bとの間に設けられ、第1p側電極膜4aを構成する材料が第2p側電極膜4bに拡散することを抑制する第3p側電極膜(第5金属膜)4cを有している。これ以外は、第1の実施形態に係る半導体発光素子101と同様とすることができるので説明を省略する。
(Tenth embodiment)
FIG. 27 is a schematic cross-sectional view illustrating the structure of the semiconductor light emitting element according to the tenth embodiment of the invention.
As shown in FIG. 27, in the semiconductor light emitting device 110 according to the tenth embodiment of the present invention, in the semiconductor light emitting device 101 according to the first embodiment, the p-side electrode 4 is the first p-side already described. It has an electrode film 4a and a second p-side electrode film 4b, and is provided between the first p-side electrode film 4a and the second p-side electrode film 4b, and the material constituting the first p-side electrode film 4a is the second p-side. It has the 3rd p side electrode film (5th metal film) 4c which suppresses spreading | diffusion to the electrode film 4b. Other than this, since it can be the same as that of the semiconductor light emitting device 101 according to the first embodiment, description thereof is omitted.

第3p側電極膜4cは、第2p側電極膜4bと第1p側電極膜4aの間に設けられ、第1p側電極膜4aが第2p側電極膜4bへ拡散または反応するのを防ぐ機能と有する。第3p側電極膜4cには、銀と反応しない、または銀に積極的に拡散しない材料を用いることができる。   The third p-side electrode film 4c is provided between the second p-side electrode film 4b and the first p-side electrode film 4a, and has a function of preventing the first p-side electrode film 4a from diffusing or reacting with the second p-side electrode film 4b. Have. A material that does not react with silver or does not actively diffuse into silver can be used for the third p-side electrode film 4c.

第3p側電極膜4cには、拡散防止層として使用可能な高融点金属、例えば、バナジウム(V)、クロム(Cr)、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ニオブ(Nb)、モリブデン(Mo)、ルテニウム(Ru)、ロジウム(Rh)、タンタル(Ta)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)などの単層膜または積層膜を用いることができる。   The third p-side electrode film 4c has a refractory metal that can be used as a diffusion prevention layer, for example, vanadium (V), chromium (Cr), iron (Fe), cobalt (Co), nickel (Ni), niobium (Nb ), Molybdenum (Mo), ruthenium (Ru), rhodium (Rh), tantalum (Ta), tungsten (W), rhenium (Re), osmium (Os), iridium (Ir), platinum (Pt), etc. A film or a laminated film can be used.

第3p側電極膜4cには、第2p側電極膜4bに多少拡散しても問題がないように、仕事関数が高く、p−GaNコンタクト層とオーミック性が得られ易い金属として、鉄(Fe)、コバルト(Co)、ニッケル(Ni)、ロジウム(Rh)、タングステン(W)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)を用いることが、さらに好ましい。   The third p-side electrode film 4c is made of iron (Fe) as a metal that has a high work function and can easily obtain ohmic properties with the p-GaN contact layer so that there is no problem even if it diffuses slightly in the second p-side electrode film 4b. ), Cobalt (Co), nickel (Ni), rhodium (Rh), tungsten (W), rhenium (Re), osmium (Os), iridium (Ir), and platinum (Pt) are more preferable.

第3p側電極膜4cの膜厚は、単層膜の場合は膜状態を保てる5nmから200nmの範囲であることが好ましい。積層膜の場合は、特に限定されるものではなく、例えば、10nmから10000nmの間で選ぶことができる。   The film thickness of the third p-side electrode film 4c is preferably in the range of 5 nm to 200 nm so that the film state can be maintained in the case of a single layer film. In the case of a laminated film, it is not particularly limited, and can be selected, for example, from 10 nm to 10000 nm.

このように、本実施形態に係る半導体発光素子110によれば、第3p側電極膜4cによって、第1p側電極膜4aと第2p側電極膜4bとの間の拡散や反応を抑制することができ、電気特性と信頼性がさらに高く、発光層で生じた光を効率良く外部に取り出す半導体発光素子を提供することができる。   Thus, according to the semiconductor light emitting device 110 according to the present embodiment, the third p-side electrode film 4c can suppress diffusion and reaction between the first p-side electrode film 4a and the second p-side electrode film 4b. In addition, it is possible to provide a semiconductor light-emitting element that has higher electrical characteristics and reliability and efficiently extracts light generated in the light-emitting layer to the outside.

(第11の実施形態)
図28は、本発明の第11の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図28に表したように、本発明の第11の実施形態に係る半導体発光素子111においては、第4の実施形態に係る半導体発光素子104において、n型半導体層1もテーパ形状部1rを有している。そして、それに伴い、誘電体積層膜11は、積層構造体1sのテーパ形状部1t、及び、n型半導体層1のテーパ形状部1rを斜めに被覆している。これ以外は、半導体発光素子104と同様とすることができるので説明を省略する。
(Eleventh embodiment)
FIG. 28 is a schematic cross-sectional view illustrating the structure of the semiconductor light emitting element according to the eleventh embodiment of the invention.
As shown in FIG. 28, in the semiconductor light emitting device 111 according to the eleventh embodiment of the present invention, in the semiconductor light emitting device 104 according to the fourth embodiment, the n-type semiconductor layer 1 also has a tapered portion 1r. doing. Accordingly, the dielectric multilayer film 11 obliquely covers the tapered portion 1t of the laminated structure 1s and the tapered portion 1r of the n-type semiconductor layer 1. Other than this, since it can be the same as that of the semiconductor light emitting element 104, the description is omitted.

本実施形態に係る半導体発光素子111においては、発光層3で発光した光は、屈折率差の大きい半導体層−基板界面と、電極が形成された主面1aと、で反射を繰り返し、半導体層に閉じ込められ易い。一部の光は、素子端面から取り出されるが、サファイア基板上に作製した正方形または長方形の半導体発光素子は、4辺全てが劈開面ではないため、ブレーキングによって素子化されることにより素子端面形状の再現性が悪く、素子ごとの光取り出し効率、延いては光出力にばらつきが生じる。   In the semiconductor light emitting device 111 according to the present embodiment, light emitted from the light emitting layer 3 is repeatedly reflected at the semiconductor layer-substrate interface having a large refractive index difference and the main surface 1a on which the electrodes are formed. It is easy to be trapped in. Although some light is extracted from the element end face, the square or rectangular semiconductor light emitting element fabricated on the sapphire substrate is not a cleaved face, so the element end face shape is formed by breaking into elements. Reproducibility is poor, and the light extraction efficiency for each element, and hence the light output, varies.

この時、本実施形態に係る半導体発光素子111によれば、半導体層の素子端面側をウェットエッチングまたはドライエッチングで形成することによって、素子端面側における光の経路の再現性が良くなる。さらに、半導体層の素子端面側を誘電体積層膜11で覆うことによって発光光を基板側に反射させることで、効率良く光を取り出すことができる。   At this time, according to the semiconductor light emitting device 111 according to the present embodiment, the reproducibility of the light path on the device end surface side is improved by forming the device end surface side of the semiconductor layer by wet etching or dry etching. Further, by covering the element end face side of the semiconductor layer with the dielectric laminated film 11 and reflecting the emitted light toward the substrate side, the light can be extracted efficiently.

このように、本実施形態に係る半導体発光素子111によれば、発光層で生じた光をさらに安定して効率良く外部に取り出す半導体発光素子を提供することができる。   As described above, according to the semiconductor light emitting device 111 according to the present embodiment, it is possible to provide a semiconductor light emitting device that more stably and efficiently extracts light generated in the light emitting layer to the outside.

(第12の実施形態)
図29は、本発明の第12の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図30は、本発明の第12の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図31は、図30に続く工程順模式的断面図である。
(Twelfth embodiment)
FIG. 29 is a schematic cross-sectional view illustrating the structure of a semiconductor light emitting element according to the twelfth embodiment of the invention.
FIG. 30 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the twelfth embodiment of the invention.
FIG. 31 is a schematic cross-sectional view in order of the steps, following FIG.

図29に表したように、本発明の第12の実施形態に係る半導体発光素子112においては、第1の実施形態に係る半導体発光素子101において、第5の実施形態で説明した誘電体膜11aが設けられ、さらに、第2の実施形態で説明したn側パッド75、及び、第9の実施形態で説明したp側パッド45、がさらに設けられている。ただし、誘電体膜11a、誘電体積層膜11、n側パッド75及びp側パッド45の形状に工夫がされ、後述するように、製造がより簡単になり、また、プロセス整合性が高い。   As shown in FIG. 29, in the semiconductor light emitting device 112 according to the twelfth embodiment of the present invention, in the semiconductor light emitting device 101 according to the first embodiment, the dielectric film 11a described in the fifth embodiment. Further, the n-side pad 75 described in the second embodiment and the p-side pad 45 described in the ninth embodiment are further provided. However, the shapes of the dielectric film 11a, the dielectric laminated film 11, the n-side pad 75, and the p-side pad 45 are devised, and as will be described later, the manufacturing becomes easier and the process consistency is high.

すなわち、半導体発光素子112は、誘電体積層膜11と、n側電極7及びp側電極4から露出したn型半導体層1及びp型半導体層2の少なくとも一部と、の間に設けられた誘電体膜11aをさらに備える。   That is, the semiconductor light emitting device 112 is provided between the dielectric multilayer film 11 and at least a part of the n-type semiconductor layer 1 and the p-type semiconductor layer 2 exposed from the n-side electrode 7 and the p-side electrode 4. A dielectric film 11a is further provided.

そして、前記誘電体膜11aの一部は、前記誘電体積層膜11に覆われていない突出部を有し、突出部の上に、前記第1及び第2電極の少なくともいずれかと接続された導電膜の少なくとも一部、が設けられる。本具体例においては、突出部の上に、n側電極7と接続されているn側パッド75と、p側電極4と接続されているp側パッド45と、が設けられ、突出部は、n側電極7と接続されているn側パッド75と、p側電極4と接続されているp側パッド45と、により被覆されている。
これ以外は、半導体発光素子101と同様とすることができるので説明を省略する。
A part of the dielectric film 11a has a protrusion that is not covered with the dielectric multilayer film 11, and a conductive material connected to at least one of the first and second electrodes on the protrusion. At least a portion of the membrane is provided. In this specific example, an n-side pad 75 connected to the n-side electrode 7 and a p-side pad 45 connected to the p-side electrode 4 are provided on the protruding portion. The n-side pad 75 connected to the n-side electrode 7 and the p-side pad 45 connected to the p-side electrode 4 are covered.
Other than this, since it can be the same as that of the semiconductor light emitting element 101, the description is omitted.

n側パッド75及びp側パッド45には、青色光や近紫外領域の光に対して反射率が高いRu、Pt、Pdよりなる群から選ばれた少なくとも1つを含むことができる。これにより、特に青色光や近紫外領域の光に対して反射率を高めた半導体発光素子が実現できる。ただし、本発明は、これに限らず、n側パッド75及びp側パッド45には、任意の導電材料を用いることができる。また、導電膜の積層膜を用いることもできる。   The n-side pad 75 and the p-side pad 45 can include at least one selected from the group consisting of Ru, Pt, and Pd that has a high reflectance with respect to blue light or near-ultraviolet light. Thereby, it is possible to realize a semiconductor light emitting device having an improved reflectance especially for blue light and light in the near ultraviolet region. However, the present invention is not limited to this, and any conductive material can be used for the n-side pad 75 and the p-side pad 45. Alternatively, a stacked film of conductive films can be used.

本実施形態に係る半導体発光素子112は、例えば以下のようにして製造される。
まず、図30(a)に表したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによってp型半導体層2と発光層3を取り除く。
The semiconductor light emitting device 112 according to this embodiment is manufactured, for example, as follows.
First, as illustrated in FIG. 30A, light emission from the p-type semiconductor layer 2 is performed by dry etching using a mask until the n-type contact layer is exposed on the surface in a partial region of the p-type semiconductor layer 2. Layer 3 is removed.

次に、図30(b)に示すように、熱CVD装置を用いて、誘電体膜11aとなるSiOを100nmの膜厚で半導体上に形成する。このように、熱CVD法を用いることで、積層構造体1sの段差の形状に追従した誘電体膜11aを設けることが容易となる。 Next, as shown in FIG. 30B, SiO 2 to be the dielectric film 11a is formed on the semiconductor with a film thickness of 100 nm using a thermal CVD apparatus. Thus, by using the thermal CVD method, it becomes easy to provide the dielectric film 11a that follows the shape of the step of the multilayer structure 1s.

次に、図30(c)に表したように、誘電体膜11aとなるSiOの上に、所定形状の誘電体積層膜11を形成する。この時、誘電体積層膜11の材料及びその形成方法には、既に説明した方法を用いることができる。 Next, as shown in FIG. 30C, the dielectric laminated film 11 having a predetermined shape is formed on the SiO 2 to be the dielectric film 11a. At this time, the method described above can be used as the material of the dielectric laminated film 11 and the formation method thereof.

次に、図31(a)に表したように、誘電体膜11aとなるSiOをフッ化アンモン処理で部分的に取り除き、同様にSiOを取り除いた領域のp型半導体層2の上に第2p側電極膜4bを所定形状で形成し、SiOを取り除いた領域のn型半導体層1の一部の上に第1n側電極膜7aを所定形状で形成する。第2p側電極膜4b及び第1n側電極膜7aの材料及びその形成方法には、既に説明した方法を用いることができる。 Next, as shown in FIG. 31 (a), SiO 2 to be the dielectric film 11a is partially removed by ammonium fluoride treatment, and similarly on the p-type semiconductor layer 2 in the region from which SiO 2 has been removed. The second p-side electrode film 4b is formed in a predetermined shape, and the first n-side electrode film 7a is formed in a predetermined shape on a part of the n-type semiconductor layer 1 in the region from which SiO 2 is removed. As the material of the second p-side electrode film 4b and the first n-side electrode film 7a and the method for forming the same, the method described above can be used.

そして、図31(b)に表したように、SiOを取り除いた領域のn型半導体層1の一部の上に第2n側電極膜7bを所定形状で形成する。第2n側電極膜7bの材料及びその形成方法には、既に説明した方法を用いることができる。 Then, as shown in FIG. 31B, the second n-side electrode film 7b is formed in a predetermined shape on a part of the n-type semiconductor layer 1 in the region where the SiO 2 is removed. As the material of the second n-side electrode film 7b and the formation method thereof, the method described above can be used.

そして、図31(c)に表したように、p側電極4から露出しているp型半導体層2、誘電体膜11a、及び、誘電体積層膜11の上に、p側パッド45となるRu膜を、第1n側電極膜7a及び第2n側電極膜7bから露出しているn型半導体層1、誘電体膜11a、及び、誘電体積層膜11の上に、n側パッド75となるRu膜を形成する。この時、リフトオフ法によって、形成したRu膜をp側パッド45及びn側パッド75の形状に加工することができる。なお、p側パッド45及びn側パッド75となる膜には、Ruの他PtやPd等の金属を用いることができ、また、それ以外の導電膜も用いることができる。
このようにして、本実施形態に係る半導体発光素子112を形成することができる。
Then, as illustrated in FIG. 31C, the p-side pad 45 is formed on the p-type semiconductor layer 2, the dielectric film 11 a, and the dielectric stacked film 11 exposed from the p-side electrode 4. The Ru film becomes an n-side pad 75 on the n-type semiconductor layer 1, the dielectric film 11 a, and the dielectric stacked film 11 exposed from the first n-side electrode film 7 a and the second n-side electrode film 7 b. A Ru film is formed. At this time, the formed Ru film can be processed into the shapes of the p-side pad 45 and the n-side pad 75 by the lift-off method. For the film to be the p-side pad 45 and the n-side pad 75, metals such as Pt and Pd can be used in addition to Ru, and other conductive films can also be used.
In this manner, the semiconductor light emitting device 112 according to this embodiment can be formed.

本実施形態に係る半導体発光素子112は、n側パッド75及びp側パッド45がさらに設けられているので、製造工程におけるボンダビリティを向上し、放熱性を向上した、発光層で生じた光を効率良く外部に取り出す半導体発光素子を提供することができる。また、例えばRu膜からなるp側パッド45及びn側パッド75の形成を一度に行うことができ工程省略ができる。   Since the semiconductor light emitting device 112 according to the present embodiment is further provided with the n-side pad 75 and the p-side pad 45, the bondability in the manufacturing process is improved and the heat generated in the light emitting layer is improved. It is possible to provide a semiconductor light emitting element that is efficiently extracted to the outside. Further, the p-side pad 45 and the n-side pad 75 made of, for example, a Ru film can be formed at a time, and the process can be omitted.

さらに、誘電体積層膜11を、n側電極7(第1n側電極膜7a及び第2n側電極膜7b)及びp側電極4よりも前に加工するので、プロセス整合性が高く、製造が容易である。   Furthermore, since the dielectric laminated film 11 is processed before the n-side electrode 7 (the first n-side electrode film 7a and the second n-side electrode film 7b) and the p-side electrode 4, the process consistency is high and the manufacturing is easy. It is.

すなわち、前記誘電体積層膜11の形成を、例えばリフトオフ法によって行い、その後に、誘電体膜11aを例えばウエットエッチング法またはドライエッチング法によって加工する。そして、露出した第1及び第2半導体層に、それぞれ、n側電極7及びp側電極4を例えばリフトオフ法によって形成する。これにより、プロセス整合性が向上し、加工マージンが拡大する。   That is, the dielectric laminated film 11 is formed by, for example, a lift-off method, and then the dielectric film 11a is processed by, for example, a wet etching method or a dry etching method. Then, the n-side electrode 7 and the p-side electrode 4 are formed on the exposed first and second semiconductor layers, for example, by a lift-off method. Thereby, process consistency is improved and a processing margin is expanded.

(第13の実施形態)
図32は、本発明の第13の実施形態に係る半導体発光素子の構造を例示する模式的断面図である。
図33は、本発明の第13の実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
図34は、図33に続く工程順模式的断面図である。
(13th Embodiment)
FIG. 32 is a schematic cross-sectional view illustrating the structure of the semiconductor light emitting element according to the thirteenth embodiment of the invention.
FIG. 33 is a schematic cross-sectional view in order of the processes, illustrating a method for manufacturing a semiconductor light emitting element according to the thirteenth embodiment of the invention.
FIG. 34 is a schematic cross-sectional view in order of the steps, following FIG.

図32に表したように、本発明の第13の実施形態に係る半導体発光素子113においては、第1の実施形態に係る半導体発光素子101において、第5の実施形態で説明した誘電体膜11aが設けられ、さらに、第4の実施形態で説明した積層構造体1sのテーパ形状部1tが設けられている。ただし、誘電体膜11a、誘電体積層膜11、第1及び第2n側電極膜7a、7b、及び、第1及び第2p側電極膜4a、4bの形状に工夫がされ、後述するように、製造がより簡単になっている。   As shown in FIG. 32, in the semiconductor light emitting device 113 according to the thirteenth embodiment of the present invention, in the semiconductor light emitting device 101 according to the first embodiment, the dielectric film 11a described in the fifth embodiment. Further, a tapered portion 1t of the laminated structure 1s described in the fourth embodiment is provided. However, the shapes of the dielectric film 11a, the dielectric laminated film 11, the first and second n-side electrode films 7a and 7b, and the first and second p-side electrode films 4a and 4b are devised, and as described later, Manufacturing is easier.

すなわち、半導体発光素子113は、誘電体積層膜11と、n側電極7及びp側電極4から露出したn型半導体層1及びp型半導体層2の少なくとも一部と、の間に設けられた誘電体膜11aをさらに備える。   That is, the semiconductor light emitting device 113 is provided between the dielectric multilayer film 11 and at least a part of the n-type semiconductor layer 1 and the p-type semiconductor layer 2 exposed from the n-side electrode 7 and the p-side electrode 4. A dielectric film 11a is further provided.

そして、前記誘電体膜11aは、前記誘電体積層膜11により覆われていない突出部を有し、この突出部の上に、n側電極7及びp側電極4の少なくともいずれかの少なくとも一部が設けられる。本具体例においては、突出部の上に、p側電極4の一部である第1p側電極膜4aが設けられ、突出部は、p側電極4の一部である第1p側電極膜4aにより被覆されている。
これ以外は、半導体発光素子101と同様とすることができるので説明を省略する。
The dielectric film 11a has a protrusion that is not covered with the dielectric multilayer film 11, and at least a part of at least one of the n-side electrode 7 and the p-side electrode 4 is formed on the protrusion. Is provided. In this specific example, a first p-side electrode film 4 a that is a part of the p-side electrode 4 is provided on the protrusion, and the protrusion is a first p-side electrode film 4 a that is a part of the p-side electrode 4. It is covered with.
Other than this, since it can be the same as that of the semiconductor light emitting element 101, the description is omitted.

本実施形態に係る半導体発光素子113は、例えば以下のようにして製造される。
まず、図33(a)に表したように、p型半導体層2の一部の領域において、n型コンタクト層が表面に露出するまで、マスクを用いたドライエッチングによってp型半導体層2と発光層3を取り除く。
The semiconductor light emitting device 113 according to the present embodiment is manufactured as follows, for example.
First, as shown in FIG. 33A, light emission from the p-type semiconductor layer 2 is performed by dry etching using a mask until the n-type contact layer is exposed on the surface in a partial region of the p-type semiconductor layer 2. Layer 3 is removed.

次に、図33(b)に示すように、熱CVD装置を用いて、誘電体膜11aとなるSiOを100nmの膜厚で半導体上に形成する。このように、熱CVD法を用いることで、積層構造体1sのテーパ形状部1tの形状に追従した誘電体膜11aを設けることが容易となる。 Next, as shown in FIG. 33B, SiO 2 to be the dielectric film 11a is formed on the semiconductor with a film thickness of 100 nm using a thermal CVD apparatus. Thus, by using the thermal CVD method, it becomes easy to provide the dielectric film 11a following the shape of the tapered portion 1t of the laminated structure 1s.

次に、図33(c)に表したように、誘電体膜11aとなるSiOの上に、所定形状の誘電体積層膜11を形成する。この時、誘電体積層膜11としては、TiO/(SiO/TiO)の積層膜を用いることができる。なお、この積層膜の成膜には、既に説明したように、真空蒸着法を用いることができ、また、その形状の加工には、リフトオフ法を用いることができる。 Next, as shown in FIG. 33C, the dielectric laminated film 11 having a predetermined shape is formed on the SiO 2 to be the dielectric film 11a. At this time, as the dielectric laminated film 11, a laminated film of TiO / (SiO / TiO) 4 can be used. As described above, the vacuum deposition method can be used for forming the laminated film, and the lift-off method can be used for processing the shape.

なお、誘電体積層膜11となるTiO/(SiO/TiO)の積層膜において、それぞれの膜厚は、それぞれの屈折率をn、発光層3からの発光波長をλとして、λ/(4n)と表される。 In the laminated film of TiO / (SiO / TiO) 4 used as the dielectric laminated film 11, each film thickness is λ / (4n, where n is the refractive index and λ is the emission wavelength from the light emitting layer 3. ).

次に、図34(a)に表したように、誘電体膜11aとなるSiOをフッ化アンモン処理で部分的に取り除き、SiOを取り除いた領域のp型半導体層2の上に第2p側電極膜4bを所定形状で形成し、SiOを取り除いた領域のn型半導体層1の一部の上に第1n側電極膜7aを所定形状で形成する。第2p側電極膜4b及び第1n側電極膜7aの材料には既に説明した材料を用い、その形成方法には既に説明したリフトオフ法を用いることができる。 Next, as shown in FIG. 34A, SiO 2 to be the dielectric film 11a is partially removed by the ammonium fluoride treatment, and the second p is formed on the p-type semiconductor layer 2 in the region from which SiO 2 has been removed. The side electrode film 4b is formed in a predetermined shape, and the first n-side electrode film 7a is formed in a predetermined shape on a part of the n-type semiconductor layer 1 in the region from which SiO 2 is removed. The materials already described can be used for the material of the second p-side electrode film 4b and the first n-side electrode film 7a, and the lift-off method already described can be used for the formation method.

そして、図34(b)に表したように、SiOを取り除いた領域のn型半導体層1の一部の上に第2n側電極膜7bを所定形状で形成する。第2n側電極膜7bの材料には既に説明した材料を用い、その形成方法には既に説明したリフトオフ法を用いることができる。 Then, as shown in FIG. 34B, the second n-side electrode film 7b is formed in a predetermined shape on a part of the n-type semiconductor layer 1 in the region where the SiO 2 is removed. The material already described can be used for the material of the second n-side electrode film 7b, and the lift-off method already described can be used for the formation method.

そして、図34(c)に表したように、第2p側電極膜4bの全面を覆い、第2p側電極膜4bから露出しているp型半導体層2を覆うように、第1p側電極膜4aを形成する。第1p側電極膜4aの材料には既に説明した材料を用い、その形成方法には既に説明したリフトオフ法を用いることができる。
このようにして、本実施形態に係る半導体発光素子113を形成することができる。
Then, as shown in FIG. 34C, the first p-side electrode film covers the entire surface of the second p-side electrode film 4b and covers the p-type semiconductor layer 2 exposed from the second p-side electrode film 4b. 4a is formed. The materials described above can be used as the material of the first p-side electrode film 4a, and the lift-off method described above can be used as the formation method.
In this manner, the semiconductor light emitting device 113 according to this embodiment can be formed.

本実施形態に係る半導体発光素子113は、積層構造体1sがテーパ形状部1tを有しているので反射特性がさらに高い。   The semiconductor light emitting device 113 according to the present embodiment has higher reflection characteristics because the laminated structure 1s has the tapered portion 1t.

さらに、誘電体積層膜11を、n側電極7(第1n側電極膜7a及び第2n側電極膜7b)及びp側電極4よりも前に加工するので、プロセス整合性が高く、製造が容易である。   Furthermore, since the dielectric laminated film 11 is processed before the n-side electrode 7 (the first n-side electrode film 7a and the second n-side electrode film 7b) and the p-side electrode 4, the process consistency is high and the manufacturing is easy. It is.

すなわち、前記誘電体積層膜11の形成を、例えばリフトオフ法によって行い、その後に、誘電体膜11aを例えばウエットエッチング法またはドライエッチング法によって加工する。そして、露出した第1及び第2半導体層に、それぞれ、n側電極7及びp側電極4を例えばリフトオフ法によって形成する。これにより、プロセス整合性が向上し、加工マージンが拡大する。   That is, the dielectric laminated film 11 is formed by, for example, a lift-off method, and then the dielectric film 11a is processed by, for example, a wet etching method or a dry etching method. Then, the n-side electrode 7 and the p-side electrode 4 are formed on the exposed first and second semiconductor layers, for example, by a lift-off method. Thereby, process consistency is improved and a processing margin is expanded.

このように、本実施形態に係る半導体発光素子113によって、発光層で生じた光をより効率良く外部に取り出し、製造が容易な半導体発光素子及びその製造方法を提供することができる。   As described above, the semiconductor light emitting device 113 according to the present embodiment can provide a semiconductor light emitting device that can be easily manufactured by extracting light generated in the light emitting layer to the outside more efficiently and a method for manufacturing the same.

なお、本実施形態に係る半導体発光素子113において、図34(c)に例示した工程の後に、第12の実施形態で説明したp側パッド45及びn側パッド75を設けても良い。この場合は、前記誘電体膜11aは、前記誘電体積層膜11により覆われていない突出部を有し、この突出部の上に、前記第1及び第2電極の少なくともいずれかと接続された導電膜の少なくとも一部、が設けられる構造となる。   In the semiconductor light emitting device 113 according to this embodiment, the p-side pad 45 and the n-side pad 75 described in the twelfth embodiment may be provided after the step illustrated in FIG. In this case, the dielectric film 11a has a protrusion that is not covered by the dielectric multilayer film 11, and a conductive material connected to at least one of the first and second electrodes on the protrusion. At least a part of the film is provided.

(第14の実施形態)
図35は、本発明の第14の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図35に表したように、本発明の第14の実施形態に係る半導体発光素子の製造方法においては、まず、基板10の上に、第1半導体層(n型半導体層1)、発光層3及び第2半導体層(p型半導体層2)を積層して形成する(ステップS110)。これには、例えば、第1の実施形態に関して説明した方法を用いることができる。
(Fourteenth embodiment)
FIG. 35 is a flowchart illustrating the method for manufacturing the semiconductor light emitting element according to the fourteenth embodiment of the invention.
As shown in FIG. 35, in the method for manufacturing a semiconductor light emitting device according to the fourteenth embodiment of the present invention, first, a first semiconductor layer (n-type semiconductor layer 1) and a light emitting layer 3 are formed on a substrate 10. Then, the second semiconductor layer (p-type semiconductor layer 2) is stacked and formed (step S110). For this, for example, the method described in regard to the first embodiment can be used.

そして、前記第2半導体層と前記発光層の一部を除去して前記第1半導体層を露出させる(ステップS120)。これには、例えば、第2の実施形態に関して説明した方法を用いることができる。   Then, the second semiconductor layer and a part of the light emitting layer are removed to expose the first semiconductor layer (step S120). For this, for example, the method described in regard to the second embodiment can be used.

そして、前記露出した前記第1半導体層の第1領域に、第1金属膜(第1n側電極膜7a)を形成する(ステップS130)。これには、例えば、第2の実施形態に関して説明した方法を用いることができる。   Then, a first metal film (first n-side electrode film 7a) is formed in the exposed first region of the first semiconductor layer (step S130). For this, for example, the method described in regard to the second embodiment can be used.

そして、前記露出した前記第1半導体層の前記第1領域に隣接する第2領域と、前記第2半導体層の上と、に前記発光層3から放出される光に対する反射率が前記第1金属膜よりも高く前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い金属膜(第2n側電極膜7b及び第2p側電極膜4b)を形成する(ステップS140)。これには、例えば、第6の実施形態に関して説明した方法を用いることができる。   The reflectance of the light emitted from the light emitting layer 3 in the exposed second region of the first semiconductor layer adjacent to the first region and on the second semiconductor layer is the first metal. Metal films (second n-side electrode film 7b and second p-side electrode film 4b) that are higher than the film and have higher contact resistance with respect to the first semiconductor layer than the first metal film are formed (step S140). For this, for example, the method described in regard to the sixth embodiment can be used.

そして、前記第1電極及び前記第2電極から露出した前記第1半導体層及び前記第2半導体層の上に、屈折率の異なる複数種の誘電体膜を交互に積層された誘電体積層膜11を形成する。(ステップS150)。これには、例えば、第2の実施形態に関して説明した方法を用いることができる。   Then, a dielectric laminated film 11 in which a plurality of types of dielectric films having different refractive indexes are alternately laminated on the first semiconductor layer and the second semiconductor layer exposed from the first electrode and the second electrode. Form. (Step S150). For this, for example, the method described in regard to the second embodiment can be used.

本実施形態に係る半導体発光素子の製造方法によれば、p側電極4の高効率反射特性の第2p側電極膜4bと、高効率反射特性の第2n側電極膜7bと、が同じ材料で構成され、そして、同時に形成されることを可能にしている。
これにより、工程数を減らすことができ、発光層で生じた光を効率良く外部に取り出すことができ、高いスループット、低コストの半導体発光素子の製造方法を提供することができる。
According to the method for manufacturing a semiconductor light emitting device according to the present embodiment, the second p-side electrode film 4b having high efficiency reflection characteristics of the p-side electrode 4 and the second n-side electrode film 7b having high efficiency reflection characteristics are made of the same material. It can be configured and formed simultaneously.
Accordingly, the number of steps can be reduced, light generated in the light emitting layer can be efficiently extracted to the outside, and a method for manufacturing a semiconductor light emitting element with high throughput and low cost can be provided.

なお、上記のステップS110〜S150は、技術的に可能な限り、入れ替えが可能であり、また、同時に実施することができる。   In addition, said step S110-S150 can be interchanged as much as technically possible, and can be implemented simultaneously.

(第15の実施形態)
図36は、本発明の第15の実施形態に係る半導体発光素子の製造方法を例示するフローチャート図である。
図36に表したように、本発明の第15の実施形態に係る半導体発光素子の製造方法においては、まず、基板10の上に、第1半導体層(n型半導体層1)、発光層3及び第2半導体層(p型半導体層2)を積層して形成する(ステップS210)。これには、例えば、第1の実施形態に関して説明した方法を用いることができる。
(Fifteenth embodiment)
FIG. 36 is a flowchart illustrating the method for manufacturing the semiconductor light emitting element according to the fifteenth embodiment of the invention.
As shown in FIG. 36, in the method for manufacturing a semiconductor light emitting device according to the fifteenth embodiment of the present invention, first, a first semiconductor layer (n-type semiconductor layer 1) and a light emitting layer 3 are formed on a substrate 10. The second semiconductor layer (p-type semiconductor layer 2) is stacked and formed (step S210). For this, for example, the method described in regard to the first embodiment can be used.

そして、前記第2半導体層と前記発光層の一部を除去して前記第1半導体層を露出させる(ステップS220)。これには、例えば、第2の実施形態に関して説明した方法を用いることができる。   Then, the second semiconductor layer and a part of the light emitting layer are removed to expose the first semiconductor layer (step S220). For this, for example, the method described in regard to the second embodiment can be used.

前記第1半導体層及び前記第2半導体層の上に、屈折率の異なる複数種の誘電体膜を交互に積層された誘電体積層膜11を形成する(ステップS230)。これには、例えば、第2の実施形態に関して説明した方法を用いることができる。   A dielectric multilayer film 11 in which a plurality of types of dielectric films having different refractive indexes are alternately laminated is formed on the first semiconductor layer and the second semiconductor layer (step S230). For this, for example, the method described in regard to the second embodiment can be used.

前記誘電体積層膜から露出した前記第1半導体層の第1領域に、第1金属膜(第1n側電極膜7a)を形成し、前記誘電体積層膜11から露出した前記第1半導体層の前記第1領域に隣接する第2領域に、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い第2金属膜(第2n側電極膜7b)を形成する(ステップS240)。これには、例えば、第2の実施形態に関して説明した方法を用いることができる。   A first metal film (first n-side electrode film 7a) is formed in the first region of the first semiconductor layer exposed from the dielectric multilayer film, and the first semiconductor layer exposed from the dielectric multilayer film 11 is formed. In a second region adjacent to the first region, a reflectance for light emitted from the light emitting layer is higher than that of the first metal film, and contact resistance to the first semiconductor layer is higher than that of the first metal film. A two-metal film (second n-side electrode film 7b) is formed (step S240). For this, for example, the method described in regard to the second embodiment can be used.

このように、本実施形態に係る半導体発光素子の製造方法においては、第1金属膜(第1n側電極膜7a)及び第2金属膜(第2n側電極膜7b)の前に、誘電体積層膜11を設ける。すなわち、第12及び第13の実施形態に係る半導体発光素子の製造方法における工程の順番である。   As described above, in the method for manufacturing the semiconductor light emitting device according to the present embodiment, the dielectric stack is formed before the first metal film (first n-side electrode film 7a) and the second metal film (second n-side electrode film 7b). A film 11 is provided. That is, the order of steps in the method for manufacturing a semiconductor light emitting device according to the twelfth and thirteenth embodiments.

発明者の実験によると、誘電体積層膜11を真空蒸着装置で常温成膜した場合、ウェットエッチングによるエッチングレートが非常に早く、膜の加工性が低い。また、成膜中または成膜後に高温熱処理をすると、酸化ジルコニウムや酸化チタンなどはウェットエッチングによるエッチングレートが非常に小さくなり、膜の加工が困難となる。このため、例えばリフトオフ法によって誘電体積層膜11を加工することができる。   According to the inventor's experiment, when the dielectric laminated film 11 is formed at room temperature with a vacuum evaporation apparatus, the etching rate by wet etching is very fast and the workability of the film is low. In addition, when high-temperature heat treatment is performed during film formation or after film formation, zirconium oxide, titanium oxide, and the like have an extremely low etching rate by wet etching, which makes it difficult to process the film. For this reason, the dielectric laminated film 11 can be processed by, for example, a lift-off method.

この時、第1金属膜(第1n側電極膜7a)及び第2金属膜(第2n側電極膜7b)の前に、誘電体積層膜11を設けることにより、プロセス整合性が高まり、製造のマージンが広がる。   At this time, by providing the dielectric laminated film 11 in front of the first metal film (first n-side electrode film 7a) and the second metal film (second n-side electrode film 7b), process consistency is improved, The margin is widened.

このように、本実施形態に係る半導体発光素子の製造方法によって、プロセス整合性が高く作り易い、発光層で生じた光を効率良く外部に取り出すことができる半導体発光素子の製造方法を提供することができる。   As described above, the semiconductor light emitting device manufacturing method according to the present embodiment provides a method for manufacturing a semiconductor light emitting device that can easily produce light generated in the light emitting layer with high process consistency and that can be efficiently produced. Can do.

図37は、本発明の第15の実施形態に係る半導体発光素子の製造方法の変形例を示すフローチャート図である。
図37に表したように、本発明の第15の実施形態に係る半導体発光素子の製造方法の変形例では、前記第1半導体層の露出工程(ステップS220)から、前記誘電体積層膜11の形成工程(ステップS230)の間に、前記第1半導体層及び前記第2半導体層の上に、前記誘電体積層膜11よりも、前記第1半導体層及び前記第2半導体層の段差に対しての被覆性が高い誘電体膜11aを形成する(ステップS225)。
FIG. 37 is a flowchart showing a modification of the method for manufacturing the semiconductor light emitting device according to the fifteenth embodiment of the present invention.
As shown in FIG. 37, in the modification of the method for manufacturing the semiconductor light emitting device according to the fifteenth embodiment of the present invention, from the step of exposing the first semiconductor layer (step S <b> 220) During the formation step (step S230), the step difference between the first semiconductor layer and the second semiconductor layer is higher than that on the dielectric stacked film 11 on the first semiconductor layer and the second semiconductor layer. A dielectric film 11a having a high coverage is formed (step S225).

この誘電体膜11aには、第13の実施形態で説明したように、熱CVD法で形成された例えばSiO膜を用いることができる。 As the dielectric film 11a, as described in the thirteenth embodiment, for example, a SiO 2 film formed by a thermal CVD method can be used.

すなわち、前記誘電体膜11aの形成は、化学気相成長法により実施されることができる。   That is, the dielectric film 11a can be formed by chemical vapor deposition.

これにより、前記第1半導体層及び前記第2半導体層の段差に対して被覆性の高い誘電体膜11aを形成することができる。   Thereby, it is possible to form the dielectric film 11a having high coverage with respect to the step between the first semiconductor layer and the second semiconductor layer.

そして、第13の実施形態に関して説明したように、誘電体膜11aの形成の後に、前記誘電体積層膜11の形成を、例えばリフトオフ法によって行い、その後に、誘電体膜11aを例えばウエットエッチング法またはドライエッチング法によって加工する。そして、露出した第1及び第2半導体層に、それぞれ、n側電極7及びp側電極4を形成する。   As described in the thirteenth embodiment, after the formation of the dielectric film 11a, the dielectric multilayer film 11 is formed by, for example, a lift-off method, and then the dielectric film 11a is formed by, for example, a wet etching method Alternatively, it is processed by a dry etching method. Then, the n-side electrode 7 and the p-side electrode 4 are formed on the exposed first and second semiconductor layers, respectively.

本実施形態に係る半導体発光素子の製造方法では、第5の実施形態でも説明したように、第1n側電極膜7a及び第2p側電極膜4bを形成する前に、誘電体膜11aを半導体層上に形成する構成なので、電極形成工程で電極と半導体層の界面に付着するコンタミネーションを大幅に減らすことができるため、信頼性や歩留り、電気特性、光学特性を向上させることができる。   In the method for manufacturing a semiconductor light emitting device according to this embodiment, as described in the fifth embodiment, the dielectric film 11a is formed on the semiconductor layer before the first n-side electrode film 7a and the second p-side electrode film 4b are formed. Since the structure is formed above, contamination that adheres to the interface between the electrode and the semiconductor layer in the electrode formation step can be significantly reduced, so that reliability, yield, electrical characteristics, and optical characteristics can be improved.

本実施形態に係る変形例の半導体発光素子の製造方法によれば、さらにプロセス整合性が高く信頼性や歩留り、電気特性、光学特性の高い半導体発光素子の製造方法が提供できる。   According to the method for manufacturing a semiconductor light emitting device of the modified example according to the present embodiment, it is possible to provide a method for manufacturing a semiconductor light emitting device with higher process consistency and higher reliability, yield, electrical characteristics, and optical characteristics.

(第16の実施形態)
図38は、本発明の第16の実施形態に係る半導体発光装置の構造を例示する模式的断面図である。
本発明の第16の実施形態に係る半導体発光装置201は、上記の各実施形態に係る半導体発光素子のいずれかと、蛍光体と、を組み合わせた白色LEDである。なお、以下では、第1の実施形態に係る半導体発光素子101と、蛍光体と、を組み合わせた場合として説明する。
(Sixteenth embodiment)
FIG. 38 is a schematic cross-sectional view illustrating the structure of the semiconductor light emitting device according to the sixteenth embodiment of the invention.
A semiconductor light emitting device 201 according to the sixteenth embodiment of the present invention is a white LED that combines any one of the semiconductor light emitting elements according to the above embodiments and a phosphor. In the following description, the semiconductor light emitting device 101 according to the first embodiment and a phosphor are combined.

すなわち、本実施形態に係る半導体発光装置201は、上記のいずれかの半導体発光素子と、前記半導体素子で発光された光が照射される蛍光体層と、を備える。   That is, the semiconductor light emitting device 201 according to this embodiment includes any one of the above semiconductor light emitting elements and a phosphor layer irradiated with light emitted from the semiconductor elements.

図38に表したように、本実施形態に係る半導体発光装置201においては、セラミック等からなる容器22の内面に反射膜23が設けられており、反射膜23は容器22の内側面と底面に分離して設けられている。反射膜23は、例えばアルミニウム等からなるものである。このうち容器22の底部に設けられた反射膜23の上に、図1に例示した半導体発光素子101がサブマウント24を介して設置されている。   As shown in FIG. 38, in the semiconductor light emitting device 201 according to this embodiment, the reflective film 23 is provided on the inner surface of the container 22 made of ceramic or the like, and the reflective film 23 is provided on the inner side surface and the bottom surface of the container 22. Separately provided. The reflective film 23 is made of, for example, aluminum. Among these, the semiconductor light emitting element 101 illustrated in FIG. 1 is installed via the submount 24 on the reflective film 23 provided on the bottom of the container 22.

半導体発光素子101にはボールボンダによって金バンプ25が形成され、サブマウント24に固定されている。金バンプ25を用いずに、直接サブマウント24へ固定しても良い。   Gold bumps 25 are formed on the semiconductor light emitting element 101 by a ball bonder and fixed to the submount 24. You may fix to the submount 24 directly, without using the gold bump 25. FIG.

これら半導体発光素子101、サブマウント24及び反射膜23の固定には、接着剤による接着や半田等を用いることが可能である。   For fixing the semiconductor light emitting element 101, the submount 24, and the reflective film 23, it is possible to use bonding with an adhesive, solder, or the like.

サブマウント24の半導体発光素子側の表面には、半導体発光素子101のp側電極4とn側電極7とが絶縁されるようにパターニングされた電極が形成されており、それぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続されている。この接続は、内側面の反射膜23と、底面の反射膜23と、の間の部分において行われている。   Electrodes patterned so as to insulate the p-side electrode 4 and the n-side electrode 7 of the semiconductor light-emitting element 101 are formed on the surface of the submount 24 on the semiconductor light-emitting element side. A bonding wire 26 is connected to the electrode (not shown). This connection is made at a portion between the reflection film 23 on the inner side surface and the reflection film 23 on the bottom surface.

また、半導体発光素子101やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211が設けられており、この第1蛍光体層211の上には青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212が形成されている。この蛍光体層の上にはシリコン樹脂からなる蓋部27が設けられている。   A first phosphor layer 211 containing a red phosphor is provided so as to cover the semiconductor light emitting element 101 and the bonding wire 26, and blue, green or yellow phosphors are provided on the first phosphor layer 211. The 2nd fluorescent substance layer 212 containing is formed. A lid portion 27 made of silicon resin is provided on the phosphor layer.

第1蛍光体層211は、樹脂及びこの樹脂中に分散された赤色蛍光体を含む。
赤色蛍光体としては、例えばY23、YVO4、Y2(P,V)O4等を母材として用いることができ、これに3価のEu(Eu3+)を付活物質として含ませる。すなわち、Y23:Eu3+、YVO4:Eu3+等を赤色蛍光体として用いることができる。Eu3+の濃度は、モル濃度で1%〜10%とすることができる。赤色蛍光体の母材としては、Y23、YVO4の他に、LaOSやY2(P, V)O4等を用いることができる。また、Eu3+の他にMn4+等を利用することもできる。特に、YVO4母体に、3価のEuと共に少量のBiを添加することにより、380nmの吸収が増大するので、さらに発光効率を高くすることができる。また、樹脂としては、例えば、シリコン樹脂等を用いることができる。
The first phosphor layer 211 includes a resin and a red phosphor dispersed in the resin.
As the red phosphor, for example, Y 2 O 3 , YVO 4 , Y 2 (P, V) O 4 can be used as a base material, and trivalent Eu (Eu 3+ ) is used as an activator. Include. That is, Y 2 O 3 : Eu 3+ , YVO 4 : Eu 3+, etc. can be used as the red phosphor. The concentration of Eu 3+ can be 1% to 10% in terms of molar concentration. As a base material of the red phosphor, LaOS, Y 2 (P, V) O 4 or the like can be used in addition to Y 2 O 3 and YVO 4 . In addition to Eu 3+ , Mn 4+ or the like can be used. In particular, by adding a small amount of Bi together with trivalent Eu to the YVO 4 matrix, absorption at 380 nm increases, so that the luminous efficiency can be further increased. Further, as the resin, for example, silicon resin or the like can be used.

また、第2蛍光体層212は、樹脂、並びに、この樹脂中に分散された青色、緑色及び黄色の少なくともいずれかの蛍光体、を含む。例えば、青色蛍光体と緑色蛍光体を組み合わせた蛍光体を用いても良く、また、青色蛍光体と黄色蛍光体とを組み合わせた蛍光体を用いても良く、青色蛍光体、緑色蛍光体及び黄色蛍光体を組み合わせた蛍光体を用いても良い。   The second phosphor layer 212 includes a resin and at least one of blue, green, and yellow phosphors dispersed in the resin. For example, a phosphor combining a blue phosphor and a green phosphor may be used, or a phosphor combining a blue phosphor and a yellow phosphor may be used, and a blue phosphor, a green phosphor and a yellow phosphor may be used. You may use the fluorescent substance which combined the fluorescent substance.

青色蛍光体としては、例えば(Sr,Ca)10(PO46Cl2:Eu2+やBaMg2Al1627:Eu2+等を用いることができる。
緑色蛍光体としては、例えば3価のTbを発光中心とするY2SiO5:Ce3+,Tb3+を用いることができる。この場合、CeイオンからTbイオンへエネルギーが伝達されることにより励起効率が向上する。緑色蛍光体としては、例えば、Sr4Al1425:Eu2+等を用いることができる。
黄色蛍光体としては、例えばY3Al5:Ce3+等を用いることができる。
また、樹脂として、例えば、シリコン樹脂等を用いることができる。
特に、3価のTbは、視感度が最大となる550nm付近に鋭い発光を示すので、3価のEuの鋭い赤色発光と組み合わせると発光効率が著しく向上する。
As the blue phosphor, for example, (Sr, Ca) 10 (PO 4 ) 6 Cl 2 : Eu 2+ , BaMg 2 Al 16 O 27 : Eu 2+, or the like can be used.
As the green phosphor, for example, Y 2 SiO 5 : Ce 3+ , Tb 3+ having trivalent Tb as the emission center can be used. In this case, energy is transferred from Ce ions to Tb ions, so that the excitation efficiency is improved. For example, Sr 4 Al 14 O 25 : Eu 2+ can be used as the green phosphor.
For example, Y 3 Al 5 : Ce 3+ can be used as the yellow phosphor.
Further, as the resin, for example, a silicon resin or the like can be used.
In particular, trivalent Tb exhibits sharp light emission near 550 nm where the visibility is maximized. Therefore, when combined with sharp red light emission of trivalent Eu, the light emission efficiency is significantly improved.

本実施形態に係る半導体発光装置201によれば、半導体発光素子101から発生した380nmの紫外光は、半導体発光素子101の基板10側に放出され、反射膜23における反射をも利用することにより、各蛍光体層に含まれる上記蛍光体を効率良く励起することができる。   According to the semiconductor light emitting device 201 according to the present embodiment, the ultraviolet light of 380 nm generated from the semiconductor light emitting element 101 is emitted to the substrate 10 side of the semiconductor light emitting element 101, and also uses the reflection in the reflective film 23, The phosphors included in each phosphor layer can be excited efficiently.

例えば、第1蛍光体層211に含まれる3価のEu等を発光中心とする上記蛍光体は、620nm付近の波長分布の狭い光に変換され、赤色可視光を効率良く得ることが可能である。
また、第2蛍光体層212に含まれる青色、緑色、黄色の蛍光体が、効率良く励起され、青色、緑色、黄色の可視光を効率良く得ることができる。
これらの混色として、白色光やその他様々な色の光を、高効率でかつ演色性良く得ることが可能である。
For example, the phosphor having the emission center of trivalent Eu contained in the first phosphor layer 211 is converted into light having a narrow wavelength distribution around 620 nm, and red visible light can be obtained efficiently. .
In addition, the blue, green, and yellow phosphors included in the second phosphor layer 212 are efficiently excited, and blue, green, and yellow visible light can be efficiently obtained.
As these mixed colors, white light and various other colors can be obtained with high efficiency and good color rendering.

次に、本実施形態に係る半導体発光装置201の製造方法について説明する。
なお、半導体発光素子101を作製する工程は、既に説明した方法を用いることができるので、以下では、半導体発光素子101が出来上がった後の工程について説明する。
Next, a method for manufacturing the semiconductor light emitting device 201 according to this embodiment will be described.
In addition, since the method demonstrated previously can be used for the process of manufacturing the semiconductor light-emitting device 101, below, the process after the semiconductor light-emitting device 101 is completed is demonstrated.

まず、容器22の内面に反射膜23となる金属膜を、例えばスパッタリング法により形成し、この金属膜をパターニングして容器22の内側面と底面にそれぞれ反射膜23を残す。   First, a metal film to be the reflection film 23 is formed on the inner surface of the container 22 by, for example, sputtering, and this metal film is patterned to leave the reflection film 23 on the inner surface and the bottom surface of the container 22 respectively.

次に、半導体発光素子101にボールボンダによって金バンプ25を形成し、p側電極4用とn側電極7用にパターニングされた電極を持つサブマウント24上に固定し、このサブマウント24を容器22の底面の反射膜23上に設置して固定する。これらの固定には接着剤による接着や半田等を用いることが可能である。また、ボールボンダによる金バンプ25を用いずに半導体発光素子100をサブマウント24上に直接固定することもできる。   Next, a gold bump 25 is formed on the semiconductor light emitting device 101 by a ball bonder, and is fixed on a submount 24 having electrodes patterned for the p-side electrode 4 and the n-side electrode 7. It is installed and fixed on the reflective film 23 on the bottom surface of 22. For these fixings, it is possible to use adhesive bonding or soldering. In addition, the semiconductor light emitting element 100 can be directly fixed on the submount 24 without using the gold bumps 25 by the ball bonder.

次に、サブマウント24上の図示しないn側電極及びp側電極をそれぞれ容器22側に設けられた図示しない電極に対してボンディングワイヤ26により接続する。   Next, an n-side electrode and a p-side electrode (not shown) on the submount 24 are connected to electrodes (not shown) provided on the container 22 side by bonding wires 26.

さらに、半導体発光素子101やボンディングワイヤ26を覆うように赤色蛍光体を含む第1蛍光体層211を形成し、この第1蛍光体層211上に青色、緑色或いは黄色の蛍光体を含む第2蛍光体層212を形成する。   Furthermore, a first phosphor layer 211 containing a red phosphor is formed so as to cover the semiconductor light emitting element 101 and the bonding wire 26, and a second phosphor containing a blue, green or yellow phosphor on the first phosphor layer 211. The phosphor layer 212 is formed.

蛍光体層のそれぞれの形成方法は、各蛍光体を樹脂原料混合液に分散させたものを滴下し、さらに熱処理を行うことにより熱重合させて樹脂を硬化させる。なお、各蛍光体を含有する樹脂原料混合液を滴下してしばらく放置した後に硬化させることにより、各蛍光体の微粒子が沈降し、第1、第2蛍光体層211、212の下層に各蛍光体の微粒子を偏在させることができ、各蛍光体の発光効率を適宜制御することが可能である。その後、蛍光体層上に蓋部27を設け、本実施形態に係る半導体発光装置201、すなわち、白色LEDが作製される。   Each of the methods for forming the phosphor layer is a method in which each phosphor is dispersed in a resin raw material mixed solution, and the resin is cured by heat treatment to cure the resin. In addition, the resin raw material mixed solution containing each phosphor is dropped and allowed to stand for a while and then cured, so that the fine particles of each phosphor are settled, and each fluorescent material is deposited under the first and second phosphor layers 211 and 212. The fine particles of the body can be unevenly distributed, and the luminous efficiency of each phosphor can be appropriately controlled. Thereafter, the lid 27 is provided on the phosphor layer, and the semiconductor light emitting device 201 according to this embodiment, that is, a white LED is manufactured.

なお、本明細書において「窒化物半導体」とは、BInAlGa1−x−y−zN(0≦x≦1,0≦y≦1,0≦z≦1,x+y+z≦1)なる化学式において組成比x,y及びzをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むものや、導電型などを制御するために添加される各種のドーパントのいずれかをさらに含むものも、「窒化物半導体」に含まれるものとする。 In this specification, “nitride semiconductor” means B x In y Al z Ga 1-xyz N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1, x + y + z ≦ 1) Semiconductors having all compositions in which the composition ratios x, y, and z are changed within the respective ranges are included. Furthermore, in the above chemical formula, those further including a group V element other than N (nitrogen) and those further including any of various dopants added for controlling the conductivity type are also referred to as “nitride semiconductors”. Shall be included.

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体発光素子を構成する半導体多層膜、金属膜、誘電体膜など各要素の形状、サイズ、材質、配置関係などに関して、また製造方法に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples. For example, those skilled in the art appropriately select the shape, size, material, arrangement relationship, etc. of each element such as a semiconductor multilayer film, metal film, dielectric film, etc. constituting the semiconductor light emitting element from a well-known range. As long as the present invention can be carried out in the same manner and the same effect can be obtained, it is included in the scope of the present invention.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.

その他、本発明の実施の形態として上述した半導体発光素子及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。   In addition, all semiconductor light-emitting devices and methods for manufacturing the same that can be implemented by those skilled in the art based on the semiconductor light-emitting devices and methods for manufacturing the same described above as embodiments of the present invention are also included in the gist of the present invention. As long as it is included, it belongs to the scope of the present invention.

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。   In addition, in the category of the idea of the present invention, those skilled in the art can conceive of various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .

1 n型半導体層(第1半導体層)
1a 第1主面
1b 第2主面
1s 積層構造体
1t、1r テーパ形状部
2 p型半導体層(第2半導体層)
3 発光層
4 p側電極(第2電極)
4a 第1p側電極膜(第3金属膜)
4b 第2p側電極膜(第4金属膜)
4c 第3p側電極膜(第5金属膜)
4t p側透明電極(透明電極)
7 n側電極(第1電極)
7a 第1n側電極膜(第1金属膜)
7b 第2n側電極膜(第2金属膜)
7t n側透明電極(透明電極)
8a 第1領域
8b 第2領域
10 基板
11 誘電体積層膜
11a 誘電体膜
22 容器
23 反射膜
24 サブマウント
25 金バンプ
26 ボンディングワイヤ
27 蓋部
45 p側パッド
75 n側パッド
90、101、101a、101b、102、103a、103b、104〜113 半導体発光素子
201 半導体発光装置
211、212 蛍光体層
1 n-type semiconductor layer (first semiconductor layer)
DESCRIPTION OF SYMBOLS 1a 1st main surface 1b 2nd main surface 1s Laminated structure 1t, 1r Tapered shape part 2 p-type semiconductor layer (2nd semiconductor layer)
3 Light emitting layer 4 P-side electrode (second electrode)
4a First p-side electrode film (third metal film)
4b Second p-side electrode film (fourth metal film)
4c Third p-side electrode film (fifth metal film)
4t p side transparent electrode (transparent electrode)
7 n-side electrode (first electrode)
7a First n-side electrode film (first metal film)
7b Second n-side electrode film (second metal film)
7t n-side transparent electrode (transparent electrode)
8a 1st area 8b 2nd area 10 Substrate 11 Dielectric laminated film 11a Dielectric film 22 Container 23 Reflective film 24 Submount 25 Gold bump 26 Bonding wire 27 Cover part 45 P side pad 75 N side pad 90, 101, 101a, 101b, 102, 103a, 103b, 104 to 113 Semiconductor light emitting element 201 Semiconductor light emitting device 211, 212 Phosphor layer

Claims (14)

第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層が選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、
前記積層構造体の前記第1主面上に設けられ、
前記第1半導体層の前記一部の上に設けられた第1金属膜を含む第1領域と、
前記第1半導体層の前記一部の上に設けられ、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く、前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い第2金属膜を含む第2領域と、
を有し、前記第1半導体層に接続された第1電極と、
前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続された反射性の金属膜を含む第2電極と、
前記第1主面上において、前記第1電極及び前記第2電極のいずれにも覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる複数の誘電体膜が積層されてなる誘電体積層膜と、
を備え、
前記第1領域は、前記第1電極のうちの前記第2電極と対向する部分であり、
前記発光層から放出される前記光は、前記第1半導体層の側から外部に放出されることを特徴とする半導体発光素子。
A first semiconductor layer; a second semiconductor layer; and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer, wherein the second semiconductor layer and the light emitting layer are selective. And a stacked structure in which a part of the first semiconductor layer is exposed on the first main surface on the second semiconductor layer side,
Provided on the first main surface of the laminated structure;
A first region including a first metal film provided on the part of the first semiconductor layer;
Provided on the part of the first semiconductor layer, the reflectance with respect to the light emitted from the light emitting layer is higher than that of the first metal film, and the contact resistance with respect to the first semiconductor layer is the first metal film. A second region comprising a higher second metal film;
A first electrode connected to the first semiconductor layer;
A second electrode including a reflective metal film provided on the first main surface of the multilayer structure and connected to the second semiconductor layer;
A plurality of dielectrics having different refractive indexes provided on the first main surface and on the first semiconductor layer and the second semiconductor layer that are not covered by any of the first electrode and the second electrode A dielectric laminated film in which films are laminated;
With
The first region is a portion of the first electrode facing the second electrode,
The semiconductor light emitting device, wherein the light emitted from the light emitting layer is emitted to the outside from the first semiconductor layer side.
前記第2金属膜は、前記発光層から放出される光を前記積層構造体中に向けて反射することを特徴とする請求項1記載の半導体発光素子。   2. The semiconductor light emitting device according to claim 1, wherein the second metal film reflects light emitted from the light emitting layer toward the laminated structure. 3. 前記誘電体積層膜は、前記発光層から放出される光を前記積層構造体中に向けて反射することを特徴とする請求項1または2に記載の半導体発光素子。   3. The semiconductor light emitting element according to claim 1, wherein the dielectric laminated film reflects light emitted from the light emitting layer toward the laminated structure. 4. 前記誘電体積層膜と、前記積層構造体と、の間に設けられた誘電体膜をさらに備えたことを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。   The semiconductor light emitting element according to claim 1, further comprising a dielectric film provided between the dielectric multilayer film and the multilayer structure. 前記第2電極は、
第3金属膜と、
前記第3金属膜と前記第2半導体層との間に設けられ、前記光に対する反射率が前記第3金属膜よりも高い第4金属膜と、
を有することを特徴とする請求項1〜4のいずれか1つに記載の半導体発光素子。
The second electrode is
A third metal film;
A fourth metal film provided between the third metal film and the second semiconductor layer and having a higher reflectance to the light than the third metal film;
The semiconductor light-emitting device according to claim 1, wherein
前記第4金属膜は、前記第2金属膜と同じ材料で構成されたことを特徴とする請求項5記載の半導体発光素子。   6. The semiconductor light emitting element according to claim 5, wherein the fourth metal film is made of the same material as the second metal film. 前記第2電極は、前記第3金属膜と前記第4金属膜との間に設けられ、前記第3金属膜に含まれる材料が前記第4金属膜に拡散することを抑制する第5金属膜をさらに有することを特徴とする請求項5または6に記載の半導体発光素子。   The second electrode is provided between the third metal film and the fourth metal film, and a fifth metal film that suppresses diffusion of a material contained in the third metal film into the fourth metal film. The semiconductor light-emitting device according to claim 5, further comprising: 前記第1半導体層と前記第1電極との間、及び前記第2半導体層と前記第2電極との間、の少なくともいずれかの、少なくとも一部に設けられた透明電極をさらに備えたことを特徴とする請求項1〜7のいずれか1つに記載の半導体発光素子。   And further comprising a transparent electrode provided at least in part between at least one of the first semiconductor layer and the first electrode and between the second semiconductor layer and the second electrode. The semiconductor light-emitting device according to claim 1, wherein the semiconductor light-emitting device is a light-emitting device. 前記第2半導体層と前記発光層が選択的に除去された部分の側面は、前記第1及び第2半導体層の層面に対して傾斜したことを特徴とする請求項1〜8のいずれか1つに記載の半導体発光素子。   The side surface of the portion where the second semiconductor layer and the light emitting layer are selectively removed is inclined with respect to the layer surfaces of the first and second semiconductor layers. The semiconductor light emitting element as described in one. 前記誘電体積層膜は、第1屈折率nを有する第1誘電体層と、前記第1屈折率nとは異なる第2屈折率nを有する第2誘電体層と、を交互に積層してなり、
前記発光層の発光波長をλとしたとき、前記第1誘電体層のそれぞれの厚さは実質的にλ/(4n)であり、前記第2誘電体層のそれぞれの厚さは実質的にλ/(4n)であることを特徴とする請求項1〜9のいずれか1つに記載の半導体発光素子。
The dielectric multilayer film includes a first dielectric layer having a first refractive index n 1, alternately, a second dielectric layer having a different second refractive index n 2 from the first refractive index n 1 Layered,
When the emission wavelength of the light emitting layer is λ, the thickness of each of the first dielectric layers is substantially λ / (4n 1 ), and the thickness of each of the second dielectric layers is substantially The semiconductor light emitting device according to claim 1, wherein λ / (4n 2 ).
前記積層構造体は、前記第1主面に対向する第2主面の側に設けられたサファイアからなる基板をさらに有することを特徴とする請求項1〜10のいずれか1つに記載の半導体発光素子。   11. The semiconductor according to claim 1, wherein the stacked structure further includes a substrate made of sapphire provided on a second main surface facing the first main surface. Light emitting element. 前記積層構造体は、前記基板と前記第1半導体層との間に設けられた単結晶の窒化アルミニウム層をさらに有することを特徴とする請求項11記載の半導体発光素子。   12. The semiconductor light emitting device according to claim 11, wherein the stacked structure further includes a single crystal aluminum nitride layer provided between the substrate and the first semiconductor layer. 前記窒化アルミニウム層の前記基板の側には、炭素の濃度が相対的に高い部分が設けられていることを特徴とする請求項12記載の半導体発光素子。   13. The semiconductor light emitting device according to claim 12, wherein a portion having a relatively high carbon concentration is provided on the substrate side of the aluminum nitride layer. 第1半導体層と、第2半導体層と、前記第1半導体層と前記第2半導体層との間に設けられた発光層と、を有し、前記第2半導体層と前記発光層が選択的に除去されて前記第2半導体層の側の第1主面に前記第1半導体層の一部が露出した積層構造体と、
前記積層構造体の前記第1主面上に設けられ、
前記第1半導体層の前記一部の上に設けられた第1金属膜を含む第1領域部分と、
前記第1半導体層の前記一部の上に設けられ、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く、前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い第2金属膜を含む第2領域部分と、
を有し、前記第1半導体層に接続された第1電極と、
前記積層構造体の前記第1主面上に設けられ、前記第2半導体層に接続された第2電極と、
前記第1主面上において、前記第1電極及び前記第2電極のいずれにも覆われていない前記第1半導体層及び前記第2半導体層の上に設けられ、屈折率の異なる複数の誘電体膜が積層されてなる誘電体積層膜と、
を含み、
前記第1領域部分は、前記第1電極のうちの前記第2電極と対向する部分であり、
前記第2電極は、
第3金属膜と、
前記第3金属膜と前記第2半導体層との間に設けられ、前記光に対する反射率が前記第3金属膜よりも高い第4金属膜と、
を有し、
前記第4金属膜は、前記第2金属膜と同じ材料で構成され、
前記発光層から放出される前記光は、前記第1半導体層の側から外部に放出される半導体発光素子の製造方法であって、
基板の上に、前記第1半導体層、前記発光層及び前記第2半導体層を積層して形成する工程と、
前記第2半導体層と前記発光層の一部を除去して前記第1半導体層を露出させる工程と、
前記露出した前記第1半導体層の第1領域に、前記第1金属膜を形成する工程と、
前記露出した前記第1半導体層の前記第1領域に隣接する第2領域と、前記第2半導体層の上と、に、同時に、前記発光層から放出される光に対する反射率が前記第1金属膜よりも高く前記第1半導体層に対する接触抵抗が前記第1金属膜よりも高い金属膜を形成する工程と、
前記第1金属膜及び前記前記第1金属膜よりも高い金属膜から露出した前記第1半導体層及び前記第2半導体層の上に、屈折率の異なる誘電体膜を交互に積層して前記誘電体積層膜を形成する工程と、
を備えたことを特徴とする半導体発光素子の製造方法。
A first semiconductor layer; a second semiconductor layer; and a light emitting layer provided between the first semiconductor layer and the second semiconductor layer, wherein the second semiconductor layer and the light emitting layer are selective. And a stacked structure in which a part of the first semiconductor layer is exposed on the first main surface on the second semiconductor layer side,
Provided on the first main surface of the laminated structure;
A first region portion including a first metal film provided on the part of the first semiconductor layer;
Provided on the part of the first semiconductor layer, the reflectance with respect to the light emitted from the light emitting layer is higher than that of the first metal film, and the contact resistance with respect to the first semiconductor layer is the first metal film. A second region portion comprising a higher second metal film;
A first electrode connected to the first semiconductor layer;
A second electrode provided on the first main surface of the multilayer structure and connected to the second semiconductor layer;
A plurality of dielectrics having different refractive indexes provided on the first main surface and on the first semiconductor layer and the second semiconductor layer that are not covered by any of the first electrode and the second electrode A dielectric laminated film in which films are laminated;
Including
The first region portion is a portion of the first electrode facing the second electrode,
The second electrode is
A third metal film;
A fourth metal film provided between the third metal film and the second semiconductor layer and having a higher reflectance to the light than the third metal film;
Have
The fourth metal film is made of the same material as the second metal film,
The light emitted from the light emitting layer is a method for manufacturing a semiconductor light emitting device that is emitted to the outside from the first semiconductor layer side,
Laminating the first semiconductor layer, the light emitting layer, and the second semiconductor layer on a substrate;
Removing a part of the second semiconductor layer and the light emitting layer to expose the first semiconductor layer;
Forming the first metal film on the exposed first region of the first semiconductor layer;
At the same time, the reflectance of the light emitted from the light emitting layer on the exposed second region of the first semiconductor layer adjacent to the first region and on the second semiconductor layer is the first metal. Forming a metal film having a higher contact resistance with respect to the first semiconductor layer than the first metal film than the first metal film;
Dielectric films having different refractive indexes are alternately stacked on the first semiconductor layer and the second semiconductor layer exposed from the first metal film and the metal film higher than the first metal film. Forming a laminated body film;
A method of manufacturing a semiconductor light emitting device, comprising:
JP2013002891A 2013-01-10 2013-01-10 Semiconductor light emitting device Expired - Fee Related JP5608762B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013002891A JP5608762B2 (en) 2013-01-10 2013-01-10 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013002891A JP5608762B2 (en) 2013-01-10 2013-01-10 Semiconductor light emitting device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008220143A Division JP5305790B2 (en) 2008-08-28 2008-08-28 Semiconductor light emitting device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014172755A Division JP5851001B2 (en) 2014-08-27 2014-08-27 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2013102192A true JP2013102192A (en) 2013-05-23
JP5608762B2 JP5608762B2 (en) 2014-10-15

Family

ID=48622468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013002891A Expired - Fee Related JP5608762B2 (en) 2013-01-10 2013-01-10 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP5608762B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068597A1 (en) * 2013-11-06 2015-05-14 シャープ株式会社 Production method for semiconductor element, and semiconductor element
JP2016127113A (en) * 2014-12-26 2016-07-11 日亜化学工業株式会社 Light emitting element and light emitting device using the same, and manufacturing method
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
WO2023050119A1 (en) * 2021-09-29 2023-04-06 京东方科技集团股份有限公司 Light-emitting device, light-emitting substrate and display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (en) * 1998-07-08 2000-01-28 Toshiba Corp Semiconductor element
JP2002026384A (en) * 2000-07-05 2002-01-25 Nichia Chem Ind Ltd Integrated nitride semiconductor light emitting element
JP2002353504A (en) * 2001-05-09 2002-12-06 Lumileds Lighting Us Llc Semiconductor led flip-chip imparted with high reflectivity dielectric coating on mesa
JP2003110140A (en) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JP2006041403A (en) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd Semiconductor luminous element
JP2007324585A (en) * 2006-05-02 2007-12-13 Mitsubishi Chemicals Corp Semiconductor light-emitting element
JP2008192782A (en) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc Electrode and iii nitride compound semiconductor light-emitting element using the electrode

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000031588A (en) * 1998-07-08 2000-01-28 Toshiba Corp Semiconductor element
JP2002026384A (en) * 2000-07-05 2002-01-25 Nichia Chem Ind Ltd Integrated nitride semiconductor light emitting element
JP2002353504A (en) * 2001-05-09 2002-12-06 Lumileds Lighting Us Llc Semiconductor led flip-chip imparted with high reflectivity dielectric coating on mesa
JP2003110140A (en) * 2001-09-28 2003-04-11 Nichia Chem Ind Ltd Nitride semiconductor light emitting element
JP2006041403A (en) * 2004-07-29 2006-02-09 Nichia Chem Ind Ltd Semiconductor luminous element
JP2007324585A (en) * 2006-05-02 2007-12-13 Mitsubishi Chemicals Corp Semiconductor light-emitting element
JP2008192782A (en) * 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc Electrode and iii nitride compound semiconductor light-emitting element using the electrode

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015068597A1 (en) * 2013-11-06 2015-05-14 シャープ株式会社 Production method for semiconductor element, and semiconductor element
US9721838B2 (en) 2013-11-06 2017-08-01 Sharp Kabushiki Kaisha Production method for semiconductor element, and semiconductor element
JP2016127113A (en) * 2014-12-26 2016-07-11 日亜化学工業株式会社 Light emitting element and light emitting device using the same, and manufacturing method
US10026879B2 (en) 2014-12-26 2018-07-17 Nichia Corporation Method of manufacturing light emitting element
US10937928B2 (en) 2017-11-09 2021-03-02 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
US11637221B2 (en) 2017-11-09 2023-04-25 Asahi Kasei Kabushiki Kaisha Nitride semiconductor element, nitride semiconductor light emitting element, ultraviolet light emitting element
WO2023050119A1 (en) * 2021-09-29 2023-04-06 京东方科技集团股份有限公司 Light-emitting device, light-emitting substrate and display device

Also Published As

Publication number Publication date
JP5608762B2 (en) 2014-10-15

Similar Documents

Publication Publication Date Title
JP5305790B2 (en) Semiconductor light emitting device
JP5139005B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5139519B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5325506B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5191837B2 (en) Semiconductor light emitting device and semiconductor light emitting device
US7902565B2 (en) Semiconductor light emitting device and method for manufacturing same
JP5426124B2 (en) Semiconductor light emitting device manufacturing method and semiconductor light emitting device
JP5334601B2 (en) Semiconductor light emitting diode element and semiconductor light emitting device
JP4940363B1 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5174067B2 (en) Semiconductor light emitting device
JP5514283B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5608762B2 (en) Semiconductor light emitting device
JP5581427B2 (en) Semiconductor light emitting diode element and semiconductor light emitting device
JP5851001B2 (en) Semiconductor light emitting device
JP5319820B2 (en) Semiconductor light emitting diode element and semiconductor light emitting device
JP5886899B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5563031B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5372220B2 (en) Semiconductor light emitting device and semiconductor light emitting device
JP5433798B2 (en) Semiconductor light emitting device and semiconductor light emitting device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140312

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140901

R151 Written notification of patent or utility model registration

Ref document number: 5608762

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees