JP2013101447A - Start circuit - Google Patents
Start circuit Download PDFInfo
- Publication number
- JP2013101447A JP2013101447A JP2011244118A JP2011244118A JP2013101447A JP 2013101447 A JP2013101447 A JP 2013101447A JP 2011244118 A JP2011244118 A JP 2011244118A JP 2011244118 A JP2011244118 A JP 2011244118A JP 2013101447 A JP2013101447 A JP 2013101447A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- channel transistor
- transistor
- power supply
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004913 activation Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 12
- 239000007858 starting material Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
Description
本発明は、バイアス回路を起動するための起動回路において、低消費電流で安定した動作をする起動回路に関する。 The present invention relates to a starting circuit for starting a bias circuit, which operates stably with low current consumption.
一般に、電子回路を動作させるためには、基準電圧回路や基準電流回路等に代表されるバイアス回路が必要である。 In general, in order to operate an electronic circuit, a bias circuit represented by a reference voltage circuit, a reference current circuit, or the like is required.
バイアス回路は、その動作電流が零で安定点を有するため、電源を投入しただけでは起動しない。このため、専用の起動回路を要する(例えば、特許文献1参照)。 Since the operating current is zero and the bias circuit has a stable point, the bias circuit does not start when the power is turned on. For this reason, a dedicated starting circuit is required (for example, refer to Patent Document 1).
図4は、バイアス回路の一例としてのバンドギャップ基準電圧回路の回路図である。この図4に示す基準電圧回路部10は、電圧VEを出力する電源Vと並列に3つの定電流源I1,I2,I3を備えている。また、定電流源I1の出力側にはトランジスタQ1が直列に接続され、定電流源I2の出力側には抵抗R1とトランジスタQ2とが直列に接続され、定電流源I3の出力側には抵抗R2とトランジスタQ3とが直列に接続されている。
FIG. 4 is a circuit diagram of a bandgap reference voltage circuit as an example of a bias circuit. The reference
また、定電流源I1の出力側とトランジスタQ1との間及び定電流源I2の出力側と抵抗R1との間には、オペアンプ11の入力側が接続され、このオペアンプ11の出力(バイアス電圧)は定電流源I1,I2,I3にフィードバックされる。また、定電流源I3と抵抗R2との間からは基準電圧信号Vrefが出力される。
The input side of the
このようなバンドギャップ基準電圧回路(基準電圧回路部10)は、電源Vの出力電流I=0Aが安定点の一つであるため、図4に示す電源Vが起動しても、基準電圧信号Vrefを出力しない。このため、起動時には定電流源I1,I2,I3に強制的に出力電流Iを流して回路を起動させている。このため、起動回路にあっては、対象回路が起動完了しても電源電圧VEが印加されている間は、常時電流が流れ、消費電流が増加してしまうという問題が生じていた。 In such a band gap reference voltage circuit (reference voltage circuit unit 10), since the output current I = 0A of the power supply V is one of the stable points, even if the power supply V shown in FIG. Do not output Vref. For this reason, the circuit is activated by forcibly flowing the output current I through the constant current sources I1, I2, and I3 at the time of activation. For this reason, in the start-up circuit, there is a problem that even when the start-up of the target circuit is completed, current always flows and the current consumption increases while the power supply voltage VE is applied.
この問題に対して、特許文献1では、回路中にスイッチ(スイッチング素子)を設けるとともに、このスイッチを起動時にオンして出力電流Iを流し、スイッチのゲートに接続したコンデンサが充電されると、スイッチのゲート・ソース間電位が低下してスイッチをオフするという技術が提案されている。
With respect to this problem, in
この起動回路によれば、起動後はスイッチがオフするため、起動電流を停止することができる。また、スイッチのゲート駆動は、コンデンサを充電することで行っているため、充電が完了すると、それ以上の電流が流れなくなるという利点を備えている。 According to this startup circuit, the startup current can be stopped because the switch is turned off after startup. Further, since the gate drive of the switch is performed by charging the capacitor, there is an advantage that when the charging is completed, no more current flows.
しかしながら、上述した特許文献1の起動回路にあっては、コンデンサの充電電圧と電源電圧とが略等しい状態に保たれている場合には、スイッチが常にオフ状態となるため、起動電流が流れなくなる。
However, in the above-described startup circuit of
このため、電源電圧の立ち上がりスピードに依存して起動回路が起動しない場合が生じるという問題が生じていた。また、スイッチのゲート電圧はコンデンサで保持されるので、電源電圧が過渡変動した場合にはスイッチのゲート電圧が電源電圧の変動に追従しないため、スイッチがオン/オフを繰り返してしまい、バイアス回路の動作が不安定となってしまう場合があるという問題が生じていた。 For this reason, there has been a problem that the start-up circuit may not start depending on the rising speed of the power supply voltage. In addition, since the gate voltage of the switch is held by a capacitor, the switch gate voltage does not follow the fluctuation of the power supply voltage when the power supply voltage changes transiently. There was a problem that the operation might become unstable.
本発明は上述のかかる事情に鑑みてなされたものであり、低消費電流で電源電圧の状態に関係なく安定した動作を確保することができる起動回路を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a start-up circuit that can secure a stable operation regardless of the state of a power supply voltage with low current consumption.
上記課題を解決するため、本発明の起動回路は、低電源電位を基準として動作するバイアス回路の電流源と並列に配置されて起動電流を流すためのトランジスタと、該トランジスタのゲートと高電位電源との間に配置された第1のスイッチと、前記トランジスタのゲートと低電位電源との間に直列に配置された抵抗と第2のスイッチと、を備え、前記第1のスイッチは定電流源のバイアス電圧でオン/オフし、前記第2のスイッチはシステム電源の起動に関する電源起動信号でオン/オフすることを特徴とする。 In order to solve the above problems, a start circuit of the present invention includes a transistor arranged in parallel with a current source of a bias circuit that operates with a low power supply potential as a reference, and a start current flowing therethrough, a gate of the transistor, and a high potential power supply And a resistor and a second switch arranged in series between the gate of the transistor and a low potential power source, the first switch being a constant current source The second switch is turned on / off by a power supply start signal relating to the start of the system power supply.
この際、前記トランジスタをPチャネルトランジスタとし、前記第1のスイッチをPチャネルトランジスタとし、前記第2のスイッチをNチャネルトランジスタとすることができ、前記第2のスイッチとしての前記Nチャネルトランジスタは、低電圧検出回路からの出力信号によってオン/オフする。 At this time, the transistor can be a P-channel transistor, the first switch can be a P-channel transistor, the second switch can be an N-channel transistor, and the N-channel transistor as the second switch is: It is turned on / off by the output signal from the low voltage detection circuit.
このような構成によれば、低消費電流で電源電圧の状態に関係なく安定した動作を確保することができる。 According to such a configuration, a stable operation can be ensured with low current consumption regardless of the state of the power supply voltage.
また、本発明の起動回路は、高電源電位を基準として動作するバイアス回路の電流源と並列に配置されて起動電流を流すためのトランジスタと、該トランジスタのゲートと低電位電源との間に配置された第1のスイッチと、前記トランジスタのゲートと高電位電源との間に直列に配置された抵抗と第2のスイッチと、を備え、前記第1のスイッチは定電流源のバイアス電圧でオン/オフし、前記第2のスイッチはシステム電源の起動に関する電源起動信号でオン/オフすることを特徴とする。 In addition, the start-up circuit of the present invention is arranged in parallel with a current source of a bias circuit that operates with a high power supply potential as a reference, and between the gate of the transistor and the low-potential power supply to flow the start-up current. A first switch, a resistor arranged in series between the gate of the transistor and a high-potential power source, and a second switch, and the first switch is turned on by a bias voltage of a constant current source The second switch is turned on / off by a power activation signal related to activation of the system power.
この場合においても、前記トランジスタをNチャネルトランジスタとし、前記第1のスイッチをNチャネルトランジスタとし、前記第2のスイッチをPチャネルトランジスタとすることができる。 Also in this case, the transistor can be an N-channel transistor, the first switch can be an N-channel transistor, and the second switch can be a P-channel transistor.
本発明の起動回路は、低消費電流で電源電圧の状態に関係なく安定した動作を確保することができる。 The starter circuit of the present invention can ensure a stable operation with low current consumption regardless of the state of the power supply voltage.
次に、本発明の一実施形態に係る起動回路について、図面を参照して説明する。尚、以下に示す実施例は本発明の起動回路における好適な具体例であり、技術的に好ましい種々の限定を付している場合もあるが、本発明の技術範囲は、特に本発明を限定する記載がない限り、これらの態様に限定されるものではない。また、以下に示す実施形態における構成要素は適宜、既存の構成要素等との置き換えが可能であり、かつ、他の既存の構成要素との組合せを含む様々なバリエーションが可能である。したがって、以下に示す実施形態の記載をもって、特許請求の範囲に記載された発明の内容を限定するものではない。 Next, a starting circuit according to an embodiment of the present invention will be described with reference to the drawings. In addition, although the Example shown below is a suitable specific example in the starting circuit of this invention, and there may be a technically preferable various limitation, the technical scope of this invention limits this invention especially. Unless otherwise stated, the present invention is not limited to these embodiments. In addition, the constituent elements in the embodiments shown below can be appropriately replaced with existing constituent elements and the like, and various variations including combinations with other existing constituent elements are possible. Therefore, the description of the embodiment described below does not limit the contents of the invention described in the claims.
(実施形態1)
図1は本発明の一実施形態に係る起動回路をバンドギャップ基準電圧回路に使用した場合の説明図である。尚、基準電圧回路部10の構成は上記従来技術(図4)と同一であるため、同一の符号を付してその説明を省略する。
(Embodiment 1)
FIG. 1 is an explanatory diagram when a starting circuit according to an embodiment of the present invention is used in a band gap reference voltage circuit. Since the configuration of the reference
図1において、起動回路部20は、電源Vと基準電圧回路部10との間に並列に接続されている。この起動回路部20は、第1のスイッチS1、抵抗R3、第2のスイッチS2、が直列に接続されていると共に、起動電流を流すためのPチャネルトランジスタMP1が並列に接続されている。
In FIG. 1, the
PチャネルトランジスタMP1のドレインは基準電圧回路部10の定電流源I1の出力端とオペアンプ11の入力端との間に接続され、PチャネルトランジスタMP1のゲートは第1のスイッチS1と抵抗R3との間に接続されている。これにより、第1のスイッチS1は、PチャネルトランジスタMP1のゲートと高電位電源間に接続されている。また、PチャネルトランジスタMP1のゲートと低電位電源間には抵抗R3とスイッチS2とが直列に接続されている。
The drain of the P-channel transistor MP1 is connected between the output terminal of the constant current source I1 of the reference
第1のスイッチS1は、基準電圧回路部10のオペアンプ11から出力された定電流源のバイアス電圧でオン/オフする。また、第2のスイッチS2は、例えば、システムのオン/オフ信号、パワーオンリセット信号等のほか、システムリセット信号や低電圧検出回路信号を含む電源起動に関する電源起動信号ENでオン/オフする。
The first switch S <b> 1 is turned on / off by the constant current source bias voltage output from the
このような構成においては、起動前においては、システムや電源の起動を知らせるロジック信号やシステムリセット信号といった電源起動信号ENにより第2のスイッチS2がオンする。また、第1のスイッチS1は定電流源のバイアス電圧が起動していない状態でオフする。 In such a configuration, before the activation, the second switch S2 is turned on by a power activation signal EN such as a logic signal for notifying activation of the system or the power supply or a system reset signal. The first switch S1 is turned off in a state where the bias voltage of the constant current source is not activated.
そして、電源Vが立ち上がると、第2のスイッチS2と抵抗R3とを通してPチャネルトランジスタMP1のゲート・ソース間電圧が印加され、PチャネルトランジスタMP1に起動電流が流れ、基準電圧回路部10に強制的に電流を流し、基準電圧Vrefを出力させる。
When the power supply V rises, the voltage between the gate and the source of the P-channel transistor MP1 is applied through the second switch S2 and the resistor R3, a starting current flows through the P-channel transistor MP1, and the reference
また、基準電圧回路部10が基準電圧Vrefを出力し、定電流源のバイアス電圧が起動すると、第1のスイッチS1がオンし、PチャネルトランジスタMP1のゲート・ソース間電圧が零となり、起動電流が流れなくなる。
Further, when the reference
さらに、システムや電源の起動が完了した場合や、システムがセットされた場合には、第2のスイッチS2をオフにして抵抗R3に流れる電流を遮断し、消費電流の増加を抑制する。 Furthermore, when the system and power supply start-up is completed or when the system is set, the second switch S2 is turned off to cut off the current flowing through the resistor R3, thereby suppressing an increase in current consumption.
(実施形態2)
図2は本発明の一実施形態に係る他の起動回路の説明図である。尚、上記実施の形態1(図1)と同一の構成には、同一の符号を付してその説明を省略する。
(Embodiment 2)
FIG. 2 is an explanatory diagram of another activation circuit according to an embodiment of the present invention. In addition, the same code | symbol is attached | subjected to the structure same as the said Embodiment 1 (FIG. 1), and the description is abbreviate | omitted.
図2に示すように、電源Vと並列に、起動回路部30、基準電圧回路部40、低電圧検出回路部50、が並列に接続されている。
As shown in FIG. 2, in parallel with the power supply V, an
尚、基準電圧回路部40は、実施形態1で示した基準電圧回路部10の定電流源I1,I2,I3に換えてPチャネルトランジスタMP2,MP3,MP4が接続され、オペアンプ11に換えてNチャネルトランジスタMN1,MN2が接続されている。
The reference
このNチャネルトランジスタMN1,MN2は、各ドレインがPチャネルトランジスタMP2,MP3のドレインに接続され、MN1のソースがトランジスタQ1のエミッタに接続され、MN2のソースが抵抗R1を介してQ2のエミッタに接続されている。 N-channel transistors MN1 and MN2 have their drains connected to the drains of P-channel transistors MP2 and MP3, the source of MN1 is connected to the emitter of transistor Q1, and the source of MN2 is connected to the emitter of Q2 through resistor R1. Has been.
また、NチャネルトランジスタMN1,MN2のゲート間はPチャネルトランジスタMP2とNチャネルトランジスタMN1のドレイン間及びPチャネルトランジスタMP1のドレインに接続されている。さらに、PチャネルトランジスタMP2,MP3のゲート間はPチャネルトランジスタMP3のドレインとNチャネルトランジスタMN2のドレインとの間に接続され、PチャネルトランジスタMP4のドレインと抵抗R2との間からは基準電圧信号Vrefが低電圧検出回路部50に出力される。
The gates of the N channel transistors MN1 and MN2 are connected between the drains of the P channel transistor MP2 and the N channel transistor MN1 and the drain of the P channel transistor MP1. Further, the gates of the P-channel transistors MP2 and MP3 are connected between the drain of the P-channel transistor MP3 and the drain of the N-channel transistor MN2, and the reference voltage signal Vref is connected between the drain of the P-channel transistor MP4 and the resistor R2. Is output to the low voltage
起動回路部30は、実施形態1の起動回路部20の第1のスイッチS1に換えてPチャネルトランジスタMP5(第1のスイッチ)が接続され、そのゲート駆動には、PチャネルトランジスタMP3のバイアス電圧を用いている。また、第2のスイッチS2に換えてNチャネルトランジスタMN3(第2のスイッチ)が接続され、そのオン/オフは電源電圧VEを監視する低電圧検出回路部50からの出力で行っている。
The
その低電圧検出回路部50は、第3のスイッチS3、抵抗R5,抵抗R4が直列に接続されているとともに、コンパレータCOMP1が並列に接続されている。
In the low voltage
コンパレータCOMP1には、PチャネルトランジスタMP4のドレインと抵抗R2との間から出力された基準電圧信号Vrefと、抵抗R5と抵抗R4との間から出力された信号と、が入力され、起動回路部30のNチャネルトランジスタMN3のゲートに出力信号を出力する。 The comparator COMP1 receives a reference voltage signal Vref output from between the drain of the P-channel transistor MP4 and the resistor R2, and a signal output from between the resistor R5 and the resistor R4. An output signal is output to the gate of the N-channel transistor MN3.
このような構成においては、電源電圧VEが所定値(例えば、3V)未満では、低電圧検出回路部50からの出力でNチャネルトランジスタMN3をオンする。この所定値は、仕様によって任意に決められるものである。また、PチャネルトランジスタMP5はPチャネルトランジスタMP3のバイアス電圧が起動していない状態でオフする。
In such a configuration, when the power supply voltage VE is less than a predetermined value (for example, 3 V), the N-channel transistor MN3 is turned on by the output from the low voltage
そして、電源電圧VEが上昇すると、NチャネルトランジスタMN3と抵抗R3とを通してPチャネルトランジスタMP1のゲート・ソース間電圧が印加されるため、PチャネルトランジスタMP1に起動電流が流れて基準電圧回路部40に強制的に電流を流し、基準電圧を起動させる。
When the power supply voltage VE rises, the gate-source voltage of the P-channel transistor MP1 is applied through the N-channel transistor MN3 and the resistor R3, so that a starting current flows through the P-channel transistor MP1 and the reference
この基準電圧回路部40が起動し、PチャネルトランジスタMP3のバイアス電圧が起動すると、PチャネルトランジスタMP5がオンし、PチャネルトランジスタMP1のゲート・ソース間電圧が零となり、起動電流が流れなくなる。
When the reference
また、電源電圧VEが所定値以上となり、低電圧検出回路部50が電源電圧VEの起動完了信号を出力すると、NチャネルトランジスタMN3がオフし抵抗R3に流れる電流が遮断され、消費電流の増加を抑制する。
Further, when the power supply voltage VE becomes equal to or higher than a predetermined value and the low voltage
このように、本発明の起動回路にあっては、コンデンサを用いて電圧を保持する構成を採用していないことから、電源電圧VEの起動が遅い場合の起動不良や、電源電圧VEが過渡変動した場合の不安定動作の発生を抑制することができる。 As described above, the starting circuit according to the present invention does not employ a configuration in which a voltage is held using a capacitor, so that a starting failure when the starting of the power supply voltage VE is slow or the power supply voltage VE varies transiently. The occurrence of unstable operation can be suppressed.
ところで、上記各実施の形態では、構成回路が低電源電位側を基準に動作する場合について説明したが、高電源電位側を基準に動作する場合においても適用可能である。この場合には、電源電圧VEの極性を反転するとともに、各Pチャネルトランジスタ(MP1〜MP5)及びNチャネルトランジスタ(MN1〜MN3)を相互に交換し、PNPトランジスタ(Q1〜Q3)をNPNトランジスタに交換することで、同様の効果を奏することができる。図3に高電源電位側を基準に動作する場合の回路例を示す。図3の起動回路部31,基準電圧回路部41,低電圧検出回路部51は、図2の起動回路部30,基準電圧回路部40,低電圧検出回路部50にそれぞれ対応している。図3において、NチャネルトランジスタMN15は第1のスイッチ,PチャネルトランジスタMP13は第2のスイッチに相当する。
By the way, in each of the above-described embodiments, the case where the constituent circuit operates with the low power supply potential side as a reference has been described. In this case, the polarity of the power supply voltage VE is reversed, the P-channel transistors (MP1 to MP5) and the N-channel transistors (MN1 to MN3) are interchanged, and the PNP transistors (Q1 to Q3) are changed to NPN transistors. By exchanging, the same effect can be produced. FIG. 3 shows a circuit example in the case of operating with the high power supply potential side as a reference. The
10,40,41…基準電圧回路部
11…オペアンプ
20,30,31…起動回路部
50,51…低電圧検出回路部
MN1〜MN3,MN11〜MN15…Nチャネルトランジスタ
MP1〜MP5,MP11〜MP13…Pチャネルトランジスタ
COMP1,COMP11…コンパレータ(比較器)
Q1〜Q3,Q11〜Q13…トランジスタ
R1〜R5,R11〜R15…抵抗
S1〜S3,S13…スイッチ
DESCRIPTION OF
Q1-Q3, Q11-Q13 ... Transistors R1-R5, R11-R15 ... Resistors S1-S3, S13 ... Switches
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011244118A JP5948798B2 (en) | 2011-11-08 | 2011-11-08 | Start-up circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011244118A JP5948798B2 (en) | 2011-11-08 | 2011-11-08 | Start-up circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013101447A true JP2013101447A (en) | 2013-05-23 |
JP5948798B2 JP5948798B2 (en) | 2016-07-06 |
Family
ID=48622023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011244118A Active JP5948798B2 (en) | 2011-11-08 | 2011-11-08 | Start-up circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5948798B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114077277A (en) * | 2020-08-19 | 2022-02-22 | 圣邦微电子(北京)股份有限公司 | Voltage stabilizing circuit |
CN116501121A (en) * | 2023-04-28 | 2023-07-28 | 北京思凌科半导体技术有限公司 | Band gap reference circuit and chip |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007334847A (en) * | 2006-06-19 | 2007-12-27 | Seiko Npc Corp | Reference voltage generating circuit |
-
2011
- 2011-11-08 JP JP2011244118A patent/JP5948798B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007334847A (en) * | 2006-06-19 | 2007-12-27 | Seiko Npc Corp | Reference voltage generating circuit |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114077277A (en) * | 2020-08-19 | 2022-02-22 | 圣邦微电子(北京)股份有限公司 | Voltage stabilizing circuit |
CN114077277B (en) * | 2020-08-19 | 2023-09-05 | 圣邦微电子(北京)股份有限公司 | Voltage stabilizing circuit |
CN116501121A (en) * | 2023-04-28 | 2023-07-28 | 北京思凌科半导体技术有限公司 | Band gap reference circuit and chip |
CN116501121B (en) * | 2023-04-28 | 2024-02-13 | 北京思凌科半导体技术有限公司 | Band gap reference circuit and chip |
Also Published As
Publication number | Publication date |
---|---|
JP5948798B2 (en) | 2016-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5279544B2 (en) | Voltage regulator | |
JP2009157922A (en) | Bandgap reference voltage generating circuit | |
KR102279836B1 (en) | Overcurrent protection circuit, semiconductor device and voltage regulator | |
CN109613951B (en) | Band-gap reference source circuit with self-starting circuit | |
JP2014092869A (en) | Voltage regulator | |
US10386879B2 (en) | Bandgap reference voltage circuit with a startup current generator | |
JP5631918B2 (en) | Overcurrent protection circuit and power supply device | |
JP2016127573A (en) | Analog switch and multiplexer | |
JP5948798B2 (en) | Start-up circuit | |
JP2009277122A (en) | Power source voltage monitoring circuit | |
JP2010124083A (en) | Bootstrap circuit | |
KR20150136401A (en) | Band gap reference voltage circuit | |
JP2016162216A (en) | Reference voltage circuit | |
JP6600207B2 (en) | Reference current source circuit | |
JP5817306B2 (en) | Power supply voltage detection circuit | |
JP2014007471A (en) | Hysteresis comparator circuit and method of controlling hysteresis comparator circuit | |
JP6216171B2 (en) | Power circuit | |
JP6111085B2 (en) | Integrated circuit for oscillation | |
JP2009225087A (en) | Overcurrent protection circuit | |
JPWO2016052042A1 (en) | Startup circuit | |
JP2016040888A (en) | Semiconductor device | |
JP6369272B2 (en) | Power supply control circuit and semiconductor device | |
JP2013162511A (en) | Overcurrent protection circuit | |
JP4849048B2 (en) | Off hold circuit | |
JP2012253597A (en) | Voltage detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5948798 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |