JP2013084717A - Three-dimensional mounting device - Google Patents
Three-dimensional mounting device Download PDFInfo
- Publication number
- JP2013084717A JP2013084717A JP2011222811A JP2011222811A JP2013084717A JP 2013084717 A JP2013084717 A JP 2013084717A JP 2011222811 A JP2011222811 A JP 2011222811A JP 2011222811 A JP2011222811 A JP 2011222811A JP 2013084717 A JP2013084717 A JP 2013084717A
- Authority
- JP
- Japan
- Prior art keywords
- tray
- dimensional mounting
- mounting apparatus
- chamber
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、複数のチップを積層する三次元実装装置に関する。 The present invention relates to a three-dimensional mounting apparatus that stacks a plurality of chips.
近年、半導体デバイスのフットプリントを低減するために、複数のIC基板(チップ)を積層して半導体デバイスを製造する三次元実装方法が開発されている。この三次元実装方法では、各チップにおいて当該チップを厚み方向に貫通する導体からなる配線、例えば、TSV(Through Silicon Via)が形成され、一のチップの配線の端部に形成された電極パッドが他のチップの配線の端部に形成された半田バンプと接合されて三次元的に回路が形成される。三次元実装方法としては、COW(Chip On Wafer)工法やCOC(Chip On Chip)工法等が知られている。いずれの工法においても、積層するチップのずれを防止するために、各チップ同士の本接合に先立って各チップ同士を仮接合し、仮接合された複数のチップ同士をリフローによって本接合することが知られている(例えば、特許文献1参照)。 In recent years, in order to reduce the footprint of a semiconductor device, a three-dimensional mounting method for manufacturing a semiconductor device by stacking a plurality of IC substrates (chips) has been developed. In this three-dimensional mounting method, in each chip, a wiring made of a conductor that penetrates the chip in the thickness direction, for example, TSV (Through Silicon Via) is formed, and an electrode pad formed at the end of the wiring of one chip is formed. A circuit is formed three-dimensionally by bonding with solder bumps formed at the end of the wiring of another chip. As a three-dimensional mounting method, a COW (Chip On Wafer) method, a COC (Chip On Chip) method, and the like are known. In any method, in order to prevent displacement of the stacked chips, each chip is temporarily bonded prior to the main bonding between the chips, and the plurality of temporarily bonded chips are finally bonded by reflow. It is known (see, for example, Patent Document 1).
この三次元実装方法では、1つのチャンバ、例えば、リフロー炉内において半導体デバイスを構成する積層された複数のチップの組(以下、「積層チップ」という。)を1つずつリフローするが、スループット向上の観点から1つの積層チップのリフローは数秒以内に行われ、リフローのための積層チップの加熱やリフロー後の積層チップの冷却も急速に行われている。 In this three-dimensional mounting method, a set of a plurality of stacked chips (hereinafter referred to as “stacked chips”) constituting a semiconductor device in one chamber, for example, a reflow furnace, is reflowed one by one. From this point of view, the reflow of one laminated chip is performed within a few seconds, and the laminated chip for reflow is heated and the laminated chip after reflow is rapidly cooled.
しかしながら、1つの積層チップのリフローが数秒以内に行われているため、これ以上リフローを行う時間を短くしてスループットを向上することは困難である。また、積層チップにおける急速加熱や急速冷却は、半田の溶融形態、凝固形態を不安定にするため、製造される半導体デバイスにおいて半田の結晶状態を理想状態とすることができず、凝固した半田において残留応力を生じさせ、半田内において気泡(ボイド)を発生させ易くなり、積層チップから製造される半導体デバイスの品質を低下させるという問題がある。 However, since the reflow of one laminated chip is performed within several seconds, it is difficult to improve the throughput by shortening the reflow time. In addition, rapid heating and rapid cooling in the multilayer chip destabilize the molten form and solidified form of the solder, so that the crystal state of the solder cannot be made ideal in a manufactured semiconductor device. There is a problem in that residual stress is generated, bubbles are easily generated in the solder, and the quality of the semiconductor device manufactured from the laminated chip is deteriorated.
本発明の目的は、半導体デバイスの製造のスループットをさらに向上できるとともに、製造される半導体デバイスの品質の低下を防止できる三次元実装装置を提供することにある。 An object of the present invention is to provide a three-dimensional mounting apparatus that can further improve the throughput of manufacturing a semiconductor device and can prevent deterioration of the quality of the manufactured semiconductor device.
上記目的を達成するために、請求項1記載の三次元実装装置は、平面からなる配置面を有し、該配置面には複数のチップが積層されてなるチップの組である積層チップの少なくとも2つ以上が配置され、該配置された少なくとも2つ以上の積層チップを搬送する搬送部と、前記配置面を含む前記搬送部の一部からなる第1の部分を収容する収容室と、前記収容室内において前記第1の部分を載置する載置部と、前記収容室内において前記載置部と対向して配置され、前記載置部に載置された前記第1の部分における前記配置面と平行な押圧面を有する押圧部とを備える三次元実装装置であって、前記載置部及び前記押圧部はそれぞれ加熱装置を内蔵し、前記載置部及び前記押圧部の少なくとも一方が前記載置部及び前記押圧部の間を詰めるように移動することを特徴とする。 In order to achieve the above object, the three-dimensional mounting apparatus according to claim 1 has an arrangement surface composed of a plane, and the arrangement surface includes at least a laminated chip that is a set of chips formed by laminating a plurality of chips. Two or more are arranged, a conveyance unit that conveys the arranged at least two or more laminated chips, a storage chamber that accommodates a first portion that is a part of the conveyance unit including the arrangement surface, and A placement portion for placing the first portion in the accommodation chamber, and the placement surface of the first portion that is disposed in the accommodation chamber so as to face the placement portion and placed in the placement portion. And a pressing part having a pressing surface parallel to the mounting part, wherein the placing part and the pressing part each include a heating device, and at least one of the placing part and the pressing part is as described above. The space between the mounting part and the pressing part Thus being moved to.
請求項2記載の三次元実装装置は、請求項1記載の三次元実装装置において、請求項1記載の三次元実装装置において、前記載置部に載置された前記第1の部分における前記配置面及び前記押圧部の押圧面の平行度に応じて前記載置面の各箇所に高さの異なる前記積層チップを配置することを特徴とする。 The three-dimensional mounting apparatus according to claim 2 is the three-dimensional mounting apparatus according to claim 1, wherein the arrangement in the first portion placed on the placement section is the three-dimensional mounting apparatus according to claim 1. The laminated chips having different heights are arranged at respective locations on the mounting surface according to the parallelism of the surface and the pressing surface of the pressing portion.
請求項3記載の三次元実装装置は、請求項1又は2記載の三次元実装装置において、前記収容室は上部及び下部に分割可能であり、前記搬送部は、前記収容室に収容される前記第1の部分と、該前記第1の部分とは別の部分からなる第2の部分とを有し、該第2の部分には所定の方向に前記搬送部を移動させるための移動力が負荷され、前記収容室内で前記配置面に配置された複数の前記積層チップへ処理が施された後、前記搬送部が前記所定の方向に移動する際、前記収容室は分割されて前記搬送部の移動経路から退出することを特徴とする。 The three-dimensional mounting apparatus according to claim 3 is the three-dimensional mounting apparatus according to claim 1 or 2, wherein the accommodation chamber can be divided into an upper part and a lower part, and the transfer unit is accommodated in the accommodation room. A first portion and a second portion that is different from the first portion, and the second portion has a moving force for moving the transport unit in a predetermined direction. When the transfer unit moves in the predetermined direction after the processing is applied to the plurality of laminated chips arranged on the arrangement surface in the storage chamber, the storage chamber is divided and the transfer unit is divided. It is characterized by leaving from the movement route.
請求項4記載の三次元実装装置は、請求項1乃至3のいずれか1項に記載の三次元実装装置において、前記第1の部分が前記収容室に収容される際、前記第2の部分は前記収容室の上部及び下部に挟まれ、且つ前記第1の部分は前記挟まれた第2の部分から離間することを特徴とする。 The three-dimensional mounting apparatus according to claim 4 is the three-dimensional mounting apparatus according to any one of claims 1 to 3, wherein the second part is accommodated when the first part is accommodated in the accommodating chamber. Is sandwiched between an upper portion and a lower portion of the storage chamber, and the first portion is separated from the sandwiched second portion.
請求項5記載の三次元実装装置は、請求項1乃至3のいずれか1項に記載の三次元実装装置において、前記搬送部は、前記第1の部分及び前記第2の部分の間に介在して前記第1の部分及び前記第2の部分の間を連結させる膜状部をさらに有し、前記第1の部分が前記収容室に収容される際、前記膜状部は前記収容室の上部及び下部に挟まれ、且つ前記第2の部分は前記収容室に収容されないことを特徴とする。 The three-dimensional mounting apparatus according to claim 5, wherein the transfer unit is interposed between the first part and the second part. And further including a film-like portion for connecting the first portion and the second portion, and when the first portion is accommodated in the accommodation chamber, the film-like portion is disposed in the accommodation chamber. The second portion is sandwiched between an upper portion and a lower portion and is not accommodated in the accommodation chamber.
本発明によれば、複数の積層チップが配置される配置面を有する搬送部の第1の部分を載置する載置部、及び配置面と平行な押圧面を有する押圧部の少なくとも一方が載置部及び押圧部の間を詰めるように移動し、載置部及び押圧部はそれぞれ加熱装置を内蔵するので、配置面に配置された複数の積層チップが同時に押圧され且つ加熱される。その結果、同時に複数の半導体デバイスを製造することができ、半導体デバイス1つあたりの製造のスループットをさらに向上することができる。また、半導体デバイス1つあたりの製造のスループットがさらに向上するので、積層チップの加熱や冷却を行う時間を十分に確保でき、もって、半田の溶融形態、凝固形態を安定させることができる。その結果、製造される半導体デバイスの品質の低下を防止できる。 According to the present invention, at least one of the placement portion for placing the first portion of the transport portion having the placement surface on which the plurality of laminated chips are placed and the pressing portion having a pressing surface parallel to the placement surface is placed. Since the mounting unit and the pressing unit each have a built-in heating device, the plurality of laminated chips arranged on the arrangement surface are simultaneously pressed and heated. As a result, a plurality of semiconductor devices can be manufactured at the same time, and the manufacturing throughput per semiconductor device can be further improved. In addition, since the manufacturing throughput per semiconductor device is further improved, it is possible to sufficiently secure the time for heating and cooling the laminated chip, thereby stabilizing the molten form and solidified form of the solder. As a result, it is possible to prevent deterioration of the quality of the manufactured semiconductor device.
以下、本発明の実施の形態について図面を参照しながら説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
まず、本発明の第1の実施の形態に係る三次元実装装置について説明する。 First, the three-dimensional mounting apparatus according to the first embodiment of the present invention will be described.
図1は、本実施の形態に係る三次元実装装置及びチップの積層装置の配置状態を示す平面図である。なお、図1では、説明を簡単にするために、積層装置及び三次元実装装置のいずれも上部機構を取り除いた状態で示されている。 FIG. 1 is a plan view showing an arrangement state of a three-dimensional mounting apparatus and a chip stacking apparatus according to the present embodiment. In FIG. 1, for simplicity of explanation, both the stacking apparatus and the three-dimensional mounting apparatus are shown with the upper mechanism removed.
図1において、チップの積層装置10と三次元実装装置11とは一列に配置され、積層装置10及び三次元実装装置11の間にはベルトコンベア12が張り渡されている。積層装置10は、複数のIC回路(チップ)13が並べられたダイシングフィルム14を載置するチップ置き場15と、ベルトコンベア12に担持された搬送トレイ16(搬送部)と、チップ13を移動させるピックアップユニット17と、半田ペーストが満たされている浸漬ユニット18と、ピックアップユニット17にピックされたチップ13の下面を撮影するカメラユニット19と、チップ13の種類に交換されるピックアップユニット17の各種ヘッドツールが載置されるツール交換ユニット20とを備える。
In FIG. 1, the
積層装置10では、ピックアップユニット17が、チップ置き場15からチップ13を1つピックして浸漬ユニット18へ移動させ、チップ13の下面を半田ペーストに浸漬させて該下面に半田ペーストを付着させ、さらに、チップ13をカメラユニット19へ移動させてチップ13の下面を撮影させて該下面に付着した半田ペーストの状態を確認する。その後、チップ13を搬送トレイ16へ移動させて該搬送トレイ16上に既に配置されている他のチップ13の上に重ね置く。これにより、搬送トレイ16上において、複数のチップ13が積層されたチップの組(以下、「積層チップ」という。)21が構成される。本実施の形態では、搬送トレイ16上において8つの積層チップ21が構成される。
In the
搬送トレイ16は、円板状のステンレス板からなる内側トレイ16a(第1の部分)と、該内側トレイ16aを囲むステンレス板からなる外側トレイ16b(第2の部分)と、該外側トレイ16bを囲む枠状のフレーム16c(第2の部分)とからなる。搬送トレイ16では、内側トレイ16aの外周縁部が外側トレイ16bの内縁部に載置されるだけであり、内側トレイ16a及び外側トレイ16bは互いに固定されておらず、外側トレイ16bの外縁部がフレーム16cに載置されるだけであり、外側トレイ16b及びフレーム16cは互いに固定されていない(図3等参照。)。本実施の形態では、内側トレイ16aの表面である配置面16aaに上述した8つの積層チップ21が4つずつ2列に配置される。また、フレーム16cにはベルトコンベア12が連結され、該ベルトコンベア12が三次元実装装置11へ向けて駆動力をフレーム16cへ負荷することにより、搬送トレイ16は積層装置10から三次元実装装置11へ移動する。
The
三次元実装装置11へ移動した搬送トレイ16のうち、内側トレイ16aはチャンバ27に収容されて、該チャンバ27内おいて各積層チップ21にリフロー処理が施される。三次元実装装置11の構成、作用の詳細については後述する。本実施の形態におけるリフロー処理には、後述するように、或るチップ13の半田バンプ24を熱で溶融して他のチップ13の電極パッド26と接合させる処理が該当する。
Among the
図2は、図1における三次元実装装置がリフロー処理を施す積層チップの構成を概略的に示す断面図であり、図2(A)はリフロー処理を施す前の構成を示し、図2(B)はリフロー処理を施した後の構成を示す。 2 is a cross-sectional view schematically showing a configuration of a laminated chip on which the three-dimensional mounting apparatus in FIG. 1 performs reflow processing. FIG. 2A shows a configuration before the reflow processing, and FIG. ) Shows the configuration after the reflow process.
図2(A)に示すように、積層チップ21は、一番下に配置された、ベースチップ22に複数のチップ13を積層して構成される。ベースチップ22の上面には複数の電極パッド23が形成され、各チップ13の下面には複数の半田バンプ24が形成されるとともに、該半田バンプ24を避けるようにストッパー25が形成される一方、チップ13の上面には複数の電極パッド26が形成される。チップ13の下面の半田バンプ24は、チップ13の下面に付着した半田ペーストによって形成される。また、各半田バンプ24の表面にはフラックス(図示しない)の層が形成されている。各チップ13において下面の半田バンプ24は上面の電極パッド26と当該チップ13を厚み方向に貫通する配線、例えば、TSV(図示しない)によって接続される。
As shown in FIG. 2A, the
積層チップ21が構成される際、ベースチップ22の上面の各電極パッドにチップ13の下面の各半田バンプ24を当接させるようにベースチップ22へチップ13を重ね、さらに、チップ13の上面の各電極パッド26に他のチップ13の下面の各半田バンプ24を当接させるようにベースチップ22へチップ13を重ね、以後、チップ13の積み重ねを繰り返す。このとき、電極パッド26及び半田バンプ24の厚さの合計はストッパー25の厚さよりも大きいため、積層チップ21へリフロー処理を施す前は、下のチップ13の上面に上のチップ13のストッパー25が当接されることはない。
When the
一方、積層チップ21へリフロー処理を施すと、上のチップ13の半田バンプ24が溶融して下のチップ13の電極パッド26と接合されるが、このとき、半田バンプ24の形状が崩れるため、上のチップ13は下のチップ13へ向けて沈下し、上のチップ13のストッパー25が下のチップ13の上面に当接する(図2(B))。これにより、積層チップ21から半導体デバイスが製造される。
On the other hand, when the reflow process is performed on the
図3は、図1における線III−IIIに沿う断面図であり、図1における三次元実装装置の構成を概略的に示す。 3 is a cross-sectional view taken along line III-III in FIG. 1, and schematically shows the configuration of the three-dimensional mounting apparatus in FIG.
図3において、三次元実装装置11は、搬送トレイ16における少なくとも内側トレイ16aを収容する八角柱状のチャンバ27(収容室)と、チャンバ27の底部から上方に向けて立設されるシャフト41によって支持されるテーブル状の下部ステージ28(載置部)と、チャンバ27の天井部において下部ステージ28と対向して配置されるテーブル状の上部ステージ29(押圧部)と、チャンバ27内のガスを排出してチャンバ27内の圧力を調整する排気管30とを備える。
In FIG. 3, the three-
チャンバ27は上部27a及び下部27bに分割可能であり、チャンバ27が分割される際、下部27bは三次元実装装置11の基部31からピラー32を介して支持される。下部27bの側壁の頂部には外側に向かうフランジ27baが形成され、下部27bの底部からフランジ27baの上面までの高さは、下部27bの底部から下部ステージ28の上面である載置面28aまでの高さよりも低い。下部ステージ28はヒータ33を内蔵し、下面において放熱用のヒートシンク34を有する。
The
チャンバ27の上部27aは、基部31から立設する柱部35によって固定的に支持される天井板36からロッド37によって釣支され、天井板36に固定され且つロッド37の突出量を制御するチャンバアクチュエータ38によって上下方向の移動が制御される。また、上部27aの側壁の外側には、下方に向けて突出するL字型のフック44の突出量及び回転を制御するフックアクチュエータ45が配置される。上部ステージ29はヒータ39を内蔵し、上面において放熱用のヒートシンク40を有し、さらに、下部ステージ28の載置面28aと平行な押圧面29aを有する。また、上部ステージ29は、上部27aの天井部からロッド42によって釣支され、当該天井部に固定され且つロッド42の突出量を制御するテーブルアクチュエータ43によって上下方向の移動が制御される。本実施の形態では、チャンバアクチュエータ38、テーブルアクチュエータ43及びフックアクチュエータ45はそれぞれ動力源として電気モータ(図示しない)を内蔵し、該電気モータによってロッド37,42やフック44の突出量を制御する。なお、各アクチュエータは動力源として電気モータではなく、エアシリンダーや電磁バネ等を内蔵していてもよい。
An
三次元実装装置11では、チャンバ27が上部27a及び下部27bに分割された際、ベルトコンベア12によって搬送トレイ16が上部27a及び下部27bの間に搬入され、搬入された搬送トレイ16は内側トレイ16aが下部ステージ28と対向するように位置が調整される。本実施の形態では、内側トレイ16aの大きさは、該内側トレイ16aがチャンバ27内に全て収容できるように設定されており、これにより、搬送トレイ16が上部27a及び下部27bの間に搬入される際、チャンバ27の上部27aの側壁部及び下部27bの側壁部に間には外側トレイ16bが存在する。また、本実施の形態では、下部ステージ28は内側トレイ16aよりも小さくなるように大きさが設定される。
In the three-
次に、図3の三次元実装装置が実行する積層チップの三次元実装方法について説明する。 Next, a three-dimensional mounting method for laminated chips executed by the three-dimensional mounting apparatus in FIG. 3 will be described.
図4、図5、図6は、図3の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 4, 5, and 6 are diagrams for explaining a process of the three-dimensional mounting method of the laminated chip executed by the three-dimensional mounting apparatus of FIG. 3.
まず、図4(A)に示すように、搬送トレイ16が上部27a及び下部27bの間に搬入された後、チャンバアクチュエータ38がチャンバ27の上部27aを降下させてL字型のフック44の先端を下部27bのフランジ27baよりも下方に位置させる。その後、図4(B)に示すように、フックアクチュエータ45がL字型のフック44を回転させて該フック44の先端におけるL字部をフランジ27baへ係合させる。
First, as shown in FIG. 4A, after the
次いで、図5(A)に示すように、フックアクチュエータ45がL字型のフック44の突出量を少なくすることによってチャンバ27の下部27bを、該下部27bのフランジ27baが外側トレイ16bに当接するまで引き上げる。このとき、下部27bの底部からフランジ27baの上面までの高さは、下部27bの底部から下部ステージ28の載置面28aまでの高さよりも低いため、フランジ27baの外側トレイ16bへの当接よりも先に、下部ステージ28の載置面28aが内側トレイ16aへ当接するが、上述したように、内側トレイ16a及び外側トレイ16bは互いに固定されておらず、下部ステージ28は内側トレイ16aよりも小さいため、内側トレイ16aのみが下部ステージ28の載置面28aに載置され、下部ステージ28によって持ち上げられて外側トレイ16bから離間する。このとき、下部ステージ28の載置面28aと上部ステージ29の押圧面29aは互いに平行であるため、載置面28aに載置された内側トレイ16aの配置面16aaも押圧面29aと平行となる。また、内側トレイ16aは下部ステージ28の載置面28aへ真空吸着又は静電吸着によって吸着される。
Next, as shown in FIG. 5A, the
次いで、図5(B)に示すように、下部27bのフランジ27baが外側トレイ16bに当接した後も、フックアクチュエータ45によって下部27bを引き上げ続けるとともに、チャンバアクチュエータ38がチャンバ27の上部27aを降下させて下部27bの側壁部及び上部27aの側壁部の間に外側トレイ16bを挟み込み、チャンバ27内を外部から密閉する。このとき、外側トレイ16bはフランジ27baによって持ち上げられてフレーム16cから離間する。
Next, as shown in FIG. 5B, after the flange 27ba of the
次いで、図6(A)に示すように、テーブルアクチュエータ43によって上部ステージ29を降下させて押圧面29aによって配置面16aaに配置された複数の積層チップ21を所定の圧力で押圧する。また、このとき、排気管30によってチャンバ27内を真空引きして減圧し、上部ステージ29内のヒータ39及び下部ステージ28内のヒータ33を発熱させて各積層チップ21を加熱することによって各積層チップ21へリフロー処理を施す。これにより、各積層チップ21において各半田バンプ24が溶融して各電極パッド26と接合されて半導体デバイスが製造される。
Next, as shown in FIG. 6A, the
各積層チップ21から半導体デバイスが製造された後、図6(B)に示すように、テーブルアクチュエータ43によって上部ステージ29を引き上げ、チャンバアクチュエータ38によってチャンバ27の上部27aを引き上げ、さらに、フックアクチュエータ45によってフック44を回転させてチャンバ27の下部27bにおけるフランジ27ba及びフック44の先端におけるL字部の係合を解消して下部27bを降下させる。これにより、チャンバ27を上部27a及び下部27bへ分割して搬送トレイ16の移動経路から退出させるとともに、外側トレイ16bをフレーム16cへ載置させ、内側トレイ16aを外側トレイ16bへ載置させる。
After the semiconductor device is manufactured from each
その後、ベルトコンベア12によって搬送トレイ16を移動させて上部27a及び下部27bの間から搬出して本処理を終了する。
Thereafter, the
上述した三次元実装装置11では、複数の積層チップ21が配置される配置面16aaを有する搬送トレイ16の内側トレイ16aを載置する下部ステージ28、及び配置面16aaと平行な押圧面29aを有する上部ステージ29が下部ステージ28及び上部ステージ29の間を詰めるように移動し、下部ステージ28及び上部ステージ29はそれぞれヒータ33,39を内蔵するので、配置面16aaに配置された複数の積層チップ21が同時に押圧され且つ加熱されてリフロー処理が施される。その結果、同時に複数の半導体デバイスを製造することができ、半導体デバイス1つあたりの製造のスループットをさらに向上することができる。また、半導体デバイス1つあたりの製造のスループットがさらに向上するので、積層チップ21の加熱や冷却を行う時間を十分に確保でき、もって、半田の溶融形態、凝固形態を安定させることができる。その結果、製造される半導体デバイスの品質の低下を防止できる。
The three-
また、三次元実装装置11では、内側トレイ16aがチャンバ27に収容される際、内側トレイ16aはチャンバ27の上部27a及び下部27bに挟まれた外側トレイ16bから離間するので、内側トレイ16aは外側トレイ16bに拘束されることなく、上部ステージ29及び下部ステージ28によって押圧される。その結果、配置面16aaに配置された複数の積層チップ21を確実に押圧することができる。
Further, in the three-
さらに、三次元実装装置11では、チャンバ27内で配置面16aaに配置された複数の積層チップ21へリフロー処理が施された後、搬送トレイ16が移動する際、チャンバ27は分割されて搬送トレイ16の移動経路から退出するので、配置面16aaに複数の半導体デバイスを配置したまま搬送トレイ16は移動することができる。その結果、半導体デバイスの製造のスループットをより向上することができる。
Furthermore, in the three-
また、三次元実装装置11では、各積層チップ21へリフロー処理が施される際、チャンバ27内が真空引きされて減圧されるため、低酸素状態で半田バンプ24及び電極パッド26の溶融接合を行うことができ、もって電極パッド26の酸化を防止することができ、各半田バンプ24の表面のフラックスの蒸発を促進することができ、また、溶融した半田バンプ24中に生じる気泡を除去することができる。なお、低酸素状態への移行を促進するために、チャンバ27にN2導入口を設け、リフロー処理の際、チャンバ27内へN2ガスを導入してもよい。
In the three-
ところで、三次元実装装置11において図3の三次元実装方法を繰り返すと、下部ステージ28の載置面28a及び上部ステージ29の押圧面29aの平行度、換言すると、
載置面28aに載置される内側トレイ16aの配置面16aa及び押圧面29aの平行度が多少悪化することがある。この場合、例えば、上部ステージ29の押圧面29aを、図7(A)に示すように、幾つかの領域に区切り、各領域における配置面16aaからの距離を測定し、さらに、各積層チップ21の高さを測定し、積層装置10において配置面16aaの各箇所へ当該箇所における配置面16aa及び押圧面29aの距離に応じて適切な高さの積層チップ21を配置する。具体的には、配置面16aa及び押圧面29aの距離が遠い箇所には、比較的高さの高い積層チップ21を配置し、配置面16aa及び押圧面29aの距離が近い箇所には、比較的高さの低い積層チップ21を配置する。
By the way, when the three-dimensional mounting method of FIG. 3 is repeated in the three-
The parallelism of the arrangement surface 16aa and the
これにより、各積層チップ21の押圧前において配置面16aaに配置された各積層チップ21から押圧面29aまでの距離を揃えることができ、もって、上部ステージ29を下部ステージ28へ向けて移動させると、図7(B)に示すように、配置面16aaと平行でない押圧面29aによっても各積層チップ21を均等に押圧することができる。
Thereby, the distance from each
なお、各積層チップ21の高さは、チップ13を積層する際、浸漬ユニット18における半田ペーストへの浸漬時間を調整して当該チップ13の下面に付着する半田ペーストの量を調整し、半田バンプ24の高さを変化させることによって行う。また、各積層チップ21の高さは積層装置10が備える不図示のレーザ測定装置等によって測定される。
The height of each
次に、本発明の第2の実施の形態に係る三次元実装装置について説明する。 Next, a three-dimensional mounting apparatus according to the second embodiment of the present invention will be described.
本実施の形態は、その構成、作用が上述した第1の実施の形態と基本的に同じであるので、重複した構成、作用については説明を省略し、以下に異なる構成、作用についての説明を行う。 Since the configuration and operation of this embodiment are basically the same as those of the first embodiment described above, the description of the overlapping configuration and operation will be omitted, and the description of the different configuration and operation will be described below. Do.
図8は、本発明の第2の実施の形態に係る三次元実装装置の構成を概略的に示す断面図である。 FIG. 8 is a sectional view schematically showing the configuration of the three-dimensional mounting apparatus according to the second embodiment of the present invention.
図8において、三次元実装装置46は、ベルトコンベア12に担持された搬送トレイ47(搬送部)を備える。搬送トレイ47は、円板状のステンレス板からなる内部トレイ47a(第1の部分)と、該内部トレイ47aを囲む枠状のフレーム47b(第2の部分)と、内部トレイ47a及びフレーム47bの間に介在する、例えば、耐熱樹脂からなるトレイフィルム47c(膜状部)とからなる。搬送トレイ47では、内部トレイ47a及びフレーム47bがトレイフィルム47cによって連結されるのみなので、トレイフィルム47cが引っ張り限界まで展張されない限り、内部トレイ47a及びフレーム47bのいずれの一方も他方の移動を規制しない。
In FIG. 8, the three-
本実施の形態では、内部トレイ47aの表面である配置面47aaに8つの積層チップ21が4つずつ2列に配置される。また、フレーム47bにはベルトコンベア12が連結される。
In the present embodiment, four
三次元実装装置46では、チャンバ27が上部27a及び下部27bに分割された際、ベルトコンベア12によって搬送トレイ47が上部27a及び下部27bの間に搬入され、搬入された搬送トレイ47は内部トレイ47aが下部ステージ28と対向するように位置が調整される。本実施の形態では、内部トレイ47aの大きさは、該内部トレイ47aがチャンバ27内に全て収容できるように設定されるとともに、フレーム47bの開口部の大きさはチャンバ27を囲むことができるように設定される。
In the three-
これにより、搬送トレイ47が上部27a及び下部27bの間に搬入される際、チャンバ27の上部27aの側壁部及び下部27bの側壁部に間にはトレイフィルム47cが存在する。また、本実施の形態では、下部ステージ28は内部トレイ47aよりも小さくなるように大きさが設定される。
Thus, when the
次に、図8の三次元実装装置が実行する積層チップの三次元実装方法について説明する。 Next, a three-dimensional mounting method for laminated chips executed by the three-dimensional mounting apparatus in FIG. 8 will be described.
図9、図10、図11は、図8の三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 9, FIG. 10 and FIG. 11 are diagrams for explaining the steps of the three-dimensional mounting method of the laminated chip executed by the three-dimensional mounting apparatus of FIG.
まず、図9(A)に示すように、搬送トレイ47が上部27a及び下部27bの間に搬入された後、チャンバアクチュエータ38がチャンバ27の上部27aを降下させてL字型のフック44の先端を下部27bのフランジ27baよりも下方に位置させる。その後、図9(B)に示すように、フックアクチュエータ45がL字型のフック44を回転させて該フック44の先端におけるL字部をフランジ27baへ係合させる。
First, as shown in FIG. 9A, after the
次いで、図10(A)に示すように、フックアクチュエータ45がフック44を介してチャンバ27の下部27bを引き上げる。このとき、下部ステージ28の載置面28aが内部トレイ47aへ当接するが、上述したように、フレーム47bは内部トレイ47aの移動を規制せず、下部ステージ28は内部トレイ47aよりも小さいため、内部トレイ47aのみが下部ステージ28によって持ち上げられる。このとき、載置面28aに載置された内部トレイ47aの配置面47aaは押圧面29aと平行となる。また、内部トレイ47aは下部ステージ28の載置面28aへ真空吸着又は静電吸着によって吸着される。
Next, as shown in FIG. 10A, the
次いで、図10(B)に示すように、内部トレイ47aが下部ステージ28によって持ち上げられた後、チャンバアクチュエータ38がチャンバ27の上部27aを降下させて下部27bの側壁部及び上部27aの側壁部の間にトレイフィルム47cを挟み込み、チャンバ27内を外部から密閉する。
Next, as shown in FIG. 10 (B), after the
次いで、図11(A)に示すように、テーブルアクチュエータ43によって上部ステージ29を降下させて押圧面29aによって配置面47aaに配置された複数の積層チップ21を所定の圧力で押圧する。また、チャンバ27内を真空引きして減圧し、各積層チップ21を加熱することによって各積層チップ21へリフロー処理を施す。これにより、各積層チップ21から半導体デバイスが製造される。
Next, as shown in FIG. 11A, the
各積層チップ21から半導体デバイスが製造された後、図11(B)に示すように、テーブルアクチュエータ43によって上部ステージ29を引き上げ、チャンバアクチュエータ38及びフックアクチュエータ45によってチャンバ27を上部27a及び下部27bへ分割して搬送トレイ47の移動経路から退出させる。
After the semiconductor device is manufactured from each
その後、ベルトコンベア12によって搬送トレイ47を移動させて上部27a及び下部27bの間から搬出して本処理を終了する。
Thereafter, the
上述した三次元実装装置46では、内部トレイ47aの配置面47aaに配置された複数の積層チップ21が同時に押圧され且つ加熱されてリフロー処理が施されるので、第1の実施の形態における三次元実装装置11と同様に、同時に複数の半導体デバイスを製造することができ、半導体デバイス1つあたりの製造のスループットをさらに向上することができ、さらに、製造される半導体デバイスの品質の低下を防止できる。
In the above-described three-
また、三次元実装装置46では、内部トレイ47aがチャンバ27に収容される際、内部トレイ47a及びフレーム47bの間を連結させるトレイフィルム47cがチャンバ27の上部27a及び下部27bに挟まれるが、トレイフィルム47cは引っ張り限界まで展張されない限り、内部トレイ47aの移動を規制しないので、内部トレイ47aはトレイフィルム47cに拘束されることなく、上部ステージ29及び下部ステージ28によって押圧される。その結果、配置面47aaに配置された複数の積層チップ21を確実に押圧することができる。
In the three-
以上、本発明について、上記各実施の形態を用いて説明したが、本発明は上記各実施の形態に限定されるものではない。 As described above, the present invention has been described using the above embodiments, but the present invention is not limited to the above embodiments.
上述した各実施の形態では、1つの搬送トレイ16(47)に8つの積層チップ21が載置され、三次元実装装置11(46)において8つの積層チップ21へ同時にリフロー処理を施すが、搬送トレイ数は1つに限られず、例えば、図12に示すように、2つの搬送トレイ48を設け、各搬送トレイ48のそれぞれに4つの積層チップ21が載置され、各搬送トレイ48に対応して設けられた三次元実装装置の2つのチャンバ49のそれぞれが4つの積層チップ21を収容して同時にリフロー処理を施してもよい。
In each of the embodiments described above, eight
また、上述した第2の実施の形態における搬送トレイ47は、内部トレイ47a、フレーム47b、及びこれらの間に介在するトレイフィルム47cからなるが、トレイフィルムを用いる搬送トレイの構造はこれに限られない。
The
図13は、図8における搬送トレイの第1の変形例の構成を概略的に示す図であり、図13(A)は第1の変形例の断面図であり、図13(B)は第1の変形例の平面図である。 13 is a diagram schematically showing a configuration of a first modification of the transport tray in FIG. 8, FIG. 13A is a cross-sectional view of the first modification, and FIG. It is a top view of the modification of 1.
図13(A)及び13(B)において、搬送トレイ50は、円板状のステンレス板からなる内部トレイ(ウエハトレイ)50aと、内部トレイ50aを囲むように配置される環状のアルミ材からなる内部トレイサポート50bと、内部トレイサポート50bを囲む枠状のフレーム50cと、内部トレイサポート50b及びフレーム50cの間に介在してこれらを連結する、例えば、耐熱樹脂からなるトレイフィルム50dとからなる。なお、内部トレイサポート50bは、硬質材で構成されればよく、例えば、アルミ材とは別の金属材や樹脂材、具体的には、ベスペル(登録商標)によって構成されてもよい。
13 (A) and 13 (B), the
フレーム50cは中心に大口径の円孔からなる開口部を有し、該円孔内に内部トレイ50a及び内部トレイサポート50bが同心に配置される。内部トレイサポート50bは内側へ突出するフランジ50eを有し、該フランジ50eに内部トレイ50aの周縁部が載置されることによって内部トレイ50aが内部トレイサポート50bに支持される。
The
本変形例では、後述の図14(A)に示すように、内部トレイ50aの表面である配置面50aaに8つの積層チップ21が4つずつ2列に配置される。また、フレーム50cにはベルトコンベア12が連結される。
In this modification, as shown in FIG. 14A described later, four
本変形例では、チャンバ27が上部27a及び下部27bに分割された際、ベルトコンベア12によって搬送トレイ50が上部27a及び下部27bの間に搬入され、搬入された搬送トレイ50は内部トレイ50aが下部ステージ28と対向するように位置が調整される。本実施の形態では、内部トレイ50aの大きさは、該内部トレイ50aがチャンバ27内に全て収容できるように設定されるとともに、フレーム50cの開口部の大きさはチャンバ27を囲むことができるように設定され、さらに、内部トレイ50aがチャンバ27内に収容される際、内部トレイサポート50bが上部27a及び下部27bに挟まれるように設定される。
In this modification, when the
次に、図13の第1の変形例に係る搬送トレイを適用した三次元実装装置が実行する積層チップの三次元実装方法について説明する。 Next, a three-dimensional mounting method for laminated chips executed by the three-dimensional mounting apparatus to which the transport tray according to the first modification of FIG. 13 is applied will be described.
図14は、図13の第1の変形例に係る搬送トレイを適用した三次元実装装置が実行する積層チップの三次元実装方法の工程を説明するための図である。 FIG. 14 is a diagram for explaining a process of the three-dimensional mounting method of the laminated chips executed by the three-dimensional mounting apparatus to which the transport tray according to the first modification of FIG. 13 is applied.
まず、図14(A)に示すように、配置面50aaに8つの積層チップ21が4つずつ2列に配置された搬送トレイ50が上部27a及び下部27bの間にベルトコンベア12によって搬入される。
First, as shown in FIG. 14 (A), a
次いで、図14(B)に示すように、フックアクチュエータ45がチャンバ27の下部27bを引き上げ、下部ステージ28の載置面28aを内部トレイ50aへ当接させる。このとき、内部トレイ50aは下部ステージ28によって持ち上げられて内部トレイサポート50bから離間する。また、内部トレイサポート50bもフランジ27baによって持ち上げられるが、トレイフィルム50dは引っ張り限界まで展張されない限り、フレーム50cに対する内部トレイサポート50bの移動を規制しないので、内部トレイサポート50bはフランジ27baとともに上方に移動する。
Next, as shown in FIG. 14B, the
次いで、チャンバアクチュエータ38がチャンバ27の上部27aを降下させて下部27bの側壁部及び上部27aの側壁部の間に内部トレイサポート50bを挟み込むことにより、チャンバ27内を外部から密閉し、さらに、テーブルアクチュエータ43が上部ステージ29を降下させて押圧面29aによって配置面50aaに配置された複数の積層チップ21を所定の圧力で押圧する。また、チャンバ27内を真空引きして減圧し、各積層チップ21を加熱することによって各積層チップ21へリフロー処理を施す。これにより、各積層チップ21から半導体デバイスが製造される。
Next, the
図13の第1の変形例に係る搬送トレイ50では、内部トレイサポート50bが硬質材によって構成されるので、下部27bの側壁部及び上部27aの側壁部による挟み込みによっても殆ど消耗しない。したがって、搬送トレイ50の寿命を長くすることができる。
In the
上述した搬送トレイ50では、内部トレイサポート50b及びフレーム50cがトレイフィルム50dによって連結されるが、内部トレイサポート50b及びフレーム50cを連結する部材はフィルムに限られない。例えば、図15に示す搬送トレイの第2の変形例のように、低剛性の金属片51によって内部トレイサポート50b及びフレーム50cを連結してもよい。
In the
10 積層装置
11,46 三次元実装装置
12 ベルトコンベア
13 チップ
16,47 搬送トレイ
16a 内側トレイ
16aa 配置面
16b 外側トレイ
21 積層チップ
27 チャンバ
27a 上部
27b 下部
28 下部ステージ
28a 載置面
29 上部ステージ
29a 押圧面
33,39 ヒータ
47a 内部トレイ
47b フレーム
47c トレイフィルム
DESCRIPTION OF
Claims (5)
前記配置面を含む前記搬送部の一部からなる第1の部分を収容する収容室と、
前記収容室内において前記第1の部分を載置する載置部と、
前記収容室内において前記載置部と対向して配置され、前記載置部に載置された前記第1の部分における前記配置面と平行な押圧面を有する押圧部とを備える三次元実装装置であって、
前記載置部及び前記押圧部はそれぞれ加熱装置を内蔵し、
前記載置部及び前記押圧部の少なくとも一方が前記載置部及び前記押圧部の間を詰めるように移動することを特徴とする三次元実装装置。 A plurality of stacked chips, each of which is a set of chips formed by stacking a plurality of chips, and at least two or more stacked chips arranged; A transport unit for transport;
A storage chamber for storing a first portion formed of a part of the transport unit including the arrangement surface;
A placement section for placing the first portion in the accommodation chamber;
A three-dimensional mounting apparatus comprising: a pressing portion that is disposed opposite to the placement portion in the accommodation chamber and has a pressing surface parallel to the placement surface in the first portion placed on the placement portion. There,
Each of the placing portion and the pressing portion includes a heating device,
A three-dimensional mounting apparatus, wherein at least one of the placement portion and the pressing portion moves so as to close between the placement portion and the pressing portion.
前記搬送部は、前記収容室に収容される前記第1の部分と、該前記第1の部分とは別の部分からなる第2の部分とを有し、該第2の部分には所定の方向に前記搬送部を移動させるための移動力が負荷され、
前記収容室内で前記配置面に配置された複数の前記積層チップへ処理が施された後、前記搬送部が前記所定の方向に移動する際、前記収容室は分割されて前記搬送部の移動経路から退出することを特徴とする請求項1又は2記載の三次元実装装置。 The storage chamber can be divided into an upper part and a lower part,
The transport unit includes the first part accommodated in the accommodation chamber and a second part composed of a part different from the first part, and the second part includes a predetermined part. The moving force for moving the transport unit in the direction is loaded,
After the processing is performed on the plurality of laminated chips arranged on the arrangement surface in the accommodation chamber, the accommodation chamber is divided when the conveyance unit moves in the predetermined direction, and the movement path of the conveyance unit 3. The three-dimensional mounting apparatus according to claim 1 or 2, wherein the three-dimensional mounting apparatus exits from.
前記第1の部分が前記収容室に収容される際、前記膜状部は前記収容室の上部及び下部に挟まれ、且つ前記第2の部分は前記収容室に収容されないことを特徴とする請求項1乃至3のいずれか1項に記載の三次元実装装置。 The transport unit further includes a film-like part that is interposed between the first part and the second part and connects between the first part and the second part,
When the first portion is accommodated in the accommodation chamber, the film-like portion is sandwiched between an upper portion and a lower portion of the accommodation chamber, and the second portion is not accommodated in the accommodation chamber. Item 4. The three-dimensional mounting apparatus according to any one of Items 1 to 3.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011222811A JP2013084717A (en) | 2011-10-07 | 2011-10-07 | Three-dimensional mounting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011222811A JP2013084717A (en) | 2011-10-07 | 2011-10-07 | Three-dimensional mounting device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013084717A true JP2013084717A (en) | 2013-05-09 |
Family
ID=48529634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011222811A Pending JP2013084717A (en) | 2011-10-07 | 2011-10-07 | Three-dimensional mounting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013084717A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018064078A (en) * | 2016-10-14 | 2018-04-19 | 株式会社ディスコ | Lamination chip manufacturing method |
US10939597B2 (en) | 2017-01-13 | 2021-03-02 | Yamaha Hatsudoki Kabushiki Kaisha | Component mounting device |
-
2011
- 2011-10-07 JP JP2011222811A patent/JP2013084717A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018064078A (en) * | 2016-10-14 | 2018-04-19 | 株式会社ディスコ | Lamination chip manufacturing method |
KR20180041592A (en) * | 2016-10-14 | 2018-04-24 | 가부시기가이샤 디스코 | Method of manufacturing a stacked chip |
KR102315783B1 (en) | 2016-10-14 | 2021-10-20 | 가부시기가이샤 디스코 | Method of manufacturing a stacked chip |
US10939597B2 (en) | 2017-01-13 | 2021-03-02 | Yamaha Hatsudoki Kabushiki Kaisha | Component mounting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6433618B2 (en) | Ultrasonic welding equipment for semiconductor substrates | |
US10483228B2 (en) | Apparatus for bonding semiconductor chip and method for bonding semiconductor chip | |
US20130181040A1 (en) | Semiconductor device manufacturing system and semiconductor device manufacturing method | |
US11189507B2 (en) | Chip packaging apparatus and method thereof | |
JP5183659B2 (en) | Substrate processing apparatus, substrate processing method, program, and computer storage medium | |
US8017434B2 (en) | Semiconductor chip package fixture | |
TWI493647B (en) | Bonding device, bond method, program and computer memory medium | |
WO2013046991A1 (en) | Three-dimensional mounting device | |
JP2009130269A (en) | Semiconductor production apparatus and production process for semiconductor device | |
JP2016162985A (en) | Semiconductor device manufacturing method | |
KR20160086277A (en) | Bonding apparatus, bonding system, bonding method, and computer storage medium | |
JP2010287635A (en) | Reflow device | |
EP3098837B1 (en) | Die bonder comprising three inert gas containers | |
JP2013084717A (en) | Three-dimensional mounting device | |
JP6415328B2 (en) | Joining method, program, computer storage medium, joining apparatus and joining system | |
JP5608829B1 (en) | Component mounting equipment | |
JP5447110B2 (en) | Substrate laminating apparatus, laminated semiconductor manufacturing method, laminated semiconductor, and substrate laminating method | |
JP5459025B2 (en) | Substrate laminating apparatus, laminated semiconductor device manufacturing method, laminated semiconductor device, substrate laminating method, and laminated semiconductor device manufacturing method | |
JP2013084716A (en) | Three-dimensional mounting device | |
JP5552826B2 (en) | Substrate laminating apparatus, laminated semiconductor device manufacturing method, and laminated semiconductor device | |
JP2015060902A (en) | Joining method, program, computer storage medium, and joining system | |
JP6770832B2 (en) | Joining methods, programs, computer storage media, joining devices and joining systems | |
JP2010087035A (en) | Apparatus for manufacturing three-dimensional semiconductor device and method for manufacturing same | |
JP6453081B2 (en) | Joining apparatus, joining system, joining method, program, and computer storage medium | |
TW201911511A (en) | Columnar member mounting device and method for mounting a columnar member capable of mounting a columnar member at a predetermined position of a substrate without excess or deficiency |