JP2013080826A - 光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法 - Google Patents

光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法 Download PDF

Info

Publication number
JP2013080826A
JP2013080826A JP2011220134A JP2011220134A JP2013080826A JP 2013080826 A JP2013080826 A JP 2013080826A JP 2011220134 A JP2011220134 A JP 2011220134A JP 2011220134 A JP2011220134 A JP 2011220134A JP 2013080826 A JP2013080826 A JP 2013080826A
Authority
JP
Japan
Prior art keywords
refractive index
layer
active layer
semiconductor element
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011220134A
Other languages
English (en)
Other versions
JP5772466B2 (ja
Inventor
Manabu Matsuda
松田  学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011220134A priority Critical patent/JP5772466B2/ja
Publication of JP2013080826A publication Critical patent/JP2013080826A/ja
Application granted granted Critical
Publication of JP5772466B2 publication Critical patent/JP5772466B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】緩和振動周波数の温度による変化が小さい光半導体素子を提供する。
【解決手段】光半導体素子10は、活性層24を有するメサ部20と、メサ部20を埋め込む埋め込み層30と、を備え、埋め込み層30は、活性層24の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ活性層24の屈折率よりも大きい屈折率を有する屈折率調整領域33を有し、屈折率調整領域33は、埋め込み層30の高さ方向において、活性層24と少なくとも一部が重なる位置に配置される。
【選択図】図1

Description

本発明は、光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法に関する。
従来、半導体レーザ等の光半導体素子が通信において用いられている。
そして、インターネット等の普及に伴う通信量の増加に対応して、光通信又は光伝送における通信速度の高速化及び通信容量の増大が図られている。
例えば、40Gb/s以上の通信速度を有する光ファイバ伝送システム、又は25ギガビットのデータをCWDMで4波束ねて100ギガビットの通信量にして送信することが求められている。
そして、上述した通信を行うための光信号の生成を、アンクールドで動作する半導体レーザを用いて、直接変調により行うことが期待されている。このような半導体レーザとして、分布帰還型レーザ(DFBレーザ)が挙げられる。
DFBレーザを用いて、高い周波数で直接変調を行うには、注入される電流に対する光の応答性が急激に低下する電流信号の周波数である緩和振動周波数の高いことが求められる。そして、半導体レーザの活性層の体積を小さくすることにより、緩和振動周波数を大きくすることができる。例えば、DFBレーザの共振器長を100μmと短くすることにより、室温にて40Gb/sでの変調を可能としたものもある。
また、緩和振動周波数は、DFBレーザの微分利得の平方根に比例するので、この微分利得を大きくすることによっても、緩和振動周波数を増大できる。具体的には、DFBレーザにおける活性層の最大の利得が得られる利得ピーク波長と発振波長との差である離調を、回折格子の周期を変化させることにより調整して、微分利得を大きくすることが行われている。
特開2010−157691号公報 特開平11−135876号公報 特開2011−40632号公報
ここで、DFBレーザの動作温度が変化すると、発振波長及び利得ピーク波長も変化する。また、DFBレーザでは、発振波長の温度変化係数よりも、利得ピーク波長の温度変化係数の方が大きい。
従って、DFBレーザの動作温度が変化すると、上述した離調が変化するので、緩和振動周波数が温度によって変化するという問題が生じる。
本明細書では、上述した問題を解決するために、緩和振動周波数の温度による変化が小さい光半導体素子を提供することを目的とする。
また、本明細書では、上述した問題を解決するために、緩和振動周波数の温度による変化が小さい光半導体素子を備えた光送信モジュールを提供することを目的とする。
また、本明細書では、上述した問題を解決するために、緩和振動周波数の温度による変化が小さい光半導体素子を有する光送信モジュール備えた光伝送システムを提供することを目的とする。
更に、本明細書では、上述した問題を解決するために、緩和振動周波数の温度による変化が小さい光半導体素子の製造方法を提供することを目的とする。
本明細書に開示する光半導体素子の一形態によれば、活性層を有するメサ部と、上記メサ部を埋め込む埋め込み層と、を備え、上記埋め込み層は、上記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ上記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、上記屈折率調整領域は、上記埋め込み層の高さ方向において、上記活性層と少なくとも一部が重なる位置に配置される。
また、本明細書に開示する光送信モジュールの一形態によれば、活性層を有するメサ部と、上記メサ部を埋め込む埋め込み層と、を備え、上記埋め込み層は、上記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ上記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、上記屈折率調整領域は、上記埋め込み層の高さ方向において、上記活性層と少なくとも一部が重なる位置に配置される光半導体素子と、上記活性層に電流を供給する駆動部と、を備え、上記光半導体素子が、光ファイバに向けて光を送出する。
また、本明細書に開示する光伝送システムの一形態によれば、活性層を有するメサ部と、上記メサ部を埋め込む埋め込み層と、を備え、上記埋め込み層は、上記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ上記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、上記屈折率調整領域は、上記埋め込み層の高さ方向において、上記活性層と少なくとも一部が重なる位置に配置される光半導体素子と、上記光半導体素子に電流を供給する駆動部と、を有する光送信モジュールと、上記光送信モジュールから送出された光を伝搬する光ファイバと、上記光ファイバから光を受信する光受信モジュールと、を備える。
更に、本明細書に開示する光半導体素子の製造方法の一形態によれば、基板上に活性層を有するメサ部を形成する工程と、上記メサ部を埋め込むように埋め込み層を形成する工程であって、上記埋め込み層は、上記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し且つ上記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、上記屈折率調整領域が上記埋め込み層の高さ方向において上記活性層と少なくとも一部が重なる位置に配置されるように埋め込み層を形成する工程と、を備える。
上述した本明細書に開示する光半導体素子の一形態によれば、緩和振動周波数の温度による変化が低減される。
また、上述した本明細書に開示する光送信モジュールの一形態によれば、緩和振動周波数の温度による変化が低減される。
また、上述した本明細書に開示する光伝送システムの一形態によれば、緩和振動周波数の温度による変化が低減される。
更に、上述した本明細書に開示する光半導体素子の製造方法の一形態によれば、緩和振動周波数の温度による変化が小さい光半導体素子を製造できる。
本発明の目的及び効果は、特に請求項において指摘される構成要素及び組み合わせを用いることによって認識され且つ得られるだろう。
前述の一般的な説明及び後述の詳細な説明の両方は、例示的及び説明的なものであり、特許請求の範囲に記載されている本発明を制限するものではない。
本明細書に開示する光半導体素子の第1実施形態を示す図である。 図1のX1−X1線断面図である。 (A)は、図1の光半導体素子を伝搬する導波モードの電界分布を示す図であり、(B)は屈折率調整領域を有さない光半導体素子を伝搬する導波モードの電界分布を示す図である。 光半導体素子のニアフィールド及びファーフィールドにおける光の電界分布を示す図である。 第1実施形態の光半導体素子の変型例を示す図である。 本明細書に開示する光半導体素子の第2実施形態を示す図である。 図6のX2−X2線断面図である。 本明細書に開示する光伝送システムの一実施形態を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その1)を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その2)を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その3)を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その4)を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その5)を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その6)を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その7)を示す図である。 本明細書に開示する光半導体素子の製造方法の第1実施形態の工程(その8)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その1)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その2)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その3)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その4)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その5)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その6)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その7)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その8)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その9)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その10)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その11)を示す図である。 本明細書に開示する光半導体素子の製造方法の第2実施形態の工程(その12)を示す図である。
以下、本明細書において解決する課題について更に説明した上で、本明細書に開示する光半導体素子の形態について詳述する。
まず、本明細書において解決する課題について、以下に説明する。
上述したように離調を用いてDFBレーザの緩和振動周波数を大きくする場合には、一般に、レーザの発振波長を利得ピーク波長よりも短波長側に配置して、微分利得を増大させる。例えば、発振波長は、利得ピーク波長に対して10〜20nm程度、短波長側に配置される。
レーザの発振波長又は利得ピーク波長は、光路長に影響を与える材料の屈折率によって変化する。この屈折率は、材料の温度によって変化する。そのため、レーザの発振波長又は利得ピーク波長は、動作温度の変化に伴う屈折率の変化によっても変化する。例えば、InP系の化合物半導体を用いて形成されるDFBレーザの場合には、発振波長の温度変化係数は、約0.08nm/Kであり、利得ピーク波長の温度変化係数は、約0.42nm/Kである。
例えば、DFBレーザの動作温度範囲が25℃〜85℃であるとする。この場合、動作温度が低温側の25℃から高温側の85℃に変化した時の利得ピーク波長の温度変化量は約25.2nmであるのに対して、発振波長の温度変化量は約4.8nmとなる。
上述した離調は、DFBレーザの動作温度範囲内の何れかの温度において設定される。ここで、離調が、25℃という低温側の動作温度で設定された場合には、アンクールド動作において高温になったDFBレーザでは、離調が25℃の値よりも大きくなる。その結果、微分利得の低下と共に利得の絶対値も低下して、レーザ出力の低下と共に緩和振動周波数が減少する場合がある。
一方、離調が、85℃という高温側の動作温度で設定された場合には、アンクールド動作において低温になったDFBレーザでは、発振波長が利得ピーク波長よりも長波長側に移動する場合がある。その結果、微分利得が低下して、緩和振動周波数が減少する。
従って、動作温度の変化による緩和振動周波数の変化を防止するには、レーザの発振波長の温度変化係数と、利得ピーク波長の温度変化係数とが近い値であることが好ましい。即ち、発振波長を決定する素子部分の屈折率の温度変化係数と、利得ピーク波長を決定する素子部分の屈折率の温度変化係数とが近い値であることが好ましい。
ここで、利得ピーク波長の屈折率の温度変化係数は、主に利得が生じる活性層の形成材料によって決定されるので、屈折率の温度変化係数を変化させるには、活性層の形成材料を変更することになるため、困難な場合がある。
そこで、本明細書では、発振波長の温度変化係数を、利得ピーク波長の温度変化係数に近づけることにより、緩和振動周波数の温度による変化を低減することを目的とした。
以下、本明細書で開示する光半導体素子の好ましい第1実施形態を、図を参照して説明する。但し、本発明の技術範囲はそれらの実施形態に限定されず、特許請求の範囲に記載された発明とその均等物に及ぶものである。
図1は、本明細書に開示する光半導体素子の第1実施形態を示す図である。図2は、図1のX1−X1線断面図である。
本実施形態の光半導体素子10は、分布帰還型の半導体レーザである。光半導体素子10は、基板11上に形成されたメサ部20と、メサ部20の両側を埋め込む埋め込み層30とを有する。メサ部20は縦長であり、メサ部20の長手方向に沿って、埋め込み層30がメサ部20の側面を覆うように配置される。また、光半導体素子10の長手方向の両面に無反射層を配置しても良い。ここで、光半導体素子10の長手方向は、メサ部20の長手方向と一致する。
まず、メサ部20について、以下に説明する。
メサ部20は、基板11に形成された回折格子層21と、回折格子層21上に配置されたガイド層22と、ガイド層21上に配置されたエッチングストッパ層23と、エッチングストッパ層23上に配置された活性層24とを有する。
活性層25は、電流が注入されてレーザ発振する。回折格子層21の回折格子の周期は、発振波長を決定する。回折格子層21の長手方向の中央には、位相シフト21aが配置される。ガイド層22は、その屈折率が活性層25よりも低い。
また、メサ部20は、活性層24上に配置された第1クラッド層25と、第1クラッド層25上に配置された第2クラッド層26と、第2クラッド層26上に配置されたコンタクト層27とを有する。コンタクト層27上には第1電極13が配置され、基板11の下には第2電極14が配置される。
第2クラッド層26の抵抗率は第1クラッド層25よりも低く、第1電極13からの電流が第1クラッド層25を介して、活性層24に注入されるようになっている。
活性層25としては、量子井戸構造又はバルク構造を用いることができる。活性層25の形成材料としては、化合物半導体等を用いることができる。
次に、埋め込み層30について、以下に説明する。
埋め込み層30は、好ましくは電気的に半絶縁性又は絶縁性を有し、電流が活性層24に注入されるように働く。
埋め込み層30は、メサ部20の側面及び基板11の上を覆う電流ブロック層31を有する。電流ブロック層31は、電気的に半絶縁体又は絶縁体であることが好ましい。電流ブロック層31の抵抗率としては、例えば、半絶縁体の場合には1×10〜1×10Ωcmの範囲にあり、電気絶縁体の場合には、1×10Ωcmよりも、特に1×1010Ωcmよりも大きいことが、メサ部20から埋め込み層30への電流の流れを防止する上で好ましい。
また、埋め込み層30は、層状の下側埋め込み領域32及び屈折率調整領域33及び上側埋め込み領域34を有する。それぞれの領域は、電流ブロック層31を介して基板11上に、順番に積層される。
上側埋め込み領域34の上には、メサ部20の上まで跨るようにパッシベーション層12が配置される。
屈折率調整領域33は、活性層24の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ活性層24の屈折率よりも大きい屈折率を有する。また、屈折率調整領域33の少なくとも一部分は、埋め込み層30の高さ方向において、活性層24と重なる位置に配置される。ここで、埋め込み層30の高さ方向は、層状の下側埋め込み領域32及び屈折率調整領域33及び上側埋め込み領域34が積層される方向と一致する。
下側埋め込み領域32及び上側埋め込み領域34は、電気的に半絶縁性又は絶縁性を有することが好ましい。また、下側埋め込み領域32及び上側埋め込み領域34の屈折率は、活性層24の屈折率よりも小さいことが、光半導体素子10を伝搬する導波モードの電界が埋め込み層30側へ拡がることを防止する上で好ましい。
屈折率調整領域33は、光半導体素子10において、発振波長を決定する活性層24を含む素子部分の一部であり、発振波長を決定する素子部分の屈折率の温度変化係数を増大する。発振波長を決定する素子部分は、光半導体素子10を伝搬する導波モードの電界が分布する領域であり、この領域には、メサ部20の回折格子層21から第2クラッド層26の部分と共に、埋め込み層30の部分が含まれる。各層の屈折率は同一とは限らないので、発振波長を決定する素子部分の屈折率は、導波モードの電界が分布する領域の等価屈折率を意味する。従って、発振波長を決定する素子部分の屈折率の温度変化係数は、導波モードの電界が分布する領域の等価屈折率の温度変化係数を意味する。なお、活性層24が量子井戸構造を有する場合には、活性層24の屈折率は、井戸層及びバリア層からなる領域の等価屈折率となる。
図3(A)は、図1の光半導体素子を伝搬する導波モードの電界分布を示す図である。図3(A)は、電界強度Eの光半導体素子10の幅方向における分布を示している。ここで、光半導体素子10の幅方向は、メサ部20の幅方向と一致しており、メサ部20の幅方向は、メサ部20の長手方向と直交する方向である。また、図3(A)のメサ部20では、活性層24以外の構成要素は示していない。
導波モードの電界は、メサ部20の特に活性層24の部分に多く分布しているが、一部分は、メサ部20両側の埋め込み層30の部分にも分布している。
埋め込み層30に配置された屈折率調整領域33は、活性層24の屈折率よりも大きい屈折率を有するので、導波モードの電界が埋め込み層30側に拡がることを誘導して、電界が屈折率調整領域33内に多く分布するようになっている。
また、光半導体素子10では、屈折率調整領域33が、埋め込み層30の高さ方向において、活性層24と一致する位置に配置されており、活性層24側から屈折率調整領域33側に電界が拡がり易くなっている。
そして、屈折率調整領域33は、活性層24の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有するので、導波モードの電界が分布する領域の等価屈折率の温度変化係数を増大する。
このようにして、光半導体素子10は、屈折率調整領域33内への光の拡がりを誘導して、導波モードの電界が分布する領域の等価屈折率の温度変化係数を効果的に増大する。
図3(B)は、屈折率調整領域を有さない光半導体素子を伝搬する導波モードの電界分布を示す図である。図3(B)に示す光半導体素子では、埋め込み層には屈折率調整領域が配置されておらず、活性層よりも屈折率が小さい埋め込み層300を有する。
図3(A)に示すように、光半導体素子10は、屈折率の大きい屈折率調整領域33の存在によって、メサ部20から埋め込み層側への電界の拡がる量が、図3(B)の場合よりも大きくなっている。
光半導体素子10の発振波長λは、λ=2×neq×Λで表される。ここで、neqは、導波モードの電界が分布する領域の等価屈折率であり、Λは、回折格子層21の回折格子の周期である。光半導体素子10では、等価屈折率neqの温度変化係数が大きいので、発振波長の温度変化係数も大きくなる。その結果、発振波長の温度変化係数が、利得ピーク波長の温度変化係数に近づく。
上述したように、光半導体素子10では、電界の分布を拡げるために、屈折率調整領域33の屈折率を、活性層24の屈折率よりも大きくしている。そのため、屈折率調整領域33の抵抗率は、活性層24よりも低くなる場合がある。そこで、光半導体素子10では、上述した電流ブロック層31を、屈折率調整領域33とメサ部20との間に配置し、屈折率調整領域33とメサ部20とが接しないようにして、電流がメサ部20から屈折率調整領域33へ流れることを防止する。
このように、電流がメサ部20から屈折率調整領域33へ流れることを防止する観点から、電流ブロック層31の厚さは、500nm以上であることが好ましい。
一方、メサ部20から屈折率調整領域33側への光の拡がりを誘導するには、屈折率調整領域33とメサ部20との間の距離は短いことが好ましい。この観点から、電流ブロック層31の厚さは、0.2μm以下であることが好ましい。
次に、活性層24及び屈折率調整領域33を形成する材料の具体例を以下に説明する。
活性層24がIII−V族化合物によって形成される場合には、屈折率調整領域33がインジウム・アンチモン(InSb)又はガリウム・アンチモン(GaSb)又はアルミニウム・アンチモン(AlSb)又はこれらの混晶を用いて形成されることが好ましい。
活性層24は、III−V族化合物であるInP、InAs又はGaAsを用いて形成されても良い。InPの屈折率は、3.2@1310nm、3.17@1550nmである。また、InPの屈折率の温度変化係数は、8.64×10-5/K@1310nm、8.56×10-5/K@1550nmである。InAsの屈折率は、4.19@1310nm、3.98@1550nmである。また、InAsの屈折率の温度変化係数は、37.74×10-5/K@1310nm、35.80×10-5/K@1550nmである。GaAsの屈折率は、3.41@1310nm、3.38@1550nmである。また、GaAsの屈折率の温度変化係数は、15.34×10-5/K@1310nm、15.20×10-5/K@1550nmである。
インジウム・アンチモンの屈折率は、4.13@1310nm、4.08@1550nmである。また、インジウム・アンチモンの屈折率の温度変化係数は、66.08×10-5/K@1310nm、65.28×10-5/K@1550nmである。ガリウム・アンチモンの屈折率は、3.88@1310nm、3.86@1550nmである。また、ガリウム・アンチモンの屈折率の温度変化係数は、37.64×10-5/K@1310nm、37.44×10-5/K@1550nmである。
屈折率調整領域33は、結晶構造を有していても良いが、多結晶又は非晶質構造であっても良い。例えば、屈折率調整領域33は、非晶質の誘電体によって形成されていても良い。結晶構造の屈折率調整領域33は、有機金属気相成長法(MOVPE法)を用いて形成され得る。また、多結晶又は非晶質構造の屈折率調整領域33は、CVD又はPVD法を用いて形成され得る。
同様に、電流ブロック層31又は下側埋め込み領域32又は上側埋め込み領域34は、結晶構造を有していても良いが、多結晶又は非晶質構造であっても良い。
上述したように、埋め込み層30に屈折率調整領域33を配置することにより、発振波長を決定する素子部分の等価屈折率が大きくなると、利得ピーク波長を決定する素子部分の等価屈折率も影響を受けて大きくなる。しかし、利得ピーク波長は、発振波長と同じだけ波長がシフトするので、屈折率調整領域33は、利得ピーク波長と発振波長との間の相対的な波長の関係に変化を生じさせない。
図4は、光半導体素子のニアフィールド及びファーフィールドにおける光の電界分布を示す図である。
図4には、光半導体素子10におけるニアフィールドの電界分布P1と、光が自由空間に送出されたファーフィールドの電界分布Q1とが実線で示されている。また、図4には、図3(B)に示す光半導体素子におけるニアフィールドの電界分布P2と、ファーフィールドの電界分布Q2とが鎖線で示されている。
図3を参照して説明したように、光半導体素子10は、ニアフィールドを伝搬する導波モードの電界分布の拡がりが大きくなるので、光半導体素子10から自由空間に送出されたファーフィールドにおける光の電界強度の拡がりは逆に小さくなる。
図4に示すように、光半導体素子10は、屈折率の大きい屈折率調整領域33の存在によって、ファーフィールドにおける光の電界分布の拡がりが、図3(B)の場合よりも狭くなる。従って、光半導体素子10から送出される光を光ファイバで伝送する場合には、ファーフィールドにおける光の電界分布の拡がりが狭いので、光半導体素子10から送出される光は、光ファイバとの結合が向上する。
上述した本実施形態の光半導体素子によれば、発振波長の温度変化係数が、利得ピーク波長の温度変化係数に近づくので、緩和振動周波数の温度による変化を低減することができる。
また、緩和振動周波数の温度による変化が小さいので、温度変化に伴う発振波長及び利得ピーク波長の変化を考慮した離調の設定が容易になる。
次に、上述した第1実施形態の光半導体素子の変型例を、図を参照して、以下に説明する。
図5は、第1実施形態の光半導体素子の変型例を示す図である。
本変型例の光半導体素子10では、埋め込み層30が電流ブロック層を有しておらず、電流ブロック層と下側埋め込み領域と上側埋め込み領域とが一体となった埋め込み領域35を有している点が、上述した第1実施形態とは異なっている。
埋め込み領域35は、屈折率調整領域33を挟み込むと共に、基板11上からメサ部20の側面を覆うように配置されている。
屈折率調整領域33とメサ部20との間には、埋め込み領域35の一部分が配置されており、屈折率調整領域33とメサ部20とが接することが防止される。
本変型例の光半導体素子10は、例えば、第1実施形態において、電流ブロック層と下側埋め込み領域と上側埋め込み領域を、同じ材料を用いて形成することにより得られる。
次に、上述した光半導体素子の第2実施形態を、図6及び図7を参照しながら以下に説明する。第2実施形態について特に説明しない点については、上述の第1実施形態に関して詳述した説明が適宜適用される。また、同一の構成要素には同一の符号を付してある。
図6は、本明細書に開示する光半導体素子の第2実施形態を示す図である。図7は、図6のX2−X2線断面図である。
本実施形態の光半導体素子10は、分布反射型の半導体レーザである。本実施形態の光半導体素子10では、活性層24の体積を第1実施形態よりも小さくすることにより微分利得を増加させて、緩和振動周波数を増大している。具体的には、メサ部20の長手方向の寸法を、第1実施形態よりも短くしている。
ただし、活性層24の長手方向の寸法を短くすると、レーザ発振の電流の閾値が高くなるか、又は発振が不安定になる場合がある。そこで、本実施形態では、メサ部20の長手方向の両側に分布反射領域を配置して、活性層24の長手方向の寸法を短くすることにより不具合が生じることを防止している。
図7に示すように、光半導体素子10は、前方分布反射領域10aと、活性層24が配置される活性領域10bと、後方分布反射領域10cとを有する。
活性領域10bは、メサ部20の部分及び埋め込み層30の部分を有しており、上述した第1実施形態の光半導体素子と同様の構造を有する。ただし、活性領域10bの回折格子層21は、位相シフトを有していない。
前方分布反射領域10aは、メサ部20の部分の構造が、活性領域10bとは異なっており、活性層の代わりに、利得を生じないコア層28を有する。コア層28は、活性層24で生じた光を伝搬する。また、コア層28の上には、第3クラッド層29が配置される。基板11及び回折格子層21及びガイド層22及びエッチングストッパ層23及び第2クラッド層26及びコンタクト層27は、活性領域10bと一体に形成される。
一方、前方分布反射領域10aにおける埋め込み層30の部分の構造は、活性領域10bと同じであり、活性領域10bと一体に形成される。埋め込み層30では、その高さ方向において、活性層24又はコア層28と一致する位置に屈折率調整領域33が配置される。
後方分布反射領域10cは、前方分布反射領域10aと同様の構造を有する。後方分布反射領域10cの寸法は、前方分布反射領域10aよりも長い。
光半導体素子10では、電流が活性領域10bに注入されるように、第1電極13及び第2電極14が、長手方向において活性領域10bの位置に配置されている。活性領域10bで発振した光は、前方分布反射領域10a又は後方分布反射領域10cで反射されて活性領域10bに戻される。
上述した本実施形態の光半導体素子10によれば、緩和振動周波数の温度による変化を低減すると共に、緩和振動周波数が増大する。
次に、上述した本明細書に開示する光半導体素子を有する光送信モジュール、及び、このような光送信モジュールを備えた光伝送システムを、図面を参照して、以下に説明する。
図8は、本明細書に開示する光伝送システムの一実施形態を示す図である。
本実施形態の光伝送システム40は、光送信モジュール50と、光送信モジュール50から送出された光を伝搬する光ファイバ41と、光ファイバ41から光を受信する光受信モジュール60とを有する。
光送信モジュール50は、上述した第1実施形態又は第2実施形態の光半導体素子である半導体レーザ51と、光半導体素子51の活性層に電流を供給する駆動部52と、半導体レーザ51から送出されるレーザ光を光ファイバ41に結合するレンズ53と、を有する。
また、光送信モジュール50は、光ファイバ41からの反射光が半導体レーザ51に侵入することを防止するアイソレータ54と、半導体レーザ51のレーザ発振をモニタするモニタ部55とを有する。
光送信モジュール50は、半導体レーザ51のアンクールド動作で直接変調されて生成された光信号を光ファイバ41に送出する。
光受信モジュール60は、光受信部61と、光ファイバ41から送出されるレーザ光を光受信部61に結合するレンズ63と、光受信部61を駆動する駆動部62とを有する。
図8に示す例では、一対の光送信モジュール50及び光受信モジュール60が記載されているが、光伝送システム40は、複数の対の光送信モジュール50及び光受信モジュール60を備えていても良い。
上述した本実施形態の光伝送システム40によれば、光送信モジュール50が緩和振動周波数の温度による変化が小さい半導体レーザ51を有しているので、アンクールド動作において、高い周波数範囲まで直接変調による安定した光の送信が可能である。
次に、上述した光半導体素子の好ましい製造方法の第1実施形態を、図面を参照しながら、以下に説明する。この実施形態は、図1及び図2に示す光半導体素子の製造方法の一例である。
まず、図9に示すように、基板11上に回折格子層を形成するためのマスク70が形成される。本実施形態では、基板11として、n型ドープInP基板を用いた。マスク70の形成には、電子ビーム露光法を用いた。マスク70の長さを150μmとして、長手方向の中央には、πラジアン(λ/4シフトに相当)の位相シフトを形成するためのマスクの部分70aが設けられている。また、回折格子の周期は199.505nmとした。
次に、図10に示すように、マスク70を用いて、基板11を途中までエッチングして、回折格子層21が形成される。回折格子層21の長手方向の中央には、位相シフト21aが形成される。本実施形態では、エタン/水素混合ガスによるリアクティブ・イオン・エッチング(Reactive Ion Etching:RIE)を用いた。また、回折格子の深さは、100nmとした。そして、マスク70が除去される。
次に、図11に示すように、ガイド層22と、エッチングストッパ層23と、活性層24と、第1クラッド層25と、第2クラッド層26と、コンタクト層27とが、回折格子層21上に順番に形成される。本実施形態では、MOVPE法を用いて、各層の形成を行った。ガイド層22は、n型ドープGaInAsPを用いて形成され、組成波長1.20μm、厚さ120nmであった。エッチングストッパ層23は、n型ドープInPを用いて形成され、厚さ20nmであった。なお、エッチングストッパ層23は、形成されなくても良い。
活性層25としては、量子井戸構造を用いた。量子井戸構造は、アンドープAlGaInAs井戸層、及び、アンドープAlGaInAsバリア層を用いて形成された。ここで、アンドープAlGaInAs井戸層は、厚さ6nm、圧縮歪量1.2%とした。また、アンドープAlGaInAsバリア層は、組成波長1.05μm、厚さ10nmとした。量子井戸構造の積層数は15層として、その発光波長(発振波長)は1310nmであった。
また、量子井戸構造の上下に、量子井戸構造を挟み込むように、アンドープAlGaInAs−SCH(Separate Confinement Heterostructure)層を設けた。ここで、アンドープAlGaInAs−SCH層は、組成波長1.05μm、厚さ20nmであった。
活性層24上の第1クラッド層25は、p型ドープInPを用いて形成され、厚さ250nmであった。第2クラッド層26は、Znをドープしたp型InPを用いて形成され、厚さ2.5μmであった。コンタクト層27は、Znをドープしたp型GaInAsを用いて形成され、厚さ300nmであった。
次に、図12に示すように、メサ部を形成するためのストライプ状のマスク71が、コンタクト層27上に、素子の長手方向の全体に亘って形成される。本実施形態では、化学気相堆積(Chemical Vapor Deposition:CVD)法及びフォトリソグラフィ技術を用いて、マスク71を形成した。また、マスク71は、SiO2を用いて形成され、幅1.3μm、厚さ400nmであった。
次に、図13に示すように、マスク71を用いて、マスクが形成されていない部分のコンタクト層27から基板11の途中までをエッチングにより除去して、メサ部20が形成される。本実施形態では、基板11を表面から0.7μmの深さまで除去した。
次に、図14に示すように、メサ部20の側面上及び基板11上に、電流ブロック層31が形成される。本実施形態では、MOVPE法を用いて、電流ブロック層31の形成を行った。電流ブロック層31は、半絶縁性を有するアンドープAlInAsを用いて形成され、厚さは0.2μmであった。
次に、図15に示すように、下側埋め込み領域32と屈折率調整領域33と上側埋め込み領域34とを、電流ブロック層31を介して基板11上に順番に積層して、埋め込み層30が形成される。屈折率調整領域33は、埋め込み層30の高さ方向において活性層24と重なる位置に、具体的には活性層24と一致する位置に、配置されるように形成される。本実施形態では、MOVPE法を用いて、各層の形成を行った。下側埋め込み領域32は、アンドープInPを用いて形成され、厚さ0.5μmであった。屈折率調整領域33は、アンドープInSbを用いて形成され、厚さ0.25μmであった。上側埋め込み領域34は、アンドープInPを用いて形成され、厚さ3.0μmであった。そして、マスク71が除去される。
次に、図16に示すように、パッシベーション層12が、メサ部20及び埋め込み層30上に形成される。本実施形態では、パッシベーション層12は、SiO2を用いて形成された。
そして、通常のリソグラフィ技術及びエッチング技術を用いて、パッシベーション層12の第1電極が形成される部分を除去した後、第1電極13が形成される。また、基板11の下に第2電極14が形成される。
そして、素子の長手方向の両面上に、無反射層15a、15bが形成されて、光半導体素子10の製造が完成する。
上述したように形成された光半導体素子10では、活性層24の屈折率は3.49であり、屈折率の温度変化係数は32×10-5-1であった。活性層24及びエッチングストッパ層23及び第1クラッド層25の部分の等価屈折率は3.32であり、屈折率の温度変化係数は21.6×10-5-1であった。屈折率調整領域33の屈折率は4.13であり、屈折率の温度変化係数は66.1×10-5-1であった。屈折率調整領域33及び下側埋め込み領域32及び上側埋め込み領域34の部分の等価屈折率は3.29であり、屈折率の温度変化係数は60.8×10-5-1であった。
また、光半導体素子10は、発振波長の温度変化係数が、埋め込み層に屈折率調整領域が配置されない場合と比べて、2.25倍に増大した。
次に、上述した光半導体素子の好ましい製造方法の第2実施形態を、図面を参照しながら、以下に説明する。この実施形態は、図6及び図7に示す光半導体素子を製造方法の一例である。
まず、図17に示すように、基板11上に回折格子層を形成するためのマスク72が形成される。本実施形態では、基板11として、n型ドープInP基板を用いた。マスク72の形成には、二光束干渉露光法を用いた。将来、前方分布反射領域となる基板11の部分11aの長さを25μmとして、活性領域となる基板11の部分11bの長さを100μmとし、後方分布反射領域となる基板11の部分11cの長さを75μmとした。回折格子の周期は、部分11a、11b、11cにおいて同じであり、236.055nmとした。
次に、図18に示すように、マスク72を用いて、基板11を途中までエッチングして、回折格子層21が形成される。本実施形態では、エタン/水素混合ガスによるリアクティブ・イオン・エッチング(Reactive Ion Etching:RIE)を用いた。また、回折格子の深さは、100nmとした。そして、マスク72が除去される。
次に、図19に示すように、ガイド層22と、エッチングストッパ層23と、活性層24と、第1クラッド層25とが、回折格子層21上に順番に形成される。本実施形態では、MOVPE法を用いて、各層の形成を行った。ガイド層22は、n型ドープGaInAsPを用いて形成され、組成波長1.20μm、厚さ120nmであった。エッチングストッパ層23は、n型ドープInPを用いて形成され、厚さ20nmであった。
活性層25としては、量子井戸構造を用いた。量子井戸構造は、アンドープGaInAsP井戸層、及び、アンドープGaInAsPバリア層を用いて形成された。ここで、アンドープGaInAsP井戸層は、厚さ5.1nm、圧縮歪量1.2%とした。また、アンドープGaInAsPバリア層は、組成波長1.20μm、厚さ10nmとした。量子井戸構造の積層数は15層として、その発光波長(発振波長)は1550nmであった。
また、量子井戸構造の上下に、量子井戸構造を挟み込むように、アンドープGaInAsP−SCH(Separate Confinement Heterostructure)層を設けた。ここで、アンドープGaInAsP−SCH層は、組成波長1.15μm、厚さ20nmであった。活性層24上の第1クラッド層25は、p型ドープInPを用いて形成され、厚さ250nmであった。
次に、図20に示すように、将来、活性領域となる基板11の部分11bの第1クラッド層25上に、マスク73が形成される。本実施形態では、化学気相堆積(CVD;Chemical Vapor Deposition)法及びフォトリソグラフィ技術を用いて、マスク73を形成した。また、マスク71は、SiO2を用いて形成され、幅400nmであった。将来、前方分布反射領域及び後方分布反射領域となる基板11の部分11a、11bの第1クラッド層25の領域には、マスクは形成されない。
次に、図21に示すように、マスク73を用いて、マスクが形成されていない部分の第1クラッド層25及び活性層24がエッチングにより除去されて、エッチングストッパ層23が露出する。
次に、図22に示すように、コア層28及び第3クラッド層29が、露出したエッチングストッパ層23上に順番に形成される。コア層28は、活性層24とバッティング接合される。同様に、第3クラッド層29は、第1クラッド層25とバッティング接合される。本実施形態では、MOVPE法を用いて、各層の形成を行った。コア層28は、アンドープGaInAsPを用いて形成され、組成波長1.25μm、厚さ230nmであった。第3クラッド層29は、アンドープInPを用いて形成され、厚さ250nmであった。コア層28及び第3クラッド層29は、選択成長によってSiO2であるマスク層73上には成長せず、露出しているn型ドープInPであるエッチングストッパ層23上のみに成長する。そして、マスク層73が除去される。
次に、図23に示すように、第2クラッド層26及びコンタクト層27が、第1クラッド層25及び第3クラッド層29上に、順番に形成される。本実施形態では、MOVPE法を用いて、各層の形成を行った。第2クラッド層26は、Znをドープしたp型InPを用いて形成され、厚さ2.5μmであった。コンタクト層27は、Znをドープしたp型GaInAsを用いて形成され、厚さ300nmであった。
次に、図24に示すように、メサ部を形成するためのストライプ状のマスク74が、コンタクト層27上に、素子の長手方向の全体に亘って形成される。本実施形態では、CVD法及びフォトリソグラフィ技術を用いて、マスク74を形成した。また、マスク74は、SiO2を用いて形成され、幅1.5μm、厚さ400nmであった。
次に、図25に示すように、マスク74を用いて、マスクが形成されていない部分のコンタクト層27から基板11の途中までをエッチングにより除去して、メサ部20が形成される。本実施形態では、基板11を表面から0.7μmの深さまで除去した。
次に、図26に示すように、メサ部20の側面上及び基板11上に、電流ブロック層31が形成される。本実施形態では、MOVPE法を用いて、電流ブロック層31の形成を行った。電流ブロック層31は、半絶縁性を有するFeドープ型InPを用いて形成され、厚さは0.2μmであった。
次に、図27に示すように、下側埋め込み領域32と屈折率調整領域33と上側埋め込み領域34とを、電流ブロック層31を介して基板11上に順番に積層して、埋め込み層30が形成される。屈折率調整領域33は、埋め込み層30の高さ方向において活性層24と重なる位置に、具体的には活性層24と一致する位置に、配置されるように形成される。本実施形態では、MOVPE法を用いて、各層の形成を行った。下側埋め込み領域32は、アンドープInPを用いて形成され、厚さ0.5μmであった。屈折率調整領域33は、アンドープGaInS(登録商標)bを用いて形成され、厚さ0.25μmであった。上側埋め込み領域34は、アンドープInPを用いて形成され、厚さ3.0μmであった。そして、マスク74が除去される。
次に、図28に示すように、パッシベーション層12が、メサ部20及び埋め込み層30上に形成される。本実施形態では、パッシベーション層12は、SiO2を用いて形成された。
そして、通常のリソグラフィ技術及びエッチング技術を用いて、パッシベーション層12の第1電極が形成される部分を除去した後、第1電極13が形成される。また、基板11の下に第2電極14が形成される。
そして、素子の長手方向の両面上に、無反射層15a、15bが形成されて、光半導体素子10の製造が完成する。
上述したように形成された光半導体素子10では、活性層24の屈折率は3.44であり、屈折率の温度変化係数は30×10-5-1であった。活性層24及びエッチングストッパ層23及び第1クラッド層25の部分の等価屈折率は3.25であり、屈折率の温度変化係数は23.7×10-5-1であった。屈折率調整領域33の屈折率は4.08であり、屈折率の温度変化係数は65.3×10-5-1であった。屈折率調整領域33及び下側埋め込み領域32及び上側埋め込み領域34の部分の等価屈折率は3.24であり、屈折率の温度変化係数は61.32×10-5-1であった。
また、光半導体素子10は、発振波長の温度変化係数が、埋め込み層に屈折率調整領域が配置されない場合と比べて、2倍に増大した。
本発明では、上述した実施形態の光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法は、本発明の趣旨を逸脱しない限り適宜変更が可能である。また、一の実施形態が有する構成要件は、他の実施形態にも適宜適用することができる。
例えば、上述した製造方法の第1実施形態では、活性層がAlGaInAs系化合物半導体を用いて形成され、第2実施形態では、活性層がGaInAsP系化合物半導体を用いて形成されていた。しかし、第1実施形態の活性層がGaInAsP系化合物半導体を用いて形成され、第2実施形態の活性層がAlGaInAs系化合物半導体を用いて形成されても良い。
また、上述した製造方法の第1実施形態では、電流ブロック層がAlInAs系化合物半導体を用いて形成され、第2実施形態では、電流ブロック層がInP系化合物半導体を用いて形成されていた。しかし、第1実施形態の電流ブロック層がInP系化合物半導体を用いて形成され、第2実施形態の電流ブロック層がAlInAs系化合物半導体を用いて形成されても良い。また、電流ブロック層は、誘電体を用いて形成されても良い。
また、上述した製造方法の各実施形態では、基板又は活性層がInPを含む化合物半導体を用いて形成されていたが、基板又は活性層は、GaAs/AlGaAs/GaInP等の他の化合物半導体を用いて形成されても良い。
また、上述した製造方法の各実施形態では、n型の導電性を有する基板を用いていたが、p型の導電性を有する基板を用いて、その上に各実施形態とは逆の導電性を有する素子構造を形成しても良い。
また、上述した製造方法の各実施形態では、n型ドープInP基板を用いていたが、半絶縁性の基板を用いても良い。また、光半導体素子をシリコン基板の上に貼り合わせる方法を用いて形成しても良い。
また、上述した各実施形態では、回折格子が基板の表面に形成される表面回折格子構造を有していたが、埋め込み型の回折格子構造を有していても良い。
また、上述した各実施形態では、回折格子層は、活性層に対して基板側に配置されていたが、回折格子層は、活性層に対して、基板とは反対側に配置されていても良い。
また、上述した第1実施形態では、位相シフトは、回折格子層の長手方向の中央に配置されていたが、位相シフトは、回折格子層内であれば中央以外の位置に配置されても良い。また、位相シフトの値は、πラジアンに限られるものではなく、設計の範囲内で任意の値にすることも可能である。
また、上述した第2実施形態では、活性領域と前方分布反射領域及び後方分布反射領域とは、回折格子の深さが同じであり、伝搬する光と回折格子との間の結合係数が同じであった。しかし、素子設計によっては、活性領域と前方分布反射領域及び後方分布反射領域とは、伝搬する光と回折格子との間の結合係数が異なっていても良い。
また、上述した第2実施形態では、前方分布反射領域を有していたが、素子設計によっては、前方分布反射領域を有していなくても良い。
また、上述した各実施形態では、回折格子の山谷比が50%であったが、素子設計によっては、山谷比は他の値であっても良い。
更に、上述した各実施形態の光半導体素子は、回折格子層を有する半導体レーザであったが、本明細書に開示する光半導体素子は、回折格子を有さないファブリ・ペロー型半導体レーザであっても良い。このようなファブリ・ペロー型半導体レーザは、ファーフィールドにおける光の電界分布の拡がりが狭いので、レーザから送出される光は、光ファイバとの結合が向上する。同様の観点から、本明細書に開示する光半導体素子は、半導体光アンプであっても良い。
ここで述べられた全ての例及び条件付きの言葉は、読者が、発明者によって寄与された発明及び概念を技術を深めて理解することを助けるための教育的な目的を意図する。ここで述べられた全ての例及び条件付きの言葉は、そのような具体的に述べられた例及び条件に限定されることなく解釈されるべきである。また、明細書のそのような例示の機構は、本発明の優越性及び劣等性を示すこととは関係しない。本発明の実施形態は詳細に説明されているが、その様々な変更、置き換え又は修正が本発明の精神及び範囲を逸脱しない限り行われ得ることが理解されるべきである。
以上の上述した各実施形態に関し、更に以下の付記を開示する。
(付記1)
活性層を有するメサ部と、
前記メサ部を埋め込む埋め込み層と、
を備え、
前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、
前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と少なくとも一部が重なる位置に配置される光半導体素子。
(付記2)
前記屈折率調整領域は、前記メサ部とは接していない付記1に記載の光半導体素子。
(付記3)
前記屈折率調整領域と前記メサ部との間に半絶縁体層が配置される付記2に記載の光半導体素子。
(付記4)
前記屈折率調整領域と前記メサ部との間に電気絶縁体層が配置される付記2に記載の光半導体素子。
(付記5)
前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と一致する位置に配置される付記1〜4の何れか一項に記載の光半導体素子。
(付記6)
前記活性層がIII−V族化合物を有し、
前記屈折率調整領域が、インジウム・アンチモン又はガリウム・アンチモン又はアルミニウム・アンチモン又はこれらの混晶を有する付記1〜5の何れか一項に記載の光半導体素子。
(付記7)
前記メサ部が、回折格子層を有する付記1〜6の何れか一項に記載の光半導体素子。
(付記8)
活性層を有するメサ部と、
前記メサ部を埋め込む埋め込み層と、
を備え、
前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域有し、
前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と少なくとも一部が重なる位置に配置される光半導体素子と、
前記活性層に電流を供給する駆動部と、
を備え、
前記光半導体素子が、光ファイバに向けて光を送出する光送信モジュール。
(付記9)
活性層を有するメサ部と、
前記メサ部を埋め込む埋め込み層と、
を備え、
前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、
前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と少なくとも一部が重なる位置に配置される光半導体素子と、
前記光半導体素子に電流を供給する駆動部と、
を有する光送信モジュールと、
前記光送信モジュールから送出された光を伝搬する光ファイバと、
前記光ファイバから光を受信する光受信モジュールと、
を備えた光伝送システム。
(付記10)
基板上に活性層を有するメサ部を形成する工程と、
前記メサ部を埋め込むように埋め込み層を形成する工程であって、前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、前記屈折率調整領域が前記埋め込み層の高さ方向において前記活性層と少なくとも一部が重なる位置に配置されるように埋め込み層を形成する工程と、
を備えた光半導体素子の製造方法。
10 光半導体素子
10a 前方分布反射領域
10b 活性領域
10c 後方分布反射領域
11 基板
12 パッシベーション層
13 第1電極
14 第2電極
15a、15b 無反射層
20 メサ部
21 回折格子層
21a 位相シフト
22 ガイド層
23 エッチングストッパ層
24 活性層
25 第1クラッド層
26 第2クラッド層
27 コンタクト層
28 コア層
29 第3クラッド層
30 埋め込み層
31 電流ブロック層
32 下側埋め込み領域
33 屈折率調整領域
34 上側埋め込み領域
35 埋め込み領域
40 光伝送システム
41 光ファイバ
50 光送信モジュール
51 半導体レーザ
52 駆動部
53 レンズ
54 アイソレータ
55 モニタ部
60 光受信モジュール
61 光受信部
62 駆動部
63 レンズ
70 マスク
71 マスク
72 マスク
73 マスク
74 マスク

Claims (8)

  1. 活性層を有するメサ部と、
    前記メサ部を埋め込む埋め込み層と、
    を備え、
    前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、
    前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と少なくとも一部が重なる位置に配置される光半導体素子。
  2. 前記屈折率調整領域は、前記メサ部とは接していない請求項1に記載の光半導体素子。
  3. 前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と一致する位置に配置される請求項1又は2に記載の光半導体素子。
  4. 前記活性層がIII−V族化合物を有し、
    前記屈折率調整領域が、インジウム・アンチモン又はガリウム・アンチモン又はアルミニウム・アンチモン又はこれらの混晶を有する請求項1〜3の何れか一項に記載の光半導体素子。
  5. 前記メサ部が、回折格子層を有する請求項1〜4の何れか一項に記載の光半導体素子。
  6. 活性層を有するメサ部と、
    前記メサ部を埋め込む埋め込み層と、
    を備え、
    前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、
    前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と少なくとも一部が重なる位置に配置される光半導体素子と、
    前記活性層に電流を供給する駆動部と、
    を備え、
    前記光半導体素子が、光ファイバに向けて光を送出する光送信モジュール。
  7. 活性層を有するメサ部と、
    前記メサ部を埋め込む埋め込み層と、
    を備え、
    前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し、且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、
    前記屈折率調整領域は、前記埋め込み層の高さ方向において、前記活性層と少なくとも一部が重なる位置に配置される光半導体素子と、
    前記光半導体素子に電流を供給する駆動部と、
    を有する光送信モジュールと、
    前記光送信モジュールから送出された光を伝搬する光ファイバと、
    前記光ファイバから光を受信する光受信モジュールと、
    を備えた光伝送システム。
  8. 基板上に活性層を有するメサ部を形成する工程と、
    前記メサ部を埋め込むように埋め込み層を形成する工程であって、前記埋め込み層は、前記活性層の屈折率の温度変化係数よりも大きい屈折率の温度変化係数を有し且つ前記活性層の屈折率よりも大きい屈折率を有する屈折率調整領域を有し、前記屈折率調整領域が前記埋め込み層の高さ方向において前記活性層と少なくとも一部が重なる位置に配置されるように埋め込み層を形成する工程と、
    を備えた光半導体素子の製造方法。
JP2011220134A 2011-10-04 2011-10-04 光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法 Expired - Fee Related JP5772466B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011220134A JP5772466B2 (ja) 2011-10-04 2011-10-04 光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011220134A JP5772466B2 (ja) 2011-10-04 2011-10-04 光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013080826A true JP2013080826A (ja) 2013-05-02
JP5772466B2 JP5772466B2 (ja) 2015-09-02

Family

ID=48526986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011220134A Expired - Fee Related JP5772466B2 (ja) 2011-10-04 2011-10-04 光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5772466B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155668A1 (ja) * 2018-02-07 2019-08-15 三菱電機株式会社 半導体レーザ装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512907A (en) * 1978-07-13 1980-01-29 Nec Corp Light waveguide
JPH0555684A (ja) * 1991-08-22 1993-03-05 Hitachi Ltd 半導体光素子
JPH07283480A (ja) * 1994-04-11 1995-10-27 Nec Corp 分布帰還型半導体レーザ
JP2000216500A (ja) * 1999-01-21 2000-08-04 Hitachi Ltd 半導体光素子、半導体光素子アレイ、および、これらを用いた光通信システム
JP2000223787A (ja) * 1999-01-29 2000-08-11 Canon Inc 半導体レーザー
JP2003133643A (ja) * 2001-10-30 2003-05-09 Yokogawa Electric Corp 波長可変半導体レーザ及びその製造方法
JP2003209316A (ja) * 2002-01-16 2003-07-25 Photonixnet Corp 波長多重化装置およびその調整方法
JP2009016883A (ja) * 2003-03-31 2009-01-22 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子および光半導体集積回路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5512907A (en) * 1978-07-13 1980-01-29 Nec Corp Light waveguide
JPH0555684A (ja) * 1991-08-22 1993-03-05 Hitachi Ltd 半導体光素子
JPH07283480A (ja) * 1994-04-11 1995-10-27 Nec Corp 分布帰還型半導体レーザ
JP2000216500A (ja) * 1999-01-21 2000-08-04 Hitachi Ltd 半導体光素子、半導体光素子アレイ、および、これらを用いた光通信システム
JP2000223787A (ja) * 1999-01-29 2000-08-11 Canon Inc 半導体レーザー
JP2003133643A (ja) * 2001-10-30 2003-05-09 Yokogawa Electric Corp 波長可変半導体レーザ及びその製造方法
JP2003209316A (ja) * 2002-01-16 2003-07-25 Photonixnet Corp 波長多重化装置およびその調整方法
JP2009016883A (ja) * 2003-03-31 2009-01-22 Nippon Telegr & Teleph Corp <Ntt> 光半導体素子および光半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019155668A1 (ja) * 2018-02-07 2019-08-15 三菱電機株式会社 半導体レーザ装置
JPWO2019155668A1 (ja) * 2018-02-07 2020-02-27 三菱電機株式会社 半導体レーザ装置

Also Published As

Publication number Publication date
JP5772466B2 (ja) 2015-09-02

Similar Documents

Publication Publication Date Title
US20170317471A1 (en) An optical device and a method for fabricating thereof
JP6183122B2 (ja) 光半導体素子、光半導体素子アレイ、光送信モジュール及び光伝送システム
US7796656B2 (en) Enhanced efficiency laterally-coupled distributed feedback laser
JP5897414B2 (ja) 光デバイスの製造方法
US8457452B2 (en) Integrated semiconductor optical device
US8306072B2 (en) Semiconductor laser device
JP2021193756A (ja) 光半導体素子、光モジュール及び光半導体素子の製造方法
JP2010232424A (ja) 半導体光増幅装置及び光モジュール
US8472760B2 (en) Integrated semiconductor optical device
US11705693B2 (en) Semiconductor optical element
US20130207140A1 (en) Semiconductor Optical Element Semiconductor Optical Module and Manufacturing Method Thereof
JP2016152360A (ja) 光半導体装置
Cheung et al. Theory and design optimization of energy-efficient hydrophobic wafer-bonded III–V/Si hybrid semiconductor optical amplifiers
JP7457485B2 (ja) 埋め込み型半導体光素子
JP5772466B2 (ja) 光半導体素子、光送信モジュール、光伝送システム及び光半導体素子の製造方法
JP4948469B2 (ja) 半導体光デバイス
WO2015015633A1 (ja) 光半導体装置及びその製造方法
US20170194766A1 (en) Optical device and optical module
JP5163355B2 (ja) 半導体レーザ装置
JP5310271B2 (ja) 半導体レーザ素子
JP2011258785A (ja) 光導波路およびそれを用いた光半導体装置
JP2019102585A (ja) 光デバイス
Lyu et al. Numerical simulation of electrically-pumped overgrown III-V microwire lasers on silicon
JP2001148542A (ja) 光半導体装置及びその製造方法並びに光通信装置
Seifried III-V on Silicon Photonics for CMOS-Embedded On-Chip Light Sources

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150615

R150 Certificate of patent or registration of utility model

Ref document number: 5772466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees