JP2013070169A - 信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 - Google Patents
信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 Download PDFInfo
- Publication number
- JP2013070169A JP2013070169A JP2011206245A JP2011206245A JP2013070169A JP 2013070169 A JP2013070169 A JP 2013070169A JP 2011206245 A JP2011206245 A JP 2011206245A JP 2011206245 A JP2011206245 A JP 2011206245A JP 2013070169 A JP2013070169 A JP 2013070169A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- terminal
- phase
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Abstract
【課題】 不要パルスの発生が抑制された信号変換回路およびそれを用いた増幅回路,送信装置,通信装置を提供する。
【解決手段】 第1信号S1がソース端子に、第2信号S2がゲート端子に入力されるトランジスタ7と、第1信号S1と第2信号S2とが入力されて、第1信号S1と第2信号S2との位相差の情報を有する第3信号S3を出力する第1回路5と、第1信号S1と第3信号S3とが入力されて、第1信号S1の位相を所定の値だけシフトさせた位相を有する信号に、第1信号S1と第2信号S2との位相差に応じてバイアス電圧を加えた信号である第4信号S4を出力する第2回路6と、ソース端子がトランジスタ7のドレイン端子に接続されているとともにゲート端子に第4信号S4が入力されて、第1信号S1と第2信号S2との位相差に応じてデューティ比が変化する第5信号S5をドレイン端子から出力するトランジスタ9とを有する信号変換回路とする。
【選択図】 図1
【解決手段】 第1信号S1がソース端子に、第2信号S2がゲート端子に入力されるトランジスタ7と、第1信号S1と第2信号S2とが入力されて、第1信号S1と第2信号S2との位相差の情報を有する第3信号S3を出力する第1回路5と、第1信号S1と第3信号S3とが入力されて、第1信号S1の位相を所定の値だけシフトさせた位相を有する信号に、第1信号S1と第2信号S2との位相差に応じてバイアス電圧を加えた信号である第4信号S4を出力する第2回路6と、ソース端子がトランジスタ7のドレイン端子に接続されているとともにゲート端子に第4信号S4が入力されて、第1信号S1と第2信号S2との位相差に応じてデューティ比が変化する第5信号S5をドレイン端子から出力するトランジスタ9とを有する信号変換回路とする。
【選択図】 図1
Description
本発明は、不要パルスの発生が抑制された信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置に関するものである。
従来、入力された2つの入力信号の位相差に応じたデューティ比を有するパルス状の信号を出力する信号変換回路が知られている(例えば、特許文献1を参照。)。
しかしながら、上述した従来の信号変換回路においては、入力された2つの信号の位相差が大きいときに不要パルスが発生することがあった。
本発明はこのような従来の技術における問題点に鑑みて案出されたものであり、その目的は、不要パルスの発生が抑制された信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置を提供することにある。
本発明の第1の信号変換回路は、第1信号がソース端子に入力されるとともに、第2信号または該第2信号と同相の信号がゲート端子に入力される第1のトランジスタと、前記第1信号または該第1信号と所定の位相差を有する信号と、前記第2信号または該第2信号と所定の位相差を有する信号とが入力されて、前記第1信号と前記第2信号との位相差の情報を有する第3信号を出力する第1回路と、前記第1信号と所定の位相関係を有する信号および前記第2信号と所定の位相関係を有する信号の少なくとも一方と、前記第3信号とが入力されて、前記第1信号の位相を所定の値だけシフトさせた位相を有する信号に、前記第1信号と前記第2信号との位相差に応じてバイアス電圧を加えた信号である第4信号を出力する第2回路と、ソース端子が前記第1のトランジスタのドレイン端子に接続されているとともにゲート端子に前記第4信号が入力されて、前記第1信号と前記第2信号との位相差に応じてデューティ比が変化する第5信号をドレイン端子から出力する第2のトランジスタとを少なくとも有することを特徴とするものである。
本発明の第2の信号変換回路は、前記第1の信号変換回路において、前記第2回路が、前記第1信号の位相を所定の値だけシフトさせた位相を有する信号に、前記第1信号と前記第2信号との位相差が大きくなるにつれて小さくなるバイアス電圧を加えた信号である前記第4信号を出力することを特徴とするものである。
本発明の増幅回路は、前記第1の信号変換回路と、第6信号が入力されて、該第6信号の振幅の変化に応じて互いの位相差が変化する2つの定包絡線信号である前記第1信号および前記第2信号を出力する第3回路と、前記第5信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第7信号を出力するトランジスタと、前記第7信号が入力されて、前記第6信号の基本波の周波数の信号を主に出力する第4回路とを少なくとも備えることを特徴とするものである。
本発明の送信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とするものである。
本発明の通信装置は、送信回路と、前記増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とするものである。
本発明の信号変換回路によれば、不要パルスの発生が抑制された信号変換回路を得ることができる。
本発明の増幅回路によれば、消費電力の小さい増幅回路を得ることができる。
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
本発明の増幅回路によれば、消費電力の小さい増幅回路を得ることができる。
本発明の送信装置によれば、消費電力の小さい送信装置を得ることができる。
本発明の通信装置によれば、消費電力の小さい通信装置を得ることができる。
以下、本発明の信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置を添付の図面を参照しつつ詳細に説明する。
(実施の形態の第1の例)
図1は本発明の実施の形態の第1の例の信号変換回路を示す回路図である。図2は、図1における第1回路の一例を示す回路図である。図3は、図1における第2回路の一例を示す回路図である。本例の信号変換回路30は、図1に示すように、端子1〜4と、トランジスタ7〜10と、第1回路5と、第2回路6とを有している。
(実施の形態の第1の例)
図1は本発明の実施の形態の第1の例の信号変換回路を示す回路図である。図2は、図1における第1回路の一例を示す回路図である。図3は、図1における第2回路の一例を示す回路図である。本例の信号変換回路30は、図1に示すように、端子1〜4と、トランジスタ7〜10と、第1回路5と、第2回路6とを有している。
端子1には図示せぬ外部回路から第1信号S1が入力され、端子2には図示せぬ外部回路から第2信号S2が入力される。なお、本例の信号変換回路において、第1信号S1および第2信号S2は、互いに周波数が等しい定包絡線信号である。
トランジスタ7は、ソース端子が端子1に接続されているとともにゲート端子が端子2に接続されている。そして、トランジスタ7は、ソース端子に第1信号S1が入力されるとともに、ゲート端子に第2信号S2が入力されて、第1信号S1と第2信号S2との位相差に応じてデューティ比が変化する信号をドレイン端子から出力する。トランジスタ8は、ソース端子が端子2に接続されているとともにゲート端子が端子1に接続されている。そして、トランジスタ8は、ソース端子に第2信号S2が入力されるとともに、ゲート端子に第1信号S1が入力されて、第1信号S1と第2信号S2との位相差に応じてデューティ比が変化する信号をドレイン端子から出力する。
第1回路5は、端子20が端子1に接続されており、端子21が端子2に接続されており、端子22が第2回路6の端子16に接続されている。そして、第1回路5は、端子20に第1信号S1が入力されるとともに、端子21に第2信号S2が入力されて、第1信
号S1と第2信号S2との位相差の情報を有する第3信号S3を端子22から出力する。
号S1と第2信号S2との位相差の情報を有する第3信号S3を端子22から出力する。
図2に第1回路5の回路構成の一例を示す。端子20は、トランジスタ23のゲート端子に接続されており、端子21は、トランジスタ24のゲート端子に接続されている。なお、図示しないバイアス回路が設けられ、トランジスタ23およびトランジスタ24のゲート端子に直流バイアス電圧が供給される。
トランジスタ23のドレイン端子は電源電圧Vddに接続されており、トランジスタ23のソース端子はトランジスタ24のドレイン端子に接続されており、トランジスタ24のソース端子はトランジスタ25のドレイン端子に接続されており、トランジスタ25のソース端子はグランド電位に接続されている。トランジスタ25は、ドレイン端子とゲート端子とが接続され、カレントミラー回路の参照電流側トランジスタとして機能する。
通常、nチャネルトランジスタは、ピンチオフ電圧以上の正電圧がゲート端子に印加されると、ドレイン・ソース端子間が導通する。従って、第1信号S1および第2信号S2がピンチオフ電圧以上の正電圧の時、トランジスタ23およびトランジスタ24がON状態になる。本回路構成では、トランジスタ23およびトランジスタ24がAND回路を形成しているため、第1信号S1および第2信号S2が両方ともピンチオフ電圧以上の正電圧の時だけ、トランジスタ25のドレイン端子に電源電圧Vddが供給されることになる。
トランジスタ23およびトランジスタ24の両方がON状態の時間は、第1信号S1と第2信号S2との位相差に対応する。すなわち、2つの入力信号の位相差が小さい場合、両方ともON状態である時間は長くなり、2つの入力信号の位相差が大きい場合は、両方ともON状態である時間は短くなる。これにより、第1信号S1と第2信号S2との位相差の増減が、トランジスタ25のドレイン端子への電源電圧Vddの供給時間の増減に置き換えられる。
トランジスタ25は、ゲート端子とドレイン端子とが接続されているため等価的にダイオードと見なすことができ、その結果、ドレイン端子に流れる電流に応じた電圧がゲート端子に得られる。前述のように、トランジスタ25のドレインには、第1信号S1と第2信号S2との位相差に応じて、電源電圧Vddが供給されるため、トランジスタ25のゲート端子から、第1信号S1と第2信号S2との位相差に応じた電圧を有する第3信号S3が出力される。具体的には、第1信号S1と第2信号S2との位相差が大きくなるにつれて小さくなる電圧を有する第3信号S3が出力される。
すなわち、第1回路5は、第1信号S1または第1信号S1と所定の位相差を有する信号と、第2信号S2または第2信号S2と所定の位相差を有する信号とが入力されて、第1信号S1と第2信号S2との位相差の情報を有する第3信号S3を出力する。第1回路5は、このような機能を有していればよく、他の回路構成でも構わない。
第2回路6は、端子14が端子1に接続されており、端子16が第1回路5の端子22に接続されている。そして、端子14に第1信号S1が入力されるとともに、端子16に第3信号S3が入力されて、第1信号S1の位相を所定の値だけシフトさせた位相を有する信号に、第1信号S1と第2信号S2との位相差に応じてバイアス電圧を加えた信号である第4信号S4を出力する。より具体的には、第2回路6は、第1信号S1の位相を所定の値だけシフトさせた位相を有する信号に、第1信号S1と第2信号S2との位相差が大きくなるにつれて小さくなるバイアス電圧を加えた信号である第4信号S4を出力する。
図3に第2回路6の回路構成の一例を示す。端子14は、移相回路11の一端に接続されており、移相回路11の他端は端子15に接続されている。端子15には高周波チョークコイル12の一端が接続されており、高周波チョークコイル12の他端は端子16に接続されている。
端子14には、端子1から第1信号S1が入力される。移相回路11は、端子14を介して入力された第1信号の位相をシフトさせて出力する。第2信号S2が第1信号S1よりも位相が遅れた信号である場合には、移相回路11の移相量は、例えば90°に設定される。すなわち、移相回路11は、入力された第1信号S1の位相を90°遅らせて出力する。
端子16には、第1回路5から第3信号S3が入力される。前述したように、第3信号S3は、第1信号S1と第2信号S2との位相差が大きくなるにつれて小さくなる電圧を有している。そして、この第3信号S3の電圧が、高周波チョークコイル12を介して、移相回路11から出力された信号にバイアス電圧として加えられる。このようにして第4信号S4が生成される。生成された第4信号S4は、端子15から出力される。
トランジスタ9は、ソース端子がトランジスタ7のドレイン端子に接続されているとともに、第2回路6の端子15に接続されたゲート端子に第4信号S4が入力される。そして、第1信号S1と第2信号S2との位相差に応じてデューティ比が変化する第5信号S5をドレイン端子から出力する。トランジスタ10は、ソース端子がトランジスタ8のドレイン端子に接続されているとともに、第2回路6の端子15に接続されたゲート端子に第4信号S4が入力される。そして、第1信号S1と第2信号S2との位相差に応じてデューティ比が変化する第5信号S5をドレイン端子から出力する。なお、トランジスタ7〜10はnチャネルFETであり、それぞれのゲート端子には、必要に応じて所定のバイアス電圧が加えられる。
図4は、図1に示す本例の信号変換回路30から、第1回路5,第2回路6およびトランジスタ9,10を取り除いた従来の信号変換回路における問題点を説明するための図である。図4(a),(b)のそれぞれにおいて、横軸は時間を示し、縦軸は電圧を示す。図4(a)において、41は端子1に入力される第1信号S1の電圧を示し、42は端子2に入力される第2信号S2の電圧を示し、47はトランジスタ7,8のピンチオフ電圧を示す。図4(b)はトランジスタ7,8のドレイン端子から出力される信号の波形を示す図であり、43は所望のパルスを示し、44は不要パルスを示す。第1信号S1と第2信号S2との位相差が大きく、例えば図4(a)に示すような状態になったときに、トランジスタ7,8のドレイン端子から出力される信号に、図4(b)の44のような不要パルスが発生してしまうことがあることが発明者の検討により明らかになった。
図5は、図1に示す本例の信号変換回路30が有する効果を説明するための図である。図5(a),(b)のそれぞれにおいて、横軸は時間を示し、縦軸は電圧を示す。図5(a)において、41は端子1に入力される第1信号S1の電圧を示し、42は端子2に入力される第2信号S2の電圧を示し、45は、トランジスタ9,10のゲート端子にそれぞれ入力される信号の電圧を示し、47はトランジスタ7,8のピンチオフ電圧を示す。図5(b)はトランジスタ9,10のドレイン端子から出力される信号の波形を示す図である。
図1に示す本例の信号変換回路30においても、トランジスタ7,8のドレイン端子からそれぞれ出力される信号の波形は、図4(b)に示すようなものであり、不要パルス44が存在する。しかしながら、例えば、図5(a)の45に示すような、第1信号S1の位相を90°遅らせた位相を有する信号をトランジスタ9,10のゲート端子に入力する
ことにより、不要パルス44が発生するときにトランジスタ9,10をOFF状態にすることができる。これにより、図5(b)に示すような、不要パルスが低減された第5信号S5をトランジスタ9,10のドレイン端子から出力することができる。
ことにより、不要パルス44が発生するときにトランジスタ9,10をOFF状態にすることができる。これにより、図5(b)に示すような、不要パルスが低減された第5信号S5をトランジスタ9,10のドレイン端子から出力することができる。
但し、第1信号S1と第2信号S2との位相差が90°よりも小さいときには、図5(a)の45に示すような、第1信号S1の位相を90°遅らせた位相を有する信号をトランジスタ9,10のゲート端子に入力してトランジスタ9,10をON−OFFすると、通過させるべき信号の一部がカットされてしまうという問題が生じる。例えば、第1信号S1と第2信号S2との位相差が0の場合には、第1信号S1の位相を90°遅らせた位相を有する信号45によってトランジスタ9,10をON−OFFすると、通過させるべき信号の半分程度がカットされてしまうという問題が生じる。
そこで、第1信号S1と第2信号S2との位相差が、第1信号S1の位相をシフトさせた位相を有する信号と第1信号S1との位相差(移相回路11による移相量)よりも小さいときに、第1信号S1の位相をシフトさせた位相を有する信号にバイアス電圧を加えた信号である第4信号S4をトランジスタ9,10のゲート端子に入力することにより、通過させるべき信号の一部がカットされてしまうという問題の発生を防止することができる。なお、このバイアス電圧は、第1信号S1と第2信号S2との位相差に応じて必要な値が変化する。例えば、第1信号S1と第2信号S2との位相差が0のときにはトランジスタ9,10のピンチオフ電圧以上の電圧が必要であり、第1信号S1と第2信号S2との位相差が、第1信号S1の位相をシフトさせた位相を有する信号と第1信号S1との位相差以上のときには0でよい。
本例の信号変換回路30において、第1回路5は、第1信号S1と第2信号S2との位相差が大きくなるにつれて小さくなる電圧を有する第3信号S3を出力する。よって、適宜調整することにより、第1信号S1の位相を90°遅らせた位相を有する信号と第3信号S3とを加算した第4信号S4をトランジスタ9,10のゲート端子に入力してトランジスタ9,10をON−OFFすることにより、図5(b)に示すような、不要パルスが低減された第5信号S5をトランジスタ9,10のドレイン端子から出力することができるとともに、通過させるべき信号の一部がカットされてしまうという問題の発生を防止することができる。なお、必要に応じて、端子14と端子15との間に、振幅を調整するための回路を設けても良く、端子16と高周波チョークコイル12との間に、バイアス電圧の値を調整するための回路を設けても構わない。どちらも既知の増幅回路等を好適に使用することができる。
なお、第2信号の位相が第1信号の位相に対して進んでいる場合には、第1信号S1の位相を90°遅らせた位相を有する信号の代わりに、例えば、第1信号S1の位相を90°進ませた位相(第1信号S1の位相を270°遅らせた位相)を有する信号を用いると良い。また、第1信号S1の位相に対するシフト量を90°以外に設定してもよい。また、第2信号の位相が第1信号の位相に対して進んでいる場合と遅れている場合との両方の場合があるときには、移相回路11を可変移相回路とし、その移相量を第3信号S3によって制御するようにすればよい。例えば、入出力端子の間に直列に接続された抵抗と、出力端子とグランドとの間に直列に接続された可変キャパシタとを用いて単純な可変移相回路を構成することができる。 また、例えば、移相回路11の両端を端子14および端子15に接続し、トランジスタ9,10のピンチオフ電圧以上の電圧を有する電圧源をスイッチ回路およびを高周波チョークコイル12介して端子15に接続するとともに、端子16から入力された第3信号S3を利用してスイッチ回路をON−OFFするような第2回路6としても構わない。そして、第1信号S1と第2信号S2との位相差が、第1信号S1の位相をシフトさせた位相を有する信号と第1信号S1との位相差(移相回路11による移相量)よりも小さいときに、スイッチ回路をONにしてバイアス電圧が端子15に加
えるようにすることにより、所望の電圧を有する第4信号S4を第2回路6の端子15から出力することができる。そして、このような第4信号S4をトランジスタ9,10のゲート端子に入力して、トランジスタ9.10をON−OFFすることにより、図5(b)に示すような、不要パルスが低減された第5信号S5をトランジスタ9,10のドレイン端子から出力することができるとともに、通過させるべき信号の一部がカットされてしまうという問題の発生を防止することができる。
えるようにすることにより、所望の電圧を有する第4信号S4を第2回路6の端子15から出力することができる。そして、このような第4信号S4をトランジスタ9,10のゲート端子に入力して、トランジスタ9.10をON−OFFすることにより、図5(b)に示すような、不要パルスが低減された第5信号S5をトランジスタ9,10のドレイン端子から出力することができるとともに、通過させるべき信号の一部がカットされてしまうという問題の発生を防止することができる。
(実施の形態の第2の例)
図6は本発明の実施の形態の第2の例の増幅回路を示す回路図である。本例の増幅回路は、図6に示すように、図1に示した実施の形態の第1の例の信号変換回路30に加えて、第3回路31と、第4回路33と、トランジスタ63と、低域通過フィルタ回路65と、抵抗66と、端子34,35とを有している。
図6は本発明の実施の形態の第2の例の増幅回路を示す回路図である。本例の増幅回路は、図6に示すように、図1に示した実施の形態の第1の例の信号変換回路30に加えて、第3回路31と、第4回路33と、トランジスタ63と、低域通過フィルタ回路65と、抵抗66と、端子34,35とを有している。
第3回路31は、第6信号S6が入力されて、第6信号S6の振幅の変化に応じて互いの位相差が変化する2つの定包絡線信号である第1信号S1および第2信号S2を生成する。そして、第1信号S1を信号変換回路30の端子1へ出力し、第2信号S2を信号変換回路30の端子2へ出力する。このような第3回路31としては、公知の定包絡線信号生成回路を用いることができる。定包絡線信号生成回路であれば、どのような構成であっても良く、アナログ方式でもデジタル方式でも構わない。
信号変換回路30は、第1信号S1および第2信号S2が入力されて、第1信号S1と第2信号S2との位相差に応じてデューティ比が変化する第5信号S5を端子3,4から出力する。なお、端子4は抵抗66を介してグランド電位に接続されており、所定のインピーダンスで終端されている。端子3はトランジスタ63のゲート端子に接続されており、第5信号S5が端子3からトランジスタ63のゲート端子へ出力される。
トランジスタ63のゲート端子は、信号変換回路30の端子3に接続されており、図示せぬDCカットキャパシタを介して第5信号S5がゲート端子に入力される。また、トランジスタ63のゲート端子には、図示せぬバイアス回路から所定のバイアス電圧が加えられる。トランジスタ63のドレイン端子は、低域通過フィルタ回路65を介して電源電位Vddに接続される。トランジスタ63のソース端子は基準電位(グランド電位)に接続される。そして、トランジスタ63は、第5信号S5をスイッチング増幅した信号である第7信号S7をドレイン端子から第4回路33へ出力する。
第4回路33は、LC直列共振回路26と、整合回路27とを有している。LC直列共振回路26はトランジスタ63のドレイン端子に接続されており、LC直列共振回路26と端子35とが整合回路27を介して接続されている。LC直列共振回路26は、互いに直列に接続されたインダクタおよびキャパシタによって構成されており、その共振周波数は、第6信号S6の基本波の周波数(第7信号の基本波の周波数と同じ)に略等しい値に設定されている。整合回路27は、インダクタおよびキャパシタによって構成されており、ローパスフィルタ型の整合回路となっている。このような構成を有する第4回路33は、信号変換回路30から第7信号S7が入力されて、第6信号S6の基本波の周波数の信号を主に出力する。
このような構成を有する本例の増幅回路80は、入力される第6信号S6が包絡線変動を有する信号である場合においても、高効率で線形増幅して出力することができる。また、不要パルスの発生が抑制された信号変換回路30を有していることから、消費電力が小さい増幅回路を得ることができる。
(実施の形態の第3の例)
図7は本発明の実施の形態の第3の例の送信装置を示すブロック図である。
図7は本発明の実施の形態の第3の例の送信装置を示すブロック図である。
本例の送信装置は、図7に示すように、送信回路81と、図6に示した増幅回路80と、増幅回路80を介して送信回路81に接続されたアンテナ82とを有している。このような構成を有する本例の送信装置によれば、送信回路81から出力された送信信号を、消費電力が小さい増幅回路80を用いて増幅してアンテナ82へ出力することができるので、消費電力が小さい送信装置を得ることができる。
(実施の形態の第4の例)
図8は本発明の実施の形態の第4の例の通信装置を示すブロック図である。
図8は本発明の実施の形態の第4の例の通信装置を示すブロック図である。
本例の通信装置は、図8に示すように、送信回路81と、第2の増幅回路80と、増幅回路80を介して送信回路81に接続されたアンテナ82と、アンテナ82に接続された受信回路83とを有している。また、アンテナ82と、増幅回路80および受信回路83との間にはアンテナ共用回路84が挿入されている。このような構成を有する本例の通信装置によれば、送信回路81から出力された送信信号を、消費電力が小さい増幅回路80を用いて増幅してアンテナ82へ出力することができるので、消費電力が小さい通信装置を得ることができる。
(変形例)
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良が可能である。
本発明は前述した実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更,改良が可能である。
例えば、前述した実施形態の第1の例においては、図1に示すように、信号変換回路30がトランジスタ8,10を有する例を示したが、これに限定されるものではない。例えば、図1に示す信号変換回路30から、トランジスタ8,10を取り除いて、端子2が直接端子4に接続されるようにして、端子4を特性インピーダンスで終端しても構わない。このときには、端子2および第1回路5の端子21のみに端子4が接続されるようにすれば良く、トランジスタ7のソース端子と、第1回路5の端子20と、第2回路6の端子14とに、端子1から第1信号S1が入力され、第1回路5の端子21と、トランジスタ7のゲート端子と、端子4とに端子2から第2信号S2が入力され、トランジスタ9のゲート端子に第4信号S4が入力されるようにすればよい。
さらに、前述した実施形態の第1の例においては、第1信号S1および第2信号S2が第1回路5に入力される例を示したが、これに限定されるものではない。例えば、端子1,2と端子20,21との間において他の回路や線路を通過することによって第1信号S1および第2信号S2に対して位相差が生じた信号が第1回路5に入力されても構わない。第1回路5に入力される2つの信号の一方は、第1信号S1と所定の位相関係を有する信号であればよく、すなわち、第1信号S1そのものでもよいし、第1信号S1と所定の位相差を有する信号(第1信号S1と同相の信号を含む)であっても構わない。第1回路5に入力される2つの信号の他方は、第2信号S2と所定の位相関係を有する信号であればよく、すなわち、第2信号S2そのものでもよいし、第2信号S2と所定の位相差を有する信号(第2信号S2と同相の信号を含む)であっても構わない。また、第1回路5に入力される一方の信号の第1信号S1に対する位相差と、第1回路5に入力される他方の信号の第2信号S2に対する位相差とが異なっていても構わない。
またさらに、前述した実施形態の第1の例においては、第2回路6に第1信号S1が入力される例を示したが、これに限定されるものではない。例えば、端子1,2と端子14との間において他の回路や線路を通過することによって第1信号S1または第2信号S2に対して位相差が生じた信号が第2回路6に入力されても構わない。すなわち、第1信号
S1と所定の位相関係を有する信号(第1信号S1または第1信号S1と所定の位相差(0を含む)を有する信号)および第2信号S2と所定の位相関係を有する信号(第2信号S2または第2信号S2と所定の位相差(0を含む)を有する信号)の少なくとも一方が入力されればよく、例えば、第2信号S2の位相が所定の値だけシフトされたような信号が入力されるようにしても構わない。但し、第2信号と所定の位相関係を有する信号が第2回路6に入力される場合には、第1信号と第2信号との位相差の情報を用いて移相量を決定する必要があり、処理が面倒になるため、第1信号と所定の位相関係を有する信号を用いることが望ましい。
S1と所定の位相関係を有する信号(第1信号S1または第1信号S1と所定の位相差(0を含む)を有する信号)および第2信号S2と所定の位相関係を有する信号(第2信号S2または第2信号S2と所定の位相差(0を含む)を有する信号)の少なくとも一方が入力されればよく、例えば、第2信号S2の位相が所定の値だけシフトされたような信号が入力されるようにしても構わない。但し、第2信号と所定の位相関係を有する信号が第2回路6に入力される場合には、第1信号と第2信号との位相差の情報を用いて移相量を決定する必要があり、処理が面倒になるため、第1信号と所定の位相関係を有する信号を用いることが望ましい。
7,8,9,10,23,24,25,63:トランジスタ
5:第1回路
6:第2回路
30:信号変換回路
31:第3回路
33:第4回路
80:増幅回路
81:送信回路
82:アンテナ
83:受信回路
5:第1回路
6:第2回路
30:信号変換回路
31:第3回路
33:第4回路
80:増幅回路
81:送信回路
82:アンテナ
83:受信回路
Claims (5)
- 第1信号がソース端子に入力されるとともに、第2信号または該第2信号と同相の信号がゲート端子に入力される第1のトランジスタと、
前記第1信号または該第1信号と所定の位相差を有する信号と、前記第2信号または該第2信号と所定の位相差を有する信号とが入力されて、前記第1信号と前記第2信号との位相差の情報を有する第3信号を出力する第1回路と、
前記第1信号と所定の位相関係を有する信号および前記第2信号と所定の位相関係を有する信号の少なくとも一方と、前記第3信号とが入力されて、前記第1信号の位相を所定の値だけシフトさせた位相を有する信号に、前記第1信号と前記第2信号との位相差に応じてバイアス電圧を加えた信号である第4信号を出力する第2回路と、
ソース端子が前記第1のトランジスタのドレイン端子に接続されているとともにゲート端子に前記第4信号が入力されて、前記第1信号と前記第2信号との位相差に応じてデューティ比が変化する第5信号をドレイン端子から出力する第2のトランジスタとを少なくとも有することを特徴とする信号変換回路。 - 前記第2回路は、前記第1信号の位相を所定の値だけシフトさせた位相を有する信号に、前記第1信号と前記第2信号との位相差が大きくなるにつれて小さくなるバイアス電圧を加えた信号である前記第4信号を出力することを特徴とする請求項1に記載の信号変換回路。
- 請求項1に記載の信号変換回路と、
第6信号が入力されて、該第6信号の振幅の変化に応じて互いの位相差が変化する2つの定包絡線信号である前記第1信号および前記第2信号を出力する第3回路と、
前記第5信号が直接または他の回路を介してゲート端子に入力されて、ドレイン端子から第7信号を出力するトランジスタと、
前記第7信号が入力されて、前記第6信号の基本波の周波数の信号を主に出力する第4回路とを少なくとも備えることを特徴とする増幅回路。 - 送信回路と、請求項3に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナとを少なくとも有していることを特徴とする送信装置。
- 送信回路と、請求項3に記載の増幅回路と、該増幅回路を介して前記送信回路に接続されたアンテナと、該アンテナに接続された受信回路とを少なくとも有していることを特徴とする通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206245A JP2013070169A (ja) | 2011-09-21 | 2011-09-21 | 信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011206245A JP2013070169A (ja) | 2011-09-21 | 2011-09-21 | 信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013070169A true JP2013070169A (ja) | 2013-04-18 |
Family
ID=48475379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011206245A Withdrawn JP2013070169A (ja) | 2011-09-21 | 2011-09-21 | 信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013070169A (ja) |
-
2011
- 2011-09-21 JP JP2011206245A patent/JP2013070169A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9641141B1 (en) | Harmonics suppression circuit for a switch-mode power amplifier | |
JP6401294B2 (ja) | 直列共振発振子 | |
US7538605B2 (en) | Amplifier device capable of reducing offset voltage | |
JP5239451B2 (ja) | 差動単相変換回路 | |
US9490758B2 (en) | Power amplifier | |
US7688145B2 (en) | Variable gain amplifying device | |
US9595980B2 (en) | Oscillation circuit and transmitter including the same | |
CN116073921A (zh) | 用于校正低附加噪声差分信号的占空比和相位误差的电路 | |
JP2013070169A (ja) | 信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 | |
CN110896338B (zh) | 时钟传输模块与网络传输方法 | |
JP5204902B2 (ja) | トランスファーゲート回路ならびにそれを用いた電力合成回路,電力増幅回路,送信装置および通信装置 | |
TW201345155A (zh) | 切換式電容電路以及控制切換式電容電路的方法 | |
JP2013048367A (ja) | 信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 | |
JP7119757B2 (ja) | パルス位置変調回路及び送信回路 | |
US9716499B2 (en) | Current amplifier and transmitter using the same | |
US20120268190A1 (en) | Local oscillator clock signals | |
JP5592334B2 (ja) | スプリッタ回路 | |
JP5541135B2 (ja) | 増幅回路 | |
JP2012257012A (ja) | パルス発生回路 | |
JP7216023B2 (ja) | 増幅回路および受信回路 | |
US8022742B2 (en) | Circuit for reducing duty distortion in a semiconductor memory device | |
JP2013093810A (ja) | 信号変換回路ならびにそれを用いた増幅回路,送信装置および通信装置 | |
US20100033249A1 (en) | Differential amplifier | |
WO2011027387A1 (ja) | 増幅器 | |
JP2013046360A (ja) | 増幅回路ならびにそれを用いた送信装置および通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |