JP2013062448A - 太陽電池素子及び太陽電池素子の製造方法 - Google Patents

Abstract

【課題】太陽光により励起された正孔と電子の再結合を効果的に防止することで、光電変換効率を向上させることが可能な太陽電池素子を提供する。
【解決手段】ガラス基板１１上に、透明導電膜１２と、ｐｉｎ接合又はｐｎ接合した半導体層１３と、裏面電極１４とをこの順番で積層した太陽電池素子１０であって、積層方向に対して平行な前記半導体層１３の一側面を被覆するゲート絶縁膜１５と、前記透明導電膜１２と前記裏面電極１４とに電気的に接続することなく、前記半導体層１３の一側面に沿って前記ゲート絶縁膜１３の側面を被覆するゲート電極１６と、前記ゲート電極１６に電圧を印加する電圧印加部１７とを備える太陽電池素子を提供する。
【選択図】図１

Description

本発明は、太陽電池素子及び太陽電池素子の製造方法に関し、詳しくは、太陽光により励起された正孔と電子の再結合を効果的に防止することで、光電変換効率を向上させることが可能な太陽電池素子及び太陽電池素子の製造方法に関する。

一般に、太陽電池素子の光電変換効率を低下させる光エネルギーの損失として、以下の４種類の損失が考えられる。先ず、第一の損失は、光の長波長領域のフォトン（光子）が吸収されずに単に透過することで生じる損失であり、損失全体の約２０％の割合を占める。次に、第二の損失は、短波長領域の光が表面散乱又は反射することで生じる損失であり、損失全体の約４０％の割合を占める。更に、第三の損失は、入射フォトン（入射光子）が持つエネルギーと、光吸収層である半導体層の禁制帯幅のエネルギーとの差により発生する熱損失であり、損失全体の約１５％の割合を占める。そして、第四の損失は、表面又はバルク（内部）で光吸収により励起された正孔及び電子（キャリア）が再結合することで生じる損失であり、損失全体の約１０％〜約２０％の割合を占める。

ここで、前記第一の損失に対しては、例えば、太陽電池素子の発電層（光吸収層、半導体層）に所定の量子ドットを形成させて、当該発電層の伝導帯と価電子帯との間に中間エネルギー帯を形成する技術が開示されている（非特許文献１）。

又、前記第二の損失に対しては、太陽電池素子の表面であるガラスに無反射コーティング膜を形成することで反射率を低くする技術や前記太陽電池素子の裏面に、二酸化チタン（ＴｉＯ_２）と銀（Ａｇ）とからなる薄膜を形成することで当該銀粒子の乱反射により光を太陽電池素子の内部に閉じ込める技術が存在する。更に、最近では、前記太陽電池素子の半導体膜の表面側又は裏面側にテクスチャ構造と呼ばれる微細なピラミッド型の凹凸構造を形成することで光を太陽電池素子の内部に閉じ込める技術が存在し、当該技術は、特に、長波長側の光吸収に対して有効である。

又、前記第三の損失に対しては、二つの技術が考案されている。第一の技術は、以下の半導体膜の性質を利用する。即ち、一般に、半導体膜の禁制帯幅が大きい場合、光の透過による損失が増加し、前記禁制帯幅が小さい場合、熱損失が増加する。第一の技術では、これら２つの損失を最小とする最適な禁制帯幅（１．４ｅＶ〜１．７ｅＶ）を持つ単接合の半導体を利用するのである。一方、第二の技術は、光の短波長側の半導体層として前記ワイドバンドギャップ材料であるアモルファス炭化珪素（ａ−ＳｉＣ）をｐ型半導体層とし、非晶質水素化シリコンカーバイト（ａ−Ｓｉ_１−ｘＣ_ｘ：Ｈ）をｉ型半導体層とした傾斜組成比材料を作製するのである。第二の技術における傾斜組成比材料を用いた太陽電池素子も、現在、実用化されている。

さて、前記第四の損失に対しても、従来から様々な技術が考案されていた。

ここで、従来型のアモルファスシリコン（ａ−Ｓｉ）の（薄膜）太陽電池素子を用いて、前記第四の損失について説明する。図７は、従来型のアモルファスシリコンの太陽電池素子の正面視断面図である。

従来型の太陽電池素子７０は、ｐ型半導体層７１、ｉ型半導体層７２、ｎ型半導体層７３を、この順で接合したシングル型のｐｉｎ構造７４である。前記ｐｉｎ半導体層７４の上方には、透明電極７５が形成されるとともに、当該ｐｉｎ半導体層７４の下方には、裏面電極７６が形成される。これにより、前記ｐｉｎ半導体層７４は、前記透明電極７５と前記裏面電極７６とで上下から挟まれる。そして、前記透明電極７５の上方には、ガラス基板７７が形成される。

前記従来型の太陽電池素子７０における問題点は、前記ｐ型半導体層７１で生じた正孔と電子とが容易に再結合して消滅する点である。つまり、太陽光を受けるｐ型半導体層７１で短波長側の光が吸収されると、当該ｐ型半導体層の内部で正孔と電子が励起される。ここで、励起された正孔と電子とは、空間的に同じ位置（同一の場所）に生じることとなるため、両者が引き合って容易に再結合して、消滅するのである。そのため、前記ｐ型半導体層７１で誘起された正孔と電子とは、殆ど光電変換効率に寄与せず、光電変換効率を向上させないという問題がある。

前記問題を解決するために、例えば、以下の電界効果型の薄膜太陽電池素子が報告されている。図８は、電界効果型の薄膜太陽電池素子の正面視断面図である。

前記電界効果型の薄膜太陽電池素子８０では、図７で示した従来型の太陽電池素子７０のｐ型半導体層７１に代えて、図８に示すように、ｉ型半導体層８１の上面に、ＭＯＳ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造の透明絶縁膜８２を形成するとともに、前記ｉ型半導体層８１と前記透明絶縁膜８２との間の所定の箇所に櫛型電極８３を形成する。そして、前記透明絶縁膜８２の上面には、透明電極８４と、ガラス基板８５とをこの順で積層させる。又、前記ｉ型半導体層８１の下面には、ｎ型半導体層８６と、裏面電極８７とをこの順で積層させて、電界効果型の薄膜太陽電池素子８０が完成する。

ここで、前記透明電極８４に電圧を印加することで、前記ｉ型半導体層８１をｐ型半導体層に反転させると、当該ｉ型半導体層８１に入射した光により励起された正孔と電子のうち、当該正孔は、前記反転されたｐ型半導体層と前記透明絶縁膜８２との界面に形成される電界に引っ張られて、前記櫛型電極８３に吸い寄せられる。このように、前記正孔を前記電界によりドリフト移動させて前記界面へ短時間で到達させ、前記電子との再結合を防止するのである。前記電界効果型の薄膜太陽電池素子８０は、太陽光のうち、青色光の損失に特に効果があると報告されている（非特許文献２）。

又、特開２００４−３９７５１号公報（特許文献１）には、半導体基板と、前記半導体基板の裏面に形成され、前記半導体基板のキャリア濃度よりも高いキャリア濃度を有するｐ＋型半導体層及びｎ＋型半導体層と、前記ｐ＋型半導体層及びｎ＋型半導体層にそれぞれ接続された正電極及び負電極とを備えた裏面電極型の光起電力素子が開示されている。この光起電力素子には、前記半導体基板の側面にショットキー障壁となる金属膜が形成されている。これにより、前記ショットキー障壁が前記半導体基板内に発生した電子及び正孔を分離させ、両者の再結合を防止して、光電変換効率を向上することが出来るとしている。

又、特開２０１１−９６８４６号公報（特許文献２）には、互いに導電型の異なるシリコン半導体相互の接合部を少なくとも１つ有する半導体装置が開示されている。この半導体装置には、上記シリコン半導体接合部の接合界面端部を含む表面を、該接合界面端部を覆うように窒素原子を含有するＳｉＯ_２膜で被覆されている。これにより、前記接合界面端部の大気との接触を避け、この部分での不純物吸着を抑え、経年によるリーク電流の発生を抑えることが出来るとしている。

更に、他のアプローチとして、前記第四の損失を低減させるために、前記キャリア再結合を材料の特性により低減させる高品質の半導体層の薄膜を得る技術が研究されている。当該薄膜としては、例えば、良質の微結晶材料が挙げられている。

A.Luque and A.Marti,"Increasing the Efficiency of Ideal Solar Cellsby Photon Induced Transitions at Intermediate Levels," Physical Review Letters,Vol.78,pp.5014-5017, 1997. H.Koinuma, H.Fujioka，C.Hu, T.Koida, and M.Kawasaki, Mat. Res.Soc.Proc., 426(1995)95.

特開２００４−３９７５１号公報 特開２０１１−９６８４６号公報

しかしながら、前記第四の損失に対して、前記非特許文献２に記載の技術では、青色光の吸収に効果があるものの、他の波長の太陽光吸収に顕著な効果がないとされている。又、前記特許文献１、２に記載の発明では、正孔と電子とを人為的（強制的）に分離する構成ではなく、光電変換効率を十分に向上させることが出来ないという問題がある。特に、前記特許文献１に記載の発明では、前記半導体基板の側面にショットキー障壁が形成されるものの、当該ショットキー障壁は、通常、電子を引き寄せないが、正孔を引き寄せる。すると、前記半導体基板の側面と前記ショットキー障壁となる金属膜との界面に、太陽光照射により生じた正孔が引き寄せられ、当該界面に存在する欠陥トラップや前記金属膜からの電子供与により、消滅する。その結果、光電変換効率が低下するという問題がある。更に、前記良質の微結晶材料の作成は非常に困難であり、十分な効果を得ていないという問題がある。

一方、上述した第四の損失、つまり、太陽電池素子の表面又はバルクにおけるキャリアの再結合による損失は、損失全体の約１０％〜約２０％の割合を占めており、現在、前記キャリアの再結合による損失を低減させることは、重要な課題となっている。

そこで、本発明は、前記問題を解決するためになされたものであり、太陽光により励起された正孔と電子の再結合を効果的に防止することで、光電変換効率を向上させることが可能な太陽電池素子及び太陽電池素子の製造方法を提供することを目的とする。

本発明者らは、鋭意研究を重ねた結果、本発明に係る新規な太陽電池素子を完成させた。

即ち、本発明に係る太陽電池素子は、ガラス基板上に、透明導電膜と、ｐｉｎ接合又はｐｎ接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子であって、以下の構成を採用する。

前記太陽電池素子は、積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜と、前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極と、前記ゲート電極に電圧を印加する電圧印加部とを備える。

これにより、例えば、前記電圧印加部が負電圧を印加した場合、前記半導体層と前記ゲート絶縁膜との界面の近傍領域に、正孔を引き寄せる所定のポテンシャル勾配が誘起される。すると、前記太陽電池素子に入射された太陽光により前記半導体層の内部で励起された正孔と電子とは、前記ポテンシャル勾配に従って即時に強制的に引き離されて分離される。そして、前記正孔は、前記界面に引き寄せられる一方、前記電子は、当該界面から遠ざけられる。そのため、前記正孔と前記電子とを空間的に強制的に分離させ、当該正孔と当該電子との再結合を確実に防止し、光電変換効率を向上させることが可能となる。

特に、前記ゲート電極は、前記半導体層の一側面に沿って前記ゲート絶縁膜を被覆しているため、当該ゲート絶縁膜を介して、前記半導体層の積層方向に渡って同等のポテンシャル勾配を誘起する。そのため、前記半導体層の積層方向に生じる正孔をほぼ均等に前記界面に引き寄せることが可能となる。その結果、前記半導体層に生じた正孔を漏らすことなく収集することが可能となり、光電変換効率を著しく向上させることが可能となる。

又、前記ゲート電極は、前記透明導電膜と前記裏面電極とに電気的に接続していないため、前記電圧印加部により電圧が印加されても、所定の欠陥により生じるリーク電流を除いて、原則、所定の電流が流れない構成である。つまり、前記ゲート電極に、所定の電圧を一度印加すれば、理論的には電流が流れないため、電力（エネルギー）消費は起こり得ない。そのため、前記ポテンシャル勾配の誘起に、原則、電力消費は生じないから、不要なエネルギーを使用せずに、高い光電変換効率を実現することが可能となる。

尚、上述では、前記電圧印加部が負電圧を印加した場合について説明したが、前記電圧印加部が正電圧を印加した場合は、前記半導体層と前記ゲート絶縁膜との界面に前記電子が引き寄せられ、前記正孔が遠ざけられることとなる。そのため、結局、上述と同様に、前記正孔と前記電子とを空間的に強制的に分離させ、当該正孔と当該電子との再結合を確実に防止し、光電変換効率を向上させることが可能となる。

又、前記半導体層の積層方向に対して垂直な方向の寸法は、当該半導体層の一側面から１００μｍ以上である構成を採用することが出来る。

又、前記ゲート絶縁膜は、前記半導体層の側面の全周囲を被覆し、前記ゲート電極は、前記半導体層の側面の全周囲にわたって前記ゲート絶縁膜の側面の全周囲を被覆する構成を採用することが出来る。

又、平面視における前記半導体層の面積に対し、平面視における前記ゲート絶縁膜と前記ゲート電極とから構成されるゲート領域の面積の比率は、１／１０００〜１／１００００の範囲である構成を採用することが出来る。

又、前記電圧印加部が印加する電圧は、０．７Ｖ〜１０．０Ｖの範囲又は−０．７Ｖ〜−１０．０Ｖの範囲である構成を採用することが出来る。

又、前記太陽電池素子を複数組み合わせた構成を採用することが出来る。即ち、複数の太陽電池素子であって、前記複数の太陽電池素子の側面を相互に接合するとともに、当該接合部のゲート絶縁膜の内部にゲート電極を内包させた構成を採用することが出来る。

又、本発明は、ガラス基板上に、透明導電膜と、ｐｉｎ接合又はｐｎ接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子の製造方法として提供することが出来る。

即ち、本発明に係る太陽電池素子の製造方法は、積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜を形成するステップと、前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極を形成するステップと、前記ゲート電極に電圧を印加する電圧印加部を形成するステップとを備える。このような構成としても、製造された太陽電池素子は、上述と同様の効果を得ることが可能となる。

本発明に係る太陽電池素子及び太陽電池素子の製造方法では、太陽光により励起された正孔と電子の再結合を効果的に防止することで、光電変換効率を向上させることが可能となる。

本発明に係る太陽電池素子の正面視断面図である。 本発明に係る太陽電池素子の平面図である。 本発明に係る太陽電池素子での半導体層内の正孔の経路と電子の経路とを模式的に示した正面視断面図である。 半導体層の不純物濃度と空乏層が形成される深さとの関係を示すグラフである。 本発明に係る太陽電池素子の応用例の正面視断面図である。 本発明に係る太陽電池素子の応用例の平面図である。 従来型のアモルファスシリコンの太陽電池素子の正面視断面図である。 電界効果型の薄膜太陽電池素子の正面視断面図である。

以下に、添付図面を参照して、本発明に係る太陽電池素子及び太陽電池素子の製造方法の実施形態について説明し、本発明の理解に供する。尚、以下の実施形態は、本発明を具体化した一例であって、本発明の技術的範囲を限定する性格のものではない。

＜太陽電池素子＞

先ず、本発明に係る太陽電池素子について説明する。図１は、本発明に係る太陽電池素子の正面視断面図であり、図２は、本発明に係る太陽電池素子の平面図である。

本発明に係る太陽電池素子１０は、ガラス基板１１上に、透明導電膜１２と、ｐｉｎ接合した半導体層（ｐｉｎ半導体層）１３と、裏面電極１４とをこの順番で積層した太陽電池素子である。

前記半導体層１３は、ｐｉｎ接合であるため、上方から下方に向かって順番にｐ型半導体層１３ａ、ｉ型半導体層１３ｂ、ｎ型半導体層１３ｃを構成する。ここで、前記半導体層１３は、平面視で矩形であり、当該半導体層１３の矩形領域が、前記ガラス基板１１、前記透明導電膜１２を介して発電領域（光吸収領域）となる。

そして、積層方向に対して平行な前記半導体層１３の一側面、言い換えると、積層方向に対して垂直な方向に位置する前記半導体層１３の一側面を被覆するゲート絶縁膜１５が設けられている。図１、図２では、前記ゲート絶縁膜１５は、前記半導体層１３の側面の全周囲を被覆するように設けられている。

又、前記透明導電膜１２と前記裏面電極１４とに電気的に接続することなく、前記半導体層１３の一側面に沿って前記ゲート絶縁膜１５の側面を被覆するゲート電極１６が設けられている。図１、図２では、前記ゲート電極１６は、前記半導体層１３の側面の全周囲にわたって前記ゲート絶縁膜１５の側面の全周囲に被覆するように設けられている。

更に、前記ゲート電極１６に所定の電圧を印加する電圧印加部１７が設けられる。

前記ゲート絶縁膜１５は、図１に示す左右方向（積層方向に垂直な方向、面方向）に対して前記半導体層１３と前記ゲート電極１６との間に挟みこまれる構成となっており、当該半導体層１３と当該ゲート絶縁膜１５と当該ゲート電極１６とを垂直方向で着目すれば、ＭＯＳ構造を構成することになる。

ここで、前記電圧印加部１７が、前記ゲート電極１６に所定の電圧（例えば、負電圧）を印加すると、図１に示すように、前記半導体層１３と前記ゲート絶縁膜１５との界面１８の近傍領域に、当該負電圧に対応するポテンシャル勾配１９（図１中の一点鎖線）が誘起される。

図１に示すポテンシャル勾配１９は、電子に対するポテンシャル勾配であり、上方向を負のエネルギーが高くなる方向とし、左右方向を前記界面１８からの距離とすると、前記半導体層１３の中央から前記界面１８に向かって上方に傾斜する形状となる。ここで、前記ポテンシャル勾配１９の傾斜が著しい程、前記電子が近づくことが出来ないことを示す。

又、図１に示すポテンシャル勾配１９は、前記界面１８の所定の位置に誘起された場合を示すものであり、前記ゲート電極１６は、前記半導体層１３の一側面に沿って設けられているため、前記ゲート絶縁膜１５を介して、前記半導体層１３の積層方向に渡って同等のポテンシャル勾配を誘起することになる。

この状態で、太陽光が前記太陽電池素子１０の半導体層１３に入射されると、当該光入射により、当該半導体層１３の内部に正孔と電子とが励起される。又、前記界面１８の近傍領域には上述したポテンシャル勾配１９が誘起しているため、前記励起された正孔は、当該ポテンシャル勾配１９により、前記界面１８に引き寄せられるようにドリフト移動する。一方、前記励起された電子は、前記ポテンシャル勾配１９により、前記界面１８から離れるように前記半導体層１３の内部へドリフト移動する。

これにより、前記正孔と前記電子とが励起されると、両者が即時に引き離され、空間的に分離するため、正孔と電子との再結合の確率を著しく低下させることが可能となる。

更に、前記励起された正孔と電子のそれぞれの経路を具体的に説明する。

図３は、本発明に係る太陽電池素子での半導体層内の正孔の経路と電子の経路とを模式的に示した正面視断面図である。

前記電圧印加部１７により、前記半導体層１３の側面、つまり、当該半導体層１３と前記ゲート絶縁膜１５との界面に、上述したポテンシャル勾配１９が誘起されている状態で、前記太陽電池素子１０のガラス基板１１側から太陽光が入射（照射）すると、前記半導体層１３の内部で、正孔３１と電子３２とが励起される。

ここで、前記ポテンシャル勾配１９により、前記励起した正孔３１は、前記界面１８に向かってドリフト移動する（正孔の第一の経路３３ａ）。この際、前記正孔３１は、前記ポテンシャル勾配１９により、非常に短時間で前記界面１８に到達する。

次に、前記正孔３１が前記界面１８に到達すると、積層方向に対して垂直な方向（左右方向）から９０度だけ上方向に方向変更し、当該界面１８に沿って、前記半導体層１３のｐ型半導体層１３ａへドリフト移動する（正孔の第二の経路３３ｂ）。ここで、前記半導体層１３のｐ型半導体層１３ａとｉ型半導体層１３ｂとの接合により形成される電界により、前記正孔３１は、非常に短時間で当該ｐ型半導体層１３ａに到達することになる。そして、前記ｐ型半導体層１３ａに到達した正孔３１は、上方の透明導電膜１２に収集される。

一方、前記励起された電子３２は、前記ポテンシャル勾配１９により、前記界面１８から離れるように前記半導体層１３の内部（中心）に向かってドリフト移動する（電子の第一の経路３４ａ）。

次に、前記電子３２が前記半導体層１３の内部（中心）近傍領域に到達すると、積層方向に対して垂直な方向から９０度だけ下方向に方向変更し、前記半導体層１３のｎ型半導体層１３ｃに向かってドリフト移動する（電子の第二の経路）。そして、前記ｎ型半導体層１３ｃに到達した電子３２は、下方の裏面電極１４に収集される。

このように、前記正孔３１の第一の経路３３ａ、第二の経路３３ｂは、前記電子３２の第一の経路３４ａ、第二の経路３４ｂに対して全く逆方向の経路となる。言い換えると、いずれの経路も、前記正孔３１と前記電子３２とを空間的に分離するように作用する経路である。そのため、前記正孔３１と前記電子３２との再結合の確率を極限まで小さくし、太陽電池素子１０の表面又はバルクでのキャリアの再結合による損失を大幅に改善することが可能となる。尚、実際には、前記積層方向（界面方向）の電界と前記面方向の電界は同時に印加されており、実際のキャリアの移動経路は、前記積層方向と前記面方向とを合成した斜め方向の経路となると考えられる。しかし、前記キャリアの移動経路が斜め方向になったとしても、前記正孔と前記電子とを空間的に分離することには変わりなく、前記キャリア再結合による損失を改善するのである。

又、図１−図３に示す太陽電池素子１０では、前記ゲート絶縁膜１５が、前記半導体層１３のｉ型半導体層１３ｂからｐ型半導体層１３ａまでを含む特定の側面を被覆し、前記ゲート電極１６が、前記ゲート絶縁膜１５を介して、当該特定の側面を被覆するよう構成している。

これにより、従来技術では成しえなかった短波長側の光吸収を効率よく行うことが可能となり、光電変換効率を大幅に向上させることが可能となる。

即ち、従来技術では、太陽電子素子のｐ型半導体層の表面近傍で、主として短波長側の光が吸収され、それに対応して正孔と電子とが励起していた。前記励起された正孔と電子とは、前記ｐ型半導体層の表面近傍で特に再結合し易く、これらの正孔、電子の回収は困難であり、それに伴って、光の短波長側のエネルギー損失を招く原因となっていた。

本発明では、前記ｐ型半導体層１３ａにおいても、前記ポテンシャル勾配１９により、正孔３１と電子３２とを強制的に分離することが可能となるから、従来技術では成しえなかった光の短波長側のエネルギー損失を効果的に防止し、光電変換効率を大幅に高めることが可能となるのである。

具体的には、平面視における前記半導体層１３の面積、印加する負電圧の大きさ、前記半導体層１３、前記ゲート絶縁膜１５、前記ゲート電極１６等の種類、材質などに応じて結果が多少変動するものの、本発明に係る太陽電池素子１０の光電変換効率の向上値を示すと、以下のようになる。

例えば、図１、図２に示すように、前記ゲート電極１６を前記半導体層１３の側面の全周囲にわたって前記ゲート絶縁膜１５の側面の全周囲に被覆した場合、本発明に係る太陽電池素子１０の光電変換効率は、前記ゲート絶縁膜１５、前記ゲート電極１６、電圧印加部１７を備えていない従来の光電変換効率から少なくとも１０％−１５％の範囲内で向上される。

尚、本発明に係る太陽電池素子１０では、前記ゲート電極１６が、前記透明導電膜１２と前記裏面電極１４とに電気的に接続されない構成（電気的に不接続構成）であることが必要である。仮に、前記ゲート電極１６が、前記透明導電膜１２又は前記裏面電極１４に電気的に接続された構成である場合、前記ポテンシャル勾配１９により収集された正孔３１又は電子３２が、電気的に接続された透明導電膜１２又は裏面電極１４を介して前記ゲート電極１６に漏れることになり、光電変換効率を低下させることになる。

一方、前記ゲート電極１６が、前記透明導電膜１２と前記裏面電極１４とに電気的に不接続とすると、前記電圧印加部１７により電圧が印加されても、前記半導体層１３内又は界面の欠陥により生じるリーク電流を除いて、原則、所定の電流が流れなくなる。つまり、前記ゲート電極１６に、所定の電圧を一度印加すれば、理論的には電流が流れないため、電力（エネルギー）消費は起こり得ない。そのため、前記ポテンシャル勾配１９の誘起に、原則、電力消費は生じないから、不要なエネルギーを使用せずに、高い光電変換効率を実現することが可能となるのである。

又、本発明に係る太陽電池素子１０では、前記ゲート絶縁膜１５が、前記半導体層１３と前記ゲート電極１６との間に必要である。当該ゲート絶縁膜１５により、前記ポテンシャル勾配１９により収集された正孔３１又は電子３２を、前記透明導電膜１２又は前記裏面電極１４へ誘導することが可能となる。

又、本発明に係る太陽電池素子１０は、図１、図２に示すように、前記ゲート電極１６を前記半導体層１３の側面の全周囲にわたって前記ゲート絶縁膜１５の側面の全周囲を被覆するように設けているが、特に側面の全周囲に限る必要は無い。図３で説明したように、前記半導体層１３の一側面にゲート絶縁膜１５が被覆され、更に、当該ゲート絶縁膜１５にゲート電極１６が被覆されていれば、当該半導体層１３の側面については、正孔と電子との再結合を防止することが出来る。つまり、前記半導体層１３の少なくとも一側面に、前記ゲート絶縁膜１５、前記ゲート電極１６を、この順番で積層させれば、上述した作用効果を得ることは可能である。

又、本発明に係る太陽電池素子１０では、前記ゲート絶縁膜１５の厚み（幅）や前記電圧の絶対値などにもよるものの、前記電圧印加部１７が所定の電圧を前記ゲート電極１６に印加すれば、前記ゲート絶縁膜１５と前記半導体層１３との界面１８から内部に向かって長距離に渡りポテンシャル勾配１９が当該半導体層１３に誘起される。そのポテンシャル勾配１９の傾斜は、内部に向かう程、緩やかになるが、前記正孔及び前記電子のドリフト移動の方向、言い換えると、前記正孔及び前記電子の分離には、何かしら作用する。そのため、前記ポテンシャル勾配１９が有効となる、前記半導体層１３の面方向の寸法（幅寸法）は、理論的には、長距離にわたることになる。尚、前記ゲート絶縁膜１５の幅寸法は、通常の幅寸法、例えば、０．１μｍ〜数μｍの極微小を想定している。

ここで、前記ゲート電極１６と前記ゲート絶縁膜１５と前記半導体層１３とを、面方向（左右方向）で着目し、ＭＯＳ構造を構成するとみなすと、当該ゲート電極１６に印加した電圧の効果が至る前記半導体層１３の深さ（前記界面１８からの半導体層１３の幅寸法）は、前記電圧により前記半導体層１３の空乏層（空間電荷層）が形成される深さに対応する。ここで、前記空乏層とは、正孔やキャリアがほとんど存在しない領域のことである。

図４は、半導体層の不純物濃度と空乏層が形成される深さとの関係を示すグラフである（例えば、A.S.Grove,"Physics and Technology of Semiconductor
Devices,"John Wiley and Sons, Inc., New York. London. Sydney, p.270など参照）。図４の横軸が、ＭＯＳ構造における半導体層の不純物濃度Ｃ_Ｂ（ｃｍ^−３）を示し、縦軸が半導体層の空乏層の形成される深さｘ_ｄｍａｘ（μｍ）を示す。尚、前記グラフは、ｘ_ｄｍａｘ＝√｛（２Ｋ_Ｓ・ε_０・φ_Ｓ（ｉｎｖ））／（ｑ・Ｎ_Ａ）｝の式により得られる。前記Ｋ_Ｓは、シリコンの非誘電率であり、前記ε_０は、真空の誘電率であり、前記φ_Ｓは、表面反転時のＳｉＯ_２/Ｓｉ界面のポテンシャルであり、前記ｑは、電荷であり、前記Ｎ_Ａはアクセプタ濃度で、前記Ｃ_Ｂに対応する。

ここで、本発明に係る太陽電池素子の半導体層１３の不純物濃度Ｃ_Ｂは、不純物濃度が低いｉ型半導体層１３ｂの不純物濃度１×１０^１1ｃｍ^−３以上と想定し、図４に示すグラフに代入すると、前記半導体層１３の空乏層の形成される深さｘ_ｄｍａｘは、１００μｍ以下となる。つまり、前記半導体層１３の空乏層の形成される深さに対応するゲート電圧印加の効果が至る半導体層１３の深さ、言い換えると、前記半導体層１３の（有効）幅寸法は、前記界面１８から１００μｍ以下となる。前記グラフは、シリコンに関するものであるものの、前記半導体層１３の幅寸法を、概ね１００μｍ以下とすると、この幅寸法の範囲内に含まれる半導体層１３内の正孔と電子とは、前記ポテンシャル勾配１９の誘起により確実に分離することが可能となると考えられる。

又、本発明に係る太陽電池素子１０では、前記ゲート絶縁膜１５と前記ゲート電極１６は、発電に寄与しないものの、平面視における前記半導体層１３の面積に対して、平面視における前記ゲート絶縁膜１５と前記ゲート電極１６とから構成されるゲート領域の面積の比率は、１／１０００〜１／１００００の範囲であると、当該ゲート領域の光電変換効率への影響が問題とならず、効果的に光電変換効率を向上させることが可能となる。尚、図２に示す太陽電池素子１０では、平面視で半導体層１３の長手方向の寸法が数百μｍ〜数千μｍであり、短手方向の寸法が数百μｍ〜数千μｍである。又、平面視で前記ゲート領域の幅方向の寸法が数μｍ〜０．１μｍである。

又、本発明に係る太陽電池素子１０では、前記電圧印加部１７が、所定の負電圧を印加するよう構成したが、例えば、当該負電圧が、−０．７Ｖ〜−１０．０Ｖの範囲であると、前記半導体層１３の積層方向に生じた正孔を均等に前記界面に引き寄せることが可能となるため、効果的に光電変換効率を向上させることが可能となる。又、前記電圧印加部１７が、所定の正電圧を印加する場合は、例えば、当該正電圧が、上述と同様に、０．７Ｖ〜１０．０Ｖの範囲であると、好ましくなる。尚、前記電圧印加部１７が供給する電圧は、前記太陽電池素子１０により得られた電圧でも、外部から供給される電圧でも構わない。

尚、本発明に係る太陽電池素子１０では、一枚のｐｉｎ半導体層を用いたシングル型の太陽電池素子であったが、例えば、前記ｐｉｎ半導体層を、積層方向に上下２段に積層した２層のタンデム型の太陽電池素子であっても良いし、更に、複数段に積層した複数層のタンデム型の太陽電池素子であっても良い。前記タンデム型の太陽電池素子とすると、更に、光電変換効率を向上させることが可能となる。

尚、本発明に係る太陽電池素子１０の材質等について説明すると、前記透明導電膜１２は、例えば、酸化インジウムスズ（ＩＴＯ、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ)、酸化亜鉛系（ＺｎＯ。ＩＧＺＯ(Ｉｎ-Ｇａ-ＺｎＯ)）等であり、前記裏面電極１４は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）等である。

又、前記半導体層１３は、アモルファスシリコン（ａ−Ｓｉ）基板を用い、公知技術により、ｐ型のａ−Ｓｉ半導体層／ｉ型（真性）のａ−Ｓｉ半導体層／ｎ型のａ−Ｓｉ半導体層としている。前記ｐ型半導体層１３ａは、例えば、キャリア濃度が１×１０^１５ｃｍ^−３以上であり、厚さが２００ｎｍ〜４００ｎｍである。又、前記ｉ型半導体層１３ｂは、キャリア濃度が１×１０^１１ｃｍ^−３以下であり、厚さが３００ｎｍ〜１２００ｎｍである。更に、前記ｎ型半導体層は、例えば、キャリア濃度が１×１０^１5ｃｍ^−３以上であり、厚さが２００ｎｍ〜４００ｎｍである。前記半導体層１３の積層方向の厚さは、全体として、７００ｎｍ〜２０００ｎｍである。

尚、前記ｉ型半導体層１３ｂを、キャリア濃度が１×１０^１４ｃｍ^−３以下のｎ型半導体層に代えても構わない。

又、前記半導体層１３としては、ａ−Ｓｉ基板に代えて、多結晶シリコン（ｐｏｌｙ−Ｓｉ）、シリコンゲルマニウム（ＳｉＧｅ）等の基板を用いても構わない。更に、前記半導体層１３は、ｐｉｎ接合としているものの、ｐｎ接合としても構わない。

又、前記ゲート絶縁膜１５は、例えば、前記半導体層１３の材質（ａ−Ｓｉ）に対応して、シリコン酸化膜（ＳｉＯ_２）が採用されるが、他の材質であっても構わない。

又、前記ゲート電極１６は、例えば、導電性の優れる銅（Ｃｕ）が採用されるが、他の材質、例えば、アルミニウム（Ａｌ）であっても構わない。

又、前記電圧印加部１７は、公知技術の電圧印加装置等が採用され、前記電圧の印加は、予め設けられた制御部等により調整、制御される。ここで、一度、前記ゲート電極１６に所定の電圧を印加されば、理論的に電流が流れることはないから、前記電圧印加部１７を当該ゲート電極１６から切り離しても構わない。又、前記電圧印加部１７と前記ゲート電極１６との電気的接続方法は、どのような方法でも構わないが、例えば、前記ゲート電極１６を、前記裏面電極１４側（又は透明導電膜１２側）に、電気的に接続することなく（例えば、所定の絶縁膜を介して）、下方に（又は上方に）露出させ、当該露出部に前記電圧印加部１７の導線を電気的に接続する方法が挙げられる。

＜太陽電池素子の製造方法＞

次に、本発明に係る太陽電池素子の製造方法について簡単に説明する。

先ず、ガラス基板１１上に、透明導電膜１２と、前記ｐｉｎ半導体層１３と、裏面電極１４と、をこの順で積層させた太陽電池素子１０を作成する。

次に、積層方向に対して平行な前記ｐｉｎ半導体層１３の一側面（又は側面の全周囲）を被覆するゲート絶縁膜１５を形成する。ここで、前記ゲート絶縁膜を形成する方法は、例えば、化学的気相蒸着法（ＣＶＤ法）が採用される。前記ＣＶＤ法は、膜にしたい対象物質を含むガスに、熱、光によってエネルギーを与えたり、高周波でプラズマ化したりすることにより、当該対象物質をラジカル化して、基板上に吸着させて堆積させる方法である。前記ＣＶＤ法は、常圧でも減圧でも構わない。

そして、前記透明導電膜１２と前記裏面電極１４とに電気的に接続することなく、前記ｐｉｎ半導体層１３の一側面に沿って（又は側面の全周囲にわたって）前記ゲート絶縁膜の側面を被覆するゲート電極１６を形成する。ここで、前記ゲート電極１６を形成する方法は、例えば、前記ＣＶＤ法が採用される。

尚、前記ゲート絶縁膜１５と前記ゲート電極１６とが形成するゲート領域は、平面視で、前記界面１８（前記ｐｉｎ半導体層１３の側面）からの幅寸法が数μｍ−０．１μｍとなる。

更に、前記ゲート電極１６の一部に、所定の電圧印加部１７を電気的に接続することで、当該ゲート電極１６に負電圧を印加する電圧印加部１７を設ける。ここで、前記電圧印加部１７を前記ゲート電極１６に電気的に接続する方法は、例えば、前記ＣＶＤ法又はスパッタ法が採用される。前記スパッタ法とは、アルゴンガス粒子を前記対象物質に衝突させ、その衝撃ではじき飛ばされた対象物質を基板上に付着させて薄膜を作成する方法である。

これにより、本発明に係る太陽電池素子１０が製造される。

＜応用例＞

次に、本発明に係る太陽電池素子の応用例について説明する。図５は、本発明に係る太陽電池素子の応用例の正面視断面図であり、図６は、本発明に係る太陽電池素子の応用例の平面図である。

本発明に係る太陽電池素子の応用例では、図１、図２に示した太陽電池素子１０を複数組み合わせることで構成される。ここで、前記太陽電池素子１０は、図６に示すように、平面視で長方形であり、平面視で半導体層１３の長手方向の寸法が数千μｍであり、短手方向の寸法が数百μｍである。そして、図５、図６に示すように、前記複数の太陽電池素子１０の側面を相互に接合（連結）するとともに、当該接合部４０のゲート絶縁膜１５の内部にゲート電極１６を内包させた構成とする。

ここで、前記ゲート電極１６を前記ゲート絶縁膜１５に内包させることで、当該ゲート電極１６が前記ｐｉｎ半導体層１３の上下に位置する透明導電膜１２と裏面電極１４とに電気的に接続しないように構成出来る。尚、平面視で、前記接合部４０に対応するゲート領域の幅寸法は数μｍ−０．１μｍである。

このような複数の太陽電池素子１０を組み合わせた構成に太陽光を入射すると、入射した光が、前記太陽電池素子１０のｐｉｎ半導体層１３のうち、主としてｐ型半導体層１３ａとｉ型半導体層１３ｂとで吸収され、正孔と電子とが励起される。

又、前記電圧印加部１７により、前記ゲート電極１６に負電圧が印加されると、前記励起された正孔は、前記ゲート絶縁膜１５と前記ｐｉｎ半導体層１３との界面にドリフト移動して、前記ｐ型半導体層１３ａに流れ、前記透明導電膜１２に吸収される。

又、前記励起された電子は、前記界面から遠ざかるように、前記ｐｉｎ半導体層１３の中心にドリフト移動して、ｎ型半導体層１３ｃに向かって流れ、前記裏面電極１４に吸収される。

このような現象が、全ての太陽電池素子１０で生じ、全ての太陽電池素子１０に対して正孔と電子との再結合が抑制されることになる。又、平面視で半導体層１３の短手方向の寸法が数百μｍであるから、ゲート電圧印加の効果が至る半導体層１３の深さを有る程度満たすことになる。その結果、組み合わせる太陽電池素子１０の平面視における面積や個数により結果が異なるものの、前記複数の太陽電池素子１０における光電変換効率は、約２５％を実現することが可能であった。

尚、前記複数の太陽電池素子１０は、前記ｐｉｎ半導体層１３として、ａ−Ｓｉ基板を用いた場合であるが、例えば、当該ａ−Ｓｉ基板に代えて、シリコンゲルマニウムやゲルマニウム（Ｇｅ）の基板を用いたり、ａ−Ｓｉ基板を用いたｐｉｎ半導体層を、積層方向に上下２段に積層した２層のタンデム型の太陽電池素子としたりすることで、長波長側の光も効率よく吸収することが可能となる。その結果、前記光電変換効率は、約３０％を実現することが可能であった。

又、本発明に係る応用例では、前記ゲート電極１６を前記ゲート絶縁膜１５に内包させる構成として、図５、図６に示すように、前記ゲート電極１６を前記ゲート絶縁膜１５に内蔵させて、当該ゲート電極１６が前記電圧印加部１７との電気的接続以外に、外部と電気的に接続しない構成を採用したが、他の構成でも構わない。例えば、図１に示す複数の太陽電池素子１０の側面を、所定の絶縁膜を介して（仲立ちとして）相互に連結させることにより、前記ゲート電極１６を前記ゲート絶縁膜１５に内包させる構成としても構わない。当該構成でも、中間に所定の絶縁膜が存在するものの、前記ゲート電極１６が前記電圧印加部１７との電気的接続以外に、外部と電気的に接続しない構成となる。

又、本発明に係る応用例では、複数の太陽電池素子１０を相互に接合する構成を採用したが、他の構成により、実質的に、前記複数の太陽電池素子１０を相互に接合する構成としてもよい。例えば、幅広の所定の半導体層１３の接合部４０に対応する領域をエッチングにより除去し、当該除去された領域４０の側面に所定のゲート絶縁膜１５を前記ＣＶＤデポジションにより被覆し（埋め込み）、更に、当該ゲート絶縁膜１５の側面に所定のゲート電極１６を前記ＣＶＤデポジションにより被覆する（埋め込む）。このような方法であっても、上述した複数の太陽電池素子１０を相互に接合する構成を実現することは可能である。

このように、本発明に係る太陽電池素子１０は、積層方向に対して平行な前記半導体層１３の一側面を被覆するゲート絶縁膜１５と、前記透明導電膜１２と前記裏面電極１４とに電気的に接続することなく、前記半導体層１３の一側面に沿って前記ゲート絶縁膜１３の側面を被覆するゲート電極１６と、前記ゲート電極１６に電圧を印加する電圧印加部１７とを備える。

これにより、例えば、前記電圧印加部が負電圧を印加した場合、前記半導体層１３と前記ゲート絶縁膜１５との界面１８に、正孔を引き寄せる所定のポテンシャル勾配１９が誘起され、前記半導体層１３の内部で励起された正孔と電子とは、当該ポテンシャル勾配１９に従って即時に強制的に引き離されて分離される。その結果前記正孔と前記電子とを空間的に強制的に分離させ、当該正孔と当該電子との再結合を確実に防止し、光電変換効率を向上させることが可能となる。

特に、前記ゲート電極１６は、前記半導体層１３の一側面に沿って前記ゲート絶縁膜を被覆しているため、当該ゲート絶縁膜１５を介して、前記半導体層１３の積層方向に渡って同等のポテンシャル勾配を誘起し、前記半導体層１３の積層方向に生じる正孔をほぼ均等に前記界面１８に引き寄せることが可能となる。その結果、前記半導体層１３に生じた正孔を漏らすことなく収集することが可能となり、光電変換効率を著しく向上させることが可能となる。

又、前記ゲート電極は、前記透明導電膜１２と前記裏面電極１４とに電気的に接続していないため、原則、所定の電流が流れない構成である。そのため、前記ポテンシャル勾配１９の誘起に、原則、電力消費は生じないから、不要なエネルギーを使用せずに、高い光電変換効率を実現することが可能となる。

以上のように、本発明に係る太陽電池素子及び太陽電池素子の製造方法は、太陽電池はもちろん、太陽電池モジュール等に有用であり、太陽光により励起された正孔と電子の再結合を効果的に防止することで、光電変換効率を向上させることが可能な太陽電池素子及び太陽電池素子の製造方法として有効である。

１０ 太陽電池素子
１１ ガラス基板
１２ 透明導電膜
１３ 半導体層
１４ 裏面電極
１５ ゲート絶縁膜
１６ ゲート電極
１７ 電圧印加部
１８ 界面
１９ ポテンシャル勾配

Claims (7)

1. ガラス基板上に、透明導電膜と、ｐｉｎ接合又はｐｎ接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子であって、
   積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜と、
   前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極と、
   前記ゲート電極に電圧を印加する電圧印加部と
   を備える太陽電池素子。
2. 前記半導体層の積層方向に対して垂直な方向の寸法は、当該半導体層の一側面から１００μｍ以下である
   請求項１に記載の太陽電池素子。
3. 前記ゲート絶縁膜は、前記半導体層の側面の全周囲を被覆し、
   前記ゲート電極は、前記半導体層の側面の全周囲にわたって前記ゲート絶縁膜の側面の全周囲を被覆する
   請求項１又は２に記載の太陽電池素子。
4. 平面視における前記半導体層の面積に対し、平面視における前記ゲート絶縁膜と前記ゲート電極とから構成されるゲート領域の面積の比率は、１／１０００〜１／１００００の範囲である
   請求項１−３のいずれか一項に記載の太陽電池素子。
5. 前記電圧印加部が印加する電圧は、０．７Ｖ〜１０．０Ｖの範囲又は−０．７Ｖ〜−１０．０Ｖの範囲である
   請求項１−４のいずれか一項に記載の太陽電池素子。
6. 請求項１−５のいずれか一項に記載の複数の太陽電池素子であって、
   前記複数の太陽電池素子の側面を相互に接合するとともに、当該接合部のゲート絶縁膜の内部に前記ゲート電極を内包させた
   複数の太陽電池素子。
7. ガラス基板上に、透明導電膜と、ｐｉｎ接合又はｐｎ接合した半導体層と、裏面電極とをこの順番で積層した太陽電池素子の製造方法であって、
   積層方向に対して平行な前記半導体層の一側面を被覆するゲート絶縁膜を形成するステップと、
   前記透明導電膜と前記裏面電極とに電気的に接続することなく、前記半導体層の一側面に沿って前記ゲート絶縁膜の側面を被覆するゲート電極を形成するステップと、
   前記ゲート電極に電圧を印加する電圧印加部を形成するステップと
   を備える太陽電池素子の製造方法。
   
   

Images