JP2013051564A - 発光制御装置、表示装置、及び、発光制御方法 - Google Patents

Abstract

【課題】アクティブシャッター式の装置を用い、左目用画像と右目用画像とを含む視差画像を表示して鑑賞者に立体像を視認させる構成において、シャッターの動作を制御するための点灯される発光素子の不適切な動作を防止する。
【解決手段】ＦＰＧＡ１０４は、アクティブシャッター式の立体視装置２に対して同期信号を送信する赤外ＬＥＤ１１５を備えたエミッター１１１に接続され、表示タイミングを示すエミッター制御信号Ｓ１５が入力され、このエミッター制御信号Ｓ１５に従って、赤外ＬＥＤ１１５の発光時間を制御するエミッター駆動信号Ｓ１６を出力するエミッタードライバー回路１３３と、エミッター制御信号Ｓ１５の値が予め設定された条件を逸脱している場合に、エミッター駆動信号Ｓ１６の出力をマスクするエミッターマスク回路１４０と、を備える。
【選択図】図３

Description

本発明は、発光制御装置、表示装置、及び、発光制御方法に関する。

従来、立体画像を表示する表示装置と、この表示装置に対応して立体画像を視認可能にする、いわゆるアクティブシャッター方式の装置とを組み合わせたシステムが知られている（例えば、特許文献１参照）。この種のシステムでは、鑑賞者が装着するメガネ型の装置が、表示装置における左目用の画像と右目用の画像の表示タイミングに同期して、鑑賞者の左目と右目の各々に対応するシャッターを開閉する。この開閉タイミングを同期させるため、表示装置は、メガネ型の装置に対して赤外線信号を送信する機能を備え、この赤外線信号に従ってシャッターが開閉される。

特表２０１０−５３４００４号公報

従来の表示装置において、赤外線信号を送信する構成としては、赤外ＬＥＤ等の発光素子を点灯及び消灯させるものが一般的である。ところが、例えば表示装置の起動時等においては、表示装置の左目用の画像と右目用の画像の表示タイミングを生成するＩＣの動作が安定しないことがあり、正常でないタイミングが出力されることがあった。このような場合、正常な状態を逸脱した点灯タイミングで発光素子を点灯するような制御が行われ、発光素子により適切でない信号が送信されたり、発光素子の動作に支障を及ぼしたりするという問題があった。
本発明は、上述した事情に鑑みてなされたものであり、アクティブシャッター式の装置を用い、左目用画像と右目用画像とを含む視差画像を表示して鑑賞者に立体像を視認させる構成において、シャッターの動作を制御するための点灯される発光素子の不適切な動作を防止することを目的とする。

上記課題を解決するため、本発明は、アクティブシャッター式の立体視装置に対して同期信号を送信する発光素子を備えた送信装置に接続され、左目用画像と右目用画像とを交互に切り替えて表示する表示装置から表示タイミングを示す表示タイミング信号が入力され、この表示タイミング信号に従って、前記発光素子の発光時間を制御する発光制御信号を出力する駆動手段と、前記表示タイミング信号の値が予め設定された条件を逸脱している場合に、前記駆動手段からの前記発光制御信号の出力をマスクする発光抑制手段と、を備えたことを特徴とする。
本発明によれば、表示装置から入力される表示タイミング信号が適切でない場合に、発光素子に対して発光時間を制御する発光制御信号が出力されないので、発光素子の不適切な動作を防止できる。

また、本発明は、上記発光制御装置において、前記表示タイミング信号は２値の信号であり、前記駆動手段は、前記表示タイミング信号の値がアクティブである間は、前記発光制御信号の値をアクティブにし、前記表示タイミング信号の値が非アクティブである間は前記発光制御信号の値を非アクティブにするロジック回路で構成され、前記発光抑制手段は、制限値を格納したレジスターと、前記表示タイミング信号がアクティブである時間をカウントするカウンターとを備え、前記カウンターのカウント値が前記レジスターの制限値に達すると、前記駆動手段が出力する前記発光制御信号をマスクすることを特徴とする。
本発明によれば、表示タイミング信号の状態に応じて発光制御信号をマスクする構成を、ロジック回路を用いてハードウェア的に実現できる。

また、本発明は、上記発光制御装置において、前記発光制御手段は、所定時間毎に、前記カウンターをリセットすることを特徴とする。
本発明によれば、カウンターを所定時間毎にリセットするので、例えば発光制御信号をマスクした後で、外部の制御装置の制御によってマスクを解除することにより、リセットされたカウンターが新たにカウントを開始できる。これにより、不適切な表示タイミング信号の出力が一時的な現象であった場合に、速やかに通常の動作に復帰できる。

また、本発明は、上記発光制御装置において、前記駆動手段及び前記発光制御手段は、前記表示装置が表示する映像信号を処理するプログラマブルロジックデバイスの内部に構成され、前記プログラマブルロジックデバイスは、前記映像信号のクロックを分周することによって前記カウンターの基準クロックを生成することを特徴とする。
本発明によれば、表示タイミング信号の状態に応じて発光制御信号をマスクする構成をハードウェア的に実現する場合に、カウンターによる計時を可能としながら、発振回路を省略することができる。

また、上記課題を解決するため、本発明は、アクティブシャッター式の立体視装置に対して同期信号を送信する発光素子を備えた送信手段と、左目用画像と右目用画像とを交互に切り替えて表示する表示手段と、前記表示手段により前記左目用画像と前記右目用画像との表示タイミングを示す表示タイミング信号を出力する表示制御手段と、前記表示制御手段が出力する表示タイミング信号に従って、前記発光素子の発光時間を制御する発光制御信号を出力する駆動手段と、前記表示タイミング信号の値が予め設定された条件を逸脱している場合に、前記駆動手段からの前記発光制御信号の出力をマスクする発光抑制手段と、を備えたことを特徴とする。
本発明によれば、表示装置の左目用画像と前記右目用画像との表示タイミングを示す表示タイミング信号が、適切でない状態となった場合に、発光素子に対して発光制御信号が出力されないので、発光素子の不適切な動作を防止できる。

また、上記課題を解決するため、本発明は、アクティブシャッター式の立体視装置に対して同期信号を送信する発光素子を備えた送信装置を発光させる発光制御方法であって、左目用画像と右目用画像とを交互に切り替えて表示する表示装置の表示タイミングを示す表示タイミング信号に従って、前記発光素子の発光時間を制御する発光制御信号を出力し、前記表示タイミング信号の値が予め設定された条件を逸脱している場合に、前記発光制御信号の出力をマスクすること、を特徴とする。
本発明によれば、表示装置から入力される表示タイミング信号が適切でない場合に、発光素子に対して発光制御信号が出力されないので、発光素子の不適切な動作を防止できる。

本発明によれば、表示装置から入力される表示タイミング信号が適切でない場合であっても、発光素子の不適切な動作を防止できる。

本発明の実施形態に係る表示システムの概略構成を示す図である。 表示システムの機能的構成を示すブロック図である。 ＦＰＧＡの構成を詳細に示すブロック図である。 ＦＰＧＡの動作を示すタイミングチャートである。 ＦＰＧＡの動作を示すタイミングチャートである。

以下、図面を参照して本発明の実施形態について説明する。
図１は、本発明を適用した表示システム１０の概略構成を示す図である。
表示システム１０は、スクリーンＳＣに静止画像または動画像を投射するプロジェクター１１と、プロジェクター１１により投射された画像を観る鑑賞者が装着する立体視装置２とを備えている。プロジェクター１１は、例えば床面、床面に設置された台座あるいは天井に固定され、スクリーンＳＣは、例えばほぼ直立しており、スクリーン面は矩形形状とされている。プロジェクター１１は立体視が可能な視差画像をスクリーンＳＣ上に結像させ、鑑賞者は、立体視装置２を装着してスクリーンＳＣ上の視差画像を観ると、立体視できる。プロジェクター１１は、投射面としてのスクリーンＳＣに画像を投射することにより表示装置として機能する。
立体視装置２は、メガネ型のフレーム２０を有し、メガネと同様に鑑賞者の頭部に装着される。フレーム２０には、メガネのレンズに相当する部分に、鑑賞者の左目の視野を開閉する左目用シャッター２１と、鑑賞者の右目の視野を開閉する右目用シャッター２２とが配設されている。左目用シャッター２１及び右目用シャッター２２は、例えば液晶シャッターにより構成される。

プロジェクター１１が投射する視差画像は、視差を有する左目用画像と右目用画像とで構成される。プロジェクター１１は、左目用画像と右目用画像とを交互にスクリーンＳＣ上に結像させ、フレーム２０は、プロジェクター１１の左目用画像と右目用画像との切換に同期して、左目用透過部としての左目用シャッター２１と右目用透過部としての右目用シャッター２２とを交互に開閉する。これにより、鑑賞者は左目で左目用画像を視認し、右目で右目用画像を視認するので、プロジェクター１１が投射する視差画像を立体視できる。
図１には立体視装置２を１台のみ用いる構成例を図示しているが、表示システム１０では複数の人がそれぞれ立体視装置２を装着して、これら複数の立体視装置２をプロジェクター１１とともに動作させることが可能である。

図２は、表示システム１０の機能的構成を示すブロック図である。
プロジェクター１１は、左目用シャッター２１と右目用シャッター２２を開閉するタイミングを示す同期信号を立体視装置２に対して送信するエミッター１１１（送信装置）を備えている。エミッター１１１は、赤外ＬＥＤ（Light Emitting Diode）を所定周期で点灯及び消灯させることで、上記の同期信号として赤外線信号を送信する赤外線エミッターである。

立体視装置２は、プロジェクター１１から送信される同期信号を受信するレシーバー２６と、左目用シャッター２１及び右目用シャッター２２を開閉させるシャッター駆動部２７と、レシーバー２６が受信した同期信号に従ってシャッター駆動部２７を制御するコントローラー２５とを備えている。図１には１つの立体視装置２のみを図示しているが、プロジェクター１１が備えるエミッター１１１が送信する同期信号を複数の立体視装置２が受信することが可能であり、複数の人がそれぞれ立体視装置２を装着して立体画像を鑑賞できる。また、エミッター１１１は、立体視装置２を装着した鑑賞者に向けて同期信号を送信する向きに配置されてもよいし、スクリーンＳＣに向けて同期信号を送信するよう配置されてもよく、この場合はスクリーンＳＣで反射した同期信号を立体視装置２が受信する。また、立体視装置２は、立体視装置２の各部に電源を供給するバッテリー（図示略）を内蔵している。
本実施形態では、プロジェクター１１がエミッター１１１を内蔵し、プロジェクター１１から立体視装置２に向けて同期信号が送信される構成として説明する。

プロジェクター１１は、外部装置から画像が入力されるインターフェース（Ｉ／Ｆ）１０１を備え、このインターフェース１０１には、パーソナルコンピューターや各種画像プレーヤー等の外部の画像供給装置（図示略）が接続される。インターフェース１０１は、例えば、ＵＳＢインターフェース、有線または無線ＬＡＮインターフェース、アナログ映像信号が入力されるＶＧＡ端子、デジタル映像信号が入力されるＤＶＩ（Digital Visual Interface）、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ等のコンポジット映像信号が入力されるＳ映像端子、コンポジット映像信号が入力されるＲＣＡ端子、コンポーネント映像信号が入力されるＤ端子、ＨＤＭＩ（登録商標）規格に準拠したＨＤＭＩコネクター等を備え、上記の端子やコネクターを介して信号を入出力するインターフェース回路を備えていてもよい。インターフェース１０１には、アナログ画像信号とデジタル画像データのどちらが入力される構成としてもよいが、以下の説明ではデジタル画像データが入力されるものとして説明する。

プロジェクター１１は、照明光学系３１、光変調装置３２及び投射光学系３３を備える投射部３を有し、インターフェース１０１に入力された画像データに基づいて、投射部３によって投射画像をスクリーンＳＣに投射する。
照明光学系３１は、キセノンランプ、超高圧水銀ランプ、ＬＥＤ等からなる光源を備えている。また、照明光学系３１は、光源が発した光を光変調装置３２に導くリフレクター及び補助リフレクターを備えていてもよく、投射光の光学特性を高めるためのレンズ群（図示略）、偏光板、或いは光源が発した光の光量を光変調装置３２に至る経路上で低減させる調光素子等を備えたものであってもよい。

また、光変調装置３２は、例えば透過型液晶パネルを備えて構成され、この液晶パネルに画像を形成する。この場合、光変調装置３２は、カラーの投影を行うため、ＲＧＢの三原色に対応した３枚の液晶パネルを備え、照明光学系３１からの光はＲＧＢの３色の色光に分離され、各色光は対応する各液晶パネルに入射する。各液晶パネルを通過して変調された色光はクロスダイクロイックプリズム等の合成光学系によって合成され、投射光学系３３に射出される。なお、光変調装置３２は、３枚の透過型液晶パネルを用いた構成に限らず、例えば３枚の反射型の液晶パネルを用いることも可能であるし、１枚の液晶パネルとカラーホイールを組み合わせた方式、３枚のデジタルミラーデバイス（ＤＭＤ）を用いた方式、１枚のデジタルミラーデバイスとカラーホイールを組み合わせた方式等により構成してもよい。光変調装置３２として１枚のみの液晶パネルまたはＤＭＤを用いる場合には、クロスダイクロイックプリズム等の合成光学系に相当する部材は不要である。また、液晶パネル及びＤＭＤ以外にも、光源が発した光を変調可能な構成であれば問題なく採用できる。

投射光学系３３は、投射する画像の拡大・縮小および焦点の調整を行うズームレンズ、ズームの度合いを調整するズーム調整用モーター、フォーカスの調整を行うフォーカス調整用モーター等を備えている。投射光学系３３は、光変調装置３２で変調された入射光を、ズームレンズを用いてスクリーンＳＣ上に投射し、結像させる。投射部３には、制御ＩＣ１０５の制御に従って投射光学系３３が備える各モーターを駆動する投射光学系駆動部（図示略）、制御ＩＣ１０５の制御に従って照明光学系３１の光源に電源を供給し、光源を点灯／消灯させる光源駆動部（図示略）が接続されている。

インターフェース１０１には、レシーバーＩＣ１０２、１０３が接続される。レシーバーＩＣ１０２は、インターフェース１０１にプログレッシブ信号が入力された場合に、入力された画像データを画像データＳ１０としてＦＰＧＡ１０４に出力する。これに対し、インターフェース１０１に入力された画像データがインターレース信号であった場合には、レシーバーＩＣ１０３がインターレース−プログレッシブ変更処理を実行し、処理後の画像データＳ１０がレシーバーＩＣ１０３からＦＰＧＡ１０４に出力される。

ＦＰＧＡ（Field-Programmable Gate Array）１０４は、論理機能をプログラム可能なプログラマブルロジックデバイスである。表示システム１０が備えるＦＰＧＡ１０４は、主に、画像データを処理する回路機能と、エミッター１１１の発光を制御する回路機能とがプログラムされている。

図３は、ＦＰＧＡ１０４の機能的構成を詳細に示すブロック図であり、エミッター１１１の構成を合わせて図示する。図３に示すように、ＦＰＧＡ１０４は、ＦＰＧＡ１０４は、レシーバーＩＣ１０２またはレシーバーＩＣ１０３から入力される画像データＳ１０を処理する画像処理回路１３１、エミッター１１１を点灯させるエミッタードライバー回路１３３（駆動手段）、及び、エミッター１１１の不適切な動作を防止するエミッターマスク回路１４０（発光抑制手段）を備え、エミッタードライバー回路１３３はエミッターマスク回路１４０を介してエミッター１１１に接続されている。
また、エミッター１１１は、赤外光を発する赤外ＬＥＤ１１５（発光素子）と、この赤外ＬＥＤ１１５を点灯及び消灯させる点灯回路１１６とを備えている。

ＦＰＧＡ１０４は、２Ｄ画像用の動作と３Ｄ画像用の動作とを切り替えて実行することができ、入力された画像データが２Ｄ画像データである場合には２Ｄ画像用の動作を実行し、３Ｄ画像データである場合には３Ｄ画像用の動作を行う。
画像処理回路１３１には、レシーバーＩＣ１０２、１０３から画像データＳ１０が入力される。画像データＳ１０が３Ｄ画像データである場合、画像処理回路１３１は、入力された３Ｄ画像データのフォーマット（サイドバイサイド（Side-by-Side）、ラインバイライン（Line-by-Line）、トップアンドボトム（Top and Bottom）、フレームシーケンシャル等）を判別し、判別したフォーマットに合わせた処理を行って、左目用のフレームと右目用のフレームとを個別に生成する処理を行い、左目用のフレームの画像データＳ１１と、右目用のフレームの画像データＳ１２とを、それぞれ制御ＩＣ１０５に出力する。

制御部１０５は、画像データＳ１０が２Ｄ画像データであるか３Ｄ画像データであるかを判別する。制御部１０５は、判別結果に基づいて、エミッタードライバー回路１３３、エミッターマスク回路１４０とともにエミッター１１１の点灯を制御する機能を備える。この機能については後述する。

図２に戻り、制御ＩＣ１０５は、ＦＰＧＡ１０４から入力される画像データＳ１１、Ｓ１２をそれぞれ取得し、左目用のフレームと右目用のフレームとをフレームシーケンシャル方式で交互に表示するための映像信号を生成する。ここで生成される映像信号は、インターフェース１０１に入力された画像データの倍のフレームレートとなる。制御ＩＣ１０５は、生成した映像信号をドライバーＩＣ１０６に出力し、ドライバーＩＣ１０６により、光変調装置３２が備える液晶パネルに画像を描画させる。
また、制御ＩＣ１０５は、後述する操作パネル１１２及びリモコン受光部１１３から入力される操作信号によって指定されたカラーモードに合わせて画質を調整する処理、スクリーンＳＣ上の投射画像の台形歪みを補正するキーストーン補正処理、光変調装置３２の液晶パネルの表示解像度に合わせて画像データの解像度を変換する処理等を必要に応じて実行する。

また、制御ＩＣ１０５には、プロジェクター１１の本体に設けられた操作パネル１１２、及び、鑑賞者が使用するリモコン（図示略）から送信される赤外線信号を受光するリモコン受光部１１３が接続されている。操作パネル１１２のスイッチが操作された場合、及び、リモコンの操作に応じてリモコン受光部１１３が赤外線信号を受光した場合に、操作内容を示す操作信号が制御ＩＣ１０５に入力される。
さらに、制御ＩＣ１０５は、ＲＯＭ１０７に格納された制御プログラムを実行することにより、プロジェクター１１が備える各部の制御を実行し、例えばプロジェクター１１の電源投入時にインターフェース１０１、レシーバーＩＣ１０２、１０３、ＦＰＧＡ１０４、ドライバーＩＣ１０６、エミッター１１１、及びリモコン受光部１１３の初期化処理等を実行し、動作中は操作パネル１１２及びリモコン受光部１１３から入力される操作信号に対応して、プロジェクター１１の動作を制御する。

ドライバーＩＣ１０６は、所定の駆動周波数で光変調装置３２の液晶パネルを駆動し、制御ＩＣ１０５から入力される映像信号に従って液晶パネルに描画を行う。また、ドライバーＩＣ１０６は、液晶パネルの駆動周波数に合わせて左目用のフレームと右目用のフレームの切り替えタイミングを示すエミッター制御信号Ｓ１５（表示タイミング信号）を生成し、ＦＰＧＡ１０４に出力する。

ドライバーＩＣ１０６が出力するエミッター制御信号Ｓ１５は、図３に示すように、エミッタードライバー回路１３３に入力される。
エミッタードライバー回路１３３は、エミッター制御信号Ｓ１５に同期して、エミッター１１１に対してエミッター駆動信号Ｓ１６（発光制御信号）を出力する。エミッタードライバー回路１３３は、エミッター制御信号Ｓ１５の値がアクティブ（例えば、High）のとき、エミッター駆動信号Ｓ１６の値をアクティブ（例えば、High）にして出力し、エミッター制御信号Ｓ１５の値が非アクティブ（例えば、Low）のとき、エミッター駆動信号Ｓ１６の値を非アクティブ（例えば、Low）とする。

制御部１０５は、上述したように画像データＳ１０が２Ｄ画像データであるか３Ｄ画像データであるかを判別し、２Ｄ画像データであると判別した場合には、エミッタードライバー回路１３３からのエミッター駆動信号Ｓ１６の出力を停止させる。プロジェクター１１が２Ｄ画像を表示する場合、立体視装置２が左目用シャッター２１及び右目用シャッター２２を開閉させる必要がない。このため、制御ＩＣ１０５は、画像データＳ１０が２Ｄ画像データであると判別した場合に、エミッタードライバー回路１３３を制御し、エミッター駆動信号Ｓ１６の出力を停止させる。画像データＳ１０が２Ｄ画像から３Ｄ画像に切り替わった場合には、制御部１０５はエミッタードライバー回路１３３からのエミッター駆動信号Ｓ１６の出力を再開させる。

エミッタードライバー回路１３３が出力したエミッター駆動信号Ｓ１６は、エミッター１１１が備える点灯回路１１６に入力される。
点灯回路１１６は、エミッター駆動信号Ｓ１６の値に従って赤外ＬＥＤ１１５を点灯させるための電流を制限する回路であり、プロジェクター１１の電源（図示略）から供給される電源電圧を使用し、赤外ＬＥＤ１１５に流れる電流を制限する電流制限回路（図示略）、及び、エミッター駆動信号Ｓ１６の値により電流制限回路をスイッチングするスイッチ素子（図示略）を備えている。点灯回路１１６は、エミッター駆動信号Ｓ１６の値がアクティブな期間、赤外ＬＥＤ１１５に対して点灯用の電流を流し、赤外ＬＥＤ１１５を点灯させる。また、エミッター駆動信号Ｓ１６の値が非アクティブになると、電流制限回路をオフに切り替えて赤外ＬＥＤ１１５を消灯させる。

ところで、プロジェクター１１の電源投入時には、ドライバーＩＣ１０６を含む各部の動作が安定するまでに時間を要する。この時間はわずかではあるが、この間、例えばドライバーＩＣ１０６が出力するエミッター制御信号Ｓ１５の値が異常値になる可能性がある。詳細には、赤外ＬＥＤ１１５の点灯と消灯のパターンについては、赤外ＬＥＤ１１５の点灯時間と、赤外ＬＥＤ１１５が消灯する時間とのデューティ比や長さ等が、立体視装置２の仕様に合わせて規定されており、近年では３Ｄ映像鑑賞用の立体視装置２の共通規格に準拠して規定されることが多い。赤外ＬＥＤ１１５及び点灯回路１１６は、上記の規定された条件で適切に点灯／消灯するよう構成されており、規定された条件を逸脱したエミッター駆動信号Ｓ１６が入力された場合、赤外ＬＥＤ１１５が、立体視装置２が追従できないような不適切なパターンで点灯するほか、点灯回路１１６から赤外ＬＥＤ１１５に定格を超える電流が流れることも否定できない。例えば、エミッター駆動信号Ｓ１６が直流となり、規定された範囲を大幅に超える時間、アクティブな値が継続すること等が想定される。このような現象は、ドライバーＩＣ１０６の電源投入時の他、プロジェクター１１を構成するデバイスのバグ等によっても、もたらされることがある。

そこで、エミッターマスク回路１４０は、ドライバーＩＣ１０６から入力されるエミッター制御信号Ｓ１５の値が、予め設定された範囲から逸脱している場合に、エミッター駆動信号Ｓ１６をマスクして、エミッター１１１の不適切な動作を防止する。
エミッターマスク回路１４０は、時間カウント回路１４１、High幅カウント回路１４３（カウンター）、及びマスク１４５を備えて構成される。
時間カウント回路１４１は、画像データＳ１０に含まれるクロック成分に基づいてクロック周波数を生成し、このクロック周波数を基準として時間をカウントするカウンターである。時間カウント回路１４１は、それ自体が生成したクロックに基づくカウントを行う一方、生成したクロック信号Ｓ２１をHigh幅カウント回路１４３に供給する。時間カウント回路１４１のカウント値が、レジスター１４２が保持している制限値に達すると、時間カウント回路１４１は自身のカウント値をリセットし、かつ、High幅カウント回路１４３に対してリセット信号Ｓ２２を出力する。

High幅カウント回路１４３には、エミッター制御信号Ｓ１５が入力される。High幅カウント回路１４３は、時間カウント回路１４１から入力されるクロック信号Ｓ２１に従って、エミッター制御信号Ｓ１５の値がアクティブな期間の長さをカウントする。そして、High幅カウント回路１４３のカウント値が、レジスター１４４に保持されている制限値に達すると、High幅カウント回路１４３は、マスク１４５にマスク信号Ｓ２３を出力して、エミッター駆動信号Ｓ１６をマスクする状態に切り替える。
マスク１４５は、エミッタードライバー回路１３３が出力したエミッター駆動信号Ｓ１６を、High幅カウント回路１４３からマスク信号Ｓ２３が入力されている間、点灯回路１１６に入力される前の段階でマスクする回路である。
High幅カウント回路１４３は、カウント値が制限値に達するとマスク信号Ｓ２３を出力し、時間カウント回路１４１からリセット信号Ｓ２２が入力されると、マスク信号Ｓ２３の出力を停止してカウント値をリセットする。

このように構成されるエミッターマスク回路１４０において、時間カウント回路１４１は、画像データＳ１０のクロックを分周して所定周波数のクロックを生成する。このため、生成されるクロックは画像データＳ１０のクロックに比べて長周期（低速）であるが、エミッター制御信号Ｓ１５の値を判定するためには十分であり、低速なクロックを使用することでレジスター１４２、１４４のビット数が少なくて済むという利点がある。

図４及び図５は、ＦＰＧＡ１０４の動作を示すタイミングチャートであり、特にエミッターマスク回路１４０の動作を示している。図４及び図５中、（ａ）はクロック信号Ｓ２１を示し、（ｂ）はエミッター制御信号Ｓ１５を示し、（ｃ）は時間カウント回路１４１のカウント値を示し、（ｄ）はHigh幅カウント回路１４３のカウント値を示し、（ｅ）はエミッター駆動信号Ｓ１６を示す。また、図５において（ｆ）はマスク信号Ｓ２３を示す。

図４及び図５の例では、時間カウント回路１４１が画像データＳ１０のクロックを分周して生成するクロック信号Ｓ２１（図４（ａ））の周波数は、９．２８［ＭＨｚ］（１０７［ｎｓｅｃ］周期）である。時間カウント回路１４１は、時刻Ｔ０でクロックの生成を開始し、クロック信号Ｓ２１の立ち上がりエッジに同期してカウントを行う（図４（ｃ）。
図４及び図５の例では時間カウント回路１４１が時刻Ｔ０でリセットするので、時刻Ｔ１からカウントが開始され、時刻Ｔ２、Ｔ３…でカウントアップされる。

ドライバーＩＣ１０６から入力されるエミッター制御信号Ｓ１５の値がHighに転じると、High幅カウント回路１４３がカウントを開始する（図４（ｄ））。High幅カウント回路１４３は、クロック信号Ｓ２１の立ち上がりに同期して、エミッター制御信号Ｓ１５がLowに転じるまでカウントを継続する。図４の例では時刻Ｔ１で時間カウント回路１４１がリセット信号Ｓ２２を出力し、これによりHigh幅カウント回路１４３がリセットされるので、時刻Ｔ２からカウントを開始している。
また、エミッター制御信号Ｓ１５の値がアクティブ（High）となるため、エミッタードライバー回路１３３はエミッター駆動信号Ｓ１６の値をアクティブ（High）にして出力する。エミッタードライバー回路１３３はクロックに同期せず、エミッター制御信号Ｓ１５の値を変化に追従してエミッター駆動信号Ｓ１６を出力する。

そして、エミッター制御信号Ｓ１５の値が非アクティブ（Low）に転じると、図４（ｄ）に示すようにHigh幅カウント回路１４３はカウントを停止する。また、エミッタードライバー回路１３３はエミッター駆動信号Ｓ１６の値を非アクティブ（Low）に切り替える。その後、時間カウント回路１４１のカウント値が制限値に達すると（時刻Ｔ４）、時間カウント回路１４１はカウント値をリセットする。

また、エミッター制御信号Ｓ１５の値がアクティブ（High）の期間が継続し、図５（ｄ）に示すようにHigh幅カウント回路１４３のカウント値が時刻Ｔ５で制限値に達すると、図５（ｆ）のマスク信号Ｓ２３の値がHighに切り替わり、マスク１４５によってエミッター駆動信号Ｓ１６の出力がマスクされる。
制御ＩＣ１０５は、所定時間毎（例えば、５０ｍｓｅｃ周期）でＦＰＧＡ１０４におけるマスクの状態をポーリングする機能を有し、エミッターマスク回路１４０がエミッター駆動信号Ｓ１６をマスクしていることを検出した場合には、エミッターマスク回路１４０を制御してマスクを解除させる。このため、エミッターマスク回路１４０によるマスクは上記所定時間（例えば、５０ｍｓｅｃ）以内に解除される。すなわち、図５の例では時刻Ｔ７でマスク１４５によるマスクが解除され、その後、エミッターマスク回路１４０は通常動作に復帰して、時間カウント回路１４１及びHigh幅カウント回路１４３によるカウントが実行される。

以上説明したように、本発明を適用した実施形態に係る表示システム１０によれば、ＦＰＧＡ１０４が、アクティブシャッター式の立体視装置２に対して同期信号を送信する赤外ＬＥＤ１１５を備えたエミッター１１１に接続され、光変調装置３２によって左目用画像と右目用画像とを交互に切り替えて表示するドライバーＩＣ１０６から表示タイミングを示すエミッター制御信号Ｓ１５が入力され、このエミッター制御信号Ｓ１５に従って、赤外ＬＥＤ１１５の発光時間を制御するエミッター駆動信号Ｓ１６を出力するエミッタードライバー回路１３３と、エミッター制御信号Ｓ１５の値が予め設定された条件を逸脱している場合に、エミッタードライバー回路１３３からのエミッター駆動信号Ｓ１６の出力をマスクするエミッターマスク回路１４０と、を備えるので、エミッター制御信号Ｓ１５の状態が適切でない場合であっても、赤外ＬＥＤ１１５の不適切な動作を防止できる。

また、エミッター制御信号Ｓ１５は２値の信号であって、エミッタードライバー回路１３３は、エミッター制御信号Ｓ１５の値がアクティブである間は、エミッター駆動信号Ｓ１６の値をアクティブにし、エミッター制御信号Ｓ１５の値が非アクティブである間はエミッター駆動信号Ｓ１６の値を非アクティブにするロジック回路で構成され、エミッターマスク回路１４０は、制限値を格納したレジスター１４４と、エミッター制御信号Ｓ１５がアクティブである時間をカウントするHigh幅カウント回路１４３とを備え、High幅カウント回路１４３のカウント値がレジスター１４４の制限値に達すると、エミッタードライバー回路１３３が出力するエミッター駆動信号Ｓ１６をマスクする。このように、エミッター制御信号Ｓ１５の状態に応じてエミッター駆動信号Ｓ１６をマスクする構成を、ロジック回路を用いてハードウェア的に実現できる。

また、エミッターマスク回路１４０は、時間カウント回路１４１によって、所定時間毎に、High幅カウント回路１４３をリセットするので、例えばエミッター駆動信号Ｓ１６がマスクされた状態で制御ＩＣ１０５がエミッター駆動信号Ｓ１６のマスクを解除した場合に、High幅カウント回路１４３のカウント値がリセットされることで、エミッターマスク回路１４０は通常の動作に復帰する。これにより、エミッター制御信号Ｓ１５の不適切な状態が一時的な現象であった場合に、速やかに通常の動作に復帰できる。
上記のように、制御ＩＣ１０５の制御によって、エミッターマスク回路１４０によるマスクは上記所定時間（例えば、５０ｍｓｅｃ）以内に解除され、マスクされた状態が長時間継続することは無い。上述のようにエミッター制御信号Ｓ１５が適切でない状態となるのは、ドライバーＩＣ１０６等の起動時に動作が安定するまでの間など、短い時間であるから、エミッター駆動信号Ｓ１６を短時間マスクすれば十分に目的を達成できる。従って、短時間でＦＰＧＡ１０４の動作を通常の動作に復帰させることが実用上、有用である。
また、エミッタードライバー回路１３３及びエミッターマスク回路１４０は、プロジェクター１１が表示する映像信号を処理するプログラマブルロジックデバイスであるＦＰＧＡ１０４の内部に構成され、ＦＰＧＡ１０４は、画像データＳ１０のクロックを分周することによってHigh幅カウント回路１４３の基準クロックを生成するので、エミッター制御信号Ｓ１５の状態に応じてエミッター駆動信号Ｓ１６をマスクする構成をハードウェア的に実現する場合に、カウンターによる計時を可能としながら、発振回路を省略することができる。また、分周により低速のクロックを生成することで、このクロックに基づいてカウントを行う時間カウント回路１４１、High幅カウント回路１４３のカウント値のビット数を抑えることができる。これにより、レジスター１４２、１４４のビット数を抑制できる。

なお、上述した実施形態においては、プロジェクター１１にエミッター１１１が内蔵され、プロジェクター１１から立体視装置２に向けて同期信号が送信される構成を例に挙げて説明したが、エミッター１１１をプロジェクター１１の本体とは別体として設けることも可能である。すなわち、エミッター１１１を独立したケースに収容し、このエミッター１１１と、プロジェクター１１が内蔵するＦＰＧＡ１０４とをケーブルにより接続する構成とすることができる。この場合、プロジェクター１１の本体に、エミッター１１１を接続するためのコネクターを設け、このコネクターに、エミッター１１１に繋がるケーブルが接続されるようにしてもよい。また、エミッター１１１に対して送信するエミッター駆動信号Ｓ１６の信号形態やケーブルの仕様を所定の規格に準拠したものにして、汎用のエミッター１１１をプロジェクター１１に接続して使用する構成としてもよい。このようにエミッター１１１をプロジェクター１１に対し外付けした構成とすれば、プロジェクター１１の設置位置や設置方向にかかわらず、エミッター１１１から同期信号を送信する向きを適宜調整できる。これにより、立体視装置２を装着した多数の鑑賞者がいる場合に、全ての立体視装置２に対し、エミッター１１１が送信する同期信号を確実に受信させることができ、プロジェクター１１の設置に関する自由度が高まる。

また、上述した実施形態は本発明を限定するものではなく、上記実施形態とは異なる態様として本発明を適用することも可能である。例えば、上記実施形態においてはＦＰＧＡ１０４の内部に画像処理回路１３１、及びエミッターマスク回路１４０を設ける構成を例に挙げて説明したが、本発明はこれに限定されるものではなく、ＦＰＧＡ１０４の機能を複数のデバイスを用いて実現することも可能であるし、ＦＰＧＡ１０４内部の論理ブロックの構成は図３の例に限定されず、任意に変更可能である。さらに、ＦＰＧＡに代えて、ＡＳＩＣ（Application Specific Integrated Circuit）やＣＰＬＤ（Complex Programmable Logic Device）等を用いることも可能である。

また、本発明の表示装置は、スクリーンＳＣに画像を投射するプロジェクターに限定されず、液晶表示パネルに画像／画像を表示する液晶モニターまたは液晶テレビ、或いは、ＰＤＰ（プラズマディスプレイパネル）に画像／画像を表示するモニター装置またはテレビ受像機、ＯＬＥＤ（Organic light-emitting diode）、ＯＥＬ（Organic Electro-Luminescence）等と呼ばれる有機ＥＬ表示パネルに画像／画像を表示するモニター装置またはテレビ受像機等の自発光型の表示装置など、各種の表示装置も本発明の画像表示装置に含まれる。この場合、表示装置と同じ筐体にエミッター１１１を設け、表示面に相対する立体視装置２に向けて、表示面側から同期信号を送信してもよいし、上記のように表示装置に対して外付けのエミッター１１１を接続する構成とすることもできる。

また、図２に示した立体視装置２及びプロジェクター１１の各機能部は機能的構成を示すものであって、具体的な実装形態は特に制限されない。つまり、必ずしも各機能部に個別に対応する数のハードウェアが実装される必要はなく、少なくとも一部の構成については、一つのプロセッサーがプログラムを実行することで複数の機能部の機能を実現する構成とすることも勿論可能である。また、上記実施形態においてソフトウェアで実現されている機能の一部をハードウェアで実現してもよく、あるいは、ハードウェアで実現されている機能の一部をソフトウェアで実現してもよい。その他、表示システム１０の具体的な細部構成について、本発明の趣旨を逸脱しない範囲で任意に変更可能である。

２…立体視装置、３…投射部、１０…表示システム、１１…プロジェクター（表示装置）、２１…左目用シャッター、２２…右目用シャッター、２５…コントローラー、２６…レシーバー、２７…シャッター駆動部、３１…照明光学系、３２…光変調装置、３３…投射光学系、１０１…インターフェース、１０４…ＦＰＧＡ（発光制御装置）、１０５…制御ＩＣ、１０６…ドライバーＩＣ、１１１…エミッター（送信装置）、１１２…操作パネル、１１３…リモコン受光部、１１５…赤外ＬＥＤ（発光素子）、１１６…点灯回路、１３１…画像処理回路、１３３…エミッタードライバー回路（駆動手段）、１４０…エミッターマスク回路（発光抑制手段）、１４１…時間カウント回路、１４２…レジスター、１４３…High幅カウント回路（カウンター）、１４４…レジスター、１４５…マスク、ＳＣ…スクリーン、Ｓ１０、Ｓ１１、Ｓ１２…画像データ、Ｓ１５…エミッター制御信号（表示タイミング信号）、Ｓ１６…エミッター駆動信号（発光制御信号）、Ｓ２１…クロック信号、Ｓ２２…リセット信号、Ｓ２３…マスク信号。

Claims (6)

1. アクティブシャッター式の立体視装置に対して同期信号を送信する発光素子を備えた送信装置に接続され、
   左目用画像と右目用画像とを交互に切り替えて表示する表示装置から表示タイミングを示す表示タイミング信号が入力され、この表示タイミング信号に従って、前記発光素子の発光時間を制御する発光制御信号を出力する駆動手段と、
   前記表示タイミング信号の値が予め設定された条件を逸脱している場合に、前記駆動手段からの前記発光制御信号の出力をマスクする発光抑制手段と、
   を備えたことを特徴とする発光制御装置。
2. 前記表示タイミング信号は２値の信号であり、
   前記駆動手段は、前記表示タイミング信号の値がアクティブである間は、前記発光制御信号の値をアクティブにし、前記表示タイミング信号の値が非アクティブである間は前記発光制御信号の値を非アクティブにするロジック回路で構成され、
   前記発光抑制手段は、制限値を格納したレジスターと、前記表示タイミング信号がアクティブである時間をカウントするカウンターとを備え、前記カウンターのカウント値が前記レジスターの制限値に達すると、前記駆動手段が出力する前記発光制御信号をマスクすることを特徴とする請求項１記載の発光制御装置。
3. 前記発光制御手段は、所定時間毎に、前記カウンターをリセットすることを特徴とする請求項２記載の発光制御装置。
4. 前記駆動手段及び前記発光制御手段は、前記表示装置が表示する映像信号を処理するプログラマブルロジックデバイスの内部に構成され、
   前記プログラマブルロジックデバイスは、前記映像信号のクロックを分周することによって前記カウンターの基準クロックを生成することを特徴とする請求項２または３記載の発光制御装置。
5. アクティブシャッター式の立体視装置に対して同期信号を送信する発光素子を備えた送信手段と、
   左目用画像と右目用画像とを交互に切り替えて表示する表示手段と、
   前記表示手段により前記左目用画像と前記右目用画像との表示タイミングを示す表示タイミング信号を出力する表示制御手段と、
   前記表示制御手段が出力する表示タイミング信号に従って、前記発光素子の発光時間を制御する発光制御信号を出力する駆動手段と、
   前記表示タイミング信号の値が予め設定された条件を逸脱している場合に、前記駆動手段からの前記発光制御信号の出力をマスクする発光抑制手段と、
   を備えたことを特徴とする表示装置。
6. アクティブシャッター式の立体視装置に対して同期信号を送信する発光素子を備えた送信装置を発光させる発光制御方法であって、
   左目用画像と右目用画像とを交互に切り替えて表示する表示装置の表示タイミングを示す表示タイミング信号に従って、前記発光素子の発光時間を制御する発光制御信号を出力し、
   前記表示タイミング信号の値が予め設定された条件を逸脱している場合に、前記発光制御信号の出力をマスクすること、
   を特徴とする発光制御方法。

Images