JP2013026901A - 無線通信装置及び無線通信方法 - Google Patents
無線通信装置及び無線通信方法 Download PDFInfo
- Publication number
- JP2013026901A JP2013026901A JP2011161012A JP2011161012A JP2013026901A JP 2013026901 A JP2013026901 A JP 2013026901A JP 2011161012 A JP2011161012 A JP 2011161012A JP 2011161012 A JP2011161012 A JP 2011161012A JP 2013026901 A JP2013026901 A JP 2013026901A
- Authority
- JP
- Japan
- Prior art keywords
- data
- unit
- frequency
- wireless communication
- mapping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
- H04L27/2628—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators
- H04L27/263—Inverse Fourier transform modulators, e.g. inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators modification of IFFT/IDFT modulator for performance improvement
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
- H04L27/2627—Modulators
- H04L27/2634—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
- H04L27/2636—Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0044—Arrangements for allocating sub-channels of the transmission path allocation of payload
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Discrete Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Complex Calculations (AREA)
Abstract
【課題】無線通信装置の消費電力を減らすこと。無線通信装置における処理の遅延を小さくすること。
【解決手段】無線通信装置は、マッピング部1を有する。マッピング部1は、第1の生成部2及び選択部3を備えている。第1の生成部2は、周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成する。選択部3は、第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、第1の生成部2で生成された第3データ、及びゼロを選択する。マッピング部1は、周波数割当リソースに対応する周波数領域に、選択部3で選択されて出力された第1データ、第2データ、第3データ及びゼロをマッピングする。
【選択図】図1
【解決手段】無線通信装置は、マッピング部1を有する。マッピング部1は、第1の生成部2及び選択部3を備えている。第1の生成部2は、周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成する。選択部3は、第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、第1の生成部2で生成された第3データ、及びゼロを選択する。マッピング部1は、周波数割当リソースに対応する周波数領域に、選択部3で選択されて出力された第1データ、第2データ、第3データ及びゼロをマッピングする。
【選択図】図1
Description
この発明は、無線通信装置及び無線通信方法に関する。
従来、入力信号をシリアル−パラレル変換して各サブキャリア毎の信号を生成し、各サブキャリアのデータを拡散し、各サブキャリアのデータを時間軸波形に変換し、時間軸波形に変換された信号を所望の時間分ローテートするようにした送信回路を備えたOFDM(Orthogonal Frequency Division Multiplexing、直交周波数分割多重)無線通信装置がある(例えば、特許文献1参照)。また、バタフライ演算器の出力を未使用サブキャリアのデータを除いてバッファメモリに保持させ、バッファメモリに保持したデータを順次出力する機能を有するFFT(Fast Fourier Transform、高速フーリエ変換)演算器がある(例えば、特許文献2参照)。
また、バタフライ演算器の出力をバッファメモリに保持させ、バッファメモリに保持したデータを未使用サブキャリアのデータを除いて順次出力する機能を有したFFT演算器がある(例えば、特許文献2参照)。また、1クロックごとに画素データを入力し、入力データを4クロックごとに一方のレジスタ群と他方のレジスタ群に順送りに格納し、各レジスタ群の画素データを8クロックごとにシフトレジスタに送り、並び替えたデータの下位から2ビットずつ順次出力し、一方の加算器で加算し、他方の加算器で減算するバタフライ演算部がある(例えば、特許文献3参照)。
また、ユーザデータ未割当のサブキャリアに対応するIFFT(Inverse FFT、逆高速フーリエ変換)演算ブロックを除いたIFFT演算ブロックをバタフライ演算してサブキャリアの時間波形を生成することにより、データ未割当のサブキャリアを除くサブキャリアに対してフーリエ変換を行うOFDMA(Orthogonal Frequency Division Multiple Access、直交周波数分割多元接続)信号伝送装置がある(例えば、特許文献4参照)。また、サブキャリアマッピングに関し、DFT(Discrete Fourier Transform、離散フーリエ変換)された信号を、指示されたサブキャリアの位置に配置し、“0”を挿入する位置が判明した時点で、“0”を出力する部分について“0”の出力を固定とする通信装置がある(例えば、特許文献5参照)。
また、データ長N(Nは奇数)であって、かつ(N−1)/2番目のビットデータを中心に左右対称性を有するデータ信号x(n)(n=0,…,N−1)を(N+1)/2ビット分シフトさせ、このシフトさせたデータ信号x’(n)を離散フーリエ変換演算し、離散フーリエ変換後のデータ信号X(k)(k=0,…,N−1)を求める演算処理装置がある(例えば、特許文献6参照)。また、フロー上の種々のサイズのすべてのバタフライを計算する単一のマルチ基数バタフライユニットを備え、DFTをそのサイズに従って基本バタフライのシーケンスで表現し、ネストされたループのシーケンスの形でDFTをスケジューリングし、DFTのサイズに従ってネストされたループのシーケンスをカスタマイズするDFTの計算装置がある(例えば、特許文献7参照)。
しかしながら、従来の無線通信装置では、送信データを周波数割当リソースに対応する周波数領域にマッピングして逆高速フーリエ変換を行うと、逆高速フーリエ変換におけるバタフライ演算の段数が多いため、演算量が多くなってしまう。そのため、逆高速フーリエ変換回路の規模が大きくなり、消費電力が増えたり、処理の遅延が増大するという問題点がある。
無線通信装置の消費電力を減らすことができる無線通信装置及び無線通信方法を提供することを目的とする。無線通信装置における処理の遅延を小さくすることができる無線通信装置及び無線通信方法を提供することを目的とする。
無線通信装置は、マッピング部を有する。マッピング部は、第1の生成部及び選択部を備えている。第1の生成部は、周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成する。選択部は、第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、第1の生成部で生成された第3データ、及びゼロを選択する。マッピング部は、周波数割当リソースに対応する周波数領域に、選択部で選択されて出力された第1データ、第2データ、第3データ及びゼロをマッピングする。
無線通信装置の消費電力を減らすことができる。無線通信装置における処理の遅延を小さくすることができる。
以下に添付図面を参照して、この無線通信装置及び無線通信方法の好適な実施の形態を詳細に説明する。以下の各実施例の説明においては、同様の構成要素には同一の符号を付して、重複する説明を省略する。
(実施例1)
・無線通信装置の説明
図1は、実施例1にかかる無線通信装置のマッピング部を示すブロック図である。図1に示すマッピング部1は、無線通信装置の例えば送信部において、周波数割当リソースに対応する周波数領域に送信データを割り当てる。なお、無線通信装置の全体の構成については、図示省略する。図1に示すように、無線通信装置は、マッピング部1を有する。マッピング部1は、第1の生成部2及び選択部3を備えている。
・無線通信装置の説明
図1は、実施例1にかかる無線通信装置のマッピング部を示すブロック図である。図1に示すマッピング部1は、無線通信装置の例えば送信部において、周波数割当リソースに対応する周波数領域に送信データを割り当てる。なお、無線通信装置の全体の構成については、図示省略する。図1に示すように、無線通信装置は、マッピング部1を有する。マッピング部1は、第1の生成部2及び選択部3を備えている。
第1の生成部2は、周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成する。第1データは、マッピング部1の第1の入力端子4から入力する。選択部3は、第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、第1の生成部2で生成された第3データ、及びゼロを選択する。
第2データは、マッピング部1の第2の入力端子5から入力する。ゼロのデータは、マッピング部1の第3の入力端子6から入力する。なお、ゼロのデータは、マッピング部1の内部で生成されてもよい。マッピング部1は、周波数割当リソースに対応する周波数領域に、選択部3で選択されて出力された第1データ、第2データ、第3データ及びゼロをマッピングする。マッピングされたデータは、マッピング部1の出力端子7から出力される。
・無線通信方法の説明
図2は、実施例1にかかる無線通信方法を示すフローチャートである。図2に示すように、無線通信方法においてマッピング処理が開始されると、無線通信装置のマッピング部1に、周波数割当リソースに対応する周波数領域にマッピングされる第1データ及び第2データが入力する(ステップS1)。無線通信装置は、マッピング部1において第1の生成部2により、第1データに対して符号を反転した第3データを生成する(ステップS2)。
図2は、実施例1にかかる無線通信方法を示すフローチャートである。図2に示すように、無線通信方法においてマッピング処理が開始されると、無線通信装置のマッピング部1に、周波数割当リソースに対応する周波数領域にマッピングされる第1データ及び第2データが入力する(ステップS1)。無線通信装置は、マッピング部1において第1の生成部2により、第1データに対して符号を反転した第3データを生成する(ステップS2)。
次いで、無線通信装置は、マッピング部1において選択部3により、周波数割当リソースに対応する周波数領域に、第1データ、第2データ、第3データ及びゼロをマッピングする(ステップS3)。そして、無線通信装置は、マッピング部1から、マッピングされたデータを出力し(ステップS4)、一連の処理を終了する。
実施例1によれば、周波数割当リソースに対応する周波数領域にマッピングされたデータに対して逆高速フーリエ変換を行う構成において、マッピング部1から、逆高速フーリエ変換の初段のバタフライ演算結果が出力される。従って、逆高速フーリエ変換の初段のバタフライ演算を省略して、逆高速フーリエ変換の演算量を減らすことができるので、逆高速フーリエ変換回路の規模を小さくすることができる。それによって、無線通信装置の消費電力を減らすことができる。また、無線通信装置における処理の遅延を小さくすることができる。
(実施例2)
実施例2は、実施例1にかかる無線通信装置及び無線通信方法を、例えばSC−FDMA(Single Carrier Frequency Division Multiple Access、シングルキャリア周波数分割多元接続)方式を用いて送信を行う無線通信装置に適用したものである。SC−FDMA方式は、例えば次世代の無線通信規格E−UTRA(Evolved Universal Terrestrial Radio Access)においてモデム送信部の規格に採用される予定である。
実施例2は、実施例1にかかる無線通信装置及び無線通信方法を、例えばSC−FDMA(Single Carrier Frequency Division Multiple Access、シングルキャリア周波数分割多元接続)方式を用いて送信を行う無線通信装置に適用したものである。SC−FDMA方式は、例えば次世代の無線通信規格E−UTRA(Evolved Universal Terrestrial Radio Access)においてモデム送信部の規格に採用される予定である。
なお、SC−FDMA方式に限らず、OFDMA(直交周波数分割多元接続、Orthogonal Frequency Division Multiple Access)方式などの他の無線通信方式にも適用することができる。無線通信装置の一例として、例えば携帯電話機や基地局装置が挙げられる。
・無線通信装置の説明
図3は、実施例2にかかる無線通信装置を示すブロック図である。図3に示すように、無線通信装置11は、アンテナ12、無線送受信処理を行うRF(Radio Frequency、無線周波数)部13、及びベースバンド処理を行うベースバンド部14を備えている。RF部13及びベースバンド部14は、それぞれ別々のIC(Integrated Circuit、集積回路)チップに設けられていてもよいし、同じICチップに設けられていてもよい。
図3は、実施例2にかかる無線通信装置を示すブロック図である。図3に示すように、無線通信装置11は、アンテナ12、無線送受信処理を行うRF(Radio Frequency、無線周波数)部13、及びベースバンド処理を行うベースバンド部14を備えている。RF部13及びベースバンド部14は、それぞれ別々のIC(Integrated Circuit、集積回路)チップに設けられていてもよいし、同じICチップに設けられていてもよい。
無線通信装置11は、アプリケーションを実行するアプリケーションプロセッサ部15を備えている。アプリケーションプロセッサ部15は、独立したICチップに設けられていてもよい。アプリケーションプロセッサ部15には、メモリ16、ディスプレイ17やスピーカ18などの出力装置、並びにマイク19やキーパッド20などの入力装置が接続されていてもよい。
・ベースバンド部の説明
図4は、PUSCHを送信するベースバンド部を示すブロック図である。図4に示すように、PUSCH(Physical Uplink Shared Channel、物理上りリンク共有チャネル)を送信する際のベースバンド部14は、CRC付加部21、符号化部22、レートマッチング部23、インタリーバ24、スクランブラ25、変調部26、DFT部27、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を備えている。
図4は、PUSCHを送信するベースバンド部を示すブロック図である。図4に示すように、PUSCH(Physical Uplink Shared Channel、物理上りリンク共有チャネル)を送信する際のベースバンド部14は、CRC付加部21、符号化部22、レートマッチング部23、インタリーバ24、スクランブラ25、変調部26、DFT部27、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を備えている。
ベースバンド部14に入力されたデータは、CRC付加部21でCRC(Cyclic Redundancy Check、巡回冗長検査)情報を付加され、符号化部22で符号化され、レートマッチング部23でレートマッチング処理される。さらに、レートマッチング部23の出力データは、インタリーバ24でインタリーブ処理され、スクランブラ25でスクランブル処理され、変調部26で変調され、DFT部27で周波数系列のデータに変換される。
周波数系列のデータは、サブキャリアマッピング部28でサブキャリアにマッピングされ、IFFT部29で時間領域のデータに変換され、CP挿入部30でサイクリックプレフィックス(CP:Cyclic Prefix)を挿入される。CP挿入部30の出力データは、フィルタ31を通過してベースバンド部14から出力される。
図5は、PUCCHを送信するベースバンド部を示すブロック図である。図5に示すように、1、1aまたは1bのフォーマットのPUCCH(Physical Uplink Control Channel、物理上りリンク制御チャネル)を送信する際のベースバンド部14は、符号化部22、変調部26、ZC系列乗算部32、スクランブラ25、直交系列乗算部33、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を備えている。
ベースバンド部14に入力されたACK(Acknowledgement)やSR(Scheduling Request)情報などのデータは、符号化部22及び変調部26を経て、ZC系列乗算部32でZC(Zadoff−Chu)系列の乗算処理をされる。ZC系列乗算部32の出力データは、スクランブラ25を経て、直交系列乗算部33で直交系列の乗算処理をされ、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を経て、ベースバンド部14から出力される。
図6は、PUCCHを送信するベースバンド部を示すブロック図である。図6に示すように、2、2aまたは2bのフォーマットのPUCCHを送信する際のベースバンド部14は、符号化部22、スクランブラ25、変調部26、ZC系列乗算部32、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を備えている。
ベースバンド部14に入力されたACKやCQI(Channel Quality Indicator)情報などのデータは、符号化部22、スクランブラ25、変調部26、ZC系列乗算部32、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を経て、ベースバンド部14から出力される。
図7は、PRACHを送信するベースバンド部を示すブロック図である。図7に示すように、PRACH(Physical Random Access Channel、物理ランダムアクセスチャネル)を送信する際のベースバンド部14は、ZC系列生成部34、DFT部27、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を備えている。
ベースバンド部14に入力された系列番号等のデータに基づいて、ZC系列生成部34でZC系列のデータが生成される。ZC系列生成部34の出力データは、DFT部27、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を経て、ベースバンド部14から出力される。
図8は、DRSやSRSを送信するベースバンド部を示すブロック図である。図8に示すように、DRS(Demodulation Reference Signal、復調リファレンス信号)やSRS(Sounding Reference Signal、上りリンクサウンドリファレンス信号)を送信する際のベースバンド部14は、ZC系列生成部34、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を備えている。
ベースバンド部14に入力された系列番号等のデータに基づいて、ZC系列生成部34でZC系列のデータが生成される。ZC系列生成部34の出力データは、サブキャリアマッピング部28、IFFT部29、CP挿入部30及びフィルタ31を経て、ベースバンド部14から出力される。
・サブキャリアマッピング部の説明
図9は、実施例2にかかるサブキャリアマッピング部を示すブロック図である。図9に示すように、サブキャリアマッピング部28は、例えばメモリ35に接続されていてもよい。このメモリ35には、サブキャリアマッピング部28の前段の、例えばDFT部27(図4、図7参照)や直交系列乗算部33(図5参照)やZC系列乗算部32(図6参照)やZC系列生成部34(図8参照)などの処理結果が格納されていてもよい。サブキャリアマッピング部28においてサブキャリアにマッピングされるデータは、複素数値のデータ列である。
図9は、実施例2にかかるサブキャリアマッピング部を示すブロック図である。図9に示すように、サブキャリアマッピング部28は、例えばメモリ35に接続されていてもよい。このメモリ35には、サブキャリアマッピング部28の前段の、例えばDFT部27(図4、図7参照)や直交系列乗算部33(図5参照)やZC系列乗算部32(図6参照)やZC系列生成部34(図8参照)などの処理結果が格納されていてもよい。サブキャリアマッピング部28においてサブキャリアにマッピングされるデータは、複素数値のデータ列である。
あるいは、メモリ35には、系列生成用のテーブル情報が格納されていてもよい。ここでは、サブキャリアマッピング部28の前段の処理結果がメモリ35に格納されているとする。メモリ35は、RAM(Random Access Memory、ランダムアクセスメモリ)、ROM(Read Only Memory、リードオンリーメモリ)またはフリップフロップのいずれでもよいし、複数あってもよい。
サブキャリアマッピング部28には、例えば無線通信装置11が受信した制御信号を復号する図示しない復号部から、周波数割当リソース情報が与えられる。例えば周波数割当リソース情報には、どこのリソースからいくつ分のリソースを割り当てるかという割り当ての開始点と数の情報が含まれている。サブキャリアマッピング部28は、アドレス生成部41、タイミング生成部42、セレクタ43及び選択信号生成部44を備えている。
タイミング生成部42は、周波数割当リソース情報に基づいてメモリ35に対する読み出し開始タイミングを生成する。例えば、タイミング生成部42は、リソースの割り当ての開始点になると、読み出し開始タイミングとしてアドレス生成部41へパルス信号を出力する。例えば、タイミング生成部42は、割り当てられるリソースの数分のデータの読み出しに対応するサイクルが経過すると、データの読み出しを終了させるパルス信号を出力する。
アドレス生成部41は、タイミング生成部42で生成された読出し開始タイミングに基づいて、メモリ35のリードアドレス(rad)を生成する。例えば、アドレス生成部41は、タイミング生成部42から読み出し開始タイミングとしてのパルス信号が入力すると、メモリ35の例えば先頭のリードアドレス(rad)を生成して出力するとともに、内蔵するカウンタのカウントアップを開始する。例えば、アドレス生成部41は、タイミング生成部42から読み出し終了タイミングとしてのパルス信号が入力するまで、内蔵するカウンタをインクリメントしてリードアドレス(rad)を生成して出力する。例えば、アドレス生成部41は、タイミング生成部42から読み出し終了タイミングとしてのパルス信号が入力すると、カウンタを停止し、リードアドレス(rad)の出力を停止する。
なお、メモリ35に系列生成用のテーブル情報が格納されている場合には、生成する系列情報に従ったリードアドレス制御が入るが、サブキャリアマッピング部28におけるサブキャリアマッピング処理には直接、関係がないので、図示及び説明を省略する。
選択信号生成部44は、周波数割当リソース情報に基づいてセレクタ43を制御する選択信号を生成する。例えば、選択信号生成部44は、リソースの割り当ての開始点になるまでは、セレクタ43にゼロを選択させる選択信号、例えばゼロを生成して出力する。例えば、選択信号生成部44は、リソースの割り当ての開始点から割り当てられるリソースの数分に達するまでは、セレクタ43に、メモリ35から読み出されたリードデータ(rdt)を選択させる選択信号、例えば1を生成して出力する。例えば、選択信号生成部44は、リソースの割り当ての開始点から割り当てられるリソースの数分に達した後は、セレクタ43にゼロを選択させる選択信号を生成して出力する。
セレクタ43は、選択信号生成部44で生成された選択信号に基づいて、アドレス生成部41で生成されたリードアドレスに基づいてメモリ35から読み出されたリードデータ(rdt)またはゼロを選択する。セレクタ43は、周波数割当リソースに対応する周波数領域のサブキャリアに、選択したデータをマッピングしてサブキャリアマッピングデータとして出力する。
なお、メモリ35から読み出されたリードデータが直接、サブキャリアマッピング部28に入力しないで、直交系列乗算処理を行うブロックを経由する場合があるが、サブキャリアマッピング部28におけるサブキャリアマッピング処理には直接、関係がないので、図示及び説明を省略する(実施例3においても同様)。
・IFFT部の説明
図10は、実施例2にかかるIFFT部の一例を示すブロック図である。図10に示すように、IFFT部29は、例えば#0〜#nの[n+1]段のバタフライ演算部51,52,53、#0〜#nの[n+1]個のメモリ54,55、及び#0〜#[n+1]の[n+2]個のアドレス生成部56,57,58,59を備えている。nは、整数である。
図10は、実施例2にかかるIFFT部の一例を示すブロック図である。図10に示すように、IFFT部29は、例えば#0〜#nの[n+1]段のバタフライ演算部51,52,53、#0〜#nの[n+1]個のメモリ54,55、及び#0〜#[n+1]の[n+2]個のアドレス生成部56,57,58,59を備えている。nは、整数である。
初段のバタフライ演算部#0_51は、サブキャリアマッピング部28から出力されたサブキャリアマッピングデータに対してバタフライ演算を行う。便宜上、初段のバタフライ演算部#0_51でのバタフライ演算をステージ#0とする。メモリ#0_54には、初段のバタフライ演算部#0_51でのバタフライ演算結果が書き込まれる。アドレス生成部#0_56は、処理タイミングに基づいて、メモリ#0_54にライトデータ(wdt)を書き込む際のライトアドレス(wad)を生成する。
二段目のバタフライ演算部#1_52は、メモリ#0_54から読み出された、初段のバタフライ演算部#0_51でのバタフライ演算結果のデータに対してバタフライ演算を行う。便宜上、二段目のバタフライ演算部#1_52でのバタフライ演算をステージ#1とする。二段目のバタフライ演算部#1_52でのバタフライ演算結果は、二段目のバタフライ演算部#1_52でのバタフライ演算結果を格納するメモリ(図示省略)に書き込まれる。
アドレス生成部#1_57は、処理タイミングに基づいて、メモリ#0_54からリードデータ(rdt)を読み出す際のリードアドレス(rad)を生成する。アドレス生成部#1_57は、処理タイミングに基づいて、二段目のバタフライ演算部#1_52でのバタフライ演算結果を格納するメモリ(図示省略)にライトデータ(wdt)を書き込む際のライトアドレス(wad)を生成する。ステージ#1以降についてもステージ#1と同様である。
[n+1]段目のバタフライ演算部#n_53は、n段目のバタフライ演算部(図示省略)でのバタフライ演算結果を格納するメモリ(図示省略)から読み出された、n段目のバタフライ演算部(図示省略)でのバタフライ演算結果のデータに対してバタフライ演算を行う。便宜上、[n+1]段目のバタフライ演算部#n_53でのバタフライ演算をステージ#nとする。[n+1]段目のバタフライ演算部#n_53でのバタフライ演算結果は、メモリ#n_55に書き込まれる。
アドレス生成部#n_58は、処理タイミングに基づいて、n段目のバタフライ演算部(図示省略)でのバタフライ演算結果を格納するメモリ(図示省略)からリードデータ(rdt)を読み出す際のリードアドレス(rad)を生成する。アドレス生成部#n_58は、処理タイミングに基づいて、メモリ#n_55にライトデータ(wdt)を書き込む際のライトアドレス(wad)を生成する。
アドレス生成部#[n+1]_59は、処理タイミングに基づいて、メモリ#n_55からリードデータ(rdt)を読み出す際のリードアドレス(rad)を生成する。IFFT部29は、メモリ#n_55から読み出された、[n+1]段目のバタフライ演算部#n_53でのバタフライ演算結果のデータをIFFT出力データとして出力する。IFFT出力データは、複素数値のデータ列である。各段のバタフライ演算部の構成及び演算内容については、周知であるので、説明を省略する。
図11は、実施例2にかかるIFFT部の他の例を示すブロック図である。図11に示すように、IFFT部29は、バタフライ演算部61、メモリ62、セレクタ63、選択信号生成部64およびアドレス生成部65を備えている。図11に示すIFFT部29は、バタフライ演算部61及びメモリ62でステージ#0〜ステージ#nのバタフライ演算をループ処理する構成としたものである。
バタフライ演算部61は、ステージ#0〜ステージ#nのバタフライ演算を行う。メモリ62は、バタフライ演算部61から出力されたステージ#0〜ステージ#nのバタフライ演算結果のデータを格納する。選択信号生成部64は、処理タイミングに基づいてセレクタ63を制御する選択信号を生成する。
セレクタ63は、選択信号生成部64で生成された選択信号に基づいて、バタフライ演算部61がステージ#0のバタフライ演算を行う場合には、サブキャリアマッピング部28から出力されたサブキャリアマッピングデータを選択してバタフライ演算部61へ出力する。セレクタ63は、選択信号生成部64で生成された選択信号に基づいて、バタフライ演算部61がステージ#1〜ステージ#nのバタフライ演算を行う場合には、メモリ62から読み出されたステージ#0〜ステージ#[n−1]のバタフライ演算結果のデータを選択してバタフライ演算部61へ出力する。
アドレス生成部65は、処理タイミングに基づいて、メモリ62にライトデータ(wdt)を書き込む際のライトアドレス(wad)、及びメモリ62からリードデータ(rdt)を読み出す際のリードアドレス(rad)を生成する。IFFT部29は、メモリ62から読み出されたステージ#nのバタフライ演算結果のデータをIFFT出力データとして出力する。
ここで、NIFFTは、IFFTサイズである。IFFT部29が逆高速フーリエ変換を例えば基数2で行う場合、バタフライ演算のステージ数は、IFFTサイズNIFFTを用いて、[log2NIFFT]と表される。例えば、NIFFTが16である場合、IFFT部29におけるバタフライ演算のステージ数は4となる。例えば、NIFFTが2048である場合、IFFT部29におけるバタフライ演算のステージ数は11となる。
また、NUL RBは、リソースブロック(RB:Resource Block)数で表されるシステム帯域幅である。NRB SCは、1リソースブロックあたりのサブキャリア数である。例えば1リソースブロックあたりのサブキャリア数が12であるとすると、NIFFTが2048であり、NUL RBが100である場合、システム帯域幅は20MHzとなる。
図12は、上記(1)式を満たす条件でのサブキャリアマッピング処理後のデータ配置例を示す模式図である。図12に示すように、メモリ35から読み出されたデータ、すなわちサブキャリアマッピング部28の前段の処理結果のデータは、指定された周波数割当リソースに対応した周波数領域のサブキャリアにマッピングされる。周波数割当リソースは、NIFFTの中央の[NUL RBNRB SC]の範囲内の連続した一領域に指定される。
サブキャリアマッピング部28の前段の処理結果のデータがマッピングされない周波数領域のサブキャリアには、ゼロがマッピングされる。便宜上、図12に示すサブキャリアマッピング例において、周波数が高い側の[NIFFT/2]をH(High)側部分とし、周波数が低い側の[NIFFT/2]をL(Low)側部分とする。また周波数割当リソースの中でH側部分に含まれるデータをaとし、L側部分に含まれるデータをbとする。データa及びデータbには、一つ以上のリソースブロックが含まれている。上記(1)式を満たす条件では、周波数の低い側からゼロ、データb、データa及びゼロの順にマッピングされる。
・(1)式を満たす場合の初段のバタフライ演算処理後のデータ配置例
図13及び図14は、上記(1)式を満たす条件での初段のバタフライ演算処理を説明する模式図である。初段のバタフライ演算では、回転因子が全て0である。従って、初段のバタフライ演算では、図13に示すように、周波数割当リソースのH側部分とL側部分との加算が行われる。また、図14に示すように、周波数割当リソースのH側部分からL側部分が減算される。
図13及び図14は、上記(1)式を満たす条件での初段のバタフライ演算処理を説明する模式図である。初段のバタフライ演算では、回転因子が全て0である。従って、初段のバタフライ演算では、図13に示すように、周波数割当リソースのH側部分とL側部分との加算が行われる。また、図14に示すように、周波数割当リソースのH側部分からL側部分が減算される。
図15は、上記(1)式を満たす条件での初段のバタフライ演算処理後のデータ配置例を示す模式図である。図15に示すように、初段のバタフライ演算処理後、図13に示す出力1(加算結果)が周波数の低い側に配置され、図14に示す出力2(減算結果)が周波数の高い側に配置される。従って、周波数の低い側からデータa、ゼロ、データb、データa、ゼロ及びデータ[−b]の順に配置される。
図16は、実施例2にかかる初段のバタフライ演算部の一例を示すブロック図である。図16に示す初段のバタフライ演算部は、例えば基数2のIFFTで、IFFTサイズNIFFTが例えば16の場合のものである。図16に示すように、初段のバタフライ演算部#0_51は、例えば8個のバタフライ演算器(But2)71を備えている。例えば16個の入力データx(0)〜x(15)のうち、x(0)〜x(2)及びx(13)〜x(15)にリソースがあり、x(3)〜x(12)はゼロであるとする。この場合、8個のバタフライ演算器71の出力データは、x(0)〜x(2)、x(13)〜x(15)、[−x(13)]〜[−x(15)]及びゼロとなる。
図17は、図16に示す例における入力データx(0)〜x(15)のデータ配置例を示す模式図である。図17に示すように、x(0)〜x(2)が図12のデータaに対応し、x(13)〜x(15)は図12のデータbに対応する。
図18及び図19は、図16及び図17に示す例における初段のバタフライ演算処理を説明する模式図である。回転因子が全て0であるので、図18に示すように、周波数割当リソースのH側部分とL側部分とが加算される。また、図19に示すように、周波数割当リソースのH側部分からL側部分が減算される。
図20は、図16及び図17に示す例における初段のバタフライ演算処理後のデータ配置例を示す模式図である。図20に示すように、例えば周波数の低い側からx(0)〜x(2)、ゼロ、ゼロ、x(13)〜x(15)、x(0)〜x(2)、ゼロ、ゼロ及び[−x(13)]〜[−x(15)]となる。
図21は、上記(3)式を満たす条件でのサブキャリアマッピング処理後のデータ配置例を示す模式図である。図21に示すように、上記(3)式を満たす条件では、周波数の低い側からゼロ、データb、データa及びゼロの順にマッピングされる。図21において、X、Y及びZは、上記(2)式で表される。
・(3)式を満たす場合の初段のバタフライ演算処理後のデータ配置例
図22及び図23は、上記(3)式を満たす条件での初段のバタフライ演算処理を説明する模式図である。上述したように、初段のバタフライ演算では、周波数割当リソースのH側部分とL側部分との加算(図22参照)及びH側部分からL側部分の減算(図23参照)が行われる。
図22及び図23は、上記(3)式を満たす条件での初段のバタフライ演算処理を説明する模式図である。上述したように、初段のバタフライ演算では、周波数割当リソースのH側部分とL側部分との加算(図22参照)及びH側部分からL側部分の減算(図23参照)が行われる。
図24は、上記(3)式を満たす条件での初段のバタフライ演算処理後のデータ配置例を示す模式図である。図24に示すように、初段のバタフライ演算処理後、図22に示す出力1(加算結果)が周波数の低い側に配置され、図23に示す出力2(減算結果)が周波数の高い側に配置されるので、周波数の低い側からデータa、データ[a+b]、データb、データa、データ[a−b]及びデータ[−b]の順に配置される。
ここで、MRBは、割り当てられるデータのリソースブロック長である。ceiling[]は、[]内の値に対して小数点以下を切り上げることを表す。例えば、NIFFTが2048であり、NUL RBが100(システム帯域幅:20MHz)である場合、上記(4)式を満たすMRBは、85以下である。
図25は、上記(3)式及び(4)式を満たす条件でのサブキャリアマッピング処理後のデータ配置例を示す模式図である。図25に示すように、上記(3)式及び(4)式を満たす条件では、周波数の低い側からゼロ、データb、データa及びゼロの順にマッピングされる。
・(3)式及び(4)式を満たす場合の初段のバタフライ演算処理後のデータ配置例
図26及び図27は、上記(3)式及び(4)式を満たす条件での初段のバタフライ演算処理を説明する模式図である。上述したように、初段のバタフライ演算では、周波数割当リソースのH側部分とL側部分との加算(図26参照)及びH側部分からL側部分の減算(図27参照)が行われる。
図26及び図27は、上記(3)式及び(4)式を満たす条件での初段のバタフライ演算処理を説明する模式図である。上述したように、初段のバタフライ演算では、周波数割当リソースのH側部分とL側部分との加算(図26参照)及びH側部分からL側部分の減算(図27参照)が行われる。
図28は、上記(3)式及び(4)式を満たす条件での初段のバタフライ演算処理後のデータ配置例を示す模式図である。図28に示すように、初段のバタフライ演算処理後、図26に示す出力1(加算結果)が周波数の低い側に配置され、図27に示す出力2(減算結果)が周波数の高い側に配置されるので、周波数の低い側からデータa、ゼロ、データb、データa、ゼロ及びデータ[−b]の順に配置される。
・無線通信方法の説明
図29は、実施例2にかかる無線通信方法を示すフローチャートである。図29に示すように、無線通信方法においてマッピング処理が開始されると、無線通信装置のサブキャリアマッピング部28に、周波数割当リソースに対応する周波数領域にマッピングされる周波数データ列が入力する(ステップS11)。
図29は、実施例2にかかる無線通信方法を示すフローチャートである。図29に示すように、無線通信方法においてマッピング処理が開始されると、無線通信装置のサブキャリアマッピング部28に、周波数割当リソースに対応する周波数領域にマッピングされる周波数データ列が入力する(ステップS11)。
サブキャリアマッピング部28の選択信号生成部44は、周波数データ列の各データのマッピング位置を計算し(ステップS12)、マッピング位置に基づいてセレクタ43の切り替えを制御する。セレクタ43は、周波数割当リソースに対応する周波数領域に、周波数データ列の各データ及びゼロを配置する(ステップS13)。そして、サブキャリアマッピング部28は、マッピングされたデータをIFFT部29へ出力し(ステップS14)、一連の処理を終了する。
(実施例3)
実施例3は、実施例2にかかる無線通信装置及び無線通信方法において、周波数割当リソースに対応する周波数領域のサブキャリアにデータを、IFFT処理の初段のバタフライ演算処理後のデータ配置となるようにマッピングするものである。以下の説明及び添付図面において、実施例2と同様の構成については同一の符号を付して重複する説明を省略する。
実施例3は、実施例2にかかる無線通信装置及び無線通信方法において、周波数割当リソースに対応する周波数領域のサブキャリアにデータを、IFFT処理の初段のバタフライ演算処理後のデータ配置となるようにマッピングするものである。以下の説明及び添付図面において、実施例2と同様の構成については同一の符号を付して重複する説明を省略する。
実施例3にかかる無線通信装置は、マッピング部の一例として例えば図30または図31に示すサブキャリアマッピング部28を備えている。図30には、上記(1)式を満たす場合、または上記(3)式及び(4)式を満たす場合のサブキャリアマッピング部28が示されている。図31には、上記(3)式を満たす場合のサブキャリアマッピング部28が示されている。
・サブキャリアマッピング部の説明
図30は、実施例3にかかるサブキャリアマッピング部の一例を示すブロック図である。図30に示すサブキャリアマッピング部28は、実施例2において説明したアドレス生成部41、タイミング生成部42、選択部の一例として例えばセレクタ43、及び選択信号生成部44の他に、第1の生成部の一例として例えば−1乗算部45を備えている。
図30は、実施例3にかかるサブキャリアマッピング部の一例を示すブロック図である。図30に示すサブキャリアマッピング部28は、実施例2において説明したアドレス生成部41、タイミング生成部42、選択部の一例として例えばセレクタ43、及び選択信号生成部44の他に、第1の生成部の一例として例えば−1乗算部45を備えている。
−1乗算部45は、メモリ35から読み出されたリードデータ(rdt)のうち、データbに[−1]を乗算して[−b]のデータを生成する。セレクタ43は、データa、データb、データ[−b]及びゼロを選択して、周波数割当リソースに対応する周波数領域のサブキャリアにマッピングする。サブキャリアマッピング部28から出力されるサブキャリアマッピングデータにおいては、周波数の低い側から順にデータa、ゼロ、データb、データa、ゼロ及びデータ[−b]が配置される。
上記(1)式を満たす場合のサブキャリアマッピングデータは、図15に示す通りとなる。上記(3)式及び(4)式を満たす場合のサブキャリアマッピングデータは、図28に示す通りとなる。
図31は、実施例3にかかるサブキャリアマッピング部の他の例を示すブロック図である。図31に示すサブキャリアマッピング部28は、図30に示す構成において、さらに、第2の生成部の一例として例えばa+b部(加算部)46、及び第3の生成部の一例として例えばa−b部(減算部)47を備えている。
a+b部46は、メモリ35から読み出されたaのリードデータ(rdt_a)とbのリードデータ(rdt_b)とを加算して[a+b]のデータを生成する。a−b部47は、aのリードデータ(rdt_a)からbのリードデータ(rdt_b)を減算して[a−b]のデータを生成する。
セレクタ43は、データa、データb、データ[a+b]、データ[a−b]及びゼロを選択して、周波数割当リソースに対応する周波数領域のサブキャリアにマッピングする。上記(3)式を満たす場合にサブキャリアマッピング部28から出力されるサブキャリアマッピングデータにおいては、図24に示すように、周波数の低い側から順にデータa、データ[a+b]、データb、データa、データ[a−b]及びデータ[−b]が配置される。図31に示すサブキャリアマッピング部28は、ゼロを割り当てることができるので、上記(1)式を満たす場合、または上記(3)式及び(4)式を満たす場合にも適用できる。
・IFFT部の説明
図32は、実施例3にかかるIFFT部の一例を示すブロック図である。図33は、実施例3にかかるIFFT部の他の例を示すブロック図である。実施例3にかかる無線通信装置は、演算部の一例として例えば図32または図33に示すIFFT部29を備えている。
図32は、実施例3にかかるIFFT部の一例を示すブロック図である。図33は、実施例3にかかるIFFT部の他の例を示すブロック図である。実施例3にかかる無線通信装置は、演算部の一例として例えば図32または図33に示すIFFT部29を備えている。
図32に示すIFFT部29では、実施例2の図10に示すIFFT部29に対して、ステージ#0のバタフライ演算が省略されている。すなわち、初段のバタフライ演算部#0、初段のバタフライ演算結果を格納するメモリ#0、及びメモリ#0に対するライトアドレス(wad)を生成するアドレス生成部#0が省略されている。
図33に示すIFFT部29では、実施例2の図11に示すIFFT部29において、バタフライ演算部61でステージ#0のバタフライ演算を行わないようになっている。すなわち、バタフライ演算部61は、実施例2において説明したステージ#0に該当するバタフライ演算を省略し、実施例2において説明したステージ#1〜ステージ#nに該当するバタフライ演算を行う。
・無線通信方法の説明
図34は、実施例3にかかる無線通信方法を示すフローチャートである。図34に示すように、無線通信方法においてマッピング処理が開始されると、無線通信装置のサブキャリアマッピング部28に、周波数割当リソースに対応する周波数領域にマッピングされる周波数データ列が入力する(ステップS21)。
図34は、実施例3にかかる無線通信方法を示すフローチャートである。図34に示すように、無線通信方法においてマッピング処理が開始されると、無線通信装置のサブキャリアマッピング部28に、周波数割当リソースに対応する周波数領域にマッピングされる周波数データ列が入力する(ステップS21)。
サブキャリアマッピング部28の選択信号生成部44は、周波数データ列の各データのマッピング位置を計算し(ステップS22)、マッピング位置に基づいてセレクタ43の切り替えを制御する。また、−1乗算部45は、データbに[−1]を乗じる。また、a+b部46は、データaにデータbを加える。また、a−b部47は、データaからデータbを減じる(ステップS23)。
セレクタ43は、周波数割当リソースに対応する周波数領域に、ステップS23での乗算及び加減算によって生成されたデータ列の各データを配置する。割り当てられるデータがない場合には、ゼロが配置される(ステップS24)。そして、サブキャリアマッピング部28は、マッピングされたデータをIFFT部29へ出力し(ステップS25)、一連の処理を終了する。
実施例3によれば、実施例1と同様の効果が得られる。例えば、IFFT部29での演算量が1ステージ分削減され、その削減割合は、[(log2NIFFT−1)/log2NIFFT]となる。NIFFTが2048である場合には、IFFT部29での演算量が約9%削減される。従って、IFFT部29の回路規模を縮小し、消費電力を削減し、処理の遅延を少なくすることができる。
また、バタフライ演算の各ステージ間にメモリが配置される構成のIFFT部29において、例えばNIFFTが2048であり、メモリに格納されるバタフライ演算結果のデータ(複素数値)がI(実数)及びQ(虚数)のそれぞれについて16ビットのデータであり、メモリがライト用とリード用の2面構成であるとする。この場合、初段のバタフライ演算結果を格納するメモリ#0を設けずに済むことによって、131072ビット(=[2048[NIFFT]×16[ビット]×2[I,Q]×2[面]])を削減することができる。この削減量は、サブキャリアマッピング部28において−1乗算部45やa+b部46やa−b部47が増えることによる処理の増加分に比べてはるかに大きい。
バタフライ演算の各ステージの処理をループ処理する構成のIFFT部29において、例えばNIFFTが2048であり、バタフライ演算部61内のバタフライ演算器の並列数が1であるとする。この場合、ステージ#0に該当するバタフライ演算を行わずに済むことによって、1024サイクル(=[2048[NIFFT]/1[バタフライ演算器並列数]/2[バタフライ演算器処理量]])分の処理を削減することができる。この削減量は、サブキャリアマッピング部28において−1乗算部45やa+b部46やa−b部47が増えることによる処理の増加分に比べてはるかに大きい。
上述した実施例1〜3に関し、さらに以下の付記を開示する。
(付記1)周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成する第1の生成部と、前記第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、前記第1の生成部で生成された前記第3データ、及びゼロを選択する選択部と、を備えたマッピング部を有し、前記マッピング部は、周波数割当リソースに対応する周波数領域に、前記選択部で選択されて出力された前記第1データ、前記第2データ、前記第3データ及びゼロをマッピングすることを特徴とする無線通信装置。
(付記2)前記マッピング部は、周波数の低い側から、前記第2データ、ゼロ、前記第1データ、前記第2データ、ゼロ及び前記第3データの順にマッピングすることを特徴とする付記1に記載の無線通信装置。
(付記3)前記マッピング部は、前記第2データに前記第1データを加算した第4データを生成する第2の生成部と、前記第2データから前記第1データを減算した第5データを生成する第3の生成部と、をさらに備え、前記選択部は、前記第1データ、前記第2データ、前記第3データ、前記第2の生成部で生成された前記第4データ、及び前記第3の生成部で生成された前記第5データを選択し、前記マッピング部は、周波数割当リソースに対応する周波数領域に、前記選択部で選択されて出力された前記第1データ、前記第2データ、前記第3データ、前記第4データ及び前記第5データをマッピングすることを特徴とする付記1に記載の無線通信装置。
(付記4)前記マッピング部は、周波数の低い側から、前記第2データ、前記第4データ、前記第1データ、前記第2データ、前記第5データ及び前記第3データの順にマッピングすることを特徴とする付記3に記載の無線通信装置。
(付記5)前記マッピング部で周波数割当リソースに対応する周波数領域にマッピングされたデータに対して複数段のバタフライ演算を行う演算部、をさらに備えることを特徴とする付記1〜4のいずれか一つに記載の無線通信装置。
(付記6)周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成し、周波数割当リソースに対応する周波数領域に、前記第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、前記第3データ及びゼロをマッピングすることを特徴とする無線通信方法。
(付記7)周波数の低い側から、前記第2データ、ゼロ、前記第1データ、前記第2データ、ゼロ及び前記第3データの順にマッピングすることを特徴とする付記6に記載の無線通信方法。
(付記8)前記第2データに前記第1データを加算した第4データを生成し、前記第2データから前記第1データを減算した第5データを生成し、周波数割当リソースに対応する周波数領域に、前記第1データ、前記第2データ、前記第3データ、前記第4データ及び前記第5データをマッピングすることを特徴とする付記6に記載の無線通信方法。
(付記9)周波数の低い側から、前記第2データ、前記第4データ、前記第1データ、前記第2データ、前記第5データ及び前記第3データの順にマッピングすることを特徴とする付記8に記載の無線通信方法。
(付記10)周波数割当リソースに対応する周波数領域にマッピングされたデータに対して複数段のバタフライ演算を行うことを特徴とする付記6〜9のいずれか一つに記載の無線通信方法。
1,28 マッピング部
2,45 第1の生成部
3,43 選択部
46 第2の生成部
47 第3の生成部
29 演算部
2,45 第1の生成部
3,43 選択部
46 第2の生成部
47 第3の生成部
29 演算部
Claims (6)
- 周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成する第1の生成部と、
前記第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、前記第1の生成部で生成された前記第3データ、及びゼロを選択する選択部と、
を備えたマッピング部を有し、
前記マッピング部は、周波数割当リソースに対応する周波数領域に、前記選択部で選択されて出力された前記第1データ、前記第2データ、前記第3データ及びゼロをマッピングすることを特徴とする無線通信装置。 - 前記マッピング部は、周波数の低い側から、前記第2データ、ゼロ、前記第1データ、前記第2データ、ゼロ及び前記第3データの順にマッピングすることを特徴とする請求項1に記載の無線通信装置。
- 前記マッピング部は、
前記第2データに前記第1データを加算した第4データを生成する第2の生成部と、
前記第2データから前記第1データを減算した第5データを生成する第3の生成部と、
をさらに備え、
前記選択部は、前記第1データ、前記第2データ、前記第3データ、前記第2の生成部で生成された前記第4データ、及び前記第3の生成部で生成された前記第5データを選択し、
前記マッピング部は、周波数割当リソースに対応する周波数領域に、前記選択部で選択されて出力された前記第1データ、前記第2データ、前記第3データ、前記第4データ及び前記第5データをマッピングすることを特徴とする請求項1に記載の無線通信装置。 - 前記マッピング部は、周波数の低い側から、前記第2データ、前記第4データ、前記第1データ、前記第2データ、前記第5データ及び前記第3データの順にマッピングすることを特徴とする請求項3に記載の無線通信装置。
- 前記マッピング部で周波数割当リソースに対応する周波数領域にマッピングされたデータに対して複数段のバタフライ演算を行う演算部、をさらに備えることを特徴とする請求項1〜4のいずれか一つに記載の無線通信装置。
- 周波数割当リソースに対応する周波数領域にマッピングされる第1データに対して符号を反転した第3データを生成し、
周波数割当リソースに対応する周波数領域に、前記第1データ、周波数割当リソースに対応する周波数領域にマッピングされる第2データ、前記第3データ及びゼロをマッピングすることを特徴とする無線通信方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161012A JP2013026901A (ja) | 2011-07-22 | 2011-07-22 | 無線通信装置及び無線通信方法 |
US13/447,747 US20130021985A1 (en) | 2011-07-22 | 2012-04-16 | Radio communication apparatus and radio communication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011161012A JP2013026901A (ja) | 2011-07-22 | 2011-07-22 | 無線通信装置及び無線通信方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013026901A true JP2013026901A (ja) | 2013-02-04 |
Family
ID=47555693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011161012A Withdrawn JP2013026901A (ja) | 2011-07-22 | 2011-07-22 | 無線通信装置及び無線通信方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130021985A1 (ja) |
JP (1) | JP2013026901A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2971672B1 (en) * | 2013-03-15 | 2018-09-26 | United Technologies Corporation | Gas turbine engine with air-oil cooler oil tank |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE602004006537T2 (de) * | 2004-01-06 | 2008-01-31 | International Business Machines Corp. | Modulation und demodulation von ofdm-signalen |
US7876806B2 (en) * | 2005-03-24 | 2011-01-25 | Interdigital Technology Corporation | Orthogonal frequency division multiplexing-code division multiple access system |
US20070206559A1 (en) * | 2006-02-11 | 2007-09-06 | Samsung Electronics Co., Ltd. | Method and apparatus for allocating transmission resources and signaling the allocated transmission resources for frequency diversity |
CN101527700B (zh) * | 2008-03-05 | 2012-04-25 | 华为技术有限公司 | 正交频分多址系统中反向接入信道rach信号的接收方法及装置 |
JP2009272683A (ja) * | 2008-04-30 | 2009-11-19 | Toshiba Corp | 無線通信装置 |
KR101497154B1 (ko) * | 2008-06-26 | 2015-03-02 | 엘지전자 주식회사 | Sc-fdma 시스템에서 전송 다이버시티를 이용한 데이터 전송장치 및 방법 |
US8406113B2 (en) * | 2008-10-17 | 2013-03-26 | Freescale Semiconductor, Inc. | Peak-to-average reduction of SC-FDMA signals with frequency mask |
-
2011
- 2011-07-22 JP JP2011161012A patent/JP2013026901A/ja not_active Withdrawn
-
2012
- 2012-04-16 US US13/447,747 patent/US20130021985A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130021985A1 (en) | 2013-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU2019200710B2 (en) | Multi-user code division multiple access communication method, and corresponding transmitter and receiver | |
US10727897B2 (en) | Non-orthogonal multiple access wireless communications methods and apparatus thereof | |
US11606238B2 (en) | Sequence-based signal processing method and signal processing apparatus | |
WO2018126917A1 (zh) | 传输参考信号的方法、设备和系统 | |
CN103314631A (zh) | 探测参考信号的发送方法、基站和用户设备 | |
CN111431686B (zh) | 信号处理的方法和装置 | |
JP2007221596A (ja) | 高速フーリエ変換装置、ofdm通信装置、及びofdm通信のサブキャリア割当方法 | |
CN111737638A (zh) | 基于傅里叶变换的数据处理方法及相关装置 | |
CN111262807B (zh) | 一种数据流复用的方法及终端 | |
TWI704787B (zh) | 一種上行控制通道傳輸方法及裝置 | |
CN110098891B (zh) | 交织方法和交织装置 | |
JP2013026901A (ja) | 無線通信装置及び無線通信方法 | |
JP4727545B2 (ja) | 無線送信機、無線送信方法、無線通信システム、そのプログラムおよびifft演算回路 | |
WO2011102291A1 (ja) | 高速フーリエ変換回路 | |
CN112600785B (zh) | 基于序列的信号处理方法与装置 | |
KR100557160B1 (ko) | 고속 퓨리에 변환을 이용한 혼합-기수 방식의 변조 장치 | |
US20220239331A1 (en) | Non-Orthogonal Multiple Access Wireless Communications Methods And Apparatus Thereof | |
CN102405602A (zh) | 用于生成伪随机序列数据的数据序列的生成方法及设备 | |
CN115567183B (zh) | 一种m序列生成方法及装置 | |
KR100874006B1 (ko) | Dft 장치 및 그 제어 방법 | |
CN115276937A (zh) | 探测参考信号的发送方法、装置、终端及存储介质 | |
CN115695126A (zh) | 一种数据传输方法及相关装置 | |
CN112491445A (zh) | 一种工业控制总线信噪比计算方法 | |
JP2007036931A (ja) | マルチキャリア送信装置 | |
KR20190093018A (ko) | Ofdm 송신기를 위한 ifft 입력 제어 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141007 |