JP2013016764A - Semiconductor element mounting member - Google Patents
Semiconductor element mounting member Download PDFInfo
- Publication number
- JP2013016764A JP2013016764A JP2011150500A JP2011150500A JP2013016764A JP 2013016764 A JP2013016764 A JP 2013016764A JP 2011150500 A JP2011150500 A JP 2011150500A JP 2011150500 A JP2011150500 A JP 2011150500A JP 2013016764 A JP2013016764 A JP 2013016764A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer pattern
- plating
- conductive
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
Description
本発明は半導体素子搭載用部材に関する。 The present invention relates to a semiconductor element mounting member.
近年、半導体パッケージの小型化を図るため、電気鋳造(電鋳)の製造工程を利用した半導体装置の製造方法が提案されている(例えば、特許文献1及び2参照)。
特許文献1には、支持基板上に、互いに離間する2つの導電部材を複数形成する工程、該導電部材の間に遮光性樹脂からなる基体を設ける工程、導電部材上に光半導体素子を載置させる工程、光半導体素子を透光性樹脂からなる封止部材で被覆する工程、及び支持基板を除去後、光半導体装置を個片化する工程を有する光半導体装置の製造方法について開示されている。
また、特許文献2では、図1C及び図1Dを用いて、発光装置の製造方法について詳細に開示されている。特許文献1及び2によれば、薄型で耐熱性に優れた発光装置を歩留まり良く製造することができるとされている。
In recent years, in order to reduce the size of a semiconductor package, a method for manufacturing a semiconductor device using an electroforming (electroforming) manufacturing process has been proposed (see, for example,
In
In Patent Document 2, a method for manufacturing a light emitting device is disclosed in detail with reference to FIGS. 1C and 1D. According to
しかしながら、上記のような方法で作製された半導体装置では、以下のような問題点がある。
(1)遮光性樹脂からなる基体の形成方法として、トランスファモールド法が挙げられているが(特許文献2、段落0031)、通常、金型との離型性を付与させるため離型剤が含有されており導電部材となる金属との密着性が弱い。しかも、導電部材の下面から導電部材の最上層の鍍金までの距離が短いため、半導体装置の耐吸湿性が低下し半導体装置の絶縁信頼性が劣る。特に、導電部材の最上層にAg鍍金を施した場合、Ag鍍金が変色し易く光量の劣化、及び色目の変化が大きい。
(2)遮光性樹脂からなる基体と導電部材となる金属との密着性が弱いため、導電部材の半導体装置からの脱落を防ぐため、導電部材の側面に突起部を設けている(特許文献1、段落〔0032〕、〔0036〕、〔0061〕)。そのため、導電部材の下面から突起部までの鍍金厚を厚くし、かつ突起部を大きくして、導電部材の下面から導電部材の最上層の鍍金までの距離を長くする必要があり、半導体装置の薄型化及び微細化に限界があった。また、導電部材側面に突起部があるため、基体形成時に基体形成用の樹脂材料が充填し難い。
(3)導電部材の表面が鍍金の自由析出面であるため表面の平滑性に劣り、導電性ワイヤの接続作業性が低い。また導電部材表面の平滑性が劣るため金型の封止性が悪く、基体形成時に基体を構成する樹脂材料が導電部材の上面に染み出す。
(4)支持基板上の金属層と導電部材の密着性が弱いため、基体形成時に樹脂材料が金属層と導電部材の間に入り込む。
(5)導電部材表面全面に接続用鍍金を施す必要があるため、接続用鍍金に変色し易いAg鍍金を施した場合、色目の変化が大きい。
(6)外部接続する導電部材の下面が半導体装置から突出しないため、半導体装置の実装後の外部接続部分が剪断力に対して弱く外部接続の信頼性には限界があった。
(7)導電部材最表面全面に高価な接続用鍍金を施す必要があるためコスト高となる。また、導電部材パターンの形成がフォトリソ法であり、製品毎にパターンを形成する必要があるため、多大な費用がかかる。さらに、ロールツーロールの対応が困難であり、生産性に劣る。
However, the semiconductor device manufactured by the above method has the following problems.
(1) Although a transfer mold method is mentioned as a method for forming a substrate made of a light-shielding resin (Patent Document 2, Paragraph 0031), it usually contains a release agent in order to impart releasability with a mold. The adhesiveness with the metal used as the conductive member is weak. In addition, since the distance from the lower surface of the conductive member to the plating on the uppermost layer of the conductive member is short, the moisture absorption resistance of the semiconductor device is lowered and the insulation reliability of the semiconductor device is poor. In particular, when Ag plating is applied to the uppermost layer of the conductive member, the Ag plating is easily discolored, and the deterioration of the light amount and the change in color are large.
(2) Since the adhesion between the substrate made of a light-shielding resin and the metal serving as the conductive member is weak, a protrusion is provided on the side surface of the conductive member in order to prevent the conductive member from falling off the semiconductor device (Patent Document 1). , Paragraphs [0032], [0036], [0061]). Therefore, it is necessary to increase the thickness of the plating from the lower surface of the conductive member to the protruding portion and to increase the protruding portion to increase the distance from the lower surface of the conductive member to the uppermost plating of the conductive member. There were limits to thinning and miniaturization. In addition, since there is a protrusion on the side surface of the conductive member, it is difficult to fill the resin material for forming the substrate when forming the substrate.
(3) Since the surface of the conductive member is a plating free precipitation surface, the surface is inferior in smoothness and the connection workability of the conductive wire is low. Moreover, since the smoothness of the surface of the conductive member is inferior, the mold sealing property is poor, and the resin material constituting the substrate oozes out from the upper surface of the conductive member when forming the substrate.
(4) Since the adhesion between the metal layer on the support substrate and the conductive member is weak, the resin material enters between the metal layer and the conductive member when the base is formed.
(5) Since it is necessary to apply a connection plating to the entire surface of the conductive member, the color change is large when an Ag plating that is easily discolored is applied to the connection plating.
(6) Since the lower surface of the conductive member to be externally connected does not protrude from the semiconductor device, the external connection portion after mounting the semiconductor device is weak against shearing force, and the reliability of external connection is limited.
(7) Since expensive connection plating needs to be applied to the entire outermost surface of the conductive member, the cost increases. In addition, the formation of the conductive member pattern is a photolithographic method, and it is necessary to form a pattern for each product, so that a great expense is required. Furthermore, it is difficult to handle roll-to-roll, resulting in poor productivity.
また、特許文献3及び4には、上記問題点の(6)の改善の一手法が記載されている。 Patent Documents 3 and 4 describe one method for improving the above problem (6).
本発明は、上記問題点に鑑み、熱伝導性及び信頼性に優れ、かつ薄型化が可能な半導体素子搭載用部材を提供することを目的とする。 In view of the above problems, an object of the present invention is to provide a semiconductor element mounting member that is excellent in thermal conductivity and reliability and can be thinned.
本発明者らは、前記目的を達成するために鋭意研究を重ねた結果、以下に示す特定の構成を採用することにより、上記課題を解決し得ることを見出し、本発明を完成するに至った。 As a result of intensive studies to achieve the above object, the present inventors have found that the above-mentioned problems can be solved by adopting the following specific configuration, and have completed the present invention. .
すなわち、本発明は、下記の通りである。
[1] 剥離性基材及び粘着剤層を含むキャリア基材の前記粘着材層側に、導電性金属層パターンを有する半導体素子搭載用部材であって、該部材の金属層パターン側からの平面視において、該金属層パターンの最外周部が、該金属層パターンと該粘着剤層が接する部分より、外側にせり出している断面形状を有することを特徴とする半導体素子搭載用部材。
[2] 前記金属層パターンが、前記キャリア基材側と反対側の面に、最外周よりも内側に略平坦な面を有する台座状の凸部を有する[1]に記載の半導体素子搭載用部材。
[3] 前記金属層パターンが、前記キャリア基材を剥離した際に、剥離面側に突出するように配される[1]又は[2]に記載の半導体素子搭載用部材。
[4] 前記金属層パターン上に金属めっき層を有する[1]〜[3]のいずれかに記載の半導体素子搭載用部材。
That is, the present invention is as follows.
[1] A semiconductor element mounting member having a conductive metal layer pattern on the pressure-sensitive adhesive layer side of a carrier base material including a peelable base material and a pressure-sensitive adhesive layer, and a plane from the metal layer pattern side of the member The member for mounting a semiconductor element, wherein the outermost peripheral portion of the metal layer pattern has a cross-sectional shape protruding outward from a portion where the metal layer pattern and the pressure-sensitive adhesive layer are in contact with each other.
[2] The semiconductor element mounting according to [1], wherein the metal layer pattern has a pedestal-shaped convex portion having a substantially flat surface inside the outermost periphery on a surface opposite to the carrier base material side. Element.
[3] The semiconductor element mounting member according to [1] or [2], wherein the metal layer pattern is disposed so as to protrude toward a peeling surface when the carrier base material is peeled off.
[4] The semiconductor element mounting member according to any one of [1] to [3], which has a metal plating layer on the metal layer pattern.
本発明によれば、熱伝導性及び接続信頼性に優れ、かつ薄膜化が可能な半導体素子搭載用部材を提供することができる。
また、下記のような効果を奏することができる。
(1)導電性金属層パターンの表面が平坦であり、導電性ワイヤの接続作業性が向上できる。
(2)導電部材にソルダーレジスト等の硬化性樹脂を塗布することにより、半導体パッケージ外部から導電性金属層パターンに沿った接続用めっきまでの距離が増大し接続用鍍金に変色し易いAg鍍金を施した場合でも色目の変化が小さい。
(3)導電部材最表面の必要な部分にのみ高価な接続用鍍金を施せば良いため、費用の低減が図れる。
(4)外部接続する導電部材の下面が半導体装置から突出しているため、外部接続部分について半導体装置の面方向の剪断力に対して外部接続の信頼性が向上する。
(5)製品毎に導電部材パターンを形成する必要がないため、ロールツーロールにより製造することができ、生産性に優れるとともに、製品毎に導電部材パターンを形成する必要がないため、費用の低減が図れる。
ADVANTAGE OF THE INVENTION According to this invention, the member for semiconductor element mounting which is excellent in thermal conductivity and connection reliability, and can be reduced in thickness can be provided.
In addition, the following effects can be obtained.
(1) The surface of the conductive metal layer pattern is flat, and the connection workability of the conductive wire can be improved.
(2) By applying a curable resin such as a solder resist to the conductive member, the distance from the outside of the semiconductor package to the connection plating along the conductive metal layer pattern is increased, and an Ag plating that is easily discolored into a connection plating is formed. Even when applied, the color change is small.
(3) Since it is only necessary to apply an expensive connection plating only to a necessary portion of the outermost surface of the conductive member, the cost can be reduced.
(4) Since the lower surface of the electrically connected conductive member protrudes from the semiconductor device, the reliability of the external connection is improved with respect to the shearing force in the surface direction of the semiconductor device at the external connection portion.
(5) Since it is not necessary to form a conductive member pattern for each product, it can be manufactured by roll-to-roll, and it is excellent in productivity, and it is not necessary to form a conductive member pattern for each product, thus reducing costs. Can be planned.
(半導体素子搭載用部材)
本発明の半導体素子搭載用部材について、以下、図を用いて詳細に説明する。
本発明の半導体素子搭載用部材は、図5(h)の符号10で示すように、剥離性基材11及び粘着剤層12を含むキャリア基材37の粘着材層12側に、導電性金属層パターン14を有する。そして、当該部材の金属層パターン14側からの平面視において、金属層パターン14の最外周部が、金属層パターン14と粘着剤層12が接する部分より、外側にせり出している断面形状を有する。かかる形状とすることで、例えば、図6(k)及び図6(k’)に示すように、金属層パターン13及び14が部分的に露出部を有するように、その周縁部17を絶縁部15で覆うことで、導電性金属層パターン14の脱落を防止することができる。また、導電性金属層パターンのめっき厚を薄くすることができ、半導体装置の更なる薄型化、導電性金属層パターンの更なる微細線化が可能となる。さらに、導電性金属層パターンとの密着が強い硬化性樹脂で覆うことによって、半導体装置の耐吸湿性が向上し、半導体装置の絶縁信頼性の向上を図ることができる。
また、金属層パターン14は、最外周よりも内側に略平坦な面を有する台座状の凸部19を有することが好ましい。該部分が略平坦であることによって、半導体素子の搭載や導電性ワイヤなどを用いた電気的接続が容易となる。
(Semiconductor element mounting member)
The semiconductor element mounting member of the present invention will be described below in detail with reference to the drawings.
The semiconductor element mounting member of the present invention has a conductive metal on the
Moreover, it is preferable that the
(剥離性基材)
剥離性基材11はその上に形成される導電性金属層パターン及び絶縁部を構成する硬化性樹脂などに対して、半導体装置作製過程において十分な密着性を有しつつ、剥離する際に剥離しやすいものであることが要求される。特に、後に記載する、リフレクター部材の設置工程及びリフレクター部材の硬化工程で、通常150℃、30分程度の熱履歴を受け、また、封止樹脂の硬化工程では、通常150℃以上の高温で少なくとも10分以上の熱履歴を受けるが、このような熱履歴を受けた後でも剥離性基材を剥離する必要がある。そのためには、剥離性基材はその上に形成される導電性金属層パターン及び絶縁部を構成する硬化性樹脂などに対する密着強度が適切である必要がある。
本発明においては、剥離性基材(必要に応じて設けられる粘着剤層を含む)の接着性は、導電性金属層パターンの剥離性基材に対する密着強度が、25℃における90度ピール強度で、0.05〜5kN/mであることが好ましく、0.1〜3kN/mであることがさらに好ましい。
なお、ここで、25℃における90度ピール強度の測定は、JIS Z 0237の90度引き剥がし法に準拠するものであり、具体的には、25℃において、毎分270〜330mm、好ましくは毎分300mmの速さで剥離性基材を引き剥がす際の90度ピール強度を測定するものとし、例えば、90度剥離試験機(テスタ産業製)を使用することができる。
(Peelable substrate)
The
In the present invention, the adhesiveness of the peelable substrate (including the pressure-sensitive adhesive layer provided as necessary) is such that the adhesion strength of the conductive metal layer pattern to the peelable substrate is 90 ° peel strength at 25 ° C. 0.05 to 5 kN / m, and more preferably 0.1 to 3 kN / m.
Here, the measurement of 90 degree peel strength at 25 ° C. is based on the JIS Z 0237 90 degree peeling method. Specifically, at 25 ° C., 270 to 330 mm per minute, preferably every hour. The 90-degree peel strength when the peelable substrate is peeled off at a speed of 300 mm can be measured. For example, a 90-degree peel tester (manufactured by Tester Sangyo) can be used.
本発明における剥離性基材の材料としては、上述のような剥離性を有するものであれば特に限定されず、例えば、ガラス、プラスチック等からなる板、プラスチックフィルム、プラスチックシート、金属シートが挙げられる。
ガラスとしては、ソーダガラス、無アルカリガラス、強化ガラス等のガラスを使用することができる。
The material of the peelable substrate in the present invention is not particularly limited as long as it has the above-described peelability, and examples thereof include a plate made of glass, plastic, a plastic film, a plastic sheet, and a metal sheet. .
As the glass, glass such as soda glass, non-alkali glass, and tempered glass can be used.
また、プラスチックとしては、ポリスチレン樹脂、アクリル樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂、ポリ塩化ビニル樹脂、ポリ塩化ビニリデン樹脂、ポリエチレン樹脂、ポリプロピレン樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂、ポリアリレート樹脂、ポリアセタール樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂などの熱可塑性ポリエステル樹脂、酢酸セルロース樹脂、フッ素樹脂、ポリスルホン樹脂、ポリエーテルスルホン樹脂、ポリメチルペンテン樹脂、ポリウレタン樹脂、フタル酸ジアリル樹脂などの熱可塑性樹脂、エポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂などの熱硬化性樹脂が挙げられる。 Plastics include polystyrene resin, acrylic resin, polymethyl methacrylate resin, polycarbonate resin, polyvinyl chloride resin, polyvinylidene chloride resin, polyethylene resin, polypropylene resin, polyimide resin, polyamide resin, polyamideimide resin, polyetherimide resin. , Polyether ether ketone resin, polyarylate resin, polyacetal resin, polybutylene terephthalate resin, polyethylene terephthalate resin, polyethylene naphthalate resin and other thermoplastic polyester resins, cellulose acetate resin, fluororesin, polysulfone resin, polyethersulfone resin, poly Thermoplastic resins such as methylpentene resin, polyurethane resin, diallyl phthalate resin, epoxy resin, phenol resin, melamine resin Include thermosetting resins such as urea resins.
また、金属シートに用いられる金属としては、銅、アルミニウム、ステンレス、ニッケル、鉄、チタン等の金属並びにこれらの合金(42アロイ等)が挙げられる。これらのうち、ステンレス鋼(SUS)が好ましく、オーステナイト系、フェライト系、マルテンサイト系等、種々のステンレスを好適に用いることができる。さらに、導電性金属層パターンを構成する材料が銅である場合、オーステナイト系のステンレスであるSUS304が、線膨張係数が銅とほぼ同等であるため、特に好ましい(SUS304の線膨張係数:17.3×10-6/K)。線膨張係数が同等であると、熱履歴を受けても歪みが発生し難いからである。 Moreover, as a metal used for a metal sheet, metals, such as copper, aluminum, stainless steel, nickel, iron, titanium, and these alloys (42 alloy etc.) are mentioned. Among these, stainless steel (SUS) is preferable, and various stainless steels such as austenite, ferrite, and martensite can be suitably used. Further, when the material constituting the conductive metal layer pattern is copper, SUS304, which is an austenitic stainless steel, is particularly preferable because its linear expansion coefficient is almost equal to copper (SUS304 linear expansion coefficient: 17.3). × 10 −6 / K). This is because if the linear expansion coefficients are the same, distortion hardly occurs even when the thermal history is received.
剥離性基材の厚さについては特に制限はないが10μm〜1mmが好ましい。該厚さが10μm以上であると、半導体素子搭載用部材をロールツーロール方式で製造する場合、搬送工程における取扱い性の点で有利である。一方、1mm以下であると基材にカールが発生しにくく、ロール品の場合に巻き癖がつきにくい。以上の観点から、剥離性基材の厚さは、20μm〜0.5mmがさらに好ましい。また、枚葉形態での搬送が必要となる場合には、剥離性基材にはある程度以上の剛性が要求されるので、基材の厚さは50μm以上であることがより好ましい。 Although there is no restriction | limiting in particular about the thickness of a peelable base material, 10 micrometers-1 mm are preferable. When the thickness is 10 μm or more, when the semiconductor element mounting member is manufactured by a roll-to-roll method, it is advantageous in terms of handling in the transport process. On the other hand, when it is 1 mm or less, curling is unlikely to occur on the base material, and curling is difficult to occur in the case of a roll product. From the above viewpoint, the thickness of the peelable substrate is more preferably 20 μm to 0.5 mm. Further, when it is necessary to transport in a single wafer form, the peelable substrate is required to have a certain degree of rigidity, and therefore, the thickness of the substrate is more preferably 50 μm or more.
剥離性基材は導電性金属層パターンを貼り付けた後の反りを低減するために、封止工程での熱履歴を受けた前後の収縮量の変化率が1%以下であることが好ましく、0.1%以下であることがさらに好ましい。また、20〜200℃における線膨張係数が3.0×10-5/K以下のものであることが好ましく、2.5×10-5/K以下のものであることがより好ましく、2.0×10-5/K以下のものであることがさらに好ましく、導電性金属層パターンを構成する導電性金属の線膨張係数に等しいかほぼ等しいことが特に好ましい。線膨張係数の観点からは、剥離性基材の材料として、上記金属材料を選択することが、剥離性基材と導電性金属層パターンとの線膨張係数を近づけやすく、本発明に係る半導体素子搭載接続用配線基材の反りを低減できる点で有利である。
また、剥離性基材は、半導体素子搭載用部材又は半導体装置の製造に際して、該基材の反りを緩和するために該基材にスリット、溝、波形状の加工を施してもよい。
In order to reduce the warp after the peelable substrate is attached with the conductive metal layer pattern, the rate of change in the amount of shrinkage before and after receiving the thermal history in the sealing step is preferably 1% or less, More preferably, it is 0.1% or less. The linear expansion coefficient at 20 to 200 ° C. is preferably 3.0 × 10 −5 / K or less, more preferably 2.5 × 10 −5 / K or less. It is more preferably 0 × 10 −5 / K or less, and particularly preferably equal to or substantially equal to the linear expansion coefficient of the conductive metal constituting the conductive metal layer pattern. From the viewpoint of the coefficient of linear expansion, selecting the metal material as the material of the peelable substrate makes it easy to bring the coefficient of linear expansion between the peelable substrate and the conductive metal layer pattern close, and the semiconductor element according to the present invention This is advantageous in that the warp of the wiring substrate for mounting connection can be reduced.
Further, the peelable base material may be subjected to slits, grooves, and corrugations in order to alleviate the warpage of the base material when manufacturing the semiconductor element mounting member or the semiconductor device.
(粘着剤層)
前記剥離性基材は、適度な密着性と剥離性を有していることが必要であるが、換言すれば適度な接着性を有していることが必要である。そのためには、剥離性基材を構成する材料自体が必要な接着性を有していてもよいが、剥離性基材11上に適切な粘着剤層12を積層して適度な粘着性を付与する。このように剥離性基材が粘着剤層を有する場合には、後述する剥離性基材の剥離工程で、剥離性基材とともに粘着剤層も剥離される。したがって、剥離性基材は粘着剤に対して密着性が十分高いことが好ましい。密着性が低いと、後述する半導体装置の製造過程で、剥離性基材を剥離しようとしたときに、粘着剤層を残したまま、剥離性基材だけが剥離するためである。
(Adhesive layer)
Although the said peelable base material needs to have moderate adhesiveness and peelability, in other words, it needs to have moderate adhesiveness. For that purpose, the material constituting the peelable substrate itself may have the necessary adhesiveness, but an appropriate pressure-
粘着剤層に用いる材料としては、熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線の照射で硬化する樹脂(以下「活性エネルギー線硬化性樹脂」と称する)等を使用することができる。前記活性エネルギー線硬化性樹脂は熱による硬化も併用することができる。前記熱可塑性樹脂、熱硬化性樹脂、活性エネルギー線硬化性樹脂の重量平均分子量は、500以上のものを使用することが好ましい。分子量が500以上であると、十分な樹脂の凝集力が確保され、金属との接着性が十分得られるからである。以下、粘着剤層に用いる材料を粘着剤と記載する場合がある。 As a material used for the pressure-sensitive adhesive layer, a thermoplastic resin, a thermosetting resin, a resin that is cured by irradiation with active energy rays (hereinafter referred to as “active energy ray-curable resin”), or the like can be used. The active energy ray-curable resin can be used in combination with curing by heat. The thermoplastic resin, thermosetting resin, and active energy ray curable resin preferably have a weight average molecular weight of 500 or more. This is because when the molecular weight is 500 or more, sufficient cohesive strength of the resin is ensured and sufficient adhesion to the metal can be obtained. Hereinafter, the material used for an adhesive layer may be described as an adhesive.
粘着剤層に用いる熱可塑性樹脂としては、天然ゴム、ポリイソプレン、ポリ−1,2−ブタジエン、ポリイソブテン、ポリブテン、ポリ−2−ヘプチル−1,3−ブタジエン、ポリ−2−t−ブチル−1,3−ブタジエン、ポリ−1,3−ブタジエン等の(ジ)エン類;ポリオキシエチレン、ポリオキシプロピレン、ポリビニルエチルエーテル、ポリビニルヘキシルエーテル、ポリビニルブチルエーテル等のポリエーテル類;ポリビニルアセテート、ポリビニルプロピオネート等のポリエステル類;ポリウレタン;エチルセルロース;ポリ塩化ビニル;ポリ(メタ)アクリロニトリル;ポリスルホン;ポリスルフィド;フェノキシ樹脂;ポリメチル(メタ)アクリレート、ポリエチル(メタ)アクリレート、ポリイソプロピル(メタ)アクリレート、ポリブチル(メタ)アクリレート、ポリ−t−ブチル(メタ)アクリレート、ポリ−2−エチルヘキシル(メタ)アクリレート、ポリ−3−エトキシプロピル(メタ)アクリレート、ポリオキシカルボニルテトラ(メタ)アクリレート、ポリドデシル(メタ)アクリレート、ポリテトラデシル(メタ)アクリレート、ポリ−n−プロピル(メタ)アクリレート、ポリ−3,3,5−トリメチルシクロヘキシル(メタ)アクリレート、ポリ−2−ニトロ−2−メチルプロピル(メタ)アクリレート、ポリ−1,1−ジエチルプロピル(メタ)アクリレート等のポリ(メタ)アクリル酸エステルが使用可能である。これらのポリマーを構成するモノマーは、必要に応じて、2種以上共重合させて得られるコポリマーとして用いてもよいし、以上のポリマー又はコポリマーを2種類以上ブレンドして使用することも可能である。 Examples of the thermoplastic resin used for the adhesive layer include natural rubber, polyisoprene, poly-1,2-butadiene, polyisobutene, polybutene, poly-2-heptyl-1,3-butadiene, and poly-2-t-butyl-1. (Di) enes such as 1,3-butadiene and poly-1,3-butadiene; polyethers such as polyoxyethylene, polyoxypropylene, polyvinyl ethyl ether, polyvinyl hexyl ether and polyvinyl butyl ether; polyvinyl acetate and polyvinyl propio Polyesters such as Nate; polyurethane; ethyl cellulose; polyvinyl chloride; poly (meth) acrylonitrile; polysulfone; polysulfide; phenoxy resin; polymethyl (meth) acrylate, polyethyl (meth) acrylate, polyisopropyl (meth) acrylic , Polybutyl (meth) acrylate, poly-t-butyl (meth) acrylate, poly-2-ethylhexyl (meth) acrylate, poly-3-ethoxypropyl (meth) acrylate, polyoxycarbonyltetra (meth) acrylate, polydodecyl (Meth) acrylate, polytetradecyl (meth) acrylate, poly-n-propyl (meth) acrylate, poly-3,3,5-trimethylcyclohexyl (meth) acrylate, poly-2-nitro-2-methylpropyl (meth) ) Poly (meth) acrylic acid esters such as acrylate and poly-1,1-diethylpropyl (meth) acrylate can be used. The monomers constituting these polymers may be used as a copolymer obtained by copolymerization of two or more, if necessary, or may be used by blending two or more of the above polymers or copolymers. .
粘着剤層に用いる熱硬化性樹脂としては、天然ゴム、イソプレンゴム、クロロプレンゴム、ポリイソブチレン、ブチルゴム、ハロゲン化ブチル、アクリロニトリル−ブタジエンゴム、スチレン−ブタジエンゴム、ポリイソブテン、カルボキシゴム、ネオプレン、ポリブタジエン等の樹脂と架橋剤を組み合わせて用いられるものがある。架橋剤としては、硫黄、アニリンホルムアルデヒド樹脂、尿素ホルムアルデヒド樹脂、フェノールホルムアルデヒド樹脂、リグリン樹脂、キシレンホルムアルデヒド樹脂、メラミンホルムアルデヒド樹脂、エポキシ樹脂、尿素樹脂、アニリン樹脂、メラミン樹脂、フェノール樹脂、ホルマリン樹脂、金属酸化物、金属塩化物、オキシム、アルキルフェノール樹脂等を用いることができる。なおこれらには、架橋反応速度を増加する目的で、汎用の加硫促進剤等の添加剤を使用することもできる。 Examples of the thermosetting resin used for the pressure-sensitive adhesive layer include natural rubber, isoprene rubber, chloroprene rubber, polyisobutylene, butyl rubber, halogenated butyl, acrylonitrile-butadiene rubber, styrene-butadiene rubber, polyisobutene, carboxy rubber, neoprene, and polybutadiene. Some are used in combination with a resin and a crosslinking agent. Cross-linking agents include sulfur, aniline formaldehyde resin, urea formaldehyde resin, phenol formaldehyde resin, ligrin resin, xylene formaldehyde resin, melamine formaldehyde resin, epoxy resin, urea resin, aniline resin, melamine resin, phenol resin, formalin resin, metal oxide Products, metal chlorides, oximes, alkylphenol resins, and the like can be used. In addition, for these purposes, additives such as general-purpose vulcanization accelerators can be used for the purpose of increasing the crosslinking reaction rate.
熱硬化性樹脂で、硬化剤を利用するものとしては、カルボキシル基、水酸基、エポキシ基、アミノ基、不飽和炭化水素基等の官能基を有する樹脂が挙げられる。硬化剤としては、エポキシ基、水酸基、アミノ基、アミド基、カルボキシル基、チオール基等の官能基を有する硬化剤、あるいは金属塩化物、イソシアネート、酸無水物、金属酸化物、過酸化物等の硬化剤が挙げられる。
なお、硬化反応速度を増加する目的で、汎用の触媒等の添加剤を使用することもできる。
具体的には、硬化性アクリル樹脂組成物、不飽和ポリエステル樹脂組成物、ジアリルフタレート樹脂組成物、エポキシ樹脂組成物、ポリウレタン樹脂組成物等が例示される。
Examples of thermosetting resins that use a curing agent include resins having a functional group such as a carboxyl group, a hydroxyl group, an epoxy group, an amino group, and an unsaturated hydrocarbon group. As the curing agent, a curing agent having a functional group such as epoxy group, hydroxyl group, amino group, amide group, carboxyl group, thiol group, or metal chloride, isocyanate, acid anhydride, metal oxide, peroxide, etc. A curing agent is mentioned.
In addition, for the purpose of increasing the curing reaction rate, additives such as general-purpose catalysts can be used.
Specific examples include curable acrylic resin compositions, unsaturated polyester resin compositions, diallyl phthalate resin compositions, epoxy resin compositions, polyurethane resin compositions, and the like.
粘着剤層に用いる活性エネルギー線硬化性樹脂としては、アクリル樹脂、エポキシ樹脂、ポリエステル樹脂、ウレタン樹脂等をベースポリマーとし、各々にラジカル重合性あるいはカチオン重合性官能基を付与させた材料が例示できる。ラジカル重合性官能基として、アクリル基(アクリロイル基)、メタクリル基(メタクリロイル基)、ビニル基、アリル基などの炭素−炭素二重結合があり、これらのうち、反応性の良好なアクリル基(アクリロイル基)が好適に用いられる。また、カチオン重合性官能基としては、エポキシ基(グリシジルエーテル基、グリシジルアミン基)が代表的であり、高反応性の脂環式エポキシ基が好適に用いられる。具体的な材料としては、アクリルウレタン、エポキシ(メタ)アクリレート、エポキシ変性ポリブタジエン、エポキシ変性ポリエステル、ポリブタジエン(メタ)アクリレート、アクリル変性ポリエステル等が挙げられる。
活性エネルギー線としては、紫外線、電子線等が利用される。活性エネルギー線が紫外線の場合、紫外線硬化時に添加される光増感剤あるいは光開始剤としては、ベンゾフェノン系、アントラキノン系、ベンゾイン系、スルホニウム塩、ジアゾニウム塩、オニウム塩、ハロニウム塩などの公知の材料を使用することができる。また、前記の材料の他に汎用の熱可塑性樹脂をブレンドしてもよい。
Examples of the active energy ray-curable resin used for the pressure-sensitive adhesive layer include materials in which an acrylic resin, an epoxy resin, a polyester resin, a urethane resin, or the like is used as a base polymer, and a radically polymerizable or cationically polymerizable functional group is added to each. . As radically polymerizable functional groups, there are carbon-carbon double bonds such as acryl group (acryloyl group), methacryl group (methacryloyl group), vinyl group, and allyl group. Among these, acryl group (acryloyl) having good reactivity. Group) is preferably used. Moreover, as a cationically polymerizable functional group, an epoxy group (glycidyl ether group, glycidylamine group) is typical, and a highly reactive alicyclic epoxy group is preferably used. Specific materials include acrylic urethane, epoxy (meth) acrylate, epoxy-modified polybutadiene, epoxy-modified polyester, polybutadiene (meth) acrylate, and acrylic-modified polyester.
As the active energy rays, ultraviolet rays, electron beams and the like are used. When the active energy ray is ultraviolet ray, known photosensitizers or photoinitiators added at the time of ultraviolet curing include known materials such as benzophenone series, anthraquinone series, benzoin series, sulfonium salts, diazonium salts, onium salts, and halonium salts. Can be used. In addition to the above materials, a general-purpose thermoplastic resin may be blended.
さらに、活性エネルギー線硬化性樹脂で熱硬化を併用し得るものを用いることができ、アクリル酸又はメタクリル酸の付加物が好ましいものとして例示できる。
アクリル酸又はメタクリル酸の付加物としては、エポキシアクリレート(n=1.48〜1.60)、ウレタンアクリレート(n=1.5〜1.6)、ポリエーテルアクリレート(n=1.48〜1.49)、ポリエステルアクリレート(n=1.48〜1.54)などを用いることができる。なお、ここで、nは付加モル数を示す。
上記アクリル酸又はメタクリル酸の付加物としては、接着性の点から、ウレタンアクリレート、エポキシアクリレート、ポリエーテルアクリレートが優れており、エポキシアクリレートとしては、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、アリルアルコールジグリシジルエーテル、レゾルシノールジグリシジルエーテル、アジピン酸ジグリシジルエステル、フタル酸ジグリシジルエステル、ポリエチレングリコールジグリシジルエーテル、トリメチロールプロパントリグリシジルエーテル、グリセリントリグリシジルエーテル、ペンタエリスリトールテトラグリシジルエーテル、ソルビトールテトラグリシジルエーテル等の(メタ)アクリル酸付加物が挙げられる。また、エポキシアクリレートのように分子内に水酸基を有するポリマーは接着性向上に有効である。これらの共重合樹脂は必要に応じて、2種以上併用することができる。
Furthermore, what can use thermosetting together with an active energy ray curable resin can be used, and the adduct of acrylic acid or methacrylic acid can be illustrated as a preferable thing.
As an adduct of acrylic acid or methacrylic acid, epoxy acrylate (n = 1.48 to 1.60), urethane acrylate (n = 1.5 to 1.6), polyether acrylate (n = 1.48 to 1) .49), polyester acrylate (n = 1.48 to 1.54), and the like. Here, n represents the number of added moles.
As an adduct of acrylic acid or methacrylic acid, urethane acrylate, epoxy acrylate, and polyether acrylate are excellent from the viewpoint of adhesiveness. As epoxy acrylate, 1,6-hexanediol diglycidyl ether, neopentyl glycol Diglycidyl ether, allyl alcohol diglycidyl ether, resorcinol diglycidyl ether, adipic acid diglycidyl ester, phthalic acid diglycidyl ester, polyethylene glycol diglycidyl ether, trimethylolpropane triglycidyl ether, glycerin triglycidyl ether, pentaerythritol tetraglycidyl ether And (meth) acrylic acid adducts such as sorbitol tetraglycidyl ether. Further, a polymer having a hydroxyl group in the molecule such as epoxy acrylate is effective for improving the adhesiveness. These copolymer resins can be used in combination of two or more as required.
なお、粘着剤には、必要に応じて、架橋剤、硬化剤、希釈剤、可塑剤、酸化防止剤、充填剤、着色剤、紫外線吸収剤や粘着付与剤などの添加剤を配合してもよい。 The pressure-sensitive adhesive may contain additives such as a crosslinking agent, a curing agent, a diluent, a plasticizer, an antioxidant, a filler, a colorant, an ultraviolet absorber, and a tackifier as necessary. Good.
剥離性基材への粘着剤層の形成方法としては、粘着剤を剥離性基材に塗工するのが製造上容易であり、好ましい。粘着剤の塗工方法としては、特に制限はないが、ダイコート、ロールコート、リバースロールコート、グラビアコート、バーコート、コンマコート等を例示することができる。 As a method for forming the pressure-sensitive adhesive layer on the peelable substrate, it is preferable in terms of production to apply the pressure-sensitive adhesive to the peelable substrate. The method for applying the pressure-sensitive adhesive is not particularly limited, and examples thereof include die coating, roll coating, reverse roll coating, gravure coating, bar coating, and comma coating.
粘着剤層の厚さは、0.5〜100μmが好ましい。0.5μm以上であると、半導体装置作製過程において十分な密着性を得ることができる。一方、100μm以下であると、密着性が高くなりすぎることがなく、特に熱履歴後の剥離に問題が生じない。以上の観点から、粘着剤層の厚さは、3〜30μmであることが好ましく、5〜20μmであることがさらに好ましい。 As for the thickness of an adhesive layer, 0.5-100 micrometers is preferable. When the thickness is 0.5 μm or more, sufficient adhesion can be obtained in the semiconductor device manufacturing process. On the other hand, when it is 100 μm or less, the adhesion does not become too high, and in particular, no problem occurs in peeling after the heat history. From the above viewpoint, the thickness of the pressure-sensitive adhesive layer is preferably 3 to 30 μm, and more preferably 5 to 20 μm.
また、前記粘着剤層(硬化性樹脂を使用している場合、硬化後の粘着剤層)の20〜200℃における線膨張係数は、3.0×10-5/K以下であることが好ましく、2.5×10-5/K以下であることがより好ましく、2.0×10-5/K以下であることがさらに好ましい。また、導電性金属層パターンを構成する金属の線膨張係数に等しいかほぼ等しいことが特に好ましい。 Moreover, it is preferable that the linear expansion coefficient in 20-200 degreeC of the said adhesive layer (the adhesive layer after hardening | curing when using curable resin) is 3.0 * 10 < -5 > / K or less. 2.5 × 10 −5 / K or less, more preferably 2.0 × 10 −5 / K or less. Further, it is particularly preferable that the coefficient of linear expansion of the metal constituting the conductive metal layer pattern is equal to or substantially equal.
(導電性金属層パターン)
キャリア基材37上に設けられる導電性金属層パターン13及び14を構成する材料としては、導電性を有するものであれば特に制限はなく、銅、金、銀、アルミニウム、タングステン、ニッケル、鉄、クロム等の導電性金属が挙げられる。
これらのうち、銅を用いることが好ましい。銅を用いることで、熱伝導性を大きくすることができ、半導体素子の発する熱に対する放熱性を向上させることができる。また、銅は価格や入手の容易さの点からも有利である。なお、導電性金属層パターンは、半導体装置又はその製造工程に適用するように、適宜設計されるものである。
(Conductive metal layer pattern)
The material constituting the conductive
Of these, copper is preferably used. By using copper, thermal conductivity can be increased, and heat dissipation with respect to heat generated by the semiconductor element can be improved. Copper is also advantageous in terms of price and availability. The conductive metal layer pattern is appropriately designed so as to be applied to a semiconductor device or a manufacturing process thereof.
導電性金属層パターンの厚さは、特に制限はないが、3〜150μmの範囲であることが好ましい。3μm以上であると、半導体装置における絶縁部に対する導電性金属層パターンの十分な密着強度が得られ、150μm以下であると、金属層パターンを短時間で形成することができ、材料コストの点からも有利である。以上の観点から、導電性金属層パターンの厚さは、5〜100μmがさらに好ましく、10〜50μmが特に好ましい。
なお、導電性金属層パターンの形成方法としては、転写法を用いることが好ましい。転写法については、後に詳述する。
The thickness of the conductive metal layer pattern is not particularly limited, but is preferably in the range of 3 to 150 μm. When the thickness is 3 μm or more, sufficient adhesion strength of the conductive metal layer pattern to the insulating portion in the semiconductor device can be obtained, and when the thickness is 150 μm or less, the metal layer pattern can be formed in a short time, from the viewpoint of material cost. Is also advantageous. From the above viewpoint, the thickness of the conductive metal layer pattern is more preferably 5 to 100 μm, and particularly preferably 10 to 50 μm.
As a method for forming the conductive metal layer pattern, it is preferable to use a transfer method. The transfer method will be described in detail later.
導電性金属層パターンは、図6(k)及び(k’)に示されるように、半導体素子搭載用部材の金属層パターン側からの平面視において、該金属層パターンの最外周部が、該金属層パターンとキャリア基材が接する部分より、該絶縁部側にせり出している断面形状を有する。換言すれば、その断面形状がキャリア基材37とは反対側の方向に向けて広がる逆テーパ形状であることを意味する。
また、導電性金属層パターン13及び14は、キャリア基材37と反対側の面に、最外周よりも内側に略平坦な面を有する台座状の凸部19を有することが好ましい(図6(i’)参照)。このような形状をとることで、導電性金属層パターンと絶縁部の密着性が向上し、剥離性基材を剥離する際に導電性金属層パターンの脱落をさらに抑制することができる。
また、導電性金属層パターンは、粘着剤層を有する態様では、粘着剤層に一部埋設されていることが好ましい。その埋設量は、厚さ方向で、0.5μm以上が好ましい。0.5μm以上であれば、後に絶縁部を形成するための硬化性樹脂等を塗布する際、硬化性樹脂等が導電性金属層パターンの下へ染み出すことを防止できる。以上の観点から、導電性金属層パターンの埋設量は1μm以上がより好ましく、3μm以上が特に好ましい。また、その埋設量の上限は、導電性金属層パターンの厚さより1μm小さい厚さが好ましく、金属層パターンの厚さの1/2がより好ましく、金属層パターンの厚さの1/3が特に好ましい。
また、導電性金属層パターンは、キャリア基材を剥離した際に、剥離面側に突出することが好ましい。このような態様をとることにより、良好な熱伝導性を得ることができる。
As shown in FIGS. 6 (k) and (k ′), the conductive metal layer pattern has an outermost peripheral portion of the metal layer pattern in the plan view from the metal layer pattern side of the semiconductor element mounting member. It has a cross-sectional shape protruding from the portion where the metal layer pattern is in contact with the carrier substrate to the insulating portion side. In other words, it means that the cross-sectional shape is a reverse taper shape that widens in the direction opposite to the
The conductive
Moreover, in the aspect which has an adhesive layer, it is preferable that the conductive metal layer pattern is partially embedded in the adhesive layer. The burying amount is preferably 0.5 μm or more in the thickness direction. If it is 0.5 micrometer or more, when apply | coating curable resin etc. for forming an insulating part later, it can prevent that curable resin etc. ooze out under a conductive metal layer pattern. From the above viewpoint, the burying amount of the conductive metal layer pattern is more preferably 1 μm or more, and particularly preferably 3 μm or more. The upper limit of the burying amount is preferably 1 μm smaller than the thickness of the conductive metal layer pattern, more preferably 1/2 of the thickness of the metal layer pattern, and particularly 1/3 of the thickness of the metal layer pattern. preferable.
Moreover, it is preferable that the conductive metal layer pattern protrudes toward the peeling surface when the carrier substrate is peeled off. By taking such an embodiment, good thermal conductivity can be obtained.
(絶縁部)
本発明の半導体素子搭載用部材が絶縁部を有する場合、半導体素子搭載用部材10は、上述の導電性金属層パターン13及び14の少なくとも周縁部17を覆う絶縁部15を有し、該絶縁部15は熱硬化性及び/又は活性エネルギー線硬化性樹脂からなることが好ましく、図6(k)及び図6(k’)に示すように、導電性金属層パターンの周縁部17が該絶縁部15に覆われていることが好ましい。
特に、絶縁部15は、導電性金属層パターン13及び14の側面部だけではなく、少なくともその一部が、導電性金属層パターン(以下「金属層」と称することがある)の上部に周りこみ、周縁部17を覆うものである。
(Insulation part)
When the semiconductor element mounting member of the present invention has an insulating portion, the semiconductor
In particular, the insulating
上述のように、導電性金属層パターン13及び14は、部分的に露出部を有することが好ましい。該露出部の大きさや配置については、その目的に応じて適宜決定すればよく、例えば、半導体素子を搭載する導電性金属層パターン上では、半導体素子が搭載可能な大きさであることが必要であり、ワイヤボンディングを行う導電性金属層パターン上では、導電性ワイヤが接続可能な大きさであればよい。これらを満足する範囲で、周縁部17を覆う絶縁部の面積が大きい程、すなわち、導電性金属層パターン上における絶縁部の開口部をできるだけ小さくすることが、上述の導電性金属層パターンの脱落を抑制し得る観点から好ましい。
絶縁部は、硬化性樹脂で形成されることが好ましく、例えば、導電性金属層パターン上に液状樹脂を塗布し、加熱及び/又は活性エネルギー線で硬化させることができるため、導電性金属層パターンとの密着が強い。
上記絶縁部としては、種々の硬化性樹脂を用いることができるが、中でも熱硬化性及び/又は活性エネルギー線硬化性のソルダーレジストを用いることが特に好ましい。ソルダーレジストは、金属層に半導体素子を載置する際に用いられる銀ペーストのブリードアウトを抑制することができる。また、後に記載するリフレクターを装着する際にも、ソルダーレジストの存在により、リフレクターと金属層の接着性の悪さを解消することができる。このことにより、半導体素子搭載用基板としての信頼性が向上する。
また、絶縁部として、酸化チタンを含有する熱硬化性及び/又は活性エネルギー線硬化性樹脂を用いる態様も好ましい態様である。酸化チタンを含有させることで、絶縁部を白色化し、発光素子の能力をより一層引き出すことができる。白色のソルダーレジストを用いる場合には、該レジストの可視光の反射率が60%以上であることが好ましい。
As described above, it is preferable that the conductive
The insulating part is preferably formed of a curable resin. For example, a liquid resin can be applied on the conductive metal layer pattern and cured by heating and / or active energy rays. The close contact with is strong.
As the insulating portion, various curable resins can be used, and among them, it is particularly preferable to use a thermosetting and / or active energy ray-curable solder resist. The solder resist can suppress the bleed-out of the silver paste used when placing the semiconductor element on the metal layer. In addition, when the reflector described later is mounted, the poor adhesion between the reflector and the metal layer can be eliminated by the presence of the solder resist. This improves the reliability as a semiconductor element mounting substrate.
Moreover, the aspect using the thermosetting and / or active energy ray hardening resin containing a titanium oxide is also a preferable aspect as an insulation part. By containing titanium oxide, the insulating portion can be whitened and the ability of the light emitting element can be further extracted. When a white solder resist is used, the visible light reflectance of the resist is preferably 60% or more.
(金属めっき層)
本発明の半導体素子搭載用部材を製造するに際し、導電性金属層パターン上には、導電性金属層パターンとは異なる金属種の金属めっき層16を有することが好ましい。このような金属めっき層を有することにより、半導体素子との接着性を向上させることができ、またワイヤボンディングが容易に行えるため、作業性の面で有利である。
金属めっき層を構成する材料としては、接着性、電気伝導性の観点から、ニッケルと金の組み合わせが好適に用いられる。また、金の代わりに、銀又はパラジウムを用いることもできる。
(Metal plating layer)
When manufacturing the member for mounting a semiconductor element of the present invention, it is preferable to have a
As a material constituting the metal plating layer, a combination of nickel and gold is preferably used from the viewpoint of adhesion and electrical conductivity. Moreover, silver or palladium can also be used instead of gold.
(半導体体素子搭載基板)
本発明の半導体体素子搭載基板は、上述の半導体体素子搭載用部材上に、導電性金属層パターンの露出部を覆わないように、リフレクターを備えてなる。当該半導体素子搭載基板20は、上述の半導体素子搭載用部材10を用いて製造されるものであって、剥離性基材、粘着剤層、導電性金属層パターン、絶縁部、及び金属めっき層の詳細については、上述の通りである。
(Semiconductor element mounting substrate)
The semiconductor element mounting substrate of the present invention includes a reflector on the above-described semiconductor element mounting member so as not to cover the exposed portion of the conductive metal layer pattern. The semiconductor element mounting substrate 20 is manufactured using the semiconductor
(リフレクター)
本発明の半導体素子搭載基板20は、半導体素子の機能を有効に発揮させるため、図6(l)に示すように、半導体素子搭載用部材上にリフレクター18を備える。リフレクターは、半導体素子としてLED半導体素子を用いる場合に、LED半導体素子から出る光を反射させることにより、光の拡散を防いで高い光量を得るものである。
リフレクター18は、該導電性金属層パターン13及び14の周縁部17において、前述の導電性金属層パターンの露出部を覆わないように設けることが肝要である。なお、図6(l)に示される態様においては、導電性金属層パターン13及び14上に金属めっき層16が設けられているので、該金属層めっき16が露出部を示している。
このように、導電性金属層パターンの露出部を維持することにより、半導体素子を搭載する導電性金属層パターンにおいては、半導体素子を載置する領域が確保され、またワイヤボンディングを行う導電性金属層パターンにおいては、ワイヤボンディング部の領域が確保される。
(Reflector)
The semiconductor element mounting substrate 20 of the present invention includes a
It is important to provide the
As described above, by maintaining the exposed portion of the conductive metal layer pattern, in the conductive metal layer pattern on which the semiconductor element is mounted, a region for mounting the semiconductor element is secured, and the conductive metal for wire bonding is used. In the layer pattern, the area of the wire bonding portion is secured.
リフレクターを構成する材料としては、熱硬化性樹脂又は熱可塑性樹脂が好ましく、熱硬化性樹脂としては、白色顔料、セラミック粉末等を含むエポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、アクリル樹脂、ポリカーボネート樹脂等、耐熱性に優れる樹脂であることが好ましい。また、熱可塑性樹脂としては、ポリオレフィン、ポリスチレン、ポリ塩化ビニル、ナイロン樹脂等が挙げられる。これらのうち、熱硬化性樹脂が好ましく、白色顔料、セラミック粉末等を含む、耐熱性に優れる熱硬化性樹脂であることが特に好ましい。
リフレクターの製造方法としては、熱硬化性樹脂を用いる場合には、トランスファモールド法が好ましく、熱可塑性樹脂を用いる場合には、射出成形法などが用いられる。また、リフレクターを形成した後、さらにその表面を金属蒸着や金属めっきしてもよい。
As a material constituting the reflector, a thermosetting resin or a thermoplastic resin is preferable, and as the thermosetting resin, an epoxy resin including a white pigment, ceramic powder, a polyimide resin, a urethane resin, an acrylic resin, a polycarbonate resin, A resin having excellent heat resistance is preferred. Examples of the thermoplastic resin include polyolefin, polystyrene, polyvinyl chloride, nylon resin and the like. Among these, a thermosetting resin is preferable, and a thermosetting resin excellent in heat resistance including a white pigment, ceramic powder, and the like is particularly preferable.
As a manufacturing method of the reflector, when a thermosetting resin is used, a transfer molding method is preferable, and when a thermoplastic resin is used, an injection molding method or the like is used. Further, after forming the reflector, the surface thereof may be further subjected to metal vapor deposition or metal plating.
リフレクターの形状としては特に制限はないが、後述する封止材による封止に際しダムになるような形状と態様で設置されることが好ましい。その形状としては、開口部に向かって広がる様に断面が台形状であることが好ましく、場合により、また、設置される場所によっては、四角形または長方形であってもよい。
また、本発明の半導体素子搭載用基板においては、図6(l)に示すように、リフレクター18は、絶縁部15の上に形成され、導電性金属層パターンと直接接触しない。
また、リフレクターが側壁を構成し、前記半導体素子搭載用部材の導電性金属層パターン及び絶縁部からなる面が底面を構成し、該底面内に露出部を備える2以上の導電性金属層パターンを有し、該側壁と該底面とで凹部を構成することが好ましい。凹部は、俵型であることが好ましく、楕円形、四角形または長方形であってもよい。
なお、リフレクターは搭載する半導体素子として、LEDのような発光素子を搭載する場合には、光の反射という点から、設けることが好ましいが、LED以外の半導体素子を搭載して、例えば、QFN(Quad Flat No-Lead)、BGA(Ball Grid Array)、LGA(Land Grid Array)、CSP(Chip Size Package)等の半導体パッケージの基板として用いる場合には、リフレクターの代わりにダム部等を設ける構造又はリフレクターを設けない構造とすることができる。
Although there is no restriction | limiting in particular as a shape of a reflector, It is preferable to install in the shape and aspect which become a dam in the case of sealing with the sealing material mentioned later. The shape is preferably trapezoidal in cross section so as to expand toward the opening, and may be square or rectangular depending on the installation location.
Moreover, in the semiconductor element mounting substrate of the present invention, as shown in FIG. 6L, the
In addition, a reflector constitutes a side wall, a surface composed of the conductive metal layer pattern and the insulating portion of the semiconductor element mounting member constitutes a bottom surface, and two or more conductive metal layer patterns including an exposed portion in the bottom surface. It is preferable that the recess is formed by the side wall and the bottom surface. The recess is preferably bowl-shaped, and may be oval, square or rectangular.
In addition, when mounting a light emitting element like LED as a semiconductor element to mount, it is preferable to provide a reflector from the point of the reflection of light, but mounting semiconductor elements other than LED, for example, QFN ( When using as a substrate for semiconductor packages such as Quad Flat No-Lead (BGA), BGA (Ball Grid Array), LGA (Land Grid Array), CSP (Chip Size Package), etc. It can be set as the structure which does not provide a reflector.
本発明の半導体素子搭載基板20は、キャリア基材37が剥離された後、導電性金属層パターンは、厚さ方向に一部が剥離面側に突出していることが好ましい。この突出量としては、厚さ方向に0.5μm以上突出していることが好ましい。突出量が0.5μm以上あると、実装時にはんだの密着性が良好となる。以上の観点から、突出量は1μm以上がより好ましく、3μm以上が特に好ましい。一方、該突出量の上限は、金属層の厚さより1μm小さい厚さであることが好ましい。
また、実装をより容易にするために、外装めっき24及び24’を設けることが好ましい(図7(o))。外装めっきによって、導電性金属層パターンが保護されるからである。外装めっきとしては、錫めっきあるいは金めっきが通常行われ、これらのめっきとしては電解めっきまたは無電解めっきの何れでも適用可能である。なお、外装めっきは、次に説明するダイシングの後に行うこともできる。
In the semiconductor element mounting substrate 20 of the present invention, it is preferable that a part of the conductive metal layer pattern protrudes in the thickness direction after the
In order to make mounting easier, it is preferable to provide
(半導体装置)
本発明の半導体装置40は、図6(m)に示すように、半導体素子搭載用部材、半導体素子21及び封止部材23を有し、該半導体素子搭載用部材が外表面を形成し、該半導体素子21は該半導体素子搭載用部材に載置され、該封止部材23が半導体素子21を封止するものである。なお、半導体素子21は、後に詳述するように、通常ダイボンド材(図示せず)を介して半導体素子搭載用部材に接合される。
半導体素子搭載用部材については、前述のように、キャリア基材37上に導電性金属層パターン13、14及び絶縁部15を有し、該金属層パターンは、部分的に露出部を有するように、少なくともその周縁部17が絶縁部15に覆われ、該半導体素子搭載用部材の金属層パターン側からの平面視において、該金属層パターンの最外周部が、該金属層パターンとキャリア基材が接する部分より、該絶縁部側にせり出している断面形状を有する。
なお、図6(m)に示す態様では、半導体素子搭載用部材上にリフレクター18を備え、半導体素子21に導電性ワイヤ22を配したものを示している。
また、キャリア基材37は、剥離性基材11及び粘着剤層12からなり、粘着剤層12を介して、導電性金属層パターン13、14、及び絶縁部15を有しており、導電性金属層パターン上にそれぞれ金属めっき層16を有する。前記絶縁部15は熱硬化性及び/又は活性エネルギー線硬化性のソルダーレジストからなり、導電性金属層パターンの周縁部17の少なくとも一部が硬化性樹脂からなる絶縁部に覆われていることが好ましい。
(Semiconductor device)
As shown in FIG. 6 (m), the
As described above, the semiconductor element mounting member has the conductive
In the embodiment shown in FIG. 6 (m), the
The
前記半導体装置40は、図6(m)に示すように、封止するに際し、封止材を注入すべき領域がリフレクター18で囲まれていることが好ましいが、リフレクターに代えてダム部(例えば、封止材、レジスト材料、成型品で形成)を設け封止材を注入すべき領域を囲むようにしてもよい。
封止部材23を構成する封止材としては、透明樹脂が好ましく、エポキシ樹脂、ポリイミド樹脂、ウレタン樹脂、アクリル樹脂、ポリカーボネート樹脂、シリコーン樹脂等で透明なものが用いられ、これら樹脂を併用してもよく、また、ガラス、シリカ、酸化チタン等の充填剤、カップリング剤、硬化促進剤、酸化防止剤などを含んでもよい。
In the
As the sealing material constituting the sealing
本発明の半導体装置40は、図7(p)、(q)、及び図14〜16にも示すように、本発明の半導体素子搭載用部材10、半導体素子21及び封止部材23を有し、該半導体素子搭載用部材10が外表面を形成し、該半導体素子21は該半導体素子搭載用部材10に載置され、該封止部材23が半導体素子を封止するものである。
ここで、半導体素子21としては、種々のものを用いることができるが、本発明では、LED半導体素子が好適に用いられる。また、半導体素子と導電性金属層パターンとの電気的接続方法としては、金線などからなる導電性ワイヤ22を用いて接続する方法の他に、フリップチップによる方法などがある。
上記半導体素子21と導電性金属層パターン13は、通常、ダイボンド材25を介して接合される。ダイボンド材25として導電性の接合剤を用い、導通するように接合することができる。このような接合剤としては、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂、ポリウレタン樹脂、液晶樹脂等を使用した銀ペースト;Niペースト又はカーボンペースト等の導電性接着剤:金プリフォーム等の共晶ボンディングシート;はんだなどがある。一方、半導体素子21と導電性金属層パターン13を、エポキシ接着剤等の接着剤により接合し、他方の導電性金属層パターンとの導通をワイヤボンディングにより行うこともできる。
また、半導体素子21は、図6(m)の図面において、紙面に垂直方向と平行方向に、適当な間隔で、並べて搭載される。この半導体21のピッチ間隔は、100〜5000μmが好ましく、300〜5000μmがより好ましい。
なお、図7(p)及び(q)に示される半導体装置は、リフレクター18を有する場合であり、図14はリフレクターを有さない場合を示す。また、図15はリフレクターを有さず、かつ半導体素子21が複数の他の導電性金属層パターンに接続している態様であり、図16は、導電性ワイヤを用いずに他の導電性金属層パターンに接続している態様を示す。
上記半導体装置は、図7に示すように、キャリア基材を剥離し、必要に応じて外層めっき24及び24'を設けた後、ダイシングして切り分けるか、ダイシングした後、外層めっき24及び24'を設けて使用される。このダイシングは、紙面と垂直及び平行な方向で、ダイシングの単位となる境にあるリフレクター及びその下に金属層が有ればそれをも分割するように行われる。
このようにして、得られた半導体装置40は、半導体装置搭載用配線板50(マザーボード、多層配線板を包含する)に搭載され、最終用途(又はさらなる川下製品)に供される(図8)。
The
Here,
The
In addition, in the drawing of FIG. 6 (m), the
Note that the semiconductor device shown in FIGS. 7 (p) and 7 (q) has a
As shown in FIG. 7, the semiconductor device is formed by peeling the carrier base material and providing
In this way, the obtained
(半導体素子搭載用部材の製造方法)
本発明の半導体素子搭載用部材の製造方法は、転写法による工程を有し、具体的には以下のような工程を有する。
(a)導電性基材にレジストパターンを形成する工程
(b)該レジストパターンを含む導電性基材全面に絶縁層を設ける工程
(c)レジスト及び該レジスト上の絶縁層を除去し、マスクパターンが形成されためっき用導電性基材を得る工程
(d)前記絶縁層の除去された部分にめっき法により金属層パターンを形成し、当該金属層パターンを有する導電性基材を得る工程
(e)該金属層パターンを有する導電性基材の金属層パターン側に、剥離性基材及び粘着剤層からなるキャリア基材の粘着剤層側を押し当てて押圧し、その後めっき用導電性基材を剥離することにより、前記金属層パターンをキャリア基材に転写する工程
(f)前記金属層パターン上にソルダーレジストの開口部を設け、金属層パターンの縁部の少なくとも一部が該ソルダーレジストに覆われるようにパターニングされたソルダーレジスト層を、キャリア基材の金属層パターン側に形成する工程
(g)該露出した金属層パターン上に該金属層パターンと異なる金属種をめっきする工程
(h)前工程で金属種をめっきした金属層パターンのいずれかに半導体素子を載置する工程
(i)該半導体素子と金属種をめっきした他の金属層パターンとを電気的に接続する工程
(j)封止材により、半導体素子、金属層パターン、前工程で電気的に接続した部分、及びソルダーレジストを一体化する工程
(k)キャリア基材を剥離し、金属層パターンの露出面にめっきを施し、ダイシングして個片化する工程、又は(k')キャリア基材を剥離し、ダイシングして個片化した後、金属層パターンの露出面にめっきを施す工程
ここで、転写法による工程とは、めっき用導電性基材を得る工程(c工程)、これにめっき法により金属層パターンを形成する工程(d工程)、該金属層を剥離性基材及び必要に応じて設けられる粘着剤層を有する基材(キャリア基材37)に転写する工程(e工程)を主に指す。
転写法を用いることで、導電性金属層パターンが、図6(k)及び(k’)に示すように、該導電性金属層パターンの最外周部が該導電性金属層パターンとキャリア基材が接する部分より該絶縁部側にせり出している断面形状を有しかつ該導電性金属層パターンの露出部が該導電性金属層パターンの最外周より内側に形成され、即ち逆テーパ状となり、絶縁部から脱落しにくくなるという効果がある。また、導電性金属層パターンの剥離性基材のない側の表面を略平坦化することができるため、半導体素子の載置やワイヤボンディングが容易になるとともに高い接続信頼性が得られる。
なお、導電性金属パターンは連結金属層によって1つにつながっているが、ダイシング工程を経ることによって、該金属層パターンが切り分けられ、1つの半導体装置内に、少なくとも2以上の導電性金属層パターンを有するように配されている。
(Method for manufacturing semiconductor element mounting member)
The manufacturing method of the member for mounting a semiconductor element of the present invention includes a process by a transfer method, and specifically includes the following processes.
(A) Step of forming a resist pattern on the conductive substrate (b) Step of providing an insulating layer on the entire surface of the conductive substrate including the resist pattern (c) Removing the resist and the insulating layer on the resist to form a mask pattern (D) A step of forming a metal layer pattern by a plating method on the removed portion of the insulating layer and obtaining a conductive substrate having the metal layer pattern (e) ) The pressure-sensitive adhesive layer side of the carrier base material comprising the peelable base material and the pressure-sensitive adhesive layer is pressed against the metal layer pattern side of the conductive base material having the metal layer pattern, and then the conductive base material for plating. (F) providing a solder resist opening on the metal layer pattern, wherein at least part of the edge of the metal layer pattern is the solder layer. A step of forming a solder resist layer patterned so as to be covered with a resist on the metal layer pattern side of the carrier substrate (g) a step of plating a metal species different from the metal layer pattern on the exposed metal layer pattern ( h) A step of placing a semiconductor element on any of the metal layer patterns plated with the metal species in the previous step (i) A step of electrically connecting the semiconductor element and another metal layer pattern plated with the metal species ( j) Step of integrating the semiconductor element, the metal layer pattern, the part electrically connected in the previous step, and the solder resist with a sealing material (k) The carrier substrate is peeled off and the exposed surface of the metal layer pattern is plated And dicing into individual pieces, or (k ′) peeling the carrier base material, dicing into individual pieces, and then plating the exposed surface of the metal layer pattern here The step by the transfer method is a step of obtaining a conductive substrate for plating (step c), a step of forming a metal layer pattern by a plating method on this (step d), the metal layer as a peelable substrate and necessary The process (e process) which mainly transfers to the base material (carrier base material 37) which has the adhesive layer provided according to it is pointed out.
By using the transfer method, as shown in FIGS. 6 (k) and (k ′), the outermost peripheral portion of the conductive metal layer pattern has the conductive metal layer pattern and the carrier substrate. And the exposed portion of the conductive metal layer pattern is formed on the inner side of the outermost periphery of the conductive metal layer pattern. There is an effect that it becomes difficult to drop off from the part. In addition, since the surface of the conductive metal layer pattern on the side without the peelable substrate can be substantially flattened, it is easy to mount the semiconductor element and wire bonding and to obtain high connection reliability.
In addition, although the conductive metal pattern is connected to one by the connecting metal layer, the metal layer pattern is separated by a dicing process, and at least two or more conductive metal layer patterns are formed in one semiconductor device. It is arranged to have.
次に、めっき用導電性基材について、図4(d)を用いて説明する。
めっき用導電性基材30は、導電性基材31の表面に絶縁層33が形成されており、その絶縁層とともに、めっきを形成するために開口された凹部32(めっき形成部)が形成されている。この凹部の底面には導電性材料が露出していることが必要であり、また開口方向に向かって幅広な形状を有することが好ましい。
Next, the plating base material will be described with reference to FIG.
In the
上記導電性基材31に用いられる導電性材料としては、その露出表面に電解めっきで金属を析出させるために十分な導電性を有するものであれば特に制限はなく、金属であることが特に好ましい。また、その導電性基材は、表面に電解めっきにより形成された金属層を、転写用基材に転写させることができるように、その上に形成された金属層との密着力が低く、容易に剥離できるものであることが好ましい。このような導電性基材の材料としてはステンレス鋼、クロムめっきされた鋳鉄、クロムめっきされた鋼、チタン、チタンをライニングした材料、ニッケルなどが好ましく、これに加えて、さらにこれらの導電性基材の表面に導電性を有する無機材料をコーティングしたものが特に好ましい。
The conductive material used for the
導電性基材31の形状としては、シート状、プレート状、ロール状、フープ状等がある。ロール状の場合は、シート状、プレート状のものを回転体(ロール)に取り付けたものであってもよい。フープ状の場合は、フープの内側の2箇所から数箇所にロールを設置し、そのロールにフープ状の導電性基材を通すような形態等が考えられる。ロール状、フープ状ともに金属箔を連続的に生産することが可能であるため、シート状、プレート状に比較すると、生産効率が高く、好ましい。
ドラム電極を用いて電解めっきにより形成されたパターンを連続的に剥離しながら、導体層パターン付き基材を巻物として得る場合においては、ドラム電極を回転させつつ、金属を電解めっきにより連続的に析出させ、また、析出した金属を連続的に剥離することができるので、生産効率を飛躍的に向上させることができる。
Examples of the shape of the
In the case of obtaining a substrate with a conductor layer pattern as a roll while continuously peeling the pattern formed by electrolytic plating using the drum electrode, the metal is continuously deposited by electrolytic plating while rotating the drum electrode. In addition, since the deposited metal can be continuously peeled, the production efficiency can be dramatically improved.
絶縁層33の厚さは、凹部の深さに対応する。凹部の深さは、析出するめっきの厚さとも関係するため、目的に応じて適宜決定されるが、絶縁層の厚さは、通常、0.1〜100μmの範囲であることが好ましい。絶縁層の厚さが、0.1μm以上であると、絶縁層にピンホールが発生し難い。一方、100μm以下であると絶縁層の形成時間の短縮及びコストの低減の点で有利である。以上の観点から、絶縁層の厚さは、0.5〜10μmの範囲であることがさらに好ましく、1〜7μmであることが特に好ましい。
The thickness of the insulating
当該絶縁層33は、ダイヤモンドに類似したカーボン薄膜、いわゆるダイヤモンドライクカーボン(DLC)薄膜のうち、絶縁性を有するものにて形成することができる。DLC薄膜は、耐久性、耐薬品性に優れているため、特に好ましい。
また、絶縁層をAl2O3、SiO2等の無機化合物のような無機材料で形成することもできる。
The insulating
Further, the insulating layer can be formed of an inorganic material such as an inorganic compound such as Al 2 O 3 or SiO 2 .
凹部又は絶縁層の形状は、目的に応じて適宜決定されるが、導電性金属層パターンに対応したものとされる。 The shape of the recess or the insulating layer is appropriately determined according to the purpose, but corresponds to the conductive metal layer pattern.
本発明のめっき用導電性基材の一例を、図面を用いて説明する。
図1は、本発明のめっき用導電性基材の一例を示す一部斜視図である。図2は、図1のA−A’で切った場合の端面図(A−A’断面の端面図)を示し、図3は図1のB−B’ (B−B’断面の端面図)で切った場合の端面図を示す。図3の(a)は凹部の側面が平坦であるが、(b)は凹部の側面にゆるやかな凹凸がある場合を示す。
めっき用導電性基材30は、導電性基材31の上に絶縁層33が積層されており、絶縁層33に凹部32が形成されている。この凹部32の底部は、導電性基材31が露出しているか、又は導電性基材に導通している導体層であってもよい。
この例においては、絶縁層33及び凹部32からなるパターンが、図1のB−B’の方向に繰り返されているが、その繰り返し数は適宜決定される。また、図1のA−A’の方向には、絶縁層33又は凹部32が所定の長さになるように延びている。凹部32の形状については特に制限はなく、その目的に応じて適宜決定される。例えば、溝状(平面形状が線状、矩形状その他の形状)であってもよいし、平面形状が正方形等の矩形、円形、その他の形状である穴状であってもよい。
導電性基材31と絶縁層33の間には、絶縁層33の接着性の改善等を目的として、導電性又は絶縁性の中間層(図示せず)が積層されていてもよい。または、凹部32の側面は、開口方向に向かって全体として広がっていることが好ましい。凹部の幅(図3(a)における開口部でd、底面でd′)などの大きさや凹部の間隔は、目的に応じて決定される。d>d'としためっき用導電性基材であれば、析出した金属層をめっき用導電性基材からの剥離がより容易になる。
An example of the conductive substrate for plating according to the present invention will be described with reference to the drawings.
FIG. 1 is a partial perspective view showing an example of a conductive substrate for plating according to the present invention. 2 is an end view taken along the line AA ′ of FIG. 1 (end view of the AA ′ section), and FIG. 3 is an end view of BB ′ (BB ′ section of FIG. 1). ) Shows an end view when cut at. FIG. 3A shows a case where the side surface of the recess is flat, while FIG. 3B shows a case where the side surface of the recess has gentle unevenness.
In the
In this example, the pattern composed of the insulating
A conductive or insulating intermediate layer (not shown) may be laminated between the
また、凹部32の一側面がその対面と共に、底面に対して垂直となっている部分が高さ方向で1μm以上続く部分がないようにすることが好ましい。このようなめっき用導電性基材であれば、それを用いてめっきを行った後、析出した金属層をめっき用導電性基材から剥離するに際し、金属層と絶縁層との間の摩擦又は抵抗を小さくすることができ、その剥離がより容易になる。
In addition, it is preferable that one side of the
凹部の側面は、必ずしも平面ではない。この場合には、図3(b)に示すように、前記の勾配αは、凹部の高さh(本図面では、絶縁層の厚さとなる)と凹部の側面の幅s(水平方向で凹部の側面の幅方向)を求め、下記式によってαを決定する。 The side surface of the recess is not necessarily a flat surface. In this case, as shown in FIG. 3B, the gradient α is determined by the height h of the recess (in this drawing, the thickness of the insulating layer) and the width s of the side surface of the recess (the recess in the horizontal direction). ), And α is determined by the following equation.
[数1]
tanα=h/s
[Equation 1]
tan α = h / s
αは、角度で30度以上90度未満が好ましく、30度以上80度以下がより好ましく、30度以上60度以下が特に好ましい。この角度が小さいと作製が困難となる傾向があり、大きいと凹部にめっきにより形成し得た金属層(金属層パターン)を剥離する際、又は、キャリア基材に転写する際の抵抗が大きくなる傾向がある。 α is preferably 30 ° or more and less than 90 °, more preferably 30 ° or more and 80 ° or less, and particularly preferably 30 ° or more and 60 ° or less. If this angle is small, the production tends to be difficult, and if it is large, the resistance increases when the metal layer (metal layer pattern) formed by plating in the concave portion is peeled off or transferred to the carrier substrate. Tend.
また、本発明のめっき用導電性基材における開口部32の深さは、絶縁層の厚さで調整され、0.1〜100μmであることが好ましく、0.1〜20μmであることがより好ましく、0.5〜10μmであることがさらに好ましく、1〜7μmであることが特に好ましい。
Moreover, the depth of the
本発明におけるめっき用導電性基材の好ましい製造方法としては、導電性基材の表面に、導電性基材を露出させている凹部によって特定の導電性金属層パターンが描かれるように絶縁層を形成する工程を含む。絶縁層の形成方法としては、フォトレジストを用いる方法やレーザー光を用いてパターニングする方法などがある。 As a preferred method for producing the conductive substrate for plating in the present invention, an insulating layer is formed on the surface of the conductive substrate so that a specific conductive metal layer pattern is drawn by the recesses exposing the conductive substrate. Forming. As a method for forming the insulating layer, there are a method using a photoresist and a patterning method using a laser beam.
本発明におけるめっき用導電性基材30の製造方法の一例を、図4を用いて説明する。
導電性基材31の上に感光性レジスト層(感光性樹脂層)34が形成されている(図4(a))。この積層物の感光性レジスト層(感光性樹脂層)34に対し、フォトリソグラフ法を適用して感光性レジスト層34をパターン化する(図4(b))。パターン化は、パターンが形成されたフォトマスクを感光性レジスト層34の上に載置し、露光した後、現像して感光性レジスト層34の不要部を除去して突起部39を残すことにより行われる。突起部39の形状とそれからなる凸状パターンは、導電性基材31上の凹部32とそのパターンに対応するよう考慮される。
An example of the manufacturing method of the
A photosensitive resist layer (photosensitive resin layer) 34 is formed on the conductive substrate 31 (FIG. 4A). The photosensitive resist
次に、絶縁層が付着している凸状パターンを除去する工程について説明する。絶縁層33が付いている状態(図4(c))で、突起部39からなる凸状パターンを除去する(図4(d))。
絶縁層の付着しているレジストの除去には、市販のレジスト剥離液や無機、有機アルカリ、有機溶剤などを用いることができる。また、パターンを形成するのに使用したレジストに対応する専用の剥離液があれば、それを用いることもできる。さらには、超音波を用いて除去する方法もある。
剥離の方法としては、例えば薬液に浸漬することでレジストを膨潤、破壊あるいは溶解させた後これを除去することが可能である。液をレジストに十分含浸させるために超音波、加熱、撹拌等の手法を併用しても良い。また、剥離を促進するためにシャワー、噴流等で液をあてることもできるし、柔らかい布や綿棒などでこすることもできる。
また、絶縁層の耐熱が十分高い場合には高温で焼成してレジストを炭化させて除去することもできるし、レーザーを照射して焼き飛ばす、といった方法も利用できる。
剥離液としては、例えば、3%NaOH溶液を用い、剥離法としてシャワーや浸漬が適用できる。
Next, the process of removing the convex pattern to which the insulating layer is attached will be described. In a state where the insulating
A commercially available resist stripping solution, inorganic, organic alkali, organic solvent, or the like can be used to remove the resist to which the insulating layer is attached. In addition, if there is a dedicated stripping solution corresponding to the resist used to form the pattern, it can be used. Further, there is a method of removing using ultrasonic waves.
As a peeling method, for example, it is possible to remove the resist after it has been swelled, broken or dissolved by immersion in a chemical solution. In order to sufficiently impregnate the resist with the solution, techniques such as ultrasonic waves, heating, and stirring may be used in combination. In addition, the liquid can be applied with a shower, a jet or the like in order to promote peeling, and can be rubbed with a soft cloth or cotton swab.
In addition, when the heat resistance of the insulating layer is sufficiently high, a method of baking at a high temperature to carbonize the resist and removing it, or irradiating with a laser to burn off can be used.
As the stripping solution, for example, a 3% NaOH solution is used, and showering or dipping can be applied as the stripping method.
本発明におけるめっき法としては、公知の方法を採用することができる。具体的には、電解めっき法、無電解めっき法、その他のめっき法を適用することができる。 As the plating method in the present invention, a known method can be employed. Specifically, an electrolytic plating method, an electroless plating method, and other plating methods can be applied.
めっきによって出現又は析出する金属としては、銀、銅、金、アルミニウム、タングステン、ニッケル、鉄、クロム等の導電性を有するものが使用されるが、20℃での体積抵抗率(比抵抗)が20μΩ・cm以下の金属を少なくとも1種類以上含むことが望ましい。このような金属としては、銀(1.62μΩ・cm)、銅(1.72μΩ・cm)、金(2.4μΩ・cm)、アルミニウム(2.75μΩ・cm)、タングステン(5.5μΩ・cm)、ニッケル(7.24μΩ・cm)、鉄(9.0μΩ・cm)、クロム(17μΩ・cm、全て20℃での値)などがあるが特にこれらに限定するものではない。できれば体積抵抗率が10μΩ・cmであることがより好ましく、5μΩ・cmである
ことがさらに好ましい。
上記金属のうち、半導体装置において熱伝導性を大きくできること、金属の価格や入手の容易さを考慮すると銅を用いることが最も好ましい。これらの金属は単体で用いてもよく、さらに機能性を付与するために他の金属との合金でも構わないし、金属の酸化物であってもよい。ただし、体積抵抗率が20μΩ・cm以下である金属が成分として最も多く含まれていることが導電性の観点から好ましい。
As a metal that appears or precipitates by plating, conductive metals such as silver, copper, gold, aluminum, tungsten, nickel, iron, and chromium are used, but the volume resistivity (specific resistance) at 20 ° C. is used. It is desirable to include at least one kind of metal of 20 μΩ · cm or less. Such metals include silver (1.62 μΩ · cm), copper (1.72 μΩ · cm), gold (2.4 μΩ · cm), aluminum (2.75 μΩ · cm), tungsten (5.5 μΩ · cm). ), Nickel (7.24 μΩ · cm), iron (9.0 μΩ · cm), chromium (17 μΩ · cm, all values at 20 ° C.), etc., but are not particularly limited thereto. If possible, the volume resistivity is more preferably 10 μΩ · cm, and further preferably 5 μΩ · cm.
Of the above metals, it is most preferable to use copper in consideration of the fact that the thermal conductivity can be increased in the semiconductor device and the price and availability of the metal. These metals may be used alone, or may be an alloy with another metal or a metal oxide for imparting functionality. However, from the viewpoint of conductivity, it is preferable that a metal having a volume resistivity of 20 μΩ · cm or less is contained in the largest amount as a component.
前記した導電性基材のめっき形成部にめっきにより形成される金属層の厚さ(めっき厚さ)は、目的に応じて適宜決定される。めっき厚さは、導体層にピンホールが形成される可能性を小さくするためには、3μm以上であることが好ましく、5μm以上であることがさらに好ましく、十分な体積抵抗率を示すためには、10μm以上の厚さであることが特に好ましい。また、めっき厚さが大きすぎると、形成された金属層は幅方向にも広がるため、めっき厚さも目的に応じて、適宜調整される。 The thickness (plating thickness) of the metal layer formed by plating on the plating forming portion of the conductive substrate is appropriately determined according to the purpose. The plating thickness is preferably 3 μm or more, more preferably 5 μm or more in order to reduce the possibility of pinholes being formed in the conductor layer, and in order to exhibit sufficient volume resistivity. The thickness is particularly preferably 10 μm or more. Moreover, since the formed metal layer will spread also in the width direction when the plating thickness is too large, the plating thickness is appropriately adjusted according to the purpose.
めっきの程度は、析出する金属層が凹部からはみ出るように行う。これにより、転写用基材(剥離性基材)内に断面形状で最大幅の部分を埋没させないように、めっき用導電性基材上の金属層を転写用基材(剥離性基材)に転写することができる。凹部からはみ出ている分の金属の厚さは、5〜50μmであることが好ましい(図5(f’))。 The degree of plating is performed so that the deposited metal layer protrudes from the recess. As a result, the metal layer on the electroconductive substrate for plating is used as the transfer substrate (peelable substrate) so that the maximum width portion in the cross-sectional shape is not buried in the transfer substrate (peelable substrate). Can be transferred. The thickness of the metal protruding from the recess is preferably 5 to 50 μm (FIG. 5 (f ′)).
図5は、半導体素子搭載用部材の製造例を示す断面図である。
前記しためっき工程により、導電性基材31の上に絶縁層33を有するめっき用導電性基材30のめっき形成部(凹部32)内にめっきを施し、金属層パターン36を形成する(図5(e))。
金属層パターン36は、めっき用形成部(凹部32)にめっきにより金属層を形成するが、該めっきは、そのめっき用形成部(凹部32)からあふれるようにめっきされ、図5(f’)に示すように、絶縁層33に覆い被さるように析出する。これは、めっきはほぼ等方的に生長するため、導電性基材の露出部分から始まっためっきの析出は、それが進むと凹部からあふれて絶縁層に覆い被さるように析出するためである。
FIG. 5 is a cross-sectional view showing an example of manufacturing a semiconductor element mounting member.
Through the above-described plating step, plating is performed in the plating forming portion (recess 32) of the
The
次に、別個に剥離性基材11に粘着剤層12が積層されたキャリア基材37(転写用基材)を準備し、金属層パターン36が形成されためっき用導電性基材30に、キャリア基材37を粘着剤層12に向けて圧着する準備を行う(図5(f))。
次いで、金属層パターン36が形成されためっき用導電性基材30に、キャリア基材37を、粘着剤層12を向けて圧着する(図5(g))。このとき、断面形状が剥離性基材11とは反対側の方向に向けて広がる逆テーパ形状を有する金属層パターン36の逆テーパ形状部分の全てを粘着剤層12に埋没させないことが好ましい。場合により、粘着剤層12が絶縁層33に接触してもよい。
次いで、キャリア基材37を引きはがすと金属層パターン36は、その粘着剤層12に接着してめっき用導電性基材30のめっき用形成部から剥離されて、キャリア基材に転写され、その結果、導体層パターン付き基材ともいえる半導体素子搭載用部材10が得られる(図5(h))。ここで、導電性金属層パターン13及び14は、剥離性基材11と反対側の面に、最外周よりも内側に略平坦な面を有する台座状の凸部19を有することになる。
Next, a carrier base material 37 (transfer base material) in which the
Subsequently, the
Next, when the
上記キャリア基材37に用いられる粘着剤層12は、従来公知のものでもよいが、光/熱併用硬化性樹脂により構成される場合は、金属層パターン36をキャリア基材に転写して得られる半導体素子搭載用部材に、剥離性基材側から活性エネルギー線を照射し、活性エネルギー線の照射された部分の粘着剤層を硬化させる方法を用いることが好ましい。該導電性金属層パターンと剥離性基材の間の該粘着剤は未硬化又は部分硬化の状態で粘着性を有するものであり、その後の絶縁部形成時に硬化性樹脂が導電性金属層パターンと剥離性基材の間に所望しない侵入を起こすのを防ぐのに有効である。転写後は、加熱により粘着材層を十分硬化させることで、粘着性を低減させ、又は粘着性を消失させることにより、剥離性基材の剥離工程等の作業性を良くすることができる。
The pressure-
次に、本発明の半導体素子搭載用部材10は、図6(i)に示されるように、めっき銅などによって形成される導電性金属層パターン13及び14の表面に、ソルダーレジストなどの硬化性樹脂を適用して、フォト法、スクリーン印刷法等を用いるパターニングにより、導電性金属層パターン13及び14の少なくとも一部を露出させる(図6(j))。
次に、図6(k)に示すように、半導体素子搭載用部材10は、めっき銅などにより形成される導電性金属層パターン13及び14の表面に、順次ニッケルめっき及び金めっきが施されて金属めっき層16が形成され、後で行われるワイヤボンディングがされやすいように準備することが好ましい。なお、金めっきはパラジウムめっき、銀めっきでもよい。
Next, as shown in FIG. 6 (i), the semiconductor
Next, as shown in FIG. 6 (k), the semiconductor
次に、図6(l)に示すように、必要に応じてリフレクター18を設置して本発明の半導体素子搭載基板20が製造される。リフレクターに用いる材料及び形状等については、前述の通りである。ここで、ソルダーレジストとリフレクターとの密着性を向上させるため、リフレクターをモールドする前にソルダーレジスト表面にプラズマ処理を施すことが好ましい。プラズマ処理により、ソルダーレジスト表面の極性基が増え活性度が上がり、リフレクターとの密着性が向上する。
なお、リフレクターが無い場合は、プラズマ処理をワイヤボンディングの前に施し、ワイヤボンディング後そのまま封止材をモールドすることもできる。
Next, as shown in FIG. 6 (l), the
When there is no reflector, plasma treatment can be performed before wire bonding, and the sealing material can be molded as it is after wire bonding.
(半導体装置の製造方法)
半導体装置40は、図6(l)で得た半導体素子搭載基板20の導電性金属層パターンの露出部にめっきを施した部分(ダイパッド部)にLED半導体素子などの半導体素子21を搭載する(図6(m))。ダイパッド部は、リフレクター部材に囲まれる領域に設けられる。
さらに、この半導体素子21と隣接する導電性金属層パターン14上のワイヤボンディング部の所定位置が、導電性ワイヤ22によりワイヤボンディングされる(図6(m))。
本発明の半導体装置40は、図7に示すように、通常、キャリア基材37を剥離し(図7(n))、外装めっき24及び24’を設け(図7(o))、ダイシングにより個片化して使用される(図7(q))。また、半導体素子搭載基板から、キャリア基材37を剥離し、ダイシングした後に、外層めっき24及び24'を設けてもよく、その順序は問わない。
(Method for manufacturing semiconductor device)
The
Further, a predetermined position of the wire bonding portion on the conductive
As shown in FIG. 7, the
前記のようにして得られた半導体装置40は、図8に示すように、はんだ付けにより半導体装置搭載用配線板50に搭載して半導体装置搭載配線板60を作製する工程を示す断面図である。
図8(r)は、マザーボード51に半導体装置40を搭載する直前の状態を示す。半導体装置搭載用配線板はその一部を示すが、ボード本体(表面の配線層を除く部分)に導体配線52及び52’が施工されており、その上にはんだ53及び53’が載置されている。半導体装置40の突出している金属層部分がそれぞれはんだペースト53及び53’によりはんだ付けされる。その結果は、図8(s)のようになり、半導体装置40の金属層部分に接続したはんだ53及び53’が金属層部分の突出部を覆うように付着する。このためはんだ付けして得られた半導体装置搭載配線板において、配線板の面方向の剪断力に対して半導体装置40は配線板50上に堅固に結合されている。
なお、半導体装置と半導体装置搭載用配線板との接続は、はんだペーストの変わりに電気はんだめっきを施し、はんだリフローする方法でも良い。
As shown in FIG. 8, the
FIG. 8R shows a state immediately before the
The connection between the semiconductor device and the wiring board for mounting the semiconductor device may be a method in which electric solder plating is performed instead of the solder paste and the solder is reflowed.
次に、図9〜13を用いて、剥離性基材に転写された導電性金属層パターンの形状について説明する。図9〜13は、導電性金属層パターン側から見た平面図である。
図9〜13において、斜線部は導電性金属層パターンを示し、点線部で囲まれた領域は、1つの半導体装置となる領域(半導体装置領域)を示している。半導体装置領域内における導電性金属層パターンをできるだけ大きくすることにより、導電性金属層パターンの外周部の長さを半導体装置内で増大させ、絶縁部との接触面積を増やすことにより導電性金属層パターンの半導体装置からの脱落防止を改善する。また、半導体装置領域の導電性金属層パターンは、同一半導体装置領域内の導電性金属層パターンとは連結されておらず、隣接する半導体装置領域内の導電性金属層パターンとは半導体装置領域内における導電性金属層パターンの幅の異なる金属層(連結金属層)で連結されている。連結金属層によって、以下の効果が期待できる。
(1)めっき用導電性基材上にめっきによって形成した導電性金属層パターンを連結金属層が形成されている方向に沿って剥離性基材に転写する場合は、導電性金属層パターンの転写漏れの不具合を防ぐことができる。
(2)連結金属層によってつながっているために、電気めっきを効率的に行うことができる。
図11の太い連結金属層は、点線部で囲まれた半導体装置領域で個片化した場合に半導体装置の端面に前記太い連結金属層の端面が露出するので、この露出部を利用して半導体装置搭載用配線板との接続時にはんだの濡れ状態を良好に確認することができる。
ここで、連結金属層の必要最小限幅は100μm以下が好ましく、80μm以下がより好ましく、60μm以下がさらに好ましい。
Next, the shape of the conductive metal layer pattern transferred to the peelable substrate will be described with reference to FIGS. 9 to 13 are plan views seen from the conductive metal layer pattern side.
9 to 13, the hatched portion indicates the conductive metal layer pattern, and the region surrounded by the dotted line portion indicates a region (semiconductor device region) that becomes one semiconductor device. By increasing the conductive metal layer pattern in the semiconductor device region as much as possible, the length of the outer peripheral portion of the conductive metal layer pattern is increased in the semiconductor device, and the conductive metal layer is increased by increasing the contact area with the insulating portion. Improves prevention of pattern falling off from semiconductor device. Further, the conductive metal layer pattern in the semiconductor device region is not connected to the conductive metal layer pattern in the same semiconductor device region, and the conductive metal layer pattern in the adjacent semiconductor device region is in the semiconductor device region. Are connected by metal layers (connected metal layers) having different widths of the conductive metal layer pattern. The following effects can be expected from the connecting metal layer.
(1) When transferring the conductive metal layer pattern formed by plating on the conductive substrate for plating to the peelable substrate along the direction in which the connecting metal layer is formed, transfer the conductive metal layer pattern. Leakage can be prevented.
(2) Since it is connected by a connecting metal layer, electroplating can be performed efficiently.
When the thick connection metal layer in FIG. 11 is separated into individual semiconductor device regions surrounded by a dotted line portion, the end surface of the thick connection metal layer is exposed at the end surface of the semiconductor device. It is possible to satisfactorily confirm the wet state of the solder when connected to the device mounting wiring board.
Here, the necessary minimum width of the connecting metal layer is preferably 100 μm or less, more preferably 80 μm or less, and further preferably 60 μm or less.
また、本発明では用いられるめっき用導電性基材として、回転体(ロール)を用いることができるが、さらに、この詳細を説明する。回転体(ロール)は金属製が好ましい。さらに、回転体としてはドラム式電解析出法に用いるドラム電極などを用いることが好ましい。ドラム電極の表面を形成する物質としては上述のようにステンレス鋼、クロムめっきされた鋳鉄、クロムめっきされた鋼、チタン、チタンをライニングした材料などのめっき付着性が比較的低い材料を用いることが好ましい。導電性基材として回転体を用いることにより連続的に作製して巻物として導体層パターン付き基材を得ることが可能となるため、この場合、生産性が飛躍的に大きくなる。
回転体を用いて、電界解めっきにより形成されたパターンを連続的に剥離しながら、導体層パターン付き基材を巻物として得る工程及び導電性基材としてドラム電極を用いた場合に、ドラム電極を回転させつつ、金属を電界解めっきにより連続的に析出させ、また、析出した金属を連続的に剥離する装置は、国際公開WO2008/081904に記載される方法及び装置を利用することができる。
Further, in the present invention, a rotating body (roll) can be used as the electroconductive substrate for plating used, and further details thereof will be described. The rotating body (roll) is preferably made of metal. Furthermore, it is preferable to use a drum electrode or the like used in the drum-type electrolytic deposition method as the rotating body. As described above, the material that forms the surface of the drum electrode may be a material with relatively low plating adhesion, such as stainless steel, chrome-plated cast iron, chrome-plated steel, titanium, or titanium-lined material. preferable. By using a rotating body as the conductive base material, it is possible to obtain a base material with a conductor layer pattern as a roll, and in this case, productivity is greatly increased.
The process of obtaining a substrate with a conductor layer pattern as a scroll while continuously peeling the pattern formed by electroplating using a rotating body, and the drum electrode as a conductive substrate, As a device for continuously depositing metal by electrolytic plating while rotating and stripping the deposited metal continuously, the method and device described in International Publication WO2008 / 081904 can be used.
実施例1
(凸状レジストパターンの形成)
レジストフィルム(フォテックRY3315、15μm厚、日立化成工業(株)製)を150mm角のステンレス板(SUS316L、#400研磨仕上げ、厚さ500μm、日新製鋼(株)製)の片面に貼り合わせた。貼り合わせの条件は、ロール温度105℃、圧力0.5MPa、ラインスピード1m/minで行った。
次いで、所定のパターン仕様のネガフィルムを、ステンレス板に貼り合わせたレジストフィルムの上に載置し、紫外線照射装置を用いて、600mmHg以下の真空下において、紫外線を250mJ/cm2照射した。さらに、1質量%炭酸ナトリウム水溶液で現像することで、パターン状のレジスト膜(厚さ10μm)を得た(図4(b)参照)。
Example 1
(Formation of convex resist pattern)
A resist film (Photech RY3315, 15 μm thickness, manufactured by Hitachi Chemical Co., Ltd.) was bonded to one side of a 150 mm square stainless steel plate (SUS316L, # 400 polished finish, thickness 500 μm, manufactured by Nisshin Steel Co., Ltd.). The bonding conditions were a roll temperature of 105 ° C., a pressure of 0.5 MPa, and a line speed of 1 m / min.
Next, a negative film having a predetermined pattern specification was placed on a resist film bonded to a stainless steel plate, and ultraviolet rays were irradiated at 250 mJ / cm 2 under a vacuum of 600 mmHg or less using an ultraviolet irradiation device. Furthermore, it developed with 1 mass% sodium carbonate aqueous solution, and the pattern-like resist film (
(絶縁層の形成)
PBII/D装置(TypeIII、(株)栗田製作所製)によりDLC膜を形成した。チャンバー内にレジスト膜が付いたままのステンレス基板を入れ、チャンバー内を真空状態にした後、アルゴンガスで基板表面のクリーニングを行った。次いで、チャンバー内にヘキサメチルジシロキサンを導入し、膜厚0.1μmとなるように下地層を成膜した。
次いで、トルエン、メタン、アセチレンガスを導入し、膜厚が5〜6μmとなるように、下地層の上にDLC層を形成した(図4(c)参照)。
(Formation of insulating layer)
A DLC film was formed using a PBII / D apparatus (Type III, manufactured by Kurita Seisakusho Co., Ltd.). A stainless steel substrate with a resist film attached thereto was placed in the chamber, the inside of the chamber was evacuated, and the substrate surface was cleaned with argon gas. Next, hexamethyldisiloxane was introduced into the chamber, and an underlayer was formed to a thickness of 0.1 μm.
Subsequently, toluene, methane, and acetylene gas were introduce | transduced and the DLC layer was formed on the base layer so that a film thickness might be set to 5-6 micrometers (refer FIG.4 (c)).
(めっき用導電性基材の形成)
絶縁層が付着したステンレス基板を水酸化ナトリウム水溶液(10%、50℃)に浸漬し、時々揺動を加えながら8時間放置した。レジスト膜とそれに形成されたDLC膜が剥離した。一部剥がれにくい部分があった場合は、布で軽くこすることにより全面剥離することができた(図4(d)参照)。
凹部の形状は、開口方向に向かって幅広になっており、その凹部側面の傾斜角は、前記境界面の角度と同じであった。凹部の深さは5〜6μmであった。
(Formation of conductive substrate for plating)
The stainless steel substrate with the insulating layer attached was immersed in an aqueous sodium hydroxide solution (10%, 50 ° C.) and left for 8 hours with occasional rocking. The resist film and the DLC film formed thereon were peeled off. If there was a part that was difficult to peel off, the entire surface could be peeled off by lightly rubbing with a cloth (see FIG. 4D).
The shape of the recess was wider toward the opening direction, and the inclination angle of the side surface of the recess was the same as the angle of the boundary surface. The depth of the recess was 5 to 6 μm.
(銅めっき)
前記で得られためっき用導電性基材のパターンが形成されていない面(裏面)にめっきが付かないように粘着フィルム(ヒタレックスK−3940B、日立化成工業(株)製)を貼り付けた。この粘着フィルムを貼り付けためっき用導電性基材を陰極として、含燐銅を陽極として電解銅めっき用の電解浴(硫酸銅(5水塩)250g/L、硫酸70g/L、キューブライトAR(荏原ユージライト(株)製、添加剤)4ml/Lの水溶液、30℃)中に浸し、電流密度を10A/dm2として、めっき用導電性基材の凹部に析出した金属層の厚さがほぼ35μmになるまでめっきした。めっき用導電性基材の凹部の中とそれからあふれるようにめっきが形成された(図5(e)参照)。
(Copper plating)
An adhesive film (Hitalex K-3940B, manufactured by Hitachi Chemical Co., Ltd.) was attached so that the surface (back surface) on which the pattern of the conductive substrate for plating obtained above was not formed was not plated. Electrolytic bath for electrolytic copper plating (copper sulfate (pentahydrate) 250 g / L, sulfuric acid 70 g / L, Cubelite AR), with the electroconductive substrate for plating with the adhesive film attached as the cathode and phosphorous copper as the anode The thickness of the metal layer deposited in the concave portion of the conductive base material for plating, immersed in 4 ml / L aqueous solution (30 ° C.) (supplied by Ebara Eugelite Co., Ltd.) and having a current density of 10 A / dm 2 The plating was carried out until the thickness became approximately 35 μm. Plating was formed so as to overflow from the concave portion of the conductive base material for plating (see FIG. 5E).
(粘着剤層用組成物の調製)
温度計、冷却管、窒素導入管を備えた500cm3の三つ口フラスコに、以下に記載する配合組成物1を投入し、穏やかに撹拌しながら、60℃に加熱して重合を開始させ、窒素でバブリングさせながら、60℃で8時間、還流中で攪拌を行い、側鎖にヒドロキシル基を有するアクリル樹脂を得た。その後、カレンズ MOI(2−イソシアナトエチルメタクリレート;昭和電工(株)製)5質量部を添加し、穏やかに撹拌しながら50℃で反応させ、側鎖に光重合性官能基を有する反応性ポリマー1の溶液を得た。
(配合組成物1)
2−エチルヘキシルメタクリレート 70質量部
ブチルアクリレート 15質量部
2−ヒドロキシエチルメタクリレート 10質量部
アクリル酸 5質量部
アゾビスイソブチロニトリル 0.1質量部
トルエン 60質量部
酢酸エチル 60質量部
(Preparation of composition for pressure-sensitive adhesive layer)
Into a 500 cm 3 three-necked flask equipped with a thermometer, a cooling tube, and a nitrogen introducing tube, the
(Composition composition 1)
2-ethylhexyl methacrylate 70 parts by
得られた反応性ポリマー1は、側鎖にメタクリロイル基を有しており、ゲルパーミエーションクロマトグラフィーにて測定したポリスチレン換算の重量平均分子量は800,000であった。
反応性ポリマーの溶液1の100質量部(固形分)に光重合開始剤として2−メチル−1[4−メチルチオ]フェニル]−2−モルフォリノプロパン−1−オン(商品名イルガキュア907、チバガイギー(株)製)を1質量部、イソシアネート系架橋剤(商品名コロネートL−38ET、日本ポリウレタン(株)製)を3質量部、トルエンを50質量部添加し、粘着剤層用組成物を得た。
The obtained
To 100 parts by mass (solid content) of the
(転写用基材の作製)
得られた粘着剤層用組成物を、厚さ50μm、120mm角の基材材料であるSUS304の表面に、乾燥後の膜厚が15μmになるように塗布して、基材材料上に紫外線硬化性を有する粘着剤層を形成して、転写用基材(キャリア基材)を作製した。乾燥条件は80℃で10分間とした。
(Preparation of transfer substrate)
The obtained pressure-sensitive adhesive layer composition was applied to the surface of SUS304, which is a substrate material having a thickness of 50 μm and a 120 mm square, so that the film thickness after drying was 15 μm, and UV-cured on the substrate material. A transferable base material (carrier base material) was prepared by forming a pressure-sensitive adhesive layer. The drying condition was 80 ° C. for 10 minutes.
(導電性金属層パターンの転写)
前記転写用基材を、粘着剤層の面を、前記めっき用導電性基材の銅めっきを施した面に、ロールラミネータを用いて貼り合わせた。ラミネート条件は、ロール温度30℃、圧力0.3MPa、ラインスピード0.5m/分とした。次いで、めっき用導電性基材に貼り合わせた転写用基材(図5(g)参照)を剥離したところ、前記めっき用導電性基材上の銅からなる導電性金属層パターンが粘着剤層に転写された構造体(半導体素子搭載用部材)を作製した(図5(h)の符号10)。次いで、得られた構造体の導電性金属層パターンが存在する面に12μm厚のPETフィルムE−5100(東洋紡(株)製)をロール温度30℃、圧力0.3MPa、ラインスピード0.5m/minで貼り合わせた。さらに、導電性金属層パターンが存在する面から1J/cm2の照射量で紫外線照射した。
銅が転写された基材を一部分切り取り、その断面を走査型電子顕微鏡写真(倍率2000倍)にとって観察した。導電性金属層パターンは、接着剤中に厚さ方向にほぼ5μm埋没していた。
(Transfer of conductive metal layer pattern)
The substrate for transfer was bonded to the surface of the pressure-sensitive adhesive layer on the surface of the conductive substrate for plating subjected to copper plating using a roll laminator. Lamination conditions were a roll temperature of 30 ° C., a pressure of 0.3 MPa, and a line speed of 0.5 m / min. Next, when the transfer substrate (see FIG. 5G) bonded to the conductive substrate for plating was peeled off, the conductive metal layer pattern made of copper on the conductive substrate for plating was an adhesive layer. A structure (semiconductor element mounting member) transferred onto the substrate was prepared (
A part of the base material on which the copper was transferred was cut out, and the cross section was observed on a scanning electron micrograph (magnification 2000 times). The conductive metal layer pattern was buried approximately 5 μm in the thickness direction in the adhesive.
(絶縁部の作製)
まず、前記構造体の金属層パターンが存在する面全面に感光性液状ソルダーレジスト(太陽インキ(株)製、商品名:PSR−4000LEW3)をスクリーン印刷で塗布し、温度80℃、25分間の仮硬化後の厚さを30μmとした(図6(i)参照)。
次に、マスクを装着して露光し、未露光部を現像して除去し、開口部を設けた(図6(j)参照)。LED半導体素子が搭載される導電性金属層パターンの開口寸法は、300×300μmのLED半導体素子寸法に対し500×500μmとし、ワイヤボンディング接続する導電性金属層パターンの開口寸法を300×300μmとした。
その後、温度150℃、60分間の条件で本乾燥した。
(Production of insulation part)
First, a photosensitive liquid solder resist (manufactured by Taiyo Ink Co., Ltd., trade name: PSR-4000LEW3) is applied by screen printing to the entire surface of the structure on which the metal layer pattern is present, and the temperature is set at 80 ° C. for 25 minutes. The thickness after curing was 30 μm (see FIG. 6 (i)).
Next, a mask was attached for exposure, the unexposed portion was developed and removed, and an opening was provided (see FIG. 6 (j)). The opening size of the conductive metal layer pattern on which the LED semiconductor element is mounted is 500 × 500 μm with respect to the LED semiconductor element size of 300 × 300 μm, and the opening size of the conductive metal layer pattern for wire bonding connection is 300 × 300 μm. .
Then, this drying was carried out under conditions of a temperature of 150 ° C. for 60 minutes.
(半導体装置の製造)
導電性金属層パターンの開口部の銅表面に、ニッケルめっき5μm及び金めっき(純度99.99%)0.3μmを順次それぞれ電気めっきにより施した(図6(k)参照)。
次いで、ソルダーレジストとリフレクター及び封止材との密着性を向上させるため、ソルダーレジスト表面にプラズマ処理(設備メーカ:(株)モリエンジニアリング、製品名:PLASMA ASHER PB−1000S)を施した。プラズマ処理条件は、使用ガス:Ar、真空度:100Pa、出力:400W、時間:5分とした。
次に、所定の位置にトランスファモールド法により白色無機顔料を含むエポキシ樹脂(日立化成工業(株)製、商品名:WM7005T)を成形し、リフレクター部材をソルダーレジスト上に設置した(図6(l)参照)。樹脂の硬化は、150℃で2時間行った。
次いで、LED半導体素子を金属層パターンの所定位置に銀ペースト(京セラケミカル(株)商品名:CT220HS)により接合し、150℃1時間で硬化させた後、ワイヤボンディングにより接続した。この後、透明液状封止材(信越化学工業(株)商品名;信越シリコーンASP−1020B)を充填し、150℃で30分の硬化を行なって透明液状封止材を硬化させた(図6(m)参照)。
なお、ワイヤボンディングは、ワイヤボンディング装置4524AD〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕で、キャピラリ型式40472−0010−320〔キューリック・アンド・ソファ社(Kulicke & Soffa, Ltd.)〕を用いて行い、ワイヤは、型式GMHタイプ25μm(田中貴金属工業(株)製)を用いた。また、接続条件は、超音波出力を0.2W、超音波出力時間を45ms、温度を130℃とした、
(Manufacture of semiconductor devices)
Nickel plating 5 μm and gold plating (purity 99.99%) 0.3 μm were sequentially applied to the copper surface of the opening of the conductive metal layer pattern by electroplating (see FIG. 6 (k)).
Next, in order to improve the adhesion between the solder resist, the reflector, and the sealing material, the solder resist surface was subjected to plasma treatment (equipment manufacturer: Mori Engineering Co., Ltd., product name: PLASMA ASHER PB-1000S). The plasma treatment conditions were as follows: gas used: Ar, degree of vacuum: 100 Pa, output: 400 W, time: 5 minutes.
Next, an epoxy resin containing a white inorganic pigment (manufactured by Hitachi Chemical Co., Ltd., trade name: WM7005T) was molded at a predetermined position by a transfer mold method, and the reflector member was placed on the solder resist (FIG. 6 (l )reference). The resin was cured at 150 ° C. for 2 hours.
Next, the LED semiconductor element was bonded to a predetermined position of the metal layer pattern by silver paste (Kyocera Chemical Co., Ltd., trade name: CT220HS), cured at 150 ° C. for 1 hour, and then connected by wire bonding. Thereafter, a transparent liquid sealing material (Shin-Etsu Chemical Co., Ltd., trade name: Shin-Etsu Silicone ASP-1020B) was filled and cured at 150 ° C. for 30 minutes to cure the transparent liquid sealing material (FIG. 6). (See (m)).
Note that wire bonding is performed by a wire bonding apparatus 4524AD (Kulicke & Soffa, Ltd.) and a capillary type 40472-0010-320 (Kullike & Soffa, Ltd.). .)], And the
しかる後、キャリア基材を剥離した(図7(n)参照)。このとき、剥離性基材に粘着剤が付着しており、粘着剤が開口部のめっき部分やソルダーレジストに残留することなく容易に剥離することができた。 Thereafter, the carrier substrate was peeled off (see FIG. 7 (n)). At this time, the pressure-sensitive adhesive was adhered to the peelable substrate, and the pressure-sensitive adhesive could be easily peeled off without remaining on the plated portion of the opening or the solder resist.
キャリア基材を剥離後はダイシング装置により所定のサイズ(3mm×2mm×300μm)に切断して、個片化した半導体装置40を得た。この半導体装置は、その導電性金属層パターン(銅めっき)の下面が半導体装置から突出している箇所に無電解めっきにより3μm厚の錫めっきを施した(図7(o)、(p)参照)。
After peeling off the carrier substrate, the
このようにして得られたLED半導体装置40は、
(1)導電性金属層パターンとその後に形成される絶縁部との密着が強いため、半導体装置の耐吸湿性が向上する。そのため、半導体装置の絶縁信頼性の向上が図れ、また、導電性金属層パターンの最上層にAgめっきを施した場合、Agめっきが変色し難く光量の劣化が低減でき、かつAgめっきの変色を抑制し、色目の変化を低減できる。
(2)上記導電性金属層パターンとその後に形成される絶縁部との強固な密着性に加えて、導電性金属層パターンの周縁部の少なくとも一部が硬化性樹脂等からなる絶縁部に覆われるため、導電性金属層パターンの半導体装置からの脱落防止性に優れる。したがって、導電性金属層パターンのめっき厚を薄くすることができ、半導体装置の更なる薄型化、導電性金属層パターンの更なる微細線化が可能となる。
(3)導電性金属層パターンの表面が平坦であり、導電性ワイヤの接続作業性が向上できる。
(4)導電性金属層パターンの表面が平坦であり、かつ、ソルダーレジストなどの硬化性樹脂が塗布されているため金型の封止性が高く、基材形成時に基材が導電性金属層パターンの上面に染み出すことがない。
(5)導電性金属層パターンにソルダーレジスト等の硬化性樹脂を塗布してあるため、基材形成時に基材が導電性金属層パターンの下面に回り込むことがない。
(6)導電性金属層パターンにソルダーレジスト等の硬化性樹脂を塗布することにより、導電性金属層パターン表面の必要な部分に接続用めっきを施せば良いため、接続用めっきに変色し易いAgめっきを施した場合でも色目の変化が小さい。
(7)導電性金属層パターン最表面の必要な部分に限定して接続用めっきを施せば良いため、費用の低減が図れる。
(8)外部接続する導電性金属層パターンの下面が半導体装置から突出しているため、半導体装置の実装後の外部接続部分が剪断力に対して強くなり外部接続の信頼性が向上する。
(9)製品毎に導電性金属層パターンを形成する必要がないため、費用の低減が図れる。さらに、ロールツーロールにより製造することができ、生産性に優れる。
The
(1) Since the adhesion between the conductive metal layer pattern and the insulating portion formed thereafter is strong, the moisture absorption resistance of the semiconductor device is improved. Therefore, the insulation reliability of the semiconductor device can be improved. Also, when Ag plating is applied to the uppermost layer of the conductive metal layer pattern, the Ag plating is difficult to discolor, the deterioration of the light quantity can be reduced, and the Ag plating discoloration can be reduced. It is possible to suppress the color change.
(2) In addition to the strong adhesion between the conductive metal layer pattern and the insulating portion formed thereafter, at least a part of the peripheral portion of the conductive metal layer pattern is covered with an insulating portion made of a curable resin or the like. Therefore, the conductive metal layer pattern is excellent in prevention of falling off from the semiconductor device. Therefore, the plating thickness of the conductive metal layer pattern can be reduced, and the semiconductor device can be further reduced in thickness and the conductive metal layer pattern can be further refined.
(3) The surface of the conductive metal layer pattern is flat, and the connection workability of the conductive wire can be improved.
(4) Since the surface of the conductive metal layer pattern is flat and a curable resin such as a solder resist is applied, the mold sealing property is high, and the base material is the conductive metal layer when forming the base material. There is no oozing on the upper surface of the pattern.
(5) Since a curable resin such as a solder resist is applied to the conductive metal layer pattern, the base material does not wrap around the lower surface of the conductive metal layer pattern when the base material is formed.
(6) By applying a curable resin such as a solder resist to the conductive metal layer pattern, it is sufficient to apply the connection plating to the necessary portion of the surface of the conductive metal layer pattern. Even when plating is applied, the color change is small.
(7) Since it is only necessary to perform connection plating only on the necessary portion of the outermost surface of the conductive metal layer pattern, the cost can be reduced.
(8) Since the lower surface of the conductive metal layer pattern to be externally connected protrudes from the semiconductor device, the external connection portion after mounting the semiconductor device becomes strong against shearing force, and the reliability of external connection is improved.
(9) Since it is not necessary to form a conductive metal layer pattern for each product, the cost can be reduced. Furthermore, it can be manufactured by roll-to-roll and is excellent in productivity.
(半導体装置搭載配線板の作製)
前記で得られた半導体装置を配線板に搭載して、半導体装置搭載配線板を作製した。
前記半導体装置の突出している導電性金属層パターンに錫めっきを施した部分を配線板の20μmの電気はんだめっき層を有する配線上にはんだ付けされるようにして配線板に半導体装置を搭載した。
(Preparation of semiconductor device mounting wiring board)
The semiconductor device obtained above was mounted on a wiring board to produce a semiconductor device mounting wiring board.
The semiconductor device was mounted on the wiring board in such a manner that the tin plated portion of the protruding conductive metal layer pattern of the semiconductor device was soldered onto the wiring having a 20 μm electric solder plating layer of the wiring board.
比較例1
比較例について、図17〜20を用いて説明する。
支持基材101として厚さ0.15mmで実施例1と同サイズのSUS430を用意した。この支持基材の上面に、めっきにより0.1μm厚のPd膜102を形成した。Pd膜を設けた後、Pdと支持基材との密着性を向上させるため400℃で加熱した。
次いで、このPd膜の表面に、感光性フィルム103(フォテックRY3237、37μm厚、日立化成工業(株)製)をラミネートした後(図17(a)参照)、その上部に実施例1と同一のマスクを配置させて、実施例1と同様な方法で紫外線を照射して露光した。その後、実施例1と同様な方法でエッチング剤にて処理することで、パターン状の絶縁層104を設けた(図17(b)参照)。
Comparative Example 1
A comparative example will be described with reference to FIGS.
As the supporting
Next, after the photosensitive film 103 (Photech RY3237, 37 μm thickness, manufactured by Hitachi Chemical Co., Ltd.) was laminated on the surface of the Pd film (see FIG. 17A), the same as in Example 1 was formed on the upper part. A mask was placed, and exposure was performed by irradiating ultraviolet rays in the same manner as in Example 1. Thereafter, a patterned insulating
次に、厚さ0.1μmの金をめっきし(金めっき105)、更にその上に実施例1と同様な方法で厚さ65μmとなるように銅をめっきにより形成した(銅めっき106)。このとき、銅めっきはレジストの膜厚よりも厚くなるため、側面に幅約15μmの突起部が成された。さらに、最上層に実施例1と同様に厚さ5μmのニッケルと0.3μmの金を順次めっきした後、実施例1と同様な方法で保護膜を洗浄して除去した。このとき、導電性金属層パターン側面の突起部は幅約20μmとなった。
次いで、実施例1と同様な方法でトランスファモールド法により図18(e)に示すように、リフレクター108を形成した。実施例1と同様、図18(f)に示すように、金属層上に、発光素子109を接合し、導電性ワイヤ110を用いて発光素子の電極と他の金属層とを接続した。
次いで、図18(f)に示すように、リフレクターに囲まれて形成される凹部に実施例1と同様に透光性樹脂からなる封止部材を封止材のポッティングによって形成し、発光素子や導電性ワイヤを封止部材で被覆した。
次いで、封止材が硬化した後に、図19(g)に示すように、支持基板を剥離した。最後に、実施例1と同様に、リフレクター部でダイシングして個片化し(図19(h)(i))、図20(k)に示すような発光装置搭載配線板を得た。
Next, gold having a thickness of 0.1 μm was plated (gold plating 105), and copper was further formed thereon by plating in the same manner as in Example 1 to a thickness of 65 μm (copper plating 106). At this time, since the copper plating was thicker than the resist film, a protrusion having a width of about 15 μm was formed on the side surface. Further, nickel of 5 μm thickness and gold of 0.3 μm were sequentially plated on the uppermost layer in the same manner as in Example 1, and then the protective film was washed and removed in the same manner as in Example 1. At this time, the protrusion on the side surface of the conductive metal layer pattern had a width of about 20 μm.
Next, as shown in FIG. 18E, the
Next, as shown in FIG. 18 (f), a sealing member made of a translucent resin is formed by potting a sealing material in the recess formed surrounded by the reflector in the same manner as in Example 1, and the light emitting element or The conductive wire was covered with a sealing member.
Next, after the sealing material was cured, the support substrate was peeled off as shown in FIG. Finally, in the same manner as in Example 1, the reflector part was diced into individual pieces (FIGS. 19H and 19I), and a light emitting device mounting wiring board as shown in FIG. 20K was obtained.
このようにして得られた半導体装置には、以下のような問題点が確認された。
(1)遮光性樹脂からなる(リフレクターの)基材は、金型との離型性を付与させるため離型剤が含有されており導電性金属層パターンとなる金属との密着性が弱い。しかも、導電性金属層パターンの下面から導電性金属層パターンの最上層のめっきまでの距離が短いため、半導体装置の耐吸湿性が低下し、半導体装置の絶縁信頼性が劣る。特に、導電性金属層パターンの最上層にAgめっきを施した場合、吸湿によりAgめっきが変色し易く光量の劣化、及び色目の変化が大きい。
(2)遮光性樹脂からなる基材と導電性金属層パターンとなる金属との密着性が弱いため、導電性金属層パターンの半導体装置からの脱落を防ぐため、導電性金属層パターンの側面に突起部を設けている。そのため、導電性金属層パターンの下面から突起部までのめっき厚を厚くする必要があり半導体装置の薄型化及び微細化に限界があった。また、導電性金属層パターン側面に突起部があるため、基材形成時に基材形成用の樹脂材料が充填し難い。
(3)導電性金属層パターンの表面がめっきの自由析出面であるため表面の平滑性に劣り、導電性ワイヤの接続作業性が低い。また導電性金属層パターン表面の平滑性が劣るため金型の封止性が悪く、基材形成時に基材を構成する樹脂材料が導電性金属層パターンの上面に染み出す。
(4)支持基板上の金属層と導電性金属層パターンの密着性が弱いため、基材形成時に基材が導電性金属層パターンの下面に回り込む。
(5)導電性金属層パターン表面全面に接続用めっきを施す必要があるため、接続用めっきに吸湿により変色し易いAgめっきを施した場合、色目の変化が大きい。
(6)外部接続する導電性金属層パターンの下面が半導体装置から突出しないため、半導体装置の実装後の外部接続部分が剪断力に対して弱く、外部接続の信頼性には限界があった。
(7)導電性金属層パターン最表面全面に高価な接続用めっきを施す必要があるためコスト高となる。また、導電性金属層パターンの形成がフォトリソ法であるため製品毎にパターンを形成する必要があるため、多大な費用がかかる。さらに、ロールツーロールの対応が困難であり、生産性に劣る。
(8)支持基材の上面に、めっきにより形成したPd膜中のPdの一部が、支持基材の剥離時に基材側に残ることで、支持基材の剥離後の工程、例えばめっき工程で所望しないところにめっきが析出したり、また、吸湿により絶縁性が低下したりするなど不具合発生の原因となる。
The following problems were confirmed in the semiconductor device thus obtained.
(1) The base material (of the reflector) made of a light-shielding resin contains a release agent for imparting releasability from the mold, and has low adhesion to the metal that becomes the conductive metal layer pattern. Moreover, since the distance from the lower surface of the conductive metal layer pattern to the plating of the uppermost layer of the conductive metal layer pattern is short, the moisture absorption resistance of the semiconductor device is lowered, and the insulation reliability of the semiconductor device is inferior. In particular, when Ag plating is performed on the uppermost layer of the conductive metal layer pattern, the Ag plating is liable to change color due to moisture absorption, and the deterioration of the light amount and the color change are large.
(2) Since the adhesion between the base material made of a light-shielding resin and the metal to be the conductive metal layer pattern is weak, the side surface of the conductive metal layer pattern is used to prevent the conductive metal layer pattern from falling off the semiconductor device. Protrusions are provided. Therefore, it is necessary to increase the plating thickness from the lower surface of the conductive metal layer pattern to the protruding portion, and there is a limit to the thinning and miniaturization of the semiconductor device. Moreover, since there is a protrusion on the side surface of the conductive metal layer pattern, it is difficult to fill the resin material for forming the base material when forming the base material.
(3) Since the surface of the conductive metal layer pattern is a free precipitation surface of plating, the surface is inferior in smoothness and the connection workability of the conductive wire is low. Moreover, since the smoothness of the surface of the conductive metal layer pattern is inferior, the mold sealing property is poor, and the resin material constituting the base material oozes out from the upper surface of the conductive metal layer pattern when the base material is formed.
(4) Since the adhesion between the metal layer on the support substrate and the conductive metal layer pattern is weak, the base material wraps around the lower surface of the conductive metal layer pattern when the base material is formed.
(5) Since it is necessary to perform connection plating on the entire surface of the conductive metal layer pattern, when Ag plating that easily discolors due to moisture absorption is applied to the connection plating, the color change is large.
(6) Since the lower surface of the conductive metal layer pattern to be externally connected does not protrude from the semiconductor device, the external connection portion after mounting the semiconductor device is weak against shearing force, and the reliability of external connection is limited.
(7) Since it is necessary to perform expensive connection plating on the entire outermost surface of the conductive metal layer pattern, the cost increases. In addition, since the formation of the conductive metal layer pattern is a photolithography method, it is necessary to form a pattern for each product, so that a great expense is required. Furthermore, it is difficult to handle roll-to-roll, resulting in poor productivity.
(8) A part of Pd in the Pd film formed by plating on the upper surface of the supporting substrate remains on the substrate side at the time of peeling of the supporting substrate, so that the process after peeling of the supporting substrate, for example, a plating process In such a case, plating may be deposited in an undesired place, or insulation may be deteriorated due to moisture absorption.
10:半導体素子搭載用部材
11:剥離性基材
12:粘着剤層
13:導電性金属層パターン
14:導電性金属層パターン
15: 絶縁部
16:金属めっき層
17:周縁部
18、108:リフレクター
19:台座状の凸部
20:半導体素子搭載基板
21、109:半導体素子
22、110:導電性ワイヤ
23、112:封止部材
24、24’:外装めっき
25:ダイボンド材
30:めっき用導電性基材
31:導電性基材
32:凹部(開口部、めっき形成部)
33:絶縁層
34:感光性レジスト層
36:金属層パターン
37:キャリア基材
39:突起部
40:半導体装置
50:半導体装置搭載用配線板
51:マザーボード
52、52’:導体配線
53、53’:はんだ
60:半導体装置搭載配線板
101:支持基材
102:Pd膜
103:感光性フィルム
104:絶縁層
105:金めっき
106:銅めっき
10: Semiconductor element mounting member 11: Peelable substrate 12: Adhesive layer 13: Conductive metal layer pattern 14: Conductive metal layer pattern 15: Insulating part 16: Metal plating layer 17:
33: Insulating layer 34: Photosensitive resist layer 36: Metal layer pattern 37: Carrier base 39: Protrusion 40: Semiconductor device 50: Semiconductor device mounting wiring board 51:
Claims (4)
該部材の金属層パターン側からの平面視において、該金属層パターンの最外周部が、該金属層パターンと該粘着剤層が接する部分より、外側にせり出している断面形状を有することを特徴とする半導体素子搭載用部材。 A semiconductor element mounting member having a conductive metal layer pattern on the pressure-sensitive adhesive layer side of a carrier base material including a peelable base material and a pressure-sensitive adhesive layer,
In the plan view from the metal layer pattern side of the member, the outermost peripheral portion of the metal layer pattern has a cross-sectional shape protruding outward from a portion where the metal layer pattern and the adhesive layer are in contact with each other. A semiconductor element mounting member.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011150500A JP2013016764A (en) | 2011-07-06 | 2011-07-06 | Semiconductor element mounting member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011150500A JP2013016764A (en) | 2011-07-06 | 2011-07-06 | Semiconductor element mounting member |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013016764A true JP2013016764A (en) | 2013-01-24 |
Family
ID=47689118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011150500A Pending JP2013016764A (en) | 2011-07-06 | 2011-07-06 | Semiconductor element mounting member |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013016764A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020035938A (en) * | 2018-08-31 | 2020-03-05 | 日亜化学工業株式会社 | Light-emitting device and method of manufacturing the same |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010275A (en) * | 2008-06-25 | 2010-01-14 | Hitachi Chem Co Ltd | Semiconductor device, semiconductor mounting wiring board and manufacturing method thereof |
-
2011
- 2011-07-06 JP JP2011150500A patent/JP2013016764A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010010275A (en) * | 2008-06-25 | 2010-01-14 | Hitachi Chem Co Ltd | Semiconductor device, semiconductor mounting wiring board and manufacturing method thereof |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020035938A (en) * | 2018-08-31 | 2020-03-05 | 日亜化学工業株式会社 | Light-emitting device and method of manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5551568B2 (en) | Resin-sealing adhesive tape and method for manufacturing resin-sealed semiconductor device using the same | |
JP4397653B2 (en) | Adhesive sheet for semiconductor device manufacturing | |
JP2005005721A (en) | Wiring board for semiconductor package, its producing process and semiconductor package utilizing it | |
JP2010034540A (en) | Electrode base material for solar cell | |
JP2010147860A (en) | Film antenna base material and method for manufacturing the same | |
JP2020088302A (en) | Method for manufacturing light-emitting device | |
KR20090083973A (en) | Intenna by electro-forming and fabricating method | |
JP2011134961A (en) | Semiconductor device, wiring base material for mounting and connecting semiconductor element, wiring board for mounting semiconductor device and method for manufacturing the same | |
JP2015041693A (en) | Multilayer wiring board and method for manufacturing the same, and laminated coil component | |
JP5176111B2 (en) | Manufacturing method of wiring board mounted on semiconductor device | |
JP5077980B2 (en) | Manufacturing method of semiconductor device | |
JP5366781B2 (en) | Resin-sealing heat-resistant adhesive tape and method for producing resin-sealed semiconductor device using the same | |
JP2013016757A (en) | Semiconductor element mounting member, semiconductor element mounted substrate and semiconductor device | |
JP2013016763A (en) | Semiconductor element mounting member and semiconductor device | |
JP5588950B2 (en) | Heat resistant adhesive tape | |
JP2013016764A (en) | Semiconductor element mounting member | |
JP2013016754A (en) | Semiconductor element mounting member, semiconductor element mounted substrate and semiconductor device | |
JP2012033704A (en) | Electromagnetic wave shield method of electronic component using electromagnetic wave shield film for electronic component | |
JP3934041B2 (en) | Semiconductor device manufacturing method and heat-resistant adhesive tape used therefor | |
JP2013016755A (en) | Semiconductor element mounting member, semiconductor element mounted substrate and semiconductor device | |
JP2013016756A (en) | Semiconductor element mounting member, semiconductor element mounted substrate and semiconductor device | |
JP2013016762A (en) | Semiconductor element mounting member, semiconductor element mounted substrate and semiconductor device | |
JP2013016758A (en) | Manufacturing method of member for mounting semiconductor element and manufacturing method of semiconductor device | |
JP2013016759A (en) | Semiconductor element mounting substrate and semiconductor device | |
JP2013016761A (en) | Semiconductor element mounting member, semiconductor element mounted substrate and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150804 |