JP2013005587A

JP2013005587A - 電源装置

Info

Publication number: JP2013005587A
Application number: JP2011134229A
Authority: JP
Inventors: Mitsuhide Murofushi; 光英室伏
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2011-06-16
Filing date: 2011-06-16
Publication date: 2013-01-07

Abstract

【課題】ＡＣライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減すること。
【解決手段】ＡＣ電力供給源１から入力された交流電圧に応じて全波整流又は倍電圧整流を行う整流平滑部２を備える電源装置であって、整流平滑部２により整流された電圧に基づくＣＯＭＶ＿ＳＷ信号を出力するコンバータ部６と、コンバータ部６が出力したＣＯＭＶ＿ＳＷ信号の駆動デューティー比を算出し、ＡＣ負荷Ａ９とＤＣ負荷Ｂ１０の制御を行い、装置状態を検知するＣＰＵ８とを備え、ＣＰＵ８は、装置状態及び駆動デューティー比に基づき交流電圧を検知し、検知した交流電圧に応じて全波整流又は倍電圧整流を行うよう整流平滑部２を制御する。
【選択図】図１

Description

本発明は、電源装置に関し、特に、ＡＣ入力電圧を整流及び平滑化する際にＡＣ入力電圧に応じて全波整流して平滑化するか、倍電圧整流を行って平滑化するかを選択可能な電源装置に関する。

ＡＣ−ＤＣ変換装置としての電源装置では、スイッチング方式が広く使用されている。これらの電源装置には、整流平滑部とコンバータ部を接続した構成のものがある。整流平滑部はＡＣ入力電圧を整流及び平滑化してＤＣ電圧を出力する。コンバータ部は、整流及び平滑化したＤＣ電圧を１次側と２次側で絶縁して１次側巻線と２次側巻線で磁気結合するようにコア材と組み合わせて構成し、スイッチングトランスとスイッチング素子でスイッチング動作を行い、ＤＣ出力電圧を調整する。また、電源装置に制御ユニットを接続し、ＤＣ電圧の出力とともに、ＡＣラインに接続されているＡＣ負荷への電力の供給を制御する場合がある。例えばＡＣ負荷としては、ＡＣモータや発熱体を有するヒータ、更にＡＣ−ＤＣ変換装置を接続した構成等がある。また、ＤＣ負荷を接続し、そのＤＣ負荷の電力供給制御を行うような構成等もある。例えば、ＤＣモータの駆動制御や各種センサへの電力供給、更にＤＣ−ＤＣ変換装置を接続した構成等である。更に、電源装置には、ＡＣ入力電圧を直接検知して、ＡＣ１００Ｖ系か２００Ｖ系かを判別し、整流及び平滑方法を選択する装置がある。このような例として次のような構成の装置がある。すなわち、ＡＣラインの電圧を検知するために、別途ＡＣライン上の電圧を半波整流した後に平滑化し、更に抵抗分圧と定電圧ダイオードを用いてＡＣ入力電圧を判別し、倍電圧整流とするか全波整流とするかを選択する装置がある（例えば、特許文献１参照）。

特開２００５−７３４０４号公報

しかしながら、上述の従来例では、次のような課題があった。すなわち従来例では、ＡＣラインの電圧を検知するために、半波整流用のダイオード、半波整流した電圧の平滑コンデンサ、電圧分圧用の抵抗、定電圧ダイオード等の複数の部品を１次側に配置している。このため、１次側のＡＣ電圧のピーク電圧に対応する絶縁距離と耐電圧仕様を考慮して部品選択と配置を行う必要があり、また、主に１次側に配置する部品であるため部品サイズが大きく、かつ部品コストが高く、回路スペースが大きくなるという課題があった。

本発明は、このような状況のもとでなされたもので、ＡＣライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減することを目的とする。

前述の課題を解決するために、本発明は以下の構成を備える。

（１）交流電源から入力された交流電圧に応じて全波整流又は倍電圧整流を行う整流手段を備える電源装置であって、前記整流手段により整流された電圧に基づくパルス信号を出力する出力手段と、前記出力手段が出力したパルス信号のデューティー比を算出する算出手段と、少なくとも１つの負荷の制御を行い、装置状態を検知する制御手段と、を備え、前記制御手段は、前記装置状態及び前記算出手段により算出したデューティー比に基づき前記交流電圧を検知し、検知した前記交流電圧に応じて前記全波整流又は前記倍電圧整流を行うよう前記整流手段を制御することを特徴とする電源装置。

本発明によれば、ＡＣライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減することができる。

実施例１の電源装置の回路ブロックを示す図実施例１の電源装置の回路構成を示す図実施例１の電源装置の動作波形（ＡＣ１００Ｖ系、スタンバイ状態、全波整流）を示す図実施例１の電源装置の動作波形（ＡＣ２００Ｖ系、スタンバイ状態、倍電圧整流）を示す図実施例１の電源装置の動作波形（定常負荷状態）を示す図実施例１の電源装置の動作波形（最大負荷状態）を示す図実施例１、２の電源装置の動作処理（全体、スタンバイ状態）を説明するフローチャート実施例１の電源装置の動作処理（定常負荷状態、最大負荷状態）を説明するフローチャート実施例２の電源装置の回路ブロックを示す図実施例２の電源装置の回路構成を示す図実施例２の電源装置の動作処理（スタンバイ状態）を説明するフローチャート実施例２の電源装置の動作処理（定常負荷状態）を説明するフローチャート

以下本発明を実施するための形態を、実施例により詳しく説明する。

［電源装置の構成］
図１は、実施例１の電源装置の構成と、電源装置に接続する負荷の構成を示すブロック図である。ＡＣ（交流）電力供給源１（交流電源）は商用電源等である。整流平滑部２（整流手段）はＡＣ電圧（交流電圧）をＤＣ（直流）電圧に整流する。コンデンサ制御回路（ＣＯＮ＿ＣＴＲＬ）３は、整流ブリッジダイオード４と２つの平滑コンデンサ５に接続し、倍電圧整流か全波整流かを切り換える。コンバータ部（ＣＯＮＶ）（印加手段）（出力手段）６は、整流平滑部２により整流及び平滑化（以下、ＤＣ電圧化ともいう）された電圧を降圧してＶｃｃ電圧を出力する。Ｖｃｃスイッチ（Ｖｃｃ＿ＳＷ）７は、ユーザの操作によってＶｃｃ電圧をコンバータ部６から出力するかどうかを選択可能とする。ＣＰＵ（中央演算処理ユニット）８は、コンバータ部６から出力されるＣＯＮＶ＿ＳＷ信号が入力されて演算を行い、倍電圧整流か全波整流かを切り換えるコンデンサ制御回路３を、ＣＴＲＬ＿ＣＯＮ信号をコンデンサ制御回路３に出力することにより制御する。

また、ＣＰＵ８は、ＡＣ負荷Ａ９及びＤＣ負荷Ｂ１０に接続されている。ＣＰＵ８は、制御対象であるＡＣ負荷Ａ９について動作タイミング設定や制御を信号線ＣＯＭ１経由で行う。ＡＣ負荷Ａ９には、ＡＣ電力供給源１からの電力ラインＡＣ＿ＨとＡＣ＿Ｎが接続されている。また、ＣＰＵ８は、コンバータ部６からＤＣ電圧であるＶｃｃが供給されて動作するＤＣ負荷Ｂ１０を信号線ＣＯＭ２経由で制御する。このようにＣＰＵ８は、信号線ＣＯＭ２を介してＤＣ負荷Ｂ１０を制御しており、ＤＣ負荷Ｂ１０への電力供給状態を把握しているため、負荷Ｂ１０への制御内容に応じて装置状態の状態遷移を判断することができる。尚、装置状態とは例えば後述するスタンバイ状態、定常負荷状態、最大負荷状態等のことであり、状態遷移とは例えばスタンバイ状態から定常負荷状態への遷移等、異なる装置状態に移行することである。ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒｙ）８ａはＣＰＵ８内に設置され、ＣＰＵ８による制御の内容が保持・記憶されており、その内容をもとにＣＰＵ８の演算処理を実行する。ＲＡＭ（ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）８ｂは、ＣＰＵ８の演算処理におけるデータの一時的な保持・記憶や、演算で使用するメモリ領域を有する。

［電源装置の回路構成］
図２は、本実施例の電源装置の回路構成を示す図である。ゲート制御式半導体スイッチ（以下、トライアック）１００はフォトトライアックカプラ１０１によって制御される。フォトトライアックカプラ１０１の２次側の発光部がオンとなることで、１次側の受光部がオンとなり、トライアック１００がオンとなる。逆にフォトトライアックカプラ１０１の発光部がオフとなることで、トライアック１００がオフとなる。トライアック１００がオンすることによって整流ブリッジダイオード４と電解コンデンサ５ａ及び５ｂが接続されて倍電圧整流を行う。トライアック１００がオフすることによって整流ブリッジダイオード４と電解コンデンサ５ａ及び５ｂが切断されて全波整流を行う。

ＡＣ１００Ｖ入力で全波整流の場合、平滑コンデンサ５ａ及び５ｂで平滑化される電圧はＤＣ＿ＨとＤＣ＿Ｎ間の電圧として約１４０Ｖとなる。ＡＣ１００Ｖ入力で倍電圧整流の場合、平滑コンデンサ５ａ及び５ｂで平滑化される電圧はＤＣ＿ＨとＤＣ＿Ｎ間の電圧として約２８０Ｖとなる。また、ＡＣ２００Ｖ入力で全波整流の場合、平滑コンデンサ５ａ及び５ｂで平滑化される電圧はＤＣ＿ＨとＤＣ＿Ｎ間の電圧として約２８０Ｖとなり、ＡＣ１００Ｖ入力時で倍電圧整流時とほぼ同じ電圧となる。そのため、コンバータ部６の回路構成は、ＡＣ１００Ｖ系入力及びＡＣ２００Ｖ系入力で共通の回路構成とすることが可能となる。

電源ＩＣ１０２はコンバータ部６のスイッチング動作を制御する。本実施例では電源ＩＣを例とするが、個別に部品を組み合わせて構成する方法もある。電源ＩＣ１０２は、ＯＵＴ信号線を経由してスイッチング素子１０３のオン・オフ駆動制御を行う。また、電源ＩＣ１０２は、起動電力供給のためにＳＴ電源線に接続されている。電源ＩＣ１０２は、ＤＣ＿ＨとＤＣ＿Ｎ間の電圧が供給されることで起動する。スイッチング素子１０３は、本実施例ではＭＯＳＦＥＴを例にするが、特に限定するものではない。電流検知抵抗１０４はスイッチング素子１０３に接続されている。電流検知抵抗１０４は、スイッチング素子１０３のスイッチング時の電流を電圧変換し、信号線ＩＳを経由して電源ＩＣ１０２に入力され、スイッチング素子１０３のオフタイミングを制御するために用いる。スイッチングトランス１０５（１０５ａ、１０５ｂ、１０５ｃ）のうち、巻線１０５ａは１次側のメイン巻線である。巻線１０５ａには、整流後のＤＣ＿ＨとＤＣ＿Ｎ間の電圧が、電源ＩＣ１０２で制御されるスイッチング素子１０３によってパルス状に印加される。巻線１０５ｂは２次側出力のＶｃｃ出力巻線である。巻線１０５ｃは電源ＩＣ１０２に動作電力を供給する補助巻線である。電源ＩＣ１０２は、前述のＳＴ電源線からの電力供給による起動後にスイッチングを行い、巻線１０５ｃからの出力によって電力を供給され、動作を継続するものとする。巻線１０５ｃからの出力は、電流制限抵抗１０６と半波整流ダイオード１０７を経由してコンデンサ１０８で平滑され、電源ＩＣ１０２の動作電源電圧としてのＩＣ＿Ｖｃｃとなる。

ダイオード１０９は巻線１０５ｂからの出力を整流するダイオードであり、平滑コンデンサ１１０ａ、１１０ｂにより平滑化された電圧は２次側に配置されたＶｃｃスイッチ（Ｖｃｃ＿ＳＷ）７がオンとなることでＦＥＴ１１６がオンし、Ｖｃｃとして出力される。Ｖｃｃ＿ＳＷ７がオフとなることでＦＥＴ１１６がオフし、Ｖｃｃの出力が停止する。抵抗１１７と抵抗１１８はＦＥＴ１１６に接続しており、Ｖｃｃスイッチ７がオンではＦＥＴ１１６をオンし、Ｖｃｃスイッチ７がオフではＦＥＴ１１６をオフする。チョークコイル１１１は、平滑コンデンサ１１０ｂへの充電電流のピークを低減する。フォトカプラ１１２、シャントレギュレータ１１３、抵抗１１４及び１１５はＶｃｃ電圧を安定させるための電圧フィードバックＦＢ（ＦｅｅｄＢａｃｋ）回路である。また、フォトカプラ１１２は１次側と２次側を絶縁して分離し、２次側の発光部の発光及び消灯に追従して１次側の受光部が動作し、Ｖｃｃの電圧出力状態を２次側から１次側の電源ＩＣ１０２のＦＢ信号線を経由して伝達する。ただし、Ｖｃｃの電圧フィードバック回路に関しては、特に方法や構成を限定するものではない。

フォトカプラ１２０は、電源ＩＣ１０２からのＯＵＴ信号線が分岐して接続されている。また、フォトカプラ１２０は、電流制限抵抗１２１を経由してＤＣ＿Ｎに接続されている。フォトカプラ１２０は、スイッチング素子１０３がオンで１次側の発光部に電流が流れて、２次側の受光部がオンとなる。スイッチング素子１０３がオフで発光部が消灯し、受光部がオフとなる。受光部はプルアップ抵抗１２２に接続され、入力電流制限抵抗１２３を経由してＣＰＵ８に入力信号ＣＯＮＶ＿ＳＷとして接続されている。フォトカプラ１２０の受光部がオンになるとＣＯＮＶ＿ＳＷはローレベルとなり、受光部がオフとなるとＣＯＮＶ＿ＳＷはハイレベルとなる。スイッチング素子１０３は連続してオンとオフを繰り返すため、ＣＯＮＶ＿ＳＷ入力信号は、矩形波のパルス信号としてＣＰＵ８に入力されることになる。またフォトカプラ１２０の発光部及び受光部の動作は、電源ＩＣ１０２のＯＵＴ信号線を経由したスイッチング制御出力信号のオンとオフの変化に追従できるものである。

抵抗１２４、１２５及び１２６が接続されたトランジスタ１２７と、抵抗１３０及び１３１が接続されたトランジスタ１３２は、ＣＰＵ８のコンデンサ制御信号ＣＴＲＬ＿ＣＯＮの出力によってオン及びオフとなる。トランジスタ１２７とトランジスタ１３２がオンの時は、Ｖｃｃをフォトトライアックカプラ１０１の２次側の発光部に供給することで発光させ、トライアック１００をオンして倍電圧整流状態とする。また、トランジスタ１２７及びトランジスタ１３２がオフの時はフォトトライアックカプラ１０１の発光部が消灯し、トライアック１００をオフして全波整流状態とする。

［ＡＣ入力電圧と整流方式］
表１は、ＡＣ入力電圧に対応するコンデンサ制御信号ＣＴＲＬ＿ＣＯＮの出力とコンデンサ制御回路３の動作による整流方式を示した表である。電源装置にＡＣ電力の供給が開始された電源オン直後は、ＡＣ１００Ｖ系及びＡＣ２００Ｖ系入力で全波整流の設定であり、ＣＴＲＬ＿ＣＯＮ信号はいずれもローレベル（Ｌｏｗ）の出力設定である。ＡＣ入力電圧がＡＣ１００Ｖ系であれば、ＣＰＵ８によってＣＴＲＬ＿ＣＯＮ信号がハイレベル（Ｈｉｇｈ）の出力となった場合に（ＣＰＵ８出力設定後）、整流平滑部２は倍電圧整流を行う。

［ＡＣ入力電圧の駆動デューティー比と装置状態との関係］
（１００Ｖ系で全波整流、スタンバイ状態の場合）
図３（ａ）は、ＡＣ１００Ｖ系入力時で全波整流時の平滑コンデンサ５ａと５ｂで平滑化されるＤＣ＿ＨとＤＣ＿Ｎ間の電圧［Ｖ］（例として約１４０Ｖ）を示すグラフである。図３（ｂ）は、ＡＣ１００Ｖ系入力時で全波整流時の電源ＩＣ１０２からのＯＵＴ信号線のスイッチング駆動波形［Ｖ］、図３（ｃ）はＭＯＳＦＥＴであるスイッチング素子１０３のドレイン−ソース間電圧Ｖｄｓ［Ｖ］の波形を夫々示すグラフである。図３（ｄ）は、ＡＣ１００Ｖ系入力時の全波整流時のＣＰＵ８の入力信号ＣＯＮＶ＿ＳＷ［Ｖ］の波形を示したグラフである。いずれのグラフも横軸は時間（Ｔｉｍｅ）（ミリ秒（ｍｓ））である。図３は、出力負荷が小さく、安定している期間であり、ＣＰＵ８によって制御される装置状態がスタンバイ状態（待機状態）での波形である。本実施例では、ＯＵＴ信号のレベルがハイレベル（例えば１０Ｖ以上）であれば、スイッチング素子１０３がオンとなる。また、ＯＵＴ信号のレベルがローレベル（例えば５Ｖ以下）であれば、スイッチング素子１０３がオフとなる。装置状態がスタンバイ状態では、スイッチング素子１０３の駆動デューティー比は、ＯＵＴ信号でハイデューティー比であり（図３（ｂ））、フォトカプラ１２０を経由してＣＰＵ８の入力信号ＣＯＮＶ＿ＳＷでローデューティー比である（図３（ｄ））。図３（ｄ）は、ＣＰＵ８（算出手段）がコンバータ部６から入力されたＣＯＮＶ＿ＳＷ信号の情報に基づき駆動デューティー比を算出した場合、スタンバイ状態ではローデューティー比で１０％≦Ｄｕｔｙ＜２０％となっていることを示している。

（１００Ｖ系で倍電圧整流又は２００Ｖ系で全波整流、スタンバイ状態の場合）
図４（ａ）は、ＡＣ１００Ｖ系入力時で倍電圧整流時又はＡＣ２００Ｖ系入力時で全波整流時の平滑コンデンサ５ａと５ｂで平滑化されるＤＣ＿ＨとＤＣ＿Ｎ間の電圧［Ｖ］（例として約２８０Ｖ）を示すグラフである。図４（ｂ）は、ＡＣ１００Ｖ系入力時で倍電圧整流時又はＡＣ２００Ｖ系入力時で全波整流時の電源ＩＣ１０２からのＯＵＴ信号線のスイッチング駆動波形［Ｖ］を示すグラフである。図４（ｃ）は、ＡＣ１００Ｖ系入力時で倍電圧整流時又はＡＣ２００Ｖ系入力時で全波整流時のＭＯＳＦＥＴであるスイッチング素子１０３のドレイン−ソース間電圧Ｖｄｓ［Ｖ］の波形を示すグラフである。図４（ｄ）は、ＡＣ１００Ｖ系入力時で倍電圧整流時又はＡＣ２００Ｖ系入力時で全波整流時のＣＰＵ８の入力信号ＣＯＮＶ＿ＳＷ［Ｖ］の波形を示したものである。いずれのグラフも横軸は時間（Ｔｉｍｅ）（ミリ秒（ｍｓ））である。図４は、出力負荷が小さく、安定している期間であり、ＣＰＵ８によって制御される装置状態がスタンバイ状態での波形である。図４（ｄ）は、ＣＰＵ８がコンバータ部６から入力されたＣＯＮＶ＿ＳＷ信号の情報に基づき駆動デューティー比を算出した場合、スタンバイ状態ではローデューティー比で５％≦Ｄｕｔｙ＜１０％となっていることを示している。

このように、装置状態がスタンバイ状態である図３（ｄ）と図４（ｄ）とを比較すると、次のようなことがわかる。すなわち、整流平滑部２が全波整流を行っている際に、入力されるＡＣ電圧が１００Ｖ系の場合は１０％≦Ｄｕｔｙ＜２０％、２００Ｖ系の場合は５％≦Ｄｕｔｙ＜１０％であり、駆動デューティー比の範囲が異なることがわかる。

（１００Ｖ系で倍電圧整流又は２００Ｖ系で全波整流、定常負荷状態の場合）
図５は、ＡＣ１００Ｖ系入力時で倍電圧整流時と、ＡＣ２００Ｖ系入力時で全波整流時の波形を示したものである。図５（ａ）〜図５（ｄ）の横軸と縦軸は、図３と同様であり説明を省略する。図５は、出力負荷が安定している期間であり、ＣＰＵ８によって制御される装置状態が定常負荷状態での波形である。ＣＰＵ８により駆動デューティー比を算出した場合、定常負荷状態ではローデューティー比で２０％≦Ｄｕｔｙ＜３０％となっていることを示している。

（１００Ｖ系で倍電圧整流又は２００Ｖ系で全波整流、最大負荷状態の場合）
図６は、ＡＣ１００Ｖ系入力時で倍電圧整流時と、ＡＣ２００Ｖ系入力時で全波整流時の波形を示したものである。図６（ａ）〜図６（ｄ）の横軸と縦軸は、図３と同様であり説明を省略する。図６は、ＣＰＵ８によって制御される装置状態が最大負荷状態での波形である。図６は、ＣＰＵ８により駆動デューティー比を算出した場合、最大負荷状態ではローデューティー比で３５％≦Ｄｕｔｙ＜４５％となっていることを示している。

［駆動デューティー比と装置状態］
（１００Ｖ系での装置状態の遷移）
表２は、ＡＣ１００Ｖ系入力時に全波整流から倍電圧整流に切り換える処理を行う際、ＣＰＵ８により検知し算出した駆動デューティー比と装置状態の関係を示した表である。

ＡＣ電源入力直後は全波整流設定となっており、電源ＩＣ１０２が起動電力供給用としてのＳＴ線から電力を供給され、スイッチング素子１０３を駆動し始める。Ｖｃｃ＿ＳＷ７がオフであれば無負荷状態となる。Ｖｃｃ＿ＳＷ７がオンとなった場合、ＣＰＵ８にＶｃｃ電圧が供給される。ＣＰＵ８は、ＲＯＭ８ａにある制御プログラムでＲＡＭ８ｂや入出力端子状態の初期化処理を実行する。電源ＩＣ１０２のスイッチング素子１０３の駆動信号は、ＯＵＴ信号線からフォトカプラ１２０にも出力され、ＣＰＵ８が入力信号ＣＯＮＶ＿ＳＷのレベルの変化を検知して駆動デューティー比を算出する。ＡＣ電源入力直後の駆動デューティー比と装置状態との関係は、例えば、Ｄｕｔｙ＜４％であれば装置状態が無負荷状態、１０％≦Ｄｕｔｙ＜２０％であればスタンバイ状態、２０％≦Ｄｕｔｙであれば異常状態である（表２）。装置状態がスタンバイ状態となった際に駆動デューティー比が、例えば１０％≦Ｄｕｔｙ＜２０％であれば（表２）、ＣＰＵ８は入力電圧がＡＣ１００Ｖ系であると判断し、倍電圧整流を選択してＣＴＲＬ＿ＣＯＮの出力をハイレベルに設定する。倍電圧整流設定後（ＣＰＵ８出力設定後）は、ＡＣ入力電圧が１００Ｖ系の場合、ＤＣ＿ＨとＤＣ＿Ｎ間の電圧は約２８０Ｖとなり、ＡＣ入力電圧が２００Ｖ系の場合でかつ全波整流時の電圧と同等となる。このため、スタンバイ状態での出力負荷であれば、スイッチング素子１０３の駆動デューティー比が低下し、例えば５％≦Ｄｕｔｙ＜１０％の範囲に低下するものとする（例えば図４）。更に装置状態が変化して定常負荷状態や最大負荷状態になった際は、各々駆動デューティー比が大きくなる。例えば装置状態が定常負荷状態となった際には、駆動デューティー比は２０％≦Ｄｕｔｙ＜３０％（例えば図５）、最大負荷状態になった際には、駆動デューティー比は３５％≦Ｄｕｔｙ＜４５％となる（例えば図６）。また、例えば駆動デューティー比が４５％以上となると、装置状態に対応しない出力負荷電流があると判断し、負荷電流が想定値より大きい異常状態であると判断する。尚、駆動デューティー比がＤｕｔｙ＜２の場合は、装置状態は無負荷状態である。

（２００Ｖ系での装置状態の遷移）
表３は、ＡＣ２００Ｖ系入力時に全波整流の設定処理を行い、ＣＰＵ８により検知し算出した駆動デューティー比と装置状態の関係を示した表である。

ＡＣ電源投入直後は、全波整流設定となっている。ＣＰＵ８が入力信号ＣＯＮＶ＿ＳＷのレベルの変化を検知して駆動デューティー比を算出する。ＡＣ電源入力直後の駆動デューティー比と装置状態との関係は、例えば、Ｄｕｔｙ＜２％であれば装置状態が無負荷状態、５％≦Ｄｕｔｙ＜１０％であればスタンバイ状態、１０％≦Ｄｕｔｙであれば異常状態である（表３）。装置状態がスタンバイ状態となった際に、駆動デューティー比が、例えば５％≦Ｄｕｔｙ＜１０％であれば（例えば図４）、ＣＰＵ８は入力電圧がＡＣ２００Ｖ系であると判断し、全波整流を選択してＣＴＲＬ＿ＣＯＮの出力をローレベルに設定する。全波整流設定後（ＣＰＵ８出力設定後）は、ＡＣ入力電圧が２００Ｖ系の場合、ＤＣ＿ＨとＤＣ＿Ｎ間の電圧は約２８０Ｖとなり、ＡＣ入力電圧が１００Ｖ系の場合でかつ倍電圧整流時の電圧と同等となる。このため、スタンバイ状態での出力負荷であれば、スイッチング素子１０３の駆動デューティー比は５％≦Ｄｕｔｙ＜１０％の範囲となる。更に装置状態が変化し、定常負荷状態や最大負荷状態では、各々駆動デューティー比が大きくなる。例えば装置状態が定常負荷状態となった際には、駆動デューティー比は２０％≦Ｄｕｔｙ＜３０％（例えば図５）、最大負荷状態になった際には、駆動デューティー比は３５％≦Ｄｕｔｙ＜４５％となる（例えば図６）。また、例えば駆動デューティー比が４５％以上となると、装置状態に対応しない出力負荷電流があると判断し、負荷電流が想定値より大きい異常状態であると判断する。ＣＰＵ８のＣＴＲＬ＿ＣＯＮ信号出力設定後は、前述の表２の内容と同様の状態となる。

［電源装置の全体の処理］
図７（ａ）は本実施例の電源装置の全体の処理と動作を示すフローチャートである。ステップ（以下、Ｓとする）１０で電源が起動する、すなわち、ＡＣ電力供給源１からＡＣ電力が供給され、Ｖｃｃ＿ＳＷ７がオンであればＶｃｃがＣＰＵ８に供給されてＣＰＵ８が初期化処理を行う。この電源起動直後は、全波整流が設定されている。次にＳ１１でＣＰＵ８は、装置状態がスタンバイ状態での駆動デューティー比の監視を行う。Ｓ１１でＣＰＵ８が行う処理の詳細は図７（ｂ）で説明する。Ｓ１２でＣＰＵ８は、装置状態が定常負荷状態に遷移したか否かを判断する。上述したようにＣＰＵ８は、信号線ＣＯＭ２を介してＤＣ負荷Ｂ１０を制御しており、ＤＣ負荷Ｂ１０への電力供給状態を把握することにより装置状態がスタンバイ状態から定常負荷状態へ遷移したか否かを判断する。Ｓ１２でＣＰＵ８は、装置状態が定常負荷状態に遷移したと判断すると、Ｓ１３の処理に進む。Ｓ１２でＣＰＵ８は、装置状態が定常負荷状態に遷移していないと判断するとＳ１１の処理に戻り、スタンバイ状態での駆動デューティー比の監視を続ける。Ｓ１３でＣＰＵ８は、定常負荷状態での駆動デューティー比の監視を行う。Ｓ１３でＣＰＵ８が行う処理の詳細は図８（ａ）で説明する。次にＳ１４でＣＰＵ８は、装置状態が最大負荷状態に遷移したか否かを判断する。上述したようにＣＰＵ８は、信号線ＣＯＭ２を介してＤＣ負荷Ｂ１０を制御しており、ＤＣ負荷Ｂ１０への電力供給状態を把握することにより装置状態が定常負荷状態から最大負荷状態へ遷移したか否かを判断する。Ｓ１４でＣＰＵ８は、装置状態が最大負荷状態に遷移したと判断すると、Ｓ１５の処理に進む。Ｓ１４でＣＰＵ８は、装置状態が最大負荷状態に遷移していないと判断するとＳ１２の処理に戻る。Ｓ１５でＣＰＵ８は、最大負荷状態での駆動デューティー比の監視を行う。Ｓ１５でＣＰＵ８が行う処理の詳細は図８（ｂ）で説明する。

［スタンバイ状態での駆動デューティー比の監視処理］
図７（ｂ）は、装置状態がスタンバイ状態での駆動デューティー比の監視処理の詳細を説明するフローチャートである。Ｓ１００でＣＰＵ８は、コンバータ部６からの入力信号ＣＯＮＶ＿ＳＷのレベルの変化を検知し、駆動デューティー比を算出する。Ｓ１０１でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が１０％≦Ｄｕｔｙ＜２０％の範囲であるか否かを判断する。Ｓ１０１でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が１０％≦Ｄｕｔｙ＜２０％の範囲内であると判断すると、Ｓ１０２の処理に進む。Ｓ１０２でＣＰＵ８は、ＡＣ電力供給源１がＡＣ１００Ｖ系の入力であると判断し（表２（ＡＣ電源入力直後全波整流設定の表）参照）、ＡＣ１００Ｖ系の入力であることをＲＡＭ８ｂ内に保持・記憶する。次にＳ１０３でＣＰＵ８は、整流平滑部２に行わせる整流方式について倍電圧整流を選択するために、整流平滑部２に出力するコンデンサ制御信号ＣＴＲＬ＿ＣＯＮをハイレベル（Ｈｉｇｈ）に設定する。Ｓ１０３でＣＰＵ８がＣＴＲＬ＿ＣＯＮの出力をハイレベルに設定し、コンデンサ制御回路３に出力することにより、整流平滑部２はＡＣ入力電圧を倍電圧整流する。Ｓ１０４でＣＰＵ８は、倍電圧整流であることをＲＡＭ８ｂ内に保持・記憶してスタンバイ状態監視処理を終了する。

Ｓ１０１でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が１０％≦Ｄｕｔｙ＜２０％の範囲内ではないと判断すると、Ｓ１０５の処理に進む。Ｓ１０５でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が５％≦Ｄｕｔｙ＜１０％の範囲内であるか否かを判断する。Ｓ１０５でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が５％≦Ｄｕｔｙ＜１０％の範囲内であると判断すると、Ｓ１０６の処理に進む。Ｓ１０６でＣＰＵ８は、ＡＣ電力供給源１がＡＣ２００Ｖ系の入力であると判断し（表３（ＡＣ電源入力直後全波整流設定の表）参照）、ＡＣ２００Ｖ系の入力であることをＲＡＭ８ｂ内に保持・記憶する。次にＳ１０７でＣＰＵ８は、整流平滑部２に行わせる整流方式について全波整流を選択するために、整流平滑部２のコンデンサ制御回路３に出力するコンデンサ制御信号ＣＴＲＬ＿ＣＯＮをローレベル（Ｌｏｗ）に設定する。Ｓ１０７でＣＰＵ８がＣＴＲＬ＿ＣＯＮの出力をローレベルに設定し、コンデンサ制御回路３に出力することにより、整流平滑部２はＡＣ入力電圧を全波整流する。Ｓ１０８でＣＰＵ８は、全波整流であることをＲＡＭ８ｂ内に保持・記憶してスタンバイ状態監視処理を終了する。

Ｓ１０５でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が５％≦Ｄｕｔｙ＜１０％の範囲内ではないと判断すると、ＡＣ入力電圧が異常電圧であるか負荷電流が異常であると判断してＳ１０９の処理に進む。Ｓ１０９でＣＰＵ８は、異常状態であることをＲＡＭ８ｂ内に保持・記憶し、コンデンサ制御信号ＣＴＲＬ＿ＣＯＮの出力をローレベル設定として全波整流に切り替える。Ｓ１０９の処理は、平滑コンデンサ５ａ、５ｂの保護のために全波整流に切り替えることが必要となるため実行される。尚、Ｄｕｔｙ＜５％の「無負荷状態」の場合も、正常にコンバータ部６からの入力信号ＣＯＮＶ＿ＳＷの駆動デューティー比を算出することができていない可能性があるため、Ｓ１０９の処理を行うこととなる。Ｓ１０９でＣＰＵ８は、異常状態設定処理（全波整流に切り替える処理等）のあと動作を停止させる。例えばＣＰＵ８は、ＡＣ負荷Ａ９及びＤＣ負荷Ｂ１０への電力供給を停止する。

このように、本実施例では、ＡＣ電源入力直後のスタンバイ状態において、ＣＰＵ８がＳ１０１又はＳ１０５の判断を行うことにより、Ｓ１０２又はＳ１０６でＡＣ入力電圧が１００Ｖ系であるか２００Ｖ系であるかを検知することができる。また、ＣＰＵ８はＡＣ入力電圧を検知した後、１００Ｖ系であれば整流平滑部２に倍電圧整流を、２００Ｖ系であれば整流平滑部２に全波整流を行わせるように制御する。ＣＰＵ８は、装置状態がスタンバイ状態である場合は、常にＡＣ入力電圧検知を行い、ＡＣ入力電圧が変化した際に、全波整流と倍電圧整流を切り替える制御を行うことができる。

［定常負荷状態での駆動デューティー比監視処理］
図８（ａ）は、装置状態が定常負荷状態での駆動デューティー比の監視処理の詳細を示すフローチャートである。Ｓ１００の処理は図７（ｂ）のＳ１００と同じ処理であり説明を省略する。Ｓ１１０でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が２０％≦Ｄｕｔｙ＜３０％（表２、表３参照）の範囲内であるか否かを判断し、範囲内であると判断すると定常負荷状態監視処理を終了する。Ｓ１１０でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が２０％≦Ｄｕｔｙ＜３０％の範囲内ではないと判断すると、ＡＣ入力電圧が異常電圧であるか負荷電流が異常であると判断してＳ１０９の処理に進む。Ｓ１０９の処理は図７（ｂ）のＳ１０９の処理と同じであり説明を省略する。

［最大負荷状態での駆動デューティー比監視処理］
図８（ｂ）は、装置状態が最大負荷状態での駆動デューティー比監視処理の詳細を示すフローチャートである。Ｓ１００の処理は図７（ｂ）のＳ１００と同じ処理であり説明を省略する。Ｓ１１１でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が３５％≦Ｄｕｔｙ＜４５％の範囲内であるか否かを判断し、範囲内であると判断すると最大負荷状態監視処理を終了する。Ｓ１１１でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が３５％≦Ｄｕｔｙ＜４５％の範囲内ではないと判断すると、ＡＣ入力電圧が異常電圧であるか負荷電流が異常であると判断してＳ１０９の処理に進む。Ｓ１０９の処理は図７（ｂ）のＳ１０９の処理と同じであり説明を省略する。尚、図８（ａ）、図８（ｂ）のＳ１０９の処理は、次の理由により実行される。例えば、ＡＣ１００Ｖ系入力で倍電圧整流で動作しており、装置状態が定常負荷状態や最大負荷状態で動作している際に、ＡＣ入力電圧が変動してＡＣ２００Ｖ入力になったとする。この場合、Ｓ１００で算出した駆動デューティー比が定常負荷状態や最大負荷状態の範囲外となり、平滑コンデンサ５ａ、５ｂを保護するため全波整流に切り替える必要があるからである。尚、駆動デューティー比、電圧値等の各数値は、本実施例の説明に用いた値であり、特に限定するものではない。

以上述べたように、ＡＣライン上の電圧を直接検知することなく、負荷の状態に応じたスイッチング素子動作の駆動デューティー比からＡＣ入力電圧を判断できる。そしてＡＣ入力電圧に応じて倍電圧整流又は全波整流が選択可能となる。また、駆動デューティー比の検知とＡＣ入力電圧の判断及び整流及び平滑方法の選択について、主に２次側の部品構成と回路で実現できる。このため、安価な部品構成でサイズが小さい部品を用いることができ、かつ回路スペースを小さくすることが可能となる。

以上本実施例によれば、ＡＣライン上の電圧を直接検知せずに入力電圧を検知して倍電圧整流又は全波整流を選択し、安価な回路構成で回路スペースを低減することができる。

実施例２は、実施例１の構成にＶｃｃの電流検知回路と検知処理を追加し、負荷接続構成を考慮したものである。

［電源装置の構成］
図９は、前述の図１の構成に更にＶｃｃの出力制御信号線ＣＴＲＬ＿Ｖｃｃと電流検知信号線ＣＵＲ＿ＳＮＳを追加した構成であり、本実施例を示すブロック図である。また、ＣＰＵ８へは、Ｖｃｃ＿ＣＰＵによって動作電圧が供給されており、Ｖｃｃ＿ＳＷ７がオンとなることでＣＰＵ８は動作する。Ｖｃｃの出力制御信号線ＣＴＲＬ＿Ｖｃｃは、ＣＰＵ８からコンバータ部６に接続されている。ＣＴＲＬ＿Ｖｃｃの信号出力レベルがローレベルの時、ＡＣ負荷Ａ９やＤＣ負荷Ｂ１０へＶｃｃが出力され、信号出力レベルがハイレベルの時、負荷へのＶｃｃ出力が停止する。電流検知信号線ＣＵＲ＿ＳＮＳは、コンバータ部６からＣＰＵ８に接続されている。ＣＰＵ８は、コンバータ部６から電流検知信号線ＣＵＲ＿ＳＮＳを介して入力される情報に基づき、ＡＣ負荷Ａ９及びＤＣ負荷Ｂ１０に供給されているＶｃｃ出力の電流値を検知することができる構成である。

［電源装置の回路構成］
図１０は、前述の図２の構成にＶｃｃの電流検知回路１４０〜１４５を追加し、ＣＰＵ８に電流検知信号線ＣＵＲ＿ＳＮＳを接続した構成を示している。また、Ｖｃｃの出力を制御するＦＥＴ１５０及び抵抗１５１と１５２を追加し、ＣＰＵ８にＶｃｃ出力制御信号線ＣＴＲＬ＿Ｖｃｃを接続した構成を示している。Ｖｃｃ出力の電流は、スイッチングトランスの巻き線１０５ｂに帰還するため、巻き線１０５ｂに接続した抵抗１４０の両端に生じる電圧で検知する。抵抗１４０の両端の電圧は、抵抗１４１〜１４４とオペアンプ１４５で構成される差動増幅回路に入力され、ＣＵＲ＿ＳＮＳ信号出力としてＣＰＵ８に出力される。ＣＰＵ８では、ＣＵＲ＿ＳＮＳ信号線を介して入力されたアナログ値の電圧（ＣＵＲ＿ＳＮＳ電圧値［Ｖ］）を、Ａ／Ｄ変換によってディジタル化し、変換したディジタル値（ディジタル変換値）をＲＡＭ８ｂ内に一時的に保持・記憶する。ＣＰＵ８は、変換したディジタル値を表４に示す変換テーブルのようにあらかじめＲＯＭ８ａに記憶されている電圧−電流変換テーブルで電流値（Ｖｃｃ出力電流値［Ａ］）に変換しＲＡＭ８ｂ内に保持・記憶する。

ＣＰＵ８は、負荷接続状態と装置状態に応じてＶｃｃ出力の電流値を把握することができる構成である。ただし、電圧−電流変換方法は上述したような構成に特に限定するものではなく、計算式による変換方法であってもよい。Ｖｃｃの出力制御信号線ＣＴＲＬ＿Ｖｃｃ経由でＣＰＵ８がローレベル出力とすることでＦＥＴ１５０がオンになってＶｃｃが出力され、ＣＰＵ８がハイレベル出力とすることでＶｃｃ出力が停止する。

［電力供給と装置状態、負荷の接続状態との関係］
表５は、装置状態がスタンバイ状態でかつＡＣ１００Ｖ系入力時に全波整流から倍電圧整流に切り換える処理を行う際、ＣＰＵ８にて検知し算出した駆動デューティー比と負荷接続構成の関係を示した表である。また、装置状態がスタンバイ状態でかつＡＣ２００Ｖ系入力時に全波整流に設定する処理を行う際、ＣＰＵ８にて検知し算出した駆動デューティー比と負荷接続構成の関係を示した表でもある。ＡＣ負荷Ａ９とＤＣ負荷Ｂ１０の組み合わせによってＶｃｃの出力電流（負荷電流値［Ａ］）は異なり、駆動デューティー比［％］も異なる。表５の内容は、各々の値について比較するための比較テーブルである。この比較テーブルは、ＲＯＭ８ａ内にあらかじめ保持・記憶されているものであり、ＣＰＵ８の処理にて参照される比較テーブルである。ＣＰＵ８は、電流検知回路１４０〜１４５により検知された電圧がＣＵＲ＿ＳＮＳを介して入力され、表４の電圧−電流変換テーブルを参照して負荷電流値Ｉ［Ａ］を得ると、次のようにして出力負荷接続構成を検知する。すなわち、ＣＰＵ８は、得られた負荷電流値Ｉが例えば１．４≦Ｉ＜２．０の範囲内であったと判断すると、表５を参照して出力負荷接続構成が負荷Ａ＋Ｂであることを検知する。

表６は定常負荷状態での比較テーブルであり、表７は最大負荷状態での比較テーブルである。ＡＣ１００Ｖ系入力時は倍電圧整流設定であり、ＡＣ２００Ｖ系入力時は全波整流設定である。

ＣＰＵ８は、上述のようにして出力負荷接続構成が例えば負荷Ａ＋Ｂであることを検知すると、装置状態が例えば定常負荷状態にある場合には、算出される駆動デューティー比が２０％≦Ｄｕｔｙ＜２５％の範囲内か否かで異常状態か否かを検知できる（表６）。

［電源装置の処理］
本実施例の電源装置の全体の処理と動作は、前述の図７（ａ）で示したフローチャートの処理と同様であり、説明を省略する。

［スタンバイ状態での駆動デューティー比監視処理］
図１１は、装置状態がスタンバイ状態での駆動デューティー比の監視処理の詳細を示すフローチャートである。Ｓ１００の処理は図７（ｂ）のＳ１００の処理と同じであり説明を省略する。Ｓ２００でＣＰＵ８は、出力負荷の構成を接続状態から検知する。Ｓ２０１でＣＰＵ８は、装置状態がスタンバイ状態でのＶｃｃ出力の電流値を、ＣＵＲ＿ＳＮＳ信号線を介してコンバータ部６により検知した電圧から検知する。具体的には、ＣＰＵ８は、電流検知回路１４０〜１４５により電流検知信号線ＣＵＲ＿ＳＮＳを介して出力されたＣＵＲ＿ＳＮＳ電圧を検知する。そして、表４の電圧−電流変換テーブルと表５のスタンバイ状態比較テーブルを参照して、出力負荷構成（負荷Ａ，Ｂ）が消費するＶｃｃ電流から接続構成を判断する。例えば、ＣＰＵ８は、電流検知回路１４０〜１４５により入力された電圧値から、表４の電圧−電流変換テーブルを参照することにより、Ｖｃｃ出力電流値Ｉ［Ａ］を得る。Ｖｃｃ出力電流値は、出力負荷構成が消費する電流値であり、負荷電流値であるといえる。ＣＰＵ８は表５のスタンバイ状態比較テーブルを参照して、負荷電流値Ｉ［Ａ］がどの範囲に含まれるかを判断することにより、出力負荷接続構成を検知することができる。

Ｓ２０２でＣＰＵ８は、出力負荷の接続状態に対応した駆動デューティー比の範囲を前述の表５のスタンバイ状態比較テーブルから選択する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷接続構成が「負荷Ａ＋Ｂ」であったとすると、表５から選択される駆動デューティー比の範囲は「１４≦Ｄｕｔｙ＜２０」と「７≦Ｄｕｔｙ＜１０」になる。前者はＡＣ入力電圧が１００Ｖ系か否かを判断するために用いられる範囲であり、後者はＡＣ入力電圧が２００Ｖ系か否かを判断するために用いられる範囲である。Ｓ２０３でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が、表５のスタンバイ状態比較テーブルのＡＣ１００Ｖ入力でかつ全波整流時の下限（１００Ｖ入力下限［％］）と上限（１００Ｖ入力上限［％］）の範囲内であるか否かを判断する。例えば、Ｓ２００でＣＰＵ８が検知した出力負荷構成が、負荷Ａ９のみであったとすると、ＣＰＵ８が判断する駆動デューティー比の範囲は、４（下限）≦Ｄｕｔｙ＜６（上限）となる。Ｓ２０３でＣＰＵ８は、Ｓ１００で算出した駆動でデューティー比が範囲内であると判断すると、Ｓ１０２に進みＡＣ１００Ｖ系の入力であることをＲＡＭ８ｂ内に保持・記憶する。Ｓ１０３、Ｓ１０４の処理は図７（ｂ）のＳ１０３、Ｓ１０４の処理と同じであり説明を省略する。

Ｓ２０３でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比がＡＣ１００Ｖ系の下限と上限の範囲内ではないと判断すると、Ｓ２０４の処理に進む。Ｓ２０４でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が、表５の全波整流時のＡＣ２００Ｖ系下限（２００Ｖ入力下限［％］）と上限（２００Ｖ入力上限［％］）の範囲内であるか否かを判断する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷構成が、負荷Ａ９のみであった場合、ＣＰＵ８が判断する駆動デューティー比の範囲は、２（下限）≦Ｄｕｔｙ＜３（上限）となる。Ｓ２０４でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が範囲内であると判断すると、Ｓ１０６でＡＣ２００Ｖ系の入力であることをＲＡＭ８ｂ内に保持・記憶する。Ｓ１０７、Ｓ１０８の処理は図７（ｂ）のＳ１０７、Ｓ１０８の処理と同じであり説明を省略する。

Ｓ２０４でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が下限と上限の範囲内ではないと判断すると、Ｓ２０５の処理に進む。Ｓ２０５でＣＰＵ８は、コンバータ部６からＣＵＲ＿ＳＮＳ信号線を介して出力された電圧から検知したＶｃｃ出力の電流値が、表５のスタンバイ状態比較テーブルの電流値の範囲外か否かを判断する。Ｓ２０５でＣＰＵ８は、検知したＶｃｃ出力の電流値が範囲外であると判断すると、出力負荷が異常であると判断してＳ２０６の処理に進む。Ｓ２０６でＣＰＵ８は、出力負荷が異常であるとしてＲＡＭ８ｂ内に保持・記憶し、コンデンサ制御信号ＣＴＲＬ＿ＣＯＮの出力をローレベル設定として全波整流に切り替える。Ｓ２０６の処理は、実施例１の図７（ｂ）のＳ１０９の処理と同様に、平滑コンデンサ５ａ、５ｂの保護のために全波整流に切り替えることが必要となるため実行される。また、ＣＰＵ８は、出力制御信号線ＣＴＲＬ＿Ｖｃｃの出力をハイレベル（Ｈｉｇｈ）に設定して、接続された負荷へのＶｃｃ出力を停止する。

Ｓ２０５でＣＰＵ８は、検知したＶｃｃ出力の電流値が範囲外ではないと判断すると、出力電流は正常であるがＳ１００で算出した駆動デューティー比が異常であり、駆動デューティー比に基づき判断したＡＣ入力電圧が異常電圧であると判断する。そしてＳ２０７の処理に進む。Ｓ２０７でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が表５の全波整流時のＡＣ１００Ｖ系下限（１００Ｖ入力下限［％］）より小さいか否か判断する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷構成が負荷Ａ９のみであった場合、ＡＣ１００Ｖ系下限は４％となる。Ｓ２０７でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が１００Ｖ入力下限より小さいと判断すると、ＡＣ入力電圧が２００Ｖ系に上昇したためにＳ１００で算出した駆動デューティー比が変化したと判断する。駆動デューティー比がＡＣ１００Ｖ系下限より低下したのは、ＡＣ入力電圧が２００Ｖ系に上昇し、電解コンデンサ５ａ，５ｂの電圧が上昇したためである。Ｓ２０８でＣＰＵ８は、全波整流に切り換え、整流状態をＲＡＭ８ｂ内に保持・記憶する。Ｓ２０７でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が１００Ｖ入力下限以上であると判断すると、全波整流時のＡＣ１００Ｖ系下限以上であるため、ＡＣ入力電圧が１００Ｖ系に低下したと判断する。Ｓ２０９でＣＰＵ８は、倍電圧整流に切り換え、整流状態をＲＡＭ８ｂ内に保持・記憶する。

このようにＳ２０８の処理でＣＰＵ８は、駆動デューティー比の変化前にＡＣ１００Ｖ入力と判断して倍電圧整流状態に設定した後にＡＣ入力電圧が２００Ｖ系に上昇した場合、次のように動作する。すなわちＣＰＵ８は、平滑コンデンサ５ａ及び５ｂを保護するために全波整流に変更して平滑コンデンサ５ａ及び５ｂへの印加電圧を低減する。また、Ｓ２０９の処理でＣＰＵ８は、駆動デューティー比の変化前にＡＣ２００Ｖ入力と判断して全波整流状態に設定した後にＡＣ入力電圧が１００Ｖ系に低下した場合、次のように動作する。すなわちＣＰＵ８は、平滑コンデンサ５ａ及び５ｂの平滑電圧を上昇させ、図２のコンバータ部６に印加する電圧を安定させるために倍電圧整流に変更する。このように、本実施例では表６、表７に示すように、駆動デューティー比の範囲が出力負荷接続構成によって設定されているため、ＡＣ入力電圧が変化したことを、ＣＯＮＶ＿ＳＷの駆動デューティー比が範囲外となったことで判断できる。

［定常負荷状態での駆動デューティー比監視処理］
図１２は、定常負荷状態での駆動デューティー比の監視処理の詳細を示すフローチャートである。Ｓ１００の処理は図７（ｂ）のＳ１００の処理と同じであり説明を省略する。Ｓ２００、Ｓ２０１の処理は図１１のＳ２００、Ｓ２０１の処理と同じであり説明を省略する。Ｓ２１０でＣＰＵ８は、出力負荷の接続状態に対応した駆動デューティー比の範囲を前述の表６の定常負荷状態比較テーブルから選択する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷接続構成が「負荷Ａ＋Ｂ」であったとすると、表６から選択される駆動デューティー比の範囲は「２０≦Ｄｕｔｙ＜２５」になる。

Ｓ２１１でＣＰＵ８は、Ｓ１００で算出した駆動デューティー比が表６の定常負荷状態比較テーブルの下限と上限の範囲内であるか否かを判断する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷構成がＡＣ負荷Ａ９のみであった場合、ＣＰＵ８が判断する駆動デューティー比の範囲は、５（下限）≦Ｄｕｔｙ＜７（上限）である。Ｓ２１１でＣＰＵ８は、駆動デューティー比が範囲内であると判断すると、定常負荷状態監視処理を終了する。Ｓ２１１でＣＰＵ８は、駆動デューティー比が範囲内ではないと判断すると、Ｓ２１２の処理に進む。Ｓ２１２でＣＰＵ８は、Ｓ２０１でＣＵＲ＿ＳＮＳ信号線の電圧から検知したＶｃｃ出力の電流値が表６の定常負荷状態比較テーブルの電流値の範囲外か否かを判断する。Ｓ２１２でＣＰＵ８は、検知した電流値が範囲外であると判断すると、出力負荷が異常であると判断してＳ２０６の処理に進む。Ｓ２０６の処理は図１１のＳ２０６の処理と同じであり説明を省略する。Ｓ２１２でＣＰＵ８は、Ｓ２０１で検知したＶｃｃ出力の電流値が範囲内であると判断すると、出力電流は正常であるが駆動デューティー比が異常であり、ＡＣ入力電圧が異常電圧であると判断してＳ２１３の処理に進む。Ｓ２１３でＣＰＵ８は、駆動デューティー比が表６の下限より小さいか否かを判断する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷構成がＡＣ負荷Ａ９のみであった場合、下限は５％となる。Ｓ２１３でＣＰＵ８は、駆動デューティー比が下限より小さいと判断すると、ＡＣ入力電圧が上昇し駆動デューティー比の範囲が変化したと判断してＳ２０８の処理に進む。Ｓ２０８の処理は図１１のＳ２０８の処理と同じであり説明を省略する。Ｓ２１３でＣＰＵ８は、駆動デューティー比が下限以上であると判断すると、ＡＣ入力電圧が低下したと判断してＳ２０９に進む。Ｓ２０９の処理は図１１のＳ２０９の処理と同じであり説明を省略する。

ＣＰＵ８は、駆動デューティー比の変化前にＡＣ１００Ｖ入力と判断して倍電圧整流状態でＡＣ入力電圧が２００Ｖ系に上昇した場合、次のように動作する。すなわちＣＰＵ８は、平滑コンデンサ５ａ及び５ｂを保護するため全波整流に変更して平滑コンデンサ５ａ及び５ｂへの印加電圧を低減する。また、ＣＰＵ８は、駆動デューティー比の変化前にＡＣ２００Ｖ入力と判断して全波整流状態でＡＣ入力電圧が１００Ｖ系に低下した場合、次のように動作する。すなわち、平滑コンデンサ５ａ及び５ｂの平滑電圧を上昇させ、図１０のコンバータ部６に印加する電圧を安定させるために倍電圧整流に変更する。

例えば、装置状態が定常負荷状態、出力負荷接続状態が「負荷Ａ＋Ｂ」、ＡＣ入力電圧が１００Ｖ系で倍電圧整流状態である場合について説明する。装置が定常負荷状態にある間、図１２の監視処理が継続して実行される。定常負荷状態監視処理の動作中、Ｓ２１３の判断に用いる下限は表６より２０％である。この場合、Ｓ１００で算出した駆動デューティー比が下限２０％よりも小さかった場合、ＣＰＵ８は、ＡＣ入力電圧が２００Ｖ系に上昇したと判断できる。これは電解コンデンサ５ａ，５ｂの電圧が上昇し駆動デューティー比が低下したためである。この場合、ＣＰＵ８はＳ２０８でＡＣ入力電圧が２００Ｖ系であると判断しなおして全波整流設定を行うこととなる。逆に、Ｓ２１３で駆動デューティー比が下限２０％以上であると判断した場合、ＡＣ入力電圧の上昇、下降はなく１００Ｖ系を保っていると判断し、Ｓ２０９で倍電圧整流設定を継続することとなる。

［最大負荷状態での駆動デューティー比監視処理］
最大負荷状態での駆動デューティー比の監視処理は図１２の処理と同様である。ただし、Ｓ２１０でＣＰＵ８が選択するテーブルは、表７の最大負荷状態比較テーブルである。また、Ｓ２１１でＣＰＵ８は、最大負荷状態での駆動デューティー比が範囲内にあるか否かを判断する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷構成がＡＣ負荷Ａ９のみであった場合、ＣＰＵ８が判断する駆動デューティー比の範囲は、１０（下限）≦Ｄｕｔｙ＜１５（上限）である。また、Ｓ２１２でＣＰＵ８は、最大負荷状態でのＣＵＲ＿ＳＮＳ電流値が範囲外か否かを判断する。更にＳ２１３でＣＰＵ８は最大負荷状態での駆動デューティー比が下限より小さいか否かを判断する。例えば、Ｓ２０１でＣＰＵ８が検知した出力負荷構成がＡＣ負荷Ａ９のみであった場合、下限は１０％となる。

尚、駆動デューティー比の各数値及び各負荷電流値、電圧値等の各数値は、本実施例の説明に用いた値であり、特に限定するものではない。

以上述べたように、出力負荷の構成を接続状態から検知し、出力負荷の電流を検知することにより、負荷の状態に応じたスイッチング素子の駆動デューティー比からＡＣ入力電圧を判断できる。また、ＡＣ入力電圧に応じて倍電圧整流又は全波整流が選択可能となる。また、装置状態及び出力負荷の接続状態に応じて、出力負荷の電流値と駆動デューティー比の検知によって、ＤＣ出力負荷の異常もしくはＡＣ入力電圧の異常判断を行うことができる。ＤＣ出力負荷の異常時は、装置と負荷の保護のために負荷へのＤＣ出力を停止でき、ＡＣ入力電圧の異常時は、平滑コンデンサに印加する電圧を調整して平滑コンデンサを保護し、また、スイッチング素子に印加する電圧を安定することができる。また、出力負荷構成の接続状態検知と、出力負荷の電流検知についても、主に２次側の部品構成と回路で実現できるため、安価な部品構成でサイズが小さい部品を用いることができ、かつ回路スペースを小さくすることが可能となる。

１ＡＣ電力供給源
２整流平滑部
６コンバータ部（ＣＯＮＶ）
８ＣＰＵ（中央演算処理ユニット）
９ＡＣ負荷Ａ
１０ＤＣ負荷Ｂ

Claims

交流電源から入力された交流電圧に応じて全波整流又は倍電圧整流を行う整流手段を備える電源装置であって、
前記整流手段により整流された電圧に基づくパルス信号を出力する出力手段と、
前記出力手段が出力したパルス信号のデューティー比を算出する算出手段と、
少なくとも１つの負荷の制御を行い、装置状態を検知する制御手段と、
を備え、
前記制御手段は、前記装置状態及び前記算出手段により算出したデューティー比に基づき前記交流電圧を検知し、検知した前記交流電圧に応じて前記全波整流又は前記倍電圧整流を行うよう前記整流手段を制御することを特徴とする電源装置。
前記少なくとも１つの負荷に流れる前記整流手段により整流された電流の電流値を検知する検知手段を備え、
前記制御手段は、前記検知手段により検知した電流値に基づき前記少なくとも１つの負荷の接続状態を検知し、前記装置状態、前記デューティー比及び前記負荷の接続状態に基づき前記交流電圧を検知することを特徴とする請求項１に記載の電源装置。
前記制御手段は、前記交流電圧が１００Ｖ系であると検知した場合は、前記倍電圧整流を行うよう前記整流手段を制御し、前記交流電圧が２００Ｖ系であると検知した場合は、前記全波整流を行うよう前記整流手段を制御することを特徴とする請求項１又は２に記載の電源装置。
前記整流手段により整流された電圧を前記少なくとも１つの負荷に印加する印加手段を備え、
前記制御手段は、前記装置状態、前記デューティー比、前記検知した電流値及び前記負荷の接続状態に基づき前記少なくとも１つの負荷が異常状態であるか否かを判断し、前記少なくとも１つの負荷が異常状態であると判断した場合は、前記印加手段による印加を停止することを特徴とする請求項２又は３に記載の電源装置。
前記制御手段は、前記装置状態、前記デューティー比、前記検知した電流値及び前記負荷の接続状態に基づき前記交流電圧が異常状態であるか否かを判断し、前記交流電圧が異常状態であると判断した場合は、検知した交流電圧が１００Ｖ系であった場合には２００Ｖ系に上昇したと判断し前記全波整流を行うよう前記整流手段を制御し、検知した交流電圧が２００Ｖ系であった場合には１００Ｖ系に低下したと判断し前記倍電圧整流を行うよう前記整流手段を制御することを特徴とする請求項２又は３に記載の電源装置。