JP2012531687A - ソリッドステートメモリにおけるデータセキュリティ - Google Patents

ソリッドステートメモリにおけるデータセキュリティ Download PDF

Info

Publication number
JP2012531687A
JP2012531687A JP2012518859A JP2012518859A JP2012531687A JP 2012531687 A JP2012531687 A JP 2012531687A JP 2012518859 A JP2012518859 A JP 2012518859A JP 2012518859 A JP2012518859 A JP 2012518859A JP 2012531687 A JP2012531687 A JP 2012531687A
Authority
JP
Japan
Prior art keywords
memory
solid state
data
state memory
data3
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012518859A
Other languages
English (en)
Inventor
バラワ マイノフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thomson Licensing SAS
Original Assignee
Thomson Licensing SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson Licensing SAS filed Critical Thomson Licensing SAS
Publication of JP2012531687A publication Critical patent/JP2012531687A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Abstract

本発明は、ソリッドステートメモリにおけるデータセキュリティに関する。ソリッドステートメモリ(2)は、秘匿情報を記憶するために充てられた少なくとも1つの特定の領域(4)を含む。本発明は、ソリッドステートメモリ(2)内のセキュリティ関連データを操作して、そのデータを権限のないアクセスから保護するためのものである。本発明によれば、ソリッドステートメモリ(2)は、スタートアップ時に特定のメモリ領域(4)を削除するためのセキュリティ要素(6)を含む。

Description

本発明は、例えば不揮発性ランダムアクセスメモリなどのソリッドステートメモリにおけるデータセキュリティに関する。
今日のコンピュータシステムでは、データをプロセッサまたは専用コンピューティング手段に提供するために、ソリッドステートメモリが使用される。コンピュータがシャットダウンした場合、ランダムアクセスメモリへの電力供給は、オフに切り換えられ、ランダムアクセスメモリは、動作中に記憶していたすべてのデータを短時間のうちに解放する。電源投入後、すべての必要なデータは、ランダムアクセスメモリに再びロードしなければならない。こうした特性があるため、動作中にユーザによってシステムに入力されたすべてのセキュリティ関連データは、コンピュータが手順に従ってシャットダウンされたか、または、例えば電源異常によって手順に従わずシャットダウンされたかには関係なく、シャットダウン後、一定の時間のうちに失われる。
不揮発性ソリッドステートランダムアクセスメモリ(NV−RAM)は、キャッシュメモリ、メインメモリ、および仮想メモリなど、今日使用されている異なる種類のコンピュータストレージのすべてに将来的には取って代わることが期待されるほどの多用途性をもっている。
不揮発性メモリは、システムが、オフに切り換えられた時とまったく同じ状態に戻ることを可能にする。したがって、「ブート」プロセスを実行する必要がない。電源オンに再び切り換えられた後、システムは、オフに切り換えられる前に有していたのと同じ状態にあり、直ちに利用可能である。この特徴を言い表す当技術分野における技術用語は、「瞬時オン」である。こうした特徴があるため、例えば、パスワード、銀行口座またはクレジットカード情報、インターネット証明書、およびハードディスク暗号解除コードなどの、セキュリティ関連データに対しては、特別な配慮が必要である。データが悪者の手に渡ることを防止するメカニズムが必要である。したがって、システムがオフに切り換えられた場合はいつでも、セキュリティコードを含むすべてのデータがまだメモリ内にある間は、データが悪用できないように保証しなければならない。すべての極めて重要なアクセスコードに対するアクセス可能性は、そのようなアクセスコードが権限のないユーザによって再構成されないように管理されなければならない。
いくつかの異なるNV−RAM技術は、現在使用されているSDRAM、DRAM、NANDフラッシュおよびNORフラッシュ、光ディスクおよびハードディスクベースのストレージの後継になるための有望な結果を示している。それにもかかわらず、セキュリティ問題は、これらの技術のすべてに付いて回る。
揮発性ランダムアクセスメモリであっても、同様の問題が生じる。一見すると、揮発性ランダムアクセスメモリは、電力が失われると直ちに消去されるように思えるが、揮発性ランダムアクセスメモリの内容が失われるまでに要する時間は、メモリによっては室温であっても多くの秒数になることがあり得る。メモリがマザーボードから取り外された場合も、これと同様である。一時的にオフに切り換えられたメモリのランダムアクセスメモリ内容にアクセスして、これを回復するための技法を開示している文献が存在する(例えば、非特許文献1参照)。このことは、ラップトップコンピュータなどが動作中またはサスペンドモード中に盗難にあった場合に特に問題となる。その場合、すべてのセキュリティ関連情報は、短い時間のうちであれば、高い成功率で、盗まれたコンピュータから取り外されたメモリから読み出すことができる。
ここに述べたセキュリティ上の課題に対処するために、きめ細かなプログラムが書かれており、もちろん将来もそうあるべきであり、そうなるであろう。しかし、ハードウェア自体が、ソフトウェアまたは論理手段から実際に完全に独立した何らかのセキュリティメカニズムを実施すれば、紛れもなくデータセキュリティの明らかな改善となる。
セキュリティ関連情報は、メモリ上に分散して、ランダムアクセスメモリ内のどこかに記憶される。その結果、セキュリティ関連情報を含むいくつかのメモリ領域が存在することが知られている。これらの領域のアドレス、いわゆるメモリ内のロケーションは、通常は知られていない。セキュリティ関連情報は、ブートプロセスに応じて、またログイン後、例えばインターネット証明書などの情報が最初にユーザによって使用された時刻、およびユーザがその前に実行したオペレーションに応じて、適宜分散が行われる。同様の問題は、他のソリッドステートメモリでも生じる。
J. Alex Halderman et. al., "Lest We Remember: Cold Boot Attacks on Encryption Keys", Proc. of 2008 USENIX Security Symposium, p. 45-50
本発明の目的は、ソリッドステートメモリ内のセキュリティ関連データを操作して、そのようなデータを権限のないアクセスから保護することである。
本発明によれば、ソリッドステートメモリは、特定のアドレスに、秘匿情報を保存するための少なくとも1つの特定の領域を有する。ソリッドステートメモリは、スタートアップ時に特定のメモリ領域を削除するためのセキュリティ要素を含む。セキュリティ要素は、例えば、電源に直接的に接続されるピンとして実現される。好ましくは、チップ全体の電力供給を切断せずに、または、チップを物理的に破壊せずに、セキュリティ要素の電力接続が切断しないように、ピンはチップ上で電源ピンに接続される。電源がオンになった瞬間に、活動化電圧がピンに印加され、消去プロセスが開始される。別のソリューションでは、専用回路は、電源投入を検出して秘匿情報を記憶するための特定の領域を消去するソリッドステートメモリ内に実装される。第3のソリューションは、特定のメモリ領域を削除するためのソフトウェアを使用する。この場合、ソフトウェアは、外部から操作できないよう保証されなければならない。特定のメモリ領域を削除することは、例えば、リセット値またはランダム値をメモリに書き込むことにより実現される。この技術分野で知られている各データ消去プロセスは使用可能である。スタートアップ時に特定のメモリ領域から秘匿情報を削除することは、秘匿情報が記憶されうるメモリ領域が、その領域がユーザにアクセス可能になる前に、消去されるという利点がある。このプロセスはまた、不適正なシステムシャットダウンをした場合、例えば、電力供給が中断するために、高いセキュリティを提供する。コンピュータが手順に従ったシャットダウンをした場合に、秘匿情報を削除することにより、このセキュリティの影響を及ぼす範囲を提供しないが、それは、システムは手順に従わずにオフに切り換わることがあり、その場合はシャットダウンプロセスが適正に完了せず、したがって関連データを削除することができないから、または、メモリが動作中にコンピュータから取り外される場合だからである。コンピュータがサスペンドモード中に盗難にあった場合は特に、権限のない人物がメモリにアクセスする前に、秘匿データが消去されることが保証される。代替的または追加的に、削除プロセスは、電源オフ時に前もって実行される。したがって、セキュリティ要素は、ソリッドステートメモリの特定のメモリ領域の削除を実行する。メモリが手順に従わずにシャットダウンされた場合、または、動作中にマザーボードから取り外された場合、少なくとも削除プロセスを実行するだけの電源は、確保されなければならない。これは、例えば、容量性エネルギー蓄積または他の任意のエネルギー蓄積により実現され、そのようなエネルギー蓄積は、メモリチップ上に実現され、メモリを破壊せずに、遮断されること、またはメモリから取り外すことはできない。
ソリッドステートメモリの特定のメモリ領域が、セキュリティ関連データを記憶するためのものであると有利である。セキュリティ関連データは、例えば、パスワード、銀行口座またはクレジットカード情報、インターネット証明書、ハードディスク暗号解除コード、およびユーザの何らかのプライバシーに係わるすべての情報である。そのようなデータには、データセキュリティが特に重要である。
好ましくは、セキュリティ関連データは、さらなるセキュリティ関連データが記憶されたメモリアドレスを指し示す。したがって、セキュリティ関連データを記憶するための特定の領域に、メモリアドレスが記憶される。そのため、これらのメモリアドレスは、記憶媒体を操作するためのデータであり、ユーザのプライバシーデータではない。これらのメモリアドレスは、ユーザの本当のセキュリティ関連データが記憶されたメモリの領域を識別する。そのため、メモリアドレスを削除することにより、セキュリティ関連ユーザデータを識別することがもはやできなくなる。その場合、セキュリティ関連データは、実際にはメモリ内のどこかに分散されているが、特定のロケーションがメモリ内のどこであるかについてのヒントを入手することはできない。これにより、これらのデータのセキュリティが向上する。さらなる改良では、最初に、アドレスによって識別されたメモリ領域が削除され、その後、セキュリティ関連データを記憶するための特定のメモリ領域内に記憶されたアドレス自体が削除される。これにより、メモリ全体をスキャンしたとしても、セキュリティ関連データを読み出すことはできなくなり、加えて、これらのデータが過去に記憶されていたロケーションはメモリ全体に分散するので、セキュリティレベルがさらに向上する。以前に消去されたデータを読み出すための技法は、不利になる。
セキュリティ要素は、スタートアップ時に特定のメモリ領域内にデータが記憶されているかどうかをチェックするためのものであると有利である。スタートアップ時にセキュリティ関連データが検出された場合、データが削除される。これは、セキュリティ関連データが記憶されたメモリ領域へのリンクを削除することにより、もしくはデータ自体を削除することにより、または、その両方により行われる。これは、メモリ領域内に実際にセキュリティ関連データが記憶されている場合にこれらの領域を削除しさえすればよいという利点を有し、削除とは、実際にはこれらの領域に何らかのランダムな数を再書き込みすることを意味する。これらの領域がどのような情報も含んでおらず、未使用であるか、またはランダムな数を含むような場合には、削除ステップは、実行する必要がない。これにより、処理時間が節約され、また不必要な削除または再書き込みプロセスによりメモリを消耗させることがない。
好ましくは、スタートアップ時に特定のメモリ領域を削除するための特定のオンボード回路が、ソリッドステートメモリ内に含まれる。これは、メモリとオンボード回路として実現される削除手段とが物理的に結合されるという利点を有する。電源オン前に削除回路をメモリから分離することは可能でなく、したがって、そのような方法でセキュリティメカニズムをバイパスすることは可能でない。
削除プロセスが完了する前に特定のメモリ領域にアクセスすることを抑制するための動作を装置が実行すると有利である。これにより、セキュリティレベルがさらに向上する。削除プロセスでは、メモリ領域が完全に削除される前に、少なくともいくらかのセキュリティ関連データが読み出されることがあるが、そのような削除プロセスと並行する、セキュリティデータを含むメモリ領域への権限のないアクセスが、したがって抑制される。
メモリが不揮発性ソリッドステートメモリであると有利である。上で説明した問題は、長時間にわたってメモリに電力が供給されない場合でもメモリが記憶内容を失わない場合に特に発生する。これらの種類のメモリは、例えば、不揮発性ソリッドステートメモリである。したがって、そのようなメモリにおいて上で説明したセキュリティ要素を実装すると有利である。しかし、上で説明したように、電源オフ後も一定の時間のうちは内容が記憶される揮発性メモリも、同じ問題を抱えており、権限のない人物による秘匿データの読み出しが可能である。
本発明によれば、上で説明したソリッドステートメモリを含み、そのソリッドステートメモリを動作させるためのそれぞれの方法を実行する、コンピュータシステムが提案される。
より良い理解のため、今から本発明を、以下の説明において図面を参照しながらより詳細に説明する。本発明がこれらの例示的な実施形態に限定されないこと、また本発明の範囲から逸脱することなく、指定された特徴は適宜組み合わせること、および/または変更することもできることが理解されよう。
本発明による、データセキュリティが向上したソリッドステートメモリを示す図である。 本発明による、データセキュリティが向上したソリッドステートメモリを動作させるための方法示す図である。
図1は、アドレス空間Adr1、Adr2、Adr3、Adr4、Adr5に、データData1、Data2、Data3、Data4、Data5を記憶するためのレジスタを含むソリッドステートメモリ2を示している。メモリのレジスタへのアクセスは、IOポート16を介して可能である。ソリッドステートメモリ2は、メモリ2のスタートアップ時に自動的に活動化するセキュリティ要素6を含む。この活動化は、セキュリティ要素6をメモリの電源ピン12に電気的に接続することにより実行される。セキュリティ要素6は、メモリを破壊せずに、上記要素と電源との接続を阻止することができないように、メモリの電力供給用のピン12に接続される。セキュリティ要素6は、スタートアップ時に特定のメモリ領域4内にデータData1、Data2、Data3が記憶されているかどうかをチェックするためのものである。これらの特定のメモリ領域4は、セキュリティ関連情報を記憶するためのものであり、アドレス空間内のアドレスAdr1、Adr2、Adr3により定義される。セキュリティ関連情報は、例えば、パスワード、銀行口座またはクレジットカード情報、インターネット証明書、ハードディスク暗号解除コード、および、ユーザの何らかのプライバシーに関するすべての情報である。セキュリティ関連情報はまた、アドレスポインタData2、Data3でもあり、それらのアドレスポインタは、この種類の情報Data4、Data5が記憶される他のメモリアドレスAdr4、Adr5を指し示している。スタートアップ時に、これらの領域4内にデータData1、Data2、Data3が記憶されている場合、特定のオンボード回路は通知される。オンボード回路8は、特定のメモリ領域4を削除する。データData2、Data3が、メモリ内のアドレスAdr4、Adr5を指し示している場合、ここではセキュリティ関連データData4、Data5が記憶されており、オンボード回路8はまた、これらのデータData4、Data5も削除する。抑制手段10は、オンボード回路8によって活動化され、削除プロセスが終了するまで、IOポート16のピン14を介してアクセスされることからメモリを保護する。これは、割り込みライン18により実現され、割り込みライン18は、抑制手段10に直接的に接続され、メモリを破壊せずに、物理的に切断できない。例えば、このラインは、アクティブ時には、ピン14を介してデータを転送できない低い抵抗を適用し、非アクティブ時には、ピン14がソリッドステートメモリ2から通常通りIOポート16を介してデータを転送するように、高い抵抗を適用する。ソリッドステートメモリ2は、電源オフ時にセキュリティ関連データを削除するのに十分な電源を提供するためのエネルギー蓄積32を任意選択的に含む。例えば、動作中にソリッドステートメモリ2をマザーボードから取り外すことにより生じる突然の電源切断の場合に、エネルギー蓄積32は、セキュリティ関連情報の削除プロセスのための電力供給を確保する。したがって、セキュリティ要素6は、電源オフ時にも任意選択的に活動化され、セキュリティ関連データの削除プロセスは、エネルギー蓄積32の電力を使用して、高い信頼性で実現される。エネルギー蓄積は、メモリ全体を破壊せずに外せない態様で、メモリストレージ2上で実現される。
図2によれば、セキュリティが向上したソリッドステートメモリ2を動作させるための方法が説明される。ステップ20において、ソリッドステートメモリ2の供給電圧がオンにされた瞬間に、セキュリティ要素6は通知される。ステップ22において、抑制手段10は、セキュリティ関連データを記憶するための特定のメモリ領域4へのアクセス可能性を抑制する。あるいは、ステップ22において、メモリ2全体へのアクセス可能性が抑制される。次に、ステップ24において、データData1、Data2、Data3が特定のメモリ領域4内に記憶されているかどうかがチェックされる。データData1、Data2、Data3がこれらのメモリ領域4内に検出された場合、ステップ26において、データData1、Data2、Data3が削除される。検出されたデータData2、Data3がアドレスデータAdr4、Adr5である場合、これらのアドレスAdr4、Adr5に記憶されたデータData4、Data5も削除される。データData1、Data2、Data3を削除することは、メモリをその初期状態に設定し直すこと、または、ランダムな、それゆえ役に立たないデータをメモリに少なくとも1回書き込むことを意味する。ランダムなデータをメモリに複数回連続して書き込むことにより、セキュリティレベルがさらに向上する。データData1、Data2、Data3が削除された後、ステップ28において、IOポート16を介したメモリへのアクセスが許可される。特定のメモリ領域4内でデータが識別されない場合、ステップ28において、IOポート16を介したメモリへのアクセスが許可される。

Claims (13)

  1. 秘匿情報(Data1、Data2、Data3、Data4、Data5)を記憶するための少なくとも1つの領域を有するソリッドステートメモリ(2)であって、前記秘匿情報(Data1、Data2、Data3)は、前記ソリッドステートメモリ(2)の特定のアドレス(Adr1、Adr2、Adr3、Adr4、Adr5)にある特定の領域(4)内に記憶され、前記ソリッドステートメモリ(2)は、スタートアップ時および/または電源オフ時に前記特定のメモリ領域(4)の内容を削除するためのセキュリティ要素(6)を含むことを特徴とするソリッドステートメモリ(2)。
  2. 前記特定のメモリ領域(4)は、セキュリティ関連データ(Data1、Data2、Data3)を記憶するためのメモリ領域であることを特徴とする請求項1に記載のソリッドステートメモリ(2)。
  3. 前記セキュリティ関連データ(Data2、Data3)は、さらなるセキュリティ関連データ(Data4、Data5)が記憶されたメモリアドレス(Adr4、Adr5)を指し示すことを特徴とする請求項2に記載のソリッドステートメモリ(2)。
  4. 前記セキュリティ要素(6)は、スタートアップ時にデータ(Data1、Data2、Data3)が前記特定のメモリ領域(4)内に記憶されているかどうかのチェック(16)を実行し、前記チェックが肯定的である場合、前記データ(Data1、Data2、Data3)を削除(18)するために提供されることを特徴とする請求項1から3の一項に記載のソリッドステートメモリ(2)。
  5. 前記ソリッドステートメモリ(2)は、スタートアップ時に前記特定のメモリ領域(4)の前記内容(Data1、Data2、Data3)を削除(18)するための特定のオンボード回路(8)を含むことを特徴とする請求項1から4の一項に記載のソリッドステートメモリ(2)。
  6. 前記ソリッドステートメモリ(2)は、前記削除(18)プロセスが完了する前に、前記特定のメモリ領域(4)へのアクセス可能性を抑制するための抑制手段(10)をさらに含むことを特徴とする請求項1から5の一項に記載のソリッドステートメモリ(2)。
  7. 前記メモリ(2)は、不揮発性ソリッドステートメモリであることを特徴とする請求項1から6の一項に記載のソリッドステートメモリ(2)。
  8. ソリッドステートメモリ(2)を動作させるための方法であって、前記ソリッドステートメモリ(2)は、秘匿情報(Data1、Data2、Data3)を記憶するための特定の領域(4)を有し、前記方法が、
    スタートアップ時に前記特定のメモリ領域(4)の前記内容を削除(18)するステップ
    を含むことを特徴とする方法。
  9. 前記特定のメモリ領域(4)は、セキュリティ関連データ(Data1、Data2、Data3)を記憶するためのメモリ領域であることを特徴とする請求項8に記載の方法。
  10. 前記セキュリティ関連データ(Data2、Data3)は、さらなるセキュリティ関連データ(Data4、Data5)が記憶されたメモリアドレス(Adr4、Adr5)を指し示すことを特徴とする請求項9に記載の方法。
  11. スタートアップ時にデータ(Data1、Data2、Data3)が前記特定のメモリ領域(4)内に記憶されているかどうかをチェックするステップ(16)と、
    前記チェックステップ(16)が肯定的結果を有する場合、前記データ(Data1、Data2、Data3)を削除(18)するステップと、
    前記削除プロセス(16)が完了するまで、前記特定のメモリ領域へのアクセス可能性を抑制するステップ(14)と
    をさらに含むことを特徴とする請求項8から10の一項に記載の方法。
  12. 前記削除ステップが、
    前記特定のメモリアドレス(Adr2、Adr3)内の前記識別されたデータ(Data2、Data3)が、セキュリティ関連データ(Data4、Data5)が記憶されたメモリアドレス(Adr4、Adr5)を指し示すアドレスデータである場合、前記メモリアドレス(Adr4、Adr5)に記憶された前記データ(Data4、Data5)を削除するステップ(16)
    をさらに含むことを特徴とする請求項11に記載の方法。
  13. 請求項1から7の一項によるソリッドステートメモリ(2)を含む、または、請求項8から12の一項による方法を実行することを特徴とするコンピュータシステム。
JP2012518859A 2009-06-29 2010-06-15 ソリッドステートメモリにおけるデータセキュリティ Pending JP2012531687A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09305614A EP2270708A1 (en) 2009-06-29 2009-06-29 Data security in solid state memory
EP09305614.1 2009-06-29
PCT/EP2010/058376 WO2011000690A1 (en) 2009-06-29 2010-06-15 Data security in solid state memory

Publications (1)

Publication Number Publication Date
JP2012531687A true JP2012531687A (ja) 2012-12-10

Family

ID=41397568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012518859A Pending JP2012531687A (ja) 2009-06-29 2010-06-15 ソリッドステートメモリにおけるデータセキュリティ

Country Status (6)

Country Link
US (1) US20120110238A1 (ja)
EP (2) EP2270708A1 (ja)
JP (1) JP2012531687A (ja)
KR (1) KR20120101292A (ja)
CN (1) CN102473216A (ja)
WO (1) WO2011000690A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017151529A (ja) * 2016-02-22 2017-08-31 キヤノン株式会社 情報処理装置及びその制御方法
JP2021520021A (ja) * 2018-04-23 2021-08-12 マイクロン テクノロジー,インク. 不揮発性メモリデバイス及び不揮発性メモリ機構を有するシステム並びにそれらを動作するための方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101419138B1 (ko) 2011-12-30 2014-07-11 에스케이씨앤씨 주식회사 마스터 tsm
WO2013100419A1 (ko) * 2011-12-30 2013-07-04 에스케이씨앤씨 주식회사 애플릿 액세스 제어 시스템 및 방법
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법
CN104808951B (zh) * 2014-01-28 2018-02-09 国际商业机器公司 进行存储控制的方法和设备
US9411513B2 (en) * 2014-05-08 2016-08-09 Unisys Corporation Sensitive data file attribute
US9747967B2 (en) 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
US9514802B2 (en) 2014-10-27 2016-12-06 Samsung Electronics Co., Ltd. Volatile memory self-defresh
US20160188890A1 (en) * 2014-12-26 2016-06-30 Intel Corporation Security mode data protection
US20160188495A1 (en) * 2014-12-26 2016-06-30 Intel Corporation Event triggered erasure for data security
CN105608394B (zh) * 2015-12-22 2018-07-24 华中科技大学 一种基于闪存的固态盘的数据安全删除方法
US10446248B1 (en) 2018-04-23 2019-10-15 Micron Technology, Inc. Non-volatile memory devices and systems with read-only memory features and methods for operating the same
US11561907B2 (en) 2020-08-18 2023-01-24 Micron Technology, Inc. Access to data stored in quarantined memory media

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3013A (en) * 1843-03-21 James stewabt
US5005A (en) * 1847-03-06 Iien ry
JP2005292959A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 不揮発性メモリモジュール及び不揮発性メモリシステム
JP2006252021A (ja) * 2005-03-09 2006-09-21 Ricoh Co Ltd データ保護機能付不揮発性記憶装置
JP2008176390A (ja) * 2007-01-16 2008-07-31 Bitwallet Inc 情報処理装置
JP2008204582A (ja) * 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ram
JP2008269024A (ja) * 2007-04-16 2008-11-06 Toshiba Corp メモリ消去プログラム、装置及び方法
JP2009003785A (ja) * 2007-06-22 2009-01-08 Toshiba Corp データ移送用リムーバブルメディア
JP2009026038A (ja) * 2007-07-19 2009-02-05 Ricoh Co Ltd 情報処理装置、プログラムおよび記録媒体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014191A (en) * 1988-05-02 1991-05-07 Padgaonkar Ajay J Security for digital signal processor program memory
JP3461234B2 (ja) * 1996-01-22 2003-10-27 株式会社東芝 データ保護回路
US7325052B1 (en) * 1998-10-06 2008-01-29 Ricoh Company, Ltd. Method and system to erase data after expiration or other condition
US6820179B2 (en) * 2000-12-04 2004-11-16 Hitachi Hokkai Semiconductor, Ltd. Semiconductor device and data processing system
US6883075B2 (en) * 2002-01-17 2005-04-19 Silicon Storage Technology, Inc. Microcontroller having embedded non-volatile memory with read protection
JP2003331575A (ja) * 2002-05-15 2003-11-21 Mitsubishi Electric Corp 高速ランダムアクセス可能な不揮発性メモリの制御回路
US6874069B2 (en) * 2002-07-26 2005-03-29 Silicon Storage Technology, Inc. Microcontroller having an embedded non-volatile memory array with read protection for the array or portions thereof
US7210009B2 (en) * 2003-09-04 2007-04-24 Advanced Micro Devices, Inc. Computer system employing a trusted execution environment including a memory controller configured to clear memory
US7577996B1 (en) * 2004-02-06 2009-08-18 Extreme Networks Apparatus, method and system for improving network security
US7822993B2 (en) * 2004-08-27 2010-10-26 Microsoft Corporation System and method for using address bits to affect encryption
US20060272027A1 (en) * 2005-05-26 2006-11-30 Finisar Corporation Secure access to segment of data storage device and analyzer
AU2006278422B2 (en) * 2005-08-03 2011-10-06 Intercomputer Corporation System and method for user identification and authentication
US20070101158A1 (en) * 2005-10-28 2007-05-03 Elliott Robert C Security region in a non-volatile memory
CN101320355B (zh) * 2007-06-04 2010-12-22 群联电子股份有限公司 存储装置、存储卡存取装置及其读写方法
JP4937863B2 (ja) * 2007-09-05 2012-05-23 株式会社日立製作所 計算機システム、管理計算機及びデータ管理方法
US8332660B2 (en) * 2008-01-02 2012-12-11 Arm Limited Providing secure services to a non-secure application
US7818523B2 (en) * 2008-01-10 2010-10-19 Unity Semiconductor Corporation Securing data in memory device
US8370644B2 (en) * 2008-05-30 2013-02-05 Spansion Llc Instant hardware erase for content reset and pseudo-random number generation
US8051467B2 (en) * 2008-08-26 2011-11-01 Atmel Corporation Secure information processing
US8201267B2 (en) * 2008-10-24 2012-06-12 Pitney Bowes Inc. Cryptographic device having active clearing of memory regardless of state of external power
GB2481955B (en) * 2009-05-04 2014-10-08 Hewlett Packard Development Co Storage device erase command having a control field controllable by a requestor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3013A (en) * 1843-03-21 James stewabt
US5005A (en) * 1847-03-06 Iien ry
JP2005292959A (ja) * 2004-03-31 2005-10-20 Toshiba Corp 不揮発性メモリモジュール及び不揮発性メモリシステム
JP2006252021A (ja) * 2005-03-09 2006-09-21 Ricoh Co Ltd データ保護機能付不揮発性記憶装置
JP2008176390A (ja) * 2007-01-16 2008-07-31 Bitwallet Inc 情報処理装置
JP2008204582A (ja) * 2007-02-22 2008-09-04 Elpida Memory Inc 不揮発性ram
JP2008269024A (ja) * 2007-04-16 2008-11-06 Toshiba Corp メモリ消去プログラム、装置及び方法
JP2009003785A (ja) * 2007-06-22 2009-01-08 Toshiba Corp データ移送用リムーバブルメディア
JP2009026038A (ja) * 2007-07-19 2009-02-05 Ricoh Co Ltd 情報処理装置、プログラムおよび記録媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017151529A (ja) * 2016-02-22 2017-08-31 キヤノン株式会社 情報処理装置及びその制御方法
JP2021520021A (ja) * 2018-04-23 2021-08-12 マイクロン テクノロジー,インク. 不揮発性メモリデバイス及び不揮発性メモリ機構を有するシステム並びにそれらを動作するための方法
JP7175330B2 (ja) 2018-04-23 2022-11-18 マイクロン テクノロジー,インク. 不揮発性メモリデバイス及び不揮発性メモリ機構を有するシステム並びにそれらを動作するための方法

Also Published As

Publication number Publication date
WO2011000690A1 (en) 2011-01-06
EP2270708A1 (en) 2011-01-05
KR20120101292A (ko) 2012-09-13
US20120110238A1 (en) 2012-05-03
EP2449500A1 (en) 2012-05-09
CN102473216A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP2012531687A (ja) ソリッドステートメモリにおけるデータセキュリティ
US9111621B2 (en) Solid state drive memory device comprising secure erase function
JP6739148B2 (ja) コンピューティングシステムにおける動的なメモリアドレス再マッピング
EP2161673A1 (en) Method and system for protecting data
TWI405211B (zh) 快閃記憶體儲存系統、控制器與資料保護方法
US11755315B2 (en) Boot ROM update method and boot-up method of embedded system
US8266391B2 (en) Method for writing data of an atomic transaction to a memory device
KR101484331B1 (ko) 데이터 저장 디바이스의 데이터 무결성 검증
US20080320253A1 (en) Memory device with circuitry for writing data of an atomic transaction
TW200832427A (en) Virtual secure on-chip one time programming
KR102515137B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN109086620B (zh) 基于移动存储介质的物理隔离双系统构建方法
JP4869337B2 (ja) データの安全な処理
US20180260151A1 (en) Data Storage Device and Operating Method Therefor
CN101403993B (zh) 数据安全保管设备和数据安全保管方法
US10515022B2 (en) Data center with data encryption and method for operating data center
CN106845261A (zh) 一种销毁ssd硬盘数据的方法及装置
Ahn et al. Forensics and anti-forensics of a NAND flash memory: From a copy-back program perspective
JP2009223787A (ja) 情報処理装置及び方法、並びにプログラム
Chen et al. Hiflash: A history independent flash device
US11822489B2 (en) Data integrity protection for relocating data in a memory system
US20100303239A1 (en) Method and apparatus for protecting root key in control system
US11113399B2 (en) Electronic apparatus and control method of electronic apparatus
Liao et al. TrustZone enhanced plausibly deniable encryption system for mobile devices
CN114254402A (zh) 数据存储装置及其操作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140611

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140911

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141118