JP2012524311A - 電力変換、制御および配送システム - Google Patents

Abstract

【課題】複数の大容量電力レギュレータ（ＢＰＲ）サブアセンブリと、大容量電力配送（ＢＰＤ）サブアセンブリと、大容量電力コントローラ／ハブ（ＢＰＣＨ）サブアセンブリとを含む電力変換、制御および配送システムを提供する。
【解決手段】ＢＰＲサブアセンブリは、各々、ＡＣ入力電力およびＤＣ入力電力双方から安定化ＤＣ電力を供給するように構成される。ＢＰＤサブアセンブリは、該安定化ＤＣ電力を配送するように構成される。ＢＰＣＨサブアセンブリは、ＢＰＲサブアセンブリおよびＢＰＤサブアセンブリに連結される。ＢＰＣＨサブアセンブリは、ＢＰＲサブアセンブリおよびＢＰＤサブアセンブリをモニタし制御するように構成される。
【選択図】図１

Description

本開示は、一般に電力システムに関し、さらに具体的には、高パフォーマンス・コンピューティング・クラスタのノード（またはノード群）あるいは高可用性が必要な他のシステムに大容量電力を供給するための、電力変換、制御および配送システムに関する。

標準的な高可用性システム（例、サーバ）は、電源が故障した場合にシステムの機能停止を防止する目的で冗長な電源を用いている。

残念ながら、多くの場合、電源の冗長性だけではシステムに対する１００％の可用性を実現するには不十分である。

本開示の一つの態様によれば、ある電力変換、制御および配送システムは、ＡＣ入力電力およびＤＣ入力電力双方から安定化ＤＣ電力を供給するように各々が構成された複数の大容量電力レギュレータ（ＢＰＲ：ｂｕｌｋ ｐｏｗｅｒ ｒｅｇｕｌａｔｏｒ）サブアセンブリと、該安定化ＤＣ電力を配送するように構成された大容量電力配送（ＢＰＤ：ｂｕｌｋ ｐｏｗｅｒ ｄｉｓｔｒｉｂｕｔｉｏｎ）サブアセンブリと、ＢＰＲサブアセンブリおよびＢＰＤサブアセンブリに連結された大容量電力コントローラ／ハブ（ＢＰＣＨ：ｂｕｌｋ ｐｏｗｅｒ ｃｏｎｔｒｏｌｌｅｒ ａｎｄ ｈｕｂ）サブアセンブリと、を含む電力変換、制御および配送システムを含み、ＢＰＣＨサブアセンブリは、ＢＰＲサブアセンブリおよびＢＰＤサブアセンブリをモニタし、制御するように構成されている。

本発明の別の態様によって、ある大容量電力アセンブリが提供され、該アセンブリは、ＤＣ大容量電力を配送するように構成されリレーおよび故障保護を備えた複数の静的回路ブレーカを包含する大容量電力配送（ＢＰＤ）サブアセンブリと、ＢＰＤサブアセンブリに連結された大容量電力コントローラ／ハブ（ＢＰＣＨ）サブアセンブリと、を含み、ＢＰＣＨサブアセンブリは、ＢＰＤサブアセンブリをモニタ、制御するように構成されており、該ＢＰＣＨサブアセンブリは、ＤＣ大容量電力を配送電するよう機能する複数の静的回路ブレーカを包含する大容量電力制御（ＢＰＣ：ｂｕｌｋ ｐｏｗｅｒ ｃｏｎｔｒｏｌ）マザーボードと、安全超低電圧（ＳＥＬＶ：ｓａｆｅｔｙ ｅｘｔｒａ ｌｏｗ ｖｏｌｔａｇｅ）ブロックに分離配置され、イーサネット（Ｒ）通信機能を備えるように構成されている大容量電力ハブ（ＢＰＨ：ｂｕｌｋ ｐｏｗｅｒ ｈｕｂ）ドーターカードとを含む。

添付の図面を参照しながら、単なる例示として、本発明の実施形態を以降に説明する。

本開示の各種態様によって構成された大容量電力アセンブリ（ＢＰＡ：ｂｕｌｋ ｐｏｗｅｒ ａｓｓｅｍｂｌｙ）の関連部分の略図である。 本開示の各種実施形態による、図１のＢＰＡ中に用いることが可能な例示大容量電力コントローラ／ハブ（ＢＰＣＨ）サブアセンブリの関連部分の略図である。 本開示の各種実施形態による、図２のＢＰＣＨサブアセンブリ中に用いることが可能な例示大容量電力ハブ（ＢＰＨ）ドーターカードの関連部分の略図である。 本開示の各種実施形態による、図１のＢＰＡ中に用いることが可能な別の例示的ＢＰＣＨサブアセンブリの関連部分の略図である。 本開示の各種実施形態による、図１のＢＰＡ中に用いることが可能な例示大容量電力配送（ＢＰＤ）サブアセンブリの関連部分の略図である。 本開示の各種実施形態による、図１のＢＰＡ中に用いることが可能な別の例示ＢＰＤサブアセンブリの関連部分の略図である。 本開示の各種実施形態による、図１のＢＰＡ中に用いることが可能な例示大容量電力レギュレータ（ＢＰＲ）サブアセンブリの関連部分の略図である。 本開示の各種実施形態による、図７のＢＰＲ中に用いることが可能な例示整流部フロントエンドの関連部分の略図である。

当業者ならよく理解するであろうように、本発明のさまざまな部分は、方法、システム、デバイス、またはコンピュータ・プログラム製品として具現することができる。従って、本発明の態様は、全体がハードウエアの実施形態、全体がソフトウエアの実施形態（ファームウエア、常駐ソフトウエア、マイクロコードなどを含む）、あるいは、本明細書では、全て回路、モジュール、またはシステムと一般に呼ばれる、ソフトウエアおよびハードウエア態様を組み合わせた実施形態の形を取ることができる。本発明は、例えば、媒体中に具現された、一つ以上の設計ファイルの形などによる、コンピュータ可用プログラム・コードを有するコンピュータ可用記憶媒体上のコンピュータ・プログラム製品の形を取ることもできる。

任意の適切なコンピュータ可用またはコンピュータ可読記憶媒体を用いることができる。該コンピュータ可用またはコンピュータ可読記憶媒体は、例えば、以下に限らないが、電子的、磁気的、光学的、電磁気的、赤外的、または半導体のシステム、装置、またはデバイスとすることができる。コンピュータ可読記憶媒体のさらに具体的な例（包括的リスト）には、携帯型コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、読み取り専用メモリ（ＲＯＭ：ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ：ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）またはフラッシュ・メモリ、携帯型コンパクト読み取り専用メモリ（ＣＤ−ＲＯＭ：ｃｏｍｐａｃｔ ｄｉｓｃ ｒｅａｄ−ｏｎｌｙ ｍｅｍｏｒｙ）、光記憶デバイス、もしくは磁気記憶デバイスが含まれる。本明細書で用いる「連結された（ｃｏｕｐｌｅｄ）」という用語は、エレメントまたはブロックの間の直接的電気接続、および一つ以上の介在エレメントまたはブロックを使って達成される、エレメントまたはブロックの間の間接的電気接続を含む。

本明細書で用いる大容量電力エンクロージャ（ＢＰＥ：ｂｕｌｋ ｐｏｗｅｒ ｅｎｃｌｏｓｕｒｅ）」という用語は、大容量電力アセンブリ（ＢＰＡ）、または電力変換、制御および配送システム中に包含されるモジュラ・コンポーネントを保持するように設計されたシート金属筐体をいう。一つ以上の実施形態において、ＢＰＥは、次のモジュラ・サブアセンブリ、すなわち、各々が、ＡＣ入力電力かまたはＤＣ入力電力から−３５０ＶＤＣを生成する、１〜６つのホットスワップ可能な大容量電力レギュレータ（ＢＰＲ）サブアセンブリと、選定された制御／モニタリング機能を遂行し、電子式回路ブレーカを介して−３５０ＶＤＣを配送し、３４−ポートＲＳ−４２２マルチプレクサ（ＭＵＸ）を介して電力制御を提供し、システム・サービスのため３２−ポート・イーサネット・スイッチとして作動する、大容量電力コントローラ／ハブ（ＢＰＣＨ）サブアセンブリと、電子式回路ブレーカを介して外部電力デバイスに−３５０ＶＤＣを配送するように構成された、大容量電力配送（ＢＰＤ）サブアセンブリと、各種サブアセンブリ中に放散された熱負荷を除去するための、４つの大容量電力ファン（ＢＰＦ：ｂｕｌｋ ｐｏｗｅｒ ｆａｎ）と、を収容するように設計することができる。

これらサブアセンブリをサポートするため、ＢＰＥには、システム用水の注入口および排出口接続を受け入れ、ＢＰＥ中に包含されるこれらサブアセンブリに必要な水を配流するように設計されたウォータ・マニホールドと、ＢＰＡのライン伝導ノイズが要求事項に適合するのを確実にするための、各電力入力に対する電磁妨害（ＥＭＩ：ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルタと、取り外し可能コネクタを介して入力ライン・コードに取り付ける電力入力端子の対と、信号を相互接続し、サブアセンブリに電力を供給するバックプレーンと、全サブアセンブリをＢＰＥ中に（およびＢＰＥをシステム・アプリケーション中のフレームに）結合させるガイドおよび留め具と、ＢＰＲサブアセンブリがホットスワップされる時間の間、エア・リークを防止するための機構と、を組み込むことができる。

図１を参照すると、ＢＰＥ１０２内にいくつかのモジュラ・サブアセンブリを包含する、例示ＢＰＡ１００が示されている。ＢＰＡ１００は、例えば、単一ラック中に、２５０ＫＷまでの電力を供給するように構成することができる。この実施形態において、ＢＰＣＨサブアセンブリ１０４とＢＰＤサブアセンブリ１０６との間、およびＢＰＣＨサブアセンブリ１０４とＢＰＲサブアセンブリ１１０との間の電気接続はＢＰＥ１０２のバックプレーンを介して行われる。ＢＰＦサブアセンブリ１０８への電気接続は、ＢＰＣＨサブアセンブリ１０４からＢＰＥ１０２のバックプレーンに行われ、次いでバックプレーンから、ケーブル・アセンブリを介してＢＰＦサブアセンブリ１０８の各々に行われる。一つの実施形態において、入力電力コネクタの各対（図１に示さず）は、入力電力を３つのＢＰＲサブアセンブリ１１０に供給する。なお、ＢＰＥ１０２からの全ての出力電力および信号は、ＢＰＣＨサブアセンブリ１０４（信号および一部の電力）またはＢＰＤサブアセンブリ１０６（ほとんどの電力）のいずれかのテールストックから行われる。

ある開示実施形態において、ＢＰＡ１００への公称ＡＣ入力電圧には、２００Ｖ、２０８Ｖ、２２０Ｖ、２４０Ｖ、３８０Ｖ、４００Ｖ、４１５Ｖ、または４８０Ｖ実効圧（ＲＭＳ：ｒｏｏｔ−ｍｅａｎ ｓｑｕａｒｅ）を含めることができる。定常状態ＡＣ入力電圧は１７６Ｖから５０８Ｖの範囲とすることができる。各種の実施形態において、ＢＰＡ１００は、三相４線平衡システムＡＣ入力用に構成されている。ＢＰＡ１００は、ワイ結線（すなわち、使用しない中性線を接地）およびデルタ結線（すなわち、接地されたコーナまたはセンター・タップ相）電力源に接続するように構成される。定常状態ＤＣ入力電圧は、２３１ＶＤＣから６００ＶＤＣの範囲とすることができる。ＢＰＲサブアセンブリ１１０へのＤＣ入力は、２つの電位（＋および−）ラインに加えて接地電位である。各種の実施形態において、ＤＣ入力の＋ラインが接地電位に対して基準付けされる。２つ電位のＤＣ入力コンダクタを三相ＡＣ入力に接続するために、ＤＣ電位の一つが２つの相入力に連結される。この場合、該入力電圧の極性は任意である（すなわち、＋および−を任意の相入力に連結することができる）。フル実装のＢＰＥ１０２が、適用されるライン伝導ノイズ制限に適合することを確実にするために、ＢＰＡ１００中の２つの電力コードの各々に対しライン・フィルタを実装することができる。

ＢＰＲサブアセンブリのホスト・マイクロコントローラが、ＢＰＲサブアセンブリ１１０がＢＰＥ１０２のどのスロットにプラグインされているかを識別できるようにするため、ＢＰＲサブアセンブリ位置ピンを設けることができる。これらいずれのピンも、ＢＰＲサブアセンブリのホスト・マイクロコントローラの接地基準電位（すなわち、ＢＰＲサブアセンブリ出力のプラス・レール）に接続することによってそのピンのいずれかの「０」がアサートされる。該ピンをオープンのままにすることによってそのピンに「１」がアサートされる。２つの電力入力コネクタの各々には、ＢＰＲサブアセンブリ１１０を始動可能にするのに十分な入力電圧が利用可能であることを示す、一個の関連ＬＥＤを備えることができる。一つの実施形態において、該一個のＬＥＤは、ライン間入力電圧のいずれか一つが１８０ＶＡＣまたは２３１ＶＤＣを上回った（すなわち、この例におけるＢＰＲサブアセンブリの定常状態動作入力限度）場合に発光する。一つの実施形態において、該一個のＬＥＤは、ライン間入力電圧の全てが１５０ＶＡＣまたは１８５ＶＤＣを下回った（この例におけるＢＰＲサブアセンブリの低圧ライン異常限度）場合に消光するように構成される。

ＢＰＥに包含されるサブアセンブリ中に放散される熱の大部分は、水に消散させることができるが、残りの熱を除去するために強制エアが必要となり得る。一つの実施形態において、ＢＰＥ内に配置された４つのＢＰＦサブアセンブリ（速度可制御のファン・モジュール）によって強制エアを供給することができる。各ファン・モジュールには、２つの二重反転式ファンを含めることができる。一般に、ＢＰＦサブアセンブリは、異常なしのどの動作状態下でも、全サブアセンブリを冷却するのに十分なエア・フローを供給するように構成される。実装されるファンは、ファンの一つが故障した状態の下で、それらの定格出力の最大７５％まで、全てのＢＰＲサブアセンブリを冷却するのに十分な容量を有するべきである。一般に、これらファンの電気的および機械的設計は、ＢＰＡ１００が作動中に故障したファンの取り替えが可能なようになっている。各種の実施形態において、ＢＰＥ１０２の設計は、ＢＰＦサブアセンブリ１０８の一つが故障したあるいはＢＰＥ１０２から除去された状態の下で、エア漏出を防止し再循環を可能にする、適切なハードウエアを含む。ＢＰＦサブアセンブリ１０８の各々は、それぞれのＢＰＦサブアセンブリのファン速度を制御しそれらの健全度をモニタするために用いることが可能なシリアル・インタフェースを有する、マイクロコントローラを含む。

例えば、ＢＰＦマイクロコントローラには以下の接続端、Ｔａｃｈ、ＴａｃｈＳｅｌ、ＰＷＭＳｐｅｅｄ、Ｖｆａｎ、ＦａｎＧｏｏｄ＃、ＩＤ＃、Ｘｍｉｔ、およびＲｃｖ、を含めることができる。この場合のＴａｃｈはファン出力タコメータからのパルス列を提供する。該パルス列には、異常なしの動作状態で、４０〜６０％の間の動作周期を持たせることができる。ファン速度は、毎回の秒あたり立ち上がりエッジに対し、例えば１５ＲＰＭとして計算することができる。ファンの動作速度は、例えば、０〜１４，０００ＲＰＭの範囲とすることができる。ＴａｃｈＳｅｌは、２つのファン・タコメータのどちらをタコメータ入力に接続するかの選定に用いられる。ＰＷＭＳｐｅｅｄ（これは２８．８ＫＨｚのパルス幅変調（ＰＷＭ：ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａｔｅｄ）波形とすることができる）は、両方の取り付けファンの速度を制御するために用いられる。例えば、「０」のＰＷＭ動作周期では、ファン速度はゼロであり、１００％の動作周期においてファン速度は最大となる。Ｖｆａｎは、４．００±２％で分割されたファン電圧に対応させることができる。Ｖｆａｎ信号は、例えば、６００Ｈｚの単極ローパス・フィルタを通すことができる。ＦａｎＧｏｏｄ＃が低いとき、ＬＥＤを点灯させてＢＰＦサブアセンブリが作動可能であることを表示することができる。ＩＤ＃が低い場合、別のＬＥＤを発光させてＢＰＥ中のＢＰＦサブアセンブリが動作可能なときを表示することができる。ＸｍｉｔおよびＲｃｖピンを実装し、大容量電力制御（ＢＰＣ）マザーボード１１８への全二重ＵＡＲＴインタフェース接続を形成することができる。該インタフェースは、例えば、ＢＰＣＨサブアセンブリ１０４への接続のためＲＳ−４２２プロトコルへの変換を行うことができる。

各ＢＰＦサブアセンブリは、ファンが完備していること示すプラグ検出信号を送信することができる。該プラグ検出信号は、ファンの接地基準電位に連結し、ＢＰＣマザーボード１１８への別個の信号として送信することができる。少なくとも一つの実施形態において、ＢＰＦサブアセンブリがプラグインされていない場合、ＢＰＣマザーボード１１８は、プラグ検出信号を高い（すなわち、プラグインなし）状態に引き上げる。ＢＰＡは、０〜１０，０００フィート（３，０４８メートル）の高度、ＢＰＡへ流入する取り入れ温度が１５℃から４０℃の下で、最大負荷で動作するように設計することができる。少なくとも一つの実施形態において、相対湿度２０〜８０％の範囲で非凝結である。

一つ以上の実施形態において、元々のＢＰＥ１０２中に包含されるコンポーネントはどれも水冷されない。しかしながら、本実施形態では、ＢＰＲサブアセンブリ１１０およびＢＰＤサブアセンブリ１０６は水冷される。ＢＰＥ１０２は、ウォータ・マニホルドと、ＢＰＲおよびＢＰＤサブアセンブリへの接続部とを含む。冷却水の温度は、約１３℃から２４℃の範囲とすることができる。一つの実施形態において、完全構成された（例えば、６つのＢＰＲサブアセンブリ１１０および１つのＢＰＤサブアセンブリ１０６を含む）ＢＰＥに配流される水流量は、１０ポンド／平方インチ（ＰＳＩ：ｐｏｕｎｄｓ ｐｅｒ ｓｑｕａｒｅ ｉｎｃｈ）（約６８９．５ミリバール）の圧力降下で、分あたり約３．５ガロンである。一つ以上の実施形態において、重量で１０００パーツ・パー・ミリオン（ＰＰＭ：ｐａｒｔｓ ｐｅｒ ｍｉｌｌｉｏｎ）のベンゾトリアゾールを含む脱イオン冷却水が使われる。各種の実施形態において、システム制御は、実際の湿度状態に基づいて水温が非凝結温度となるように設計されている。

上記のように、ＢＰＣＨサブアセンブリ１０４は、ＢＰＡ１００の一部である。図２を参照すると、ＢＰＣＨサブアセンブリ１０４のＢＰＣマザーボード１１８は静的回路ブレーカ（ＳＣＢ：ｓｔａｔｉｃ ｃｉｒｃｕｉｔ ｂｒｅａｋｅｒ）２１２を含み、これらブレーカはＤＣ電力を制御、配送するのに用いられる。例えば、ＳＣＢ２１２には５つのＳＣＢを実装することができる。ＢＰＣＨサブアセンブリ１０４に印加される大容量ＤＣ電力（−３５０Ｖ）は、ＳＣＢ２１２によっていろいろな出力につながれ、該ＳＣＢはリレーおよび故障保護機能を備えている。ＢＰＣＨサブアセンブリ１０４は、ＢＰＡ１００内で必要な各種電圧を供給する電源２１０を含む。ある開示実施形態において、ＢＰＣＨサブアセンブリ１０４は、４つのＢＰＦサブアセンブリを制御、モニタする。また、ＢＰＣＨサブアセンブリ１０４は、関連出力ポートへの通信経路を提供する。また、ＢＰＣＨサブアセンブリ１０４は、システム・レベルの処理およびイーサネット通信機能を提供するフレキシブル・サポート・プロセッサ（ＦＳＰ：ｆｌｅｘｉｂｌｅ ｓｕｐｐｏｒｔ ｐｒｏｃｅｓｓｏｒ）ドーターカード１２０を含む。大容量電力ハブ（ＢＰＨ）ドーターカード１１６はイーサネット・ハブ機能を提供する。ＢＰＣＨサブアセンブリ１０４は、ＢＰＦサブアセンブリに電力および制御を提供する回路系に単一故障点を持たない。また、一つ以上の実施形態において、ＢＰＣＨサブアセンブリ１０４は、６Ｖの電力を要するＵＥＰＯ発光ダイオード（ＬＥＤ）、センサ、および接続部を備え、この６Ｖ電力はＢＰＣＨサブアセンブリ１０４の作動には必要はない。

ＳＣＢ２１２は、回路ブレーカ、固体リレー、および突入電流制御回路の機能を遂行する。ＳＣＢ２１２は、出力電流が所定の閾値を越えたとき固体スイッチを作動解除することによって過負荷を制限するように設計される。バックアップ保護のためＳＣＢ２１２の各々にヒューズを取り付けることができる。バックアップ・ヒューズがオープンになるようなシナリオは異常である。というのは、そのためにはＢＰＣＨサブアセンブリ１０４の出力への過負荷と、過負荷への電流制限をするＳＣＢ２１２の一個の故障との両方が必要だからである。一つ以上の実施形態において、ＳＣＢ２１２の各々に対するヒューズは、ＢＰＣＨサブアセンブリ１０４中に恒久的に取り付けられ、非交換方式である。ＳＣＢ２１２のアナログ回路系に対する１２ＶのバイアスはＢＰＣＨサブアセンブリ１０４で生成され、−３５０ＶＤＣを基準に設定される。該１２Ｖを供給するバスは、ＳＣＢのバイアス入力端の可融抵抗器によって保護することができる。ＳＣＢ２１２の一つが作動不能のときに出力電圧が低下する割合は、負荷インピーダンスの如何による。一つ以上の実施形態において、ＳＣＢ２１２は、ＢＰＣＨサブアセンブリのマイクロコントローラ２０４からの論理「低」（−ＮＢＬ）信号を使ってオンされる。ＢＰＣＨサブアセンブリのマイクロコントローラ２０４がリセットされると、全部のＳＣＢ（−ＮＢＬ）信号が「高」となり、ＳＣＢ群は作動解除される。ＳＣＢ２１２の一つがラッチ・オフした場合、再度ＳＣＢを作動可能にするには（−ＮＢＬ）ラインを一旦トグル・オフしてからオンしなければならない。各ＳＣＢの出力電圧（−ＤＣＶＰ）の状態は、ＢＰＣＨサブアセンブリのマイクロコントローラ２０４に報告される。ＳＣＢ出力電圧は、出力電圧が存在する場合「低」である。＋１２Ｖのバイアスがなければ、ＳＣＢ出力電圧ラインは「高」である。過電流に起因してＳＣＢがラッチオフした場合、その（＋ＯＣ）信号は「高」である。該信号は、ＢＰＣＨサブアセンブリのマイクロコントローラ２０４に報告される。＋１２Ｖのバイアスがなければ、（＋ＯＣ）ラインは「高」である。

一つの実施形態において、ＢＰＨドーターカード１１６は、３２の１０／１００ＭＢ／秒のイーサネット・インタフェースおよび２ＧＢ／秒のイーサネット・インタフェースを備えている。また、ＢＰＨドーターカード１１６は、３２のＲＳ−４２２／ＲＳ−４８５ ＵＡＲＴインタフェースも備えている。各１０／１００ＭＢ／秒のＲＪ−４５コネクタは、両方の型のインタフェースを含む（２ＧＢ／秒のインタフェースは、ＲＳ−４２２／ＲＳ−４８５ ＵＡＲＴを含まない）。図３を参照すると、一つの実施形態において、ＢＰＨドーターカード１１６は、３つのマイクロコントローラ３０２、３０４、および３０６を含む（すなわち、２つはＵＡＲＴ通信および多重化用であり、１つはイーサネット・スイッチ・モジュール３０８および３１０の設定、管理用である）。少なくとも一つの実施形態において、ＢＰＨドーターカード１１６は、仮想ローカル・エリア・ネットワーク（ＶＬＡＮ：ｖｉｒｔｕａｌ ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）構成になっている。

ＢＰＨドーターカードのマイクロコントローラ３０２（ＢＰＨ０）は、イーサネット・スイッチ・モジュール３０８および３１０の同期シリアル・インタフェースを介することによって、該モジュール３０８および３１０を設定する。ＢＰＣＨサブアセンブリ１０４への通信は、ＴＤ１上のＦＳＰ２０２からのシリアル・インタフェースで、汎用非同期受信／送信（ＵＡＲＴ：ｕｎｉｖｅｒｓａｌ ａｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃｅｉｖｅ／ｔｒａｎｓｍｉｔ）プロトコルを使って行われる。一つ以上の実施形態において、該インタフェースのレベルはＴＴＬ互換性である。また、ＢＰＣＨサブアセンブリ１０４は、Ｔ４上にＲＳ−２３２シリアル・インタフェースを有し、該インタフェースは、ＵＥＰＯ通信およびＢＰＣＨサブアセンブリ１０４のテストに用いられる。該インタフェースは、正規に構成されたパソコンのＣＯＭ（シリアル）ポートと両立性がある。ＴＴＬインタフェースとＲＳ−２３２インタフェースとに対するプロトコルは同じである。ある実施形態において、ＦＳＰドーターカード１２０から４つのＵＡＲＴが配線されている。これらのインタフェースにはＴＴＬ／ＣＭＯＳ（３．３Ｖ）レベルが使われる。

ＢＰＣＨサブアセンブリ１０４は、ＦＳＰ２０２のＵＡＲＴの一つによるＵＡＲＴ通信のためのハードウエア・マルチプレクサ２０８を備えている。マルチプレクサ２０８は、ＦＳＰ２０２が通信のためのポートを選択することを可能にする。ＦＳＰのインタフェースは、ＴＴＬ／ＣＭＯＳ（３．３Ｖ）互換性であるが、ＢＰＣＨサブアセンブリ１０４は、他の全てのポートにはＲＳ−４２２／ＲＳ−４８５（差動、２地点間）ドライバ／レシーバを備えている。マルチプレクサ２０８は、ＦＳＰ２０２に制御される４つのアドレス・ビットを有する。ＲＳ−４２２／ＲＳ−４８５ ＵＡＲＴインタフェースを多重化するために、ＢＰＨドーターカードのマイクロコントローラ３０４および３０６（それぞれ「ＢＰＨ１」および「ＢＰＨ２」と標記されている）が用いられる。ＢＰＨドーターカードのマイクロコントローラ３０４および３０６は、各々１６のＲＳ−４２２／ＲＳ−４８５ ＵＡＲＴインタフェースを備え、これらを半二重インタフェースとすることができる。ＢＰＨドーターカードのマイクロコントローラ３０４および３０６は、ＲＳ−４２２／ＲＳ−４８５ドライバに対する方向制御を提供する。ＢＰＣマザーボードのマイクロコントローラ２０４は、（ＵＡＲＴマルチプレクサ２０６を介して）多重化されたＲＳ−４２２／ＲＳ−４８５ ＵＡＲＴインタフェースを使って、ＢＰＦサブアセンブリ１０８を制御、モニタする。

ＢＰＣＨサブアセンブリ１０４は、４つのＢＰＦサブアセンブリ１０８の各々に対するＲＳ−４２２／ＲＳ−４８５ ＵＡＲＴシリアル制御インタフェースを含む。これらのインタフェースはファン速度の制御および感知を可能にする。また、ＢＰＦサブアセンブリ１０８の各々は、保護された１２Ｖ電力を電源２１０から供給される。ＢＰＣＨサブアセンブリ１０４は、各電力出力を作動可能／作動解除にし、感知することができる。ＢＰＣＨサブアセンブリ１０４は、３５０ＶＤＣ入力から、以下の＋３．３Ｖ、＋１２Ｖ（ＳＣＢ）、＋１２Ｖ（ＢＰＦ）の電圧を生成する電源を含む。４つのＢＰＦサブアセンブリ１０８の各々は、＋１２Ｖ（ＢＰＦ）電圧に対する電流制限および突入電流制御を備えている。他のＢＰＦサブアセンブリ１０８への＋１２Ｖ（ＢＰＦ）電圧を妨げることなく、任意のＢＰＦサブアセンブリ１０８をホット挿抜することができる。どの一つのＢＰＦサブアセンブリ１０８に短絡が生じても、他のＢＰＦサブアセンブリ１０８またはＢＰＣＨサブアセンブリ１０４への影響はない。

電源２１０は、以下の保護機能、すなわち、交差電力で供給される３５０Ｖ入力と、システム可用性向上のため冗長回路系を使って生成される＋１２Ｖ（ＢＰＦ）の冗長性と、各冗長供給レベルがＢＰＣマザーボードのマイクロコントローラ２０４によって感知されることと、どのＢＰＣＨサブアセンブリのバイアス電源の短絡も−３５０ＶＤＣバスを妨げないようにする入力電流制限と、ＢＰＣＨサブアセンブリのバイアス電源が効率的で冷却必要度を最小化するよう設計されていることと、ＢＰＣＨサブアセンブリの電源が、入力電圧が設定電圧を超えるまでは始動されないことと、過電圧が存続する間は過剰電圧によって電源のスイッチが解除されていることと、ＢＰＣＨサブアセンブリ・ボードの過剰な温度が電源をラッチ・オフさせることと、の保護機能を有する。

ＢＰＲサブアセンブリ１１０からの６ＶのＵＥＰＯ電力（ＵＥＰＯループおよびパネルに使用される）は、ＢＰＣＨサブアセンブリ・バイアス電源からは独立して利用可能である。ＵＥＰＯのパワーアップが完了したならば、ＢＰＲサブアセンブリ１１０は、３５０ＶＤＣを自動的に作動可能にし、ＢＰＣＨサブアセンブリの電源が始動することを確実にする。全ての３５０ＶＤＣ電力が作動解除された場合、ＦＳＰ制御ロジックがオフになるので、再始動のためシステムはマニュアル介入を必要とする。ＢＰＲサブアセンブリ１１０からの６ＶのＵＥＰＯ電圧はＴ４に連結されたＵＥＰＯスイッチに送電される。ＢＰＣＨサブアセンブリ１０４およびＦＳＰ２０２は６ＶのＵＥＰＯ電圧から電力供給を受けていないので、ＢＰＣＨサブアセンブリ１０４の出力は過電流保護はされていない。ＢＰＣＨサブアセンブリ１０４は、ＵＥＰＯパネルに対するＲＳ−２３２ ＵＡＲＴシリアル・インタフェースを備えている。また、このインタフェースは、ＢＰＣＨサブアセンブリ１０４への命令を送信する試験の過程でも使用される。

ＵＥＰＯパネルは、以下の感知情報、すなわち、周辺温度、湿度、大気圧、利用可能な＋ＵＥＰＯ電力、＋ルームＥＰＯ完了／迂回、および＋ＵＥＰＯ完了の情報をＢＰＣＨサブアセンブリ１０４に提供する。また、ＢＰＣＨサブアセンブリ１０４は、以下のパネル機能、すなわち、Ａ／Ｂ側面感知、ＦＳＰ間のハンドシェイク信号、およびフレーム・サービスＬＥＤに直接対応している。ＢＰＣＨサブアセンブリ１０４は、ＵＥＰＯパネルまたはケーブルあるいはその両方の同時メンテナンスを可能にするためのＵＥＰＯバイパス・スイッチを備えている。該スイッチが「バイパス」にセットされると、ＢＰＣマザーボード１１８への６ＶのＵＥＰＯループが内部完結する。これにより、ＢＰＲサブアセンブリ１１０からの３５０ＶＤＣ出力に影響を与えることなく、メンテナンスを実施することができる。ＢＰＣマザーボードのマイクロコントローラ２０４は、ＢＰＲ１〜６およびＢＰＦ１〜４がプラグインされたときと、ＵＥＰＯ（６Ｖ）電力が利用可能でＵＥＰＯが準備完了したときと、ＵＥＰＯパネルがＴ４に連結されたときとに、各ＳＣＢからの−ＮＢＬ、−ＤＣＶＰおよび＋ＯＣ信号、各ＢＰＦ電力出力からの−ＮＢＬ、−ＤＣＶＰ、および−ＯＣ信号を、感知／制御し、ＵＥＰＯパネル／ケーブルを同時にメンテナンスするためのバイパス・スイッチ、およびＴ５交差電力コネクタからの３５０Ｖ入力を感知／制御する。

ＢＰＣマザーボードのマイクロコントローラ２０４は、ＵＥＰＯパネルと通信し、受信したセンサ情報をバッファ格納する。ＢＰＣマザーボードのマイクロコントローラ２０４は、ＢＰＦサブアセンブリ１０８をモニタし、ＦＳＰ２０２からの命令を受けてファンの速度を変化させる。また、ＢＰＣマザーボードのマイクロコントローラ２０４は、ＦＳＰ２０２からの命令を受けて、ＳＣＢのステータスを提供し、ＳＣＢを作動可能／作動解除にし、ＢＰＦ／ＢＰＲプラグ検出ステータスを提供し、バイアス感知を提供する。ＢＰＣマザーボードのマイクロコントローラ２０４は、ＵＥＰＯパネルおよびＢＰＦサブアセンブリ１０８に対するコード・イメージを格納する。電力オン自己テスト合格の後、ＢＰＣマザーボードのマイクロコントローラ２０４は、ＢＰＣＨサブアセンブリ１０４の「正常」ＬＥＤをオンにする。次いで、最初の電力オンを受けて全ＳＣＢが作動解除される（ハードウエアのリセット）。ＢＰＣマザーボードのマイクロコントローラ２０４は、通常、ＢＰＦサブアセンブリ１０８のファン速度を初期化しない。ＢＰＣマザーボードのマイクロコントローラ２０４の全出力のステータスは、コード・ダウンロードの間とその直後まで維持されている。ＢＰＨドーターカードのマイクロコントローラ３０２は、機器構成レジスタを読み取ってその値を、該マイクロコントローラに関連するフラッシュ中に格納されたテーブルと対比することによって、スイッチ・モジュール３１０および３１２のＶＬＡＮ構成の妥当性を連続的に確認している。これは、ネットワークのセキュリティを確実にし、スイッチ・モジュールのリセット状態を確認し、該モジュールはリセットが行われた場合はそれらのレジスタをクリアすることになる。

ポート・リンクのステータスは継続的に確認される。リンクの出現または消失が発見されると、ネットワーク・マネージャが受け取れるように、「リンク・ステータス変化」フラグおよび対応するマスクが設定される。適切なＦＳＰ命令の受信を受けて、ＢＰＨドーターカードのマイクロコントローラ３０２は、どのポートに対するＬＥＤステータスをも変えることができる。ＢＰＨドーターカードのマイクロコントローラ３０２は、レギュレータ３１２に対するバイアス感知を提供する。一つの実施形態において、起動時に、ＢＰＨドーターカードのマイクロコントローラ３０２は、最初に、スイッチ・モジュール３０８および３１０がリセット状態に保持され、ハブが決して「オープン・ネットワーク」構成にならないないことが確実になっているのを確認する。フラッシュに格納されているデフォルトＶＬＡＮ構成が、スイッチ・モジュール３０８および３１０中にロードされる。次いで、全ての利用可能なポートに対し、ポート・フォワーディングが有効にされる。次に、ＢＰＨドーターカードのマイクロコントローラ３０２が、ポート・リンク・モニタ機能に対する制御フラグを作動可能にする。

図４を参照すると、略図４００には、ＢＰＣＨサブアセンブリ１０４が、ＢＰＨドーターカード１１６およびＦＳＰドーターカード１２０を包含するＳＥＬＶブロック４０２を含んでいるのが示されている。ＳＥＬＶブロック４０２は、トランスおよびオプトカプラ４０６を使って３５０Ｖ回路系４０４に連結されている。

図５を参照すると、ＢＰＤサブアセンブリ１０６は、ＤＣ電力を制御、配送するのに用いられるＳＣＢ５０２および５０４を含む。ある開示実施形態において、ＢＰＤサブアセンブリ１０６に印加される大容量ＤＣ電力（３５０Ｖ）は、ＳＣＢ５０２および５０４によって２６の異なる出力端（Ｔ１〜Ｔ２６）に切り替えられ、これらＳＣＢはリレーおよび故障保護機能を備えている。この実施形態において、ＢＰＤサブアセンブリ１０６は、ＢＰＣマザーボード１１８から発出された命令を実行し、独立的制御機能は一切遂行しない。例えば、ＢＰＤサブアセンブリ１０６に与えられる命令には、ＳＣＢ５０２および５０４を作動可能／作動解除にすること、およびＳＣＢ５０２および５０４のステータスをクエリすることが含まれる。該開示実施形態において、ＢＰＤサブアセンブリ１０６は、各々がＳＣＢ５０２および５０４の半分ずつを感知する２つの独立したマイクロコントローラ５０６および５０８を有する。このやり方ならば、どんなマイクロコントローラ故障もＢＰＤサブアセンブリ１０６の全部を作動不能にすることはない。ＢＰＤサブアセンブリ１０６は、２つの独立した３．３Ｖ／１２Ｖバイアス電源５１０および５１２を有する。バイアス電源５１０および５１２の各々は、マイクロコントローラ５０６および５０８の一つと、ＳＣＢ５０２および５０４の一つとに電力を供給する。このやり方ならば、どんなバイアス電源故障もＢＰＤサブアセンブリ１０６全体を作動不能にすることはない。３．３Ｖバイアス、５Ｖバイアス、１２Ｖバイアス、ＳＣＢ制御、およびマイクロコントローラ回路系は、全て３５０Ｖ（−）を基準にして設定される。ＢＰＣマザーボード１１８へのＲＳ−４２２インタフェースは、該インタフェースをＢＰＤサブアセンブリ１０６から光学的に絶縁する、安全超低電圧（ＳＥＬＶ）インタフェースとして設計される。

ＢＰＤサブアセンブリ１０６中のＳＣＢ５０２および５０４は、回路ブレーカ、固体リレー、および突入電流制御回路として機能する。ＳＣＢ５０２および５０４は、出力電流が所定の閾値を超えた場合、固体スイッチを作動解除することによって過負荷を制限するように設計される。ＳＣＢの各々には、バックアップ保護のための関連ヒューズを備えることができる。バックアップ・ヒューズがオープンになるようなシナリオは異常である。というのは、そのためにはＢＰＤサブアセンブリ１０６の出力への過負荷と、過負荷への電流制限をするＳＣＢの故障との両方が必要だからである。少なくとも一つの実施形態において、該ヒューズは、ＢＰＤサブアセンブリ１０６中に恒久的に取り付けられ、非交換方式である。ＳＣＢが作動不能になったとき、出力電圧が低下する割合は負荷インピーダンスの如何による。

ＳＣＢ５０２および５０４は、マイクロコントローラ５０６および５０８の関連する一つからの論理「低」（−ＮＢＬ）信号を使ってオンされる。マイクロコントローラ５０６および５０８の一つがリセットされると、全部の関連−ＮＢＬ信号が「高」となり、関連するＳＣＢ群は作動解除される。あるＳＣＢがラッチ・オフした場合、該ＳＣＢを再度作動可能にするため−ＮＢＬラインは一旦トグル・オフされてからオンにされる。各ＳＣＢの出力電圧（−ＤＣＶＰ）の状態は、マイクロコントローラ５０６および５０８の関連する一つに報告される。ＳＣＢ出力電圧は、出力電圧が存在する場合「低」である。＋１２Ｖのバイアスがなければ、ＳＣＢ出力電圧ラインは「高」である。過電流に起因してＳＣＢがラッチオフした場合、その（＋ＯＣ）信号は「高」である。これらの信号は、マイクロコントローラ５０６および５０８の適当な一つに報告される。＋１２Ｖのバイアスがなければ、（＋ＯＣ）ラインは「高」である。

ＢＰＤサブアセンブリ１０６への通信は、Ｔ０Ａ／Ｔ０Ｂ上のＢＰＣマザーボード１１８からのシリアル・インタフェースで行われる。一つ以上の実施形態において、該インタフェースにおけるプロトコルはＵＡＲＴプロトコルであり、インタフェース・レベルはＲＳ−４２２互換性である。該インタフェース上のビット伝送速度は、例えば１１５．２Ｋボーとすることができる。一つの実施形態において、ＢＰＤサブアセンブリ１０６は、該ＢＰＤサブアセンブリ１０６が正常状態であるときを示す一個のＬＥＤを有する。該一個のＬＥＤは、ＢＰＤサブアセンブリ１０６を交換するときを識別するために使われる。また、マイクロコントローラ５０６および５０８の各々は、ＢＰＤサブアセンブリ１０６に対し熱保護を提供する。一つ以上の実施形態において、ＳＣＢ５０２および５０４は、関連する冷却板の温度が高すぎると作動解除される。一般に、バイアス電源５１０および５１２は、不十分なエアフローから自体を保護するように構成されている。電力オン自己テストに合格した後、マイクロコントローラ５０６はＢＰＤ正常ＬＥＤを作動可能にする。最初の電力オン時には全ＳＣＢ５０２および５０４が作動解除される（ハードウエア・リセット）。マイクロコントローラ５０６と５０８とは、同一のものととすることも異なったものとすることもできる。図６を参照すると、略図６００は、ＢＰＤサブアセンブリ１０６が、トランスおよびオプトカプラ６０６を使って３５０Ｖ回路系６０４に連結されたＳＥＬＶブロック６０２を包含しているのが示されている。

本開示の各種の態様によれば、ＢＰＲサブアセンブリ１１０は、ＢＰＣＨサブアセンブリ１０４およびＢＰＤサブアセンブリ１０６に対し安定化−３５０ＶＤＣの分離出力を供給し；低調波低ノイズ力率修正済み入力電力を得；ＢＰＣＨサブアセンブリ１０４およびシステム非常電源切断（ＥＰＯ：ｅｍｅｒｇｅｎｃｙ ｐｏｗｅｒ ｏｆｆ）ループに対し６Ｖのライン安定化予備電圧を供給し；内部リレーを介してＥＰＯメカニズムを提供し；マイクロコントローラを使っていくつかの内部信号をモニタして自体の健全度にアクセスし、シリアル・リンクを介してこの情報を提供する、ように構成される。ＢＰＲサブアセンブリ１１０の高電力レベルは、より小さな電力コンバータ・ステージのモジュール配置を介して実現される。

図７を参照すると、ＢＰＲサブアセンブリ１１０の各々は、文字Ｒ、Ｓ、およびＴで標記された、３つの電気的に同一な電力コンバータ・セクションを含む。これらセクションの各々は、整流部フロントエンド７０２と、一緒にまとめられて出力電力バスを形成するＤＣ／ＤＣコンバータのグループ７０４とを含む。該セクションの各々には、他の２つのセクションに対する依存性はない。すなわち、一つのセクションが故障しても、他の２つのセクションの動作の妨げにはならない。予備ハウスキーピング電源（「予備ハウスキーパ」と標示）７０６は、ＢＰＲサブアセンブリ１１０の入力端に電力が印加されているとき、整流部ＲおよびＤＣ／ＤＣコンバータ・グループＲに対する制御回路に電力を供給する。整流部Ｒが始動されたならば、予備ハウスキーピング電源７０６は、その、整流部Ｒの出力端への入力電圧供給を起動する。次いで、予備ハウスキーピング電源７０６から電力供給を受けているホスト・マイクロコントローラ７０８が、主ハウスキーピング電源（「主ハウスキーパ」と標示）７１０を始動することができる。

主ハウスキーピング電源７１０は、整流部Ｒの出力端からの入力電圧を受電し、ＢＰＲサブアセンブリ１１０の残りの部分に対する制御系に電力供給する。リレーを使い、ＤＣ／ＤＣコンバータ制御回路系に対し必要な動作バイアスを供給することによって、−３５０Ｖ出力の作動が可能にされる。また、該リレーは、ＵＥＰＯループ機能の役割をする。リレーが活性化されていないときは、全てのＤＣ／ＤＣコンバータ制御系は、そのバイアスが機械的に除去される。これは、安全な電力除去が必要な場合に、ＤＣ／ＤＣコンバータの出力が活性になることを防止する。バイアスが活性化され出力が作動可能になると、ＢＰＲサブアセンブリ１１０の「ＢＰＲ正常」信号がオンにされる。

機械的インタロックを有するオン／オフ・スライド・スイッチを備えて、ＢＰＲサブアセンブリを構成し、作動不能状態においてＢＰＲサブアセンブリが必ず停止または解除されるのを確実にすることができる。３つの整流部および３つのＤＣ／ＤＣコンバータ・グループの間の入力および出力コネクタでの電流共有を向上させるために、電力コンバータ・ステージの各々に対する三相入力接続部およびＤＣ出力接続部には、自己専用のピンのセットを備えることができる。ＢＰＲサブアセンブリ１１０は、ホスト・マイクロコントローラおよび６つの補助マイクロコントローラ（各整流部およびＤＣ／ＤＣコンバータ・グループに一つずつ）を含む。

図８を参照すると、各整流部７０２は、単相ＡＣ／ＤＣコンバータを含み、その制御回路がＡＣ入力に対し抵抗エミュレーション（すなわち、正弦波高力率入力電流）を遂行する。整流部のスイッチング電力ステージは、セクションＷ、Ｘ、Ｙ、およびＺとして標示されている４つのインターリーブ・セクションを有する昇降圧コンバータである。該単相整流部の各々はＡＣ入力ラインの第三相に連結され、電力ラインの外乱に対し向上された電磁波耐性を備える。正常な動作の下で、接続Ｃには電流は流れない。必要な場合、接続ＡおよびＢに連結された単相入力ダイオード・ブリッジは、（接続Ｃ上のＳＣＲの対を始動させて）接続Ｃを含む三相ダイオード・ブリッジになる。該３つの整流部セクションは、三相入力ラインに交互に接続され、公称平衡三相デルタ入力を供給し、１つの整流部が、ＡＣ入力のいずれか１つのライン間電圧の間で作動している。３つの整流部の各々は、ライン電圧の異なった対で公称作動するので、各整流部の（−）出力はコモンではない。

ＢＰＲサブアセンブリ１１０への入力電圧は、ＢＰＥ１０２のバックプレーンから供給される。例えば、相ごとに１つのやや長めの入力ピンを実装し、ＢＰＲサブアセンブリ１１０がバックプレーンにプラグインされたとき、該ピンをＡＣ第一ソケットに係合させることができる。この場合、次いで、ＢＰＲサブアセンブリ１１０が完全に装着されたとき、該ピンは、該相の残りのピンと並列化される。典型的なインプリメンテーションにおいて、最初に接触するピン／ソケットは、一切のアーク損傷に対処するように構成される。

整流部の各々の出力端には、安定化出力電圧を生成し、また入力ラインからのガルバニック絶縁性も備えたＤＣ／ＤＣコンバータのグループ（該グループには、例えば４つのＤＣ／ＤＣコンバータを含めることができる）が連結されている。本明細書において、所与のグループ中の４つのＤＣ／ＤＣコンバータはＷ、Ｘ、Ｙ、およびＺと呼称される。ＤＣ／ＤＣコンバータの各出力部はＯリング・ダイオードが含み、該ダイオードは、一つの出力セクションの故障が並列のコンバータを停止させるのを防止する。一つの実施形態において、同一グループ中のＤＣ／ＤＣコンバータは、共通電圧のエラー信号を共用し、該信号は、コンバータの全てが同一の出力電流で作動するよう強制する。

ＡＣの最初の印加時の、ＢＰＲサブアセンブリの各相における最悪ケースの最大突入電流も、入力コンデンサの充電電流に起因する。各種のインプリメンテーションにおいて、該充電電流は、２００μ秒のパルス幅で１００Ａピークを超えることはなく、入力源のインピーダンス如何により決まる。ＢＰＲサブアセンブリがオンされて出力電圧を生成するとき、入力ソフト始動電流は、ＡＣ入力に対しては５０／６０Ｈｚ正弦電流、ＤＣ入力の場合は傾斜電圧となろう。ほとんどの入力異常状態では、電流がＢＰＲ内部の入力保護ヒューズをオープンさせる。ほとんどの出力負荷異常に対しては、（最初のＡＣ印加突入電流の後での）該電流が最大定常状態の値を超えることはないであろう。この状態は、ＢＰＲが出力電流限界で作動しているときにおいてである。最大負荷における−３５０Ｖおよび６Ｖ用の最大入力電流は、通常、４２８ボルトの平衡ＡＣ入力電圧で３８Ａ ＲＭＳ平衡三相以下である。これらの条件下において、各整流部への入力電流は、２２Ａ ＲＭＳ単相よりも小さいはずである。入力電流は、一般にＢＰＲサブアセンブリによって最大５８Ａ ＲＭＳに制限されることになる（整流部ごとに３３．５Ａ ＲＭＳ）。

ＤＣ入力の場合には、最大負荷における−３５０Ｖおよび６Ｖ用の最大入力電流は、４３７ＶＤＣにおいて６６Ａ以下になるはずである。これらの条件下において、３つの整流部の各々への入力電流は、２２Ａよりも小さいはずである。一般に、システム使用条件によって、入力電流が入力最大電流を超えることを防止することになる。少なくとも一つの実施形態において、各整流部は、ＡＣ入力相の各々にある３０Ａ、６００Ｖの高速作動半導体ヒューズによって保護される。

各整流部は、常時活性相の一つが失われた場合、常時不活性相からの処理電力に切り替えるように構成されている。また、いずれかの相の喪失は、その整流部中の位相異常表示を作動することになる。常時不活性相の電圧喪失は、他の活性の相が生きているならば、入力電力処理に影響しない。各整流部は、ライン電圧が定常状態動作要件内にあるという条件で、単相状態の下で始動するように設計されている。一つ以上の実施形態において、ソフトウエアを用いて接続Ｃの作動制御が行われる。ＢＰＲサブアセンブリ１１０は、ＤＣ入力で動作している場合、バッテリ放電状態の間、エラー・フリーで作動するように構成される。

ＢＰＲサブアセンブリ中で放散される熱は、主として水冷の冷却板を通る。一般に、異常なしの状態下で、エアへの熱負荷は２５０Ｗを超えないはずである。ＢＰＲサブアセンブリ群のモジュラー設計によって、一部の電力ステージだけの電力オンで、より少ない負荷に対応させることができる。通常、低電力モードでは、主ハウスキーピング電源７１０はオフに維持され、３つの整流部の２つおよびそれらの関連ＤＣ／ＤＣコンバータの制御用に必要な電力を除去することになる。単一のＤＣ／ＤＣコンバータがオンにされ１．５Ａまでの出力電流で作動されれば、ＢＰＲサブアセンブリ１１０は、通常、水冷却なしに恒久的に動作可能なはずである。

各種の実施形態において、ＢＰＲサブアセンブリ１１０の出力は、高電圧入力および制御系から磁気的に絶縁され、接地線に対しては浮遊している。＋６Ｖ出力は、ＡＣ入力から磁気的に絶縁され、ＳＥＬＶ出力とされる。ＤＣ／ＤＣコンバータの各々は、出力コネクタの手前のその電力経路内にダイオードを有し、内部出力異常が、並列のＮ＋１の残りのアプリケーションに対する共通バスに影響を与えるのを防止している。最高１２までの並列のＢＰＲサブアセンブリ間の出力共有は、インピーダンス整合によって実現することができる。これは、出力電流の増加に応じ下降する傾斜特性を有する出力電圧をもたらす。少なくとも一つの実施形態において、ソフトウエア調整を用いた電圧安定化により、並行して作動するＢＰＲサブアセンブリ群は、作動している全てのレギュレータが約±７．５アンペアの平均電流範囲を共有することが確実になる。

同じグループ内のＤＣ／ＤＣコンバータは、共通の調節電圧基準と、各電力ステージに対する電流モード・ループを用いる電圧エラー信号とを共用する。その結果、同じグループ中のＤＣ／ＤＣコンバータは、通常、該グループの平均電流の約±０．６３アンペア内までの電流を共有する。３つのＤＣ／ＤＣグループの出力電圧の各々は、ソフトウエアを介し個別に調整可能に構成することができる。例えば、ＢＰＲサブアセンブリ１１０は、以下の状態、すなわち、定常状態動作範囲内の静的入力電圧の変化、エラー・フリー電力ラインへの外乱、過渡的負荷変化（段差）、およびコンバータの動作環境内の変動、のどの組合せに対しても、３５０ボルト±１５Ｖの出力電圧を維持するように構成することができる（電圧調節はＢＰＲサブアセンブリ１１０の出力端で測定される）。

「予備能力」は、製品の一部が故障した場合に、部分的機能の提供を継続する該製品の能力をいう。ＢＰＲサブアセンブリ１１０の場合、システム・アプリケーションは、モジュラー電力トレーンを利用して予備能力を遂行する。少なくとも一つの実施形態において、ＢＰＲサブアセンブリ１１０は、一つ以上の整流部フロントエンドまたはＤＣ／ＤＣコンバータに不具合が生じた場合に低減された電力レベルでの作動を可能にする。こういった状態で作動している間、出力アプリケーション電流は低減されることになる（例えば、非作動用のＤＣ／ＤＣコンバータごとに６．３Ａ減）。該開示実施形態においては、一つの故障整流部が、４つのＤＣ／ＤＣコンバータのグループを非作動状態にさせることをよく理解すべきである。一般に、このモードで作動している間、入力電圧に応じたディレーティング電流を低減された容量に印加することができる。

少なくとも一つの実施形態において、入力電圧がＢＰＲサブアセンブリ１１０に印加された後３秒以下以内で、浮遊レベル＋６Ｖ（これはＥＰＯコイル（群）のピック電圧に使われる）が発生するはずである。典型的設計において、該＋６Ｖレベルは、異常なしの状態下で、０〜０．５ＡのＤＣ負荷電流範囲に対し５．９Ｖ〜７．８Ｖの電圧変動を維持することになる。該＋６Ｖ上の基本波電圧リップルは、一般に６０ｍＶピーク・トゥ・ピークを超えないはずである。＋ＢＰＲ ＮＢＬは、ＤＣ／ＤＣ制御回路系に内部バイアスを機械的に印加するリレーに電圧を加える。このバイアス電圧がなければ、３５０Ｖ出力は作動可能にできず、この機能は、ＵＥＰＯ安全要求事項に応じ、ＢＰＲサブアセンブリが出力電圧を機械的に作動解除することを可能にする。ピック電圧を印加されたならば３５０Ｖ出力をオンにすることができる。ピック電圧を除去すると、ＢＰＲ出力電圧は１０ｍ秒内にオフになり、その後減衰し始める。減衰の速度は負荷の如何による。

ＢＰＲサブアセンブリ１１０には、ＢＰＡに挿入されたとき容易に視認可能な「識別確認」と標識された黄色のＬＥＤおよび「ＢＰＲ正常」と標識された緑色のＬＥＤを含めることができる。これらＬＥＤは、ホスト・マイクロコントローラ７０８に管理させることができる。一つ以上実施形態において、ＢＰＲサブアセンブリ１１０は、ＢＰＣマザーボード１１８からの制御およびモニタリングを可能にしホスト・マイクロコントローラ７０８に連結する、全二重ＲＳ−４２２インタフェースを含む。各整流部は、一次制御ボード７１２を含む。該一次制御ボード７１２は、整流部電力トレーンを作動するための（整流部マイクロコントローラを包含する）回路系を含み、ホスト・マイクロコントローラ７０８に報告を行う補助マイクロコントローラを含む。一次制御ボード７１２の各々は、入力電圧メインの異なる電圧を基準に設定されている。

少なくとも一つの実施形態において、整流部マイクロコントローラは、以下の信号接続、すなわち、ＰｒｉｍｅＶｏｌｔｓＡと、ＰｒｉｍｅＶｏｌｔｓＰと、ＡＣＡｍｐｓと、Ｂｕｌｋ Ｖと、ＩＢＢＷ、ＩＢＢＸ、ＩＢＢＹ、およびＩＢＢＺと、ＴＰと、ＴｅｍｐＤｉｏｄｅと、ＴｅｍｐＢ＋Ｂと、Ｂｕｌｋ Ａｄｊと、Ｌｉｎｅ Ｆａｕｌｔと、ＡＭＵＸ０、ＡＭＵＸ１、ＡＭＵＸ２と、Ｔ／ＯｎＷ＃、Ｔ／ＯｎＸ＃、Ｔ／ＯｎＹ＃、Ｔ／ＯｎＺ＃と、ＳＣＲＮｂｌと、Ｃｒｏｗｂａｒと、Ｘｍｉｔと、Ｒｃｖと、ＨＯＶとを含む。

ＰｒｉｍｅＶｏｌｔｓＡは、三相全波ダイオード・ブリッジに連結された三相入力接続の電圧に対応している。ＰｒｉｍｅＶｏｌｔｓＰは、三相全波ダイオード・ブリッジに連結された三相入力のピーク電圧に対応している。ＡＣＡｍｐｓは、整流部中への調整ライン電流である。Ｂｕｌｋ Ｖは、整流部の出力端における調整電圧である。ＩＢＢＷ、ＩＢＢＸ、ＩＢＢＹ、およびＩＢＢＺは、昇降圧インダクタの各々を通る相対電流を示す。ＴＰは、二次制御ボード７１４に電力供給するハウスキーピング電源の調整最高出力電圧である。ＴｅｍｐＤｉｏｄｅは、サーミスタで測定された、入力ダイオード・ブリッジに対する冷却ブロックの温度である。ＴｅｍｐＢ＋Ｂは、サーミスタで測定された、昇降圧スイッチに対する冷却ブロックのより高い温度である。Ｂｕｌｋ Ａｄｊ（これは２ＫＨｚのＰＷＭ信号とすることができる）は、整流部出力電圧の調節点を調整するために使われる。

Ｌｉｎｅ Ｆａｕｌｔは、ライン異常（例えば、全波三相ブリッジへの入力の瞬間的電圧が２１２ボルト±５％を上回る）が発生しているかどうかを表示するために使われ、ＳＣＲ８０２および８０４を始動させるかどうかを判定するために使われる。ＡＭＵＸ０、ＡＭＵＸ１、およびＡＭＵＸ２は、ＡＭＵＸ０を最下位ビットとして用いる、アナログ・マルチプレクサに対する標準的バイナリ・フォームのアドレスを形成する。Ｔ／ＯｎＷ＃、Ｔ／ＯｎＸ＃、Ｔ／ＯｎＹ＃、およびＴ／ＯｎＺ＃は、入力整流部の関連位相がオンされているかどうかを表示する。ＳＣＲＮｂｌは、入力ダイオード・ブリッジ上のＳＣＲが活性化されているかどうかを制御する。高のとき、Ｃｒｏｗｂａｒは、入力電流保護によって整流部入力から電力が除去されるまで、整流部中の昇圧スイッチをオンにすべきことを示す。ＸｍｉｔおよびＲｃｖは、ホスト・マイクロコントローラ７０８への全二重ＵＡＲＴ接続を形成するために使われる。ＨＯＶは、出力大容量電圧上にハードウエア過電圧が検出されたかどうかを示す。

該開示の実施形態において、ＤＣ／ＤＣコンバータ・グループ７０４の各々は、コンバータ７０４のＤＣ／ＤＣ電力トレーンを作動するための（例えば、ＤＣ／ＤＣグループのマイクロコントローラなどの）回路系を包含する、二次制御カード７１４を含む。カード７１４は、ホスト・マイクロコントローラ７０４に報告をする１つの補助マイクロコントローラを含む。二次制御ボード７１４は、ＤＣ／ＤＣコンバータ出力電力バスの共通正圧レールを基準に設定される。少なくとも一つの実施形態において、ＤＣ／ＤＣグループのマイクロコントローラは、以下の信号接続、すなわち、ＴｅｍｐＤＣＷ、ＴｅｍｐＤＣＸ、ＴｅｍｐＤＣＹ、およびＴｅｍｐＤＣＺと、Ｔ／ＯｎＷ、Ｔ／ＯｎＸ、Ｔ／ＯｎＹ、およびＴ／ＯｎＺと、ＶｏＡｄｊと、ＩｓｎｓＡｄｊと、ＩｌｉｍＡｄｊと、ＴｅｍｐＤＣＡと、ＩＳＷ、ＩＳＸ、ＩＳＹ、およびＩＳＺと、ＨＯＶと、ＡＭＵＸ０、ＡＭＵＸ１、およびＡＭＵＸ２と、Ｘｍｉｔと、Ｒｃｖとを含む。

ＴｅｍｐＤＣＷ、ＴｅｍｐＤＣＸ、ＴｅｍｐＤＣＹ、およびＴｅｍｐＤＣＺは、それぞれのＤＣ／ＤＣコンバータの出力ダイオード・ブリッジに対する冷却ブロックの、サーミスタで測定された温度に対応している。Ｔ／ＯｎＷ、Ｔ／ＯｎＸ、Ｔ／ＯｎＹ、およびＴ／ＯｎＺは、全ＤＣ／ＤＣコンバータをオンするかどうかを規定するマスタ・ターン・オン・ビットによって制御される。ＶｏＡｄｊ（これは５７ＫＨｚのＰＷＭ信号とすることができる）は、全ＤＣ／ＤＣコンバータの調節点を調整するために使われる。ＩｓｎｓＡｄｊ（これは５７ＫＨｚのＰＷＭ信号とすることができる）は、Ｉｏｕｔ信号のオフセットをゼロにするため使われる。ＩｌｉｍＡｄｊ（これは５７ＫＨｚのＰＷＭ信号とすることができる）は、全ＤＣ／ＤＣコンバータの電流制限点を調整するために使われる。

ＴｅｍｐＤＣＡは、ＡＶＣＣから電力供給される温度センサへの接続を介して、二次制御カード７１４の局所エア温度を測定する。ＩＳＷ、ＩＳＸ、ＩＳＹ、およびＩＳＺは、値がそれぞれのＤＣ／ＤＣコンバータの平均一次電流に比例する信号である。ＨＯＶは、出力バスにハードウエア（すなわち、固定的な）過電圧が検出されているかどうかを表示する。ＡＭＵＸ０、ＡＭＵＸ１、およびＡＭＵＸ２は、ＡＭＵＸ０をＬＳＢとして使った、アナログ・マルチプレクサに対する標準的バイナリフォームのアドレスを形成する。ＸｍｉｔおよびＲｃｖは、ホスト・マイクロコントローラ７０８への全二重ＵＡＲＴ接続を形成する。ホスト・マイクロコントローラ７０８は、６つの補助マイクロコントローラ（すなわち、整流部のマイクロコントローラおよびＤＣ／ＤＣグループのマイクロコントローラ）からの情報を収合しこれに従って処理をする。

以上、高パフォーマンス・コンピューティング（ＨＰＣ：ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ｃｏｍｐｕｔｉｎｇ）クラスタまたはクラスタ群に対する、電力変換、制御および配送システムのインプリメンテーションを容易に進める数々の技法を本明細書に開示してきた。

図中のフローチャートおよびブロック図は、本発明の各種実施形態による、システム、方法、およびコンピュータ・プログラム製品の可能なインプリメンテーションのアーキテクチャ、機能性、およびオペレーションを示す。これに関し、フローチャートまたはブロック図中の各ブロックは、規定された論理機能（群）を遂行するための一つ以上の実行可能命令を含む、コードのモジュール、セグメント、または部分を表し得る。また、いくつかの代替のインプリメンテーションにおいては、ブロック中で言及された機能が図に記載された順序と違って行われ得ることに留意すべきである。例えば、連続して示された２つのブロックが、実際は、実質的に同時に実行されたり、または、これらブロック群が、関与する機能如何によってはときとして逆の順序で実行されたりすることがある。また、ブロック図またはフローチャート説明図あるいはその両方の各ブロック、および、ブロック図またはフローチャート説明図あるいはその両方の中のブロックの組み合わせは、指定された機能または処理を遂行する特殊用途ハードウエア・ベースのシステム、あるいは、特殊用途ハードウエアとコンピュータ命令との組み合わせによって実行できることにも留意すべきである。

本明細書で使われた用語は、特定の実施形態を説明するためだけのものであり、本発明を限定することは意図されていない。本明細書で用いられた、単数形の「ある（ａ、ａｎ）および「前記、該（ｔｈｅ）」は、文脈上明らかに他の意味を示している場合を除き、複数形も同様に包含することが意図されている。さらに当然のことながら、用語「含む（ｃｏｍｐｒｉｓｅ）」または「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」あるいはその両方、（並びに、包含する（ｉｎｃｌｕｄｅ）、包含している（ｉｎｃｌｕｄｉｎｇ）、有する（ｈａｓ）、有している（ｈａｖｉｎｇ）など類似の用語）は、本明細書で使用された場合オープン・エンドであり、言及された特質、整数、ステップ、オペレーション、エレメント、またはコンポーネントあるいはその組合せを規定しているが、一つ以上の他の特質、整数、ステップ、オペレーション、エレメント、コンポーネント、またはこれらのグループ、あるいはその組合せの存在または追加を除外するものではない。

添付の請求項中の全ての手段またはステップさらに機能エレメントの対応する構造、材料、処理、および同等のものがある場合、これらは、具体的に請求された他の請求エレメントと組み合わせて、該機能を遂行するための一切の構造、材料、または処理を包含するものと意図されている。本発明の記述は、例示および説明の目的で提示されたものであって、網羅的であることおよび本発明を開示した形態に限定することは意図されていない。当業者には、本発明の範囲および精神から逸脱することのない、多くの変更および変形が明らかであろう。該実施形態は、本発明の原理および実用的応用を最善に説明し、他の当業者が、意図する特定の用途に適したさまざまな変更を含むさまざまな実施形態について、本発明を理解できるように選択され記載された。

好適な実施形態を参照しながら、本出願の発明を詳細に説明してきたが、添付の請求項に明確にされた本発明の範囲を逸脱することなく変更および変形が可能なのは自明であろう。

Claims (18)

1. 電力変換、制御および配送システムであって、
   ＡＣ入力電力およびＤＣ入力電力双方から安定化ＤＣ大容量電力を供給するように各々が構成された、複数の大容量電力レギュレータ（ＢＰＲ）サブアセンブリと、
   前記安定化ＤＣ大容量電力を配送するように構成された大容量電力配送（ＢＰＤ）サブアセンブリと、
   前記複数のＢＰＲサブアセンブリおよび前記ＢＰＤサブアセンブリに連結された大容量電力コントローラ／ハブ（ＢＰＣＨ）サブアセンブリと、
   を含み、
   前記ＢＰＣＨサブアセンブリは、前記ＢＰＲサブアセンブリおよび前記ＢＰＤサブアセンブリをモニタし、制御するように構成される、
   前記電力変換、制御および配送システム。
2. 前記ＢＰＲサブアセンブリおよび前記ＢＰＤサブアセンブリによって放散されたエアから熱負荷を除去するように構成された複数の大容量電力ファン（ＢＰＦ）サブアセンブリ、
   をさらに含む、請求項１に記載の電力変換、制御および配送システム。
3. 前記ＢＰＣＨサブアセンブリを前記ＢＰＲサブアセンブリおよび前記ＢＰＤサブアセンブリに連結するように構成されたバックプレーンを包含する大容量電力エンクロージャ（ＢＰＥ）、
   をさらに含む、請求項１または請求項２に記載の電力変換、制御および配送システム。
4. 前記ＢＰＲサブアセンブリの各々は、複数の電気的に同一な電力コンバータ・セクションを含む、先行するいずれかの請求項に記載の電力変換、制御および配送システム。
5. 前記複数の電気的に同一な電力コンバータ・セクションの各々は、整流部フロントエンドとＤＣ／ＤＣコンバータのグループとを含む、請求項４に記載の電力変換、制御および配送システム。
6. 前記ＤＣ／ＤＣコンバータのグループのそれぞれの出力は、電気的に結合されて出力電力バスを形成する、請求項５に記載の電力変換、制御および配送システム。
7. 前記ＢＰＲサブアセンブリの各々は、前記ＤＣ／ＤＣコンバータのグループを作動解除するように制御されるリレーを含む、請求項５に記載の電力変換、制御および配送システム。
8. 前記整流部フロントエンドは、ＡＣ電力入力に対し抵抗エミュレーションを遂行する単相ＡＣ／ＤＣコンバータを含む、請求項５に記載の電力変換、制御および配送システム。
9. 前記ＤＣ／ＤＣコンバータのグループは、４つのインターリーブ・セクションを有する昇降圧コンバータとして機能する、請求項５に記載の電力変換、制御および配送システム。
10. 前記ＤＣ／ＤＣコンバータのグループは、入力電力ラインからのガルバニック絶縁性を備えるように構成された４つのＤＣ／ＤＣコンバータを含む、請求項５に記載の電力変換、制御および配送システム。
11. 前記４つのＤＣ／ＤＣコンバータの各出力部は、前記４つのＤＣ／ＤＣコンバータの一つ以上での故障が前記４つのＤＣ／ＤＣコンバータの残存コンバータを作動不能にするのを防止するＯリング・ダイオードを含む、請求項１０に記載の電力変換、制御および配送システム。
12. 前記ＢＰＣＨサブアセンブリは、前記ＤＣ大容量電力を配送電するよう機能する複数の静的回路ブレーカを包含する大容量電力制御（ＢＰＣ）マザーボードと、安全超低電圧（ＳＥＬＶ）ブロックに分離配置され、イーサネット通信機能を備えるように構成されている大容量電力ハブ（ＢＰＨ）ドーターカードとを含む、先行するいずれかの請求項に記載の電力変換、制御および配送システム。
13. 先行するいずれかの請求項に記載の電力変換、制御および配送システムを含む高パフォーマンス・コンピューティング・クラスタであって、
    前記ＢＰＤサブアセンブリに連結され、前記安定化ＤＣ大容量電力に由来する動作電力を受電するように構成されている一つ以上のプロセシング・ノードをさらに含む、前記コンピューティング・クラスタ。
14. 高パフォーマンスコンピューティング・クラスタに動作電力を供給する方法であって、
    複数の大容量電力レギュレータ（ＢＰＲ）サブアセンブリを使って、ＡＣ入力電力かまたはＤＣ入力電力から、安定化ＤＣ大容量電力を生成するステップと、
    大容量電力配送（ＢＰＤ）サブアセンブリを使って、前記安定化ＤＣ大容量電力を高パフォーマンス・コンピューティング・クラスタの一つ以上のプロセシング・ノードに配送するステップと、
    大容量電力コントローラ／ハブ（ＢＰＣＨ）サブアセンブリを使って、前記ＢＰＤサブアセンブリおよび前記複数のＢＰＲサブアセンブリをモニタし、制御するステップと、
    大容量電力エンクロージャ（ＢＰＥ）のバックプレーンを使って、前記ＢＰＣＨサブアセンブリを前記複数のＢＰＲサブアセンブリおよび前記ＢＰＤサブアセンブリに連結するステップであって、前記一つ以上のプロセシング・ノードは前記安定化ＤＣ大容量電力に由来する動作電力を受電するように構成されている、前記連結するステップと、
    を含む前記方法。
15. 前記ＢＰＲサブアセンブリの各々は、複数の電気的に同一な電力コンバータ・セクションを含み、前記複数の電気的に同一な電力コンバータ・セクションの各々は整流部フロントラインとＤＣ／ＤＣコンバータのグループとを含む、請求項１４に記載の方法。
16. 前記ＤＣ／ＤＣコンバータのグループのそれぞれの出力は電気的に結合され出力電力バスを形成し、前記ＢＰＲサブアセンブリの各々は、前記ＤＣ／ＤＣコンバータのグループを作動解除するように制御されるリレーを含む、請求項１５に記載の方法。
17. 前記ＤＣ／ＤＣコンバータのグループは４つのインターリーブ・セクションを有する昇降圧コンバータとして機能する、請求項１６に記載の方法。
18. 前記ＤＣ／ＤＣコンバータのグループは、入力電力ラインからのガルバニック絶縁性を備えるように構成された４つのＤＣ／ＤＣコンバータを含み、前記４つのＤＣ／ＤＣコンバータの各出力部は、前記４つのＤＣ／ＤＣコンバータの一つ以上の故障が前記４つのＤＣ／ＤＣコンバータの残存コンバータを作動不能にするのを防止するＯリング・ダイオードを含む、請求項１７に記載の方法。

Images