JP2012516550A - 部材の配置方法 - Google Patents

部材の配置方法 Download PDF

Info

Publication number
JP2012516550A
JP2012516550A JP2011521030A JP2011521030A JP2012516550A JP 2012516550 A JP2012516550 A JP 2012516550A JP 2011521030 A JP2011521030 A JP 2011521030A JP 2011521030 A JP2011521030 A JP 2011521030A JP 2012516550 A JP2012516550 A JP 2012516550A
Authority
JP
Japan
Prior art keywords
liquid
region
substrate
water
hydrophilic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011521030A
Other languages
English (en)
Other versions
JP5000015B2 (ja
Inventor
秀和 荒瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2011521030A priority Critical patent/JP5000015B2/ja
Publication of JP2012516550A publication Critical patent/JP2012516550A/ja
Application granted granted Critical
Publication of JP5000015B2 publication Critical patent/JP5000015B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Liquid Crystal (AREA)
  • Die Bonding (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

部材の配置方法は、基板と第１の液体を準備する工程と、部材及び第２の液体を含有する部材含有液を準備する工程と、親水性領域に第１の液体を配置する工程と、前記親水性領域に配置された前記第１の液体に前記部材含有液を接触させる工程と、前記第１の液体および前記第２の液体を除去することによって、前記部材を前記親水性領域に配置する工程と、を具備する。前記親水性領域は、部材配置領域と、前記部材配置領域の周辺に形成された液体捕捉領域とから構成されている。前記液体捕捉領域は、以下の化学式Ｉで表される表面を具備する。

Description

本発明は、部材を配置する方法に関する。
アクティブ型液晶表示素子および有機エレクトロルミネッセンス表示素子はガラス基板上に形成されている。基板上にマトリックス状に配置された画素は、当該画素の近傍に配置された薄膜トランジスタによって制御される。現在の技術を用いても、結晶半導体から構成される薄膜トランジスタはガラス基板上に形成され得ない。そのため、アモルファスシリコンまたはポリシリコン薄膜を用いる薄膜トランジスタが画素の制御に用いられている。薄膜トランジスタは大面積の基板上に安価に作製され得る。しかし、薄膜トランジスタは、結晶性シリコンよりも低い移動度のために高速で動作することが阻害されるという欠点を有する。この欠点を克服するため、あらかじめシリコンウェハ上に多数のトランジスタが作製された後、ウェハから切り出されて、そして基板上に配置される。
特許文献１は、図６Ａに示すように、複数の親水性領域１０１と、各親水性領域１０１を囲む撥水性領域１０２とを具備した基板１００を準備することを開示している。次に、図６Ｂに示すように、基板に配置される部材４００が水に実質的に溶解しない溶媒３００に分散され、部材含有液６００を準備する。部材４００の一つの面は親水性であって基板１００と接合し、この面以外の部材４００の面は撥水性である。
次に、図６Ｃに示すように、第１のスキージ５１０を用いて複数の親水性領域１０１に水２００が配置される。その後、図６Ｄに示すように、第２のスキージ５２０を用いて、部材含有液６００が塗布され、部材含有液６００を親水性領域１０１に配置された水２０１と接触させる。この過程において、部材４００は親水性領域１０１に配置された水２０１の中に移動する。その後、水２０１および部材含有液６００に含まれる溶媒が除去され、親水性領域１０１に部材４００を固定する。
米国特許第７，７３０，６１０号公報（特許第４１４９５０７号公報に対応）
特許文献１に記載の方法は、部材４００を基板１００に配置する優れた方法である。しかし、この方法では、親水性領域１０１を形成する工程において、親水性領域１０１にわずかなフォトレジストが残存し得る。大気中に存在する疎水性物質が親水性領域１０１に付着し得る。これらの理由のため、親水性領域１０１に配置される水２０１の量が少なくなり得る。
その結果、部材含有液６００が水２０１と接触する前に急速に蒸発する。このことは、部材４００を配置する効率を著しく低下させる。親水性領域１０１に配置される水２０１の量を増大させるために親水性領域１０１の面積を大きくすると、１つの親水性領域１０１に複数の部材４００が配置され得る。または、部材４００が平面視において傾いた状態（「歪んだ状態」）で配置され得る。
本発明の目的は、部材が基板上に配置される際に、部材を所定の位置に正確に配置する方法を提供することにある。
本発明は、部材を基板上に配置する方法であって、以下の工程を具備する：
前記基板および第１の液体を準備する工程、
ここで、前記基板は、撥水性領域および親水性領域を具備しており、
前記撥水性領域は、フッ素化合物により被覆された表面を具備しており、
前記撥水性領域は、前記親水性領域を囲んでおり、
前記第１の液体は親水性であり、
前記部材および第２の液体を含有する部材含有液を準備する工程、
ここで、第２の液体は、第１の液体に溶解せず、
前記部材は親水性の表面を具備しており、
前記親水性領域に前記第１の液体を配置する工程、
前記親水性領域に配置された前記第１の液体に前記部材含有液を接触させる工程、
前記基板から、前記第１の液体および第２の液体を除去することによって、前記部材を前記親水性領域に配置する工程、
ここで、前記親水性領域は、部材配置領域および液体捕捉領域から構成されており、
前記部材配置領域には、前記部材が配置され、
前記液体捕捉領域は、前記部材配置領域の周辺に形成されており、
前記液体捕捉領域は、下記化学式Ｉで表される表面を具備する。
Figure 2012516550
本明細書における用語「配置」は「実装」を含む。本明細書における「部材」の例は、電子部品である。
本発明の方法は、化学式Ｉで表される表面を有する液体捕捉領域のため、部材を配置する精度を損なわず、かつ、部材を配置する効率を格段に向上させ得る。
図１Ａ〜１Ｄは、本発明の配置方法における親水性領域および撥水性領域を示す斜視図である。 図２Ａ〜２Ｅは、本発明の配置方法における親水性領域および撥水性領域を示す上面図である。 図３は、本発明の配置方法における部材含有液を模式的に示す断面図である。 図４Ａ〜４Ｄは、本発明の配置方法を示す斜視図である。 図５Ａ〜５Ｅは、本発明の配置方法における基板作製法の例を示す断面図である。 図６Ａ〜６Ｄは、特許文献１に開示された部材の配置方法を示す。
本発明の実施の形態が、以下、図面を参照しながら説明される。図面においては、本明細書の理解を促進するため、ハッチングが省略され得る。
図１Ａ〜図１Ｄは、撥水性領域１２０および複数の親水性領域１１０の例を示す斜視図である。図２Ａ〜図２Ｅは、親水性領域１１０および撥水性領域１２０の他の例を示す上面図である。
以下の説明では、第１の液体は水である。まず、図１Ａ〜図１Ｄまたは図２Ａ〜図２Ｅに示す基板１００を用意する。当該基板１００は、親水性領域１１０および撥水性領域１２０を具備する。撥水性領域１２０は、親水性領域１１０を囲んでいる。各親水性領域１１０は、部材配置領域１１１および液体捕捉領域１１２を具備する。液体捕捉領域１１２は、部材配置領域１１１の周辺に形成されている。
部材配置領域１１１および液体捕捉領域１１２の水に対するぬれ性は、撥水性領域１２０の水に対するぬれ性よりも高い。具体的には、部材配置領域１１１および液体捕捉領域１１２は親水性である。撥水性領域１２０は撥水性である。
液体捕捉領域１１２は、化学式Ｉで表される表面を具備する。
Figure 2012516550
図３は、容器７００に入れられた部材含有液６００を模式的に示す。部材含有液６００は、第２の液体３００および第２の液体３００中に分散させた部材４００を含有する。第２の液体３００には、水が実質的に溶解しない。第２の液体３００の例は、ヘキサンのような炭化水素である。第２の液体３００の他の具体例は後述される。本明細書における用語「分散」とは、部材４００が第２の液体３００中で凝集していない状態を意味する。部材含有液６００は攪拌され得、部材４００を分散する。
図４Ａは、部材配置領域１１１と、液体捕捉領域１１２と、撥水性領域１２０とを具備する表面を有する基板１００の斜視図である。
図４Ｂは、部材を配置する装置およびその動作を模式的に示す。図４Ｂに示すように、本発明の配置装置は、第１のスキージ５１０および第２のスキー５２０を具備する。第１のスキージ５１０は、水に基板１００を曝すために用いられる。第２のスキージは、部材含有液６００に基板１００を曝すために用いられる。第１のスキージ５１０と第２のスキージ５２０との間では、一定の間隔が維持されている。当該一定の間隔が維持されたまま、第１のスキージ５１０および第２のスキージ５２０が移動する。
本実施の形態では、まず、第１のスキージ５１０を用いて基板１００に水が供給される。部材配置領域１１１および液体捕捉領域１１２は親水性であり、かつ撥水性領域１２０によって囲まれている。そのため、部材配置領域１１１および液体捕捉領域１１２上のいずれにも水が配置される。撥水性領域１２０には水は配置されない。
部材配置領域１１１に配置された水２１１および液体捕捉領域１１２に配置された水２１２は、部材配置領域１１１および液体捕捉領域１１２からはみ出しにくい。図４Ｂにおける矢印は、第１のスキージ５１０および第２のスキージ５２０の走査方向を指し示す。本実施の形態では、図４Ｂに示すように、第１のスキージ５１０を用いて部材配置領域１１１および液体捕捉領域１１２に水を配置させている。これに代えて、水に基板１００を浸漬して引き上げてもよい。
部材配置領域１１１および液体捕捉領域１１２に水をより安定に配置するためには、親水性領域１１０と、撥水性領域１２０との間で、水に対するぬれ性の差が大きいことが好ましい。
次に、図４Ｃに示すように、第２のスキージ５２０が基板１００の一端側から他端側に、すなわち、図４Ｃの奥から手前に移動し、基板１００に部材含有液６００を供給する。これにより、部材含有液６００は水２１１および水２１２に接触する。
水は第２の液体３００に実質的に溶解しないので、部材配置領域１１１上に存在する水２１１は安定に留まる。液体捕捉領域１１２上に存在する水２１２もまた、安定にとどまる。この過程では、部材４００に働く界面張力により、部材４００は、水２１１と、水２１２の内部に移動する。あるいは、第２の液体３００と水２１１とによって形成される界面または第２の液体３００と水２１２とによって形成される界面に部材４００は移動する。
次に、基板１００の表面から、水２１１、水２１２および第２の液体３００が除去される。この過程において、部材４００は、図４Ｄに示すように、部材配置領域１１１に配置される。
上記の説明においては、第１スキージ５１０および第２スキージ５２０が移動し、基板１００は移動しない。これに代えて、第１スキージ５１０および第２スキージ５２０が移動せず、基板１００が移動し得る。または、第１スキージ５１０および第２スキージも基板１００も移動し得る。本明細書では、これらをまとめて「相対的移動」と言う。すなわち、「スキージが基板上を相対的に移動する」という句は、（ａ）第１スキージ５１０および第２スキージが移動するが基板は移動しない、（ｂ）第１スキージ５１０および第２スキージは移動しないが基板が移動する、ならびに（ｃ）第１スキージ５１０および第２スキージおよび基板の全てが移動する、これら（ａ）〜（ｃ）の３態様を含む。
以上のように、部材配置領域１１１、化学式Ｉで表される表面を有する液体捕捉領域１１２、および撥水性領域１２０が基板１００の表面に形成されるため、水２１１および水２１２は、それぞれ部材配置領域１１１および液体捕捉領域１１２に正確に配置される。その結果、部材４００が、効率よく正確に基板１００上に配置される。すなわち、１つの部材４００が１つの部材配置領域１１１に配置される。
以下、液体捕捉領域１１２および部材配置領域１１１をさらに詳細に説明する。
本発明の配置方法は、親水性領域１１０が部材配置領域１１１および液体捕捉領域１１２を具備することによって特徴付けられる。図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｅに示すように、１つの親水性領域１１０は、１または２以上の液体捕捉領域１１２を具備し得る。
液体捕捉領域１１２の形状は、矩形、三角形、台形、円形、楕円形、または多角形であり得る。図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｅは、液体捕捉領域１１２の形状を例示する。これらの図面に表された複数の形状を組み合わせてもよい。１つの親水性領域１１０が２以上の液体捕捉領域１１２を具備する場合、各液体捕捉領域１１２は異なる形状を有し得る。図１Ａ、図１Ｄ、図２Ｄ、および図２Ｅに示すように、液体捕捉領域１１２は、部材配置領域１１１を完全に囲む。図１Ｂ、図１Ｃ、図２Ａ、図２Ｂ、および図２Ｃに示すように、液体捕捉領域１１２は、部材配置領域１１１の一部の周辺に形成される。
１つの部材配置領域１１１の面積がＳ２、当該１つの部材配置領域１１１の周辺に形成される１または２以上の液体捕捉領域１１２の面積の合計がＳ３と定義される場合、Ｓ３／Ｓ２の値は０．８以上３．５以下であることが好ましい。
本実施形態では、液体捕捉領域１１２は、化学式Ｉで表される表面を具備する。以下、化学式Ｉで表される表面を説明する。
本実施形態では、１−クロロエチル−トリクロロシランのようなトリクロロシラン、または１−クロロエチル−トリメトキシシランあるいは１−クロロエチル−トリエトキシシランのようなトリアルコキシシランが基板１００の表面に供給され、化学式Ｉで表される表面が形成される。基板１００の表面は、水酸基を有することが好ましい。空気酸化により表面に容易に水酸基が形成されるため、基板１００はシリコンからなることが好ましい。
次に、部材配置領域１１１を説明する。
部材配置領域１１１の形状は、当該部材配置領域１１１に配置される部材４００の形状に応じて決定される。部材配置領域１１１の形状は、例えば、三角形、四角形、および六角形のような多角形、円形、または楕円形である。部材配置領域１１１は、配置する部材４００の所定の面（基板に配置された状態で基板と対向する面）の形状と同一の形状を有していることが好ましい。句「同一の形状を有する」とは、部材配置領域１１１の形状と、配置する部材４００の所定の面（基板に配置された状態で基板と対向する面）が数学的概念における合同または相似関係にあることを意味する。
配置される部材４００の所定の面の面積、すなわち、基板に配置された状態において基板と対向する部材４００の面の面積がＳ１と定義される。Ｓ２／Ｓ１の値は、０．６４以上１．４４以下の値を有することが好ましい。Ｓ２／Ｓ１の値が、０．６４よりも小さい場合、親水性領域１１０が著しく少ない水を有するため、部材４００が配置される確率が小さくなり得る。Ｓ２／Ｓ１の値が１．４４よりも大きい場合、親水性領域１１０が著しく多くの水を有する。そのため、１つの部材配置領域１１１に複数の部材４００が配置され得る。
部材配置領域１１１、液体捕捉領域１１２、および撥水性領域１２０は、フォトリソグラフィー法により、親水性の基板に撥水膜を選択的に形成することによって作製され得る。
基板１００を作製する方法の一例を、図面を参照しながら説明する。
図５Ａ〜図５Ｅは、基板を作製する方法の例を示す。まず、図５Ａに示すように、親水性の基板１００を用意し、金属膜８０２のような保護膜が形成されて部材配置領域１１１となる部分を覆う。ポジレジスト膜８０１のような保護膜が形成されて液体捕捉領域１１２となる部分を覆う。
次に、図５Ｂに示すように、撥水膜８０３が形成されて基板１００を覆う。その後、図５Ｃに示すように、アセトンまたはジメチルスルホキシドを用いてポジレジスト膜８０１が除去される。この過程で、基板表面が露出した領域８０４が形成される。
次に、図５Ｄに示すように、１−クロロエチル−トリクロロシランのようなトリクロロシラン、または１−クロロエチル−トリメトキシシラン、１−クロロエチル−トリエトキシシランのようなトリアルコキシシランが、領域８０４に供給される。この過程で、液体捕捉領域１１２が形成される。
液体捕捉領域１１２を形成する方法を詳細に説明する。２〜３ｖｏｌ％の濃度の１−クロロエチル−トリクロロシランのようなトリクロロシラン、または１−クロロエチル−トリメトキシシランあるいは１−クロロエチル−トリエトキシシランのようなトリアルコキシシランを含有するクロロホルム、アルカン、アルコール、またはシリコーンオイルに、基板１００が浸漬される。
浸漬後に基板１００を溶媒で洗浄し、化学式Ｉで表される表面を具備する液体捕捉領域１１２が形成される。当該基板１００は、活性水素を表面に有することが好ましい。当該基板の材料の例は、シリコン、酸化シリコン、窒化シリコン、ステンレス、銅、ニッケル、および表面を活性化した樹脂である。活性水素の代表例は、水酸基（−ＯＨ）に含有される水素である。
最後に、図５Ｅに示すように、金属膜８０２が除去されて、部材配置領域１１１と、液体捕捉領域１１２と、撥水性領域１２０とが形成される。
次に、撥水性領域１２０を説明する。
固体表面の水に対するぬれ性は、固体の表面エネルギーだけでなく、水の表面張力も関係する。撥水性である固体の表面エネルギーの値は特に限定されないが、５ｍＪ／ｍ2以上４０ｍＪ／ｍ2未満であることが好ましい。より好ましくは、５ｍＪ／ｍ2以上２５ｍＪ／ｍ2以下である。
部材配置領域１１１および液体捕捉領域１１２よりも低いぬれ性を有する有機膜を基板上に形成して、撥水性領域１２０を形成し得る。「ぬれ性」とは、水に対するぬれ性である。当該有機膜の例は、フルオロアルキル鎖を有する高分子膜、フルオロアルキル鎖を有するシランカップリング剤またはチオール分子によって形成される膜、およびゾル−ゲル法で形成されたフルオロアルキル鎖を含む有機・無機ハイブリッド膜である。
フルオロアルキル鎖を有する高分子膜の例は、ポリテトラフルオロエチレン、ポリジフルオロエチレンおよびそれらの誘導体である。
シランカップリング剤を用いて撥水膜を形成する方法は以下の通りである。２〜３ｖｏｌ％の濃度のフルオロアルキル鎖を有するシランカップリング剤を含有するクロロホルム、アルカン、アルコール、またはシリコーンオイルに、基板が浸漬される。次いで、基板が溶媒で洗浄され、単分子膜を形成する。フルオロアルキル基を有するシランカップリング剤は、一般式ＣＦ3（ＣＦ2）n（ＣＨ2）mＳｉＸ3により表される。ここで、ｎは１０以下の自然数、ｍは１０以下の自然数、Ｘはハロゲン（好ましくはＣｌ）またはアルコキシ基である。シランカップリング剤の例は、ＣＦ3（ＣＦ2）7Ｃ2Ｈ4ＳｉＣｌ3およびＣＦ3Ｃ2Ｈ4ＳｉＣｌ3である。当該基板は、活性水素を表面に有することが好ましい。当該基板の材料の例は、シリコン、酸化シリコン、窒化シリコン、ステンレス、銅、ニッケル、および表面を活性化した樹脂である。
撥水膜のみが選択的に付着するような表面が、撥水性領域１２０となる部分に形成され得る。例えば、撥水性領域１２０となる部分のみに金（Ａｕ）が形成された基板を準備し、次いでチオールを含有する有機溶液にその基板が浸漬される。これによって、金が形成された部分のみが撥水性領域１２０に変化する。具体的には、２〜３ｖｏｌ％の濃度のフルオロアルキル鎖を有するチオール分子を含有するエタノールまたはプロパノール溶液に基板が浸漬される。その後、アルコールを用いて基板が洗浄される。金に代え、銀または銅も用いられ得る。
ゾル−ゲル法によって撥水膜を形成する方法は以下の通りである。酸化シリコンの前駆体であるテトラエトキシシラン、フルオロアルキル鎖を有するアルコキシシラン、酸触媒、および水が溶解したアルコール溶液が、スピンコート法またはディッピング法で基板に塗布される。次いで、１００℃以上で基板が加熱される。この撥水膜は、ほとんどの基板に形成され得る。
インクジェット法、スクリーンプリント法、凸版印刷法、凹版印刷法、またはマイクロコンタクトプリント法によっても、撥水性領域１２０が形成され得る。
最後に、水２１１、水２１２および第２の液体３００が基板１００から除去される。水２１１、水２１２および第２の液体３００が除去される順序に拘わらず、部材４００は所定の位置に配置される。
水２１１、水２１２および第２の液体３００は、公知の方法により除去される。公知の乾燥方法が用いられ得る。例えば、自然乾燥、真空デシケータによる乾燥、空気またはガスを吹き付けての乾燥、加熱および／または減圧による乾燥が用いられ得る。乾燥の前に基板１００は洗浄され得る。
第１の液体２００および第２の液体３００は、第１の液体２００と第２の液体３００との間の界面に働く界面張力、および、部材４００の表面に対する第１の液体２００と第２の液体３００に対するそれぞれのぬれ性を考慮して、適切に選択され得る。
第１の液体２００は第２の液体３００に実質的に溶解しないことを必要とする。第１の液体２００が第２の液体３００に実質的に溶解しないので、第１の液体２００に第２の液体３００が接触したときに、第１の液体２００は部材配置領域１１１に安定にとどまる。そして、界面張力により部材４００は第１の液体２００の中に移動する。句「実質的に溶解しない」とは、第２の液体１００ｍｌ中に溶解する第１の液体の重量によって定義される溶解度が１０ｇ以下、より好ましくは１ｇ以下であることを意味する。
第１の液体２００および第２の液体３００の組み合わせは、例えば、第１の液体２００として極性が大きい液体、および第２の液体３００として第１の液体２００よりも極性の小さい液体の組み合わせである。すなわち、第１の液体２００は親水性であり、かつ第２の液体３００は疎水性である。
第１の液体２００の例は、水である。水に代え、メタノール、エタノール、エチレングリコールおよびグリセリンのようなアルコール、水とアルコールとの混合液が用いられ得る。水は、大きい表面張力を有しており、従って部材４００を部材配置領域１１１に強固に保持することができるため、より好ましい。
第２の液体３００の例は、
ヘキサン、ヘプタン、オクタン、ノナン、デカン、ウンデカン、ドデカン、トリデカン、テトラデカン、ペンタデカン、ヘキサデカンのようなアルカン、
トルエン、ベンゼン、キシレンのような芳香族炭化水素類、
クロロメタン、ジクロロメタン、クロロホルム、四塩化炭素、モノクロロブタン、ジクロロブタン、モノクロロペンタンおよびジクロロペンタンのような塩素系溶媒、
ジエチルエーテル、石油エーテルのようなエーテル、
酢酸エチル、酢酸ブチルのようなエステル類、
シリコーンオイル、
パーフルオロオクタン、
パーフルオロノナン、または、
これらの混合液
である。
第２の液体３００は、塩素系溶媒であることが望ましい。
基板１００の材質は限定されない。無機材料、高分子樹脂材料、または、無機材料と高分子樹脂材料との複合材料から形成される基板が用いられ得る。無機材料として、アルミナのようなセラミックス、シリコンおよびガラスが挙げられる。高分子樹脂材料として、ポリイミド樹脂、ポリアミド樹脂、エポキシ樹脂、およびポリカーボネート樹脂が挙げられる。無機材料と高分子樹脂材料との複合材料は、例えば、ガラス、セラミックスまたは金属からなるファイバーと高分子樹脂材料とを含む複合材料である。ＳＯＩ基板および化合物半導体基板も使用され得る。
公知の方法を用いて部材４００および部材含有液６００が調製され得る。特許文献１は、当該公知の方法を開示している。
第１の液体２００として水のような大きい極性を有する液体が用いられる場合、部材４００は高い表面エネルギーを有することが好ましい。より具体的には、当該表面エネルギーは４０ｍＪ／ｍ2以上である。
部材４００が小さい表面エネルギーを有する場合、部材４００の表面を処理して、その表面エネルギーを増大することが好ましい。部材４００が表面にシリコンを有する場合には、オゾン雰囲気中で紫外線を当該表面に照射し、その表面エネルギーを増大する。
部材４００の表面に、第１の液体２００に対して親和性を有する薄膜を形成し、部材４００の表面エネルギーを増大させ得る。第１の液体２００が水である場合には、当該薄膜の例は、親水膜である。例えば、酸化シリコン、窒化シリコン、または酸化チタンの親水膜が、真空スパッタリング法または熱ＣＶＤ法によって部材４００の表面に形成され得る。親水膜が形成された後、部材４００の表面にオゾン雰囲気で紫外線が照射され得る。末端にアミノ基、カルボキシル基、または水酸基を有するシランカップリング剤で部材４００の表面が修飾され、部材４００の表面エネルギーを増大し得る。部材４００の表面が金属を有する場合には、末端にアミノ基、カルボキシル基または水酸基を有するチオールで表面が修飾され得る。
部材配置領域１１１、化学式Ｉで表される液体捕捉領域１１２、および撥水性領域１２０が基板１００の表面に形成され、水を部材配置領域１１１および液体捕捉領域１１２に正確に配置することができる。その結果、部材４００を、効率よく正確に基板１００上に配置することができる。
（実施例）
以下の実施例は、本発明の配置方法をさらに詳細に説明する。
（実施例１）
＜部材を配置する基板の作製＞
まず、図５Ａ〜５Ｅに示す方法により、撥水性領域１２０に囲まれた親水性領域１１０がシリコン基板上に形成された。本実施例では、部材配置領域１１１および液体捕捉領域１１２における純水に対する静的接触角を測定するために、２つの領域が基板１１０上に設けられた。各領域の形状は１ｃｍ×１ｃｍの正方形であった。
５２５μｍの厚みを有する４インチシリコン基板の表面が、酸素を含有する雰囲気中でプラズマ処理により酸化され、当該表面に親水性を付与した。その後、電子ビーム蒸着法を用いて、１０ｎｍの厚みを有するニッケル膜が形成された。さらに、当該ニッケル膜の上に、１００ｎｍの厚みを有する金膜が形成された。
フォトリソグラフィー法を用いて、部材配置領域１１１に相当する２０μｍ×４０μｍの矩形のポジ型レジストパターンが形成された。次に、金およびニッケルのエッチング液に、順次、基板が浸漬され、レジストで覆われていない部分の金属膜を除去した。その後、基板が真空中で酸素プラズマ雰囲気に曝され、レジストを除去し、かつ複数の金属パターンを形成した。
次に、複数の各前記金属パターンの周囲（図１Ａ参照）に、フォトリソグラフィー法を用いて、液体捕捉領域１１２に相当する大きさ４０μｍ×６０μｍの矩形のポジ型レジストパターンが形成された。
乾燥雰囲気中で、１ｖｏｌ％の濃度のＣＦ3（ＣＦ2）7Ｃ2Ｈ4ＳｉＣｌ3（以下、「ＦＳ−１７」）を含有するパーフルオロオクタン溶液中に、基板が２０分間浸漬された。その後、基板は純粋なパーフルオロオクタン中で洗浄され、溶媒を除去した。さらにレジスト膜をアセトンで除去した。このようにして、基板表面が露出した領域８０４が形成された。
次に、１ｖｏｌ％の濃度の１−クロロエチル−トリクロロシランを含有する１，４−ジクロロブタン溶液中にこの基板は乾燥雰囲気中で１８０分間浸漬された。その後、基板を純粋な１，４−ジクロロブタンで洗浄し、溶媒を除去した。このようにして、液体捕捉領域１１２（図５Ｄの領域８０５）が基板上に形成された。
さらに、基板は、金およびニッケルのエッチング液に順次浸漬され、金属膜を除去した。これにより、部材配置領域１１１（図５Ｅの領域８０６）が基板上に形成された。
このようにして、撥水性領域１２０に囲まれた親水性領域１１０が基板１００上に形成された。
１ｃｍ×１ｃｍの正方形の２つの領域を用いて純水に対する静的接触角が測定された。部材配置領域１１１の静的接触角は１５°であった。液体捕捉領域１１２の静的接触角は６０°であった。撥水性領域１２０の純水に対する静的接触角は１０８°であった。
＜部材含有液＞
酸化シリコンからなる部材４００を含有する部材含有液６００は、以下の方法によって調製された。
まず、５２５μｍの厚みを有するシリコン基板に、電子ビーム蒸着法により１００ｎｍの厚みを有するアルミニウム薄膜を形成した。続いて、プラズマＣＶＤ法により２００ｎｍの厚みを有する酸化シリコン薄膜を形成した。
さらに、得られた基板上にフォトリソグラフィー法を用いて２０μｍ×４０μｍの矩形のレジストパターンを形成した。ドライエッチングにより、レジストパターンをマスクとして用いて酸化シリコンの一部を除去した。酸素プラズマアッシャー処理によって残余のレジスト膜を剥離し、縦２０μｍ×横４０μｍ×高さ０．２μｍの酸化シリコン（以下、「酸化シリコンプレート」）を形成した。続いて、５０℃のリン酸および硝酸の混合液（以下、「熱リン酸」）により、アルミニウム薄膜をエッチングし、酸化シリコンプレートをリフトオフした。
次に、熱リン酸に分散した酸化シリコンプレートはフィルターで吸引ろ過された。酸化シリコンプレートが付着したフィルターを乾燥雰囲気中で終夜乾燥した。その後、１ｖｏｌ％の濃度の１−クロロエチル−トリクロロシランを含有する１，４−ジクロロブタン溶液中に、当該フィルターを２時間浸漬した。乾燥窒素雰囲気中で吸引によってろ過し、未反応の１−クロロエチル−トリクロロシランを洗浄によって除去した。このようにして、化学修飾された表面を有する酸化シリコンプレートをフィルター上に得た。当該フィルターを１，４−ジクロロブタン中に浸漬し、超音波を印加して、フィルターに付着した酸化シリコンプレートを１、４−ジクロロブタン中に分散した。このようにして、部材分散液を得た。
水を基板１００に配置する第１のスキージ５１０はステンレス製であった。第１のスキージ５１０の最前面は、２０ｍｍの長さおよび０．５ｍｍの幅を有するスリットを有した。水を安定に保持するために、スリットは内部に脱脂綿を有した。
部材含有液６００を基板１００に配置する第２スキージ５２０は、ポリエチレンからなり、ナイフの形状を有していた。
＜配置方法＞
第１のスキージ５１０および第２のスキージ５２０は、スキージのエッジ面が基板１００の長手方向と直交するように、基板１００の一端側に配置された。これらのスキージのエッジ面と基板１００との間隔は、およそ０．２ｍｍに設定した。第１のスキージ５１０と第２のスキージ５２０との間隔は１ｍｍとした。
次に、第２のスキージ５２０と基板１００との間に、およそ５０μＬの酸化シリコンプレート分散液をガラスピペットにより配置した。その後、速度１０ｍｍ／秒で第１スキージ５１０および第２のスキージ５２０を移動させた。この操作を１０回繰り返した。
（実施例２）
撥水性領域１２０を形成するために、ＣＦ3Ｃ2Ｈ4ＳｉＣｌ3（以下、「ＦＳ−３」）に用いたこと以外は、実施例１と同様に実験を行った。部材配置領域１１１の静的接触角は１６°であった。液体捕捉領域１１２の静的接触角は５８°であった。撥水性領域１２０の純水に対する静的接触角は１０３°であった。
（比較例１）
液体捕捉領域１１２を形成しなかったこと以外は、実施例１と同様に実験を行った。すなわち、比較例１では、液体捕捉領域１１２を形成するためのレジストパターンが形成されず、かつ、１−クロロエチル−トリクロロシランによる処理が行わなれなかった。部材配置領域１１１および撥水性領域１２０のみが形成された。部材配置領域１１１の純水に対する静的接触角は１５°であった。
（比較例２）
比較例２では、１−クロロエチル−トリクロロシランによる処理をしなかったこと以外は、実施例１と同様に実験を行った。すなわち、部材配置領域１１１を拡張した。部材配置領域１１１の純水に対する静的接触角は１３°であった。
表１は、実施例１〜２および比較例１〜２における各領域の表面処理剤および純水に対する静的接触角を示す。
Figure 2012516550
本発明者は、基板１００への酸化シリコンプレートの配置の状態を顕微鏡で視認し、実施例１〜２および比較例１〜２を評価した。
具体的には、３６カ所の親水性領域が選択された。選択された３６箇所の親水性領域の中から、１個の酸化シリコンプレートが正確に配置された親水性領域の数（Ｎｐ）が数えられた。さらに、複数の酸化シリコンプレートが配置した親水性領域の数（Ｎ１）が数えられた。１つの酸化シリコンプレートが歪んで配置された親水性領域の数（Ｎ２）も数えられた。ＮｃはＮ１およびＮ２の和である。
Ｎｃ／Ｎｐの値が０以上０．１未満の範囲であれば配置状態は「極めて良好」、０．１以上０．２未満の範囲であれば「良好」、０．２以上の場合は「不良」、と決められた。Ｎｃ／Ｎｐの値が高いほど、精度が低い。
表２は、実施例１〜２および比較例１〜２におけるＮｐおよびＮｃ／Ｎｐの値を示す。
Figure 2012516550
表２に示されるように、実施例１および実施例２のＮｐの値はそれぞれ２３および２２であった。実施例１および実施例２のいずれにおいても、Ｎｃ／Ｎｐの値は０．２より小さかった。
一方、比較例１および比較例２のＮｐの値はそれぞれ９および１３であった。比較例２のＮｃ／Ｎｐの値は０．８４であり、実施例１および実施例２の値と比較して著しく悪かった。
以上の結果より、本発明の方法は、部材を配置する精度を損なわずに、部材を配置する効率の格段の向上を達成することが理解される。
本発明に係る部材を配置する方法は、電子素子を含む部材の配置および微小な柱形状の部材の配置のために用いられ得る。本発明に係る部材を配置する方法は、電子機器および電子素子を製造する方法のために用いられ得る。たとえば、本発明の方法は、回路基板およびそれを含む電子機器を製造する方法、ならびに回路基板およびそれを含む電子機器を修理する方法に用いられ得る。
本発明は、部材を基板上に配置する方法であって、以下の工程を具備する：
前記基板および第１の液体を準備する工程、
ここで、前記基板は、撥水性領域および親水性領域を具備しており、
前記撥水性領域は、フッ素化合物により被覆された表面を具備しており、
前記撥水性領域は、前記親水性領域を囲んでおり、
前記第１の液体は親水性であり、
前記部材および第２の液体を含有する部材含有液を準備する工程、
ここで、第２の液体は、第１の液体に溶解せず、
前記部材は親水性の表面を具備しており、
前記親水性領域に前記第１の液体を配置する工程、
前記親水性領域に配置された前記第１の液体に前記部材含有液を接触させる工程、
前記基板から、前記第１の液体および第２の液体を除去することによって、前記部材を前記親水性領域に配置する工程、
ここで、前記親水性領域は、部材配置領域および液体捕捉領域から構成されており、
前記部材配置領域には、前記部材が配置され、
前記液体捕捉領域は、前記部材配置領域の周辺に形成されており、
前記液体捕捉領域は、下記化学式Ｉで表される表面を具備する。
Figure 2012516550
Figure 2012516550

Claims (6)

  1. 部材を基板上に配置する方法であって、以下の工程を具備する：
    前記基板および第１の液体を準備する工程、
    ここで、前記基板は、撥水性領域および親水性領域を具備しており、
    前記撥水性領域は、フッ素化合物により被覆された表面を具備しており、
    前記撥水性領域は、前記親水性領域を囲んでおり、
    前記第１の液体は親水性であり、
    前記部材および第２の液体を含有する部材含有液を準備する工程、
    ここで、第２の液体は、第１の液体に溶解せず、
    前記部材は親水性の表面を具備しており、
    前記親水性領域に前記第１の液体を配置する工程、
    前記親水性領域に配置された前記第１の液体に前記部材含有液を接触させる工程、
    前記基板から、前記第１の液体および第２の液体を除去することによって、前記部材を前記親水性領域に配置する工程、
    ここで、前記親水性領域は、部材配置領域および液体捕捉領域から構成されており、
    前記部材配置領域には、前記部材が配置され、
    前記液体捕捉領域は、前記部材配置領域の周辺に形成されており、
    前記液体捕捉領域は、下記化学式Ｉで表される表面を具備する。
    Figure 2012516550
  2. 前記液体捕捉領域は、前記部材配置領域の周囲の一部に形成されている、請求項１に記載の部材の配置方法。
  3. 前記液体捕捉領域は、前記部材配置領域の周囲の全部に形成されている、請求項１に記載の部材の配置方法。
  4. 前記第１の液体が水であり、前記第２の液体が塩素系溶媒である、請求項１に記載の部材の配置方法。
  5. 前記第２の液体が、前記第１の液体よりも小さい極性を具備する、請求項１に記載の部材の配置方法。
  6. 前記第１の液体を配置する工程よりも前に、前記部材の表面を親水性にする工程をさらに具備する、請求項１に記載の部材の配置方法。
JP2011521030A 2010-03-15 2011-03-14 部材の配置方法 Expired - Fee Related JP5000015B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011521030A JP5000015B2 (ja) 2010-03-15 2011-03-14 部材の配置方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010057087 2010-03-15
JP2010057087 2010-03-15
PCT/JP2011/001483 WO2011114696A1 (en) 2010-03-15 2011-03-14 Method for disposing a component
JP2011521030A JP5000015B2 (ja) 2010-03-15 2011-03-14 部材の配置方法

Publications (2)

Publication Number Publication Date
JP2012516550A true JP2012516550A (ja) 2012-07-19
JP5000015B2 JP5000015B2 (ja) 2012-08-15

Family

ID=44648808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011521030A Expired - Fee Related JP5000015B2 (ja) 2010-03-15 2011-03-14 部材の配置方法

Country Status (3)

Country Link
JP (1) JP5000015B2 (ja)
CN (1) CN102365723B (ja)
WO (1) WO2011114696A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070201A (ja) * 2013-09-30 2015-04-13 独立行政法人物質・材料研究機構 液中接着用基板及びこれを用いた被着物の実装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置
WO2009122660A1 (ja) * 2008-03-31 2009-10-08 パナソニック株式会社 ２種類の物質を基板の表面に選択的に配置する方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008056571A1 (fr) * 2006-11-10 2008-05-15 Panasonic Corporation Dispositif et procédé de mise en place de particules

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置
WO2009122660A1 (ja) * 2008-03-31 2009-10-08 パナソニック株式会社 ２種類の物質を基板の表面に選択的に配置する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070201A (ja) * 2013-09-30 2015-04-13 独立行政法人物質・材料研究機構 液中接着用基板及びこれを用いた被着物の実装方法

Also Published As

Publication number Publication date
CN102365723B (zh) 2014-07-09
WO2011114696A1 (en) 2011-09-22
CN102365723A (zh) 2012-02-29
JP5000015B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
JP4531862B2 (ja) 部材のマウント方法
JP4149507B2 (ja) 電子回路構成部材のマウント方法およびマウント装置
JP4388138B2 (ja) ２種類の物質を基板の表面に選択的に配置する方法
TWI293384B (en) Method for forming film pattern, method for manufacturing device, and method for manufacturing active matrix substrate
JP4733786B2 (ja) 部材をマウントする方法
TW201003769A (en) Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive
CN102473598A (zh) 用于布置微结构的方法
JP5000015B2 (ja) 部材の配置方法
JP5000014B2 (ja) 部材の配置方法
US8187667B2 (en) Method for disposing a component
US8178154B2 (en) Method for disposing a component
US8394458B2 (en) Method for disposing a component
JP5036910B1 (ja) 部材のマウント方法
JP5087720B1 (ja) 部材を配置する方法
US8414976B2 (en) Method for disposing a component
JP2010145441A (ja) 部材のマウント方法
JP2010135668A (ja) 電子素子の実装方法
JP2010135667A (ja) 電子素子の実装方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

R150 Certificate of patent or registration of utility model

Ref document number: 5000015

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees