JP2012514809A - コマンドの変更 - Google Patents
コマンドの変更 Download PDFInfo
- Publication number
- JP2012514809A JP2012514809A JP2011545333A JP2011545333A JP2012514809A JP 2012514809 A JP2012514809 A JP 2012514809A JP 2011545333 A JP2011545333 A JP 2011545333A JP 2011545333 A JP2011545333 A JP 2011545333A JP 2012514809 A JP2012514809 A JP 2012514809A
- Authority
- JP
- Japan
- Prior art keywords
- command
- commands
- queue
- memory controller
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
- G06F13/1626—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests
- G06F13/1631—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by reordering requests through address comparison
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Read Only Memory (AREA)
- Memory System (AREA)
- Executing Machine-Instructions (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
本開示は、コマンドを変更するための方法、装置、モジュール、及びシステムを含む。1つの装置実施態様は、コマンドを保持するように構成されたコマンドキューを含むチャンネルを含むメモリコントローラと、キュー内の少なくとも複数のコマンドを変更し且つ変更されたコマンドを実行するように構成された電気回路とを含む。
Claims (42)
- コマンドを保持するように構成されたコマンドキューと、
前記キュー内の少なくとも複数のコマンドを変更し、前記変更されたコマンドを実行するように構成された電気回路と、
を含むチャンネルを備える、メモリコントローラ。 - 少なくとも複数のコマンドを変更するように構成された電気回路が、前記複数のコマンドが前記キュー内に保持されたときに前記複数のコマンドを変更するように構成された電気回路を備える、請求項1記載のメモリコントローラ。
- 少なくとも複数のコマンドを変更するように構成された電気回路が、前記キュー内のコマンドが前記キュー内に保持される順序を変えるように構成された電気回路を備える、請求項1記載のメモリコントローラ。
- 前記変更されたコマンドを実行するように構成された電気回路が、前記変えられた順序に従って前記キュー内のコマンドを実行するように構成された電気回路を備える、請求項3記載のメモリコントローラ。
- 前記電気回路が、前記キュー内のコマンドが変更されることが可能かどうかを判定するようにさらに構成されている、請求項1乃至請求項4のうちいずれか1項記載のメモリコントローラ。
- 少なくとも複数のコマンドを変更するように構成された電気回路が、
前記キュー内の複数のコマンドが1つのコマンドに組み合わされることができる場合に前記キュー内の前記複数のコマンドを変更するように構成された電気回路、又は、
前記キュー内の複数のコマンドが前記キュー内の別のコマンドによって上書きされる場合に前記キュー内の前記複数のコマンドを変更するように構成された電気回路、
のうちの少なくとも1つを備える、請求項1記載のメモリコントローラ。 - 前記キュー内の複数のコマンドが1つのコマンドに組み合わされることができる場合に前記キュー内の前記複数のコマンドを変更するように構成された電気回路が、前記キュー内の複数のコマンドが単一コマンドに組み合わされることができる場合に前記キュー内の前記複数のコマンドを変更するように構成された電気回路を備える、請求項6記載のメモリコントローラ。
- 前記キュー内の複数のコマンドが1つのコマンドに組み合わされることができる場合に前記キュー内の前記複数のコマンドを変更するように構成された電気回路が、
複数の重複コマンドを1つのコマンドに組み合わせるように構成された電気回路、又は、
複数の連続コマンドを1つのコマンドに組み合わせるように構成された電気回路、
のうちの少なくとも1つを備える、請求項6記載のメモリコントローラ。 - 前記キュー内の複数のコマンドが前記キュー内の別のコマンドによって上書きされる場合に前記キュー内の前記複数のコマンドを変更するように構成された電気回路が、
前記キュー内のコマンドが前記キュー内の他のコマンドによって上書きされるかどうかを判定し、
前記他のコマンドによって上書きされる前記コマンドを消去する、
ように構成された電気回路を備える、請求項6乃至請求項8のうちいずれか1項記載のメモリコントローラ。 - 前記電気回路が、
プロセッサ、又は、
特定用途向け集積回路、
のうちの少なくとも1つを含む、請求項1乃至請求項4のうちいずれか1項記載のメモリコントローラ。 - 複数のコマンドを保持するように構成されたコマンドキューと、
一群の機能から選択された複数の機能を実行するように構成されたプロセッサと、
を含むチャンネルを備え、
前記機能が、
コマンドが前記キュー内に保持される順序を変更することと、
前記キュー内の複数の組み合わせ可能なコマンドを1つのコマンドに組み合わせることと、
前記キュー内の他のコマンドによって上書きされる前記キュー内のコマンドを消去することとを含む、メモリコントローラ。 - 前記一群の機能から選択された複数の機能を実行するように構成されたプロセッサが、前記一群の機能から選択された1つ以上の機能を実行するように構成されたプロセッサを備える、請求項11記載のメモリコントローラ。
- 組み合わせ可能なコマンドが、
重複コマンドと、
連続コマンドと、を含む、請求項11記載のメモリコントローラ。 - 前記チャンネルがバックエンドチャンネルであり、
前記メモリコントローラがフロントエンドチャンネルを含み、
前記フロントエンドチャンネルがコマンドディスパッチャを含み、
前記コマンドディスパッチャが、複数のコマンドを前記バックエンドチャンネルに対して送るように構成されており、
前記キューが、前記コマンドディスパッチャが前記コマンドを前記バックエンドチャンネルに対して送る順序でコマンドを保持するように構成されている、請求項11乃至請求項13のうちいずれか1項記載のメモリコントローラ。 - 前記キューが、前記コマンドディスパッチャによって保持されることができるコマンドの数と等しい数のコマンドを保持するように構成されている、請求項14記載のメモリコントローラ。
- 前記コマンドディスパッチャが、
ホストから複数のコマンドを受信し、
前記コマンドディスパッチャが前記ホストから前記コマンドを受信する順序で前記コマンドを前記バックエンドチャンネルに対して送るように構成されている、請求項14記載のメモリコントローラ。 - 前記フロントエンドチャンネルがコマンドプロセッサを含み、
前記コマンドプロセッサが、一群の機能から選択された複数の機能を実行するように構成されており、
前記機能が、
前記コマンドディスパッチャがコマンドを前記バックエンドチャンネルに対して送る順序を変更することと、
前記ホストから前記コマンドディスパッチャによって受信された複数の組み合わせ可能なコマンドを1つのコマンドに組み合わせることと、
前記ホストから前記コマンドディスパッチャによって受信された他のコマンドによって上書きされる前記ホストから前記コマンドディスパッチャによって受信されたコマンドを消去することと、を含む、請求項16記載のメモリコントローラ。 - 前記コマンドディスパッチャが前記ホストからコマンドを受信することができないとき、前記コマンドプロセッサが前記複数の機能を実行するように構成されている、請求項17記載のメモリコントローラ。
- 前記コマンドディスパッチャが限度いっぱいであるとき、前記コマンドプロセッサが前記複数の機能を実行するように構成されている、請求項18記載のメモリコントローラ。
- 前記フロントエンドチャンネルがコマンドプロセッサを含み、
前記コマンドプロセッサが、
前記一群の機能内の機能が前記コマンドディスパッチャ内に保持されたコマンドで実行されないかどうかを判定し、
コマンドで実行された前記一群の機能内の機能を有しない前記コマンドディスパッチャに保持されたコマンドをマーク付けするように構成されている、請求項14記載のメモリコントローラ。 - 前記プロセッサが、マーク付けされたコマンドで前記一群の機能内の機能を実行しないように構成されている、請求項20記載のメモリコントローラ。
- 複数のバックエンドチャンネルを備え、
前記複数のバックエンドチャンネルが、
複数のコマンドを保持するように構成されたコマンドキューと、
プロセッサとを含み、
前記プロセッサが、
前記コマンドキュー内のコマンドを変更し、
前記コマンドを変更することが、一群の機能から選択された複数の機能を実行することを含み、
前記一群の機能が、
コマンドが前記キュー内に保持される順序を変更することと、
前記キュー内の重複コマンドを1つのコマンドに組み合わせることと、
前記キュー内の連続コマンドを1つのコマンドに組み合わせることと、
前記キュー内の他のコマンドによって上書きされる前記キュー内のコマンドを消去することとを含み、
前記変更されたコマンドが前記キュー内に保持される順序に従って前記変更されたコマンドを実行するように構成される、メモリコントローラ。 - 複数のコマンドを保持するように構成されたコマンドキューが、複数の読み出しコマンドを保持するように構成されたコマンドキューを備え、前記複数の読み出しコマンドが、以前の読み出しコマンドに応じて以前に読み出されたメモリアレイにおける複数のメモリセルに格納されたデータを読み出すためのコマンドを含み、前記メモリコントローラが、前記アレイにアクセスすることなく、以前に読み出されたデータを読み出すように前記コマンドを実行するようにさらに構成されている、請求項22記載のメモリコントローラ。
- 前記複数のバックエンドチャンネルが、前記以前に読み出されたデータを保持するように構成されたデータバッファを含み、前記プロセッサが、前記データバッファにアクセスすることにより、前記複数の読み出しコマンドのうちの少なくとも1つの少なくとも一部を実行するように構成されている、請求項23記載のメモリコントローラ。
- 前記メモリコントローラがフロントエンドチャンネルを含み、
前記フロントエンドチャンネルが、前記複数のバックエンドチャンネルに対して連結されたフロントエンド・ダイレクトメモリアクセス(DMA)を含む、請求項22記載のメモリコントローラ。 - 前記複数のバックエンドチャンネルがチャンネルDMAを含み、
前記フロントエンドDMAが前記チャンネルDMAに対して連結されている、請求項25記載のメモリコントローラ。 - 前記複数のバックエンドチャンネルが、前記メモリコントローラを複数のメモリアレイに対して連結するように構成されたインターフェースを含む、請求項22乃至請求項26のうちいずれか1項記載のメモリコントローラ。
- キュー内に保持された複数のコマンドを変更することであって、一群の機能から選択された複数の機能を実行することを含み、前記機能が、
コマンドが前記キュー内に保持される順序を変更することと、
前記キュー内の複数の組み合わせ可能なコマンドを1つのコマンドに組み合わせることと、
前記キュー内の他のコマンドによって上書きされる前記キュー内のコマンドを消去することとを含む、コマンドを変更することと、
前記変更されたコマンドが前記キュー内に保持される順序に従って前記変更されたコマンドを実行することと、を含む、メモリ装置の動作方法。 - コマンドが前記キュー内に保持される順序を変更することが、前記コマンドが実行されるべき順序で前記コマンドを順序付けることを含み、
前記変更されたコマンドが前記キュー内に保持される順序に従って前記変更されたコマンドを実行することが、前記コマンドが実行されるべき順序に従って前記コマンドを実行することを含む、請求項28記載の方法。 - 前記キュー内の複数の組み合わせ可能なコマンドを1つのコマンドに組み合わせることが、前記キュー内の複数の組み合わせ可能なコマンドを単一コマンドに組み合わせることを含む、請求項28記載の方法。
- 前記複数の組み合わせ可能なコマンドを組み合わせることが、
重複コマンドを組み合わせることと、
連続コマンドを組み合わせることとを含む、請求項28記載の方法。 - 前記変更されたコマンドが実行されるのと同時に、前記キュー内の追加のコマンドを受信することと、
前記変更されたコマンドが実行されるのと同時に、前記追加のコマンドを変更することと、を含む、請求項28乃至請求項31のうちいずれか1項記載の方法。 - 前記変更されたコマンドを実行することが、メモリアレイ上で動作するように前記変更されたコマンドを実行することを含む、請求項28乃至請求項31のうちいずれか1項記載の方法。
- キュー内に保持された複数の組み合わせ可能なコマンドを1つのコマンドに組み合わせることにより、パーシャルページプログラミング動作を回避することを含む、メモリ装置の動作方法。
- 前記複数の組み合わせ可能なコマンドのそれぞれが、メモリセルの特定ページの一部と関連付けられている、請求項34記載の方法。
- 前記組み合わされたコマンドを実行することをさらに備える、請求項34又は請求項35記載の方法。
- メモリコントローラのバックエンドチャンネルにあるキュー内の複数のコマンドを受信することと、
前記キュー内の前記複数のコマンドを変更することと、
前記変更されたコマンドを実行することとを備える、メモリ装置の動作方法。 - 前記キュー内の前記複数のコマンドを変更することが、前記複数のコマンドの順序を変えることを含み、
前記変更されたコマンドを実行することが、前記変えられた順序に従って前記複数のコマンドを実行することを含む、請求項37記載の方法。 - 前記キュー内の複数のコマンドを受信することが、重複論理ブロックアドレス(LBA)と関連付けられた複数のコマンドを受信することを含み、
前記キュー内の前記複数のコマンドを変更することが、重複LBAと関連付けられた前記複数のコマンドを単一コマンドに組み合わせることを含む、請求項37記載の方法。 - 前記キュー内の複数のコマンドを受信することが、連続論理ブロックアドレス(LBA)と関連付けられた複数のコマンドを受信することを含み、
前記キュー内の前記複数のコマンドを変更することが、連続LBAと関連付けられた前記複数のコマンドを単一コマンドに組み合わせることを含む、請求項37記載の方法。 - 前記キュー内の複数のコマンドを受信することが、
特定の論理ブロックアドレス(LBA)と関連付けられた第1のコマンドを受信することと、
前記第1のコマンドの後で特定のLBAと関連付けられた第2のコマンドを受信することとを含み、
前記キュー内の前記複数のコマンドを変更することが、前記第1のコマンドを消去することを含む、請求項37記載の方法。 - 前記キュー内の複数のコマンドを受信することが、フロントエンドチャンネルから複数のコマンドを受信することを含む、請求項37乃至請求項41のうちいずれか1項記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/351,206 | 2009-01-09 | ||
US12/351,206 US8078848B2 (en) | 2009-01-09 | 2009-01-09 | Memory controller having front end and back end channels for modifying commands |
PCT/US2009/006741 WO2010080142A2 (en) | 2009-01-09 | 2009-12-30 | Modifying commands |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012514809A true JP2012514809A (ja) | 2012-06-28 |
JP5354404B2 JP5354404B2 (ja) | 2013-11-27 |
Family
ID=42317039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011545333A Active JP5354404B2 (ja) | 2009-01-09 | 2009-12-30 | コマンドの変更 |
Country Status (7)
Country | Link |
---|---|
US (2) | US8078848B2 (ja) |
EP (1) | EP2377028B1 (ja) |
JP (1) | JP5354404B2 (ja) |
KR (1) | KR101284440B1 (ja) |
CN (1) | CN102317928B (ja) |
TW (1) | TWI408556B (ja) |
WO (1) | WO2010080142A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130150A (ja) * | 2013-10-29 | 2015-07-16 | シーゲイト テクノロジー エルエルシー | メモリデバイスのための装置、メモリデバイスおよびメモリデバイスの制御のための方法 |
JP2022522444A (ja) * | 2019-05-05 | 2022-04-19 | 長江存儲科技有限責任公司 | シーケンス処理ユニットを備えたメモリ制御システム |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8769232B2 (en) | 2011-04-06 | 2014-07-01 | Western Digital Technologies, Inc. | Non-volatile semiconductor memory module enabling out of order host command chunk media access |
US8543758B2 (en) * | 2011-05-31 | 2013-09-24 | Micron Technology, Inc. | Apparatus including memory channel control circuit and related methods for relaying commands to logical units |
US9898402B2 (en) | 2011-07-01 | 2018-02-20 | Micron Technology, Inc. | Unaligned data coalescing |
JP2013061799A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 記憶装置、記憶装置の制御方法およびコントローラ |
EP2791819B1 (en) | 2011-12-14 | 2017-11-01 | Level 3 Communications, LLC | Content delivery network |
US10157060B2 (en) | 2011-12-29 | 2018-12-18 | Intel Corporation | Method, device and system for control signaling in a data path module of a data stream processing engine |
US9146856B2 (en) * | 2012-04-10 | 2015-09-29 | Micron Technology, Inc. | Remapping and compacting in a memory device |
TWI454913B (zh) * | 2012-06-26 | 2014-10-01 | Phison Electronics Corp | 資料寫入方法、記憶體控制器與記憶體儲存裝置 |
US9122401B2 (en) * | 2012-08-23 | 2015-09-01 | Apple Inc. | Efficient enforcement of command execution order in solid state drives |
US9471484B2 (en) | 2012-09-19 | 2016-10-18 | Novachips Canada Inc. | Flash memory controller having dual mode pin-out |
US10701148B2 (en) | 2012-12-13 | 2020-06-30 | Level 3 Communications, Llc | Content delivery framework having storage services |
US20140337472A1 (en) | 2012-12-13 | 2014-11-13 | Level 3 Communications, Llc | Beacon Services in a Content Delivery Framework |
US10791050B2 (en) | 2012-12-13 | 2020-09-29 | Level 3 Communications, Llc | Geographic location determination in a content delivery framework |
US9634918B2 (en) | 2012-12-13 | 2017-04-25 | Level 3 Communications, Llc | Invalidation sequencing in a content delivery framework |
US10652087B2 (en) | 2012-12-13 | 2020-05-12 | Level 3 Communications, Llc | Content delivery framework having fill services |
US10701149B2 (en) | 2012-12-13 | 2020-06-30 | Level 3 Communications, Llc | Content delivery framework having origin services |
US9628346B2 (en) * | 2012-12-13 | 2017-04-18 | Level 3 Communications, Llc | Devices and methods supporting content delivery with reducer services |
CN103914125A (zh) * | 2013-01-06 | 2014-07-09 | 海尔集团公司 | 设备控制方法、设备控制装置、设备和设备控制系统 |
US9298521B1 (en) | 2013-04-29 | 2016-03-29 | Seagate Technology Llc | Command sets and functions |
US10331583B2 (en) | 2013-09-26 | 2019-06-25 | Intel Corporation | Executing distributed memory operations using processing elements connected by distributed channels |
KR102198855B1 (ko) * | 2014-04-24 | 2021-01-05 | 삼성전자 주식회사 | 메모리 시스템 및 상기 메모리 시스템의 동작 방법 |
US9384830B2 (en) * | 2014-05-06 | 2016-07-05 | Micron Technology, Inc. | Apparatuses and methods for performing multiple memory operations |
KR20160118836A (ko) | 2015-04-03 | 2016-10-12 | 에스케이하이닉스 주식회사 | 호스트 커맨드 큐를 포함하는 메모리 컨트롤러 및 그것의 동작 방법 |
CN106293623B (zh) * | 2015-05-18 | 2020-09-01 | 北京忆芯科技有限公司 | 微指令序列执行方法及其装置 |
US9904609B2 (en) * | 2015-11-04 | 2018-02-27 | Toshiba Memory Corporation | Memory controller and memory device |
US9591047B1 (en) | 2016-04-11 | 2017-03-07 | Level 3 Communications, Llc | Invalidation in a content delivery network (CDN) |
JP6784051B2 (ja) * | 2016-04-18 | 2020-11-11 | ブラザー工業株式会社 | インクジェット記録装置 |
US10402168B2 (en) | 2016-10-01 | 2019-09-03 | Intel Corporation | Low energy consumption mantissa multiplication for floating point multiply-add operations |
US10416999B2 (en) | 2016-12-30 | 2019-09-17 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10474375B2 (en) | 2016-12-30 | 2019-11-12 | Intel Corporation | Runtime address disambiguation in acceleration hardware |
US10558575B2 (en) | 2016-12-30 | 2020-02-11 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
US10572376B2 (en) | 2016-12-30 | 2020-02-25 | Intel Corporation | Memory ordering in acceleration hardware |
US10521344B1 (en) * | 2017-03-10 | 2019-12-31 | Pure Storage, Inc. | Servicing input/output (‘I/O’) operations directed to a dataset that is synchronized across a plurality of storage systems |
JP6880402B2 (ja) * | 2017-05-10 | 2021-06-02 | 富士通株式会社 | メモリアクセス制御装置及びその制御方法 |
US10467183B2 (en) | 2017-07-01 | 2019-11-05 | Intel Corporation | Processors and methods for pipelined runtime services in a spatial array |
US10469397B2 (en) | 2017-07-01 | 2019-11-05 | Intel Corporation | Processors and methods with configurable network-based dataflow operator circuits |
US10387319B2 (en) | 2017-07-01 | 2019-08-20 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with memory system performance, power reduction, and atomics support features |
US10515049B1 (en) | 2017-07-01 | 2019-12-24 | Intel Corporation | Memory circuits and methods for distributed memory hazard detection and error recovery |
US10445234B2 (en) | 2017-07-01 | 2019-10-15 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with transactional and replay features |
US10445451B2 (en) | 2017-07-01 | 2019-10-15 | Intel Corporation | Processors, methods, and systems for a configurable spatial accelerator with performance, correctness, and power reduction features |
US10515046B2 (en) | 2017-07-01 | 2019-12-24 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator |
KR20190019712A (ko) * | 2017-08-18 | 2019-02-27 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR102474035B1 (ko) * | 2017-08-18 | 2022-12-06 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20190032809A (ko) * | 2017-09-20 | 2019-03-28 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
US10496574B2 (en) | 2017-09-28 | 2019-12-03 | Intel Corporation | Processors, methods, and systems for a memory fence in a configurable spatial accelerator |
US11086816B2 (en) | 2017-09-28 | 2021-08-10 | Intel Corporation | Processors, methods, and systems for debugging a configurable spatial accelerator |
US10380063B2 (en) | 2017-09-30 | 2019-08-13 | Intel Corporation | Processors, methods, and systems with a configurable spatial accelerator having a sequencer dataflow operator |
US10445098B2 (en) | 2017-09-30 | 2019-10-15 | Intel Corporation | Processors and methods for privileged configuration in a spatial array |
CN108628759B (zh) * | 2017-12-29 | 2020-09-01 | 贵阳忆芯科技有限公司 | 乱序执行nvm命令的方法与装置 |
US10565134B2 (en) | 2017-12-30 | 2020-02-18 | Intel Corporation | Apparatus, methods, and systems for multicast in a configurable spatial accelerator |
US10445250B2 (en) | 2017-12-30 | 2019-10-15 | Intel Corporation | Apparatus, methods, and systems with a configurable spatial accelerator |
US10417175B2 (en) | 2017-12-30 | 2019-09-17 | Intel Corporation | Apparatus, methods, and systems for memory consistency in a configurable spatial accelerator |
KR20190110360A (ko) * | 2018-03-20 | 2019-09-30 | 에스케이하이닉스 주식회사 | 컨트롤러, 이를 포함하는 시스템 및 그 동작 방법 |
US10564980B2 (en) | 2018-04-03 | 2020-02-18 | Intel Corporation | Apparatus, methods, and systems for conditional queues in a configurable spatial accelerator |
US11307873B2 (en) | 2018-04-03 | 2022-04-19 | Intel Corporation | Apparatus, methods, and systems for unstructured data flow in a configurable spatial accelerator with predicate propagation and merging |
US10853073B2 (en) | 2018-06-30 | 2020-12-01 | Intel Corporation | Apparatuses, methods, and systems for conditional operations in a configurable spatial accelerator |
US11200186B2 (en) | 2018-06-30 | 2021-12-14 | Intel Corporation | Apparatuses, methods, and systems for operations in a configurable spatial accelerator |
US10891240B2 (en) | 2018-06-30 | 2021-01-12 | Intel Corporation | Apparatus, methods, and systems for low latency communication in a configurable spatial accelerator |
US10459866B1 (en) | 2018-06-30 | 2019-10-29 | Intel Corporation | Apparatuses, methods, and systems for integrated control and data processing in a configurable spatial accelerator |
US10678724B1 (en) | 2018-12-29 | 2020-06-09 | Intel Corporation | Apparatuses, methods, and systems for in-network storage in a configurable spatial accelerator |
US10965536B2 (en) | 2019-03-30 | 2021-03-30 | Intel Corporation | Methods and apparatus to insert buffers in a dataflow graph |
US11029927B2 (en) | 2019-03-30 | 2021-06-08 | Intel Corporation | Methods and apparatus to detect and annotate backedges in a dataflow graph |
US10817291B2 (en) | 2019-03-30 | 2020-10-27 | Intel Corporation | Apparatuses, methods, and systems for swizzle operations in a configurable spatial accelerator |
US10915471B2 (en) | 2019-03-30 | 2021-02-09 | Intel Corporation | Apparatuses, methods, and systems for memory interface circuit allocation in a configurable spatial accelerator |
US11037050B2 (en) | 2019-06-29 | 2021-06-15 | Intel Corporation | Apparatuses, methods, and systems for memory interface circuit arbitration in a configurable spatial accelerator |
US11797188B2 (en) * | 2019-12-12 | 2023-10-24 | Sk Hynix Nand Product Solutions Corp. | Solid state drive with multiplexed internal channel access during program data transfers |
US11907713B2 (en) | 2019-12-28 | 2024-02-20 | Intel Corporation | Apparatuses, methods, and systems for fused operations using sign modification in a processing element of a configurable spatial accelerator |
US11409681B2 (en) | 2020-09-04 | 2022-08-09 | Paypal, Inc. | Computer system communication via sideband processor |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05289818A (ja) * | 1992-04-08 | 1993-11-05 | Hitachi Ltd | ディスクアレイ制御方式 |
JPH06259198A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | ディスク装置システム |
JP2001290607A (ja) * | 2000-04-06 | 2001-10-19 | Matsushita Electric Ind Co Ltd | デバイスドライバのコマンドキューイング制御方法及びコンピュータシステム |
JP2003006135A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | 入出力制御装置及び入出力制御方法並びに情報記憶システム |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5924485A (ja) | 1982-07-30 | 1984-02-08 | Toshiba Corp | 入出力ペ−ジング機構 |
DE3241376A1 (de) | 1982-11-09 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Dma-steuereinrichtung zur uebertragung von daten zwischen einem datensender und einem datenempfaenger |
US4797812A (en) | 1985-06-19 | 1989-01-10 | Kabushiki Kaisha Toshiba | System for continuous DMA transfer of virtually addressed data blocks |
US5544347A (en) | 1990-09-24 | 1996-08-06 | Emc Corporation | Data storage system controlled remote data mirroring with respectively maintained data indices |
US5182800A (en) | 1990-11-16 | 1993-01-26 | International Business Machines Corporation | Direct memory access controller with adaptive pipelining and bus control features |
US5640596A (en) * | 1992-03-10 | 1997-06-17 | Hitachi, Ltd. | Input output control system for transferring control programs collectively as one transfer unit designated by plurality of input output requests to be executed |
US5526484A (en) | 1992-12-10 | 1996-06-11 | International Business Machines Corporation | Method and system for pipelining the processing of channel command words |
US5517670A (en) | 1992-12-30 | 1996-05-14 | International Business Machines Corporation | Adaptive data transfer channel employing extended data block capability |
US5564055A (en) | 1994-08-30 | 1996-10-08 | Lucent Technologies Inc. | PCMCIA slot expander and method |
US5717952A (en) | 1994-11-16 | 1998-02-10 | Apple Computer, Inc. | DMA controller with mechanism for conditional action under control of status register, prespecified parameters, and condition field of channel command |
US5870625A (en) * | 1995-12-11 | 1999-02-09 | Industrial Technology Research Institute | Non-blocking memory write/read mechanism by combining two pending commands write and read in buffer and executing the combined command in advance of other pending command |
JP3287203B2 (ja) | 1996-01-10 | 2002-06-04 | 株式会社日立製作所 | 外部記憶制御装置及び外部記憶制御装置間データ転送方法 |
US6233660B1 (en) | 1996-02-16 | 2001-05-15 | Emc Corporation | System and method for emulating mainframe channel programs by open systems computer systems |
US5889935A (en) | 1996-05-28 | 1999-03-30 | Emc Corporation | Disaster control features for remote data mirroring |
US6029226A (en) * | 1996-09-30 | 2000-02-22 | Lsi Logic Corporation | Method and apparatus having automated write data transfer with optional skip by processing two write commands as a single write command |
US5928370A (en) | 1997-02-05 | 1999-07-27 | Lexar Media, Inc. | Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure |
US6034897A (en) | 1999-04-01 | 2000-03-07 | Lexar Media, Inc. | Space management for managing high capacity nonvolatile memory |
US5974499A (en) | 1997-04-23 | 1999-10-26 | Micron Technology, Inc. | Memory system having read modify write function and method |
US6012104A (en) | 1997-10-24 | 2000-01-04 | International Business Machines Corporation | Method and apparatus for dynamic extension of channel programs |
US6076137A (en) | 1997-12-11 | 2000-06-13 | Lexar Media, Inc. | Method and apparatus for storing location identification information within non-volatile memory devices |
US6192444B1 (en) | 1998-01-05 | 2001-02-20 | International Business Machines Corporation | Method and system for providing additional addressable functional space on a disk for use with a virtual data storage subsystem |
US7181548B2 (en) * | 1998-10-30 | 2007-02-20 | Lsi Logic Corporation | Command queueing engine |
US6470445B1 (en) * | 1999-09-07 | 2002-10-22 | Hewlett-Packard Company | Preventing write-after-write data hazards by canceling earlier write when no intervening instruction uses value to be written by the earlier write |
JP2001209500A (ja) * | 2000-01-28 | 2001-08-03 | Fujitsu Ltd | ディスク装置およびディスク装置のリード・ライト処理方法 |
US7102671B1 (en) | 2000-02-08 | 2006-09-05 | Lexar Media, Inc. | Enhanced compact flash memory card |
US6564304B1 (en) * | 2000-09-01 | 2003-05-13 | Ati Technologies Inc. | Memory processing system and method for accessing memory including reordering memory requests to reduce mode switching |
US6912669B2 (en) | 2002-02-21 | 2005-06-28 | International Business Machines Corporation | Method and apparatus for maintaining cache coherency in a storage system |
US6915378B2 (en) | 2003-04-23 | 2005-07-05 | Hypernova Technologies, Inc. | Method and system for improving the performance of a processing system |
US7010654B2 (en) | 2003-07-24 | 2006-03-07 | International Business Machines Corporation | Methods and systems for re-ordering commands to access memory |
TWI259406B (en) | 2003-08-15 | 2006-08-01 | Via Tech Inc | A method and an apparatus of flash cards access |
KR100585136B1 (ko) | 2004-03-04 | 2006-05-30 | 삼성전자주식회사 | 메모리 시스템의 데이터 채널 초기화 방법 |
US7418540B2 (en) * | 2004-04-28 | 2008-08-26 | Intel Corporation | Memory controller with command queue look-ahead |
US7328317B2 (en) | 2004-10-21 | 2008-02-05 | International Business Machines Corporation | Memory controller and method for optimized read/modify/write performance |
US8316129B2 (en) | 2005-05-25 | 2012-11-20 | Microsoft Corporation | Data communication coordination with sequence numbers |
JP2007058646A (ja) | 2005-08-25 | 2007-03-08 | Hitachi Ltd | データ処理システム |
US7587625B2 (en) * | 2006-02-16 | 2009-09-08 | Intel Corporation | Memory replay mechanism |
JP4935182B2 (ja) | 2006-05-11 | 2012-05-23 | 富士ゼロックス株式会社 | コマンドキューイング制御装置、コマンドキューイングプログラム及びストレージシステム |
US8244975B2 (en) | 2006-06-30 | 2012-08-14 | Seagate Technology Llc | Command queue ordering by flipping active write zones |
US20080126641A1 (en) * | 2006-08-31 | 2008-05-29 | Irish John D | Methods and Apparatus for Combining Commands Prior to Issuing the Commands on a Bus |
US20080107275A1 (en) | 2006-11-08 | 2008-05-08 | Mehdi Asnaashari | Method and system for encryption of information stored in an external nonvolatile memory |
US7996599B2 (en) * | 2007-04-25 | 2011-08-09 | Apple Inc. | Command resequencing in memory operations |
-
2009
- 2009-01-09 US US12/351,206 patent/US8078848B2/en active Active
- 2009-12-30 CN CN200980156842.3A patent/CN102317928B/zh active Active
- 2009-12-30 JP JP2011545333A patent/JP5354404B2/ja active Active
- 2009-12-30 KR KR1020117018454A patent/KR101284440B1/ko active IP Right Grant
- 2009-12-30 WO PCT/US2009/006741 patent/WO2010080142A2/en active Application Filing
- 2009-12-30 EP EP09837729.4A patent/EP2377028B1/en active Active
- 2009-12-31 TW TW098146473A patent/TWI408556B/zh active
-
2011
- 2011-10-11 US US13/270,675 patent/US8966231B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05289818A (ja) * | 1992-04-08 | 1993-11-05 | Hitachi Ltd | ディスクアレイ制御方式 |
JPH06259198A (ja) * | 1993-03-09 | 1994-09-16 | Hitachi Ltd | ディスク装置システム |
JP2001290607A (ja) * | 2000-04-06 | 2001-10-19 | Matsushita Electric Ind Co Ltd | デバイスドライバのコマンドキューイング制御方法及びコンピュータシステム |
JP2003006135A (ja) * | 2001-06-22 | 2003-01-10 | Fujitsu Ltd | 入出力制御装置及び入出力制御方法並びに情報記憶システム |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130150A (ja) * | 2013-10-29 | 2015-07-16 | シーゲイト テクノロジー エルエルシー | メモリデバイスのための装置、メモリデバイスおよびメモリデバイスの制御のための方法 |
JP2022522444A (ja) * | 2019-05-05 | 2022-04-19 | 長江存儲科技有限責任公司 | シーケンス処理ユニットを備えたメモリ制御システム |
Also Published As
Publication number | Publication date |
---|---|
EP2377028A4 (en) | 2012-08-29 |
EP2377028B1 (en) | 2016-06-22 |
US8078848B2 (en) | 2011-12-13 |
CN102317928B (zh) | 2014-08-06 |
WO2010080142A2 (en) | 2010-07-15 |
TW201040733A (en) | 2010-11-16 |
CN102317928A (zh) | 2012-01-11 |
WO2010080142A3 (en) | 2010-09-23 |
KR101284440B1 (ko) | 2013-07-09 |
US8966231B2 (en) | 2015-02-24 |
US20120030452A1 (en) | 2012-02-02 |
JP5354404B2 (ja) | 2013-11-27 |
KR20110112420A (ko) | 2011-10-12 |
TWI408556B (zh) | 2013-09-11 |
EP2377028A2 (en) | 2011-10-19 |
US20100180105A1 (en) | 2010-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5354404B2 (ja) | コマンドの変更 | |
US10949091B2 (en) | Memory controllers, memory systems, solid state drives and methods for processing a number of commands | |
US8208322B2 (en) | Non-volatile memory control | |
US9135192B2 (en) | Memory system with command queue reordering | |
KR101560469B1 (ko) | 메모리 시스템 컨트롤러들을 포함하는 장치 및 관련 방법들 | |
TWI432965B (zh) | 具有複數個結構之記憶體系統及其操作方法 | |
US20090172264A1 (en) | System and method of integrating data accessing commands | |
JP2012513647A (ja) | 管理型不揮発性メモリのアドレスマッピングのためのアーキテクチャー | |
TWI479502B (zh) | 固態碟片控制器及其資料處理方法 | |
US20150254011A1 (en) | Memory system, memory controller and control method of non-volatile memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121114 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130218 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130624 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130624 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130723 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130815 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5354404 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |