JP2012512409A - 集積回路の試験のための装置およびそれを実施する方法 - Google Patents

集積回路の試験のための装置およびそれを実施する方法 Download PDF

Info

Publication number
JP2012512409A
JP2012512409A JP2011541545A JP2011541545A JP2012512409A JP 2012512409 A JP2012512409 A JP 2012512409A JP 2011541545 A JP2011541545 A JP 2011541545A JP 2011541545 A JP2011541545 A JP 2011541545A JP 2012512409 A JP2012512409 A JP 2012512409A
Authority
JP
Japan
Prior art keywords
integrated circuit
proton
mask
thickness
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011541545A
Other languages
English (en)
Other versions
JP5469677B2 (ja
Inventor
ミラー,フローラン
ウレルス,セシル
ブジェロル,アントニン
カリエル,ティエリー
アインス,パトリック
ハゾ,サミュエル
Original Assignee
ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス filed Critical ヨーロピアン・アエロノーティック・ディフェンス・アンド・スペース・カンパニー・イーデス・フランス
Publication of JP2012512409A publication Critical patent/JP2012512409A/ja
Application granted granted Critical
Publication of JP5469677B2 publication Critical patent/JP5469677B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2849Environmental or reliability testing, e.g. burn-in or validation tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明は集積回路(2)を試験する装置(1)に関するものであり、該装置は、試験される集積回路(2)を受ける台(3)を備えている。この台(3)は、集積回路(2)に電力を供給して作動させるための回路(4)と、試験中に集積回路(2)の機能を測定する回路(5)とを有している。本装置は、さらに、集積回路(2)に対して陽子(7)を照射する照射装置(6)を備え、厚さが変化しているマスク(8)が、集積回路(2)上の照射到達領域(9)と集積回路(2)の埋込領域(10)との間に介在していることを特徴とするものである。
【選択図】図5

Description

本発明は、集積回路の試験装置およびその実施方法に関するものである。本発明は、陽子の一次電離に関する電子部品の感度を明確にすることを可能にする装置に関し、その目的は、陽子のエネルギー調整に関連する問題の一部を克服することである。
最新技術では、大気、空間、あるいは地上といった自然放射線環境にいくらかの陽子が存在することが知られている。陽子は、電子部品の構成物質と相互作用し得る粒子である。陽子がこのように電子部品の構成物質と相互作用することによって故障を引き起こすことがあり、これは単一の粒子の通過により生じる場合“シングルイベント”と呼ばれる。
陽子と電子部品の構成物質との相互作用は、2つのメカニズムにより生じ、その危険性は粒子のエネルギー準位に依存する。
第1のメカニズムは、図1aに示すように、核相互作用によるものである。核相互作用では、ある確率で陽子が標的原子の核と相互作用し、これにより二次粒子の放出を誘発する。核と陽子の間での相互作用の可能性は比較的低いが、それでも、二次粒子の放出に起因する電離によりシングルイベントを引き起こすことがある。
第2のメカニズムは、図1bに示すように、クーロン反応によるものである。この場合、陽子は、クーロン相互作用により標的原子の電離を引き起こす可能性がある荷電粒子である。このメカニズムは、陽子が部品の構成物質に入るたびに生じる。しかしながら、単位長さにより生成される電荷量(電子的阻止能)は比較的低く、図2に示すように、シリコンの場合、0.055MeV近くのエネルギーのときに達成される最高値の程度である。電子的阻止能が最大となる位置は、当業者により“ブラッグピーク(Bragg peak)”として知られるものである。物質と相互作用する陽子のブラッグピークのエネルギー値は、標的の半導体材料に応じて変わる。以下、よく見られる陽子とシリコンの相互作用の場合のエネルギーおよび電子的阻止能の値を用いて、本発明の説明を行うが、しかしながら、本発明は、図2に提示したようなタイプの曲線を周知の入手可能なソフトウェアSRIM(www.srim.org)により得ることができるものであれば、その他あらゆる半導体材料に適用可能である。
図2は、そのようなシリコンの中での陽子の電子的阻止能を表す曲線である。この曲線は、シリコンの中での陽子のクーロン相互作用による、単位長さあたりのエネルギー損失を示している。ここで注目したいのは、曲線の最高点が0.055MeV辺りにあって、その電子的阻止能は0.538MeV/cm2/mgに相当しているということである。この曲線は、さらに、陽子のエネルギーが大きくなると陽子の電子的阻止能の値は急速に低下することを示している。
比較的最近の技術すなわち130nmを超える分解能のエッチングに到るまでは、陽子とシリコンの組み合わせによる相互作用で故障を引き起こすメカニズムは、核相互作用のみであった。しかしながら、シミュレーション目的だけではなく実証研究としても行われた最近の研究によって、IBMの65nm SOI(Silicon On Insulator)SRAMメモリ技術について得られた実験結果に示されているように、多くの集積部品において、陽子による直接電離のメカニズムによりシングルイベントが引き起こされ得ることが実証された。このシリコン・オン・インシュレータ(SOI)技術とは、半導体製造において使用される従来のシリコン基板に代えて、性能を高める目的でシリコン‐絶縁層を使用することを指している。
特に陽子が多い環境である何らかの空間領域における電子部品の場合だけでなく、大気中レベルの領域においても、部品の故障率に対する推定される影響は多大である。この問題の別の側面は、装甲構造の効果に関係している。実際に、陽子は、そのエネルギーの一部を、部品と相互作用するよりも前に失う。部品により検出される陽子のスペクトルは、公称スペクトルとは大きく異なる。電子部品の感応領域に達する前に通過する物質の厚さと種類によって、直接電離により故障を引き起こすことになる陽子の初期エネルギーレベルが大きく異なる。
図3は、アルミニウムの中を進む陽子の、そのエネルギーに応じた影響を示す概略図である。陽子がアルミニウムの中を10mm進み、シリコンの中を1mm進むと、これによって直接電離型の相互作用が引き起こされ、この相互作用は、陽子の初期エネルギーが50MeVに相当している場合は、感応領域において危険である可能性がある。陽子のエネルギーがそれより低い場合は、陽子は物質の内部で停止される。そのエネルギーが50MeVを超えている場合は、それによる直接電離は少ない。一方で、陽子が2mmのアルミニウムの中を通過するのみの場合があり、この場合、そのエネルギーが24MeV前後であると、危険性がより高いものと考えられる。
与えられた陽子環境に対して予想される故障数の定量化を可能とするためには、陽子の直接電離に関する先進技術の感度を評価する手段を持つことが重要である。しかしながら、そのような現象を生じさせるように調整されたエネルギーレベルを実験的に実現するのは難しいため、陽子の直接電離に関する電子部品の感度を評価することは難しい。
実際に、陽子の直接電離現象を確かに生じさせるためには、部品の感応領域に達したときに陽子が0.055MeV(これはシリコンの場合であり、他の半導体材料の場合は異なる値である)近くのエネルギーを持つことが可能であるように、エネルギーを十分な精度で調整する必要がある。“部品の感応領域”が意味しているのは、与えられた電荷が効率的に集められて、それによって部品の故障が引き起こされるような領域である。
陽子のそのような直接電離現象を研究することは、部品と陽子源との間にあるメタライズ層、ケース、空気層によって陽子エネルギーが変更されてしまうため、いっそう難しいものとなっている。
図4は、アルミニウム層の中での陽子の進行を、そのエネルギーの関数として表す曲線である。1MeVの入射陽子の場合、8μmのアルミニウム層によって、陽子のエネルギーは0.8MeV減少する。このため、部品においてその感応領域を入射陽子ビームから隔てているいくつかの層について、すなわちそれらの組成および厚さについての十分な情報がないと、最大限の電離を得るように陽子のエネルギーを調整することは難しい。
そこで、本発明は、このような問題を解決するため、陽子の一次電離に関する部品の感度の評価を可能とする集積回路試験装置を提案し、これにより入射エネルギーの選択に関連する問題を克服する。
本発明では、上記問題を解決するため、すなわち、有意量の陽子が0.055MeVのエネルギー(シリコンの場合のブラッグピークのエネルギー位置)を有して部品の感応領域に達することを確実にするため、厚さが均一でないマスクを感応領域と照射装置との間に介在させる。その最も薄い部分では、入射放射線の低エネルギー陽子が、有意な効果を有して部品に達する。最も厚い部分では、最高エネルギー陽子のみが、有意な効果を有して部品に達する。
そのようなマスクは、電子部品の外にあっても、あるいは電子部品の基板で構成されていても、どちらでもよい。
この目的のため、本発明の集積回路試験装置は、以下のものを備えている。
‐ 集積回路を受ける台であって、集積回路への電力供給および試験中の集積回路の機能の測定を可能にする構成部品を有する台。
‐ 集積回路に対して陽子を照射する照射装置。
本装置は、厚さが変化しているマスクを備え、これが、集積回路上の照射到達領域と集積回路の埋込領域との間に配置されていることを特徴としている。
本発明は、さらにつぎの特徴のうちの1つを備えている。
‐ マスクは、一次元あるいは二次元についての傾斜を有する傾斜形状のマスクである。
‐ 傾斜形状のマスクは、その局部の厚さを通過した後の感応領域レベルにある陽子の残存エネルギーが、この陽子と集積回路の半導体材料との相互作用に関するブラッグピークのエネルギー位置近くとなるような、少なくとも1つの厚さおよび/または1つのタイプを局部的に有している。
‐ 傾斜形状のマスクは、1つの箇所に、そこでの厚さによると、感応領域レベルでの陽子の残存エネルギーが、この陽子と集積回路の半導体材料との相互作用に関するブラッグピークのエネルギー位置を超えるような、1つの厚さを有しており、さらに別の箇所に、入射陽子のエネルギーが完全に吸収されるような、1つの厚さを有している。
‐ マスクは、集積回路上に追加される部分を用いて形成されるか、あるいは、集積回路自体の基板本体に形成される。
‐ 集積回路は、埋込領域に対応する前面側によって上記台の上に設置され、一方、基板に対応する裏面側は、埋込領域の反対側に配置されて、照射に向けられている。
‐ 照射装置は、陽子加速器を有している。
本発明は、さらに、集積回路の試験方法に関するものであり、該方法は以下の処理を含んでいる。
‐ 試験対象の集積回路を試験台の上に配置することにより、電源に接続して作動させる。
‐ 試験において、試験対象の集積回路が陽子の照射を受けるようにする。
‐ 厚さが変化しているマスクを、集積回路上の照射到達領域と集積回路の埋込領域との間に介在させる。
‐ 試験において、集積回路の機能を測定する。
本発明は、さらに次の処理のいずれか1つを含んでいる。
‐ 局所的故障を注入する装置の助けにより、試験対象の集積回路の感応領域のカートグラフィを明らかにする。
‐ 上記カートグラフィにより、集積回路における論理アドレスと、集積回路における地理的アドレスとの間の対応付けを提示する。
‐ 上記照射試験において集積回路の機能を測定することで、上記照射によって機能不全となった部分の論理アドレスを特定する。
‐ 上記照射により機能不全となった地理的場所を、カートグラフィの助けによって推定する。
‐ 上記照射により機能不全となった地理的場所における、マスクの厚さを測定する。
‐ 機能不全を生じさせた厚さが推定されたら、これによって、陽子の直接電離に対する感度を評価する。
本発明は、以下の説明を読むこと、および添付の図面を分析することで、よりよく理解されるであろう。これらは、単なる例示目的で提示されるもので、本発明を限定するものではない。図面は以下のものを示している。
図1a,1bは、シリコン内部での陽子の相互作用のメカニズムを示す概略図である。 図2は、シリコン内部での陽子の電子的阻止能を表す曲線である。(既述) 図3は、アルミニウムの中を進行する陽子の、そのエネルギーに応じた影響を示す概略図である。 図4は、アルミニウムの中での陽子の進行を、そのエネルギーの関数として表す曲線である。 図5は、本発明による試験装置の概略図である。 図6a,6bは、本発明によるマスクの類型を示す概略図である。 図7は、本発明によるマスクあるいは基板を機械的に薄化する手段を示す概略図である。 図8は、本発明によるマスクを示す概略図である。 図9は、SRAMメモリのビットの物理的位置と論理アドレスとの対応を示すレーザ・カートグラフィである。 図10は、本発明による方法の機能図である。
図5は、本発明による集積回路2の試験装置1の概略図である。集積回路2は、おおよそで拡大しているが、これは、一連の信頼性試験を受けるため、台3の上に取り付けられた電子部品である。この台3には、集積回路2に電力供給し作動させるための回路4が設けられている。台3には、さらに、試験中に集積回路2の機能を測定するための回路5が設けられている。
本装置1は、試験を実施するための照射装置6を備えており、これによって回路2は陽子7の照射を受ける。
しかしながら、放射を行う照射装置6によって、陽子7の直接電離現象を確かに生じさせるのは難しい。回路2に対して陽子7を照射する際には、部品の感応領域11に達したときに陽子7がブラッグピークのエネルギー位置(シリコンの場合、0.055MeV)に近いエネルギーを持つように、放出されるエネルギーを十分な精度で調整することが可能である必要がある。実際に、シリコン内部での陽子の電子的阻止能が最高となるのは、0.055MeV前後のときである。
この問題を解決するため、本発明は、厚さが変化しているマスク8を追加し、これを、回路2の照射到達領域と回路2の埋込領域10との間に介在させることを提案している。回路2は、埋込領域10に対応する前面側によって台3の上に設置されており、基板12に対応する裏面側9は、埋込領域の反対側にあって、照射に向けられている。上記埋込領域10は、回路2の機能領域であり、よって感応領域である。
試験を実施するため、回路2のパッケージは、裏面側9すなわち感応領域11の反対側で開いていることが好ましく、これによって、陽子が、その性質が不明であるメタライズ層ではなく、基板のみを通過するようにできる。
回路2は、パッケージの中に、例えばn型またはp型シリコンといった半導体材料でできた基板12を備えており、その中に、p型基板の場合はn型のウェル10、あるいはその逆のものが、埋め込まれている。基板12には、少なくとも1つの拡散領域13が設けられており、これはn型基板の場合はp型であり、あるいはその逆である。この基板12と同様に、ウェルにも拡散領域14が設けられており、これはウェルの種類に応じてn型またはp型である。このような構成により、電離効果に対して非常に高い感受性を示すダイオード、および/またはトランジスタ、および/またはサイリスタが生成され、これらは部品において電離効果に関する感応領域11を形成する。
本発明は、ここではシリコン技術部品の場合について説明するが、他の半導体材料のもの、中でもSiC型あるいはGaN型のものに適用することも十分に可能である。
本発明において、マスク8は傾斜形状をしており、図6aと6bにそれぞれ示すように、一次元あるいは二次元についての傾斜を有している。ここでは、マスクは重ねられるものとして示している。
本発明の好適な一実施形態においては、半導体材料の基板12を薄化することで、マスク8が形成される。この場合、基板の厚みを局部的に削ることで、マスクが得られる。薄化することは機械的に実現される。このとき斜めに薄化されることで、回路2の基板の表面に沿って基板の残りの厚さが変化する。このように機械的に薄化することが回路2の破壊につながることはなく、薄化する前と変わらず、同じレベルの電圧、周波数、温度で機能することが可能である。
図7は、集積回路2上に追加した部分に対して、あるいは集積回路2それ自体の基板12本体に対して、例えば研削工具といった工具15を用いてマスク8を形成するところを示している。マスク8あるいは基板12本体は、研削される間、くさび17,18を用いて斜面16の上に維持される。試験対象の集積回路2が小さいほど、斜面16の傾斜は険しくなる。目的は、適当な陽子照射のエネルギースペクトルに対応して変化する厚さを得ることである。(ブラッグピークのエネルギー位置に近いエネルギーを持つ陽子のみが伝わるあるいは生み出されるように)エネルギーEは大きい厚さMに対応しており、一方、同じ目的で、より低いエネルギーeはより小さい厚さmに対応している。部品の寸法に基づいて、厚さはMからmまで変化する。
図8は、薄化された後、試験対象の回路2上に追加される部分を示している。
例えば、回路2のいくつかの点において、前面と裏面で半導体材料がレーザービームを吸収できないか、あるいはほとんど吸収しない波長の反射を分析することにより、半導体材料の厚さが測定される。あるいは、部品の厚さをその断面の観測により光学的に測定したり、あるいは機械的に測定するなど、他の方法を実施してもよい。
照射された陽子が回路2に衝突すると、それらは、マスクあるいは傾斜基板の表面上での入射点に応じて、異なる厚さのシリコンを通過する。
本発明の実施形態の一例において、入射陽子が5MeVのエネルギーを持つとして、また、マスク8または基板12の縁部19での残存厚さH3が100μmに相当し、反対側縁部20での厚さH1が250μmに等しいとする。このとき、入射陽子7は感応領域11に達するまでシリコンのみを通過する。陽子7が縁部19に衝突すると、感応領域11での残存エネルギーは、およそ3MeVである。陽子7が縁部20に衝突すると、感応領域11に達する前に、その陽子のエネルギーはシリコン内で吸収される。
このように、シリコンが薄化されて傾斜形状になっている場合、このマスクあるいは傾斜基板は、例えば入射エネルギー5MeVの陽子7が局部の厚さを通過した後の残存エネルギーがブラッグピークのエネルギー位置すなわち0.055MeV近くとなるような、少なくとも1つの厚さおよび/または1つのタイプ(アルミニウム、鉄など)を局部的に有している。
マスク8あるいは傾斜基板は、1つの箇所に、そこでの陽子7の残存エネルギーが0.055MeVを超えるような1つの厚さを有しており、別の箇所に、陽子7のエネルギーが完全に吸収される1つの厚さを有している。すなわち、入射陽子の進行は、必ず基板の最も薄い縁部19の厚さと最も厚い縁部20の厚さとの間である。
照射装置6は、好ましくは、陽子7の加速器を有している。回路2に対して装置6を用いて行われる試験において、ある陽子衝突は、陽子の一次電離によって故障を引き起こす。その他の陽子衝突は、シリコンにおける陽子の核相互作用によって故障を生じる。
これら2種類の相互作用を区別するためには、事象の発生を検証することが必要である。例えば、メモリ領域の場合、シリコンを通過した後の陽子7のエネルギーが優先的一次電離領域にあるようなシリコンの残存厚さに対応しているセルは、他のセルよりも事象の発生がはるかに多い。
マスクを通過した後に、陽子は少し逸れる場合がある。このため、本発明の好適な実施形態においては、マスクは電子部品の極めて近くに配置される。(マスクが電子部品の基板により構成される場合は、既にこのようになっている。)
試験結果の正当性を立証し、さらに、誤りであると特定された各ビットについて、陽子7の実際のエネルギーを推定するため、部品のメモリ内での誤りビットの論理アドレスと、回路表面上でのその物理的位置との間の対応付けが必要であるが、これは故障注入ツールにより決定することが可能で、このとき特にレーザが用いられる。このようにして、回路2の感応領域11のレーザ・カートグラフィ(図9)が予め明確にされ、これによって、部品の各ビットの電荷注入を感応領域11に示すことが可能となる。回路の表面上での物理的位置を特定し、これをシリコンの残存厚さの測定値に関連付けることができる。このようにして、陽子ビームの下で観測された各誤りについて、レーザ・カートグラフィにより、その故障を引き起こした陽子のエネルギーにまでさかのぼることが可能である。これによって、陽子の一次電離により引き起こされる事象の割合を特定することが可能となる。このような論理/物理対応付けおよび厚さとの関連付けによる方法は、メモリやFPGAといった通常の論理セルの各構造に対して適用することができる。図9に示す例は、SRAMメモリに適用した場合であるが、これは、その他の部品へのこの方法の使用を制限するものではない。
論理/物理対応を決定するために他の方法を実施してもよく、例えば、粒子(重イオン、陽子)による故障注入法を用いたり、マイクロビームを用いたり、関心のある領域をシールドで区切ったり、あるいは故障の注入に電磁波を用いることも可能であり、さらには、部品メーカーから取得したデータを直接用いることもできる。
図10は、本発明による方法の機能図である。ある動作モードによると、一連の処理が次のように組織される。この図には予備処理21が示されており、この処理において、試験対象の集積回路2が試験台3の上に配置される。この回路は、予め薄化処理されたマスク8あるいは基板12と共に、台の上に配置される。厚さが変化している上記マスク8あるいは基板12は、集積回路2上の照射到達領域と集積回路2の埋込領域との間に配置される。集積回路2が台3の上に配置されたら、処理22の実行が可能となる。
処理22では、台3の助けにより、様々な電圧で、さらに場合によっては温度、周波数で、集積回路2に電力を供給し、作動させる。集積回路2が作動しない場合は、処理23が実行される。それ以外の場合は、処理24が実行される。
処理23では、回路2は機能しないため不合格とされる。そして、新しい回路2で処理21が繰り返される。
処理24では、集積回路2の試験中の機能が測定される。
処理25では、感応領域11の空間的位置とそれらの論理位置との対応付けデータが部品メーカーにより提供されるか、あるいは、故障注入手段により試験対象の集積回路の感応領域11のカートグラフィが明らかにされる。レーザを故障注入手段とすることができるが、これは、その取得のための唯一の手段ではない。上記カートグラフィによって、例えば部品のメモリの行と列の交点を表すl,cといった、集積回路における論理アドレスと、上記セルl,cの故障を引き起こした故障注入手段による衝撃点の、集積回路の表面上での位置の地理的アドレスx,yとの間の対応付けが提示される。そして、この対応付けを用いて、実際に陽子が感受される効果を伴って(論理アドレスl,cで)部品に衝突した場所(点x,y)を得る。この位置x,yは、それ自体、マスクのある厚さと関連している。
処理26では、試験対象の集積回路2は、試験において陽子の照射を受ける。この照射試験において集積回路の機能を測定することで、上記照射によって機能不全となった集積回路の機能部分を特定することが可能である。上記照射により機能不全となった地理的場所の地理的アドレスは、カートグラフィの助けによって、推定される。
処理27では、集積回路のいくつかの異なる箇所で、マスクの厚さを測定する。
処理25,26,27を実行すれば、処理28の実行が可能となる。
処理28では、機能不全を生じさせた厚さが推定され、これによって、陽子の直接電離に対する感度が評価される。

Claims (9)

  1. 集積回路(2)を裁量しかつ、前記集積回路への電力供給および試験中の前記集積回路の機能の測定を可能にする構成部品(4,5)を裁量した(3)と、
    前記集積回路(2)に対して陽子(7)を照射する照射装置(6)と、を備えた集積回路の試験裁量(1)であって、
    前記集積回路(2)上の照射到達領域(9)と前記集積回路(2)の埋込領域(10)との間に厚さが変化しているマスク(8)を介在させたことを特徴とする、装置。
  2. 前記マスクは、一次元あるいは二次元についての傾斜を有する傾斜形状のマスクであることを特徴とする、請求項1に記載の装置。
  3. 前記傾斜形状のマスクは、その局部の厚さを通過した後の感応領域(11)レベルにある陽子の残存エネルギーが、この陽子と前記集積回路の半導体材料との相互作用に関するブラッグピークのエネルギー位置近くとなるような、少なくとも1つの厚さおよび/または1つのタイプを局部的に有していることを特徴とする、請求項1または2に記載の装置。
  4. 前記傾斜形状のマスクは、1つの箇所に、そこでの厚さによると、感応領域(11)レベルでの陽子の残存エネルギーが、この陽子と前記集積回路の半導体材料との相互作用に関するブラッグピークのエネルギー位置を超えるような、1つの厚さを有しており、さらに別の箇所に、入射陽子のエネルギーが完全に吸収されるような、1つの厚さを有していることを特徴とする、請求項3に記載の装置。
  5. 前記マスクは、前記集積回路上に追加される部分を用いて形成されるか、あるいは、前記集積回路自体の基板本体(12)に形成されることを特徴とする、請求項1ないし4のいずれか1つに記載の装置。
  6. 前記集積回路は、前記埋込領域(10)に対応する前面側によって前記台の上に設置され、一方、前記基板に対応する裏面側は、前記埋込領域の反対側に配置されて、前記照射に向けられていることを特徴とする、請求項1ないし5のいずれか1つに記載の装置。
  7. 前記照射装置は、陽子加速器を有していることを特徴とする、請求項1ないし6のいずれか1つに記載の装置。
  8. 集積回路の試験方法であって、
    試験対象の集積回路(2)を試験台(3)の上に配置することにより、電源に接続して作動させるステップと、
    試験において、試験対象の前記集積回路が陽子(7)の照射を受けるステップと、
    厚さが変化しているマスク(8)を、前記集積回路上の照射到達領域(9)と前記集積回路の埋込領域(10)との間に介在させるステップと、
    試験において、前記集積回路の機能を測定するステップと、から成る方法。
  9. 局所的故障を注入する装置の助けにより、試験対象の前記集積回路の感応領域(11)のカートグラフィを明らかにし、
    前記カートグラフィにより、前記集積回路における論理アドレスと、前記集積回路における地理的アドレスとの間の対応付けを提示し、
    前記照射試験において前記集積回路の機能を測定することで、前記照射によって機能不全となった部分の論理アドレスを特定し、
    前記照射により機能不全となった地理的場所を、前記カートグラフィの助けによって推定し、
    前記照射により機能不全となった地理的場所における、前記マスクの厚さを測定し、
    機能不全を生じさせた厚さが推定されれば、これによって、陽子の直接電離に対する感度を評価する、請求項8に記載の方法。
JP2011541545A 2008-12-17 2009-12-02 集積回路の試験装置および試験方法 Expired - Fee Related JP5469677B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0858737 2008-12-17
FR0858737A FR2939964B1 (fr) 2008-12-17 2008-12-17 Dispositif de test de circuit integre et procede de mise en oeuvre
PCT/FR2009/052377 WO2010076448A1 (fr) 2008-12-17 2009-12-02 Dispositif de test de circuit integre et procede de mise en oeuvre

Publications (2)

Publication Number Publication Date
JP2012512409A true JP2012512409A (ja) 2012-05-31
JP5469677B2 JP5469677B2 (ja) 2014-04-16

Family

ID=41077983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011541545A Expired - Fee Related JP5469677B2 (ja) 2008-12-17 2009-12-02 集積回路の試験装置および試験方法

Country Status (8)

Country Link
US (1) US8338803B2 (ja)
EP (1) EP2359155B1 (ja)
JP (1) JP5469677B2 (ja)
CN (1) CN102257398B (ja)
ES (1) ES2395644T3 (ja)
FR (1) FR2939964B1 (ja)
IL (1) IL213536A (ja)
WO (1) WO2010076448A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130325459A1 (en) * 2012-05-31 2013-12-05 Royce A. Levien Speech recognition adaptation systems based on adaptation data
FR3046246B1 (fr) * 2015-12-24 2019-03-29 Airbus Group Sas Dispositif et procede de test d'un systeme electronique
RU2758528C1 (ru) * 2020-10-20 2021-10-29 федеральное государственное бюджетное образовательное учреждение высшего образования "Белгородский государственный технологический университет им. В.Г. Шухова" Способ проведения космического эксперимента по оценке радиационно-защитных свойств материалов в условиях длительного орбитального полёта
CN114460440B (zh) * 2022-01-26 2023-09-12 中国科学院近代物理研究所 一种集成电路单粒子效应定位系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60501424A (ja) * 1983-05-25 1985-08-29 パウ ルイ 集積回路又はプリント回路のような電気的装置の検査方法
JPS62280700A (ja) * 1986-05-30 1987-12-05 株式会社日立製作所 放射線耐量測定装置
JP2008173298A (ja) * 2007-01-18 2008-07-31 National Cancer Center-Japan 荷電粒子線照射装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850145A (en) * 1996-09-09 1998-12-15 Hewlett-Packard Co. Apparatus and method for soft error comparison testing
US20040082138A1 (en) * 2002-10-23 2004-04-29 Lin Wen-Chin Method and preparing a mask for high energy particle bombardment
US7492018B2 (en) * 2004-09-17 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Isolating substrate noise by forming semi-insulating regions
US7397904B2 (en) * 2005-05-11 2008-07-08 Varian Medical Systems Technologies, Inc. Asymmetric flattening filter for x-ray device
FR2900242B1 (fr) * 2006-04-19 2008-08-22 Aeds Ccr Procede et dispositif de caracterisation de la sensibilite aux interactions energetiques dans un composant electronique
FR2939968B1 (fr) * 2008-12-17 2013-06-07 Eads Europ Aeronautic Defence Generateur electrique excite par rayonnements cosmiques.
US20100163756A1 (en) * 2008-12-31 2010-07-01 Custom Test Systems, Llc. Single event upset (SEU) testing system and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60501424A (ja) * 1983-05-25 1985-08-29 パウ ルイ 集積回路又はプリント回路のような電気的装置の検査方法
JPS62280700A (ja) * 1986-05-30 1987-12-05 株式会社日立製作所 放射線耐量測定装置
JP2008173298A (ja) * 2007-01-18 2008-07-31 National Cancer Center-Japan 荷電粒子線照射装置

Also Published As

Publication number Publication date
CN102257398B (zh) 2014-04-23
EP2359155B1 (fr) 2012-09-19
JP5469677B2 (ja) 2014-04-16
FR2939964B1 (fr) 2010-12-10
ES2395644T3 (es) 2013-02-14
US20120001088A1 (en) 2012-01-05
FR2939964A1 (fr) 2010-06-18
CN102257398A (zh) 2011-11-23
US8338803B2 (en) 2012-12-25
WO2010076448A1 (fr) 2010-07-08
IL213536A0 (en) 2011-07-31
IL213536A (en) 2015-11-30
EP2359155A1 (fr) 2011-08-24

Similar Documents

Publication Publication Date Title
Schwank et al. Radiation hardness assurance testing of microelectronic devices and integrated circuits: Radiation environments, physical mechanisms, and foundations for hardness assurance
Titus An updated perspective of single event gate rupture and single event burnout in power MOSFETs
Buchner et al. Pulsed-laser testing for single-event effects investigations
Schwank et al. Radiation hardness assurance testing of microelectronic devices and integrated circuits: Test guideline for proton and heavy ion single-event effects
Dodds et al. Hardness assurance for proton direct ionization-induced SEEs using a high-energy proton beam
JP5469677B2 (ja) 集積回路の試験装置および試験方法
McMorrow et al. Laser-induced latchup screening and mitigation in CMOS devices
Schwank et al. Effects of angle of incidence on proton and neutron-induced single-event latchup
Dodds et al. SEL-sensitive area mapping and the effects of reflection and diffraction from metal lines on laser SEE testing
Miller et al. Characterization of single-event burnout in power MOSFET using backside laser testing
Heidel et al. Single-event-upset critical charge measurements and modeling of 65 nm silicon-on-insulator latches and memory cells
Horn et al. Nuclear microprobe imaging of single-event upsets
Cardoza et al. Single event transients induced by picosecond pulsed X-ray absorption in III–V heterojunction transistors
Shaneyfelt et al. Total ionizing dose and single event effects hardness assurance qualification issues for microelectronics
Artola et al. Analysis of Angular Dependence of Single-Event Latchup Sensitivity for Heavy-Ion Irradiations of ${\hbox {0.18-}}\mu\hbox {m} $ CMOS Technology
Gouker et al. Radiation effects in 3D integrated SOI SRAM circuits
Zhang et al. Investigation of threshold ion range for accurate single event upset measurements in both SOI and bulk technologies
Luu et al. SEB characterization of commercial power MOSFETs with backside laser and heavy ions of different ranges
US8378696B2 (en) Method for characterizing the sensitivity of an electronic component to energetic interactions
Gadlage et al. Alpha-particle and focused-ion-beam-induced single-event transient measurements in a bulk 65-nm CMOS technology
JP4991843B2 (ja) 電子コンポーネントにおけるエネルギー相互作用に対する感度の特徴づけのプロセスおよび装置
Schwank et al. Comparison of single and two-photon absorption for laser characterization of single-event upsets in SOI SRAMs
Roche et al. Application of a pulsed laser to identify a single-event latchup precursor
McMorrow et al. Pulsed-Laser Single-Event Effects (PL SEE) Testing-A Practical Desk Reference
Perdu Failure analysis on space electronics: Best practices, challenges and trends

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131113

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140131

R150 Certificate of patent or registration of utility model

Ref document number: 5469677

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees