JP2012503873A - 並列確率的組織化の実施方法 - Google Patents

並列確率的組織化の実施方法 Download PDF

Info

Publication number
JP2012503873A
JP2012503873A JP2011528348A JP2011528348A JP2012503873A JP 2012503873 A JP2012503873 A JP 2012503873A JP 2011528348 A JP2011528348 A JP 2011528348A JP 2011528348 A JP2011528348 A JP 2011528348A JP 2012503873 A JP2012503873 A JP 2012503873A
Authority
JP
Japan
Prior art keywords
chip
space
liquid
substrate
hydrophobic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011528348A
Other languages
English (en)
Inventor
マッシモ・マスラニェーリ
キャロライン・ウィーラン
ウーテル・ライトーレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Katholieke Universiteit Leuven
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Katholieke Universiteit Leuven, Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Katholieke Universiteit Leuven
Publication of JP2012503873A publication Critical patent/JP2012503873A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Apparatus Associated With Microorganisms And Enzymes (AREA)
  • Micromachines (AREA)
  • Automatic Analysis And Handling Materials Therefor (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

第１液体中での並列確率的組織化によって、少なくとも２つのチップを同時に基板上で位置決めする方法であって、チップは第１液体内で基板上の目標サイトに方向付けられ、目標サイトは第２液体で覆われており、第２液体および第１液体は非混合性であり、チップは第１液体を引き付けて、各チップにおいて、所定の表面が、第２液体によって選択的に引き付けられ、または第１液体を引き付けるように選択または処理される。

Description

本発明は、マイクロシステム、並列確率的組織化（ＰＳＡ: Parallel Stochastic Assembly）および３Ｄエレクトロニクス集積のハイブリッド組織化の分野に関する。
現在、フリップチップが、異種エレクトロニクスシステムを構築するために使用される最もありふれた技術である。それは、システムの個々のコンポーネント（即ち、デバイス、以下ではチップや部品と同等に称している）を機械的に拾い上げること、これらをシステム内の最終場所（例えば、共通のプレーナ基板の上）へ移動させること、最後に、これらを適切な場所に機械的または電気的に結合させることを含む。
デバイスの小型化および改善された組織化スループットの観点では、こうした技術は、幾つかの問題を提示する。それは、逐次的(serial)であり、閉ループ外部制御を必要とし、ハンドリングツールと関連部品との直接コンタクトを必要とする。
流体介在型の並列確率的組織化（毛細管推進の自己組織化としても知られている）が、フリップチップに対して有望な代替品であり、その現れた不具合を克服する可能性がある。本質的に、それは基板をテンプレートとして利用し、部品を組織化し、これらを正しい配置へ駆動する。組織化は、液体環境中で生じ、個々の部品の直接ハンドリングを回避しつつ、並列処理が可能である。
論文（A. K. Verma, M. A. Hadley, H.-J.J. Yeh,J. S. Smith, "Fluidic self-assembly of silicon microstructures", Proceedings of 45th Electronic Components and Technology Conference, (1995), 1263-1268.）では、プレーナ基板へエッチングされた空洞を利用しており、流体媒体中で基板の上に広がる際、その３次元形状により相補的形状のチップがその場所と整合し、選択的に嵌合できる（重力による推進）。論文（S. A. Stauth and B. A. Parviz, "Self-assembled single-crystal silicon circuits on plastic", PNAS vol. 103, p. 13922-13927 (2006)）では、基板の上方に厚いレジスト層に実現され、部品配置のための溝の使用は、これらの結合のための溶融はんだの毛細管力の使用と組み合わされる。
論文（U. Srinivasan, D. Liepmann and R. T. Howe, "Microstructure to substrate self-assembly using capillary forces", IEEE JMEMS vol. 10, p. 17-21 (2001)）および論文（K. L. Scott et al., "High-performance inductors using capillary based self-assembly", IEEE JMEMS vol.13, p. 300-309 (2004)）では、２次元形状マッチングおよびチップ・セルフアライメントのための毛細管力を使用している。親水性のプレーナ基板が、疎水性となるように処理された（例えば、自己組織性(self-assembling)の単分子層を付与することによって）、意図的に設計した結合サイトを用いて、リソグラフを用いてパターン化される。組織化すべきチップは、これらの機能面（即ち、電気接続に触れる面）が疎水性となり、残りの面が親水性となるように同様に処理される。組織化プロセスの際、基板上での結合サイトは、薄い疎水性液膜を用いて選択的に塗布され、続いてホスト水性液中に浸漬する。これは、疎水性膜とホスト液との間の界面が高エネルギーになる必要があるために要求される。そして、組織化すべきチップは、基板に向かうことになる。結合サイトでの疎水性膜とチップの疎水性面とのコンタクトの際、系の（界面）エネルギーが低下し、このエネルギー最小化（毛管現象）がチップに作用して、これらと下地の結合サイトとのアライメントを促進する。達成できるアライメントの性能および精度は、幾つかのパラメータ、主としてサイトおよびチップの設計、流体界面のエネルギー、該サイトに堆積した疎水性膜の体積に依存する。
先行技術に係る流体組織化技術では、ホスト水性液（典型的には水）と疎水性液（典型的には炭化水素オイルまたはポリマー）との間の界面エネルギーを使用して、チップの組織化を促進している。他方、チップ自体は、疎水性としたこれらの機能面を有し、これらもまた、組織化の時点でホスト液に浸漬される。
チップが基板に向けて配送される経路(way)および、これらがそれを横断して結合サイトを探す経路に依存して、これらが接近する可能性は高い。水性液に浸漬した疎水性表面は、いわゆる疎水性相互作用を受け、これは表面を密接なコンタクトに引き寄せる傾向がある。これはチップを互いにくっつけるという効果を有することが判る。こうした相互結合がペア(pairwise)となることが多く、チップの機能面を含み、これは露出から隠れる。相互作用力は比較的高く、実際にはいったんチップがくっつくと、低い表面張力の流体中に浸漬しない限り、これらは離脱することができない［図１に示す］（こうした組織化のための流体の使用は、組織化自体を促進する力を減少させる）。その結果、これらは組織化の目的で使用できない。
さらに、ホスト液中に偶然に生成され得る泡が、チップの疎水性表面と容易に相互作用することがあり、この結果、２つ以上のチップを含む凝集を形成することがある。それは、これらの２Ｄ組織化プロセスにおいて不要な効果を構成する。こうした妨害の主な結果は、明らかにプロセス歩留まりの低下である。配送中にくっついたチップは、アセンブリとして使用できず、あるいは、次の組織化ステップで使用するために再利用できない。同じように、チップのある部分が相互接着に関わることがあるため、基板上に完全なアセンブリを達成するために要求されるチップの量は、理想より多くする必要があり、これは、該プロセスの効率を低下させる。プロセスはまた、泡形成に対して敏感である。
本開示の目的は、少なくとも２つのチップを、基板の目標サイトに位置決めするための装置および方法を提供することであり、２つ又はそれ以上のチップのうちの１つが目標サイトの１つと接触する前に、少なくとも２つのチップのうちの２つ又はそれ以上が、受容部(recipient)内に同時に存在するように、受容部において導入が行われる。
上記目的は、毛管現象で推進される流体自己組織化プロセスでの使用のための方法、チップ、および少なくとも２つのチップを基板上で位置決めするためのシステムによって達成される。
第１態様において、本開示は、少なくとも２つのチップ（１）を基板上に存在する目標サイトに位置決めする方法に関するものであり、少なくとも２つのチップを受容部に導入するステップを含み、２つ又はそれ以上のチップのうちの１つが目標サイトの１つと接触する前に、少なくとも２つのチップのうちの２つ又はそれ以上が、受容部内に同時に存在するように導入が行われる。
第１態様の一実施形態において、本開示は、第１液体中での並列確率的組織化によって、少なくとも２つのチップ（即ち、ダイ(die)）を同時に基板上で位置決めする方法に関するものであり、チップは第１液体内で基板上の目標サイトに方向付けられ、目標サイトは第２液体で覆われており、第２液体および第１液体は非混合性であり、チップは第１液体を引き付けて、各チップにおいて、所定の表面が、第２液体によって選択的に引き付けられ、または第１液体を引き付けるように選択または処理される。例えば、所定の表面は、１つ又はそれ以上の化学的及び／又は物理的な刺激の存在の関数でその極性を変化させることが可能であり、これにより１つ又はそれ以上のこうした刺激の存在（または不在）下で第２液体によって引き付られ、１つ又はそれ以上のこうした刺激の存在（または不在）下で第１液体を引き付けるように選択または処理される。
第１態様の実施形態では、所定の表面は、選択的に引き付けられる第２液体と接触する場合、第１液体をはじくことを開始してもよい。
第１態様の実施形態では、第１液体および第２液体は、極性の性質および非極性の性質をそれぞれ有してもよく、あるいは、非極性および極性の性質をそれぞれ有してもよい。
第１態様の実施形態では、第１液体は、水を含んでもよく、または実質的に水からなり、または水からなるものでもよい。
第１態様の実施形態では、第１液体は、グリセロールまたはエチレンアルコールをさらに含んでもよい。
第１態様の実施形態では、第２液体は、フルオロカーボンオイルまたは炭化水素オイルまたは疎水性ポリマーを含んでもよい。
第１態様の実施形態では、はじくことは、疎水性の性質を有することと対応してもよく、引き付けは、親水性の性質を有することと対応してもよい。
第１態様の実施形態では、所定の表面は、チップの第１主要面でもよい。
第１態様の実施形態では、チップの所定表面は、電気的相互接続を含む表面、例えば、配線（ＢＥＯＬ）を含むチップの側面でもよい。
第１態様の実施形態では、チップは、シリコンチップでもよい。上述のように、機能面は化学処理が可能であり、他の側面は第１液体（例えば、親水性）を引きつけるものであれば、これらは何れの材料でもよい。従って、シリコンは、可能性のある材料のうちの１つに過ぎない。第１態様の実施形態では、チップの所定の主要面は、カテナン(catenane)、ロタキサン(rotaxane)、ナノミル(nanomill)、および他のスイッチング分子モータおよび巨大分子(macromolecule)を含んでもよい。
第１態様の実施形態では、カテナンは、自己組織化単分子膜（ＳＡＭ: Self-assembling monolayer）を用いて所定の表面に付着できる。
第１態様の実施形態では、ＳＡＭは、５００℃未満、４００℃未満、３００℃未満、２００℃未満、１００℃未満または５０℃未満、または室温（約２５℃）、または室温未満の温度で安定になり得る。
第１態様の実施形態では、所定の表面は、第２液体と接触した場合に第２液体に溶解する薄い第１液体引きつけ層を含んでもよい。
第１態様の実施形態では、チップの目標サイトおよび第１主要面は、チップが基板上で自動的に配向するようにパターン化してもよい。
第１態様の実施形態では、少なくとも１つの目標サイト（５）は、導入したチップ（１）の少なくとも１つのサイズおよび形状に対応したサイズおよび形状を有してもよく、及び／又は、導入したチップ（１）の少なくとも１つに存在するパターンに対応したパターンを有し、少なくとも１つの目標サイトにおいて、導入したチップ（１）の少なくとも１つの一定の配向を好むようになる。
第１態様の実施形態では、受容部(recipient)は、第１空間（１０）および第２空間（１１）を備えることができ、第１空間は、基板（６）に対して第２空間よりも相対的に接近しており、第１空間（１０）または第２空間は、請求項１に従ってチップの極性を切り替えるための第１光を用いて照射されるとともに、第２空間（１１）または第１空間は、第１空間（１０）よりも照射されず、あるいは光で照射されず、あるいは第１光によって生じた極性切替えを反転させるための第２光を用いて照射される。
第１態様の実施形態では、温度勾配が受容部において存在してもよく、その結果、基板（６）に近い温度は、基板（６）から遠い温度とは異なっている。
第１態様の実施形態では、該方法は、第１液体から基板（６）およびチップ（１）を除去するステップをさらに含んでもよい。
第１態様の実施形態では、該方法は、基板（６）を加熱するステップをさらに含んでもよく、これによりチップ（１）および基板（６）での電気コンタクトの繊細なアライメントを生じさせ、こうした電気コンタクトの結合を生じさせて、チップ（１）と基板（６）との間の電気相互接続を得る。
第１態様の実施形態では、該方法は、第１液体から基板およびチップを除去するステップをさらに含んでもよい。
上記に係る方法が、基板を加熱し、これによりチップおよび基板での電気コンタクトの繊細なアライメントを生じさせ、こうした電気コンタクトの結合を生じさせて、チップと基板との間の電気相互接続になることさらに含む。
第２態様において、本開示は、毛細管推進の流体自己組織化プロセスで使用されるチップ（１）に関するものであり、少なくとも１つの外表面（２）を備え、外表面（２）の少なくとも一部は、１つ又はそれ以上の化学的及び／又は物理的な刺激の存在の関数で、その極性を変化させることが可能である。
第２態様の実施形態では、極性の変化は、親水性から疎水性、あるいは疎水性から親水性の切り替えでもよい。少なくとも１つの化学的刺激は、表面（２）の一部と接触する液媒体の極性でもよく、表面の一部は、親水性液体と接触した場合の親水性と、疎水性液体（３）と接触した場合の疎水性との間で切り替え可能である。少なくとも１つの物理的刺激は、所定の波長範囲内の光、あるいは所定の温度範囲の温度でもよい。さらに、１つ又はそれ以上の化学的及び／又は物理的な刺激の存在の関数での極性変化は、可逆的でもよい。
第２態様の実施形態では、表面（２）は、対応するコンタクトを含む基板（６）と相互接続するための電気コンタクトを備えてもよい。
第２態様の更なる実施形態では、表面（２）の一部は、それと結合したカテナンを有してもよく、親水性の性質は、カテナンの少なくとも１つの親水性大員環(macrocycle)によって供与してもよく、疎水性の性質は、カテナンの少なくとも１つの疎水性大員環によって供与してもよい。表面（２）の一部は、それと結合したカテナンを有することができ、親水性の性質は、カテナンの少なくとも１つの両親媒性大員環の少なくとも１つの親水性セクションによって供与してもよく、疎水性の性質は、カテナンの少なくとも１つの両親媒性大員環の少なくとも１つの疎水性セクションによって供与してもよい。カテナンは、自己組織性単分子層を用いて表面（２）の一部に付着してもよい。カテナンはまた、表面（２）の一部と共有結合してもよい。
第２態様の更なる実施形態では、表面（２）の一部は、より低い臨界溶解温度を有するポリマーと結合してもよい。こうしたポリマーは、Ｎ−アルキルアクリルアミドまたはＮ−アルキルメタクリルアミドのポリマーまたはコポリマーであり、好ましくはポリ（Ｎ−イソプロピルアクリルアミド）である。
第２態様の更なる実施形態では、チップは、シリコンチップである。
第３態様において、本開示は、少なくとも２つのチップ（１）を基板（６）上で位置決めするためのシステムに関するものであり、該システムは、第１空間（１０）および第２空間（１１）を有する受容部（７）を備え、第１空間（１０）は、受容部（７）の底部（８）に対して第２空間（１１）よりも相対的に接近しており、該システムは、第１物理的刺激を第１空間または第２空間に印加するとともに、第２空間または第１空間はそれぞれ第１刺激に曝さないか、あるいは第１刺激にはあまり曝さないか、あるいは第１刺激とは異なる第２刺激に曝すようにする手段をさらに備える。
第３態様の実施形態では、該手段は、第１光を用いて第１空間（１０）または第２空間を照射するとともに、第２空間（１１）または第１空間を第１光を用いて第１空間（１０）よりもあまり照射しない、あるいは第１光とは異なる第２光を用いて照射するように適合した第１光源（９）を備えてもよい。
第３態様の更なる実施形態では、該システムは、受容部の第１空間を第１の波長範囲で照射するための手段、及び／又は、他の波長範囲で受容部の第２空間を受容部の第２空間を照射するための手段、及び／又は、受容部の第１空間または第２空間を冷却するための手段、及び／又は、受容部の第２空間または第１空間を加熱するための手段をそれぞれ備えてもよい。
本開示の特定および好ましい態様が、添付の独立請求項および従属請求項に記述されている。従属請求項からの特徴は、独立請求項の特徴および他の従属請求項の特徴と組み合わせてもよく、適切であって、請求項に明示的に記述されたものだけでない。
この分野では装置の一定の改善、変化、進化があるが、本概念は、先行例からの脱却を含む実質的に新しく新規な改善を提示するものと考えられ、その結果、より効率的で安定した信頼性のあるこの種の装置が提供される。
本開示の上記および他の特性、特徴および利点は、本開示の原理を例として図示する添付図面と関連した下記の詳細な説明から明らかになるであろう。この説明は例示のためだけであり、本開示の範囲を限定するものでない。下記の参照図面は、添付図面を参照している。
本開示の実施形態に係るチップおよび方法を示す。 本開示の実施形態に係るシステムを示す。 本開示の実施形態に係る他のシステムを示す。 本開示の実施形態に係るさらに他のシステムを示す。
本開示は、特定の実施形態について一定の図面を参照しながら説明するが、本開示はこれらに限定されず、請求項によってのみ限定される。記載した図面は概略的なものに過ぎず、非限定的である。図面において、幾つかの要素のサイズは、説明目的のため、誇張してスケールどおり描いていないことがある。
さらに、説明および請求項での用語「第１」「第２」「第３」などは、類似の要素を区別するための使用しており、必ずしも連続した順または時間順を記述するためではない。こうして用いた用語は、適切な状況下で交換可能であり、本発明の実施形態は、ここで説明したり図示したものとは別の順番で動作可能であると理解すべきである。
さらに、説明および請求項での用語「上(top)」、「下(bottom)」、「の上に(over)」、「の下に(under)」等は、説明目的で使用しており、必ずしも相対的な位置を記述するために用いていない。こうして用いた用語は、適切な状況下で交換可能であって、ここで説明した実施形態がここで説明または図示した以外の他の向きで動作可能であると理解すべきである。
極性または非極性（無極性）である実在物、例えば、溶媒および層の間で区別する際に用いられる極性の大まかな基準は、本開示内容を開示する場合、誘電率である。例えば、１５未満の誘電率を持つ溶媒は、一般に、非極性（無極性）と考えられる。他のより具体的な極性の基準は下記のものである。グルンワルド(Grunwald)ウィンシュタイン(Winstein)のｍＹスケールは、化学反応の際、溶質の正の電荷の集積に対する溶媒の影響の観点で極性を測定する。コソワー(Kosower)のＺスケール（文献：Kosower, E.M. "An introduction to Physical Organic Chemistry" Wiley: New York, 1969 p. 293）は、塩、通常はヨウ化ピリジニウムまたはピリジニウム双性イオンのＵＶ吸収最大値に対する溶媒の影響の観点で極性を測定する。ドナー数およびドナー・アクセプタ・スケール（文献：Gutmann, V. (1976). "Solvent effects on the reactivities of organometallic compounds". Coord. Chem. Rev. 18: 225）は、ある溶媒が、強いルイス酸または強いルイス塩基などの特定の物質とどのように相互作用するかの観点で極性を測定する。
本開示の第１態様の実施形態では、第１流体中の並列確率的組織化(parallel stochastic assembly)によって、少なくとも２つのチップを同時にまたは接近した連続で基板上で位置決めするための方法が開示され、チップは、第１流体内で基板上の目標サイトに方向付けられ、目標サイトは第２流体で覆われており、第２流体および第１流体は非混合性であり、チップは第１流体を引き付けて、各チップにおいて、所定の表面が、第２流体によって選択的に引き付けられ、または第１流体を引き付けるように選択または処理される。「接近した連続で」とは、２つ又はそれ以上のチップのうちの１つが目標サイトの１つと接触する前に、少なくとも２つのチップの２つ又はそれ以上が受容部内に同時に存在することを意味する。
特定の実施形態では、所定の表面は、選択的に引き付けられる第２流体と接触する場合、第１流体をはじくことを開始する。
第１流体および第２流体は、極性の性質および非極性の性質をそれぞれ有してもよく、あるいは、非極性および極性の性質をそれぞれ有してもよい。
一実施形態では、第１流体は、水を含んでもよく、または実質的に水からなり、あるいは水からなるものでもよい。それは、他の成分または添加物、例えば、グリセロールまたはエチレングリコールなどをさらに含んでもよい。
第２流体は、好ましくは、炭化水素などの疎水性流体であり、それは、好ましくは炭化水素オイルまたは疎水性ポリマーを含む。それは、これらの材料から成るものでもよく、更なる成分を含んでもよい。
はじく性質および引きつける性質は、第１流体が水を含みまたは水からなる本開示に係る実施形態において、疎水性の性質および親水性の性質をそれぞれ有するものとして理解できる。
ある実施形態では、所定の表面は、チップの第１主要面である。この表面は、電気的相互接続を含む表面、例えば、配線（ＢＥＯＬ）を含むチップの側面でもよい。
チップは、シリコンチップでもよい。上述のように、機能面は化学処理が可能であり、あるいはその表面が適切な性質を提供し、他の側面は第１流体（例えば、水などの親水性流体）を引きつけるものであれば、これらは何れの材料でもよい。
基板は、酸化シリコン基板でもよく、または、前回の処理ステップによって存在し、第１流体をはじいて第２流体を選択的に引きつける結合サイトが存在し、あるいは意図的にパターン化され、第１流体を引きつけ第２流体をはじくエリアによって分離されているような任意の基板でもよい。これは、例えば、ポリマーでコートされ、結合サイトを選択したエリアで露出させるようにパターン化され、例えば、酸素プラズマを用いて処理し、その親水性を改善するようにした基板を含み、結合サイトをパターン化する（例えば、金属層の堆積、または疎水性ポリマーの堆積によって）ために更なる処理が実施可能であるような、任意の酸化物または酸化した基板を含む。
本開示に係るある実施形態では、チップの所定の主要面は、カテナンを含む。カテナンは、好ましくは、自己組織化単分子膜（ＳＡＭ）を用いて所定の表面に付着する。これは、例えば、先行技術によって実施できる。
ある実施形態によれば、ＳＡＭは、室温（約２５℃）未満から約５００℃未満に達する範囲の温度で安定している。これらは、範囲［室温，約５００℃］の範囲内、または［０℃，約５００℃］の範囲内で安定になれる。それは、５００℃未満、４００℃未満、３００℃未満、２００℃未満、１００℃未満または５０℃未満、または室温（約２５℃）、または室温未満で安定になり得る。
代替の実施形態は、例えば、アクリル酸と共重合した場合、ポリ（Ｎ−イソプロピルアクリルアミド）（ｐＮＩＰＡＡＭ）の濡れ性の活用に関する。こうした処理により、ミクロゲルは、局所的な化学環境のｐＨに従って疎水性から親水性へ切り替えることが可能になる。ミクロゲルは、チップの機能面に塗布してもよく、液体環境の変化（水から炭化水素へ、または逆も同様）に従って、濡れ性を変化（疎水性から親水性へ、または逆も同様）させることができる。
上記の何れかによる方法では、所定の表面は、第２流体と接触した場合に第２流体に溶解する薄い第１流体引きつけ層を含む。
前述の実施形態は、チップが基板上で自動的に配向するように、目標サイトおよびチップの第１主要面がパターン化されているプロセスで使用可能である。こうしたセルフアライメントおよび自己配向の方法が、チップの第１主要面および、結合サイトにコートされた第２流体の接触時に生ずる界面エネルギーの最小化によって促進される。こうした方法の精度および全体性能は、結合サイトとチップの第１主要面との間の２Ｄパターンの幾何学的マッチングの詳細に依存し、流体界面と関連したエネルギーおよび第２流体の体積に依存する。チップの第１主要面に関して、上述した方法で全体的に処理する必要はなく、この処理は、電気接続を含む特定エリアにのみ延長する必要があり、これは、実際には基板上の目標結合サイトによって描かれる幾何パターンと整合する。このエリアが表面全体と一致しない場合、残りの部分は、チップ側面の残りと同じ性質を有することができる。
これらのプロセスは、基板およびチップを第１流体から除去し、異なる環境、例えば、空気中に置くことをさらに含んでもよい。これらは、基板を加熱することをさらに含んでもよく、これによりチップおよび基板での電気コンタクトの繊細なアライメントを生じさせ、こうした電気コンタクトの結合を生じさせて、チップと基板との間の電気相互接続になる。
本開示の実施形態によれば、流体は、液体でもよい。後述する第１流体は第１液体でもよく、後述する第２流体は第２液体でもよい。
本開示の実施形態によれば、チップは、例えば、局所的な化学環境及び／又は物理的刺激の存在に従って、これらの表面性質を適合させることが可能になる。実際、チップは、互いに反発可能であるとともに、水性ホスト液によって完全に包囲すべきであり、同時に、これらは、基板の結合サイトに堆積した疎水性膜に向けて選択的で強い親和力を示すことが可能である。
この結果は、種々の方法で達成できる。一実施形態は、下記のようなもの、即ち、疎水性面を有するチップを、サイトの疎水性コーティングと接触した場合のみ除去され、例えば、溶解する薄い親水性層で覆うことでもよい。チップは、水性流体中では相互の吸引を回避し、必要な場所で結合するであろう。
他の実施形態では、チップの機能面は、局所的な化学環境に従って可逆的に切り替わる特性を持つ適切な表面化学を付与してもよい。即ち、チップの機能面は、水性流体中では親水性の性質を示し、疎水性流体と接触した場合は疎水性を示す。切り替わる性質を持つこうした表面化学は、例えば、カテナンによって提供される。カテナンという名前は、広い分類のリング形状の巨大分子(macromolecule)を指し、互いに機械的に（化学的でない）結合した大員環(macrocycle)とも称され、一緒に連結しつつ、空間運動の自由度を維持している。本目的では、（少なくとも）２つの大員環で構成されたカテナンを必要とし、一方は親水性の性質を有し、他方は疎水性の性質を有する。分子エレクトロニクスでの使用可能性のため、カテナンおよびロタキサン(rotaxane)の関心が最近増えている。興味深いことに、カテナンは、あるタイプの自己組織化単分子膜（ＳＡＭ）でコートされた表面と結合可能であることが論文で紹介されている。我々のような、あるＰＳＡプロセスは、チップの機能面を疎水性にするためにＳＡＭを既に採用している。既に存在するＳＡＭとリンクするようなカテナンの導入は、確立した方法において、概念的には少なくとも１つの追加処理ステップのみを追加するであろう。これは同時に、その利点および既存のプロセスへの負担（あまり重大ではない）のため、その集積化を魅力的なものにする。
本開示の実施形態では、親水性の性質と疎水性の性質との間の切り替えは、化学的刺激の存在によって可能になる。例えば、チップ表面の少なくとも一部が、少なくとも１つの親水性大員環および少なくとも１つの疎水性大員環を持つカテナンを有する場合、チップ表面の一部と結合しておらず、チップ表面と結合した大員環と機械的にリンクしている大員環は、類似の極性を有する液体の存在で自らを露出し、反対の極性を有する液体の存在で自らを隠すことができる。同じ効果は、少なくとも２つの両親媒性大員環で構成されたカテナンを使用することによって得られ、チップ表面の一部と結合しておらず、チップ表面と結合した大員環と機械的にリンクしている大員環は回転可能であり、極性の性質を有する液体の存在でその親水性部分を露出でき、非極性の性質を有する液体の存在でその疎水性部分をを露出できる。
本実施形態の実施のために使用可能なカテナンの例が、論文（D. Leigh et al, Angew. Chem. Int. Ed. Engl. 1996, volume 35, N°3, page 306）に記載されている。例えば、ここに記載された（１＋１＋１＋１）カテナンは、最初に、極性基（例えば、アミノ酸またはカルボン酸）を持つアルキルシランの自己組織化単分子層をチップ表面の一部に形成することによって、チップ表面の一部に付着できる。そして、この単分子層は、（１＋１＋１＋１）カテナンによって機能化できる。
本開示の他の実施形態では、親水性の性質と疎水性の性質との間の切り替えは、１つ又はそれ以上の物理的刺激（単独または１つ又はそれ以上の化学的刺激との組合せ）の存在によって可能になる。例えば、チップ表面の一部での極性変化を誘発するために光が使用できる。この目的のため、チップ表面の少なくとも一部が、チップ表面の一部に光制御された極性を付与する光スイッチ可能な分子を保有している。一例は、スピロピラン(spiropyran)の使用である。チップ表面の少なくとも一部をスピロピランで機能化することにより、２つのスピロピラン異性体が劇的に異なる極性を有することを利用できる。スピロピランをチップ表面に付着することは、例えば、最初に、アミノシラン（例えば、３−アミノプロピル）トリエトキシシランを表面で反応させることによって、アミノ基を保有するアルキル鎖の自己組織化単分子層をチップ表面に形成することによって行われる。第２に、スピロピラン酸クロリドが、アミノシラン修飾チップ表面の上にグラフト化される。チップ表面をスピロピランで機能化する実験手順は、論文（Vlassiouk et al, Nano Lett. volume 6 (2006) pages 1013-1017）に記載されたものと同じでもよい。いったんチップが修飾されると、これらの２つ又はそれ以上は、流体組織化手法によって受容部の底部に位置決めされた基板上に位置決め可能になるとともに、２つ又はそれ以上のチップのうちの１つが基板上の目標サイトに接触する前に、２つ又はそれ以上のチップのうちの少なくとも２つが受容部内に同時に存在するにもかかわらず、チップ対の形成を回避する。
この目的のため、受容部７は、少なくとも第１光源９（図３参照）と、必要に応じて第２光源９’（図４参照）とをさらに備えるシステムの一部となり得る。受容部７の内部空間は、２つの空間、即ち、第１空間１０と第２空間１１とからなり、第１空間１０は受容部７の底部８と接触しており、第２空間１１は受容部７の底部８と接触していない。光源９は、スピロピランを異性化するのに適した光（例えば、３６６ｎｍ）を放射するＵＶ光源９である。光源９は、第２空間１１を照射するとともに、第１空間１０は、光源９によって第２空間１１よりも照射されないように、あるいは光源９によって照射されないように適合している。これは、種々の方法で行える。例えば、光源９は、受容部７の底部８よりも受容部７の上部により接近して位置決め可能である。光源９としてレーザの使用は、光ビームを第２空間１１内に効率的に集光することが可能であるため、好都合である。また、例えば、ミラー及び／又はレンズなどの光学系を用いて、フォトンが受容部７の第２空間１１に向けて方向付けされる等方性の光源９の使用も可能である。必要に応じて、２つの光源（９，９’）を使用してもよい。１つのＵＶ光源９’（例えば、３６６ｎｍ）は受容部７の第２空間１１に集光され、１つの可視光源９は受容部７の第１空間１０に集光される。
チップ１が受容部７の第２空間１１内にある場合、ＵＶ照射に起因して、これらは、親水性である、これらの表面２のうちの１つ（例えば、電気コンタクトを備えた表面）を有する。これらの親水性の性質および親水性媒体（例えば、水）中の存在に起因して、これらの表面２は会合せず、これらのチップの非可逆的結合が回避される。図１の右側は、２つのチップが会合した場合（上図）と、こうした会合が回避されている場合の状況を示している。いったん受容部７の底部８に存在する基板６に接近すると、ＵＶ光９’単独の不在に起因して、あるいは、好ましくはＵＶ光９’の不在および可視光９の存在に起因して、電気コンタクトを備えた表面２は疎水性になり（スピロピランの閉スピロ環異性体）、基板結合サイト５を覆う疎水性液体３に引きつけられる。チップ１は、限られた時間（チップが受容部の第１空間内にある時間）だけ疎水性に切り替わっているため、チップ対が非可逆的に会合する確率は、同様に限られている。
チップ表面の少なくとも一部を機能化するためのグラフト化スピロピランの使用の代替案は、スピロピランでドープされたポリマーの使用である（文献：Athanassiou et al. Langmuir 22 (2006) 2329-2333）。
グラフト化スピロピランの使用の他の代替案は、グラフト化アゾベンゼン誘導体を使用することである。アゾベンゼンは、次のように光異性化する。ＵＶ照射（例えば、３６５ｎｍ）の際、アゾベンゼンは、シス異性体になり、親水性である。ブルー光照射（例えば、４３６ｎｍ）の際、アゾベンゼンは、トランス異性体になり、疎水性である。アゾベンゼン誘導体は、スピロピランの場合と同様な方法で、チップ表面の少なくとも一部に付着できる。例えば、チップ表面の少なくとも一部は、アミノシリル化（ＳＡＭの形成）が可能であり、そして、この単分子層は、アゾベンゼン部位を有するＯ−カルボキシルエチル化カリックス［４］レゾルシンアレンを用いて機能化できる（文献：例えば、Ichimura et al, Science 288 (2000) 1624-1626）。
アゾベンゼンを表面、例えば、チップ表面に付着させる他の方法は、最初に、イソシアネート基を含有するアルキルシラン単分子層をチップ表面の一部に形成することと、次に、アゾベンゼン誘導体をイソシアネート基と共有結合させることを含む（文献：例えば、Delorome et al, Langmuir volume 21 (2005) pages 12278-12282）。
スピロピランの場合は、アゾベンゼン部を含むポリマーの使用も可能である（文献：Raduge et a, Eur. Phys. J. E 10 (2003) pages 103-114）。アゾベンゼンを使用する場合、図３または図４の同じシステムが好ましく用いられる。
スピロピランの使用のさらに他の代替案は、例えば、（文献：J.Berna et al, Nature Mater. volume 4 (2005), pages 704-710）に記載されている光スイッチ可能なロタキサンの使用である。そこに記載されたロタキサンは、ピリジン基を有する大員環(macrocycle)で構成され、大員環は分子ダンベルのバー(bar)を取り囲み、バーは、疎水性のフルオロアルカン部分と、より親水性の部分を含む。２４０〜４００ｎｍの光を用いた照射の際、ダンベルのバーに沿ったロタキサン大員環のナノメータ変位が、フルオロアルカン部位の遮蔽をもたらし（バーのＺ異性体）、バーのより親水性の部分を露出させる。こうしたロタキサンをチップ表面の一部に付着させるために、最初に、カルボン酸基を有するアルキルシラン単分子層をチップ表面の一部に形成し、次に、ロタキサン大員環からのピリジン基と自己組織化単分子層のカルボキシル末端基との間の水素結合を生成することによって、ロタキサンをグラフト化させる。
使用可能な他の物理的刺激は、温度である。この目的のため、チップ表面の少なくとも一部は、より低い臨界溶解温度を有するポリマーでコーティング可能である。このコーティングの接着性を増強するために、ＳＡＭが、アルキルシラン保有の極性基を用いて基板の一部に対して実施できる。例えば、ポリ（Ｎ−イソプロピルアクリルアミド）（ＮＩＰＡＭ）が使用できる。ＮＩＰＡＭは、３２℃未満の温度で親水性であるが、３２℃またはそれ以上の温度で疎水性である。受容部の底部（ここでは受容部の第１空間）を３２℃超の温度（例えば、３５℃または４０℃）に加熱することによって、必要に応じて受容部の第２空間を冷却することによって、受容部の第１空間と受容部の第２空間との間で温度差を生成でき、その結果、チップ表面の一部は、受容部の第２空間内では親水性になり（これによりチップ対の生成を回避する）、受容部の第１空間内では疎水性になり（これにより基板の疎水性目標サイトと会合が可能になる）。
２つ又はそれ以上の種類の刺激を混合させることも可能であり、例えば、本開示の幾つかの実施形態において極性の切り替えをより改善するために、光と熱の混合が使用できる。例えば、アゾベンゼンは、エネルギー的に最も安定した型として「トランス」型を有することが知られている。いったんアゾベンゼンが受容部の第２空間内でＵＶ光によって照射されると（上述のアゾベンゼンを含む実施形態を参照）、それは受容部の第１空間内で加熱され、疎水性の「トランス」への回復を固定できる。これは、第１空間でのブルー光を用いた照射及び／又は第２空間の冷却との組合せが可能である。
本開示の実施形態に係る適切なシステムは、受容部と、第１波長範囲で受容部の第１空間を照射するための手段、及び／又は、他の波長範囲で受容部の第２空間を照射するための手段、及び／又は、受容部の両方の空間の一方を冷却するための手段、及び／又は受容部の両方の空間の他方を加熱するための手段、及び／又はを備えてもよい。
相互のチップ接着という問題を解決することは、我々のＰＳＡへの手法の全体歩留まりを著しく増加させる。流体介在型のＰＳＡは、同じ制約条件組に従いながら、フリップチップよりも、大規模基板上のアセンブリを並列で、素早く、より安価にできる。実際、こうした手法の興味が世界的に急速に増えている。
上述の説明は、本開示のある実施形態を詳述している。しかしながら、上記のものが文章中にどの程度詳しく示されているかに拘わらず、本開示は多くの方法で実用化できる。特定の用語の使用は、本開示のある特徴または態様を記述する場合、該用語は、その用語が関連している本開示の特徴または態様のいずれの特定の特徴も含むものと限定されるとここで再定義されていると意味するものと解すべきでないことに留意すべきである。
上記詳細な説明は、種々の実施形態へ応用されるような本開示の新規な特徴を示し、記述し指摘したが、本開示の精神から逸脱することなく、装置またはプロセスの形式および詳細についての種々の省略、置換、変化が当業者によって可能であることは理解されよう。

Claims (28)

  1. 毛管現象で推進される流体自己組織化プロセスでの使用のためのチップ（１）であって、
    少なくとも１つの外表面（２）を備え、
    前記外表面（２）の少なくとも一部が、１つ又はそれ以上の化学的及び／又は物理的な刺激の存在の関数でその極性を変化させることが可能であるようにしたチップ（１）。
  2. 前記極性変化は、親水性から疎水性、あるいは疎水性から親水性の切り替えである請求項１記載のチップ（１）。
  3. 前記化学的刺激の少なくとも１つは、前記表面（２）の前記一部と接触する液媒体の極性であり、前記表面の前記一部は、親水性液体と接触した場合の親水性と、疎水性液体（３）と接触した場合の疎水性との間で変化（スイッチ）可能である請求項１または２記載のチップ（１）。
  4. 前記物理的刺激の少なくとも１つは、所定の波長範囲内の光、あるいは所定の温度範囲の温度である請求項１〜３のいずれかに記載のチップ（１）。
  5. 前記表面（２）は、対応するコンタクトを含む基板（６）と相互接続するための電気コンタクトを備える請求項１〜４のいずれかに記載のチップ（１）。
  6. 前記表面（２）の前記一部は、それと結合したカテナンを有し、
    前記親水性の性質は、前記カテナンの少なくとも１つの親水性大員環によって供与され、前記疎水性の性質は、前記カテナンの少なくとも１つの疎水性大員環によって供与される請求項１〜５のいずれかに記載のチップ（１）。
  7. 前記表面（２）の前記一部は、それと結合したカテナンを有し、
    前記親水性の性質は、前記カテナンの少なくとも１つの両親媒性大員環の少なくとも１つの親水性セクションによって供与され、前記疎水性の性質は、前記カテナンの少なくとも１つの両親媒性大員環の少なくとも１つの疎水性セクションによって供与される請求項１〜６のいずれかに記載のチップ（１）。
  8. カテナンは、自己組織性単分子層を用いて前記表面（２）の前記一部に付着している請求項６または７記載のチップ（１）。
  9. カテナンは、前記表面（２）の前記一部と共有結合している請求項６〜８のいずれかに記載のチップ（１）。
  10. 前記表面（２）の前記一部は、より低い臨界溶解温度を有するポリマーと結合している請求項４または、請求項４から従属する請求項５に記載のチップ（１）。
  11. 前記ポリマーは、Ｎ−アルキルアクリルアミドまたはＮ−アルキルメタクリルアミドのポリマーまたはコポリマーである請求項１０記載のチップ（１）。
  12. 前記ポリマーは、ポリ（Ｎ−イソプロピルアクリルアミド）である請求項１１記載のチップ（１）。
  13. 前記チップは、シリコンチップである請求項１〜１２のいずれかに記載のチップ（１）。
  14. 前記変化は、可逆的である請求項１〜１３のいずれかに記載のチップ。
  15. 少なくとも２つのチップ（１）を基板（６）上で位置決めする方法であって、
    請求項１〜８のいずれかに記載の少なくとも２つのチップ（１）を受容部に導入するステップを含み、
    ・第１極性を有する第１液体と、
    ・前記第１極性とは異なる第２極性を有する目標サイト（５）を備える基板（６）とを含み、
    目標サイト（５）は、第２液体（３）で覆われており、
    第２液体（３）および第１液体は非混合性であり、
    第２液体（３）の極性は、第１極性よりも第２極性に近いものであり、
    前記２つ又はそれ以上のチップ（１）のうちの１つが前記目標サイト（５）の１つと接触する前に、前記少なくとも２つのチップ（１）のうちの２つ又はそれ以上が、前記受容部内に同時に存在するように前記導入が行われるようにした方法。
  16. 第１液体および第２液体（３）は、極性の性質および非極性の性質、あるいは、非極性の性質および極性の性質をそれぞれ有するようにした請求項１５記載の方法。
  17. 第１液体は、水を含み、または実質的に水からなり、または水からなる請求項１５または１６記載の方法。
  18. 第１液体は、グリセロールまたはエチレンアルコールをさらに含む請求項１７記載の方法。
  19. 第２液体（３）は、炭化水素オイル及び／又は疎水性ポリマーを含む請求項１５〜１８のいずれかに記載の方法。
  20. 目標サイト（５）は、電気コンタクトを含む請求項１５〜１９のいずれかに記載の方法。
  21. 少なくとも１つの目標サイト（５）は、導入したチップ（１）の少なくとも１つのサイズおよび形状に対応したサイズおよび形状を有し、及び／又は、導入したチップ（１）の少なくとも１つに存在するパターンに対応したパターンを有し、
    少なくとも１つの目標サイトにおいて、導入したチップ（１）の前記少なくとも１つの一定の配向を好むようにした請求項１５〜２０のいずれかに記載の方法。
  22. 前記受容部は、第１空間（１０）および第２空間（１１）を備え、
    前記第１空間は、前記基板（６）に対して前記第２空間よりも相対的に接近しており、
    前記第１空間（１０）または第２空間は、請求項１に従ってチップの極性を切り替えるための第１光を用いて照射されるとともに、前記第２空間（１１）または前記第１空間は、前記第１空間（１０）よりも照射されず、あるいは前記光で照射されず、あるいは第１光によって生じた極性切替えを反転させるための第２光を用いて照射されるようにした請求項１５〜２１のいずれかに記載の方法。
  23. 温度勾配が前記受容部において存在しており、基板（６）に近い温度は、基板（６）から遠い温度とは異なる請求項１５〜２２のいずれかに記載の方法。
  24. 第１液体から基板（６）およびチップ（１）を除去するステップをさらに含む請求項１５〜２３のいずれかに記載の方法。
  25. 基板（６）を加熱するステップをさらに含み、これによりチップ（１）および基板（６）での電気コンタクトの繊細なアライメントを生じさせ、こうした電気コンタクトの結合を生じさせて、チップ（１）と基板（６）との間の電気相互接続を得るようにした請求項２４記載の方法。
  26. 少なくとも２つのチップ（１）を基板（６）上で位置決めするためのシステムであって、
    前記システムは、第１空間（１０）および第２空間（１１）を有する受容部（７）を備え、
    第１空間（１０）は、前記受容部（７）の底部（８）に対して前記第２空間（１１）よりも相対的に接近しており、
    該システムは、第１物理的刺激を前記第１空間または前記第２空間に印加するとともに、前記第２空間または前記第１空間はそれぞれ前記第１刺激に曝さないか、あるいは前記第１刺激にはあまり曝さないか、あるいは前記第１刺激とは異なる第２刺激に曝すようにする手段をさらに備えるシステム。
  27. 前記手段は、第１光を用いて前記第１空間（１０）または前記第２空間を照射するとともに、前記第２空間（１１）または前記第１空間を前記第１光を用いて前記第１空間（１０）よりもあまり照射しない、あるいは前記第１光とは異なる第２光を用いて照射するように適合した第１光源（９）を備える請求項２６記載のシステム。
  28. 前記受容部の第１空間を第１の波長範囲で照射するための手段、及び／又は、他の波長範囲で受容部の第２空間を受容部の第２空間を照射するための手段、及び／又は、前記受容部の前記第１空間または前記第２空間を冷却するための手段、及び／又は、前記受容部の前記第２空間または前記第１空間を加熱するための手段をそれぞれ備える請求項２６または２７記載のシステム。
JP2011528348A 2008-09-26 2009-09-25 並列確率的組織化の実施方法 Pending JP2012503873A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10064008P 2008-09-26 2008-09-26
US61/100,640 2008-09-26
PCT/EP2009/062469 WO2010034824A2 (en) 2008-09-26 2009-09-25 Method for performing parallel stochastic assembly

Publications (1)

Publication Number Publication Date
JP2012503873A true JP2012503873A (ja) 2012-02-09

Family

ID=41572568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011528348A Pending JP2012503873A (ja) 2008-09-26 2009-09-25 並列確率的組織化の実施方法

Country Status (4)

Country Link
US (1) US8399986B2 (ja)
EP (1) EP2342742B1 (ja)
JP (1) JP2012503873A (ja)
WO (1) WO2010034824A2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2929864B1 (fr) * 2008-04-09 2020-02-07 Commissariat A L'energie Atomique Auto-assemblage de puces sur un substrat
JP6248107B2 (ja) 2012-08-02 2017-12-13 オスラム・シルバニア・インコーポレイテッド 流体自己組立のための二重はんだ層並びに電気部品基板及びその使用方法
US10014261B2 (en) * 2012-10-15 2018-07-03 Palo Alto Research Center Incorporated Microchip charge patterning
US8685769B1 (en) * 2012-10-15 2014-04-01 Palo Alto Research Center Incorporated Microchip charge patterning
US9773741B1 (en) * 2016-08-17 2017-09-26 Qualcomm Incorporated Bondable device including a hydrophilic layer
FR3063832B1 (fr) * 2017-03-08 2019-03-22 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'auto-assemblage de composants microelectroniques
US20220285581A1 (en) * 2021-03-04 2022-09-08 Samsung Electronics Co., Ltd. Display device including reflective structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007059559A (ja) * 2005-08-23 2007-03-08 Matsushita Electric Ind Co Ltd 実装方法、電子機器の製造方法および表示装置
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置
JP2008516415A (ja) * 2004-09-03 2008-05-15 イーストマン コダック カンパニー 熱制御型流体内自動集積法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018867B2 (en) * 2003-02-06 2006-03-28 Intel Corporation Fabricating stacked chips using fluidic templated-assembly
US20080026505A1 (en) * 2006-07-28 2008-01-31 Nirupama Chakrapani Electronic packages with roughened wetting and non-wetting zones

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008516415A (ja) * 2004-09-03 2008-05-15 イーストマン コダック カンパニー 熱制御型流体内自動集積法
JP2007059559A (ja) * 2005-08-23 2007-03-08 Matsushita Electric Ind Co Ltd 実装方法、電子機器の製造方法および表示装置
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7013004589; Ｃ．　Ｐ．　Ｃｏｌｌｉｅｒ（外７名）: 'Ｅｌｅｃｔｒｏｎｉｃａｌｌｙ　ＣｏｎＴｇｕｒａｂｌｅ　Ｍｏｌｅｃｕｌａｒ-Ｂａｓｅｄ　Ｌｏｇｉｃ　Ｇａｔｅｓ' Ｓｃｉｅｎｃｅ ｖｏｌ．２８５, 1999, ｐ．３９１-３９４ *

Also Published As

Publication number Publication date
US20110233791A1 (en) 2011-09-29
EP2342742A2 (en) 2011-07-13
US8399986B2 (en) 2013-03-19
WO2010034824A2 (en) 2010-04-01
EP2342742B1 (en) 2018-08-22
WO2010034824A3 (en) 2010-06-24

Similar Documents

Publication Publication Date Title
JP2012503873A (ja) 並列確率的組織化の実施方法
JP7046415B2 (ja) 共有結合的に修飾された表面、キット並びに調製及び使用の方法
US7060224B2 (en) Methods for the electronic, homogeneous assembly and fabrication of devices
Morris et al. Self-assembly for microscale and nanoscale packaging: Steps toward self-packaging
Tien et al. Microfabrication through electrostatic self-assembly
Galland et al. Fabrication of three-dimensional electrical connections by means of directed actin self-organization
Gras et al. Intelligent control of surface hydrophobicity
AU742310B2 (en) Affinity based self-assembly systems and devices for photonic and electronic applications
US7874474B2 (en) Self-assembly of elements using microfluidic traps
Ofir et al. Nanoimprint Lithography for Functional Three‐Dimensional Patterns
US7262063B2 (en) Directed assembly of functional heterostructures
US8226878B2 (en) Laser processing of metal nanoparticle/polymer composites
JP2008512230A (ja) 熱的に制御される流体セルフアセンブリ法及び支持体
Visaveliya et al. Micro-flow assisted synthesis of fluorescent polymer nanoparticles with tuned size and surface properties
Balakrishnan et al. Self assembly of microcomponents on patterned substrate using capillary force
JP2004306138A (ja) 透明材料の微細加工方法および微細構造体
Esener et al. DNA-assisted microassembly: a hetrogeneous integration technology for optoelectronics
JP2006312211A (ja) レール分子固定方法及びナノ搬送デバイス
Sharma Thermally controlled fluidic self-assembly
Srinivasan et al. MEMS: Some self-assembly required
Lin et al. Studies on size and lubricant effects for fluidic self-assembly of microparts on patterned substrate using capillary effect
CN113219164B (zh) 生物芯片及其制备方法、检测装置
Lavin et al. Photovoltaic self-assembly.
Wagner Soft Microreactors for the Deposition of Microstructures and the Related Surface Chemistries of Polymeric Materials
US8277599B2 (en) Compounds for placing objects by self assembling and the use thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140520