JP2012250131A5 - - Google Patents

Claims (5)

1. 所定の遊技媒体を用いて遊技を行う遊技機であって、
   前記遊技の進行を統合制御する主制御装置と、
   前記遊技中に視聴覚的な演出を行うための演出装置と、
   所定の条件下で、前記遊技媒体を遊技者に払い出す払出装置と、
   前記主制御装置からの指示情報に従って、前記演出および払出しの少なくとも一方を制御する下位制御装置とを有し、
   前記主制御装置は、
   前記統合制御を実行するためのＣＰＵと、
   前記ＣＰＵが実行する制御プログラムを格納するためのメモリとしてのＲＯＭと、
   前記統合制御に用いられる種々の情報を格納するためのメモリとしてのＲＡＭと、
   前記統合制御において、前記主制御装置と前記下位制御装置を含む外部との間で信号を入出力するための入出力ポートとを有し、
   前記ＣＰＵは、メモリへのアクセスに使用されるコマンドであって２バイト以上のアドレス値を含むコマンド体系を有するメモリアクセスコマンドと、外部との信号の入出力に使用されるコマンドであって入出力先を指定するためのアドレス値が前記メモリアクセスコマンドよりも１バイト以上少ないコマンド体系を有する入出力ポートアクセスコマンドとを使用可能であり、
   前記入出力ポートアクセスコマンドで指定されるアドレス値に基づいて、アクセス先を前記ＲＡＭおよび入出力ポートに切り換え、前記ＲＡＭおよび入出力ポートのいずれかをアクティブにするセレクタ信号を出力するエリア区分判定部と、
   前記メモリアクセスコマンドで指定されるアドレス値の上位所定桁に基づいて、アクセス先となる前記ＲＯＭおよびＲＡＭのいずれかをアクティブにするためのメモリセレクト信号を出力するメモリエリアデコード部とを有し、
   前記入出力ポートアクセスコマンドに応じて稼働すべき対象を指定する入出力ポートリクエスト信号は、前記ＣＰＵから前記エリア区分判定部に入力されており、
   前記メモリアクセスコマンドに応じて稼働すべき対象を指定するメモリリクエスト信号は、前記ＣＰＵから前記メモリエリアデコード部に入力されており、
   前記ＲＡＭは、そのＲＡＭ領域として、
   前記ＲＡＭ領域の先頭アドレスから、前記ＣＰＵが制御処理を実行する際に前記制御処理間で受け渡すべき情報及び前記制御処理を繰り返し実行する際に次回まで保持しておくべき情報を格納するためのワーク領域を確保するとともに、
   前記ＲＡＭ領域の終端アドレスから、前記ＣＰＵが前記制御プログラムを実行する上で一時的に記憶すべき情報を記憶するためのスタック領域を確保する一方、
   前記入出力ポートアクセスコマンドを用いてアクセス可能な領域としての擬似ＲＡＭ領域を、前記ＲＡＭ領域の先頭アドレスから、前記ワーク領域と同等以上のサイズで、かつ、前記スタック領域と重複しないように確保し、
   前記ＣＰＵは、前記ＲＯＭに格納されている制御プログラムに従って、
   前記ＲＡＭの２バイト以上の所定の連続領域を初期状態に設定すべきＲＡＭクリア条件の成否を判定する判定処理と、
   前記ＲＡＭクリア条件が成立する時には、前記入出力ポートアクセスコマンドでアクセス可能な領域を含む前記連続領域に前記メモリアクセスコマンドを用いて所定の初期化値を書き込むＲＡＭクリア処理とを行う
   遊技機。
2. 請求項１記載の遊技機であって、
   前記統合制御には、
   所定のタイミングで、所定の大当たり判定乱数に基づいて大当たりか否かを判定する抽選処理と、
   前記抽選処理によって大当たりと判定された場合には、その他の場合に比較して、前記遊技媒体の払い出しを受けやすい遊技状態を実現する大当たり制御処理とが含まれ、
   前記初期化値は、前記大当たりとなる時の大当たり判定乱数の値を避けて設定された値である遊技機。
3. 請求項１または２記載の遊技機であって、
   前記ＲＡＭの領域には、前記統合制御において使用が予定されていない未使用領域が含まれており、
   前記未使用領域は、前記ＲＡＭクリア処理の対象外とされている遊技機。
4. 請求項３記載の遊技機であって、
   前記ＲＡＭの先頭アドレスから連続する所定範囲は、前記ＣＰＵが前記ＲＯＭに格納されている制御プログラムに基づく制御処理を実行する際に使用する情報を格納しておくためのワーク領域に割り当てられており、
   前記ＲＡＭクリア処理は、前記ワーク領域を対象として行われる遊技機。
5. 請求項１〜４いずれか記載の遊技機であって、
   前記ＣＰＵは、前記ＲＡＭクリア処理を、サブルーチンによらずに、前記判定処理と同一の処理内で行う遊技機。