JP2012242907A - Stabilized voltage power supply circuit - Google Patents

Stabilized voltage power supply circuit Download PDF

Info

Publication number
JP2012242907A
JP2012242907A JP2011109736A JP2011109736A JP2012242907A JP 2012242907 A JP2012242907 A JP 2012242907A JP 2011109736 A JP2011109736 A JP 2011109736A JP 2011109736 A JP2011109736 A JP 2011109736A JP 2012242907 A JP2012242907 A JP 2012242907A
Authority
JP
Japan
Prior art keywords
voltage
transistor
comparator
collector
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011109736A
Other languages
Japanese (ja)
Other versions
JP5785437B2 (en
Inventor
Kazusuke Izumida
和亮 泉田
Toshiyuki Nagai
俊幸 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2011109736A priority Critical patent/JP5785437B2/en
Publication of JP2012242907A publication Critical patent/JP2012242907A/en
Application granted granted Critical
Publication of JP5785437B2 publication Critical patent/JP5785437B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To definitely prevent occurrence of reverse current with a relatively simple circuit configuration.SOLUTION: A stabilized voltage power supply circuit, which stabilizes an output voltage VOUT by using an error amplifier 10 to detect a difference between a reference voltage Vref and a feedback voltage corresponding to the output voltage VOUT and by controlling an operation of a bipolar power transistor 3 constituting an output stage through a driver in accordance with detection output of the error amplifier 10, is provided with a comparator 101 for comparing a potential difference between an input power-supply voltage VIN to be applied externally to a collector of the bipolar power transistor 3 and the output voltage VOUT. The comparator 101 can control a base current of the bipolar power transistor 3 in accordance with the potential difference between the input power-supply voltage VIN and the output voltage VOUT, so as to maintain an inequality, the input power-supply voltage VIN>the output voltage VOUT.

Description

本発明は、安定化電圧電源回路に係り、特に、バイポーラトランジスタを用いた低飽和型安定化電圧電源回路における逆電流の抑圧等を図ったものに関する。   The present invention relates to a stabilized voltage power supply circuit, and more particularly to a circuit that suppresses reverse current in a low saturation type stabilized voltage power supply circuit using a bipolar transistor.

バイポーラトランジスタを用いた低飽和型の安定化電圧電源回路としては、例えば、図２に示された構成を有してなるものが良く知られている。
かかるバイポーラトランジスタ低飽和型安定化電圧電源回路は、出力電圧ＶoutをエラーアンプＡ１へ帰還させて、増幅段を構成するトランジスタＱ１Ａ、ドライバ段を構成するトランジスタＱ２Ａ、Ｑ４Ａを介して、パワートランジスタＱ３Ａをフィードバック制御して定電圧を得るよう構成されてなるものである。なお、この種の安定化電圧電源回路としては、例えば、特許文献１等に開示されたものがある。 As a low-saturation stabilized voltage power supply circuit using a bipolar transistor, for example, a circuit having the configuration shown in FIG. 2 is well known.
Such a bipolar transistor low-saturation type stabilized voltage power supply circuit feeds back the output voltage Vout to the error amplifier A1 and supplies the power transistor Q3A via the transistor Q1A constituting the amplifier stage and the transistors Q2A and Q4A constituting the driver stage. It is configured to obtain a constant voltage by feedback control. An example of this type of stabilized voltage power supply circuit is disclosed in Patent Document 1 or the like.

かかる従来回路においては、入力電源電圧印加端子４２Ａに電流が流出する逆電流と称される現象が生ずることがある。
すなわち、回路起動の際、バイアス端子４１Ａに先にバイアス電圧ＶBIASを印加し、次いで、入力電圧ＶINを印加した場合には、出力電圧ＶOUTは、入力電圧ＶINに追従してゆき、出力電圧ＶOUTが予め定められた設定電圧に達すると定常状態となるのに対して、逆電流は、起動時に、入力電圧ＶINが上述の出力電圧ＶOUTの設定電圧よりも低い状態において、パワートランジスタＱ３Ａのベースからコレクタ電流が流れ込むことで、入力電源電圧印加端子４２Ａに電流が流出する現象である。 In such a conventional circuit, a phenomenon called reverse current in which current flows out to the input power supply voltage application terminal 42A may occur.
That is, when the circuit is started, when the bias voltage VBIAS is first applied to the bias terminal 41A and then the input voltage VIN is applied, the output voltage VOUT follows the input voltage VIN, and the output voltage VOUT While the steady state is reached when a predetermined set voltage is reached, the reverse current flows from the base of the power transistor Q3A to the collector when the input voltage VIN is lower than the set voltage of the output voltage VOUT described above. This is a phenomenon in which current flows out to the input power supply voltage application terminal 42A due to current flowing in.

このような逆電流の発生原理について、図２を参照しつつ説明する。
図２に示された回路において、起動時に、入力電圧ＶINが上述の出力電圧ＶOUTの設定電圧よりも低い状態において、入力電圧ＶIN≒出力電圧ＶOUTとなり、エラーアンプＡ１の出力に接続されたトランジスタＱ１Ａのベース電位が上昇してオン状態となり、ドライバトランジスタＱ２Ａにベース電流が流れ、このドライバトランジスタＱ２Ａがオン状態となることで、パワートランジスタＱ３Ａのベース電流が制御される。 The principle of the generation of such reverse current will be described with reference to FIG.
In the circuit shown in FIG. 2, when the input voltage VIN is lower than the set voltage of the output voltage VOUT described above at the time of startup, the input voltage VIN≈the output voltage VOUT, and the transistor Q1A connected to the output of the error amplifier A1. As a result, the base current of the power transistor Q2A is turned on, the base current flows through the driver transistor Q2A, and the driver transistor Q2A is turned on, whereby the base current of the power transistor Q3A is controlled.

この時、パワートランジスタＱ３Ａのベース・コレクタ間電圧Ｖbcは、入力電圧ＶIN≒出力電圧ＶOUTの条件により、ベース・エミッタ間電圧Ｖbeと同一の電圧となり、ベース・コレクタ間、ベース・エミッタ間は、いずれも順方向電圧となるため、パワートランジスタＱ３Ａのベース電流は、エミッタとコレクタの双方に流れてしまう。そのため、コレクタに流れる電流が逆電流となり、入力電源電圧印加端子４２Ａに流れ込んでしまう。   At this time, the base-collector voltage Vbc of the power transistor Q3A becomes the same voltage as the base-emitter voltage Vbe depending on the condition of the input voltage VIN≈the output voltage VOUT. Since this also becomes a forward voltage, the base current of the power transistor Q3A flows to both the emitter and the collector. Therefore, the current flowing through the collector becomes a reverse current and flows into the input power supply voltage application terminal 42A.

このような逆電流を抑止する方策法としては、例えば、特許文献２等に開示された方法を採り得る。
すなわち、特許文献２に開示された方法は、図２に示された従来回路における入力電源電圧印加端子４２Ａに印加される電源電圧ＶINと、バイアス端子４１Ａに印加される電圧ＶBIASを、電源ＯＮ／ＯＦＦシーケンス回路を用いて、常にＶIN＞ＶBIASを保持するようにしたものである。 As a method for suppressing such a reverse current, for example, a method disclosed in Patent Document 2 or the like can be adopted.
That is, in the method disclosed in Patent Document 2, the power supply voltage VIN applied to the input power supply voltage application terminal 42A and the voltage VBIAS applied to the bias terminal 41A in the conventional circuit shown in FIG. By using an OFF sequence circuit, VIN> VBIAS is always held.

また、図３に示されたように、入力電源電圧印加端子４２ＡとパワートランジスタＱ３Ａのコレクタとの間に、逆電流防止ダイオードＤ１を設け、ＶIN＜出力電圧ＶOUTの設定電圧となる際に、起動する時、すなわち、ＶIN≒ＶOUTとなる時に、逆電流防止ダイオードＤ１により、入力電源電圧印加端子４２Ａに逆電流が流れ込むのを防止する方法もある。なお、この場合、逆電流防止ダイオードＤ１に代えて、抵抗器を用いても同様な作用、効果を得ることが可能である。   In addition, as shown in FIG. 3, a reverse current prevention diode D1 is provided between the input power supply voltage application terminal 42A and the collector of the power transistor Q3A, and is activated when VIN <the set voltage of the output voltage VOUT. In other words, there is a method of preventing reverse current from flowing into the input power supply voltage application terminal 42A by the reverse current prevention diode D1 when VIN≈VOUT. In this case, the same operation and effect can be obtained even if a resistor is used instead of the reverse current prevention diode D1.

特開平６−３２４７５１号公報（第３−５頁、図１−図５）JP-A-6-324751 (page 3-5, FIGS. 1 to 5) 特開平１０−６６２５９号公報（第３−６頁、図１−図３）JP-A-10-66259 (page 3-6, FIGS. 1 to 3)

しかしながら、特許文献２に開示された電源ＯＮ／ＯＦＦシーケンス回路を用いた場合、確かにパワートランジスタＱ３Ａが破壊されることは防止できるが、電源ラインに挿入した電界効果トランジスタにより、入出力間電位差が増大し、低飽和動作の支障となるという問題がある。
また、電源ラインを制御するためには、耐電力の大きな素子が必要となるため、必然的に素子形状も大きくなり、ＩＣチップの面積が増大し、コストアップを招く等の新たな問題を招来する。 However, when the power ON / OFF sequence circuit disclosed in Patent Document 2 is used, the power transistor Q3A can certainly be prevented from being destroyed. However, the field effect transistor inserted in the power supply line causes an input / output potential difference to be reduced. There is a problem that it increases and hinders low-saturation operation.
In addition, in order to control the power supply line, an element having a large power resistance is required, so the element shape is inevitably large, the area of the IC chip is increased, and new problems such as an increase in cost are caused. To do.

本発明は、上記実状に鑑みてなされたもので、比較的簡易な回路構成で、逆電流の発生を確実に防止することのできる低飽和型安定化電圧電源回路を提供するものである。
本発明の他の目的は、ＩＣ化におけるチップ面積の増大を招くことなく、逆電流の発生を確実に防止することのできる低飽和型安定化電圧電源回路を提供することにある。 The present invention has been made in view of the above circumstances, and provides a low-saturation stabilized voltage power supply circuit capable of reliably preventing the occurrence of reverse current with a relatively simple circuit configuration.
Another object of the present invention is to provide a low-saturation type stabilized voltage power supply circuit that can reliably prevent the occurrence of reverse current without causing an increase in chip area in the implementation of IC.

上記本発明の目的を達成するため、本発明に係る安定化電圧電源回路は、
基準電圧と、出力電圧に応じたフィードバック電圧の差がエラーアンプにより検出され、前記エラーアンプの検出出力に応じてドライバを介して出力段を構成するバイポーラパワートランジスタの動作が制御されて出力電圧の安定化が図られるよう構成されてなる安定化電圧電源回路において、
前記バイポーラパワートランジスタのコレクタに外部から印加される入力電源電圧と、前記出力電圧の電位差を比較する比較器が設けられ、
前記比較器は、前記入力電源電圧と前記出力電圧の電位差に応じて、入力電源電圧＞前記出力電圧が保持されるように、前記バイポーラパワートランジスタのベース電流を制御可能に構成されてなるものである。 In order to achieve the above object of the present invention, a stabilized voltage power circuit according to the present invention comprises:
The difference between the reference voltage and the feedback voltage according to the output voltage is detected by the error amplifier, and the operation of the bipolar power transistor constituting the output stage is controlled via the driver according to the detection output of the error amplifier, and the output voltage In a stabilized voltage power supply circuit configured to be stabilized,
A comparator for comparing a potential difference between the input power supply voltage applied from the outside to the collector of the bipolar power transistor and the output voltage;
The comparator is configured to be able to control the base current of the bipolar power transistor so that the input power supply voltage> the output voltage is maintained according to the potential difference between the input power supply voltage and the output voltage. is there.

本発明によれば、起動時に、入力電源電圧と出力電圧の電圧差に基づいて、パワートランジスタのベース電流を制御して入力電源電圧＞出力電圧が保持されるようにしたので、従来と異なり、安定化電圧電源回路の低飽和動作を保持しつつ、いわゆる逆電流の発生が確実に防止されるという効果を奏するものである。
また、比較的簡易な構成の比較器を用いて、従来と異なり、電源ラインを制御することなく逆電流の発生を防止することができるので、大きな素子を必要とすることがなく、そのため、ＩＣ化の際のチップ面積の大幅な増大を招くことなく、低コストでの実現が可能となる。 According to the present invention, at the time of start-up, the base current of the power transistor is controlled based on the voltage difference between the input power supply voltage and the output voltage so that the input power supply voltage> the output voltage is maintained. While maintaining the low saturation operation of the stabilized voltage power supply circuit, it is possible to reliably prevent the occurrence of so-called reverse current.
Further, unlike a conventional case, a comparator having a relatively simple configuration can be used to prevent the occurrence of reverse current without controlling the power supply line, so that a large element is not required. This can be realized at a low cost without causing a significant increase in the chip area during fabrication.

本発明の実施の形態における安定化電圧電源回路の回路構成例を示す回路図である。It is a circuit diagram which shows the circuit structural example of the stabilized voltage power supply circuit in embodiment of this invention. 従来の安定化電圧電源回路を示す回路図である。It is a circuit diagram which shows the conventional stabilized voltage power supply circuit. 図２に示された従来回路に逆電流防止を施した回路構成例を示す回路図である。FIG. 3 is a circuit diagram showing a circuit configuration example in which reverse current prevention is applied to the conventional circuit shown in FIG. 2.

以下、本発明の実施の形態について、図１を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における安定化電圧電源回路の回路構成について、図１を参照しつつ説明する。
本発明の実施の形態における安定化電圧電源回路は、基準電圧Ｖrefと出力電圧に応じたフィードバック電圧との差を検出するエラーアンプ１０の出力に基づいて、出力段を構成するパワートランジスタ（図１においては「Ｑ３」と表記）３の動作を制御することで安定化された出力電圧が得られるよう構成されると共に、パワートランジスタ３のコレクタ電圧とエミッタ電圧とを比較して、その比較結果に応じてエラーアンプ１０の出力側の電圧を制御可能に構成された比較器１０１が設けられたものとなっている。 Hereinafter, an embodiment of the present invention will be described with reference to FIG.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, the circuit configuration of the stabilized voltage power supply circuit according to the embodiment of the present invention will be described with reference to FIG.
The stabilized voltage power supply circuit according to the embodiment of the present invention includes a power transistor (FIG. 1) that configures an output stage based on an output of an error amplifier 10 that detects a difference between a reference voltage Vref and a feedback voltage corresponding to an output voltage. In this example, the output voltage is stabilized by controlling the operation of 3), and the collector voltage and the emitter voltage of the power transistor 3 are compared with each other. Accordingly, a comparator 101 configured to be able to control the voltage on the output side of the error amplifier 10 is provided.

エラーアンプ１０は、例えば、演算増幅器を用いてなるもので、その非反転入力端子とグランドとの間には、基準電源１４が設けられ、非反転入力端子には基準電圧Ｖrefが印加されるようになっている。なお、基準電源１４は、外部からのバイアス電圧ＶBAISが供給されて、基準電圧Ｖref を出力するよう構成されたいわゆる定電圧回路などが用いられる。
このエラーアンプ１０の出力端子には、増幅段を構成する第１のトランジスタ（図１においては「Ｑ１」と表記）１のベースが接続されている。本発明の実施の形態において、第１のトランジスタ１には、ＮＰＮ形トランジスタが用いられている。
そして、第１のトランジスタ１のコレクタは、第１のバイアス端子４１ａに接続されており、外部から所定のバイアス電圧ＶBIASが印加されるようになっている一方、エミッタは、第４の抵抗器（図１においては「Ｒ４」と表記）２４を介してグランドに接続されている。また、先のエラーアンプ１０の出力端子と第１のトランジスタ１のベースとの接続点には、後述する比較器１０１の出力が印加されるようになっている。 The error amplifier 10 uses, for example, an operational amplifier. A reference power supply 14 is provided between the non-inverting input terminal and the ground, and a reference voltage Vref is applied to the non-inverting input terminal. It has become. The reference power supply 14 is a so-called constant voltage circuit configured to be supplied with an external bias voltage VBAIS and output the reference voltage Vref.
The output terminal of the error amplifier 10 is connected to the base of a first transistor (denoted as “Q1” in FIG. 1) 1 constituting the amplification stage. In the embodiment of the present invention, an NPN transistor is used as the first transistor 1.
The collector of the first transistor 1 is connected to the first bias terminal 41a, and a predetermined bias voltage VBIAS is applied from the outside, while the emitter is a fourth resistor ( In FIG. 1, it is connected to the ground via 24). The output of the comparator 101 described later is applied to the connection point between the output terminal of the error amplifier 10 and the base of the first transistor 1.

さらに、第１のトランジスタ１のエミッタは、ドライバとしての第２のトランジスタ（図１においては「Ｑ２」と表記）２のベースに接続されている。
本発明の実施の形態において、第２のトランジスタ２には、ＮＰＮ形トランジスタが用いられている。
この第２のトランジスタ２のコレクタは、第１の抵抗器（図１においては「Ｒ１」と表記）２１を介して、第１のバイアス端子４１ａに接続されると共に、同じくドライバとしての第４のトランジスタ（図１においては「Ｑ４」と表記）４のベースに接続される一方、エミッタは、グランドに接続されたものとなっている。
本発明の実施の形態において、第４のトランジスタ４には、ＰＮＰ形トランジスタが用いられており、そのエミッタは、第１のバイアス端子４１ａに接続される一方、コレクタは、出力段を構成するパワートランジスタ３のベースに接続されている。 Further, the emitter of the first transistor 1 is connected to the base of a second transistor (denoted as “Q2” in FIG. 1) 2 as a driver.
In the embodiment of the present invention, an NPN transistor is used as the second transistor 2.
The collector of the second transistor 2 is connected to the first bias terminal 41a via the first resistor 21 (denoted as “R1” in FIG. 1), and the fourth transistor as a driver is also used. While connected to the base of a transistor (indicated as “Q4” in FIG. 1) 4, the emitter is connected to the ground.
In the embodiment of the present invention, a PNP transistor is used as the fourth transistor 4, and its emitter is connected to the first bias terminal 41 a, while the collector is the power constituting the output stage. The transistor 3 is connected to the base.

本発明の実施の形態において、パワートランジスタ３には、ＰＮＰ形トランジスタが用いられており、そのコレクタは、入力電源電圧印加端子４２に接続されており、外部から所定の入力電源電圧ＶINが印加されるようになっている一方、エミッタとグランドとの間には、エミッタ側から帰還抵抗器としての第２及び第３の抵抗器（図１においては、それぞれ「Ｒ２」、「Ｒ３」と表記）２２，２３が順に直列接続されて設けられている。   In the embodiment of the present invention, a PNP transistor is used as the power transistor 3, and its collector is connected to the input power supply voltage application terminal 42, and a predetermined input power supply voltage VIN is applied from the outside. On the other hand, between the emitter and the ground, second and third resistors as feedback resistors from the emitter side (indicated as “R2” and “R3” in FIG. 1, respectively) 22 and 23 are connected in series in this order.

そして、第２及び第３の抵抗器２２，２３の相互の接続点は、先のエラーアンプ１０の反転入力端子に接続されており、出力電圧ＶOUTを第２及び第３の抵抗器２２，２３により抵抗分圧した電圧が、フィードバック電圧としてエラーアンプ１０の反転入力端子に印加されるようになっている。
また、パワートランジスタ３のエミッタとグランドとの間には、出力安定化用キャパシタ（図１においては「Ｃ１」と表記）３１が接続されると共に、エミッタは、出力端子４３に接続されている。 The connection point between the second and third resistors 22 and 23 is connected to the inverting input terminal of the error amplifier 10, and the output voltage VOUT is changed to the second and third resistors 22 and 23. The voltage divided by the resistor is applied to the inverting input terminal of the error amplifier 10 as a feedback voltage.
An output stabilization capacitor (indicated as “C1” in FIG. 1) 31 is connected between the emitter of the power transistor 3 and the ground, and the emitter is connected to the output terminal 43.

一方、比較器１０１は、電圧検出器５１と、カレントミラー回路５２とに大別されて構成されたものとなっている。
電圧検出器５１は、ＰＮＰ形の第５及び第６のトランジスタ（図１においては、それぞれ「Ｑ５」、「Ｑ６」と表記）５，６を中心に差動増幅を行うよう構成されたものとなっている。
すなわち、本発明の実施の形態において、第５のトランジスタ（電圧検出器用第１のＰＮＰ形トランジスタ）５のコレクタは、電圧検出器用第１の抵抗器としての第５の抵抗器（図１においては「Ｒ５」と表記）２５を介して、第６のトランジスタ（電圧検出器用第２のＰＮＰ形トランジスタ）６のコレクタは、電圧検出器用第２の抵抗器としての第６の抵抗器（図１においては「Ｒ６」と表記）２６を介して、共にグランドに接続されている。 On the other hand, the comparator 101 is roughly divided into a voltage detector 51 and a current mirror circuit 52.
The voltage detector 51 is configured to perform differential amplification around the PNP-type fifth and sixth transistors (indicated as “Q5” and “Q6” in FIG. 1 respectively) 5 and 6. It has become.
That is, in the embodiment of the present invention, the collector of the fifth transistor (first PNP transistor for voltage detector) 5 is the fifth resistor (in FIG. 1 as the first resistor for voltage detector). The collector of the sixth transistor (second PNP transistor for voltage detector) 6 is connected via a sixth resistor (in FIG. 1) as the second resistor for voltage detector. Are both connected to the ground via 26).

また、第５のトランジスタ５のエミッタと第２のバイアス端子４１ｂとの間には、第１の定電流源１１が設けられると共に、この第１の定電流源１１と第５のトランジスタ５のエミッタとの接続点には、第６のトランジスタ６のエミッタが、オフセット用抵抗器としての第７の抵抗器（図１においては「Ｒ７」と表記）２７を介して接続されている。なお、第２のバイアス端子４１ｂには、第１のバイアス端子４１ａ同様、外部からバイアス電圧ＶBAISが印加されるようになっている。
そして、第５のトランジスタ５のベースは、パワートランジスタ３のコレクタ、換言すれば、入力電源電圧印加端子４２に接続される一方、第６のトランジスタ６のベースは、パワートランジスタ３のエミッタ、換言すれば、出力端子４３に接続されている。 A first constant current source 11 is provided between the emitter of the fifth transistor 5 and the second bias terminal 41b, and the emitters of the first constant current source 11 and the fifth transistor 5 are also provided. And the emitter of the sixth transistor 6 is connected via a seventh resistor (indicated as “R7” in FIG. 1) 27 as an offset resistor. Note that, as with the first bias terminal 41a, a bias voltage VBAIS is applied to the second bias terminal 41b from the outside.
The base of the fifth transistor 5 is connected to the collector of the power transistor 3, in other words, the input power supply voltage application terminal 42, while the base of the sixth transistor 6 is the emitter of the power transistor 3, in other words. In this case, it is connected to the output terminal 43.

一方、カレントミラー回路５２は、ＮＰＮ形の第７及び第８のトランジスタ（図１においては、それぞれ「Ｑ７」、「Ｑ８」と表記）７，８を中心に構成されたものとなっている。
すなわち、第７のトランジスタ（比較器用第１のＮＰＮ形トランジスタ）７と第８のトランジスタ（比較器用第２のＮＰＮ形トランジスタ）８は、ベースが相互に接続されると共に、第７のトランジスタ７のコレクタに接続され、第７のトランジスタ７のコレクタには、第２の定電流源１２が、第８のトランジスタ８のコレクタには、第３の定電流源１３が、それぞれ接続されている。 On the other hand, the current mirror circuit 52 is configured around NPN-type seventh and eighth transistors (indicated as “Q7” and “Q8” in FIG. 1) 7 and 8, respectively.
That is, the seventh transistor (first NPN transistor for comparator) 7 and the eighth transistor (second NPN transistor for comparator) 8 have bases connected to each other, and the seventh transistor 7 The second constant current source 12 is connected to the collector of the seventh transistor 7, and the third constant current source 13 is connected to the collector of the eighth transistor 8.

第２及び第３の定電流源１２，１３は、第１の定電流源１１と共に、第２のバイアス端子４１ｂを介して、外部からバイアス電圧ＶBAISが印加されて定電流出力動作を行うようになっている。
一方、第７のトランジスタ７のエミッタは、先の第６のトランジスタ６のコレクタに、第８のトランジスタ８のエミッタは、先の第５のトランジスタ５のコレクタに、それぞれ接続されている。 The second and third constant current sources 12 and 13 together with the first constant current source 11 perform a constant current output operation by applying a bias voltage VBAIS from the outside via the second bias terminal 41b. It has become.
On the other hand, the emitter of the seventh transistor 7 is connected to the collector of the previous sixth transistor 6, and the emitter of the eighth transistor 8 is connected to the collector of the previous fifth transistor 5.

そして、第８のトランジスタ８のコレクタは、比較器１０１の出力段を構成するＰＮＰ形の第９のトランジスタ（図１においては「Ｑ９」と表記）９のベースに接続されている。
この第９のトランジスタ（比較器用第３のＮＰＮ形トランジスタ）９のコレクタは、エラーアンプ１０の出力端子と共に第１のトランジスタ１のベースに接続される一方、エミッタは、グランドに接続されている。 The collector of the eighth transistor 8 is connected to the base of a PNP-type ninth transistor (denoted as “Q9” in FIG. 1) 9 constituting the output stage of the comparator 101.
The collector of the ninth transistor (comparator third NPN transistor) 9 is connected to the base of the first transistor 1 together with the output terminal of the error amplifier 10, while the emitter is connected to the ground.

次に、かかる構成における回路動作について説明する。
まず、起動時に、入力電源電圧印加端子４２に印加された入力電源電圧ＶINが、出力電圧ＶOUTの予め設定された設定電圧ＶSを下回る状態において、入力電源電圧ＶINと出力電圧ＶOUTの電圧差が、比較器１０１において比較される。なお、ここで、設定電圧ＶSは、出力電圧ＶOUTの出力が安定した状態における電圧値である。
すなわち、電圧検出器５１の第５及び第６のトランジスタ５，６においては、第６のトランジスタ６のエミッタ側に設けられた第７の抵抗器２７により、第６のトランジスタ６にはこの第７の抵抗器２７における電圧降下の分、第５のトランジスタ５に対してオフセットが与えられた状態となっており、ＶIN＜ＶSの状態においては、第５のトランジスタ５がオン状態となる。
そのため、第８のトランジスタ８に電流が流れると共に、第９のトランジスタ９がオンとされる。 Next, the circuit operation in such a configuration will be described.
First, when the input power supply voltage VIN applied to the input power supply voltage application terminal 42 is lower than a preset set voltage VS of the output voltage VOUT at the time of start-up, the voltage difference between the input power supply voltage VIN and the output voltage VOUT is Comparison is performed in the comparator 101. Here, the set voltage VS is a voltage value in a state where the output of the output voltage VOUT is stable.
That is, in the fifth and sixth transistors 5 and 6 of the voltage detector 51, the seventh resistor 27 provided on the emitter side of the sixth transistor 6 causes the sixth transistor 6 to have the seventh transistor 7. As a result of the voltage drop in the resistor 27, an offset is given to the fifth transistor 5, and the fifth transistor 5 is turned on when VIN <VS.
Therefore, a current flows through the eighth transistor 8 and the ninth transistor 9 is turned on.

そして、第９のトランジスタ９がオンの状態にあっては、ＶIN≒ＶOUTであり、エラーアンプ１０の出力がオフ方向に制御されるため、第１のトランジスタ１の入力電流が制限される。すなわち、第１のトランジスタ１のベース電流が流れなくなり、それによって、エミッタ電流も同様に流れなくなる。
そのため、第２のトランジスタ２のベース電流が制限され、同時に第４のトランジスタ４ベース電流も制限されると共に、パワートランジスタ３のベース電流が制限される結果、出力電圧ＶOUTが、入力源源電圧ＶINに比べて第７の抵抗器２７により設定されたオフセット電圧以上とならないよう電圧上昇が抑圧され、ＶIN＞ＶOUTの状態に保たれることとなる。 When the ninth transistor 9 is on, VIN≈VOUT, and the output of the error amplifier 10 is controlled in the off direction, so that the input current of the first transistor 1 is limited. That is, the base current of the first transistor 1 does not flow, and thereby the emitter current does not flow as well.
As a result, the base current of the second transistor 2 is limited, the base current of the fourth transistor 4 is also limited, and the base current of the power transistor 3 is limited. As a result, the output voltage VOUT is changed to the input source voltage VIN. In comparison, the voltage rise is suppressed so as not to exceed the offset voltage set by the seventh resistor 27, and the state of VIN> VOUT is maintained.

このため、パワートランジスタ３のベース・コレクタ間電圧は、パワートランジスタ３のベース・エミッタ間電圧より、上述したオフセット電圧分低くなるため、オフセット電圧が十分な値に設定されていれば、パワートランジスタ３における、ベース・コレクタ間電流は遮断され、従来のような逆電流が流れる事が確実に防止される。   For this reason, the base-collector voltage of the power transistor 3 is lower than the base-emitter voltage of the power transistor 3 by the above-described offset voltage. Therefore, if the offset voltage is set to a sufficient value, the power transistor 3 In this case, the base-collector current is cut off, and the reverse current as in the prior art is reliably prevented from flowing.

上述した比較器１０１の構成や、オフセット電圧の与え方は、あくまでも一例であり、上述の例に限定されるものではなく、上述したと同様の動作が得られるものであれば、他の回路構成やオフセット電圧の与え方であっても良い。
また、上述した本発明の実施の形態においては、比較器１０１の出力端子を第１のトランジスタ１のベースに接続したが、比較器１０１の出力端子の接続箇所は、これに限定されるものではなく、パワートランジスタ３のベース電流を制限できる箇所であれば、他の箇所でも良い。 The above-described configuration of the comparator 101 and the method of giving the offset voltage are merely examples, and are not limited to the above-described examples. Other circuit configurations may be used as long as the same operation as described above can be obtained. Alternatively, the offset voltage may be applied.
In the above-described embodiment of the present invention, the output terminal of the comparator 101 is connected to the base of the first transistor 1, but the connection location of the output terminal of the comparator 101 is not limited to this. As long as it is a place where the base current of the power transistor 3 can be limited, another place may be used.

起動時に入力電源電圧印加端子に電流が流れ出る逆電流の確実な発生防止と共にコストダウンが所望される安定化電圧電源回路に適用できる。   The present invention can be applied to a stabilized voltage power supply circuit in which it is desired to prevent the occurrence of a reverse current that flows out to the input power supply voltage application terminal during startup and to reduce the cost.

３…パワートランジスタ
１０…エラーアンプ
５１…電圧検出器
１０１…比較器 3 ... Power transistor 10 ... Error amplifier 51 ... Voltage detector 101 ... Comparator

Claims (2)

基準電圧と、出力電圧に応じたフィードバック電圧の差がエラーアンプにより検出され、前記エラーアンプの検出出力に応じてドライバを介して出力段を構成するバイポーラパワートランジスタの動作が制御されて出力電圧の安定化が図られるよう構成されてなる安定化電圧電源回路において、
前記バイポーラパワートランジスタのコレクタに外部から印加される入力電源電圧と、前記出力電圧の電位差を比較する比較器が設けられ、
前記比較器は、前記入力電源電圧と前記出力電圧の電位差に応じて、入力電源電圧＞前記出力電圧が保持されるように、前記バイポーラパワートランジスタのベース電流を制御可能に構成されてなることを特徴とする安定化電圧電源回路。 The difference between the reference voltage and the feedback voltage according to the output voltage is detected by the error amplifier, and the operation of the bipolar power transistor constituting the output stage is controlled via the driver according to the detection output of the error amplifier, and the output voltage In a stabilized voltage power supply circuit configured to be stabilized,
A comparator for comparing a potential difference between the input power supply voltage applied from the outside to the collector of the bipolar power transistor and the output voltage;
The comparator is configured to be able to control the base current of the bipolar power transistor such that the input power supply voltage> the output voltage is maintained according to the potential difference between the input power supply voltage and the output voltage. A stabilized voltage power circuit. 前記比較器は、電圧検出器を有し、前記電圧検出器は電圧検出器用第１及び第２のＰＮＰ形トランジスタを有してなり、前記電圧検出器用第１のＰＮＰ形トランジスタのベースは、前記入力電源電圧が印加可能とされる一方、前記電圧検出器用第２のＰＮＰ形トランジスタのベースは、前記出力電圧が印加可能とされると共に、エミッタには、オフセット用抵抗器の一端が接続され、前記オフセット用抵抗器の他端は、前記電圧検出器用第１のＰＮＰ形トランジスタのエミッタと共に、第１の定電流源に接続され、
前記電圧検出器用第１のＰＮＰ形トランジスタのコレクタは、電圧検出器用第１の抵抗器を介して、前記電圧検出器用第２のＰＮＰ形トランジスタのコレクタは、電圧検出器用第２の抵抗器を介して、共にグランドに接続されると共に、
前記電圧検出器用第２のＰＮＰ形トランジスタのコレクタには、比較器用第１のＮＰＮ形トランジスタのエミッタが、前記電圧検出器用第１のＰＮＰ形トランジスタのコレクタには、比較器用第２のＮＰＮ形トランジスタのエミッタが、それぞれ接続され、
前記比較器用第１及び第２のＮＰＮ形トランジスタは、相互にベースが接続されると共に、前記比較器用第１のＮＰＮ形トランジスタのコレクタと接続され、前記比較器用第１のＮＰＮ形トランジスタのコレクタには、第２の定電流源が、前記比較器用第２のＮＰＮ形トランジスタのコレクタには、第３の定電流源が、それぞれ接続され、
前記比較器用第２のＮＰＮ形トランジスタのコレクタは、比較器用第３のＮＰＮ形トランジスタのベースに接続され、前記比較器用第３のＮＰＮ形トランジスタのコレクタは、前記エラーアンプの出力端子に接続される一方、エミッタは、グランドに接続されてなることを特徴とする請求項１記載の安定化電圧電源回路。 The comparator has a voltage detector, the voltage detector has first and second PNP transistors for voltage detector, and the base of the first PNP transistor for voltage detector is the above-mentioned While the input power supply voltage can be applied, the output voltage can be applied to the base of the second PNP transistor for the voltage detector, and one end of an offset resistor is connected to the emitter, The other end of the offset resistor is connected to the first constant current source together with the emitter of the first PNP transistor for the voltage detector,
The collector of the first PNP transistor for voltage detector is connected via a first resistor for voltage detector, and the collector of the second PNP transistor for voltage detector is connected via a second resistor for voltage detector. Both connected to the ground,
The collector of the second PNP transistor for voltage detector has an emitter of a first NPN transistor for comparator, and the collector of the first PNP transistor for voltage detector has a second NPN transistor for comparator. Are connected to each other,
The first and second NPN transistors for comparator have bases connected to each other and are connected to the collector of the first NPN transistor for comparator and connected to the collector of the first NPN transistor for comparator. The second constant current source is connected to the collector of the second NPN transistor for comparator, and the third constant current source is connected to the collector of the second NPN transistor for comparator,
The collector of the second NPN transistor for comparator is connected to the base of the third NPN transistor for comparator, and the collector of the third NPN transistor for comparator is connected to the output terminal of the error amplifier. 2. The stabilized voltage power circuit according to claim 1, wherein the emitter is connected to the ground.
JP2011109736A 2011-05-16 2011-05-16 Regulated voltage power circuit Active JP5785437B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011109736A JP5785437B2 (en) 2011-05-16 2011-05-16 Regulated voltage power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011109736A JP5785437B2 (en) 2011-05-16 2011-05-16 Regulated voltage power circuit

Publications (2)

Publication Number Publication Date
JP2012242907A true JP2012242907A (en) 2012-12-10
JP5785437B2 JP5785437B2 (en) 2015-09-30

Family

ID=47464596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011109736A Active JP5785437B2 (en) 2011-05-16 2011-05-16 Regulated voltage power circuit

Country Status (1)

Country Link
JP (1) JP5785437B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392703A (en) * 2014-12-02 2015-03-04 京东方科技集团股份有限公司 Voltage stabilizing circuit, control method and display device thereof
CN113066440A (en) * 2021-04-06 2021-07-02 武汉天马微电子有限公司 Voltage regulating circuit, display module and display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040696A (en) * 2006-08-04 2008-02-21 Matsushita Electric Ind Co Ltd Power supply circuit and power amplifier using the power supply circuit
JP2010204761A (en) * 2009-02-27 2010-09-16 New Japan Radio Co Ltd Stabilized power supply circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008040696A (en) * 2006-08-04 2008-02-21 Matsushita Electric Ind Co Ltd Power supply circuit and power amplifier using the power supply circuit
JP2010204761A (en) * 2009-02-27 2010-09-16 New Japan Radio Co Ltd Stabilized power supply circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392703A (en) * 2014-12-02 2015-03-04 京东方科技集团股份有限公司 Voltage stabilizing circuit, control method and display device thereof
CN113066440A (en) * 2021-04-06 2021-07-02 武汉天马微电子有限公司 Voltage regulating circuit, display module and display device

Also Published As

Publication number Publication date
JP5785437B2 (en) 2015-09-30

Similar Documents

Publication Publication Date Title
JP2012108834A (en) Current limiting circuit and power supply circuit
US10847218B2 (en) Band-gap reference start-up circuit with greater noise margin for start-up
JP5785437B2 (en) Regulated voltage power circuit
JP5433510B2 (en) Power supply voltage monitoring circuit
JP4655154B2 (en) Window comparator circuit
JP2009093446A (en) Voltage control circuit
JP2008015779A (en) Constant current source circuit and power source circuit
JP3998487B2 (en) Constant voltage generator
JP5022318B2 (en) Operational amplifier
JP5040861B2 (en) Constant voltage circuit
JP2010086057A (en) Reference voltage generating circuit
US6806770B2 (en) Operational amplifier
JP4904954B2 (en) Reference voltage generation circuit
JP6036961B2 (en) Differential amplifier
JP6108617B2 (en) Voltage regulator circuit
JP2007019850A (en) Dc offset canceling circuit and display device using this
JP5331515B2 (en) Stabilized power circuit
JP5857931B2 (en) Differential amplifier
JP5054394B2 (en) Current source control circuit
JP2006287773A (en) Bias circuit for high frequency power amplifier
JP2017004059A (en) Constant voltage circuit
JP2011053765A (en) Overshoot prevention circuit
JP5762231B2 (en) Operational amplifier
JP2023039271A (en) Current sense circuit, and dc/dc converter
JP2011141653A (en) Regulator circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150714

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150724

R150 Certificate of patent or registration of utility model

Ref document number: 5785437

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250