JP2012242157A - Device for inspecting semiconductor sample - Google Patents

Device for inspecting semiconductor sample Download PDF

Info

Publication number
JP2012242157A
JP2012242157A JP2011110329A JP2011110329A JP2012242157A JP 2012242157 A JP2012242157 A JP 2012242157A JP 2011110329 A JP2011110329 A JP 2011110329A JP 2011110329 A JP2011110329 A JP 2011110329A JP 2012242157 A JP2012242157 A JP 2012242157A
Authority
JP
Japan
Prior art keywords
semiconductor sample
ground
voltage
inspection apparatus
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011110329A
Other languages
Japanese (ja)
Other versions
JP5770528B2 (en
Inventor
Yuji Nakajima
裕司 中嶋
Yoshitake Iwaki
吉剛 岩城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2011110329A priority Critical patent/JP5770528B2/en
Publication of JP2012242157A publication Critical patent/JP2012242157A/en
Application granted granted Critical
Publication of JP5770528B2 publication Critical patent/JP5770528B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a device for inspecting a semiconductor sample capable of surely suppressing generation of noise due to fluctuation in a potential difference between ground of the semiconductor sample and ground of an electrical characteristics measuring means even when the fluctuation in the potential difference occurs.SOLUTION: A device IE1 for inspecting a semiconductor sample includes: a constant voltage source 9 which applies a constant voltage to the semiconductor sample S; an electrical characteristic measurement part 11 which measures electrical characteristics of the semiconductor sample S; and a reverse phase adder 33 in which a signal inputted into the electrical characteristic measurement part 11 is added to a reversed potential difference between ground of the semiconductor sample S (sample ground G1) connected to an external power supply device 41 and ground of the constant voltage source 9 (detection circuit ground G2).

Description

本発明は、半導体試料の検査装置、特に、OBIRCH(Optical Beam Induced Resistance Change)法を用いた半導体試料の検査装置に関する。   The present invention relates to a semiconductor sample inspection apparatus, and more particularly, to a semiconductor sample inspection apparatus using an OBIRCH (Optical Beam Induced Resistance Change) method.

外部電源装置に接続される半導体試料にレーザビームを走査して照射し、レーザビームの照射に伴う半導体試料の電気特性変化を測定し、電気特性変化に基づいて半導体試料の欠陥箇所を検査する半導体試料の検査装置が知られている(たとえば、特許文献1参照)。特許文献1に記載されている半導体試料の検査装置は、半導体試料に定電圧を印加する電源と、半導体試料の電気特性を測定する電気特性測定手段と、を備えている。   A semiconductor that scans and irradiates a semiconductor sample connected to an external power supply device with a laser beam, measures changes in the electrical characteristics of the semiconductor sample associated with the laser beam irradiation, and inspects defects in the semiconductor sample based on the electrical characteristics change A sample inspection apparatus is known (see, for example, Patent Document 1). A semiconductor sample inspection apparatus described in Patent Document 1 includes a power source that applies a constant voltage to a semiconductor sample, and an electrical characteristic measurement unit that measures electrical characteristics of the semiconductor sample.

特開平6−300824号公報JP-A-6-300824

しかしながら、特許文献1に記載されている半導体試料の検査装置は、以下のような問題点を有している。   However, the semiconductor sample inspection apparatus described in Patent Document 1 has the following problems.

OBIRCH法を用いた半導体試料の検査装置では、半導体試料を動作させた状態で検査を行うことがある。この場合、半導体試料に外部電源装置(たとえば、半導体素子テスタ、安定化電源、ファンクションジェネレータ、又はパルスジェネレータなど)を接続した状態で、検査が行われる。本発明者等の調査研究の結果、上述した外部電源装置が半導体試料に接続されている状態では、半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差に揺らぎが生じ、この電位差の揺らぎがノイズとして電気特性測定手段に混入することが新たに判明した。   In a semiconductor sample inspection apparatus using the OBIRCH method, an inspection may be performed in a state where the semiconductor sample is operated. In this case, the inspection is performed with an external power supply device (for example, a semiconductor element tester, a stabilized power supply, a function generator, or a pulse generator) connected to the semiconductor sample. As a result of the investigation by the inventors, in the state where the external power supply device described above is connected to the semiconductor sample, fluctuation occurs in the potential difference between the ground of the semiconductor sample and the ground of the electrical property measuring means, and this potential difference It has been newly found that fluctuations are mixed in the electrical characteristic measuring means as noise.

半導体試料と電気特性測定手段とは、信号線により電気的に接続されている。この信号線が有するインピーダンスの影響で、半導体試料のグラウンドと電気特性測定手段のグラウンドとが分離されてしまう。このため、外部電源装置のグラウンドノイズが、半導体試料のインピーダンスを通して電気特性測定手段に混入することとなる。この外部電源装置のグラウンドノイズの混入が、上述した電位差の揺らぎとなり、電気特性測定手段に混入する。半導体試料と電気特性測定手段とが、メートルオーダーの同軸ケーブルで接続されている場合、半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差には、数μV程度の揺らぎが生じることが判明した。   The semiconductor sample and the electrical property measuring means are electrically connected by a signal line. The ground of the semiconductor sample and the ground of the electrical characteristic measuring means are separated by the influence of the impedance of the signal line. For this reason, the ground noise of the external power supply device is mixed into the electrical characteristic measuring means through the impedance of the semiconductor sample. The mixing of the ground noise of the external power supply device becomes the above-described fluctuation of the potential difference and is mixed into the electrical characteristic measuring means. When the semiconductor sample and the electrical property measuring means are connected by a coaxial cable of the metric order, a fluctuation of about several μV may occur in the potential difference between the ground of the semiconductor sample and the ground of the electrical property measuring means. found.

半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差の揺らぎは、半導体試料、電気特性測定手段、及び外部電源装置の各グラウンドを共通化することで抑制することは可能ではある。しかしながら、半導体試料と電気特性測定手段とを接続する信号線が有するインピーダンスが存在するため、上述した電位差の揺らぎは、依然として残る。また、半導体試料、電気特性測定手段、及び外部電源装置の各グラウンドを共通化した場合でも、これらのグラウンドの電位を同一にすることは不可能である。特に、外部電源装置と半導体試料の検査装置とは、別構成とされ、グラウンドもそれぞれ独自に設定されていることが一般的である。   Fluctuations in the potential difference between the ground of the semiconductor sample and the ground of the electrical property measuring means can be suppressed by making each ground of the semiconductor sample, the electrical property measuring means, and the external power supply device common. However, since the impedance of the signal line connecting the semiconductor sample and the electrical property measuring means exists, the above-described fluctuation of the potential difference still remains. Further, even when the grounds of the semiconductor sample, the electrical characteristic measuring means, and the external power supply device are shared, it is impossible to make these ground potentials the same. In particular, the external power supply device and the semiconductor sample inspection device are generally configured separately, and the ground is generally set independently.

上述した電位差の揺らぎに起因するノイズの影響を抑えるため、測定時間を長くして、電位差の揺らぎを平均化することが考えられる。しかしながら、この場合には、測定時間が長くなることにより、検査工程のターンアラウンドタイム(TAT)が長くなってしまう懼れがある。半導体試料に照射するレーザビームの強度を高くすることにより、SN比を改善して、上述した電位差の揺らぎに起因するノイズの影響を抑えることも考えられる。しかしながら、この場合には、レーザビームの強度が高いために、半導体試料を破壊してしまう懼れがある。   In order to suppress the influence of noise due to the above-described fluctuation of the potential difference, it is conceivable to lengthen the measurement time and average the fluctuation of the potential difference. However, in this case, there is a possibility that the turnaround time (TAT) of the inspection process becomes longer due to the longer measurement time. It is also conceivable to improve the S / N ratio by increasing the intensity of the laser beam applied to the semiconductor sample and suppress the influence of noise caused by the above-described fluctuation of the potential difference. However, in this case, since the intensity of the laser beam is high, the semiconductor sample may be destroyed.

本発明は、半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差に揺らぎが生じる場合でも、当該電位差の揺らぎに起因するノイズの発生を確実に抑制することが可能な半導体試料の検査装置を提供することを目的とする。   The present invention is an inspection of a semiconductor sample that can reliably suppress the generation of noise due to the fluctuation of the potential difference even when the potential difference between the ground of the semiconductor sample and the ground of the electrical property measuring means fluctuates. An object is to provide an apparatus.

本発明は、外部電源装置に接続される半導体試料にレーザビームを走査して照射し、該レーザビームの照射に伴う半導体試料の電気特性変化を測定し、該電気特性変化に基づいて半導体試料の欠陥箇所を検査する半導体試料の検査装置であって、半導体試料に定電圧を印加する又は定電流を供給する電源と、半導体試料の電気特性を測定する電気特性測定手段と、電気特性測定手段に入力される信号及び電気特性測定手段から出力される信号のいずれか一方の信号に、外部電源装置に接続される半導体試料のグラウンドと電源のグラウンドとの電位差を逆相にして加算する逆相加算手段と、を備えていることを特徴とする。   The present invention scans and irradiates a semiconductor sample connected to an external power supply device with a laser beam, measures a change in electrical characteristics of the semiconductor sample accompanying the irradiation of the laser beam, and based on the change in electrical characteristics, A semiconductor sample inspection apparatus for inspecting a defective portion, including a power source for applying a constant voltage or supplying a constant current to a semiconductor sample, an electrical property measuring unit for measuring electrical properties of the semiconductor sample, and an electrical property measuring unit Reverse phase addition that adds the potential difference between the ground of the semiconductor sample connected to the external power supply and the ground of the power source to either one of the input signal and the signal output from the electrical characteristic measuring means in the reverse phase And means.

本発明に係る半導体試料の検査装置では、逆相加算手段により、電気特性測定手段に入力される信号及び電気特性測定手段から出力される信号のいずれか一方の信号に、外部電源装置に接続される半導体試料のグラウンドと電源のグラウンドとの電位差が逆相とされて加算される。これにより、半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差に揺らぎが生じる場合でも、当該電位差の揺らぎがキャンセルされることとなり、ノイズの発生を確実に抑制することができる。   In the semiconductor sample inspection apparatus according to the present invention, the antiphase addition means is connected to the external power supply apparatus to one of the signal input to the electrical characteristic measurement means and the signal output from the electrical characteristic measurement means. The potential difference between the ground of the semiconductor sample to be grounded and the ground of the power source is reversed and added. Thereby, even when fluctuations occur in the potential difference between the ground of the semiconductor sample and the ground of the electrical characteristic measuring means, the fluctuation of the potential difference is canceled, and the generation of noise can be reliably suppressed.

本発明では、半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差の揺らぎがキャンセルされることにより、ノイズの発生が抑制されている。したがって、ノイズの影響を抑えるために、測定時間を長く設定する必要がなく、また、レーザビームの強度を高める必要もない。   In the present invention, the occurrence of noise is suppressed by canceling the fluctuation of the potential difference between the ground of the semiconductor sample and the ground of the electrical property measuring means. Therefore, it is not necessary to set a long measurement time in order to suppress the influence of noise, and it is not necessary to increase the intensity of the laser beam.

電源が、定電圧を印加する定電圧源であり、電気特性測定手段が、入力される電流信号を電圧信号に変換する電流電圧変換器を有し、逆相加算手段は、電流電圧変換器の前段に設けられていてもよい。この場合には、電源として定電圧源が用いられている場合でも、半導体試料の電気特性変化として電流変化をノイズの影響を抑制しつつ測定することができる。逆相加算手段が、電流電圧変換器の前段に設けられているので、電流電圧変換器にて信号が増幅される前に上述した電位差の揺らぎがキャンセルされ、ノイズの発生をより一層確実に抑制することができる。   The power source is a constant voltage source that applies a constant voltage, the electrical characteristic measuring means has a current-voltage converter that converts an input current signal into a voltage signal, and the negative phase adding means is a current-voltage converter It may be provided in the previous stage. In this case, even when a constant voltage source is used as the power source, the current change can be measured as the electrical characteristic change of the semiconductor sample while suppressing the influence of noise. Since the anti-phase addition means is provided in the previous stage of the current-voltage converter, the above-described fluctuation of the potential difference is canceled before the signal is amplified by the current-voltage converter, and the generation of noise is more reliably suppressed. can do.

電源が、定電流を供給する定電流源であり、電気特性測定手段が、入力される電圧信号を増幅して出力する電圧増幅器を有し、逆相加算手段は、電圧増幅器の前段に設けられていてもよい。この場合には、電源として定電流源が用いられている場合でも、半導体試料の電気特性変化として電圧変化をノイズの影響を抑制しつつ測定することができる。逆相加算手段が、電圧増幅器の前段に設けられているので、電圧増幅器にて信号が増幅される前に上述した電位差の揺らぎがキャンセルされ、ノイズの発生をより一層確実に抑制することができる。   The power source is a constant current source that supplies a constant current, the electrical characteristic measuring means has a voltage amplifier that amplifies and outputs the input voltage signal, and the anti-phase addition means is provided in front of the voltage amplifier. It may be. In this case, even when a constant current source is used as a power source, it is possible to measure a voltage change as an electrical characteristic change of the semiconductor sample while suppressing the influence of noise. Since the anti-phase addition means is provided in the front stage of the voltage amplifier, the above-described fluctuation of the potential difference is canceled before the signal is amplified by the voltage amplifier, and the generation of noise can be suppressed more reliably. .

逆相加算手段が、外部電源装置に接続される半導体試料のグラウンドと電源のグラウンドとの電位差を逆相にする逆相増幅器と、逆相増幅器からの出力を加算する加算器と、を有していてもよい。この場合、外部電源装置に接続される半導体試料のグラウンドと電源のグラウンドとの電位差を逆相にして加算する逆相加算手段の構成を簡易且つ低コストにて実現することができる。   The negative phase addition means includes a negative phase amplifier that reverses the potential difference between the ground of the semiconductor sample connected to the external power supply device and the ground of the power source, and an adder that adds the outputs from the negative phase amplifier. It may be. In this case, the configuration of the anti-phase addition means for adding the potential difference between the ground of the semiconductor sample connected to the external power supply device and the ground of the power source in the reverse phase can be realized easily and at low cost.

本発明によれば、半導体試料のグラウンドと電気特性測定手段のグラウンドとの間の電位差に揺らぎが生じる場合でも、当該電位差の揺らぎに起因するノイズの発生を確実に抑制することが可能な半導体試料の検査装置を提供することができる。   According to the present invention, even when fluctuation occurs in the potential difference between the ground of the semiconductor sample and the ground of the electrical property measuring means, the semiconductor sample that can reliably suppress the generation of noise due to the fluctuation of the potential difference. An inspection apparatus can be provided.

本実施形態に係る半導体試料の検査装置の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the test | inspection apparatus of the semiconductor sample which concerns on this embodiment. 半導体試料、加算部、及び電流電圧変換部を説明するための概略図である。It is the schematic for demonstrating a semiconductor sample, an addition part, and a current-voltage conversion part. 本実施形態の変形例に係る半導体試料の検査装置の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the test | inspection apparatus of the semiconductor sample which concerns on the modification of this embodiment. 半導体試料、加算部、及び電圧増幅部を説明するための概略図である。It is the schematic for demonstrating a semiconductor sample, an addition part, and a voltage amplification part.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted.

図1及び図2を参照して、本実施形態に係る半導体試料の検査装置IE1の構成を説明する。図1は、本実施形態に係る半導体試料の検査装置の構成を示す概略ブロック図である。図2は、半導体試料、逆相加算部、及び電流電圧変換部を説明するための概略図である。   With reference to FIGS. 1 and 2, the configuration of the semiconductor sample inspection apparatus IE1 according to the present embodiment will be described. FIG. 1 is a schematic block diagram showing a configuration of a semiconductor sample inspection apparatus according to the present embodiment. FIG. 2 is a schematic diagram for explaining a semiconductor sample, an antiphase addition unit, and a current-voltage conversion unit.

半導体試料の検査装置IE1は、OBIRCH法を用いた検査装置であって、図1に示されるように、レーザ発生源1、レーザ走査部3、顕微鏡5、試料台7、定電圧源9、電気特性測定部11、システム制御部13、及びモニタ15を備えている。   The semiconductor sample inspection apparatus IE1 is an inspection apparatus using the OBIRCH method. As shown in FIG. 1, the laser generation source 1, the laser scanning unit 3, the microscope 5, the sample stage 7, the constant voltage source 9, A characteristic measurement unit 11, a system control unit 13, and a monitor 15 are provided.

レーザ発生源1は、レーザ光を発生させ、出射する。レーザ走査部3は、レーザ発生源1から出射されたレーザ光の光路上に配置されており、レーザ光が入射する。レーザ走査部3は、入射したレーザ光を所定の方向に走査する。レーザ走査部3は、たとえば、入射方向に直交する二次元方向にラスタスキャン(raster scan)させる。顕微鏡5は、走査されたレーザ光を微小スポット径に集束させる。試料台7は、半導体試料S(たとえば、半導体集積回路など)が載置される。試料台7に載置された半導体試料Sは、顕微鏡5の焦点位置に、位置決めがなされる。   The laser source 1 generates and emits laser light. The laser scanning unit 3 is disposed on the optical path of the laser light emitted from the laser generation source 1 and receives the laser light. The laser scanning unit 3 scans the incident laser light in a predetermined direction. For example, the laser scanning unit 3 performs a raster scan in a two-dimensional direction orthogonal to the incident direction. The microscope 5 focuses the scanned laser light on a minute spot diameter. On the sample stage 7, a semiconductor sample S (for example, a semiconductor integrated circuit) is placed. The semiconductor sample S placed on the sample stage 7 is positioned at the focal position of the microscope 5.

定電圧源9は、半導体試料Sに所定の定電圧を印加する。定電圧源9は、信号線21を介して試料台7に接続されており、試料台7の配線を通して半導体試料Sの電源端子と電気的に接続されている。試料台7に載置された半導体試料Sのグラウンド端子Sは、試料台7のグラウンド配線7a及びグラウンド端子7b、並びにグラウンド線23を介して定電圧源9のグラウンド端子と電気的に接続されている。 The constant voltage source 9 applies a predetermined constant voltage to the semiconductor sample S. The constant voltage source 9 is connected to the sample stage 7 via the signal line 21 and is electrically connected to the power supply terminal of the semiconductor sample S through the wiring of the sample stage 7. Ground terminal S G of the placed semiconductor sample S on the sample stage 7, the ground line 7a and the ground terminal 7b of the sample table 7 and is electrically connected to the ground terminal of the constant voltage source 9 via a ground line 23 ing.

半導体試料Sのグラウンド端子Sは、試料台7のグラウンド配線7a及びグラウンド端子7cを介して、試料台7のグラウンド(サンプルグラウンド)G1に接続されている。定電圧源9は、グラウンド(検出回路グラウンド)G2に接続されている。 Ground terminal S G of the semiconductor sample S via the ground wiring 7a and the ground terminal 7c of the sample table 7 and is connected to the ground of the sample table 7 (sample ground) G1. The constant voltage source 9 is connected to the ground (detection circuit ground) G2.

電気特性測定部11は、半導体試料Sの電気特性を測定する。本実施形態では、半導体試料Sの電気特性として、電流を測定する。電気特性測定部11は、信号線25を介して試料台7に接続されており、試料台7の配線を通して半導体試料Sの所定の端子と電気的に接続されている。信号線25は、たとえば同軸ケーブルが用いられる。図2に示されるように、同軸ケーブル(信号線25)の外部導体(シールド層)の一端側は、サンプルグラウンドG1に接続されており、同軸ケーブルの外部導体の他端側は、検出回路グラウンドG2に接続されている。   The electrical property measurement unit 11 measures electrical properties of the semiconductor sample S. In the present embodiment, current is measured as the electrical characteristics of the semiconductor sample S. The electrical characteristic measuring unit 11 is connected to the sample stage 7 through a signal line 25 and is electrically connected to a predetermined terminal of the semiconductor sample S through the wiring of the sample stage 7. For example, a coaxial cable is used as the signal line 25. As shown in FIG. 2, one end side of the outer conductor (shield layer) of the coaxial cable (signal line 25) is connected to the sample ground G1, and the other end side of the outer conductor of the coaxial cable is connected to the detection circuit ground. Connected to G2.

電気特性測定部11は、図2に示されるように、電流電圧変換器31を有している。電流電圧変換器31は、入力された電流信号を一旦増幅した後に、電圧信号に変換する。電気特性測定部11(電流電圧変換器31)は、定電圧源9と同じく、グラウンド(検出回路グラウンド)G2に接続されている。   As shown in FIG. 2, the electrical characteristic measurement unit 11 has a current-voltage converter 31. The current / voltage converter 31 amplifies the input current signal and then converts it into a voltage signal. The electrical characteristic measuring unit 11 (current / voltage converter 31) is connected to the ground (detection circuit ground) G2 in the same manner as the constant voltage source 9.

システム制御部13は、制御線27を介して、レーザ走査部3、定電圧源9、及び電気特性測定部11に接続されている。システム制御部13は、モニタ15にも接続されている。   The system control unit 13 is connected to the laser scanning unit 3, the constant voltage source 9, and the electrical characteristic measurement unit 11 via a control line 27. The system control unit 13 is also connected to the monitor 15.

本実施形態では、検査装置IE1に、外部電源装置41が接続されている。外部電源装置41は、半導体試料Sを所望の動作状態とするものであり、信号線43を介して試料台7に接続されており、試料台7の配線を通して半導体試料Sの所定の端子と電気的に接続されている。試料台7に載置された半導体試料Sのグラウンド端子Sは、試料台7のグラウンド配線7a及びグラウンド端子7d、並びにグラウンド線45を介して、外部電源装置41のグラウンド端子と電気的に接続されている。外部電源装置41は、グラウンド(外部電源装置グラウンド)G3に接続されている。外部電源装置41は、たとえば、LSIテスタなどの半導体素子テスタ、安定化電源、ファンクションジェネレータ、又はパルスジェネレータなどが用いられる。 In the present embodiment, an external power supply device 41 is connected to the inspection apparatus IE1. The external power supply device 41 is for bringing the semiconductor sample S into a desired operation state, is connected to the sample stage 7 through the signal line 43, and is electrically connected to a predetermined terminal of the semiconductor sample S through the wiring of the sample stage 7. Connected. Ground terminal S G of the placed semiconductor sample S on the sample stage 7, the ground line 7a and the ground terminal 7d of the sample stage 7, and through a ground line 45, electrically connected to the ground terminal of the external power supply device 41 Has been. The external power supply device 41 is connected to the ground (external power supply device ground) G3. As the external power supply device 41, for example, a semiconductor element tester such as an LSI tester, a stabilized power supply, a function generator, or a pulse generator is used.

検査装置IE1では、レーザ発生源1から出射されたレーザ光は、レーザ走査部3で走査されると共に顕微鏡5で集光されて、レーザビームとして半導体試料Sの表面の微細部分に照射される。レーザ走査部3による走査は、システム制御部13によって制御される。   In the inspection apparatus IE1, the laser beam emitted from the laser source 1 is scanned by the laser scanning unit 3 and condensed by the microscope 5, and is irradiated onto a fine portion of the surface of the semiconductor sample S as a laser beam. Scanning by the laser scanning unit 3 is controlled by the system control unit 13.

半導体試料Sには、定電圧源9により、所定の電圧が印加されており、半導体試料Sの回路内には所定の電流が流れている。半導体試料Sにおけるレーザビームが照射されている箇所では、レーザビームの吸収に伴い、その温度が上昇し、抵抗率が変化する。このため、半導体試料Sを流れる電流値が変化する。ボイドなどの欠陥がある箇所では、熱伝導が悪い。したがって、こうした箇所にレーザビームが照射された場合は、熱が周囲に逃げ難いために、欠陥がある箇所では温度上昇が大きい。これにより、所定の電圧が印加された半導体試料Sの欠陥箇所では、温度上昇に伴って抵抗率変化が増加し、電流値の変化も大きい。   A predetermined voltage is applied to the semiconductor sample S by the constant voltage source 9, and a predetermined current flows in the circuit of the semiconductor sample S. In the part irradiated with the laser beam in the semiconductor sample S, the temperature rises and the resistivity changes with the absorption of the laser beam. For this reason, the value of the current flowing through the semiconductor sample S changes. In places where there are defects such as voids, heat conduction is poor. Therefore, when a laser beam is irradiated to such a place, the heat does not easily escape to the surroundings, and the temperature rise is large at the place where there is a defect. Thereby, in the defective part of the semiconductor sample S to which a predetermined voltage is applied, the change in resistivity increases as the temperature rises, and the change in current value is also large.

電気特性測定部11(電流電圧変換器31)では、検出された電流が一旦増幅された後に電圧に変換される。変換された電圧値に相当する検出信号(電圧信号)が電流電圧変換器31からシステム制御部13に送られる。システム制御部13は、順次検出信号として得られた電圧値の差を輝度情報に変換してレーザビーム照射位置に対応して並べられた画像情報をモニタ15に表示する。これにより、半導体試料Sの欠陥箇所を画像で確認できる。信号線21、グラウンド線23、及び信号線25の長さは、たとえば、1m以上である。   In the electrical characteristic measuring unit 11 (current-voltage converter 31), the detected current is once amplified and then converted into a voltage. A detection signal (voltage signal) corresponding to the converted voltage value is sent from the current-voltage converter 31 to the system control unit 13. The system control unit 13 sequentially converts the voltage value difference obtained as the detection signal into luminance information, and displays the image information arranged in accordance with the laser beam irradiation position on the monitor 15. Thereby, the defect location of the semiconductor sample S can be confirmed with an image. The lengths of the signal line 21, the ground line 23, and the signal line 25 are, for example, 1 m or more.

OBIRCH法を用いた検査装置の構成及び動作は、当該技術分野では既知であり(たとえば、上述した特許文献1や、本願出願人による国際公開第2004/065972号パンフレットなどに記載されている。)、これ以上の詳細な説明を省略する。   The configuration and operation of an inspection apparatus using the OBIRCH method are known in the art (for example, described in Patent Document 1 described above and International Publication No. 2004/065972 by the applicant of the present application). Further detailed description will be omitted.

ところで、本実施形態に係る検査装置IE1は、図1及び図2に示されるように、逆相加算部33を備えている。逆相加算部33は、逆相増幅器35と、加算器37と、を有しており、電流電圧変換器31の前段に設けられている。   By the way, the inspection apparatus IE1 according to the present embodiment includes a reversed-phase addition unit 33 as shown in FIGS. The negative phase adder 33 includes a negative phase amplifier 35 and an adder 37, and is provided in the previous stage of the current-voltage converter 31.

逆相増幅器35には、反転入力端子にサンプルグラウンドG1が接続され、非反転入力端子に検出回路グラウンドG2が接続される。すなわち、逆相増幅器35には、半導体試料Sのグラウンドの電圧と、定電圧源9のグラウンドの電圧と、が入力されている。逆相増幅器35は、半導体試料Sのグラウンド電圧と定電圧源9のグラウンド電圧との電位差を増幅し且つ逆相として出力する。   In the negative phase amplifier 35, the sample ground G1 is connected to the inverting input terminal, and the detection circuit ground G2 is connected to the non-inverting input terminal. That is, the negative phase amplifier 35 receives the ground voltage of the semiconductor sample S and the ground voltage of the constant voltage source 9. The negative phase amplifier 35 amplifies the potential difference between the ground voltage of the semiconductor sample S and the ground voltage of the constant voltage source 9 and outputs it as a negative phase.

加算器37は、信号線25に挿入されている。これにより、逆相増幅器35からの出力が電流電圧変換器31に入力される信号に加算されることとなる。すなわち、逆相加算部33(逆相増幅器35及び加算器37)により、電流電圧変換器31に入力される信号に、半導体試料Sのグラウンド電圧と定電圧源9のグラウンド電圧との電位差が逆相とされて加算されることとなる。   The adder 37 is inserted in the signal line 25. As a result, the output from the negative phase amplifier 35 is added to the signal input to the current-voltage converter 31. That is, the potential difference between the ground voltage of the semiconductor sample S and the ground voltage of the constant voltage source 9 is reversed by the signal input to the current-voltage converter 31 by the anti-phase adder 33 (the anti-phase amplifier 35 and the adder 37). Phases will be added.

以上のように、本実施形態では、半導体試料SのサンプルグラウンドG1と電気特性測定部11(電流電圧変換器31)の検出回路グラウンドG2との間の電位差に揺らぎ(たとえば、数μV程度の揺らぎ)が生じる場合でも、当該電位差の揺らぎが逆相加算部33(逆相増幅器35及び加算器37)によりキャンセルされることとなる。この結果、検査装置IE1においては、上述した電位差の揺らぎに起因するノイズの発生を確実に抑制することができる。   As described above, in the present embodiment, fluctuation (for example, fluctuation of about several μV) occurs in the potential difference between the sample ground G1 of the semiconductor sample S and the detection circuit ground G2 of the electrical characteristic measurement unit 11 (current / voltage converter 31). ) Occurs, the fluctuation of the potential difference is canceled by the anti-phase adder 33 (the anti-phase amplifier 35 and the adder 37). As a result, in the inspection apparatus IE1, it is possible to reliably suppress the occurrence of noise due to the above-described potential difference fluctuation.

そして、本実施形態では、半導体試料SのサンプルグラウンドG1と電気特性測定部11(電流電圧変換器31)の検出回路グラウンドG2との間の電位差の揺らぎがキャンセルされることにより、ノイズの発生が抑制されている。したがって、検査装置IE1では、ノイズの影響を抑えるために、測定時間を長く設定する必要がなく、また、レーザビームの強度を高める必要もない。   And in this embodiment, generation | occurrence | production of noise is generated by canceling the fluctuation of the potential difference between the sample ground G1 of the semiconductor sample S and the detection circuit ground G2 of the electrical characteristic measuring unit 11 (current-voltage converter 31). It is suppressed. Therefore, in the inspection apparatus IE1, it is not necessary to set a long measurement time in order to suppress the influence of noise, and it is not necessary to increase the intensity of the laser beam.

本実施形態では、検査装置IE1が電源として定電圧源9を備え、電気特性測定部11が電流電圧変換器31を有し、逆相加算部33(加算器37)が電流電圧変換器31の前段に設けられている。これにより、まず、電源として定電圧源9が用いられている場合でも、検査装置IE1は、半導体試料Sの電気特性変化として電流変化をノイズの影響を抑制しつつ測定することができる。そして、逆相加算部33(加算器37)が電流電圧変換器31の前段に設けられているので、電流電圧変換器31にて信号が増幅される前に上述した電位差の揺らぎがキャンセルされることとなる。この結果、検査装置IE1では、上述した電位差の揺らぎに起因するノイズの発生をより一層確実に抑制することができる。   In the present embodiment, the inspection apparatus IE1 includes a constant voltage source 9 as a power source, the electrical characteristic measurement unit 11 includes a current-voltage converter 31, and an anti-phase addition unit 33 (adder 37) includes the current-voltage converter 31. It is provided in the previous stage. Thereby, first, even when the constant voltage source 9 is used as the power source, the inspection apparatus IE1 can measure the current change as the electrical characteristic change of the semiconductor sample S while suppressing the influence of noise. And since the antiphase addition part 33 (adder 37) is provided in the front | former stage of the current-voltage converter 31, before the signal is amplified in the current-voltage converter 31, the fluctuation | variation of the above-mentioned potential difference is canceled. It will be. As a result, in the inspection apparatus IE1, the generation of noise due to the above-described fluctuation of the potential difference can be more reliably suppressed.

本実施形態では、逆相加算部33が、逆相増幅器35と、加算器37と、を有している。これにより、逆相加算部33の構成を簡易且つ低コストにて実現することができる。   In the present embodiment, the anti-phase addition unit 33 includes an anti-phase amplifier 35 and an adder 37. Thereby, the structure of the anti | reverse | negative phase addition part 33 is realizable with simple and low cost.

続いて、図3及び図4を参照して、変形例に係る半導体試料の検査装置IE2の構成を説明する。図3は、変形例に係る半導体試料の検査装置の構成を示す概略ブロック図である。図4は、半導体試料、逆相加算部、及び電流電圧変換部を説明するための概略図である。   Next, the configuration of the semiconductor sample inspection apparatus IE2 according to the modification will be described with reference to FIGS. FIG. 3 is a schematic block diagram showing a configuration of a semiconductor sample inspection apparatus according to a modification. FIG. 4 is a schematic diagram for explaining a semiconductor sample, an antiphase addition unit, and a current-voltage conversion unit.

変形例に係る検査装置IE2も、OBIRCH法を用いた検査装置であって、図3に示されるように、レーザ発生源1、レーザ走査部3、顕微鏡5、試料台7、定電流源51、電気特性測定部11、システム制御部13、モニタ15、及び逆相加算部33を備えている。検査装置IE2は、図3に示されるように、定電圧源9の代わりに、所定の定電流を供給する定電流源51を備えている。電気特性測定部11は、図4に示されるように、電流電圧変換器31の代わりに、電圧増幅器53を有している。検査装置IE2は、レーザビームの照射に伴う半導体試料Sの電気特性変化として電圧変化を測定し、当該電圧変化に基づいて半導体試料Sの欠陥箇所を検査する点で、検査装置IE1と相違する。   The inspection apparatus IE2 according to the modified example is also an inspection apparatus using the OBIRCH method, and as shown in FIG. 3, the laser source 1, the laser scanning unit 3, the microscope 5, the sample stage 7, the constant current source 51, An electrical characteristic measurement unit 11, a system control unit 13, a monitor 15, and a reverse phase addition unit 33 are provided. As shown in FIG. 3, the inspection apparatus IE <b> 2 includes a constant current source 51 that supplies a predetermined constant current instead of the constant voltage source 9. As shown in FIG. 4, the electrical characteristic measurement unit 11 includes a voltage amplifier 53 instead of the current-voltage converter 31. The inspection apparatus IE2 is different from the inspection apparatus IE1 in that a voltage change is measured as a change in electrical characteristics of the semiconductor sample S accompanying laser beam irradiation, and a defective portion of the semiconductor sample S is inspected based on the voltage change.

本変形例においても、半導体試料SのサンプルグラウンドG1と電気特性測定部11(電流電圧変換器31)の検出回路グラウンドG2との間の電位差に揺らぎが生じる場合でも、当該電位差の揺らぎが逆相加算部33(逆相増幅器35及び加算器37)によりキャンセルされることとなる。この結果、検査装置IE2においては、上述した電位差の揺らぎに起因するノイズの発生を確実に抑制することができる。また、検査装置IE2でも、ノイズの影響を抑えるために、測定時間を長く設定する必要がなく、また、レーザビームの強度を高める必要もない。   Also in this modification, even when a fluctuation occurs in the potential difference between the sample ground G1 of the semiconductor sample S and the detection circuit ground G2 of the electrical characteristic measurement unit 11 (current / voltage converter 31), the fluctuation of the potential difference is in reverse phase. It will be canceled by the adder 33 (reverse phase amplifier 35 and adder 37). As a result, in the inspection apparatus IE2, it is possible to reliably suppress the occurrence of noise due to the above-described potential difference fluctuation. Also in the inspection apparatus IE2, it is not necessary to set a long measurement time in order to suppress the influence of noise, and it is not necessary to increase the intensity of the laser beam.

本実施形態では、検査装置IE2が電源として定電流源51を備え、電気特性測定部11が電圧増幅器53を有し、逆相加算部33(加算器37)が電流電圧変換器31の前段に設けられている。これにより、まず、電源として定電流源51が用いられている場合でも、検査装置IE2は、半導体試料Sの電気特性変化として電流変化をノイズの影響を抑制しつつ測定することができる。そして、逆相加算部33(加算器37)が電圧増幅器53の前段に設けられているので、電流電圧変換器31にて信号が増幅される前に上述した電位差の揺らぎがキャンセルされることとなる。この結果、検査装置IE2においても、上述した電位差の揺らぎに起因するノイズの発生をより一層確実に抑制することができる。   In the present embodiment, the inspection apparatus IE2 includes a constant current source 51 as a power source, the electrical characteristic measurement unit 11 includes a voltage amplifier 53, and a negative phase addition unit 33 (adder 37) is provided upstream of the current-voltage converter 31. Is provided. Thereby, first, even when the constant current source 51 is used as a power source, the inspection apparatus IE2 can measure a current change as an electrical characteristic change of the semiconductor sample S while suppressing the influence of noise. And since the anti-phase addition part 33 (adder 37) is provided in the front | former stage of the voltage amplifier 53, before a signal is amplified in the current voltage converter 31, the fluctuation | variation of the above-mentioned potential difference is cancelled. Become. As a result, also in the inspection apparatus IE2, generation of noise due to the above-described fluctuation of the potential difference can be more reliably suppressed.

以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。   The preferred embodiments of the present invention have been described above. However, the present invention is not necessarily limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.

本実施形態及び変形例では、外部電源装置41に接続される半導体試料Sのグラウンドの電圧として、サンプルグラウンドG1の電圧が逆相加算部33(逆相増幅器35)に入力されているが、これに限られない。たとえば、半導体試料Sのグラウンドの電圧として、グラウンド端子Sの電圧が逆相加算部33(逆相増幅器35)に直接入力されてもよく、グラウンド端子7b〜7dの電圧が逆相加算部33(逆相増幅器35)に直接入力されていてもよい。 In the present embodiment and the modification, the voltage of the sample ground G1 is input to the negative phase adder 33 (the negative phase amplifier 35) as the ground voltage of the semiconductor sample S connected to the external power supply device 41. Not limited to. For example, the semiconductor as the voltage of the ground sample S, the ground terminal S G of the voltage may be input directly to the reverse phase addition section 33 (reverse phase amplifier 35), a ground voltage terminal 7b~7d reverse phase addition section 33 It may be directly input to (the negative phase amplifier 35).

本実施形態及び変形例では、逆相加算部33(加算器37)が電流電圧変換器31の前段に設けられているが、これに限られない。たとえば、逆相加算部33(加算器37)が電流電圧変換器31の後段に設けられていてもよい。ただし、ノイズの発生をより一層確実に抑制するためには、逆相加算部33(加算器37)が電流電圧変換器31の前段に設けられていることが好ましい。   In the present embodiment and the modification, the anti-phase addition unit 33 (adder 37) is provided in the previous stage of the current-voltage converter 31, but the present invention is not limited to this. For example, the anti-phase addition unit 33 (adder 37) may be provided at the subsequent stage of the current-voltage converter 31. However, it is preferable that the anti-phase addition unit 33 (adder 37) is provided in the previous stage of the current-voltage converter 31 in order to more reliably suppress the generation of noise.

本発明は、OBIRCH法を用いた半導体試料の検査装置に利用できる。   The present invention can be used in a semiconductor sample inspection apparatus using the OBIRCH method.

1…レーザ発生源、3…レーザ走査部、5…顕微鏡、7…試料台、7b〜7d…グラウンド端子、9…定電圧源、11…電気特性測定部、13…システム制御部、25…信号線、31…電流電圧変換器、33…逆相加算部、35…逆相増幅器、37…加算器、41…外部電源装置、51…定電流源、53…電圧増幅器、G1…サンプルグラウンド、G2…検出回路グラウンド、G3…外部電源装置グラウンド、IE1,IE2…検査装置、S…半導体試料。   DESCRIPTION OF SYMBOLS 1 ... Laser generating source, 3 ... Laser scanning part, 5 ... Microscope, 7 ... Sample stand, 7b-7d ... Ground terminal, 9 ... Constant voltage source, 11 ... Electrical property measuring part, 13 ... System control part, 25 ... Signal Line 31, current-voltage converter, 33, reverse phase adder, 35, reverse phase amplifier, 37, adder, 41, external power supply, 51, constant current source, 53, voltage amplifier, G 1, sample ground, G 2 ... detection circuit ground, G3 ... external power supply device ground, IE1, IE2 ... inspection device, S ... semiconductor sample.

Claims (4)

外部電源装置に接続される半導体試料にレーザビームを走査して照射し、該レーザビームの照射に伴う半導体試料の電気特性変化を測定し、該電気特性変化に基づいて半導体試料の欠陥箇所を検査する半導体試料の検査装置であって、
半導体試料に定電圧を印加する又は定電流を供給する電源と、
半導体試料の電気特性を測定する電気特性測定手段と、
前記電気特性測定手段に入力される信号及び前記電気特性測定手段から出力される信号のいずれか一方の信号に、外部電源装置に接続される半導体試料のグラウンドと前記電源のグラウンドとの電位差を逆相にして加算する逆相加算手段と、を備えていることを特徴とする半導体試料の検査装置。
A semiconductor sample connected to an external power supply device is scanned and irradiated with a laser beam, a change in electrical characteristics of the semiconductor sample due to the irradiation of the laser beam is measured, and a defect portion of the semiconductor sample is inspected based on the change in electrical characteristics An inspection apparatus for semiconductor samples,
A power source for applying a constant voltage or supplying a constant current to the semiconductor sample;
Electrical property measuring means for measuring electrical properties of a semiconductor sample;
The potential difference between the ground of the semiconductor sample connected to the external power supply device and the ground of the power source is reversed to one of the signal input to the electrical property measuring means and the signal output from the electrical property measuring means. And an anti-phase addition means for adding in phase.
前記電源が、定電圧を印加する定電圧源であり、
前記電気特性測定手段が、入力される電流信号を電圧信号に変換する電流電圧変換器を有し、
前記逆相加算手段は、前記電流電圧変換器の前段に設けられていることを特徴とする請求項1に記載の半導体試料の検査装置。
The power source is a constant voltage source for applying a constant voltage;
The electrical characteristic measuring means has a current-voltage converter that converts an input current signal into a voltage signal,
The semiconductor sample inspection apparatus according to claim 1, wherein the negative-phase addition unit is provided in a stage preceding the current-voltage converter.
前記電源が、定電流を供給する定電流源であり、
前記電気特性測定手段が、入力される電圧信号を増幅して出力する電圧増幅器を有し、
前記逆相加算手段は、前記電圧増幅器の前段に設けられていることを特徴とする請求項1に記載の半導体試料の検査装置。
The power source is a constant current source for supplying a constant current;
The electrical characteristic measuring means has a voltage amplifier that amplifies and outputs an input voltage signal,
The semiconductor sample inspection apparatus according to claim 1, wherein the negative phase addition means is provided in a stage preceding the voltage amplifier.
前記逆相加算手段が、外部電源装置に接続される半導体試料のグラウンドと前記電源のグラウンドとの電位差を逆相にする逆相増幅器と、前記逆相増幅器からの出力を加算する加算器と、を有していることを特徴とする請求項1〜3のいずれか一項に記載の半導体試料の検査装置。   The negative phase addition means, a negative phase amplifier that reverses the potential difference between the ground of the semiconductor sample connected to an external power supply device and the ground of the power source, and an adder that adds outputs from the negative phase amplifier; The semiconductor sample inspection apparatus according to claim 1, wherein the semiconductor sample inspection apparatus includes:
JP2011110329A 2011-05-17 2011-05-17 Semiconductor sample inspection equipment Active JP5770528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011110329A JP5770528B2 (en) 2011-05-17 2011-05-17 Semiconductor sample inspection equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011110329A JP5770528B2 (en) 2011-05-17 2011-05-17 Semiconductor sample inspection equipment

Publications (2)

Publication Number Publication Date
JP2012242157A true JP2012242157A (en) 2012-12-10
JP5770528B2 JP5770528B2 (en) 2015-08-26

Family

ID=47464037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011110329A Active JP5770528B2 (en) 2011-05-17 2011-05-17 Semiconductor sample inspection equipment

Country Status (1)

Country Link
JP (1) JP5770528B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021117A (en) * 2012-12-12 2013-04-03 常州大学 Electrical fire detector based on temperature detection
CN103034274A (en) * 2012-12-12 2013-04-10 常州大学 Constant-current source for temperature measuring circuit
WO2020044707A1 (en) * 2018-08-30 2020-03-05 浜松ホトニクス株式会社 Semiconductor sample inspection device and inspection method
JP2021043156A (en) * 2019-09-13 2021-03-18 浜松ホトニクス株式会社 Inspection device and inspection method for semiconductor specimen

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348478A (en) * 1986-08-19 1988-03-01 Hitachi Electronics Eng Co Ltd Electronic circuit
JPH0779143A (en) * 1992-02-04 1995-03-20 Jeol Ltd Base line regeneration circuit
JP2001201545A (en) * 1999-11-10 2001-07-27 Toshiba Corp Failure analytic device and failure analytic method for semiconductor integrated circuit
JP2011047825A (en) * 2009-08-27 2011-03-10 Renesas Electronics Corp Semiconductor device failure analysis apparatus and failure analysis method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348478A (en) * 1986-08-19 1988-03-01 Hitachi Electronics Eng Co Ltd Electronic circuit
JPH0779143A (en) * 1992-02-04 1995-03-20 Jeol Ltd Base line regeneration circuit
JP2001201545A (en) * 1999-11-10 2001-07-27 Toshiba Corp Failure analytic device and failure analytic method for semiconductor integrated circuit
JP2011047825A (en) * 2009-08-27 2011-03-10 Renesas Electronics Corp Semiconductor device failure analysis apparatus and failure analysis method

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021117A (en) * 2012-12-12 2013-04-03 常州大学 Electrical fire detector based on temperature detection
CN103034274A (en) * 2012-12-12 2013-04-10 常州大学 Constant-current source for temperature measuring circuit
WO2020044707A1 (en) * 2018-08-30 2020-03-05 浜松ホトニクス株式会社 Semiconductor sample inspection device and inspection method
CN112639494A (en) * 2018-08-30 2021-04-09 浜松光子学株式会社 Semiconductor sample inspection device and inspection method
EP3845916A4 (en) * 2018-08-30 2022-04-27 Hamamatsu Photonics K.K. Semiconductor sample inspection device and inspection method
TWI791118B (en) * 2018-08-30 2023-02-01 日商濱松赫德尼古斯股份有限公司 Inspection device and inspection method for semiconductor samples
US11573251B2 (en) 2018-08-30 2023-02-07 Hamamatsu Photonics K.K. Semiconductor sample inspection device and inspection method
JP2021043156A (en) * 2019-09-13 2021-03-18 浜松ホトニクス株式会社 Inspection device and inspection method for semiconductor specimen
WO2021049313A1 (en) * 2019-09-13 2021-03-18 浜松ホトニクス株式会社 Semiconductor sample inspection device and inspection method
US11927626B2 (en) 2019-09-13 2024-03-12 Hamamatsu Photonics K.K. Semiconductor sample inspection device and inspection method

Also Published As

Publication number Publication date
JP5770528B2 (en) 2015-08-26

Similar Documents

Publication Publication Date Title
JP5744353B2 (en) Semiconductor device inspection apparatus and semiconductor device inspection method
JP6166032B2 (en) Semiconductor device inspection apparatus and semiconductor device inspection method
JP2009008626A (en) Failure analysis method and failure analysis device
JP5770528B2 (en) Semiconductor sample inspection equipment
US9618576B2 (en) Apparatus for testing a semiconductor device and method of testing a semiconductor device
CN107923939B (en) Circuit inspection method and sample inspection device
WO2021049313A1 (en) Semiconductor sample inspection device and inspection method
WO2020044707A1 (en) Semiconductor sample inspection device and inspection method
JP2008166702A (en) Charged particle beam apparatus
JP5296751B2 (en) Sample inspection apparatus and method of creating absorption current image
JP6259669B2 (en) Inspection device and measuring device
JP2001004719A (en) Current variation measuring instrument
JP5509255B2 (en) Sample inspection apparatus and method of creating absorption current image
JP2006300777A (en) Current variation measuring apparatus
JPH10246759A (en) Current change measuring device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150625

R150 Certificate of patent or registration of utility model

Ref document number: 5770528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150