JP2012238740A - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method Download PDF

Info

Publication number
JP2012238740A
JP2012238740A JP2011107127A JP2011107127A JP2012238740A JP 2012238740 A JP2012238740 A JP 2012238740A JP 2011107127 A JP2011107127 A JP 2011107127A JP 2011107127 A JP2011107127 A JP 2011107127A JP 2012238740 A JP2012238740 A JP 2012238740A
Authority
JP
Japan
Prior art keywords
mold
resin
semiconductor device
manufacturing
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011107127A
Other languages
Japanese (ja)
Inventor
Bunji Kuratomi
文司 倉冨
Fukumi Shimizu
福美 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011107127A priority Critical patent/JP2012238740A/en
Publication of JP2012238740A publication Critical patent/JP2012238740A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve a problem that, in a transfer mold method using a molding die as a method of encapsulating a semiconductor device, a sufficient amount of resin material including not just a resin amount equivalent to the cubic volume of cavities but also a resin amount to be filled in runners needs to be prepared, and that, since the resin body formed in the runners is ultimately cut off from the finished product, some of the resin materials used is wasted.SOLUTION: In a semiconductor device manufacturing method, a planar substrate having a number of unit device regions is accommodated between an upper and a lower mold so that the unit device regions respectively will correspond to a number of mold cavities formed between the two molds, in which way the unit device regions each are encapsulated with resin. In such a semiconductor device manufacturing method, the invention applied herein aims to carry out resin encapsulation by supplying a resin tablet to portions corresponding to the respective mold cavities to reduce the thickness of at least part of the mold cavities including a pot portion.

Description

本発明は、半導体装置(または半導体集積回路装置)の製造方法における樹脂封止技術に適用して有効な技術に関する。   The present invention relates to a technique effective when applied to a resin sealing technique in a method of manufacturing a semiconductor device (or a semiconductor integrated circuit device).

日本特開平10−258441号公報(特許文献1)には、熱硬化性樹脂を用いた半導体素子等のトランスファモールドに於いて、キャビティ毎に、その近傍にレジンタブレット設置部を設けて、キャビティ毎に、プランジャにより、溶融封止樹脂をキャビティ内に移送する技術が開示されている。   In Japanese Patent Laid-Open No. 10-258441 (Patent Document 1), in a transfer mold such as a semiconductor element using a thermosetting resin, a resin tablet installation portion is provided in the vicinity of each cavity, and each cavity is provided. In addition, a technique is disclosed in which a molten sealing resin is transferred into a cavity by a plunger.

日本特開2003−133352号公報(特許文献2)には、一体の樹脂タブレットおよび多数のデバイス領域が形成された配線基板を用いたMAP(Mold Array Package)方式における圧縮モールド技術が開示されている。   Japanese Unexamined Patent Publication No. 2003-133352 (Patent Document 2) discloses a compression molding technique in a MAP (Mold Array Package) system using an integrated resin tablet and a wiring board on which a large number of device regions are formed. .

特開平10−258441号公報JP-A-10-258441 特開2003−133352号公報JP 2003-133352 A

半導体チップを樹脂で封止した樹脂封止型の半導体装置の封止工程では、一般に、成型金型が使用される。成形金型を用いた樹脂封止方法として、例えば、樹脂の供給源となるポット部に樹脂材料(タブレット)を供給し、このポット部から離れた位置に設けられた複数のキャビティ部(半導体チップが配置される部分)に、ランナ部(ポット部とキャビティ部を繋ぐ通路)を介して樹脂を供給するトランスファモールド方式がある。   In a sealing process of a resin-sealed semiconductor device in which a semiconductor chip is sealed with a resin, a molding die is generally used. As a resin sealing method using a molding die, for example, a resin material (tablet) is supplied to a pot portion serving as a resin supply source, and a plurality of cavity portions (semiconductor chips) provided at positions away from the pot portion There is a transfer mold method in which resin is supplied to a portion through which a resin is supplied via a runner portion (a passage connecting the pot portion and the cavity portion).

しかし、トランスファモールド方式の場合、キャビティ部の容積に相当する樹脂量だけでなく、ランナ部に充填される樹脂量も供えた樹脂材料を準備しなければならない。なお、ランナ部に形成された樹脂体(封止体)は、最終的には完成品(成形品、半導体装置)から切り離されるため、使用する樹脂材料に無駄が生じる。   However, in the case of the transfer mold method, it is necessary to prepare a resin material that provides not only the amount of resin corresponding to the volume of the cavity portion but also the amount of resin filled in the runner portion. In addition, since the resin body (sealing body) formed in the runner part is finally cut off from the finished product (molded product, semiconductor device), the resin material to be used is wasted.

また、上記の方式の場合、通常、ランナ部を介して多数のキャビティ部に樹脂を供給するため、各キャビティ部における注入条件の均一化が困難である等の問題もある。   Further, in the case of the above-described method, since resin is usually supplied to a large number of cavity portions via the runner portion, there is a problem that it is difficult to make the injection conditions uniform in each cavity portion.

そこで、本願発明の一つの目的は、省資源対策(樹脂の使用量を削減)が可能な封止技術(すなわち半導体装置の製造プロセス)を提供することにある。   Accordingly, one object of the present invention is to provide a sealing technique (that is, a semiconductor device manufacturing process) capable of saving resources (reducing the amount of resin used).

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。   The following is a brief description of an outline of typical inventions disclosed in the present application.

すなわち、本願の一つの発明は、多数の単位デバイス領域を有する平面状基体をその各単位デバイス領域は、上金型および下金型間に形成される多数のモールドキャビティに対応するように、両金型間に収容して、各単位デバイス領域を樹脂封止する半導体装置の製造方法に於いて、各モールドキャビティに対応する部分に、樹脂タブレット供給して、ポット部を含む各モールドキャビティの少なくとも一部の厚さを減少させることにより、樹脂封止を実行するものである。   That is, in one invention of the present application, a planar substrate having a large number of unit device regions is formed on both sides so that each unit device region corresponds to a large number of mold cavities formed between the upper mold and the lower mold. In a manufacturing method of a semiconductor device that is housed between molds and encapsulates each unit device region with resin, a resin tablet is supplied to a portion corresponding to each mold cavity, and at least each mold cavity including a pot portion Resin sealing is performed by reducing a part of the thickness.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。   The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

すなわち、多数の単位デバイス領域を有する平面状基体をその各単位デバイス領域は、上金型および下金型間に形成される多数のモールドキャビティに対応するように、両金型間に収容して、各単位デバイス領域を樹脂封止する半導体装置の製造方法に於いて、各モールドキャビティに対応する部分に、樹脂タブレット供給して、ポット部を含む各モールドキャビティの少なくとも一部の厚さを減少させることにより、樹脂封止を実行することにより、封止樹脂の使用効率を向上させることができる。   That is, a planar substrate having a large number of unit device areas is accommodated between both molds so that each unit device area corresponds to a large number of mold cavities formed between the upper mold and the lower mold. In the manufacturing method of a semiconductor device in which each unit device region is sealed with resin, a resin tablet is supplied to a portion corresponding to each mold cavity to reduce the thickness of at least a part of each mold cavity including the pot portion. By performing the resin sealing, the use efficiency of the sealing resin can be improved.

本願の一実施の形態の半導体装置の製造方法における樹脂封止後のリードフレームの平面構造の概要を説明するためのリードフレームのチップ搭載面の模式平面図である。1 is a schematic plan view of a chip mounting surface of a lead frame for explaining an outline of a planar structure of a lead frame after resin sealing in a manufacturing method of a semiconductor device according to an embodiment of the present application; 図1のリードフレーム部分切り出し領域R1の樹脂封止前のリードフレームのチップ搭載面の平面図である。FIG. 2 is a plan view of a chip mounting surface of a lead frame before resin sealing in a lead frame partial cutout region R1 of FIG. 図2の単位デバイス領域5の拡大平面図である。FIG. 3 is an enlarged plan view of a unit device region 5 in FIG. 2. 図3のX−X’断面の模式断面図である。It is a schematic cross section of the X-X 'cross section of FIG. 図1のリードフレーム部分切り出し領域R1の樹脂封止後のリードフレームのチップ搭載面の平面図である。FIG. 2 is a plan view of a chip mounting surface of a lead frame after resin sealing in a lead frame partial cutout region R1 of FIG. 図5のA−A’断面の模式断面図である。It is a schematic cross section of the A-A 'cross section of FIG. 図5の単位デバイス領域5のリードフレームのチップ搭載面の拡大模式平面図である。FIG. 6 is an enlarged schematic plan view of a chip mounting surface of a lead frame in a unit device region 5 of FIG. 5. 図7のB−B’断面の模式断面図である。It is a schematic cross section of the B-B 'cross section of FIG. 図7および図8に対応した完成したパッケージの斜視図である。FIG. 9 is a perspective view of a completed package corresponding to FIGS. 7 and 8. 本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するモールド装置の全体模式上面図である。It is a whole model top view of the mold apparatus used for the resin mold process in the manufacturing method of the semiconductor device of the said one embodiment of this application. 図10のモールド装置の下金型の単位デバイス領域5に対応する部分の模式上面図である。It is a schematic top view of the part corresponding to the unit device area | region 5 of the lower mold of the molding apparatus of FIG. 図11において下金型のモールドキャビティ部の一部を構成するポット部と樹脂タブレットの関係を示す樹脂タブレットの斜視図である。It is a perspective view of the resin tablet which shows the relationship between the pot part which comprises some mold cavity parts of a lower metal mold | die, and a resin tablet in FIG. 本願の前記一実施の形態の半導体装置の製造方法における金型クランプ時(樹脂モールドプロセス)のモールドキャビティ中での樹脂タブレットの位置を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。Mold mold corresponding to unit device region 5 for explaining the position of the resin tablet in the mold cavity at the time of mold clamping (resin mold process) in the method of manufacturing a semiconductor device according to the embodiment of the present application It is a schematic cross section of a metal mold | die and a lower metal mold | die. 本願の前記一実施の形態の半導体装置の製造方法における金型クランプ中のプランジャ最上昇時点(樹脂モールドプロセス)のモールドキャビティの断面形状を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。Mold die corresponding to the unit device region 5 for explaining the cross-sectional shape of the mold cavity at the time when the plunger is most elevated (resin mold process) in the die clamp in the method of manufacturing a semiconductor device according to the embodiment of the present application. It is a schematic cross section of an upper mold and a lower mold). 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するためのモールドプロセスタイムチャートである。It is a mold process time chart for demonstrating the whole flow of the mold process (basic process regarding a single-sided package) in the manufacturing method of the semiconductor device of the said one embodiment of this application. 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂タブレットセット時)における金型模式断面図である。Corresponding to the BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the semiconductor device manufacturing method of the embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of a resin tablet set). 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(リードフレームセット時)における金型模式断面図である。Corresponding to the BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the semiconductor device manufacturing method of the embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of a lead frame setting) to perform. 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(金型クランプ時)における金型模式断面図である。Corresponding to the BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the semiconductor device manufacturing method of the embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of metal mold clamping). 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(モールドキャビティ内における樹脂移送のためのプランジャ押し上げ開始時)における金型模式断面図である。Corresponding to the BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the semiconductor device manufacturing method of the embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of the plunger pushing-up start for resin transfer in a mold cavity) to perform. 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂移送完了時)における金型模式断面図である。Corresponding to the BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the semiconductor device manufacturing method of the embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of completion of resin transfer). 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(型開き時)における金型模式断面図である。Corresponding to the BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the semiconductor device manufacturing method of the embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of mold opening) to perform. 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(エジェクト動作時)における金型模式断面図である。Corresponding to the BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the semiconductor device manufacturing method of the embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of eject operation | movement) to perform. 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の変形例に関するモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の全体フローを説明するためのモールドプロセスタイムチャートである。Mold process for explaining the entire flow of the mold process (lead frame preceding process for single-sided package) relating to a modification of the molding process (lead frame preceding process for single-sided package) in the method of manufacturing a semiconductor device according to the one embodiment of the present application It is a time chart. 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(リードフレームセット時)における金型模式断面図(順序としては図16に対応し、処理内容としては図17に対応)である。BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (lead frame preceding process relating to single-sided package) in the semiconductor device manufacturing method according to the embodiment of the present application. FIG. 16 is a schematic cross-sectional view of a mold (corresponding to FIG. 16 as an order and corresponding to FIG. 17 as a processing content) in each molding process step (at the time of setting a lead frame). 本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂タブレットセット時)における金型模式断面図(順序としては図17に対応し、処理内容としては図16に対応)である。BB ′ cross section of FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (lead frame preceding process relating to single-sided package) in the semiconductor device manufacturing method according to the embodiment of the present application. FIG. 18 is a schematic sectional view of a mold (corresponding to FIG. 17 as an order and corresponding to FIG. 16 as a processing content) in each mold process step (when a resin tablet is set). 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する図5の単位デバイス領域5に対応するリードフレームのチップ搭載面の拡大模式平面図である。FIG. 6 is an enlarged schematic plan view of a chip mounting surface of a lead frame corresponding to a unit device region 5 in FIG. 5 regarding a modification (double-sided package) of a target device in the method for manufacturing a semiconductor device according to the embodiment of the present application. 図26のC−C’断面の模式断面図である。It is a schematic cross section of the C-C 'cross section of FIG. 図26の裏面の拡大模式平面図である。It is an expansion schematic plan view of the back surface of FIG. 図26から図28に対応した完成したパッケージの斜視図である。FIG. 29 is a perspective view of a completed package corresponding to FIGS. 26 to 28. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する金型クランプ時(樹脂モールドプロセス)のモールドキャビティ中での樹脂タブレットの位置を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。Unit device for explaining the position of the resin tablet in the mold cavity at the time of mold clamping (resin molding process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application 6 is a schematic cross-sectional view of a mold (upper mold and lower mold) corresponding to a region 5. FIG. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する金型クランプ中のプランジャ最上昇時点(樹脂モールドプロセス)のモールドキャビティの断面形状を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。Unit for explaining the cross-sectional shape of the mold cavity at the time when the plunger is most elevated (resin mold process) in the mold clamp in relation to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application 3 is a schematic cross-sectional view of a mold (upper mold and lower mold) corresponding to a device region 5. FIG. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂タブレットセット時)における金型模式断面図である。FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of resin tablet setting) corresponding to a BB 'cross section. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(リードフレームセット時)における金型模式断面図である。FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of a lead frame setting) corresponding to a BB 'cross section. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(金型クランプ時)における金型模式断面図である。FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of metal mold clamping) corresponding to a BB 'cross section. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(モールドキャビティ内における樹脂移送のためのプランジャ押し上げ開始時)における金型模式断面図である。FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of the plunger pushing-up start for resin transfer in a mold cavity) corresponding to a BB 'cross section. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂移送完了時)における金型模式断面図である。FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of the resin transfer completion) corresponding to a BB 'cross section. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(型開き時)における金型模式断面図である。FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of mold opening) corresponding to a BB 'cross section. 本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(エジェクト動作時)における金型模式断面図である。FIG. 7 corresponding to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of eject operation | movement) corresponding to a BB 'cross section.

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。
[Outline of Embodiment]
First, an outline of a typical embodiment of the invention disclosed in the present application will be described.

1.以下の工程を含む半導体装置の製造方法:
(a)下金型および上金型が開かれた状態に於いて、加熱された前記下金型の多数のモールドキャビティ部の各々に、樹脂タブレットをセットする工程;
(b)多数の単位デバイス領域の各々に半導体チップが搭載された平面状基体を各単位デバイス領域が前記多数のモールドキャビティ部の位置にそれぞれ対応するように、開かれた状態の前記下金型および前記上金型の間にセットする工程;
(c)前記工程(a)および(b)の後、前記下金型および前記上金型を閉じてクランプする工程;
(d)前記工程(c)の後、前記下金型および前記上金型がクランプされた状態に於いて、前記下金型および前記上金型の間に形成されている各モールドキャビティの少なくとも一部の厚さを減少させることにより各モールドキャビティ内に前記樹脂タブレットが溶融した封止樹脂を充填し、前記多数の単位デバイス領域の各々の前記半導体チップを封止する樹脂封止体を形成する工程;
(e)前記工程(d)の後、前記下金型および前記上金型を開く工程。
1. A semiconductor device manufacturing method including the following steps:
(A) a step of setting a resin tablet in each of a plurality of mold cavities of the heated lower mold in a state where the lower mold and the upper mold are opened;
(B) The lower mold in an open state in which a planar substrate on which a semiconductor chip is mounted in each of a large number of unit device regions is opened so that each unit device region corresponds to a position of each of the large number of mold cavities. And setting between the upper molds;
(C) after the steps (a) and (b), closing and clamping the lower mold and the upper mold;
(D) After the step (c), in a state where the lower mold and the upper mold are clamped, at least each mold cavity formed between the lower mold and the upper mold By reducing a part of the thickness, each mold cavity is filled with a sealing resin in which the resin tablet is melted, and a resin sealing body for sealing the semiconductor chip in each of the multiple unit device regions is formed. The step of:
(E) A step of opening the lower mold and the upper mold after the step (d).

2.前記1項の半導体装置の製造方法において、前記下金型は、前記多数のモールドキャビティと、前記多数のモールドキャビティの各々の主要部に直接連結したポット部とを有し、各モールドキャビティの最小幅は、その一部であるポット部の径よりも大きい。   2. In the method of manufacturing a semiconductor device according to the item 1, the lower mold includes the multiple mold cavities and pot portions directly connected to the main portions of the multiple mold cavities. The small width is larger than the diameter of the pot portion which is a part of the small width.

3.前記2項の半導体装置の製造方法において、前記樹脂タブレットの水平断面形状は、ほぼ円形であり、その径は、前記ポット部の前記径よりも小さい。   3. In the method for manufacturing a semiconductor device according to the item 2, the horizontal sectional shape of the resin tablet is substantially circular, and the diameter thereof is smaller than the diameter of the pot portion.

4.前記1から3項のいずれか一つの半導体装置の製造方法において、各モールドキャビティの前記厚さの減少は、前記下金型の前記多数のモールドキャビティ部の各々に設けられた前記ポット部に於いてプランジャを押し上げることによって実行される。   4). 4. In the method of manufacturing a semiconductor device according to any one of items 1 to 3, the thickness reduction of each mold cavity is caused by the pot portion provided in each of the plurality of mold cavity portions of the lower mold. And is performed by pushing up the plunger.

5.前記4項の半導体装置の製造方法において、前記プランジャの押し上げは、前記プランジャの上端部がポット部の周辺の前記モールドキャビティ部の底面を越えて行われる。   5). In the method for manufacturing a semiconductor device according to the item 4, the plunger is pushed up such that the upper end of the plunger exceeds the bottom surface of the mold cavity around the pot.

6.前記1から5項のいずれか一つの半導体装置の製造方法において、前記工程(d)において、各モールドキャビティの平面形状は、ほぼ矩形であり、その4コーナ部の外部には、各コーナ部に連結したフローキャビティが形成されている。   6). 6. In the method of manufacturing a semiconductor device as described above in any one of 1 to 5, in the step (d), the planar shape of each mold cavity is substantially rectangular, and outside each of the four corner portions, A connected flow cavity is formed.

7.前記1から6項のいずれか一つの半導体装置の製造方法において、前記工程(b)において、前記平面状基体は、前記半導体チップが搭載された面を下に向けた状態でセットされる。   7). 7. In the method of manufacturing a semiconductor device according to any one of 1 to 6, in the step (b), the planar substrate is set with a surface on which the semiconductor chip is mounted facing down.

8.前記1から7項のいずれか一つの半導体装置の製造方法において、前記工程(b)は、前記工程(a)よりも先に実行される。   8). 8. In the method for manufacturing a semiconductor device according to any one of 1 to 7, the step (b) is performed before the step (a).

9.前記1から8項のいずれか一つの半導体装置の製造方法において、前記平面状基体の前記半導体チップが搭載されていない面側には、実質的に前記樹脂封止体が形成されていない。   9. 9. In the method of manufacturing a semiconductor device according to any one of 1 to 8, the resin sealing body is not substantially formed on a surface side of the planar base where the semiconductor chip is not mounted.

10.前記1から9項のいずれか一つの半導体装置の製造方法において、前記平面状基体は、リードフレームである。   10. 10. The method for manufacturing a semiconductor device according to any one of items 1 to 9, wherein the planar substrate is a lead frame.

11.前記1から10項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む:
(f)前記工程(e)の後、前記平面状基体をその下側に関して離型フィルムを用いることなく離型させる工程。
11. The method for manufacturing a semiconductor device according to any one of 1 to 10 further includes the following steps:
(F) After the step (e), the step of releasing the planar substrate on the lower side without using a release film.

12.前記1から6および8から11項のいずれか一つの半導体装置の製造方法において、前記工程(b)において、前記平面状基体は、前記半導体チップが搭載された面を上に向けた状態でセットされる。   12 12. In the method of manufacturing a semiconductor device according to any one of 1 to 6 and 8 to 11, in the step (b), the planar substrate is set with a surface on which the semiconductor chip is mounted facing upward. Is done.

13.前記1から7および9から12項のいずれか一つの半導体装置の製造方法において、前記工程(b)は、前記工程(a)よりも後に実行される。   13. In the method for manufacturing a semiconductor device according to any one of 1 to 7 and 9 to 12, the step (b) is performed after the step (a).

14.前記1から8および10から13項のいずれか一つの半導体装置の製造方法において、前記平面状基体の前記半導体チップが搭載されていない面側にも、前記樹脂封止体が形成されている。   14 In the method for manufacturing a semiconductor device according to any one of 1 to 8 and 10 to 13, the resin sealing body is also formed on a surface side of the planar base where the semiconductor chip is not mounted.

15.前記1から10および12から14項の半導体装置の製造方法において、更に以下の工程を含む:
(f)前記工程(e)の後、離型フィルムを用いることなく前記平面状基体を離型させる工程。
15. 15. The method for manufacturing a semiconductor device according to 1 to 10 and 12 to 14, further includes the following steps:
(F) A step of releasing the planar substrate after the step (e) without using a release film.

16.前記15項の半導体装置の製造方法において、前記平面状基体は、リードフレームである。   16. 16. The method for manufacturing a semiconductor device according to the item 15, wherein the planar substrate is a lead frame.

〔本願における記載形式、基本的用語、用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
[Description format, basic terms, usage in this application]
1. In the present application, the description of the embodiment will be divided into a plurality of sections for convenience, if necessary, but these are not independent from each other unless otherwise specified. Regardless of the front and rear, each part of a single example, one is a part of the other, or a part or all of the modifications. Moreover, as a general rule, the same part is not repeated. In addition, each component in the embodiment is not indispensable unless specifically stated otherwise, unless it is theoretically limited to the number, and obviously not in context.

2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe系合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金メッキ、銅層、ニッケル・メッキ等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、銅、ニッケル等を主要な成分とする部材を含むものとする。   2. Similarly, in the description of the embodiment, etc., regarding the material, composition, etc., “X consisting of A” etc. is an element other than A unless specifically stated otherwise and clearly not in context. It is not excluded that one of the main components. For example, as for the component, it means “X containing A as a main component”. For example, the term “silicon member” is not limited to pure silicon, but also includes SiGe alloys, other multi-component alloys containing silicon as a main component, and other members containing other additives. Needless to say. In addition, the term “gold-plated”, “copper layer”, “nickel-plated”, etc. includes not only pure materials, but also members mainly composed of gold, copper, nickel, etc. unless otherwise specified. Shall be.

3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。まとえば、「矩形」または「ほぼ矩形」というときは、厳密な正方形又は長方形のみでなく、それらに類似したものを含む。たとえば、四隅を面取りした又は丸みを帯びさせた変形された正方形は矩形である。正方形を例にとれば、一般的に面取り等により、理想的正方形から除外された部分の面積が、前記理想的正方形の面積の15%未満である場合は、変形された正方形は矩形である。   3. Similarly, suitable examples of graphics, positions, attributes, and the like are given, but it is needless to say that the present invention is not strictly limited to those cases unless explicitly stated otherwise, and unless otherwise apparent from the context. For example, the term “rectangular” or “substantially rectangular” includes not only exact squares or rectangles but also those similar to them. For example, a deformed square with four corners chamfered or rounded is a rectangle. Taking a square as an example, when the area of a portion excluded from the ideal square is generally less than 15% of the area of the ideal square due to chamfering or the like, the deformed square is a rectangle.

4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。   4). In addition, when a specific number or quantity is mentioned, a numerical value exceeding that specific number will be used unless specifically stated otherwise, unless theoretically limited to that number, or unless otherwise clearly indicated by the context. There may be a numerical value less than the specific numerical value.

5.「ウエハ」というときは、通常は半導体装置(半導体集積回路装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、SOIウエハ、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。   5). “Wafer” usually refers to a single crystal silicon wafer on which a semiconductor device (same as a semiconductor integrated circuit device and an electronic device) is formed, but is an SOI wafer, an epitaxial wafer, a composite of an insulating substrate and a semiconductor layer, etc. Needless to say, wafers are also included.

6.「半導体チップ」というときは、一般的にはウエハ分割工程(ブレードダイシング、レーザダイシングその他のペレタイズ工程)後の半導体デバイス又は半導体集積回路を形成したダイ等を指す。ここでは主としてシリコン系のチップを、例にとって説明するが、GaAs系その他のデバイス・チップであってもよい。   6). The term “semiconductor chip” generally refers to a die or the like on which a semiconductor device or a semiconductor integrated circuit is formed after a wafer dividing process (blade dicing, laser dicing or other pelletizing process). Here, a silicon-based chip will be mainly described as an example, but a GaAs-based or other device chip may be used.

7.本願で主に取り扱う封止方式(「個別圧縮モールド方式」という)は、モールドキャビティと相互に直接連結したポット部、または、モールドキャビティと一体となったポット部を有するモールド金型を用いて、樹脂タブレット(封止樹脂材料)の樹脂を流動状態で、モールドキャビティの本体部分すなわち主要部(縮小後のモールドキャビティ部分)に移送して、縮小したモールドキャビティに溶融樹脂を充填するプロセスと見ることができる。従って、一種のトランスファモールド方式ということが可能かもしれないが、ゲートあるいはランナ等を介して外部から移送するわけではないので、典型的なトランスファモールド方式とは相違する。一方、MAP(Mold Array Package)方式等の一括モールド方式等で適用されている圧縮モールド方式(「一括圧縮モールド方式」という)とは、形式的には類似しているが、一括圧縮モールド方式(一般的に単に「圧縮モールド方式」と呼ばれることが多い)は、多数の単位デバイス領域を一括して封止するものであるのに対して、個別圧縮モールド方式は、個々の単位デバイス領域毎に封止する点で異なっている。   7). The sealing method mainly handled in the present application (referred to as “individual compression molding method”) uses a pot part directly connected to the mold cavity, or a mold mold having a pot part integrated with the mold cavity. Seeing the resin tablet (sealing resin material) as a process of transferring the resin in a fluid state to the main part of the mold cavity, that is, the main part (mold cavity part after reduction), and filling the reduced mold cavity with molten resin Can do. Therefore, although it may be possible to be a kind of transfer mold method, it is different from a typical transfer mold method because it is not transferred from the outside via a gate or a runner. On the other hand, although it is formally similar to a compression molding method (referred to as a “batch compression molding method”) applied in a batch molding method such as a MAP (Mold Array Package) method, the batch compression molding method ( In general, simply called “compression molding method” is a method in which a large number of unit device regions are sealed together, whereas the individual compression molding method is used for each unit device region. It is different in that it is sealed.

また、本願に於いては、リードフレーム、配線基板(セラミック系配線基板、有機配線基板等の剛性配線基板、ポリイミド系配線基板等のフレキシブル配線基板等を含む)、その他の扁平な配線基体を「平面状基体」と呼ぶが、「平面状」といっても、リード、ダイパッドサポートバー(いわゆるタブ吊りリード)、ダイパッド、枠部等の相互関係を調整するための多少の凹凸、高さの相違は、平面とみなすことにする。   In the present application, lead frames, wiring boards (including ceramic wiring boards, rigid wiring boards such as organic wiring boards, flexible wiring boards such as polyimide wiring boards, etc.), and other flat wiring substrates are referred to as “ Although referred to as a “planar substrate”, even if “planar” is used, there are some unevenness and height differences to adjust the interrelation between leads, die pad support bars (so-called tab-suspended leads), die pads, frames, etc. Is considered a plane.

また、樹脂タブレット等について「水平断面」等というときは、ポット部にセットした状態での水平断面を指すものとする。   Moreover, when saying "horizontal cross section" etc. about a resin tablet etc., the horizontal cross section in the state set to the pot part shall be pointed out.

更に、本願に於いて、「離形フィルム」等というときは、モールドの際に、多数のキャビティ部を有する金型のキャビティ部が形成されている領域を一括して覆うように敷かれるフィルムであって、主に離型の促進を目的とするものを指し、予めリードフレーム等の一方の面に貼り付けて、一体として組み立てプロセスの多くのプロセスを進行させる、いわゆる「リードフレームテープ」等は、これに含めない。   Further, in the present application, the term “release film” refers to a film that is laid so as to cover a region where a cavity portion of a mold having a large number of cavity portions is formed at the time of molding. And so-called "lead frame tape" etc. that mainly refers to the purpose of promoting mold release, pasted on one side of the lead frame etc. in advance and advances many assembly processes as a unit Not included in this.

8.本願に於いて、「片面パッケージ」とは、リードフレーム等の平面状基体の基本的に一方の側にのみ(リードフレーム等の厚さに対応する中心部分には、樹脂封止体が形成されてもよい)、樹脂封止体が形成されるパッケージ形態である。一方、「両面パッケージ」とは、リードフレーム等の平面状基体の基本的に両側に亘って樹脂封止体が形成されるパッケージ形態である。ここで、片面パッケージの典型的な例は、QFN(Quad Flat Non−leaded Package)であり、両面パッケージの典型的な例は、QFP(Quad Flat Package)である。   8). In the present application, the “single-sided package” is basically only on one side of a planar substrate such as a lead frame (a resin sealing body is formed in the central portion corresponding to the thickness of the lead frame or the like). Or a package form in which a resin sealing body is formed. On the other hand, the “double-sided package” is a package form in which a resin sealing body is formed basically on both sides of a planar substrate such as a lead frame. Here, a typical example of the single-sided package is a QFN (Quad Flat Non-Leaded Package), and a typical example of the double-sided package is a QFP (Quad Flat Package).

なお、平面状基体が、有機系配線基板である場合を、リードフレームを用いた「リードフレーム型パッケージ」との対比に於いて、特に「基板型パッケージ」ということとする。ここで、リードフレーム型パッケージの典型的な例は、QFN、QFP等であり、基板型パッケージの典型的な例は、BGA(Ball Grid Array)等である。   Note that the case where the planar substrate is an organic wiring substrate is particularly referred to as a “substrate-type package” in comparison with a “lead-frame type package” using a lead frame. Here, typical examples of the lead frame type package are QFN, QFP and the like, and typical examples of the substrate type package are BGA (Ball Grid Array) and the like.

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
[Details of the embodiment]
The embodiment will be further described in detail. In the drawings, the same or similar parts are denoted by the same or similar symbols or reference numerals, and description thereof will not be repeated in principle.

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。   In the accompanying drawings, hatching or the like may be omitted even in a cross section when it becomes complicated or when the distinction from the gap is clear. In relation to this, when it is clear from the description etc., the contour line of the background may be omitted even if the hole is planarly closed. Furthermore, even if it is not a cross section, it may be hatched to clearly indicate that it is not a void.

なお、以下の実施の形態に於いては、種々の寸法等を例示するが、これらの数値は、説明をより具体的にするために示すものであり、発明および実施の形態の適用範囲を限定するものではない。   In the following embodiments, various dimensions and the like are illustrated, but these numerical values are shown for more specific explanation and limit the scope of application of the invention and the embodiments. Not what you want.

1.本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例(片面パッケージ)および、関連する主要製造プロセスのアウトライン等の説明(主に図1から図9)
このセクションでは、片面パッケージ、すなわち、基本的にリードフレーム等の平面状基体の一方の側(平面状基体自体の最大厚さ部分を含む)にしか樹脂封止体が形成されないパッケージ形式の一例として、QFN(Quad Flat Non−leaded Package)について具体的に説明するが、以下の例は、それに限定されるものではなく、QFP(Quad Flat Package)、BGA(Ball Grid Array)等にも適用できることは言うまでもない。
1. Description of an example of a target device (single-sided package) in the method of manufacturing a semiconductor device according to an embodiment of the present application, and outlines of related main manufacturing processes (mainly FIGS. 1 to 9)
In this section, as an example of a single-sided package, that is, a package type in which a resin sealing body is basically formed only on one side of a planar substrate such as a lead frame (including the maximum thickness portion of the planar substrate itself). , QFN (Quad Flat Non-Leaded Package) will be described in detail. However, the following examples are not limited thereto, and can be applied to QFP (Quad Flat Package), BGA (Ball Grid Array), and the like. Needless to say.

図1は本願の一実施の形態の半導体装置の製造方法における樹脂封止後のリードフレームの平面構造の概要を説明するためのリードフレームのチップ搭載面の模式平面図である。図2は図1のリードフレーム部分切り出し領域R1の樹脂封止前のリードフレームのチップ搭載面の平面図である。図3は図2の単位デバイス領域5の拡大平面図である。図4は図3のX−X’断面の模式断面図である。図5は図1のリードフレーム部分切り出し領域R1の樹脂封止後のリードフレームのチップ搭載面の平面図である。図6は図5のA−A’断面の模式断面図である。図7は図5の単位デバイス領域5のリードフレームのチップ搭載面の拡大模式平面図である。図8は図7のB−B’断面の模式断面図である。図9は図7および図8に対応した完成したパッケージの斜視図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における対象デバイスの一例(片面パッケージ)および、関連する主要製造プロセスのアウトライン等を説明する。   FIG. 1 is a schematic plan view of a chip mounting surface of a lead frame for explaining an outline of a planar structure of the lead frame after resin sealing in the method of manufacturing a semiconductor device according to an embodiment of the present application. FIG. 2 is a plan view of the chip mounting surface of the lead frame before resin sealing in the lead frame partial cutout region R1 of FIG. FIG. 3 is an enlarged plan view of the unit device region 5 of FIG. FIG. 4 is a schematic cross-sectional view taken along the line X-X ′ of FIG. 3. FIG. 5 is a plan view of the chip mounting surface of the lead frame after resin sealing in the lead frame partial cutout region R1 of FIG. FIG. 6 is a schematic cross-sectional view taken along the line A-A ′ of FIG. 5. FIG. 7 is an enlarged schematic plan view of the chip mounting surface of the lead frame in the unit device region 5 of FIG. FIG. 8 is a schematic cross-sectional view of the B-B ′ cross section of FIG. 7. FIG. 9 is a perspective view of the completed package corresponding to FIGS. Based on these, an example of the target device (single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present application, an outline of a related main manufacturing process, and the like will be described.

先ず、組み立てに使用するリードフレーム1(平面状基体)を図1に示す。図1に示すものは、樹脂封止が完了した時点のリードフレーム1上の樹脂封止体3(デバイスパッケージ)の配列状況である。図1に示すように、通常、単一のリードフレーム1(たとえば、銅を主要な成分とし、パターニングされた銅系メタル薄膜、厚さは、たとえば、0.125ミリメートル程度)上にマトリクス状に多数(たとえば、数十個程度)の樹脂封止体3が配列されている。個々の樹脂封止体3の外面には、たとえば、プランジャによる凹部14、エジェクタピンによる凹部15等の凹凸やコーナ部の面取り部があるものの、平面的な外形は、正方形または比較的正方形に近い長方形等の矩形である。なお、立体図形としては、扁平な直方体に類似した構造となっている。   First, a lead frame 1 (planar substrate) used for assembly is shown in FIG. What is shown in FIG. 1 is an arrangement state of the resin sealing body 3 (device package) on the lead frame 1 when the resin sealing is completed. As shown in FIG. 1, usually, a single lead frame 1 (for example, copper as a main component and a patterned copper-based metal thin film having a thickness of, for example, about 0.125 mm) in a matrix form. A large number (for example, about several tens) of resin sealing bodies 3 are arranged. Although the outer surface of each resin sealing body 3 has concave and convex portions such as a concave portion 14 by a plunger and a concave portion 15 by an ejector pin and a chamfered portion of a corner portion, the planar outer shape is square or relatively close to a square. A rectangle such as a rectangle. Note that the three-dimensional figure has a structure similar to a flat rectangular parallelepiped.

次に、図1のリードフレーム部分切り出し領域R1の樹脂封止前の上面図(リードフレーム1のチップ搭載面1a側から見た図)を図2に示す。図2に示すように、この部分は、単位デバイス領域5の6個分に対応する。各単位デバイス領域5の間は、リードフレーム枠部6によって保持されており、各単位デバイス領域5のチップ搭載面1a(表面)には、少なくとも一つの半導体チップ2(たとえば、ほぼ正方形の2.5ミリメートル角、チップ厚さ、たとえば60マイクロメートル程度)が搭載されている。なお、積層チップでも良い。   Next, FIG. 2 shows a top view of the lead frame partial cutout region R1 in FIG. 1 before resin sealing (a view seen from the chip mounting surface 1a side of the lead frame 1). As shown in FIG. 2, this portion corresponds to six unit device regions 5. Each unit device region 5 is held by a lead frame frame portion 6, and at least one semiconductor chip 2 (for example, approximately square 2... Is provided on the chip mounting surface 1 a (front surface) of each unit device region 5. 5 mm square and chip thickness (for example, about 60 micrometers) are mounted. A laminated chip may also be used.

次に、一つの単位デバイス領域5の拡大平面図を図3に示す。図3に示すように、中央のダイパッド8上に半導体チップ2が固着されて搭載されており、半導体チップ2のデバイス面2a上の多数のボンディングパッド12と多数のリード4の間に、たとえば金線等のボンディングワイヤ11(たとえば、径20マイクロメートル程度)が接続されている。これらの多数のリード4は、その周辺部を、リードフレーム枠部6によって保持されている。ダイパッド8は、たとえば4コーナ部のダイパッドサポートバー9(タブ吊りリード)によって、周辺のリードフレーム枠部6に保持されている。   Next, an enlarged plan view of one unit device region 5 is shown in FIG. As shown in FIG. 3, the semiconductor chip 2 is fixedly mounted on the central die pad 8, and, for example, gold is interposed between a large number of bonding pads 12 and a large number of leads 4 on the device surface 2 a of the semiconductor chip 2. A bonding wire 11 such as a wire (for example, a diameter of about 20 micrometers) is connected. The peripheral portions of these multiple leads 4 are held by the lead frame frame portion 6. The die pad 8 is held by the peripheral lead frame frame portion 6 by, for example, a die pad support bar 9 (tab suspension lead) having four corners.

次に、図3のX−X’断面を図4に示す。図4に示すように、リードフレーム1のチップ搭載面1a側に当たるダイパッド8上に半導体チップ2がそのデバイス面2aを上に向けて(デバイス面2aとは反対側の裏面がチップ搭載面1aと対向するように)搭載されており、デバイス面2aに設けられたボンディングパッド12とリード4間がボンディングワイヤ11によって相互接続されている。リード4の裏面側(リードフレーム1の裏面1b側)の一部は、突起状になっており、端子部10を構成している。なお、端子部10の先端面とダイパッド8の裏面(リードフレーム1の裏面1b)は、ほぼ同じ高さになっている。なお、QFNでは、フラッシュバリ防止のため、リードフレーム1の裏面1bにリードフレームテープ(離型フィルムとは異なる)を張った状態で、組立工程の処理を行う場合が多いが、ここでは煩雑さを回避するために、図示および説明を省略する。   Next, FIG. 4 shows an X-X ′ cross section of FIG. 3. As shown in FIG. 4, the semiconductor chip 2 has its device surface 2a facing upward on the die pad 8 which contacts the chip mounting surface 1a side of the lead frame 1 (the back surface opposite to the device surface 2a is the chip mounting surface 1a). The bonding pads 12 provided on the device surface 2 a and the leads 4 are interconnected by bonding wires 11. A part of the back side of the lead 4 (the back side 1b side of the lead frame 1) has a protruding shape and constitutes a terminal portion 10. Note that the front end surface of the terminal portion 10 and the back surface of the die pad 8 (the back surface 1b of the lead frame 1) have substantially the same height. In QFN, in order to prevent flash burrs, the assembly process is often performed with a lead frame tape (different from the release film) stretched on the back surface 1b of the lead frame 1. In order to avoid this, illustration and description are omitted.

次に、図2に対応する樹脂封止完了時点(上下金型間から取り出した時点)のチップ搭載面1a側から見た平面図を図5に示す。図5に示すように、樹脂封止体3の表面3aには、先に説明したように、プランジャによる凹部14およびエジェクタピンによる凹部15があり、樹脂封止体3の4コーナ外部には、フローキャビティに対応する樹脂片16がある。   Next, FIG. 5 shows a plan view seen from the chip mounting surface 1a side at the time of resin sealing completion corresponding to FIG. 2 (when taken out from between the upper and lower molds). As shown in FIG. 5, the surface 3 a of the resin sealing body 3 has the concave portion 14 by the plunger and the concave portion 15 by the ejector pin as described above, and outside the four corners of the resin sealing body 3, There is a resin piece 16 corresponding to the flow cavity.

次に、図5のA−A’断面を図6に示す。図6に示すように、隣接する樹脂封止体3同士は、相互に分離しており、樹脂封止体3は、半導体チップ2のデバイス面2a、ボンディングワイヤ11およびリードフレームのチップ搭載面1a側(リードフレームの厚さ部分を含む)を覆うように形成されている。また、先に説明したように、樹脂封止体3の表面3aには、プランジャによる凹部14が形成されている。リードフレーム1の裏面1b側に於いては、樹脂封止体3の裏面3bとダイパッド8の裏面、端子部10、およびリードフレーム枠部6の裏面が同一の平面を形成するように露出している。   Next, FIG. 6 shows a cross section A-A ′ of FIG. 5. As shown in FIG. 6, adjacent resin sealing bodies 3 are separated from each other, and the resin sealing body 3 includes the device surface 2a of the semiconductor chip 2, the bonding wires 11, and the chip mounting surface 1a of the lead frame. It is formed so as to cover the side (including the thickness portion of the lead frame). Moreover, as described above, the concave portion 14 by the plunger is formed on the surface 3 a of the resin sealing body 3. On the back surface 1b side of the lead frame 1, the back surface 3b of the resin sealing body 3, the back surface of the die pad 8, the terminal portion 10, and the back surface of the lead frame frame portion 6 are exposed so as to form the same plane. Yes.

次に、図5の単位デバイス領域5の樹脂封止体3の表面3a側から見た拡大平面図を図7に示す。図7に示すように、この例では、平面的に見ると、プランジャによる凹部14の内部に、ダイパッド8があり、更に、ダイパッド8の内部に半導体チップ2がある構造となっている。   Next, FIG. 7 shows an enlarged plan view of the unit device region 5 of FIG. 5 as viewed from the surface 3a side of the resin sealing body 3. As shown in FIG. 7, in this example, when viewed in a plan view, the die pad 8 is inside the concave portion 14 formed by the plunger, and the semiconductor chip 2 is inside the die pad 8.

次に、図7のB−B’断面を図8に示す。図8に示すように、この断面では、リードフレーム1は、リードフレーム枠部6、半導体チップ2を搭載しているダイパッド8、ダイパッド8をリードフレーム枠部6に繋ぐダイパッドサポートバー9に分かれている。リードフレーム1のチップ搭載面1a(表面)上には、半導体チップ2を封止するように樹脂封止体3が形成されており、樹脂封止体3の各コーナ部には、フローキャビティに対応する樹脂片16が形成されている。また、樹脂封止体3の表面3aには、プランジャによる凹部14が形成されている。   Next, FIG. 8 shows a B-B ′ cross section of FIG. 7. As shown in FIG. 8, in this cross section, the lead frame 1 is divided into a lead frame frame portion 6, a die pad 8 on which the semiconductor chip 2 is mounted, and a die pad support bar 9 that connects the die pad 8 to the lead frame frame portion 6. Yes. On the chip mounting surface 1a (front surface) of the lead frame 1, a resin sealing body 3 is formed so as to seal the semiconductor chip 2, and each corner portion of the resin sealing body 3 has a flow cavity. Corresponding resin pieces 16 are formed. Further, a concave portion 14 by a plunger is formed on the surface 3 a of the resin sealing body 3.

次に、デバイス完成時点のデバイスパッケージ3の斜視図を図9に示す。図9に示すように、デバイスパッケージ3の側面3sからは、リード4の側端部が露出しており、デバイスパッケージ3の表面3aには、プランジャによる凹部14およびエジェクタピンによる凹部15が見える。ここで、パッケージの厚さは、たとえば、0.5ミリメートル程度である。   Next, FIG. 9 shows a perspective view of the device package 3 when the device is completed. As shown in FIG. 9, the side end portion of the lead 4 is exposed from the side surface 3 s of the device package 3, and the concave portion 14 by the plunger and the concave portion 15 by the ejector pin are visible on the surface 3 a of the device package 3. Here, the thickness of the package is, for example, about 0.5 millimeters.

図5から図8の状態から図9の状態への移行処理は、通常、たとえば回転ブレード等によるパッケージダイシングによる分離処理、または切断金型による切断処理によって実行される。なお、セクション6から8に説明するようなQFPでは、切断金型による切断処理が一般的である。   The transition process from the state of FIGS. 5 to 8 to the state of FIG. 9 is usually performed by a separation process by package dicing using a rotating blade or the like, or a cutting process by a cutting die. In the QFP as described in sections 6 to 8, a cutting process using a cutting die is common.

2.本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するモールド装置の一例の説明(主に図10)
このセクションでは、セクション1で説明したデバイスの樹脂モールドのため装置の一例として、樹脂モールド一貫装置を例示する。
2. Description of an example of a molding apparatus used for a resin molding process in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIG. 10)
In this section, a resin mold integrated apparatus is illustrated as an example of an apparatus for resin molding of the device described in section 1.

図10は本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するモールド装置の全体模式上面図である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するモールド装置の一例を説明する。   FIG. 10 is an overall schematic top view of a molding apparatus used for a resin molding process in the method of manufacturing a semiconductor device according to the embodiment of the present application. Based on this, an example of a molding apparatus used for the resin molding process in the method of manufacturing a semiconductor device according to the embodiment of the present application will be described.

図10に本願の前記一実施の形態の半導体装置の製造方法における樹脂モールドプロセスに使用するモールド装置51の一例の装置模式上面図を示す。図10に示すように、モールド装置51に導入された図2の状態のリードフレーム1は、まず、リードフレームローダ52に収容され、続いて、リードフレーム整列部53に移送され、そこで整列させられる。その後、リードフレーム搬送部54からリードフレーム搬送機構60によって、たとえば、複数個(例えば4個)用意されたプレス部55の一つに移送されて、上金型61と下金型62の間にセットされる。   FIG. 10 shows a schematic top view of an example of a molding apparatus 51 used in the resin molding process in the method of manufacturing a semiconductor device according to the embodiment of the present application. As shown in FIG. 10, the lead frame 1 in the state of FIG. 2 introduced into the molding apparatus 51 is first accommodated in the lead frame loader 52, and then transferred to the lead frame alignment unit 53 where it is aligned. . Thereafter, the lead frame is transported from the lead frame transport section 54 to one of a plurality of (for example, four) prepared press sections 55 by the lead frame transport mechanism 60, and between the upper mold 61 and the lower mold 62. Set.

これと相前後して、樹脂タブレット整列部56において、整列させられた複数の樹脂タブレット7は、樹脂タブレット搬送部57によって、先のプレス部55に搬送され、そこにセットされる。   Before and after this, the plurality of resin tablets 7 aligned in the resin tablet alignment unit 56 are conveyed to the previous press unit 55 by the resin tablet conveyance unit 57 and set there.

その後、封止が実行され、それが完了すると、リードフレーム搬送機構60により、上金型61と下金型62の間からリードフレーム取り出し部58へ、多数の樹脂封止体3が形成されたリードフレーム1が取り出されて、その後、リードフレームアンローダ59に移送される。最終的に、リードフレーム1は、モールド装置51の外部に排出される。   Thereafter, sealing is performed, and when this is completed, a large number of resin sealing bodies 3 are formed from between the upper mold 61 and the lower mold 62 to the lead frame take-out portion 58 by the lead frame transport mechanism 60. The lead frame 1 is taken out and then transferred to the lead frame unloader 59. Finally, the lead frame 1 is discharged to the outside of the molding apparatus 51.

3.本願の前記一実施の形態の半導体装置の製造方法における要部プロセスの説明(主に図11から図14)
前記一実施の形態の半導体装置の製造方法における要部プロセスである樹脂モールドプロセスは、封止樹脂のソースを、モールドキャビティの一部を構成するか、または、これと一体となって連結したポット部等に投入して、モールドキャビティの一部の厚さを減少させることによって、モールドキャビティ全体に封止樹脂を充填するものである。このセクションでは、この投入される封止樹脂のソースの一例である樹脂タブレットの形状、モールド金型の形状、金型の重要な動作状態等を説明する。
3. Description of main processes in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIGS. 11 to 14)
The resin mold process, which is a main process in the method of manufacturing a semiconductor device according to the embodiment, is a pot in which a source of sealing resin is formed as a part of a mold cavity or connected integrally therewith. The entire mold cavity is filled with a sealing resin by reducing the thickness of a part of the mold cavity. In this section, the shape of the resin tablet, which is an example of the source of the sealing resin to be introduced, the shape of the mold, the important operating state of the mold, and the like will be described.

図11は図10のモールド装置の下金型の単位デバイス領域5に対応する部分の模式上面図である。図12は図11において下金型のモールドキャビティ部の一部を構成するポット部と樹脂タブレットの関係を示す樹脂タブレットの斜視図である。図13は本願の前記一実施の形態の半導体装置の製造方法における金型クランプ時(樹脂モールドプロセス)のモールドキャビティ中での樹脂タブレットの位置を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。図14は本願の前記一実施の形態の半導体装置の製造方法における金型クランプ中のプランジャ最上昇時点(樹脂モールドプロセス)のモールドキャビティの断面形状を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における要部プロセスを説明する。   FIG. 11 is a schematic top view of a portion corresponding to the unit device region 5 of the lower mold of the molding apparatus of FIG. FIG. 12 is a perspective view of the resin tablet showing the relationship between the pot portion constituting the part of the mold cavity portion of the lower mold in FIG. 11 and the resin tablet. FIG. 13 is a mold corresponding to the unit device region 5 for explaining the position of the resin tablet in the mold cavity during mold clamping (resin mold process) in the method of manufacturing a semiconductor device according to the embodiment of the present application. It is a schematic cross section of a mold (upper mold and lower mold). FIG. 14 shows a mold corresponding to the unit device region 5 for explaining the cross-sectional shape of the mold cavity when the plunger is most elevated (resin mold process) in the mold clamp in the method of manufacturing a semiconductor device according to the embodiment of the present application. It is a schematic cross section of a metal mold | die (upper metal mold | die and lower metal mold | die). Based on these, the main process in the manufacturing method of the semiconductor device of the one embodiment of the present application will be described.

図5に示すような樹脂封止体3をリードフレーム1上に形成する際に、図10に示したプレス部55において、モールド金型を使用するが、このモールド金型を構成する下金型62の上面図を図11(図5の単位デバイス領域5に対応する部分)に示す(この図は、図7と型とそれによる成形物の関係にある)。図11に示すように、下金型62のモールドキャビティ部63内には、エジェクタピン72が設けられており、モールドキャビティ部63の中央部は、ポット部69(平面形状は、たとえば円形)となっている。ポット部69の外側は、周辺底面63pとなっており、その内側の部分はポットシリンダ64(平面形状は、たとえば円筒形)となっている。このポット部69には、たとえば円柱形の樹脂タブレット7(高さは、たとえば3ミリメートル程度、範囲としては、たとえば2ミリメートルから9ミリメートル程度)が収容されるようになっている。下金型62のモールドキャビティ部63の各コーナ部には、フローゲート67を介してフローキャビティ66が連結されている。フローキャビティ66は、余剰の封止樹脂をボイド等とともに受け入れる部分であり、その先にはベント74が設けられている。なお、フローキャビティ66は、必須ではなく、代わりに、各コーナ部にベントを設けても良い。すなわち、キャビティ形状(図9に示すように樹脂封止体の形状も同じ)は、平面的に矩形(正方形又は長方形)または、ほぼ矩形(コーナ部が面取りされているものも矩形に含む)であり、その全コーナ部にフローキャビティやベント等のボイド吸収機構を設けることができるので、パッケージの充填特性を向上させることができる(なお、半導体チップやダイパッド等の一般に同一配向の矩形またはほぼ矩形である)。言い換えると、この金型には、サイドゲート方式のトランスファモールド用金型と相違して、コーナ部にゲート(樹脂注入ゲート)がないことが構造上の特徴の一つとなっている。また、トップゲート方式のトランスファモールド用金型とも相違して、上金型の中央部等にトップゲート(樹脂注入ゲート)がないことも構造上の特徴の一つとなっている。   When the resin sealing body 3 as shown in FIG. 5 is formed on the lead frame 1, a mold is used in the press portion 55 shown in FIG. 10. The lower mold constituting the mold A top view of 62 is shown in FIG. 11 (a portion corresponding to the unit device region 5 in FIG. 5) (this figure has a relationship between FIG. 7 and the mold and the molded product thereby). As shown in FIG. 11, an ejector pin 72 is provided in the mold cavity portion 63 of the lower mold 62, and the central portion of the mold cavity portion 63 is a pot portion 69 (the planar shape is, for example, a circle). It has become. The outside of the pot portion 69 is a peripheral bottom surface 63p, and the inside portion is a pot cylinder 64 (a planar shape is, for example, a cylindrical shape). The pot portion 69 accommodates, for example, a cylindrical resin tablet 7 (the height is, for example, about 3 millimeters, and the range is, for example, about 2 to 9 millimeters). A flow cavity 66 is connected to each corner portion of the mold cavity portion 63 of the lower mold 62 through a flow gate 67. The flow cavity 66 is a part that receives excess sealing resin together with voids and the like, and a vent 74 is provided at the end thereof. Note that the flow cavity 66 is not essential, and a vent may be provided at each corner instead. That is, the cavity shape (the shape of the resin sealing body is the same as shown in FIG. 9) is rectangular (square or rectangular) in plan view or almost rectangular (including the case where the corner is chamfered is also included in the rectangle). In addition, void absorption mechanisms such as flow cavities and vents can be provided at all corners, so that the filling characteristics of the package can be improved (in addition, semiconductor chips, die pads, etc. are generally rectangular or almost rectangular in the same orientation) Is). In other words, unlike the side gate type transfer mold, this mold has one of the structural features that there is no gate (resin injection gate) at the corner. Also, unlike the top gate type transfer mold, one of the structural features is that there is no top gate (resin injection gate) at the center of the upper mold or the like.

ここで、図11および図12に示すように、この例では、樹脂タブレット7の径W1は、ポット部69の内径W4(たとえば6ミリメートル程度)よりも小さくされており、ポット部69の内径W4は、下金型62のモールドキャビティ部63の最小幅W3(たとえば10ミリメートル程度)よりも小さくされている。また、ダイパッド8の辺の長さW5(長辺の長さ)は、樹脂タブレット7の径W1(たとえば7ミリメートル程度)よりも小さくされており、半導体チップ2の辺の長さW2(長辺の長さ、たとえば2.5ミリメートル程度)は、ダイパッド8の辺の長さW5(長辺の長さ、たとえば3.5ミリメートル程度)よりも小さくされている(いわゆる小タブのようにチップよりも面積の小さなダイパッドを使用する方式でもよい)。なお、ポット部69の内径W4よりも樹脂タブレット7の内径を小さくすることは、樹脂タブレットのセットの確実性を高めるのに有効である。また、樹脂タブレット7の径W1は、半導体チップ2の辺の長さW2やダイパッド8の辺の長さW5と同等又はそれよりも小さくすることもできる。樹脂タブレット7の径W1を半導体チップ2の辺の長さW2やダイパッド8の辺の長さW5よりも大きくすることは、充填時の溶融樹脂の流速および流路長を小さくできるメリットがある。   Here, as shown in FIGS. 11 and 12, in this example, the diameter W1 of the resin tablet 7 is smaller than the inner diameter W4 (for example, about 6 millimeters) of the pot portion 69, and the inner diameter W4 of the pot portion 69. Is smaller than the minimum width W3 (for example, about 10 millimeters) of the mold cavity 63 of the lower mold 62. The side length W5 (long side length) of the die pad 8 is smaller than the diameter W1 (for example, about 7 millimeters) of the resin tablet 7, and the side length W2 (long side) of the semiconductor chip 2 is set. (For example, about 2.5 millimeters) is smaller than the side length W5 of the die pad 8 (the length of the long side, for example, about 3.5 millimeters) (like a so-called small tab than the chip). Alternatively, a method using a die pad with a small area may be used). Note that making the inner diameter of the resin tablet 7 smaller than the inner diameter W4 of the pot portion 69 is effective in increasing the certainty of setting the resin tablet. Further, the diameter W1 of the resin tablet 7 can be equal to or smaller than the side length W2 of the semiconductor chip 2 and the side length W5 of the die pad 8. Making the diameter W1 of the resin tablet 7 larger than the side length W2 of the semiconductor chip 2 and the side length W5 of the die pad 8 has an advantage of reducing the flow rate and flow path length of the molten resin during filling.

樹脂タブレット7(封止樹脂材料)の形状は、基本的にどのような形状でも良い。すなわち、直方体、球、円柱、角柱、更には、タブレットとは呼べない可能性もあるが、液状、粉末状、ショット状でも良い。しかし、樹脂タブレットの主要な製法を考慮すると、錠剤のように、円柱状または円形の水平断面を有する一体の立体構造を有することが望ましい。これに対して、一括圧縮モールド方式に行われるように、大きなキャビティの矩形形状にほぼ一致する大きさと形状を有する樹脂タブレットのサイズを個別圧縮モールド方式に合うように小さくして、個別圧縮モールド方式に適用することも可能である。しかし、この方式は、封止特性等に於いてはメリットも期待できるが、樹脂タブレットの作製上のデメリットを伴う恐れがある。   The shape of the resin tablet 7 (sealing resin material) may be basically any shape. That is, it may be a rectangular parallelepiped, a sphere, a cylinder, a prism, or a tablet, but it may be liquid, powder, or shot. However, considering the main manufacturing method of the resin tablet, it is desirable to have an integral three-dimensional structure having a cylindrical or circular horizontal cross section like a tablet. On the other hand, the size of the resin tablet having a size and a shape substantially matching the rectangular shape of the large cavity is reduced so as to match the individual compression molding method, as in the batch compression molding method, and the individual compression molding method It is also possible to apply to. However, this method can be expected to have a merit in sealing properties and the like, but there is a risk that there may be a demerit in producing a resin tablet.

次に、図13に樹脂タブレット7をポット部69にセットして、上金型61および下金型62を閉じてクランプした際(破線の上金型61が閉じたところに対応)の金型断面(リードフレーム1等は省略)を模式的に示す。図13に示すように、上金型61の下面61bと下金型62の上面62aとの間に、下金型62のモールドキャビティ部63に対応したモールドキャビティ68が形成される。この時点では、プランジャ65が下がっているので、モールドキャビティ68の一部であるポット部69のある部分(平面的に見てポット部69と重なる部分)のある部分のモールドキャビティ68の厚さT1(初期モールドキャビティ厚さ)は、他の部分と比べて最も厚くなっている。   Next, the mold when the resin tablet 7 is set in the pot portion 69 in FIG. 13 and the upper mold 61 and the lower mold 62 are closed and clamped (corresponding to the broken upper mold 61 being closed). A cross section (lead frame 1 etc. are omitted) is shown schematically. As shown in FIG. 13, a mold cavity 68 corresponding to the mold cavity portion 63 of the lower mold 62 is formed between the lower surface 61 b of the upper mold 61 and the upper surface 62 a of the lower mold 62. At this time, since the plunger 65 is lowered, the thickness T1 of the mold cavity 68 at a portion where the pot portion 69 which is a part of the mold cavity 68 is present (portion overlapping the pot portion 69 in plan view). The (initial mold cavity thickness) is the thickest compared to the other parts.

次に、図14に樹脂充填完了時の金型断面(リードフレーム1等は省略)を模式的に示す。図14に示すように、この時点に於いては、プランジャ65が上昇しているので、プランジャ上端部65tは、たとえば、下金型62のモールドキャビティ部63の周辺底面63p(この例では、ポットシリンダ64の上端部)よりも若干、上にある。従って、この部分(平面的に見てポット部69と重なる部分)のモールドキャビティ68の厚さT2(樹脂充填完了時モールドキャビティ厚さ)は、モールドキャビティ68の他の主要部分の厚さよりも薄くなっている。もちろん、樹脂充填完了時モールドキャビティ厚さT2は、初期モールドキャビティ厚さT1よりも薄くなっている。   Next, FIG. 14 schematically shows a cross section of the mold when the resin filling is completed (the lead frame 1 and the like are omitted). As shown in FIG. 14, since the plunger 65 is raised at this point, the plunger upper end 65t is, for example, the peripheral bottom surface 63p of the mold cavity 63 of the lower mold 62 (in this example, the pot 65 It is slightly above the upper end of the cylinder 64). Therefore, the thickness T2 (mold cavity thickness when resin filling is completed) of the mold cavity 68 in this portion (the portion overlapping the pot portion 69 in plan view) is thinner than the thickness of the other main portion of the mold cavity 68. It has become. Of course, the mold cavity thickness T2 when the resin filling is completed is thinner than the initial mold cavity thickness T1.

このプランジャ65のオーバドライブ量(充填時の最高上昇時のプランジャ上端部65tとポットシリンダ64の上端部との高さの差、すなわち、図8の凹部14の深さ)は、たとえば、0.05ミリメートル程度を好適なものとして例示することができる。なお、好適な範囲としては、たとえば、0.01から0.1ミリメートル程度を例示することができる。これは、あまりに浅いと、種々の誤差により凹部(完全フラットまではパッケージ形状としては許容できる)となるべき部分が凸部となると、パッケージ形状上問題があるからである。一方、凹部14の深さが深くなりすぎると、ボンディングワイヤの露出等の問題があるからである(QFPの場合には、本来露出すべきでないダイパッドの露出等)。   The amount of overdrive of the plunger 65 (the difference in height between the plunger upper end portion 65t and the upper end portion of the pot cylinder 64 at the time of maximum rise during filling, that is, the depth of the concave portion 14 in FIG. About 05 millimeters can be exemplified as a suitable one. In addition, as a suitable range, about 0.01 to 0.1 millimeters can be illustrated, for example. This is because if it is too shallow, there will be a problem in the package shape if the portion that should be a recess (allowable as a package shape until complete flatness) becomes a protrusion due to various errors. On the other hand, if the depth of the concave portion 14 becomes too deep, there is a problem such as exposure of the bonding wire (in the case of QFP, exposure of a die pad that should not be exposed originally).

4.本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローの説明(主に図15から図22)
このセクションでは、リードフレーム1を準備してからリードフレーム1を個片化することで半導体装置を取得するまでの全体フローを、セクション1から3で説明したモールドプロセスを金型等の動作とともにプロセスの流れに従って順に説明する。
4). Description of the overall flow of the molding process (basic process relating to single-sided packaging) in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIGS. 15 to 22)
In this section, the entire flow from the preparation of the lead frame 1 to the acquisition of the semiconductor device by dividing the lead frame 1 into pieces, the molding process described in sections 1 to 3 together with the operation of the mold, etc. A description will be given in order according to the flow.

まず、図2で示した複数の単位デバイス領域5を有するリードフレーム1を準備する。   First, a lead frame 1 having a plurality of unit device regions 5 shown in FIG. 2 is prepared.

次に、リードフレーム1の各単位デバイス領域5に設けられたダイパッド8上に半導体チップ2を搭載する。   Next, the semiconductor chip 2 is mounted on the die pad 8 provided in each unit device region 5 of the lead frame 1.

次に、半導体チップ2のデバイス面2aに形成された複数のボンディングパッド(電極パッド)とダイパッド8の周囲に設けられた複数のリード4とを、複数のボンディングワイヤ11を介してそれぞれ電気的に接続する。   Next, a plurality of bonding pads (electrode pads) formed on the device surface 2 a of the semiconductor chip 2 and a plurality of leads 4 provided around the die pad 8 are electrically connected via a plurality of bonding wires 11, respectively. Connecting.

次に、複数の半導体チップ2が搭載されたリードフレーム1を金型内にセットし、モールド(封止工程)を行う。   Next, the lead frame 1 on which a plurality of semiconductor chips 2 are mounted is set in a mold, and molding (sealing process) is performed.

ここで、図15は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するためのモールドプロセスタイムチャートである。図16は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂タブレットセット時)における金型模式断面図である。図17は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(リードフレームセット時)における金型模式断面図である。図18は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(金型クランプ時)における金型模式断面図である。図19は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(モールドキャビティ内における樹脂移送のためのプランジャ押し上げ開始時)における金型模式断面図である。図20は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂移送完了時)における金型模式断面図である。図21は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(型開き時)における金型模式断面図である。図22は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(エジェクト動作時)における金型模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関する基本プロセス)の全体フローを説明する。   Here, FIG. 15 is a mold process time chart for explaining the entire flow of the mold process (basic process relating to the single-sided package) in the method of manufacturing a semiconductor device according to the one embodiment of the present application. 16 corresponds to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided packaging) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of resin tablet setting) corresponding to a cross section. 17 corresponds to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of a lead frame setting) corresponding to a cross section. 18 corresponds to two unit device regions for explaining the entire flow of the molding process (basic process relating to the single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of metal mold clamping) corresponding to a cross section. 19 corresponds to two unit device regions for explaining the overall flow of the molding process (basic process relating to single-sided packaging) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of the plunger pushing up start for resin transfer in a mold cavity) corresponding to a cross section. 20 corresponds to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of completion of resin transfer) corresponding to a cross section. 21 corresponds to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of mold opening) corresponding to a cross section. 22 corresponds to two unit device regions for explaining the entire flow of the molding process (basic process relating to single-sided packaging) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. It is a metal mold | die schematic sectional drawing in each mold process step (at the time of eject operation | movement) corresponding to a cross section. Based on these, the entire flow of the molding process (basic process related to single-sided packaging) in the method of manufacturing a semiconductor device according to the embodiment of the present application will be described.

まず、図15の時点t0(処理準備時)において、金型(上金型61、下金型62)をあらかじめ摂氏175度程度に加熱しておき、その後も、処理中は同温度に保持しておく。そして、図16に示すように、上金型61および下金型62が開かれた状態で(間隔は、たとえば20センチメートル程度)、樹脂タブレット搬送部57(図10)が樹脂タブレット7を保持した状態で、上金型61および下金型62の間に侵入を開始する。   First, at time t0 (during preparation) in FIG. 15, the molds (upper mold 61 and lower mold 62) are preheated to about 175 degrees Celsius, and thereafter maintained at the same temperature during the process. Keep it. Then, as shown in FIG. 16, the resin tablet transport unit 57 (FIG. 10) holds the resin tablet 7 with the upper mold 61 and the lower mold 62 opened (the interval is, for example, about 20 centimeters). In this state, intrusion is started between the upper mold 61 and the lower mold 62.

次に、図15の時点t1において、プランジャ65が、後退を開始し、時点t2において、プランジャ65が、樹脂タブレット7を受け入れる位置まで後退する。ここで、図16に示すように、樹脂タブレット搬送部57(図10)により、加熱されたポット部69に、樹脂タブレット7をセットする動作を開始し、時点t3において、樹脂タブレット7のセットを完了し、時点t4において、樹脂タブレット搬送部57(図10)は上金型61および下金型62の間から外部の元の位置に戻る。   Next, at a time point t1 in FIG. 15, the plunger 65 starts to move backward, and at a time point t2, the plunger 65 moves backward to a position where the resin tablet 7 is received. Here, as shown in FIG. 16, the resin tablet transport unit 57 (FIG. 10) starts the operation of setting the resin tablet 7 in the heated pot unit 69. At time t3, the resin tablet 7 is set. At the time t4, the resin tablet transport unit 57 (FIG. 10) returns to the original outside position between the upper mold 61 and the lower mold 62.

次に、図17に示すように、図15の時点t5において、リードフレーム搬送機構60(図10)がリードフレーム1を保持して、上金型61および下金型62の間に侵入を開始する。図15の時点t6において、リードフレーム1のセットを開始し、時点t7に於いて、リードフレーム1の下金型62の上面62aへのセットを完了する。このとき、各チップ2の取り付け位置(または単位デバイス領域5)が下金型62の各モールドキャビティ部63に対応するように、リードフレーム1のチップ搭載面1a(表面)を下向きにしてセットされる。   Next, as shown in FIG. 17, at time t5 in FIG. 15, the lead frame transport mechanism 60 (FIG. 10) holds the lead frame 1 and starts to enter between the upper mold 61 and the lower mold 62. To do. The setting of the lead frame 1 is started at time t6 in FIG. 15, and the setting of the lead frame 1 on the upper surface 62a of the lower mold 62 is completed at time t7. At this time, the chip mounting surface 1a (front surface) of the lead frame 1 is set downward so that the mounting position of each chip 2 (or unit device region 5) corresponds to each mold cavity 63 of the lower mold 62. The

図15の時点t7に於いて、リードフレーム1のセットが完了すると、リードフレーム搬送機構60(図10)は退避を開始し、図15の時点t8において、上金型61および下金型62の間から外部の元の位置に戻る。   When the setting of the lead frame 1 is completed at the time t7 in FIG. 15, the lead frame transport mechanism 60 (FIG. 10) starts to retract, and at the time t8 in FIG. 15, the upper mold 61 and the lower mold 62 are moved. Return to the original position outside.

次に、図18に示すように、図15の時点t9において、プレス機構が動作して、上金型61および下金型62を閉じる動作を開始し、時点t10において、クランプを完了する。これにより、上金型61および下金型62の間にモールドキャビティ68が形成される。クランプ圧は、たとえば、550MPa程度を好適なものとして例示することができる。   Next, as shown in FIG. 18, the press mechanism operates to start closing the upper mold 61 and the lower mold 62 at time t9 in FIG. 15, and the clamping is completed at time t10. Thereby, a mold cavity 68 is formed between the upper mold 61 and the lower mold 62. The clamp pressure can be exemplified as a suitable value of about 550 MPa, for example.

次に、図19に示すように、図15の時点t11において、上金型61および下金型62をクランプした状態で、プランジャ65の上昇が開始される。この時点で、樹脂タブレット7はすでに溶融樹脂7mに状態にある。   Next, as shown in FIG. 19, at the time t <b> 11 in FIG. 15, the plunger 65 starts to rise while the upper mold 61 and the lower mold 62 are clamped. At this point, the resin tablet 7 is already in the molten resin 7m.

次に、図20に示すように、図15の時点t12において、樹脂の移送が完了すると注入圧力(充填圧力)は急速に上昇する(好適な充填圧力は、たとえば、12MPa程度)。この時点で、溶融樹脂7mは、モールドキャビティ68を満たし、フローキャビティ66にまで入り込み、そこで、フローキャビティに対応する樹脂片16を形成しつつある。   Next, as shown in FIG. 20, when the transfer of the resin is completed at time t12 in FIG. 15, the injection pressure (filling pressure) rises rapidly (preferred filling pressure is about 12 MPa, for example). At this point, the molten resin 7m fills the mold cavity 68 and enters the flow cavity 66, where the resin piece 16 corresponding to the flow cavity is being formed.

次に、図21に示すように、図15の時点t13において、プランジャ65の下降が開始されると、注入圧力(充填圧力)が急速に低下するとともに、クランプの解除および上金型61および下金型62を開く動作が開始し、図15の時点t14において、型開きが完了する。   Next, as shown in FIG. 21, when the plunger 65 starts to descend at time t <b> 13 in FIG. 15, the injection pressure (filling pressure) rapidly decreases and the clamp is released and the upper mold 61 and the lower mold 61 are lowered. The operation of opening the mold 62 is started, and the mold opening is completed at time t14 in FIG.

次に、図22に示すように、図15の時点t15において、再びプランジャ65の上昇が開始され、エジェクト動作が開始する。このとき、下金型62に設けられたエジェクタピンもプランジャ65と同様に上昇する。図15の時点t16において、プランジャ65の再上昇が完了して、リードフレーム1の下金型62からの離型が完了すると、時点t17において、プランジャ65の再降下が開始され、時点t18に於いて、下金型62のモールドキャビティ部63の周辺底面63pとほぼ同じ、スタンバイ高さに戻る。これにより、モールドサイクルを一巡したことになる。   Next, as shown in FIG. 22, at the time t15 in FIG. 15, the plunger 65 starts to rise again, and the ejection operation starts. At this time, the ejector pin provided in the lower mold 62 also rises in the same manner as the plunger 65. When the re-raising of the plunger 65 is completed at time t16 in FIG. 15 and the release of the lead frame 1 from the lower mold 62 is completed, the re-lowering of the plunger 65 is started at time t17, and at time t18. Then, it returns to the standby height which is substantially the same as the peripheral bottom surface 63p of the mold cavity 63 of the lower mold 62. As a result, the mold cycle is completed.

その後、図10に於いて説明したリードフレーム搬送機構60によるリードフレーム取り出し部58へのリードフレーム1の取り出しが行われることにより、次のモールドサイクルへ入る。   Thereafter, the lead frame 1 is taken out from the lead frame take-out portion 58 by the lead frame transport mechanism 60 described in FIG. 10, and the next mold cycle is started.

ここで、時点t2から時点t11は、タブレット予熱時間(たとえば10秒程度)であり、時点t11から時点t12は、注入動作時間(たとえば10秒程度)であり、時点t11から時点t13は、キュア時間(たとえば90秒程度)であり、時点t15型時点t18はイジェクト動作時間(たとえば15秒程度)である。また、時点t0から時点t18は、モールドサイクル時間(たとえば120秒程度)である。   Here, the time point t2 to the time point t11 is a tablet preheating time (for example, about 10 seconds), the time point t11 to the time point t12 is an injection operation time (for example, about 10 seconds), and the time point t11 to the time point t13 is a curing time. The time point t15 type time point t18 is an ejection operation time (for example, about 15 seconds). Further, the time point t0 to the time point t18 is a mold cycle time (for example, about 120 seconds).

この例で示したように、リードフレームのチップ搭載面を下に向けてセットするメリットは、リードの反対側から溶融樹脂を供給する場合に懸念される供給経路の多岐化によるボイド発生を防止するためである。リードの反対側から溶融樹脂を供給すると、必然的に樹脂は、リードフレームに開いた多数の開口を介して供給されることになり、ボイド発生を助長する恐れがあるからである。一方、リードフレームのチップ搭載面を上に向けてセットするメリットは(セクション8に於いて同じ)、溶融樹脂の流れによるワイヤ流れを回避できるメリットがある。   As shown in this example, the merit of setting the lead frame with the chip mounting surface facing down is to prevent the generation of voids due to the diversification of the supply path, which is a concern when supplying molten resin from the opposite side of the lead. Because. This is because when the molten resin is supplied from the opposite side of the lead, the resin is inevitably supplied through a large number of openings opened in the lead frame, which may promote the generation of voids. On the other hand, the advantage of setting the lead frame with the chip mounting surface facing upward (same as in section 8) is that the wire flow due to the flow of molten resin can be avoided.

また、このような問題がない場合においても、リードフレームのチップ搭載面を下に向けてセットすることにより、ボンディングワイヤの自重による倒れを防止することができる。   Even when there is no such problem, it is possible to prevent the bonding wire from falling due to its own weight by setting the chip mounting surface of the lead frame facing downward.

次に、リードフレーム1(リード4)のうち、形成された樹脂封止体3から露出する部分にメッキ膜を形成する。   Next, a plating film is formed on a portion of the lead frame 1 (lead 4) exposed from the formed resin sealing body 3.

その後、各単位デバイス領域5に樹脂封止体3が形成されたリードフレームのうち、互いに隣り合う単位デバイス領域5間に位置するリードフレーム枠部6を切断することで、リードフレーム1から樹脂封止体3が形成された単位デバイス領域5(すなわち半導体装置)を取得(個片化)する。   After that, among the lead frames in which the resin sealing body 3 is formed in each unit device region 5, the lead frame frame portion 6 positioned between the adjacent unit device regions 5 is cut, thereby sealing the resin from the lead frame 1. The unit device region 5 (that is, the semiconductor device) in which the stop body 3 is formed is acquired (separated).

5.本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の変形例の説明(主に図23から図25)
セクション4で説明したモールドプロセスでは、リードフレームのセットよりも、樹脂タブレットのセットの方を先行させたが、このセクションで説明したものは、セクション4で説明したモールドプロセスの初段部分(図16および図17)の変形例であり、図18以降は、プロセス的には同一であるので、同一部分の説明は繰り返さない。なお、図23も変形部分を除き、基本的に図15と同一である。
5. Description of Modifications of Mold Process (Lead Frame Preceding Process for Single-sided Package) in the Semiconductor Device Manufacturing Method of the One Embodiment of the Present Application (Mainly FIGS. 23 to 25)
In the molding process described in Section 4, the set of resin tablets preceded the set of lead frames. However, what is described in this section is the first stage of the molding process described in Section 4 (see FIGS. 16 and 16). FIG. 17) is a modified example, and FIG. 18 and subsequent figures are the same in terms of process, and therefore description of the same part will not be repeated. Note that FIG. 23 is basically the same as FIG.

なお、上金型にリードフレーム部分を吸着する真空吸引孔71(図24参照)等を設ける等の対応によって、この例は、このセクションで説明する片面パッケージのみでなく、後にセクション6で説明するような両面パッケージにも適用できることは言うまでもない。   Note that this example is not limited to the single-sided package described in this section, but will be described later in Section 6, by providing a vacuum suction hole 71 (see FIG. 24) or the like for adsorbing the lead frame portion on the upper die. Needless to say, the present invention can also be applied to such a double-sided package.

図23は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の変形例に関するモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の全体フローを説明するためのモールドプロセスタイムチャートである。図24は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(リードフレームセット時)における金型模式断面図(順序としては図16に対応し、処理内容としては図17に対応)である。図25は本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂タブレットセット時)における金型模式断面図(順序としては図17に対応し、処理内容としては図16に対応)である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるモールドプロセス(片面パッケージに関するリードフレーム先行プロセス)の変形例を説明する。   FIG. 23 is a diagram for explaining an overall flow of a molding process (lead frame preceding process for single-sided package) relating to a modification of the molding process (lead frame preceding process for single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present application. It is a mold process time chart. 24 corresponds to two unit device regions for explaining the entire flow of the molding process (lead frame preceding process for a single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. FIG. 18 is a schematic cross-sectional view of a mold (corresponding to FIG. 16 for the order and FIG. 17 for the processing content) in each mold process step (at the time of setting the lead frame) corresponding to the B ′ cross-section. 25 corresponds to two unit device regions for explaining the overall flow of the molding process (lead frame preceding process for a single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present invention. FIG. 18 is a schematic sectional view of a mold (corresponding to FIG. 17 as an order and corresponding to FIG. 16 as a processing content) in each molding process step (when a resin tablet is set) corresponding to a B ′ section. Based on these, a modification of the molding process (lead frame preceding process for a single-sided package) in the method of manufacturing a semiconductor device according to the embodiment of the present application will be described.

まず、先と同様に、図23の時点t0(処理準備時)において、金型(上金型61、下金型62)をあらかじめ摂氏175度程度に加熱しておき、その後も、処理中は同温度に保持しておく。   First, as before, at the time t0 (during preparation) in FIG. 23, the molds (upper mold 61 and lower mold 62) are preheated to about 175 degrees Celsius, and after that, Keep at the same temperature.

この状態に於いて、図24に示すように、図23の時点t0において、リードフレーム搬送機構60(図10)がリードフレーム1を保持して、上金型61および下金型62の間に侵入を開始する。図23の時点t1において、リードフレーム1のセットを開始し、時点t2に於いて、リードフレーム1の上金型61の下面61bへの真空吸引孔71によるセットを完了する。このとき、各チップ2の取り付け位置(または単位デバイス領域5)が下金型62の各モールドキャビティ部63に対応するように、リードフレーム1のチップ搭載面1a(表面)を下向きにしてセットされる。   In this state, as shown in FIG. 24, the lead frame transport mechanism 60 (FIG. 10) holds the lead frame 1 between the upper mold 61 and the lower mold 62 at time t0 in FIG. Start intrusion. 23, the setting of the lead frame 1 is started, and at the time t2, the setting by the vacuum suction hole 71 to the lower surface 61b of the upper die 61 of the lead frame 1 is completed. At this time, the chip mounting surface 1a (front surface) of the lead frame 1 is set downward so that the mounting position of each chip 2 (or unit device region 5) corresponds to each mold cavity 63 of the lower mold 62. The

図23の時点t2に於いて、リードフレーム1のセットが完了すると、リードフレーム搬送機構60(図10)は退避を開始し、図23の時点t3において、上金型61および下金型62の間から外部の元の位置に戻る。   When the setting of the lead frame 1 is completed at time t2 in FIG. 23, the lead frame transport mechanism 60 (FIG. 10) starts to retract, and at time t3 in FIG. 23, the upper mold 61 and the lower mold 62 are moved. Return to the original position outside.

次に、図25に示すように、図23の時点t4において、上金型61および下金型62が開かれた状態で、樹脂タブレット搬送部57(図10)が樹脂タブレット7を保持した状態で、上金型61および下金型62の間に侵入を開始する。   Next, as shown in FIG. 25, at time t4 in FIG. 23, the resin tablet transport unit 57 (FIG. 10) holds the resin tablet 7 with the upper mold 61 and the lower mold 62 opened. Then, intrusion starts between the upper mold 61 and the lower mold 62.

次に、図23の時点t5において、プランジャ65が、後退を開始し、時点t6において、プランジャ65が、樹脂タブレット7を受け入れる位置まで後退する。ここで、図25に示すように、樹脂タブレット搬送部57(図10)により、加熱されたポット部69に、樹脂タブレット7をセットする動作を開始し、時点t7において、樹脂タブレット7のセットを完了し、時点t8において、樹脂タブレット搬送部57(図10)は上金型61および下金型62の間から外部の元の位置に戻る。   Next, at the time point t5 in FIG. 23, the plunger 65 starts to move backward, and at the time point t6, the plunger 65 moves backward to the position where the resin tablet 7 is received. Here, as shown in FIG. 25, the operation of setting the resin tablet 7 on the heated pot portion 69 is started by the resin tablet transporting portion 57 (FIG. 10), and at time t7, the setting of the resin tablet 7 is started. At the time t8, the resin tablet transport unit 57 (FIG. 10) returns to the original outside position between the upper mold 61 and the lower mold 62.

これ以降は、セクション4における図18以降と基本的に同じである。なお、真空吸引孔71による吸着は、通常、図18の状態に至ってオフされる。   The subsequent steps are basically the same as those in FIG. The suction by the vacuum suction hole 71 is normally turned off after reaching the state of FIG.

ここで、時点t6から時点t11は、タブレット予熱時間(たとえば10秒程度)であり、時点t11から時点t12は、注入動作時間(たとえば10秒程度)であり、時点t11から時点t13は、キュア時間(たとえば90秒程度)であり、時点t15型時点t18はイジェクト動作時間(たとえば15秒程度)である。また、時点t0から時点t18は、モールドサイクル時間(たとえば125秒程度)である
このセクションで、説明したように、リードフレームのセットを先行して、後に、樹脂タブレットのセットをすることは、後の注入時間の選択の自由度が増すメリットがある。たとえば、樹脂タブレットのセットを先行した場合に起こるような、リードフレームのセットの遅れによる不所望な樹脂の硬化の進行等を回避することができる。
Here, the time point t6 to the time point t11 is a tablet preheating time (for example, about 10 seconds), the time point t11 to the time point t12 is an injection operation time (for example, about 10 seconds), and the time point t11 to the time point t13 is a cure time. The time point t15 type time point t18 is an ejection operation time (for example, about 15 seconds). Also, the time t0 to the time t18 is a mold cycle time (for example, about 125 seconds) As described in this section, the lead frame is set first and then the resin tablet is set later. There is an advantage that the degree of freedom in selecting the injection time is increased. For example, it is possible to avoid the progress of undesired curing of the resin due to the delay of the lead frame setting, which occurs when the setting of the resin tablet precedes.

6.本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)、関連する主要製造プロセスのアウトライン等の説明(主に図26から図29)
このセクションでは、セクション1から4のモールドプロセスの対象デバイスの変形例として、対象デバイスが両面パッケージ(具体的にはQFP)の場合について説明する。
6). Description of modification of target device (double-sided package), outline of main manufacturing process related to manufacturing method of semiconductor device of one embodiment of the present application (mainly FIGS. 26 to 29)
In this section, a case where the target device is a double-sided package (specifically, QFP) will be described as a modification of the target device of the molding process of sections 1 to 4.

図26は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する図5の単位デバイス領域5に対応するリードフレームのチップ搭載面の拡大模式平面図である。図27は図26のC−C’断面の模式断面図である。図28は図26の裏面の拡大模式平面図である。図29は図26から図28に対応した完成したパッケージの斜視図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)、関連する主要製造プロセスのアウトライン等を説明する。   26 is an enlarged schematic plan view of the chip mounting surface of the lead frame corresponding to the unit device region 5 of FIG. 5 regarding a modification (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application. . FIG. 27 is a schematic cross-sectional view of the C-C ′ cross section of FIG. 26. FIG. 28 is an enlarged schematic plan view of the back surface of FIG. FIG. 29 is a perspective view of the completed package corresponding to FIGS. Based on these, a modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application, an outline of a related main manufacturing process, and the like will be described.

次に、図5の単位デバイス領域5の樹脂封止体3の表面3a側から見た拡大平面図を図26に示す。図26に示すように、この例では、平面的に見ると、図7と異なり、外観的にはエジェクタピンによる凹部15のみが見えており、プランジャによる凹部14は、反対側にあって見えない状態であり(破線で示す)、内部にダイパッド8がある。更に、ダイパッド8の内部に半導体チップ2がある構造となっている。   Next, FIG. 26 shows an enlarged plan view seen from the surface 3a side of the resin sealing body 3 in the unit device region 5 of FIG. As shown in FIG. 26, in this example, when viewed in a plan view, unlike FIG. 7, only the recess 15 due to the ejector pin is visible in appearance, and the recess 14 due to the plunger is on the opposite side and cannot be seen. This is a state (indicated by a broken line), and there is a die pad 8 inside. Further, the semiconductor chip 2 is provided inside the die pad 8.

次に、図26のC−C’断面を図27に示す。図27に示すように、この断面では、リードフレーム1は、リードフレーム枠部6、半導体チップ2を搭載しているダイパッド8、ダイパッド8をリードフレーム枠部6に繋ぐダイパッドサポートバー9に分かれている。リードフレーム1のチップ搭載面1a(表面)上およびその反対の面1b(リードフレームの裏面)には、半導体チップ2を封止するように樹脂封止体3が形成されており、樹脂封止体3の各コーナ部には、フローキャビティに対応する樹脂片16が形成されている。また、図8と異なり、図28にも示すように、樹脂封止体3の裏面3bには、プランジャによる凹部14が形成されている(図8では、表面3a側である)。   Next, FIG. 27 shows a C-C ′ cross section of FIG. 26. As shown in FIG. 27, in this cross section, the lead frame 1 is divided into a lead frame frame portion 6, a die pad 8 on which the semiconductor chip 2 is mounted, and a die pad support bar 9 that connects the die pad 8 to the lead frame frame portion 6. Yes. A resin sealing body 3 is formed on the chip mounting surface 1a (front surface) of the lead frame 1 and on the opposite surface 1b (back surface of the lead frame) so as to seal the semiconductor chip 2, and the resin sealing is performed. Resin pieces 16 corresponding to the flow cavities are formed at each corner portion of the body 3. In addition, unlike FIG. 8, as shown in FIG. 28, the back surface 3b of the resin sealing body 3 is formed with a concave portion 14 by a plunger (in FIG. 8, on the front surface 3a side).

次に、デバイス完成時点のデバイスパッケージ3の斜視図を図29に示す。図29に示すように、デバイスパッケージ3の側面3sからは、リード4が突出しており、デバイスパッケージ3の表面3aには、エジェクタピンによる凹部15が見える。   Next, FIG. 29 shows a perspective view of the device package 3 when the device is completed. As shown in FIG. 29, the lead 4 protrudes from the side surface 3 s of the device package 3, and the recess 15 due to the ejector pin is visible on the surface 3 a of the device package 3.

7.本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する要部プロセスの説明(主に図30および図31)
このセクションでは、両面パッケージの場合に於いて、セクション3に対応するモールド金型の特徴と主要なその働きを説明する。モールド金型の構造は、図13および14の例では、上金型の底面はほぼ平坦であったが、この例では、キャビティ等に対応して凹凸を有している点等が異なっている。なお、図11(この例では、上下の金型がほぼこの構造を呈している)および図12については、構造的に本質的相違はないので、説明は繰り返さない。
7). Description of the principal part process regarding a modification (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIGS. 30 and 31)
In this section, the characteristics of the mold corresponding to section 3 and its main function in the case of a double-sided package will be described. The structure of the mold is different from the example of FIGS. 13 and 14 in that the bottom surface of the upper mold is almost flat, but in this example, there are irregularities corresponding to the cavities and the like. . Note that FIG. 11 (in this example, the upper and lower molds have almost the same structure) and FIG. 12 are not structurally fundamentally different, so the description will not be repeated.

図30は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する金型クランプ時(樹脂モールドプロセス)のモールドキャビティ中での樹脂タブレットの位置を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。図31は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する金型クランプ中のプランジャ最上昇時点(樹脂モールドプロセス)のモールドキャビティの断面形状を説明するための単位デバイス領域5に対応するモールド金型(上金型および下金型)の模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関する要部プロセスを説明する。   FIG. 30 is a view for explaining the position of the resin tablet in the mold cavity at the time of mold clamping (resin molding process) related to a modification (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application. It is a schematic cross section of the mold die (upper die and lower die) corresponding to the unit device region 5 of. FIG. 31 illustrates a cross-sectional shape of the mold cavity at the time when the plunger is most elevated (resin mold process) during the mold clamp in relation to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application. It is a schematic cross section of the mold die (upper die and lower die) corresponding to the unit device region 5 for. Based on these, a description will be given of a main process relating to a modification (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application.

図30に樹脂タブレット7をポット部69にセットして、上金型61および下金型62を閉じてクランプした際(破線の上金型61が閉じたところに対応)の金型断面(リードフレーム1等は省略)を模式的に示す。図30に示すように、上金型61の下面61bと下金型62の上面62aとの間に、上金型61のモールドキャビティ部73および下金型62のモールドキャビティ部63に対応したモールドキャビティ68が形成される。この時点では、プランジャ65が下がっているので、モールドキャビティ68の一部であるポット部69のある部分のある部分のモールドキャビティ68の厚さT1(初期モールドキャビティ厚さ)は、他の部分と比べて最も厚くなっている。この例の場合、上金型61にエジェクタピン72が設けられている。   FIG. 30 shows a cross section of the mold when the resin tablet 7 is set in the pot portion 69 and the upper mold 61 and the lower mold 62 are closed and clamped (corresponding to the position where the upper mold 61 is broken). (Frame 1 etc. are omitted). As shown in FIG. 30, a mold corresponding to the mold cavity portion 73 of the upper die 61 and the mold cavity portion 63 of the lower die 62 between the lower surface 61 b of the upper die 61 and the upper surface 62 a of the lower die 62. A cavity 68 is formed. At this time, since the plunger 65 is lowered, the thickness T1 (initial mold cavity thickness) of the mold cavity 68 in a part of the part of the pot part 69 which is a part of the mold cavity 68 is different from that of the other part. It is the thickest. In this example, an ejector pin 72 is provided on the upper mold 61.

次に、図31に樹脂充填完了時の金型断面(リードフレーム1等は省略)を模式的に示す。図31に示すように、この時点に於いては、プランジャ65が上昇しているので、プランジャ上端部65tは、たとえば、下金型62のモールドキャビティ部63の周辺底面63p(この例では、ポットシリンダ64の上端部)よりも若干、上にある。従って、この部分のモールドキャビティ68の厚さT2(樹脂充填完了時モールドキャビティ厚さ)は、モールドキャビティ68の他の主要部分の厚さよりも薄くなっている。もちろん、樹脂充填完了時モールドキャビティ厚さT2は、初期モールドキャビティ厚さT1よりも薄くなっている。   Next, FIG. 31 schematically shows a cross section of the mold when the resin filling is completed (the lead frame 1 and the like are omitted). As shown in FIG. 31, at this time, since the plunger 65 is raised, the upper end portion 65t of the plunger is, for example, the peripheral bottom surface 63p of the mold cavity portion 63 of the lower mold 62 (in this example, the pot 65 It is slightly above the upper end of the cylinder 64). Therefore, the thickness T2 of the mold cavity 68 in this portion (the thickness of the mold cavity when the resin filling is completed) is thinner than the thickness of the other main portion of the mold cavity 68. Of course, the mold cavity thickness T2 when the resin filling is completed is thinner than the initial mold cavity thickness T1.

8.本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセスの全体フローの説明(主に図32から図38)
タイムチャートは、図15と同じであり、以下に示す各ステップにおける各断面図、すなわち図26から図29は、それぞれ図32から図38に対応している。
8). Description of the overall flow of the molding process regarding a modification (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application (mainly FIGS. 32 to 38)
The time chart is the same as FIG. 15, and each cross-sectional view at each step shown below, that is, FIGS. 26 to 29, corresponds to FIGS. 32 to 38, respectively.

なお、この例では、リードフレーム等のチップ搭載面を上向きにして、モールド金型にセットする例を具体的に説明するが、以下の実施の形態は、それに限定されるものではなく、チップ搭載面を下向きにして、モールド金型にセットする場合にも同様に適用できることは言うまでもない。   In this example, an example in which a chip mounting surface such as a lead frame is faced upward and set in a mold is specifically described. However, the following embodiments are not limited thereto, and are mounted on a chip. Needless to say, the present invention can be similarly applied to the case where the mold is set with the surface facing downward.

図32は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂タブレットセット時)における金型模式断面図である。図33は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(リードフレームセット時)における金型模式断面図である。図34は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(金型クランプ時)における金型模式断面図である。図35は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(モールドキャビティ内における樹脂移送のためのプランジャ押し上げ開始時)における金型模式断面図である。図36は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(樹脂移送完了時)における金型模式断面図である。図37は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(型開き時)における金型模式断面図である。図38は本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセス(両面パッケージプロセス)の全体フローを説明するための単位デバイス領域二つ分に相当する図7のB−B’断面に対応する各モールドプロセスステップ(エジェクト動作時)における金型模式断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における対象デバイスの変形例(両面パッケージ)に関するモールドプロセスの全体フローを説明する。   FIG. 32 corresponds to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the manufacturing method of the semiconductor device of the one embodiment of the present application. It is a metal mold | die schematic cross section in each mold process step (at the time of resin tablet setting) corresponding to the BB 'cross section of FIG. FIG. 33 corresponds to two unit device regions for explaining the overall flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the manufacturing method of the semiconductor device of the one embodiment of the present application. FIG. 8 is a schematic cross-sectional view of a mold in each mold process step (at the time of lead frame setting) corresponding to the BB ′ cross-section of FIG. FIG. 34 corresponds to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the manufacturing method of the semiconductor device of the one embodiment of the present application. FIG. 8 is a mold schematic cross-sectional view at each mold process step (at the time of mold clamping) corresponding to the BB ′ cross-section of FIG. 7. FIG. 35 corresponds to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the manufacturing method of the semiconductor device of the one embodiment of the present application. FIG. 8 is a schematic cross-sectional view of a mold in each mold process step (at the time of starting to push up a plunger for transferring a resin in a mold cavity) corresponding to the BB ′ cross-section of FIG. FIG. 36 corresponds to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. FIG. 8 is a schematic cross-sectional view of a mold at each mold process step (when resin transfer is completed) corresponding to the cross-section BB ′ of FIG. FIG. 37 corresponds to two unit device regions for explaining the overall flow of the molding process (double-sided package process) related to the modification (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application. FIG. 8 is a schematic cross-sectional view of a mold at each mold process step (when the mold is opened) corresponding to the BB ′ cross-section of FIG. FIG. 38 corresponds to two unit device regions for explaining the entire flow of the molding process (double-sided package process) related to the modified example (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the one embodiment of the present application. FIG. 8 is a schematic sectional view of a mold in each mold process step (at the time of ejecting operation) corresponding to the BB ′ section of FIG. Based on these, the entire flow of the molding process regarding the modification (double-sided package) of the target device in the method of manufacturing a semiconductor device according to the embodiment of the present application will be described.

セクション4と同様に、まず、図15の時点t0(処理準備時)において、金型(上金型61、下金型62)をあらかじめ摂氏175度程度に加熱しておき、その後も、処理中は同温度に保持しておく。そして、図32に示すように、上金型61および下金型62が開かれた状態で、樹脂タブレット搬送部57(図10)が樹脂タブレット7を保持した状態で、上金型61および下金型62の間に侵入を開始する。   As in the section 4, first, at the time t0 (during preparation) in FIG. 15, the molds (upper mold 61 and lower mold 62) are preheated to about 175 degrees Celsius, and thereafter the processing is in progress. Is kept at the same temperature. 32, the upper mold 61 and the lower mold 62 are opened and the upper tablet 61 and the lower mold 62 are held in a state where the resin tablet transport unit 57 (FIG. 10) holds the resin tablet 7. Intrusion begins between the molds 62.

次に、図15の時点t1において、プランジャ65が、後退を開始し、時点t2において、プランジャ65が、樹脂タブレット7を受け入れる位置まで後退する。ここで、図32に示すように、樹脂タブレット搬送部57(図10)により、加熱されたポット部69に、樹脂タブレット7をセットする動作を開始し、時点t3において、樹脂タブレット7のセットを完了し、時点t4において、樹脂タブレット搬送部57(図10)は上金型61および下金型62の間から外部の元の位置に戻る。   Next, at a time point t1 in FIG. 15, the plunger 65 starts to move backward, and at a time point t2, the plunger 65 moves backward to a position where the resin tablet 7 is received. Here, as shown in FIG. 32, the resin tablet transport unit 57 (FIG. 10) starts the operation of setting the resin tablet 7 in the heated pot unit 69. At time t3, the resin tablet 7 is set. At the time t4, the resin tablet transport unit 57 (FIG. 10) returns to the original outside position between the upper mold 61 and the lower mold 62.

次に、図33に示すように、図15の時点t5において、リードフレーム搬送機構60(図10)がリードフレーム1を保持して、上金型61および下金型62の間に侵入を開始する。図15の時点t6において、リードフレーム1のセットを開始し、時点t7に於いて、リードフレーム1の下金型62の上面62aへのセットを完了する。このとき、各チップ2の取り付け位置(または単位デバイス領域5)が上金型61のモールドキャビティ部73および下金型62の各モールドキャビティ部63に対応するように、リードフレーム1のチップ搭載面1a(表面)をたとえば上向きにしてセットされる。   Next, as shown in FIG. 33, at time t5 in FIG. 15, the lead frame transport mechanism 60 (FIG. 10) holds the lead frame 1 and starts to enter between the upper mold 61 and the lower mold 62. To do. The setting of the lead frame 1 is started at time t6 in FIG. 15, and the setting of the lead frame 1 on the upper surface 62a of the lower mold 62 is completed at time t7. At this time, the chip mounting surface of the lead frame 1 so that the mounting position (or unit device region 5) of each chip 2 corresponds to the mold cavity 73 of the upper mold 61 and each mold cavity 63 of the lower mold 62. It is set with 1a (surface) facing upward, for example.

図15の時点t7に於いて、リードフレーム1のセットが完了すると、リードフレーム搬送機構60(図10)は退避を開始し、図15の時点t8において、上金型61および下金型62の間から外部の元の位置に戻る。   When the setting of the lead frame 1 is completed at the time t7 in FIG. 15, the lead frame transport mechanism 60 (FIG. 10) starts to retract, and at the time t8 in FIG. 15, the upper mold 61 and the lower mold 62 are moved. Return to the original position outside.

次に、図34に示すように、図15の時点t9において、プレス機構が動作して、上金型61および下金型62を閉じる動作を開始し、時点t10において、クランプを完了する。これにより、上金型61および下金型62の間にモールドキャビティ68が形成される。このとき、エジェクタピン72は、突出していない状態(後退位置)にある。   Next, as shown in FIG. 34, the press mechanism operates to start closing the upper mold 61 and the lower mold 62 at time t9 in FIG. 15, and the clamping is completed at time t10. Thereby, a mold cavity 68 is formed between the upper mold 61 and the lower mold 62. At this time, the ejector pin 72 is not projected (retracted position).

次に、図35に示すように、図15の時点t11において、上金型61および下金型62をクランプした状態で、プランジャ65の上昇が開始される。この時点で、樹脂タブレット7はすでに溶融樹脂7mに状態にある。   Next, as shown in FIG. 35, at the time t11 in FIG. 15, the plunger 65 starts to rise while the upper mold 61 and the lower mold 62 are clamped. At this point, the resin tablet 7 is already in the molten resin 7m.

次に、図36に示すように、図15の時点t12において、樹脂の移送が完了すると注入圧力(充填圧力)は急速に上昇する。この時点で、溶融樹脂7mは、モールドキャビティ68を満たし、フローキャビティ66にまで入り込み、そこで、フローキャビティに対応する樹脂片16を形成しつつある。   Next, as shown in FIG. 36, when the transfer of the resin is completed at time t12 in FIG. 15, the injection pressure (filling pressure) rises rapidly. At this point, the molten resin 7m fills the mold cavity 68 and enters the flow cavity 66, where the resin piece 16 corresponding to the flow cavity is being formed.

次に、図37に示すように、図15の時点t13において、プランジャ65の下降が開始されると、注入圧力(充填圧力)が急速に低下するとともに、クランプの解除および上金型61および下金型62を開く動作が開始し(これと連動して、上金型61のエジェクタピン72が突出する)、図15の時点t14において、型開きが完了する。   Next, as shown in FIG. 37, when the plunger 65 starts to descend at time t13 in FIG. 15, the injection pressure (filling pressure) rapidly decreases, the clamp is released, the upper mold 61 and the lower mold 61 are moved downward. The operation of opening the mold 62 is started (in conjunction with this, the ejector pin 72 of the upper mold 61 protrudes), and the mold opening is completed at time t14 in FIG.

次に、図38に示すように、図15の時点t15において、再びプランジャ65の上昇が開始され、エジェクト動作が開始する。このとき、下金型62にエジェクタピンがある場合は、エジェクタピンもプランジャ65と同様に上昇する。図15の時点t16において、プランジャ65の再上昇が完了して、リードフレーム1の下金型62からの離型が完了すると、時点t17において、プランジャ65の再降下が開始され、時点t18に於いて、下金型62のモールドキャビティ部63の周辺底面63pとほぼ同じ、スタンバイ高さに戻る。これにより、モールドサイクルを一巡したことになる。   Next, as shown in FIG. 38, at the time point t15 in FIG. 15, the plunger 65 starts to rise again, and the ejection operation starts. At this time, if there is an ejector pin in the lower mold 62, the ejector pin is also raised in the same manner as the plunger 65. When the re-raising of the plunger 65 is completed at time t16 in FIG. 15 and the release of the lead frame 1 from the lower mold 62 is completed, the re-lowering of the plunger 65 is started at time t17, and at time t18. Then, it returns to the standby height which is substantially the same as the peripheral bottom surface 63p of the mold cavity 63 of the lower mold 62. As a result, the mold cycle is completed.

ここで説明したように、リードフレーム1のチップ搭載面1a(表面)を上向きにしてセットするメリットは、両面パッケージでは、個々の面(表面又は裏面)における樹脂厚さは片面パッケージに比べて、より薄くなっているので、チップ搭載面を下にすると、プランジャのオーバドライブの結果生成する凹部14において、ワイヤ等が露出する恐れが高くなることによる。   As explained here, the merit of setting the chip mounting surface 1a (front surface) of the lead frame 1 facing upward is that the resin thickness on each surface (front surface or back surface) of the double-sided package is larger than that of the single-sided package. Since it is thinner, if the chip mounting surface is turned down, there is a higher risk of exposure of the wire or the like in the recess 14 generated as a result of the plunger overdrive.

9.本願の全般に関する考察並びに各実施の形態に関する補足的説明
典型的なトランスファモールド方式は、金型内のモールドキャビティから離れた位置に樹脂タブレットをセットして、樹脂タブレットが熱により溶融した溶融樹脂をカル、ランナおよびゲートを介してモールドキャビティ内に移送して充填する有力な樹脂モールド方法である。しかしながら、一つのリードフレームに配置される単位デバイス領域の数は、年々増加する傾向にあり、マトリクス状に配置された列および行の数は増える一方であり、移送流路長は従来の2から3倍に急増する傾向にある。
9. General Consideration of the Application and Supplementary Explanations for Each Embodiment In a typical transfer mold method, a resin tablet is set at a position away from a mold cavity in a mold, and a molten resin is melted by heat. This is an effective resin molding method in which a mold cavity is transferred and filled through a cull, a runner, and a gate. However, the number of unit device regions arranged in one lead frame tends to increase year by year, and the number of columns and rows arranged in a matrix form is increasing. It tends to increase threefold.

このような問題に対して、前記各実施の形態(変形例を含む)では、個別圧縮モールド方式に於いて、個々のキャビティに対応する部分の各々に、樹脂タブレット(封止樹脂材料)を供給することにより、ゲート等を介することなく、直接、リードフレーム(平面状基体)の被封止部分(単位デバイス領域)に、溶融樹脂を供給することにより、樹脂材料の無駄等を省くものである。   In response to such a problem, in each of the above-described embodiments (including modifications), a resin tablet (sealing resin material) is supplied to each portion corresponding to each cavity in the individual compression molding method. By doing so, the resin material is not wasted by supplying the molten resin directly to the sealed portion (unit device region) of the lead frame (planar substrate) without using a gate or the like. .

また、前記各実施の形態(変形例を含む)で説明した個別圧縮モールド方式に於いては、どのキャビティに於いても樹脂条件は、ほぼ同一であるので、トランスファモールドの場合のように、特に高速で注入する必要がないので、粘度を大幅に下げる必要もなく、ワイヤ流れの問題もそれほど厳しいものではない。すなわち、比較的低速の充填(移送)が可能であれる。   Further, in the individual compression molding method described in each of the embodiments (including modifications), the resin conditions are almost the same in any cavity. Since there is no need to inject at high speed, there is no need to significantly reduce the viscosity and the problem of wire flow is not as severe. That is, relatively low-speed filling (transfer) is possible.

更に、パッケージの中央部から外部に向けて放射状に樹脂面が広がるので、ボイドの巻き込みも比較的少ないと考えられる。   Furthermore, since the resin surface spreads radially from the center of the package toward the outside, it is considered that there is relatively little void entrainment.

また、典型的なトランスファモールド方式において、マトリクス状に配置された単位デバイス領域を有するリードフレームを封止する場合、必然的に、単位デバイス領域がどの位置にあるかによって、ポット部からの樹脂経路が異なることから全キャビティの樹脂充填条件をそろえることが困難となる。一方、前記各実施の形態(変形例を含む)で説明した個別圧縮モールド方式に於いては、ポット部自体が各キャビティ内にあるので、全てのキャビティの樹脂充填条件が基本的に同一とすることが容易に達成できる。   Further, in a typical transfer mold method, when a lead frame having unit device regions arranged in a matrix is sealed, the resin path from the pot portion is inevitably determined depending on where the unit device region is located. Therefore, it is difficult to align the resin filling conditions of all the cavities. On the other hand, in the individual compression molding method described in each of the above embodiments (including modifications), since the pot portion itself is in each cavity, the resin filling conditions of all the cavities are basically the same. Can be easily achieved.

また、一括圧縮モールド方式における巨大な樹脂タブレットにありがちな樹脂の端部や中央部といった位置による非均等性も排除することが可能となる。   In addition, it is possible to eliminate non-uniformity due to positions such as the end portion and the center portion of the resin, which is often found in a huge resin tablet in the batch compression molding method.

なお、一括圧縮モールド方式に図12に示したような円形の樹脂タブレットを使用することも可能であるが、一方に、樹脂の充填特性が不均一になる恐れが高い。   Note that it is possible to use a circular resin tablet as shown in FIG. 12 in the batch compression molding method, but on the other hand, there is a high possibility that the filling characteristics of the resin will be uneven.

10.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
10. Summary The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited thereto, and it goes without saying that various changes can be made without departing from the scope of the invention.

例えば、前記実施の形態では、主に単位デバイス領域ひとつについて、単一チップを搭載したデバイスを例に取り具体的に説明したが、本発明はそれに限定されるものではなく、一つの単位デバイス領域に単層で又は積層して、複数のチップを搭載したものにも適用できることは言うまでもない。   For example, in the above-described embodiment, a specific description has been given by taking, as an example, a device in which a single chip is mounted mainly for one unit device region. However, the present invention is not limited thereto, and one unit device region. Needless to say, the present invention can also be applied to a single-layered or stacked-layered chip mounted with a plurality of chips.

また、前記実施の形態では、主に平面状基体としてリードフレームを用いたデバイスおよびデバイス製法を具体的に説明したが、本発明はそれに限定されるものではなく、平面状基体として有機配線基板(より広く絶縁性配線基板)等を用いたものにも適用できることは言うまでもない。   In the above-described embodiment, the device and the device manufacturing method using the lead frame mainly as the planar substrate have been specifically described. However, the present invention is not limited to this, and the organic substrate ( Needless to say, the present invention can also be applied to a board using a wider insulating wiring board).

更に、前記実施の形態では、主に下金型側にポット部を設けた金型を説明したが、本発明はそれに限定されるものではなく、上金型にポット部を設けても良いことはいうまでもない。   Furthermore, in the above-described embodiment, the mold in which the pot portion is mainly provided on the lower mold side has been described. However, the present invention is not limited thereto, and the pot portion may be provided in the upper mold. Needless to say.

また、前記実施の形態では、下金型の一部がポット部に対応している例を示したが、本発明はそれに限定されるものではなく、下金型のほぼ全部がポット部に対応していてもよいことはいうまでもない。   In the above embodiment, an example in which a part of the lower mold corresponds to the pot part is shown. However, the present invention is not limited thereto, and almost all of the lower mold corresponds to the pot part. It goes without saying that it may be done.

また、前記実施の形態では、下金型の一部に設けられたポット部に樹脂タブレットをセットする例を主に説明したが、本発明はそれに限定されるものではなく、ポット部外の下金型のモールドキャビティ部に樹脂タブレットをセットしてもよい。更には、下金型の一部に設けられたポット部に樹脂タブレットをセットする場合に於いても、当該部分をはみ出して、樹脂タブレットをセットしてもよい。   In the above embodiment, the example in which the resin tablet is set in the pot portion provided in a part of the lower mold has been mainly described. However, the present invention is not limited thereto, A resin tablet may be set in the mold cavity of the mold. Furthermore, even when a resin tablet is set in a pot portion provided in a part of the lower mold, the resin tablet may be set by protruding the part.

更に、前記実施の形態では、片面モールドの例として、下金型にのみキャビティ対応凹部がある金型を例示したが、本発明はそれに限定されるものではなく、上金型にのみキャビティ対応凹部がある金型を用いてもよいことはいうまでもない。   Furthermore, in the said embodiment, although the metal mold | die which has a cavity corresponding | compatible recessed part only in a lower mold was illustrated as an example of a single-sided mold, this invention is not limited to it, A cavity corresponding | compatible recessed part only in an upper metal mold | die. It goes without saying that a certain mold may be used.

また、前記実施の形態では、主にダイパッドよりも半導体チップが小さい例を具体的に説明したが、本発明はそれに限定されるものではなく、ダイパッドの方が、半導体チップよりもサイズが小さくても良いことはいうまでもない。   In the above embodiment, an example in which the semiconductor chip is mainly smaller than the die pad has been specifically described. However, the present invention is not limited thereto, and the die pad is smaller in size than the semiconductor chip. It goes without saying that it is also good.

また、前記実施の形態では、主にワイヤボンディングによる外部接続方式のデバイスについて、具体的に説明したが、本発明はそれに限定されるものではなく、その他の接続方式(ワイヤボンディングとの混合方式を含む)のものでも良いことはいうまでもない。
また、前記実施の形態では、プランジャだけでなく、エジェクタピンも設けられた金型を使用して樹脂封止体を形成する例を具体的に説明したが、本発明はそれに限定されるものではなく、エジェクタピンが設けられていない金型を使用しても良い。なお、このような金型を使用する場合は、プランジャのみを使用してリードフレームの離型を行う。
Further, in the above embodiment, the external connection device mainly by wire bonding has been specifically described. However, the present invention is not limited to this, and other connection methods (mixing method with wire bonding are used). Needless to say, it may be included.
Moreover, in the said embodiment, although the example which forms a resin sealing body using the metal mold | die provided with not only a plunger but an ejector pin was demonstrated concretely, this invention is not limited to it. Alternatively, a mold without an ejector pin may be used. When such a mold is used, the lead frame is released using only the plunger.

また、前記実施の形態では、主に離型フィルムやリードフレームテープを使用していない例を具体的に説明したが、本発明はそれに限定されるものではなく、離型フィルムやリードフレームテープを使用した例にも適用できることはいうまでもない。   In the above embodiment, an example in which a release film or a lead frame tape is mainly not used has been specifically described. However, the present invention is not limited to this, and a release film or a lead frame tape is used. Needless to say, this is applicable to the example used.

なお、前記実施の形態では、封止樹脂材料として、樹脂タブレットを用いる例を具体的に説明したが、本発明はそれに限定されるものではなく、ショット状封止樹脂材料、粉末状樹脂材料、液状樹脂材料等を用いてもよいことはいうまでもない。   In the above-described embodiment, an example in which a resin tablet is used as the sealing resin material has been specifically described, but the present invention is not limited thereto, and a shot-shaped sealing resin material, a powdered resin material, Needless to say, a liquid resin material or the like may be used.

1 リードフレーム(平面状基体)
1a リードフレームのチップ搭載面(表面)
1b リードフレームの裏面
2 半導体チップ
2a チップのデバイス面
3 樹脂封止体またはデバイスパッケージ
3a 樹脂封止体の表面
3b 樹脂封止体の裏面
3s 樹脂封止体の側面
4 リード
5 単位デバイス領域
6 リードフレーム枠部
7 樹脂タブレット
7m 溶融樹脂
8 ダイパッド
9 ダイパッドサポートバー
10 端子部
11 ボンディングワイヤ
12 ボンディングパッド
14 プランジャによる凹部
15 エジェクタピンによる凹部
16 フローキャビティに対応する樹脂片
51 樹脂モールド装置
52 リードフレームローダ
53 リードフレーム整列部
54 リードフレーム搬入部
55 プレス部
56 樹脂タブレット整列部
57 樹脂タブレット搬送部
58 リードフレーム取り出し部
59 リードフレームアンローダ
60 リードフレーム搬送機構
61 上金型
61b 上金型の下面
61c 閉じた上金型
62 下金型
62a 下金型の上面
63 下金型のモールドキャビティ部
63p 下金型のモールドキャビティ部の周辺底面
64 ポットシリンダ
65 プランジャ
65t プランジャ上端部
66 フローキャビティ
67 フローゲート
68 モールドキャビティ
69 ポット部
71 真空吸引孔
72 エジェクタピン
73 上金型のモールドキャビティ部
74 ベント
R1 リードフレーム部分切り出し領域
T1 初期モールドキャビティ厚さ
T2 樹脂充填完了時モールドキャビティ厚さ
W1 樹脂タブレットの直径
W2 半導体チップの辺の長さ(長辺の長さ)
W3 下金型のモールドキャビティ部の最小幅
W4 ポット部の内径
W5 ダイパッドの辺の長さ(長辺の長さ)
1 Lead frame (planar substrate)
1a Lead frame chip mounting surface (surface)
DESCRIPTION OF SYMBOLS 1b Back surface of lead frame 2 Semiconductor chip 2a Device surface of chip 3 Resin sealing body or device package 3a Surface of resin sealing body 3b Back surface of resin sealing body 3s Side surface of resin sealing body 4 Lead 5 Unit device area 6 Lead Frame frame portion 7 Resin tablet 7 m Molten resin 8 Die pad 9 Die pad support bar 10 Terminal portion 11 Bonding wire 12 Bonding pad 14 Recessed portion by plunger 15 Recessed portion by ejector pin 16 Resin piece corresponding to flow cavity 51 Resin molding device 52 Lead frame loader 53 Lead frame alignment part 54 Lead frame carry-in part 55 Press part 56 Resin tablet alignment part 57 Resin tablet transport part 58 Lead frame take-out part 59 Lead frame unloader 60 Lead Frame transport mechanism 61 Upper mold 61b Lower surface of upper mold 61c Closed upper mold 62 Lower mold 62a Upper surface of lower mold 63 Mold cavity portion of lower mold 63p Bottom surface of mold cavity portion of lower mold 64 Pot Cylinder 65 Plunger 65t Plunger upper end 66 Flow cavity 67 Flow gate 68 Mold cavity 69 Pot part 71 Vacuum suction hole 72 Ejector pin 73 Mold cavity part of upper mold 74 Vent R1 Lead frame part cutout area T1 Initial mold cavity thickness T2 Resin Mold cavity thickness when filling is complete W1 Diameter of resin tablet W2 Length of semiconductor chip side (long side length)
W3 Minimum width of mold cavity part of lower mold W4 Inner diameter of pot part W5 Length of side of die pad (length of long side)

Claims (16)

以下の工程を含む半導体装置の製造方法:
(a)下金型および上金型が開かれた状態に於いて、加熱された前記下金型の多数のモールドキャビティ部の各々に、樹脂タブレットをセットする工程;
(b)多数の単位デバイス領域の各々に半導体チップが搭載された平面状基体を各単位デバイス領域が前記多数のモールドキャビティ部の位置にそれぞれ対応するように、開かれた状態の前記下金型および前記上金型の間にセットする工程;
(c)前記工程(a)および(b)の後、前記下金型および前記上金型を閉じてクランプする工程;
(d)前記工程(c)の後、前記下金型および前記上金型がクランプされた状態に於いて、前記下金型および前記上金型の間に形成されている各モールドキャビティの少なくとも一部の厚さを減少させることにより各モールドキャビティ内に前記樹脂タブレットが溶融した封止樹脂を充填し、前記多数の単位デバイス領域の各々の前記半導体チップを封止する樹脂封止体を形成する工程;
(e)前記工程(d)の後、前記下金型および前記上金型を開く工程。
A semiconductor device manufacturing method including the following steps:
(A) a step of setting a resin tablet in each of a plurality of mold cavities of the heated lower mold in a state where the lower mold and the upper mold are opened;
(B) The lower mold in an open state in which a planar substrate on which a semiconductor chip is mounted in each of a large number of unit device regions is opened so that each unit device region corresponds to a position of each of the large number of mold cavities. And setting between the upper molds;
(C) after the steps (a) and (b), closing and clamping the lower mold and the upper mold;
(D) After the step (c), in a state where the lower mold and the upper mold are clamped, at least each mold cavity formed between the lower mold and the upper mold By reducing a part of the thickness, each mold cavity is filled with a sealing resin in which the resin tablet is melted, and a resin sealing body for sealing the semiconductor chip in each of the multiple unit device regions is formed. The step of:
(E) A step of opening the lower mold and the upper mold after the step (d).
前記1項の半導体装置の製造方法において、前記下金型は、前記多数のモールドキャビティと、前記多数のモールドキャビティの各々の主要部に直接連結したポット部とを有し、各モールドキャビティの最小幅は、前記ポット部の径よりも大きい。     In the method of manufacturing a semiconductor device according to the item 1, the lower mold includes the multiple mold cavities and pot portions directly connected to the main portions of the multiple mold cavities. The small width is larger than the diameter of the pot portion. 前記2項の半導体装置の製造方法において、前記樹脂タブレットの水平断面形状は、ほぼ円形であり、その径は、前記ポット部の前記径よりも小さい。     In the method for manufacturing a semiconductor device according to the item 2, the horizontal sectional shape of the resin tablet is substantially circular, and the diameter thereof is smaller than the diameter of the pot portion. 前記3項の半導体装置の製造方法において、各モールドキャビティの前記厚さの減少は、前記下金型の前記多数のモールドキャビティ部の各々に設けられた前記ポット部に於いてプランジャを押し上げることによって実行される。     In the method of manufacturing a semiconductor device according to the item 3, the reduction in the thickness of each mold cavity is caused by pushing up a plunger in the pot portion provided in each of the multiple mold cavity portions of the lower mold. Executed. 前記4項の半導体装置の製造方法において、前記プランジャの押し上げは、前記プランジャの上端部がポット部の周辺の前記モールドキャビティ部の底面を越えて行われる。     In the method for manufacturing a semiconductor device according to the item 4, the plunger is pushed up such that the upper end of the plunger exceeds the bottom surface of the mold cavity around the pot. 前記5項の半導体装置の製造方法において、前記工程(d)において、各モールドキャビティの平面形状は、ほぼ矩形であり、その4コーナ部の外部には、各コーナ部に連結したフローキャビティが形成されている。     6. In the method of manufacturing a semiconductor device according to item 5, in the step (d), the planar shape of each mold cavity is substantially rectangular, and a flow cavity connected to each corner is formed outside the four corners. Has been. 前記6項の半導体装置の製造方法において、前記工程(b)において、前記平面状基体は、前記半導体チップが搭載された面を下に向けた状態でセットされる。     In the method of manufacturing a semiconductor device according to the item 6, in the step (b), the planar substrate is set with a surface on which the semiconductor chip is mounted facing downward. 前記7項の半導体装置の製造方法において、前記工程(b)は、前記工程(a)よりも先に実行される。     In the method for manufacturing a semiconductor device according to the item 7, the step (b) is performed prior to the step (a). 前記8項の半導体装置の製造方法において、前記平面状基体の前記半導体チップが搭載されていない面側には、実質的に前記樹脂封止体が形成されていない。     In the method for manufacturing a semiconductor device according to the item 8, the resin sealing body is not substantially formed on a surface side of the planar substrate on which the semiconductor chip is not mounted. 前記9項の半導体装置の製造方法において、前記平面状基体は、リードフレームである。     In the method for manufacturing a semiconductor device according to the item 9, the planar substrate is a lead frame. 前記10項の半導体装置の製造方法において、更に以下の工程を含む:
(f)前記工程(e)の後、前記平面状基体をその下側に関して離型フィルムを用いることなく離型させる工程。
The method for manufacturing a semiconductor device according to the item 10, further includes the following steps:
(F) After the step (e), the step of releasing the planar substrate on the lower side without using a release film.
前記6項の半導体装置の製造方法において、前記工程(b)において、前記平面状基体は、前記半導体チップが搭載された面を上に向けた状態でセットされる。     In the method of manufacturing a semiconductor device according to the item 6, in the step (b), the planar substrate is set with a surface on which the semiconductor chip is mounted facing upward. 前記12項の半導体装置の製造方法において、前記工程(b)は、前記工程(a)よりも後に実行される。     In the method of manufacturing a semiconductor device according to the item 12, the step (b) is performed after the step (a). 前記13項の半導体装置の製造方法において、前記平面状基体の前記半導体チップが搭載されていない面側にも、前記樹脂封止体が形成されている。     In the method of manufacturing a semiconductor device according to the item 13, the resin sealing body is also formed on the surface side of the planar substrate on which the semiconductor chip is not mounted. 前記14項の半導体装置の製造方法において、更に以下の工程を含む:
(f)前記工程(e)の後、離型フィルムを用いることなく前記平面状基体を離型させる工程。
The method for manufacturing a semiconductor device according to the item 14, further includes the following steps:
(F) A step of releasing the planar substrate after the step (e) without using a release film.
前記15項の半導体装置の製造方法において、前記平面状基体は、リードフレームである。     16. The method for manufacturing a semiconductor device according to the item 15, wherein the planar substrate is a lead frame.
JP2011107127A 2011-05-12 2011-05-12 Semiconductor device manufacturing method Withdrawn JP2012238740A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011107127A JP2012238740A (en) 2011-05-12 2011-05-12 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011107127A JP2012238740A (en) 2011-05-12 2011-05-12 Semiconductor device manufacturing method

Publications (1)

Publication Number Publication Date
JP2012238740A true JP2012238740A (en) 2012-12-06

Family

ID=47461387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011107127A Withdrawn JP2012238740A (en) 2011-05-12 2011-05-12 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP2012238740A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2010379C2 (en) * 2013-03-01 2014-09-03 Besi Netherlands B V TEMPLATE, CARRIER WITH ELECTRONIC COMPONENTS TO BE COVERED, CARRIER WITH ELECTRONIC COMPONENTS COVERED, SAVED COVERED ELECTRONIC COMPONENT AND METHOD OF COVERING ELECTRONIC COMPONENTS.
JP2020053495A (en) * 2018-09-26 2020-04-02 株式会社ケーヒン Electronic control device, and manufacturing apparatus and manufacturing method thereof
CN115084059A (en) * 2022-08-16 2022-09-20 杭州飞仕得科技有限公司 Preparation method of insulating substrate and power device packaging method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2010379C2 (en) * 2013-03-01 2014-09-03 Besi Netherlands B V TEMPLATE, CARRIER WITH ELECTRONIC COMPONENTS TO BE COVERED, CARRIER WITH ELECTRONIC COMPONENTS COVERED, SAVED COVERED ELECTRONIC COMPONENT AND METHOD OF COVERING ELECTRONIC COMPONENTS.
WO2014133390A1 (en) * 2013-03-01 2014-09-04 Besi Netherlands B.V. Mould, carrier with encapsulated electronic components, separated encapsulated electronic component and method for encapsulating electronic components
US10032653B2 (en) 2013-03-01 2018-07-24 Besi Netherlands B.V. Mould, carrier with encapsulated electronic components, separated encapsulated electronic component and method for encapsulating electronic components
US10720340B2 (en) 2013-03-01 2020-07-21 Besi Netherlands B.V. Mould, carrier with encapsulated electronic components, separated encapsulated electronic component and method for encapsulating electronic components
JP2020053495A (en) * 2018-09-26 2020-04-02 株式会社ケーヒン Electronic control device, and manufacturing apparatus and manufacturing method thereof
CN115084059A (en) * 2022-08-16 2022-09-20 杭州飞仕得科技有限公司 Preparation method of insulating substrate and power device packaging method
CN115084059B (en) * 2022-08-16 2022-12-02 杭州飞仕得科技有限公司 Preparation method of insulating substrate and power device packaging method

Similar Documents

Publication Publication Date Title
TWI413195B (en) Method and apparatus of compression molding for reducing viods in molding compound
JP5479247B2 (en) Manufacturing method of semiconductor device
EP2565913B1 (en) Method for encapsulating of a semiconductor
JP3581814B2 (en) Resin sealing method and resin sealing device
JP2002270638A (en) Semiconductor device, resin-sealing method and resin- sealing apparatus
JP2008004570A (en) Process and apparatus for manufacturing resin sealed semiconductor device, and resin sealed semiconductor device
JP2004134591A (en) Method for manufacturing semiconductor integrated circuit device
JP2000208540A (en) Method for airtightly sealing thin semiconductor chip scale package
JP4454608B2 (en) Manufacturing method of semiconductor integrated circuit device
US5684327A (en) Lead frame for use in a resin-sealed type semiconductor device
JP2012238740A (en) Semiconductor device manufacturing method
JP7134930B2 (en) Mold, resin molding apparatus, and method for manufacturing resin molded product
TW559960B (en) Fabrication method for ball grid array semiconductor package
KR102289910B1 (en) Resin molding device and method for preparing resin-molded product
TWI747568B (en) Lead frame with groove, method for manufacturing lead frame after resin molding, method for manufacturing resin molded product, and resin molded product
JP3139981B2 (en) Resin sealing method and resin sealing device for chip size package
EP0980305B1 (en) Apparatus for molding plastic packages
JP3061121B2 (en) Semiconductor device and manufacturing method thereof
JP5923293B2 (en) Mold
US8273445B2 (en) Reinforced assembly carrier
JP6076117B2 (en) Manufacturing method of semiconductor device
JPH10112519A (en) Integrated circuit device with heat dissipation means and its manufacture
US20220059369A1 (en) Method of manufacturing semiconductor devices, and corresponding tool
JP2001168121A (en) Method for sealing electronic part with resin
JP3477488B2 (en) Resin sealing method and resin sealing device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140805