JP2012231085A - 電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法 - Google Patents

電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法 Download PDF

Info

Publication number
JP2012231085A
JP2012231085A JP2011099810A JP2011099810A JP2012231085A JP 2012231085 A JP2012231085 A JP 2012231085A JP 2011099810 A JP2011099810 A JP 2011099810A JP 2011099810 A JP2011099810 A JP 2011099810A JP 2012231085 A JP2012231085 A JP 2012231085A
Authority
JP
Japan
Prior art keywords
circuit board
electronic circuit
resin
pad
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011099810A
Other languages
English (en)
Inventor
Kumiko Takatsuka
久美子 高塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Casio Mobile Communications Ltd
Original Assignee
NEC Casio Mobile Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Casio Mobile Communications Ltd filed Critical NEC Casio Mobile Communications Ltd
Priority to JP2011099810A priority Critical patent/JP2012231085A/ja
Publication of JP2012231085A publication Critical patent/JP2012231085A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】アンダーフィル樹脂を介してBGA型電子部品が実装される電子回路基板において、部品交換作業時(いわゆるリワーク時)の熱に起因する、BGA型電子部品のバンプが接続されたパッドの下部の基板ダメージを抑制する。
【解決手段】BGA型電子部品のバンプが接続されるパッド4,5の下部において、ビア6が下部に形成されていないパッド4の下部には、電子回路基板の基材8よりも熱膨張係数の大きい樹脂7が配置されている。
【選択図】図1

Description

本発明は、BGA型電子部品のバンプ端子を接続するためのパッドが設けられている電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法に関する。
携帯電話などの電子機器の特徴として、落下衝撃時の信頼性を確保するため、プリント回路基板上の電子部品に対して補強用のアンダーフィル樹脂が塗布されている。アンダーフィル樹脂は、主にBGA型の電子部品に対して使用され、該電子部品の下面とプリント回路基板との間に浸透して硬化される。このようにプリント基板と電子部品の間にアンダーフィル樹脂を充填することによって、該電子部品のはんだバンプと該プリント回路基板のパッドとをはんだで接合している部分(以下、はんだ接合部と呼ぶ。)に発生するひずみを抑制している(特許文献1参照)。
さらに携帯電話などに代表される情報通信機器においては、急速な小型化・高機能化への動向に対応し、小型化、高性能化した電子部品がプリント回路基板上に高密度に実装されている。このような製品基板は高価であるため、プリント回路基板上の電子部品の故障が発生した場合、その故障部品のみを交換、いわゆるリワークをして、プリント基板回路全体を救済することが行われる。
特開2004−179552号公報
上記リワーク作業を実施する際、対象部品を加熱して交換作業を行うが、近年のプリント基板回路は表裏に隙間なく電子部品が搭載されているため、リワーク対象の周辺の部品まで加熱してしまうことが多々ある。
リワーク時に、アンダーフィル樹脂が配された周辺部品(特にBGA型電子部品)が加熱されてしまうと、アンダーフィル樹脂とはんだバンプ材との間の熱膨張係数の違いにより、プリント回路基板におけるパッド下の基材にクラックが発生することがしばしばある。パッド下の基材クラックは、パッドの剥離や配線パターンの断線へ進展する可能性があり、製品に対する長期信頼性において問題となる。
このような問題を回避するため、リワーク時には局所加熱方式の装置が採用されている。局所加熱式の装置としては、高精度な温度制御が可能なIRリワーク装置や、局所加熱が可能な集光式リフロー装置が知られている。これらの装置では、プリント回路基板の表側のリワーク対象以外の領域を光沢のある金属でマスキングすることで周辺部品の温度上昇を抑制している。さらに、対象部品の真裏に配置されている部品の温度上昇を避けるために、当該部品に放熱ブロックを装着したり、プリント回路基板の下に配置されるボトムヒータをオフにしたりしている。
しかし、上記の方法で局所加熱すると、加熱方向が部品の天面から底面へ向う方向のみとなる。このような加熱では、プリント回路基板のパッドよりも先にBGA型電子部品のはんだバンプが、はんだ溶融温度に達するため、はんだペーストが該はんだバンプに這い上がり、プリント回路基板のパッドとBGA型電子部品のはんだバンプとが接合されない箇所が出来る。そのため、リワーク対象がBGA型電子部品の場合は上記のような局所加熱法を実施することは困難であり、周辺部品の温度上昇による基板ダメージが問題となっている。
本発明の目的の一つは、上記課題に鑑みて、アンダーフィル樹脂を介してBGA型電子部品が実装される電子回路基板において、部品交換作業時の熱に起因する基板ダメージを抑制することにある。
本発明は、BGA型電子部品を含む部品が実装される面を有し、該面と該BGA型電子部品の間隙にアンダーフィル樹脂が充填される電子回路基板に係るものである。
その一つの態様の電子回路基板は、上記した面の、アンダーフィル樹脂が配される領域に、BGA型電子部品の複数のバンプ端子を接続する複数のパッドを含む。そして、該複数のパッドのうちの、電子回路基板の内部配線とは接続しないパッドの直下に、該電子回路基板の基材よりも熱膨張係数の大きい硬化された樹脂が配置されていることにより、上記課題が解決される。
また、本発明の他の態様は、電子回路基板上に配設された、BGA型電子部品のバンプを接続するためのパッドを製造する方法に係る。このようなパッドの製造方法において、コア層の両面に該コア層を挟むようにビルドアップ層を形成する工程と、最も外側に形成された前記ビルドアップ層の基材に穴を形成する工程と、前記穴に前記基材よりも熱膨張係数の大きい樹脂を充填して硬化させる工程と、前記樹脂にパッドを形成する工程と、を有することを提案する。
本発明によれば、アンダーフィル樹脂を介してBGA型電子部品が実装される電子回路基板において、部品交換作業時(いわゆるリワーク時)の熱に起因する、BGA型電子部品のバンプが接続されたパッドの下部の基板ダメージを抑制することが可能となる。
本発明の第一実施形態による電子回路基板の断面図。 第一実施形態の電子回路基板にアンダーフィル樹脂を介してBGA型電子部品が実装されている状態を示す断面図。 BGA型電子部品がアンダーフィル樹脂を介して電子回路基板に実装されている状態で、パッド下部に金属ビアを有していない場合に加熱で起こりうる基材クラックを示した図。 BGA型電子部品がアンダーフィル樹脂を介して電子回路基板に実装されている状態で、パッド下部に本発明の樹脂を有している場合に加熱されたときの様子を示した図。 第一実施形態の電子回路基板を製造する様子を示した工程図。 第二実施形態の電子回路基板の構成を示す断面図。 第二実施形態の電子回路基板の効果を説明するための図。
以下、本発明の実施の形態について図面を参照して説明する。
本発明の第一実施形態として、電子回路基板の断面を図1に示す。この図に示される電子回路基板は、コア層3と、コア層3の両面に接合されたビルドアップ層2と、ビルドアップ層2の、コア層3とは反対側に接合されたビルドアップ層1とから構成される。
上記電子回路基板の最外側のビルドアップ層1においては、BGA型の電子部品が有するパンプ端子と接続される複数のパッド4、5が配置されている。
パッド5に関しては該パッド直下にビア6が形成されている。ビア6は、パッド5の位置にてビルドアップ層1の基材8を貫通する開口を設け、該開口内に金属導体をめっき処理で充填してなる。パッド5はビア6と金属接合されている。
一方、パッド4は上記電子回路基板の内部配線とは接続しないパッドであるため、パッド4の直下にビアは形成されていない。その代わり、パッド4の直下には、基材8よりも熱膨張係数の大きい、硬化された樹脂7が配置されている。樹脂7は、パッド4の位置にてビルドアップ層1の基材8を貫通する開口を設け、該開口内に樹脂材料を硬化させてなる。樹脂7の200℃付近の熱膨張係数は300〜400ppm/℃であることが望ましい(ポリフェニレンエーテル等)。また、樹脂7の材料が充填される基材8の開口の範囲は、パッド4の周端よりも外側へ約50μm拡大した範囲であることが望ましい。
特に、パッド4、5は、上記電子回路基板とBGA型電子部品の間隙にアンダーフィル樹脂が充填される領域に配置されているものである。パッド4は下面全体が樹脂7に接した状態で形成される。
図2に、上記パッド4,5を有する電子回路基板にBGA型電子部品9が実装された様子を断面図で示す。この図に示すBGA型電子部品9は電子回路基板上の複数の部品のうちの交換対象でない部品であり、BGA型電子部品9の下部にはアンダーフィル樹脂が充填されている、と仮定する。
リワーク時に、交換対象部品だけでなく、図2に示す交換対象以外のBGA型電子部品9も加熱されると、電子部品9のはんだバンプ11よりもアンダーフィル樹脂12の熱膨張量が大きくなり、それによって、パッド4,5を引き剥がすような応力が発生する。このとき、パッド5はビア6と金属接合されているため剥離強度が大きく、パッド下の基材8のクラックは発生しにくい。
一方、パッド4付近については、パッド4の下部に図3に示すように金属ビアを有していない場合、アンダーフィル樹脂12とはんだバンプ11の熱膨張量の違いによって基材8にクラックが発生しやすい。しかし、図4に示すように、パッド4の直下に基材8よりも熱膨張係数の大きい樹脂7が充填されていると、加熱時に基材8よりも樹脂7の熱膨張量が大きくなり、基板表面全体よりも上にパッド4が押し上がる状態になる。このような樹脂7の熱膨張により、アンダーフィル樹脂12とはんだバンプ11の膨張量の違いが緩和され、基材クラックの発生は抑制される。
尚、図2では、BGA型電子部品9の下面に配設されたはんだバンプ11が接合される複数のパッドは、下部にビア6を有するパッド5と、下部に樹脂7を有するパッド4とを含んでいるが、本発明はこれに限定されない。本願発明は電子回路基板上にアンダーフィル樹脂12を介してBGA型電子部品9が接続される構造に関し、下部にビア6を有していないパッドについて当該パッドの下面に樹脂7を配置しておく技術であるので、はんだバンプ11が接合される全てのパッドが、下面に樹脂7が配置されたパッドであってもよい。
次に、図5を用いて、第一の実施例の製造方法を説明する。
まず、コア層3を形成し、コア層3の両面に、コア層3を挟むようにビルドアップ層2を形成する。その後、それぞれのビルドアップ層2に、ビルドアップ層1の基材8を積層する。この状態を示したのが図5(a)である。
そして、ビルドアップ層1の基材8の、ビア6と樹脂7が充填される箇所に、図5(b)に示すように、レーザーで穴14、15を形成する。
穴14には、図5(c)に示すようにめっきにて金属ビア6を形成し、図5(d)に示すように樹脂7を穴15に真空印刷によって充填し、熱硬化させる。
その後、コア層3とビルドアップ層1,2からなる基板の表層に、図5(e)に示すように、めっきにて、Cuの配線パターン(不図示)及びパッド4、5を形成する。
最後に、図5(f)に示すように、上記基板の表層にソルダーレジスト16を印刷し、硬化させる。
以上の製造方法にて、ビア6と接合されていないパッド4について、該パッド4の直下に基材8よりも熱膨張係数の大きい樹脂7を配置することができる。
(その他の実施形態)
次に、本発明の他の実施形態について、図6、7を参照して説明する。
図6は本発明の第二実施形態による電子回路基板の端が電子機器の筐体17に支持されている状態の断面図である。この図に示すように、電子回路基板18はコア層21とこの両面に積層されたビルドアップ層20とを有するものとし、ビルドアップ層20の端部を、コア層21やビルドアップ層20の基材よりも熱膨張係数の大きい樹脂7によって形成したものである。さらに、樹脂7の、電子回路基板18の表裏面に対応する部分にCu等の導体パターン19が形成されている。このような樹脂7が形成された電子回路基板18の端部が筐体17内壁に形成された溝部22にはめ込まれて支持される。
本実施形態によれば、電子回路基板18上の電子部品をリワークする際、樹脂7は基板温度の上昇とともに膨張し、筐体17に接触する。そのため、リワーク時における基板の放熱効果を高めることが可能となる。また、電子部品のリワーク時に、電子回路基板18を電子機器の筐体17から取り外すことなく、交換対象以外の部品への熱の影響を軽減することができる。
上記した各実施形態の電子回路基板を適用する電子機器としては携帯電話、ゲーム機、タブレットPC、ノートPCなどの携帯端末装置が挙げられる。
次に、上記の実施形態について具体的な数値や材料を挙げて説明する。
図2に示すBGA型電子部品9としては、サイズ15mm×15mm、はんだバンプ11が0.24mmピッチで裏面全体にグリッド状に配置されているものを使用した。はんだバンプ11の材質はPb95%/Sn5% であるが、AuやCu等であってもよい。
上記BGA型電子部品9が実装される電子回路基板上のパッド4,5の材質として、一般的なCuが用いられている。
アンダーフィル樹脂12は、BGA型電子部品9と、パッド4,5が形成された電子回路基板の面との隙間に充填され硬化されたものである。アンダーフィル樹脂12としては、熱硬化性樹脂を主成分とし、かつ、間隙充填性を良くするために0〜40重量%の無機質充填剤を含むものが用いられる。この主成分である熱硬化性樹脂としては、エポキシ樹脂、ポリエステル樹脂、アクリレート樹脂などを挙げることができる。
アンダーフィル樹脂12には、熱硬化時に上記した熱硬化性樹脂と反応して硬化を促進させるための促進剤や、加熱によって硬化させるための硬化剤を含有させることが好ましい。さらに、アンダーフィル樹脂12には、はんだ酸化膜除去作用(いわゆるフラックス作用)を付与する剤を添加することができる。また、上記の無機質充填剤としては、シリカフィラーを用いることができる。
本実施例では、アンダーフィル樹脂12として、ビスフェノールF型液状エポキシ樹脂を全体の55重量%とし、ビスフェノールA型液状エポキシ樹脂を全体の5重量%、フェノール系硬化剤を全体の30重量%とした熱硬化性樹脂を使用した。
また、図2に示す電子回路基板の最外側のビルドアップ層1の基材8としては、炭素繊維、ガラス繊維、アラミド繊維などのシートにエポキシ樹脂などの熱硬化性樹脂を浸み込ませてなるプリプレグを用いることができる。本実施例では、ビルドアップ層1の基材8として、ガラス繊維シートにエポキシ樹脂を浸み込ませたものを使用した。
さらに、上記の基材8の、パッド4に対応する箇所に穴を貫通させ、該穴に充填して硬化させた樹脂7としては、上記の基材8よりも熱膨張係数の大きい熱硬化性樹脂を使用した。本実施例では、樹脂7として、200℃付近の熱膨張係数が300〜400ppm/℃であるポリフェニレンエーテル樹脂を使用した。
以上のような電子回路基板上に実装されたBGA型電子部品9の近くの電子部品についてリワークを実施した。このリワーク時に交換対照の部品だけでなく、BGA型電子部品9も加熱されたとき、基材8よりも樹脂7の熱膨張量が大きくなる。この結果、アンダーフィル樹脂12と、パッド4に接合されたはんだバンプ11との膨張量の違いは緩和され、パッド4下部の基材クラックは発生しなかった。また、はんだバンプ11が接続されたパッド5の付近については、パッド5はビア6と金属接合されているため、パッド5下の基材8のクラックも発生しなかった。
1,2 ビルドアップ層
3 コア層
4,5 パッド
6 金属ビア
7 樹脂
8 基材
9 BGA型電子部品
11 はんだバンプ
12 アンダーフィル樹脂
17 筐体
18 電子回路基板
19 導体パターン
20 ビルドアップ層
21 コア層
22 溝部

Claims (6)

  1. BGA型電子部品を含む部品が実装される面を有し、該面と該BGA型電子部品の間隙にアンダーフィル樹脂が充填される電子回路基板であって、該面の該アンダーフィル樹脂が配される領域に該BGA型電子部品の複数のバンプ端子を接続する複数のパッドを含む、電子回路基板において、
    前記複数のパッドのうちの、前記電子回路基板の内部配線とは接続しないパッドの直下に、前記電子回路基板の基材よりも熱膨張係数の大きい硬化された樹脂が配置されていることを特徴とする電子回路基板。
  2. 請求項1に記載の電子回路基板であって、
    前記硬化された樹脂が、前記電子回路基板の内部配線とは接続しないパッドの底面全体と接していることを特徴とする電子回路基板。
  3. 請求項1または2に記載の電子回路基板であって、
    前記電子回路基板の端部の最外層が、前記電子回路基板の基材よりも熱膨張係数の大きい硬化された樹脂で構成されており、該樹脂の、該電子回路基板の表裏面に対応する部分に導体パターンが形成されていることを特徴とする電子回路基板。
  4. 請求項1または2に記載の電子回路基板を備えた携帯端末装置であって、
    前記電子回路基板の前記複数のパッドに前記BGA型電子部品の複数のバンプ端子が接続されていることを特徴とする携帯端末装置。
  5. 請求項3に記載の電子回路基板を備えた携帯端末装置であって、
    前記携帯端末装置の筐体は前記電子回路基板の前記端部をはめ込む溝部を有することを特徴とする携帯端末装置。
  6. 電子回路基板上に配設された、BGA型電子部品のバンプを接続するためのパッドを製造する方法であって、
    コア層の両面に該コア層を挟むようにビルドアップ層を形成する工程と、
    最も外側に形成された前記ビルドアップ層の基材に穴を形成する工程と、
    前記穴に前記基材よりも熱膨張係数の大きい樹脂を充填して硬化させる工程と、
    前記樹脂にパッドを形成する工程と、
    を有する、パッドの製造方法。
JP2011099810A 2011-04-27 2011-04-27 電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法 Withdrawn JP2012231085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011099810A JP2012231085A (ja) 2011-04-27 2011-04-27 電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011099810A JP2012231085A (ja) 2011-04-27 2011-04-27 電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法

Publications (1)

Publication Number Publication Date
JP2012231085A true JP2012231085A (ja) 2012-11-22

Family

ID=47432394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011099810A Withdrawn JP2012231085A (ja) 2011-04-27 2011-04-27 電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法

Country Status (1)

Country Link
JP (1) JP2012231085A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114867195A (zh) * 2022-06-15 2022-08-05 深圳市纽菲斯新材料科技有限公司 一种多层线路板及其制备工艺和应用
US11862586B2 (en) 2021-06-16 2024-01-02 Kioxia Corporation Semiconductor device and method of manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862586B2 (en) 2021-06-16 2024-01-02 Kioxia Corporation Semiconductor device and method of manufacturing the same
CN114867195A (zh) * 2022-06-15 2022-08-05 深圳市纽菲斯新材料科技有限公司 一种多层线路板及其制备工艺和应用

Similar Documents

Publication Publication Date Title
US9867296B2 (en) Printed circuit board and package substrate
US20120030938A1 (en) Method of manufacturing printed circuit board
JP2006261246A (ja) 配線基板および配線基板の製造方法
JPWO2010007704A1 (ja) フレックスリジッド配線板及び電子デバイス
KR102194721B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2015065400A (ja) 素子内蔵型印刷回路基板及びその製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP5533914B2 (ja) 多層基板
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP5490525B2 (ja) 部品内蔵型多層プリント配線板及びその製造方法
JP2010226075A (ja) 配線板及びその製造方法
JP5061668B2 (ja) 2種類の配線板を有するハイブリッド基板、それを有する電子装置、及び、ハイブリッド基板の製造方法
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
JP2012231085A (ja) 電子回路基板、該電子回路基板を備えた携帯端末装置、および、パッドの製造方法
JP2009272435A (ja) 部品内蔵基板及びその製造方法
JP2008091377A (ja) プリント配線基板及びその製造方法
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP5206217B2 (ja) 多層配線基板及びそれを用いた電子装置
JP2011097010A (ja) バンプを備えた印刷回路基板の製造方法
JP2009010201A (ja) プリント回路板、及び電子機器
JP2006332246A (ja) 回路基板、回路基板の接続構造および電子機器
JP2011066122A (ja) 回路基板
JP2016009763A (ja) 多層プリント配線板およびその製造方法
KR20100028209A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701