JP2012230529A - Remote maintenance system of fpga loaded device - Google Patents

Remote maintenance system of fpga loaded device Download PDF

Info

Publication number
JP2012230529A
JP2012230529A JP2011098106A JP2011098106A JP2012230529A JP 2012230529 A JP2012230529 A JP 2012230529A JP 2011098106 A JP2011098106 A JP 2011098106A JP 2011098106 A JP2011098106 A JP 2011098106A JP 2012230529 A JP2012230529 A JP 2012230529A
Authority
JP
Japan
Prior art keywords
fpga
data
slave
maintenance system
master
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011098106A
Other languages
Japanese (ja)
Other versions
JP5546500B2 (en
Inventor
Shinichi Nakano
伸一 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011098106A priority Critical patent/JP5546500B2/en
Publication of JP2012230529A publication Critical patent/JP2012230529A/en
Application granted granted Critical
Publication of JP5546500B2 publication Critical patent/JP5546500B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stored Programmes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a remote maintenance system of FPGA loaded devices for performing FPGA rewrite of a plurality of FPGA loaded devices connected with one another via a network without installing an exclusive management device.SOLUTION: Each FPGA loaded device 100 has master/slave setting means 11 and FPGA rewrite means 12 in its FPGA 1, any of n (n≥2) FPGA loaded devices 100 connected via a network 10 can be a master device, and all slave devices can be made to execute FPGA rewrite from a maintenance terminal 200-2 connected to the master device. Thus, cost reduction and simplification of a system can be contrived, an influence to be given to original data transfer on the network 10 is suppressed, and data transfer is stably performed since it is unnecessary to install an exclusive management device 300.

Description

本発明は、ネットワークを介して接続された複数のFPGA搭載装置のFPGA書き換え保守作業を遠隔で行うことが可能なFPGA搭載装置の遠隔保守システムに関する。   The present invention relates to a remote maintenance system for an FPGA-mounted device capable of remotely performing an FPGA rewrite maintenance work for a plurality of FPGA-mounted devices connected via a network.

FPGA(Field Programmable Gate Array)を搭載した装置(以下、FPGA搭載装置と称す)のためのシステムとして、特許文献1では、複数のFPGA搭載装置と管理装置をネットワークで接続し、FPGAの開発/運用/保守を行うものが提示されている。この例では、管理装置は、アクセス可能な端末として、開発用端末、運用用端末、保守用端末とネットワークを介して接続され、FPGA搭載装置の開発、運用、保守時に、ネットワーク上に存在するFPGA搭載装置のFPGAに対し、FPGAデータの提供やFPGAの運用状況の確認を可能としている。   As a system for a device equipped with an FPGA (Field Programmable Gate Array) (hereinafter referred to as an FPGA-equipped device), in Patent Document 1, a plurality of FPGA-equipped devices and a management device are connected via a network to develop / operate the FPGA. / Something to do maintenance is presented. In this example, the management apparatus is connected to a development terminal, an operation terminal, and a maintenance terminal as accessible terminals via a network, and an FPGA existing on the network at the time of development, operation, and maintenance of the FPGA-mounted apparatus. It is possible to provide FPGA data to the FPGA of the on-board device and confirm the operation status of the FPGA.

特開2001−306343号公報JP 2001-306343 A

上記のように、従来のFPGA搭載装置のためのシステムにおいては、FPGA搭載装置のFPGAに対して運用、保守等を行う専用の管理装置をネットワーク上に設けていたので、システムのコストが高くなるという問題があった。さらに、ネットワーク上の本来のデータ転送に影響を及ぼし、データ転送の遅延の原因となっていた。   As described above, in a system for a conventional FPGA-equipped device, a dedicated management device that operates and maintains the FPGA of the FPGA-equipped device is provided on the network, which increases the cost of the system. There was a problem. Further, it has affected the original data transfer on the network, causing a delay in data transfer.

また、FPGA搭載装置のFPGAをネットワークインタフェースと直結してデータ転送を実現している場合、ネットワークを介してFPGAの書き換えを行った後、FPGAを初期化する必要があるため、ネットワーク上の各装置が不用意に初期化されてしまい、データ転送が安定して行われないという問題があった。   In addition, when data transfer is realized by directly connecting the FPGA of the FPGA-equipped device to the network interface, it is necessary to initialize the FPGA after rewriting the FPGA via the network. Was inadvertently initialized, and there was a problem that data transfer was not performed stably.

本発明は、上記のような課題を解決するためになされたものであり、ネットワークを介して接続された複数のFPGA搭載装置のFPGA書き換え保守作業を、専用の管理装置を設置せずに行うことができ、ネットワーク上のデータ転送が安定して行われるFPGA搭載装置の遠隔保守システムを提供することを目的とする。   The present invention has been made to solve the above-described problems, and performs FPGA rewrite maintenance work of a plurality of FPGA-mounted devices connected via a network without installing a dedicated management device. An object of the present invention is to provide a remote maintenance system for an FPGA-equipped device capable of stably transferring data on a network.

本発明に係るFPGA搭載装置の遠隔保守システムは、少なくとも1つのFPGA、CPU、及びメモリを備えたn台(n≧2)のFPGA搭載装置がネットワークを介して互いに接続され、そのうちの1台をマスタ装置、その他の(n−1)台をスレーブ装置として、マスタ装置に接続された保守端末装置からスレーブ装置のFPGAに対して書き換え保守作業を行うFPGA搭載装置の遠隔保守システムであって、各FPGA搭載装置は、ネットワークとFPGAを接続するネットワークインタフェースと、CPUと保守端末装置を接続する端末インタフェースと、FPGA内に設けられ、自装置をマスタ装置及びスレーブ装置のいずれかに設定するマスタ/スレーブ設定手段と、FPGA内に設けられ、自装置がマスタ装置である場合に、自装置とスレーブ装置にFPGAの書き換えを実行させるFPGA書き換え手段を有するものである。   In the remote maintenance system for an FPGA-equipped device according to the present invention, n (n ≧ 2) FPGA-equipped devices having at least one FPGA, CPU, and memory are connected to each other via a network, and one of them is connected. A remote maintenance system of an FPGA-equipped device that performs rewrite maintenance work on a master device and other (n-1) units as slave devices from a maintenance terminal device connected to the master device to the FPGA of the slave device, The FPGA-installed device includes a network interface that connects the network and the FPGA, a terminal interface that connects the CPU and the maintenance terminal device, and a master / slave that is provided in the FPGA and sets the device as either a master device or a slave device. When the setting unit is provided in the FPGA and the own device is the master device And it has a FPGA rewriting means for executing the rewriting of the FPGA to the own device and the slave device.

本発明に係るFPGA搭載装置の遠隔保守システムによれば、各FPGA搭載装置のFPGA内に、マスタ/スレーブ設定手段とFPGA書き換え手段を有するようにしたので、ネットワークを介して互いに接続されたn台(n≧2)のFPGA搭載装置のどれもがマスタ装置になることができ、マスタ装置に接続された保守端末装置からスレーブ装置のFPGAに対して書き換え保守作業を行うことが可能である。さらに、専用の管理装置を設置する必要がないため、システムの低コスト化及び簡略化が図られるとともに、ネットワーク上の本来のデータ転送に与える影響が抑えられ、データ転送を安定して行うことができる。   According to the remote maintenance system for FPGA-equipped devices according to the present invention, the FPGA of each FPGA-equipped device has master / slave setting means and FPGA rewriting means, so that n units connected to each other via a network. Any of the (n ≧ 2) FPGA-equipped devices can be the master device, and the maintenance terminal device connected to the master device can rewrite and maintain the FPGA of the slave device. In addition, since it is not necessary to install a dedicated management device, the cost of the system can be reduced and simplified, the influence on the original data transfer on the network can be suppressed, and the data transfer can be performed stably. it can.

本発明の実施の形態1に係るFPGA搭載装置の遠隔保守システムの構成を示す図である。It is a figure which shows the structure of the remote maintenance system of the FPGA mounting apparatus which concerns on Embodiment 1 of this invention. 本発明の比較例である従来のFPGA搭載装置の遠隔保守システムの構成を示す図である。It is a figure which shows the structure of the remote maintenance system of the conventional FPGA mounting apparatus which is a comparative example of this invention. 本発明の実施の形態1に係るFPGA搭載装置の内部構成を示す図である。It is a figure which shows the internal structure of the FPGA mounting apparatus which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係るFPGA搭載装置に搭載されたメモリの内部構成を示す図である。It is a figure which shows the internal structure of the memory mounted in the FPGA mounting apparatus which concerns on Embodiment 2 of this invention. 本発明の実施の形態3に係るFPGA搭載装置の遠隔保守システムにおけるネットワーク上のデータフォーマット例を示す図である。It is a figure which shows the data format example on the network in the remote maintenance system of the FPGA mounting apparatus which concerns on Embodiment 3 of this invention. 本発明の実施の形態3に係るFPGA搭載装置の遠隔保守システムにおけるマスタ装置の処理の流れを示す図である。It is a figure which shows the flow of a process of the master apparatus in the remote maintenance system of the FPGA mounting apparatus which concerns on Embodiment 3 of this invention. 本発明の実施の形態3に係るFPGA搭載装置の遠隔保守システムにおけるマスタ装置とスレーブ装置間の処理の流れを示す図である。It is a figure which shows the flow of a process between the master apparatus and the slave apparatus in the remote maintenance system of the FPGA mounting apparatus which concerns on Embodiment 3 of this invention. 本発明の実施の形態4に係るFPGA搭載装置の内部構成を示す図である。It is a figure which shows the internal structure of the FPGA mounting apparatus which concerns on Embodiment 4 of this invention.

実施の形態1.
以下に、本発明の実施の形態1に係るFPGA搭載装置の遠隔保守システムについて、図面に基づいて説明する。図1は、本発明の実施の形態1に係るFPGA搭載装置の遠隔保守システムの構成を示している。また、図2は、本発明の比較例として、従来のFPGA搭載装置の遠隔保守システムの構成を示している。なお、図中、同一、相当部分には同一符号を付している。
Embodiment 1 FIG.
Below, the remote maintenance system of the FPGA mounting apparatus which concerns on Embodiment 1 of this invention is demonstrated based on drawing. FIG. 1 shows a configuration of a remote maintenance system for an FPGA-mounted device according to Embodiment 1 of the present invention. FIG. 2 shows the configuration of a conventional remote maintenance system for FPGA-equipped devices as a comparative example of the present invention. In the drawing, the same and corresponding parts are denoted by the same reference numerals.

本実施の形態1に係るFPGA搭載装置の遠隔保守システムは、図1に示すように、n台(n≧2)のFPGA搭載装置100−1、100−2、100−3、100−4、・・100−n(総称してFPGA搭載装置100)がネットワーク10を介して接続されている。これらのFPGA搭載装置100はそれぞれ、保守端末装置である保守端末200−1、200−2、200−3、200−4、・・200−n(総称して保守端末200)と接続可能であり、図1ではFPGA搭載装置100−2に保守端末200−2が接続されている。   As shown in FIG. 1, the remote maintenance system for an FPGA mounting device according to the first embodiment includes n (n ≧ 2) FPGA mounting devices 100-1, 100-2, 100-3, 100-4, ... 100-n (collectively, the FPGA device 100) are connected via the network 10. Each of these FPGA-equipped devices 100 can be connected to maintenance terminals 200-1, 200-2, 200-3, 200-4,... 200-n (collectively maintenance terminals 200) which are maintenance terminal devices. In FIG. 1, a maintenance terminal 200-2 is connected to the FPGA mounting apparatus 100-2.

本実施の形態1に係るFPGA搭載装置の遠隔保守システムでは、n台(n≧2)のFPGA搭載装置100のうち、任意の1台をマスタ装置とし(図1ではFPGA搭載装置100−2をマスタ装置とする)、その他の(n−1)台をスレーブ装置として、マスタ装置に接続された保守端末200−2から各スレーブ装置のFPGAに対して書き換え保守作業を行うものである。   In the remote maintenance system for FPGA-mounted devices according to the first embodiment, any one of n (n ≧ 2) FPGA-mounted devices 100 is used as a master device (in FIG. 1, the FPGA-mounted device 100-2 is used as the master device). The maintenance device 200-2 connected to the master device performs rewriting maintenance work on the FPGA of each slave device with the other (n-1) units as slave devices.

なお、図1では、FPGA搭載装置100−2をマスタ装置としたが、FPGA搭載装置100のどれもがマスタ装置となり得る。このようなシステム構成とすることにより、本システムでは、図2に示す従来のシステムにおいて必要であった専用の管理装置300を設置することなく、対象となる全てのスレーブ装置のFPGA書き換えを実行するものである。   In FIG. 1, the FPGA mounting apparatus 100-2 is the master apparatus, but any of the FPGA mounting apparatuses 100 can be the master apparatus. By adopting such a system configuration, this system executes FPGA rewriting of all target slave devices without installing the dedicated management device 300 required in the conventional system shown in FIG. Is.

本実施の形態1における各FPGA搭載装置100の内部構成について、図3を用いて説明する。FPGA搭載装置100は主に、少なくとも1つのFPGA1、CPU2、メモリ3、ネットワークインタフェース4(以下ネットワークI/F4と記す)及び端末インタフェース5(以下端末I/F5と記す)を含んで構成されている。   The internal configuration of each FPGA mounting device 100 according to the first embodiment will be described with reference to FIG. The FPGA-equipped device 100 mainly includes at least one FPGA 1, a CPU 2, a memory 3, a network interface 4 (hereinafter referred to as a network I / F 4), and a terminal interface 5 (hereinafter referred to as a terminal I / F 5). .

FPGA1は、自装置(FPGA搭載装置100)をマスタ装置及びスレーブ装置のいずれかに設定するマスタ/スレーブ設定手段11と、自装置がマスタ装置である場合に、自装置とスレーブ装置にFPGA1の書き換えを実行させるFPGA書き換え手段12を有している。具体的には、マスタ/スレーブ設定手段11とFPGA書き換え手段12は、それぞれの機能を有する回路がFPGA1に埋め込まれたものである。   The FPGA 1 is a master / slave setting unit 11 for setting the own device (the FPGA-equipped device 100) as either the master device or the slave device, and when the own device is the master device, the FPGA 1 is rewritten to the own device and the slave device. FPGA rewriting means 12 for executing Specifically, the master / slave setting unit 11 and the FPGA rewriting unit 12 are circuits in which circuits having respective functions are embedded in the FPGA 1.

CPU2は、FPGA搭載装置100全体の制御を行うもので、FPGA1及びFPGA1の書き換え用データを格納するメモリ3と接続されている。また、ネットワークI/F4は、ネットワーク10とFPGA1を接続し、端末I/F5は、CPU2と保守端末200を接続する。CPU2は、その主な動作として、ネットワーク10上を流れる制御転送データをネットワークI/F4を介して一旦FPGA1に取り込み、データの解析処理を行い、必要に応じてデータ加工した後、再度ネットワーク10へ送出している。   The CPU 2 controls the entire FPGA-mounted device 100 and is connected to the FPGA 1 and the memory 3 that stores data for rewriting the FPGA 1. The network I / F 4 connects the network 10 and the FPGA 1, and the terminal I / F 5 connects the CPU 2 and the maintenance terminal 200. As its main operation, the CPU 2 once fetches control transfer data flowing on the network 10 into the FPGA 1 via the network I / F 4, performs data analysis processing, processes the data as necessary, and then returns to the network 10. Sending out.

次に、FPGA書き換えの際の処理の流れについて、図1及び図3を用いて簡単に説明する(詳細については後述の実施の形態3で説明する)。FPGA搭載装置100−2をマスタ装置とする場合を例に挙げて説明すると、ユーザは、保守端末200−2に表示されたマスタ/スレーブ設定画面から、端末I/F5及びCPU2を経由してマスタ/スレーブ設定手段11にアクセスする。   Next, the flow of processing at the time of FPGA rewriting will be briefly described with reference to FIGS. 1 and 3 (details will be described in a third embodiment to be described later). The case where the FPGA-equipped device 100-2 is used as a master device will be described as an example. The user can access the master from the master / slave setting screen displayed on the maintenance terminal 200-2 via the terminal I / F 5 and the CPU 2. / Slave setting means 11 is accessed.

このマスタ/スレーブ設定画面において「マスタ」を選択することにより、保守端末200−2が接続されたFPGA搭載装置100−2はマスタ装置に設定される。なお、他のFPGA搭載装置100−1、100−3、100−4、・・100−nは、FPGA搭載装置100−2がマスタ装置となったことを、ネットワーク10を介して認識し、自動的にスレーブ装置となるため、全てのFPGA搭載装置100がマスタ/スレーブの設定を行う必要はない。   By selecting “master” on the master / slave setting screen, the FPGA-mounted device 100-2 to which the maintenance terminal 200-2 is connected is set as the master device. The other FPGA-equipped devices 100-1, 100-3, 100-4,... 100-n automatically recognize that the FPGA-equipped device 100-2 has become the master device via the network 10, and automatically Therefore, it is not necessary for all the FPGA-equipped devices 100 to set the master / slave.

マスタ装置となったFPGA搭載装置100−2のFPGA書き換え手段12は、スレーブ装置のFPGA書き換えを実行する。なお、マスタ装置は、自装置のFPGA書き換えも実行するため、マスタ装置も1台のスレーブ装置であるといえる。マスタ装置のFPGA書き換え手段12は、スレーブ装置のFPGA書き換えを実行する際、自装置のメモリ3に格納されたFPGA書き換え用データを読み出し、ネットワーク10を介して対象となる全てのスレーブ装置に送信した後、各スレーブ装置に対してFPGA1の書き換え指示を送信する。スレーブ装置のCPU2は、受信した該FPGA書き換え用データを自装置のメモリ3に一旦格納する。その後、スレーブ装置のFPGA1は、メモリ3から該FPGA書き換え用データを読み出してFPGA1に書き込む。   The FPGA rewriting means 12 of the FPGA mounting device 100-2 that has become the master device executes the FPGA rewriting of the slave device. Note that since the master device also executes FPGA rewriting of its own device, it can be said that the master device is also a single slave device. When executing the FPGA rewriting of the slave device, the FPGA rewriting means 12 of the master device reads the FPGA rewriting data stored in the memory 3 of the own device, and transmits the data to all the slave devices via the network 10. Thereafter, an instruction to rewrite FPGA 1 is transmitted to each slave device. The CPU 2 of the slave device temporarily stores the received FPGA rewrite data in the memory 3 of the own device. Thereafter, the FPGA 1 of the slave device reads out the FPGA rewrite data from the memory 3 and writes it into the FPGA 1.

以上のように、本実施の形態1に係るFPGA搭載装置の遠隔保守システムによれば、各FPGA搭載装置100が、そのFPGA1内にマスタ/スレーブ設定手段11とFPGA書き換え手段12を有しているので、ネットワーク10を介して接続されたn台(n≧2)のFPGA搭載装置100のどれもがマスタ装置になることができ、マスタ装置に接続された保守端末200−2からスレーブ装置のFPGA1に対して書き換え保守作業を行うことが可能である。これにより、ネットワーク10上のマスタ装置の位置が限定されず、装置の故障や保守作業員の都合等によりマスタ装置を容易に変更することができるため、効率のよい保守管理を行うことができる。   As described above, according to the remote maintenance system for FPGA-mounted devices according to the first embodiment, each FPGA-mounted device 100 has the master / slave setting unit 11 and the FPGA rewriting unit 12 in the FPGA 1. Therefore, any of the n (n ≧ 2) FPGA-equipped devices 100 connected via the network 10 can be the master device, and the slave device FPGA 1 can be connected from the maintenance terminal 200-2 connected to the master device. Can be rewritten and maintained. Thereby, the position of the master device on the network 10 is not limited, and the master device can be easily changed due to a failure of the device or the convenience of a maintenance worker, so that efficient maintenance management can be performed.

また、専用の管理装置300(図2)を設置する必要がないため、システムの低コスト化及び簡略化が図られるとともに、ネットワーク10上の本来のデータ転送に与える影響が抑えられ、データ転送を安定して行うことができる。   Further, since there is no need to install a dedicated management device 300 (FIG. 2), the cost of the system can be reduced and the simplification can be achieved, and the influence on the original data transfer on the network 10 can be suppressed, and the data transfer can be performed. It can be performed stably.

実施の形態2.
本発明の実施の形態2に係るFPGA搭載装置の遠隔保守システムの構成、及び各FPGA搭載装置の内部構成は、上記実施の形態1と同様であるので、図1及び図3を流用して説明する。本実施の形態2では、各FPGA搭載装置100に搭載されたメモリ3に、FPGA書き換え用データを格納する複数のデータ格納領域を設け、それぞれのデータ格納領域に、互いに異なるFPGA書き換え用データを格納するようにしたものである。
Embodiment 2. FIG.
The configuration of the remote maintenance system of the FPGA mounting device according to the second embodiment of the present invention and the internal configuration of each FPGA mounting device are the same as those of the first embodiment, so that FIG. 1 and FIG. To do. In the second embodiment, a plurality of data storage areas for storing FPGA rewrite data are provided in the memory 3 mounted on each FPGA mounting device 100, and different FPGA rewrite data is stored in each data storage area. It is what you do.

図4は、本実施の形態2におけるメモリ3の内部構成例を示している。図4に示す例では、メモリ3は、FPGA書き換え用データを格納するデータ格納領域として、少なくとも3つのデータ格納領域3a、3b、3cを有している。データ格納領域3aにはFPGA書き換え用データ0が格納され、同様に、データ格納領域3bにはFPGA書き換え用データ1、データ格納領域3cにはFPGA書き換え用データ2が格納される。   FIG. 4 shows an example of the internal configuration of the memory 3 in the second embodiment. In the example shown in FIG. 4, the memory 3 includes at least three data storage areas 3a, 3b, and 3c as data storage areas for storing FPGA rewrite data. FPGA rewrite data 0 is stored in the data storage area 3a. Similarly, FPGA rewrite data 1 is stored in the data storage area 3b, and FPGA rewrite data 2 is stored in the data storage area 3c.

FPGA書き換え用データ0は、例えば、ネットワークに異常が発生した場合あるいはFPGA書き換え作業時に異常が発生した場合の対策として用意されている、ネットワーク接続を可能とする緊急用固定データ(初期データ)である。また、FPGA書き換え用データ1及びFPGA書き換え用データ2は、例えば、現在動作しているFPGA1に書き込まれているFPGAデータ(これをFPGAデータ(旧)と称す)、及び改修や機能向上のために書き換えられる新しいFPGAデータ(これをFPGAデータ(新)と称す)である。   The FPGA rewriting data 0 is emergency fixed data (initial data) that enables network connection, prepared as a countermeasure when an abnormality occurs in the network or when an abnormality occurs during the FPGA rewriting operation, for example. . Further, the FPGA rewriting data 1 and the FPGA rewriting data 2 are, for example, FPGA data written in the currently operating FPGA 1 (referred to as FPGA data (old)), and for modification and functional improvement. New FPGA data to be rewritten (referred to as FPGA data (new)).

データ格納領域3b及びデータ格納領域3cの運用方法について説明する。マスタ装置であるFPGA搭載装置100−2から送信されたFPGA書き換え用データは、ネットワーク10を介して対象となる全てのスレーブ装置(FPGA搭載装置100−1、100−3、100−4・・・100−n)のCPU2に取り込まれる。各スレーブ装置のCPU2は、メモリ3のデータ格納領域3bには現在動作しているFPGAデータ(旧)を、データ格納領域3cにはネットワーク10を介して取り込んだFPGAデータ(新)をそれぞれ格納する。なお、データ格納領域3b、3cは、交互に使い分けて運用される。   An operation method of the data storage area 3b and the data storage area 3c will be described. The FPGA rewriting data transmitted from the FPGA device 100-2 as the master device is sent to all the slave devices (FPGA devices 100-1, 100-3, 100-4... 100-n). The CPU 2 of each slave device stores the currently operating FPGA data (old) in the data storage area 3b of the memory 3, and stores the FPGA data (new) captured via the network 10 in the data storage area 3c. . The data storage areas 3b and 3c are operated by using them alternately.

スレーブ装置のCPU2は、FPGA1の書き換えを実行する際、メモリ3をマスタ装置から指定されたFPGA書き換え用データに対応したデータ格納領域に切替える。例えば、図4に示す例では、FPGA書き換え用データ2としてFPGAデータ(新)が格納されたデータ格納領域3cに切替える。スレーブ装置のFPGA1は、データ格納領域3cに格納されたFPGAデータ(新)を読み出してFPGA1に書き込む。   When the CPU 2 of the slave device executes rewriting of the FPGA 1, the CPU 3 switches the memory 3 to a data storage area corresponding to the FPGA rewriting data designated by the master device. For example, in the example shown in FIG. 4, the data is switched to the data storage area 3c in which the FPGA data (new) is stored as the FPGA rewriting data 2. The FPGA 1 of the slave device reads out the FPGA data (new) stored in the data storage area 3c and writes it into the FPGA 1.

本実施の形態2によれば、上記実施の形態1と同様の効果に加え、メモリ3にFPGA書き換え用データ0、1、2・・を格納する複数のデータ格納領域3a、3b、3c・・を設けることにより、マスタ装置からの指示に応じてFPGA書き換え用データ1、2のどちらでも即座にFPGA1に書き込むことができる。これにより、FPGAデータ(新)に異常があった場合、あるいはFPGA書き換え時に異常が発生した場合等に、マスタ装置からの指示でFPGAデータ(旧)に戻すことができる。   According to the second embodiment, in addition to the same effects as those of the first embodiment, a plurality of data storage areas 3a, 3b, 3c,... For storing FPGA rewrite data 0, 1, 2,. Thus, either of the FPGA rewriting data 1 and 2 can be immediately written into the FPGA 1 in accordance with an instruction from the master device. As a result, when there is an abnormality in the FPGA data (new), or when an abnormality occurs at the time of FPGA rewriting, it can be restored to the FPGA data (old) by an instruction from the master device.

さらに、ネットワーク10に異常が発生した場合、あるいはFPGA書き換え時に異常が発生した場合等には、各スレーブ装置内のCPU2は、マスタ装置からの指示がなくとも自装置のFPGA1を、メモリ3のデータ格納領域3aに格納されたFPGA書き換え用データ0に書き換えることができる。これにより、緊急時及び異常発生時においても、ネットワーク10に接続されているFPGA1を速やかに動作可能とすることができ、ネットワークシステムへの影響を著しく軽減させることができる。   Further, when an abnormality occurs in the network 10 or when an abnormality occurs at the time of FPGA rewriting, the CPU 2 in each slave device transfers the FPGA 1 of its own device to the data in the memory 3 without an instruction from the master device. The data can be rewritten to the FPGA rewriting data 0 stored in the storage area 3a. As a result, the FPGA 1 connected to the network 10 can be quickly operated even in an emergency or when an abnormality occurs, and the influence on the network system can be significantly reduced.

実施の形態3.
本発明の実施の形態3に係るFPGA搭載装置の遠隔保守システムの構成、及び各FPGA搭載装置の内部構成は、上記実施の形態1と同様であるので、図1及び図3を流用して説明する。本実施の形態3では、ネットワーク10上を流れるデータのデータフレームフォーマットとして、制御転送データ用フレームの他に、FPGA管理データ用フレームを定義したものである。
Embodiment 3 FIG.
The configuration of the remote maintenance system of the FPGA mounting device according to the third embodiment of the present invention and the internal configuration of each FPGA mounting device are the same as those in the first embodiment, and therefore, description will be given with reference to FIGS. To do. In the third embodiment, as a data frame format of data flowing on the network 10, an FPGA management data frame is defined in addition to a control transfer data frame.

図5は、本実施の形態3に係るFPGA搭載装置の遠隔保守システムにおけるデータフォーマット例を示している。本実施の形態3におけるデータフレームフォーマットは、図5(a)に示すように、制御転送データフレームとして各装置データ用のフレーム(装置1データ用、装置2データ用・・装置Xデータ用)が定義され、その最後に、FPGA管理データ用のフレームを追加したものである。なお、装置1、装置2・・装置Xは、FPGA搭載装置100−1、100−2・・100−nに該当する。   FIG. 5 shows an example of a data format in the remote maintenance system for the FPGA-mounted device according to the third embodiment. As shown in FIG. 5A, the data frame format according to the third embodiment is a frame for each device data (for device 1 data, for device 2 data,... For device X data) as a control transfer data frame. At the end, a frame for FPGA management data is added. The device 1, the device 2,... The device X correspond to the FPGA-mounted devices 100-1, 100-2,.

FPGA管理データ用のフレームには、さらに、図5(b)に示すように、マスタ装置(マスタナンバー)情報用、スレーブ装置情報(スレーブ装置ナンバーとFPGA情報)用、FPGAデータ用(FPGA書き換え用データ+CRC)、及びコマンド種別情報用のフレームが定義されている。   As shown in FIG. 5B, the frame for FPGA management data further includes information for master device (master number) information, slave device information (slave device number and FPGA information), and FPGA data (for FPGA rewriting). Data + CRC) and command type information frames are defined.

コマンド種別情報としては、図5(c)に示すように、コマンド000として全装置のFPGAのヴァージョン情報、ステータス情報の採取、コマンド001としてFPGA書き換えデータの配信、コマンド011としてFPGA書き換え指示、コマンド111としてマスタ変更、の4つが定義されている。   As the command type information, as shown in FIG. 5C, the version information of the FPGA of all devices and the status information are collected as the command 000, the FPGA rewrite data is distributed as the command 001, the FPGA rewrite instruction as the command 011, and the command 111. Are defined as master change.

次に、図5に示すFPGA管理データを用いて、マスタ装置がスレーブ装置にFPGA書き換えを実行させる際の処理の流れについて説明する。図6は、FPGA搭載装置100−2がマスタ装置となり、スレーブ装置にFPGA書き換えを実行させる処理の流れを示し、図7は、マスタ装置が各スレーブ装置に対してFPGA書き換えを起動した際のマスタ装置とスレーブ装置間の処理の流れを示している。なお、図6及び図7中、S1、S2・・等は、処理ステップを示している。   Next, the flow of processing when the master device causes the slave device to execute FPGA rewriting using the FPGA management data shown in FIG. 5 will be described. 6 shows a flow of processing in which the FPGA-equipped device 100-2 becomes the master device and causes the slave device to execute FPGA rewriting. FIG. 7 shows the master when the master device starts FPGA rewriting for each slave device. The flow of processing between a device and a slave device is shown. 6 and 7, S1, S2,... Indicate processing steps.

任意のFPGA搭載装置100−2が他のFPGA搭載装置100−1、100−3、100−4、・・100−nのFPGA書き換えを実行しようとする場合、全てのFPGA搭載装置100のFPGA管理データを確認する(S1)。ネットワーク10上には、図5に示すFPGA管理データが常時流れているため、各FPGA搭載装置100は、自装置がマスタまたはスレーブであることは把握している。また、全てのFPGA搭載装置100のFPGA1のヴァージョン情報等も取り込んでいる。   When an arbitrary FPGA-equipped device 100-2 intends to execute FPGA rewriting of other FPGA-equipped devices 100-1, 100-3, 100-4,... 100-n, the FPGA management of all the FPGA-equipped devices 100 The data is confirmed (S1). Since the FPGA management data shown in FIG. 5 is constantly flowing on the network 10, each FPGA-mounted device 100 knows that its own device is a master or a slave. In addition, version information and the like of the FPGA 1 of all the FPGA mounting devices 100 are also taken in.

FPGA搭載装置100−2は、マスタが自分以外かどうかを確認し(S2)、マスタが自分以外であった場合(S2、Yes)、自分がマスタとなることを他装置に通知するマスタ宣言を行う(S3)。具体的には、FPGA管理データのマスタ変更コマンド111により、自身の装置ナンバーをマスタナンバーとして配信する。その後、他のFPGA搭載装置100−1、100−3、100−4、・・100−nのスレーブ装置ナンバーとFPGA情報をFPGA管理データで確認し、他装置が全てスレーブ装置となったことを確認する(S4)。他装置が全てスレーブ装置となっていない場合(S4、No)は、全てスレーブ装置となるのを待つ。   The FPGA-equipped device 100-2 confirms whether the master is other than itself (S2), and if the master is other than itself (S2, Yes), a master declaration notifying other devices that the master is the master is issued. Perform (S3). More specifically, the device number is distributed as the master number by the master change command 111 of the FPGA management data. After that, the slave device numbers and FPGA information of the other FPGA-equipped devices 100-1, 100-3, 100-4,... 100-n are confirmed with the FPGA management data, and all other devices have become slave devices. Confirm (S4). If all the other devices are not slave devices (S4, No), it waits for all to become slave devices.

他装置が全てスレーブ装置となった場合(S4、Yes)は、自分がマスタとなり(S5)、FPGAデータ用フレームにFPGA書き換え用データを乗せたFPGA管理データを全てのスレーブ装置へ送信する(S7)。その際、ネットワーク10上を流れる本来の制御転送データに影響を与えないように、少なくとも2回以上の複数回に分割して送信する。   When all the other devices are slave devices (S4, Yes), they become the master (S5), and transmit the FPGA management data in which the FPGA rewrite data is placed on the FPGA data frame to all the slave devices (S7). ). At this time, the data is divided and transmitted at least twice, so as not to affect the original control transfer data flowing on the network 10.

全てのFPGA書き換え用データを分割送信していない場合(S7、No)は、送信を継続する。全てのFPGA書き換えデータを分割送信した場合(S7、Yes)、各スレーブ装置のFPGA情報により、対象となる全てのスレーブ装置がFPGA書き換え用データを受信完了し、各メモリ3に格納したことを確認する(S8)。   If all the FPGA rewriting data is not divided and transmitted (S7, No), the transmission is continued. When all the FPGA rewrite data is divided and transmitted (S7, Yes), it is confirmed by the FPGA information of each slave device that all the target slave devices have received the FPGA rewrite data and stored in each memory 3. (S8).

その後、全てのスレーブ装置に対し、FPGA書き換えヴァージョンを指定し(S9)、FPGA書き換えを起動する(S10)。さらに、全てのスレーブ装置がマスタ装置からの書き込み指示を実施したかどうかを確認し、実施した場合(S11、Yes)はFPGA書き換えを終了する。実施されていない場合(S11、No)は、実施されたことを確認するまで待つ。なお、S2において、マスタが自分であった場合(S2、No)は、S3〜S5の処理ステップを省略してS6に進む。   Thereafter, an FPGA rewrite version is designated for all slave devices (S9), and FPGA rewrite is started (S10). Further, it is confirmed whether or not all slave devices have performed a write instruction from the master device. If it has been performed (Yes in S11), the FPGA rewriting is terminated. When not implemented (S11, No), it waits until it confirms that it was implemented. In S2, if the master is himself (S2, No), the processing steps of S3 to S5 are omitted and the process proceeds to S6.

次に、FPGA書き換え起動(S10)の際の処理の流れについて、図7を用いて説明する。マスタ装置は、対象となる全てのスレーブ装置がFPGA書き換え用データを受信したことを確認した後、個々のスレーブ装置に対してFPGAの書き換えを起動する。具体的には、対象となるスレーブ装置に対して、スレーブ装置ナンバーを指定したFPGA書き換え指示コマンド011を送信し、FPGA書き換えヴァージョンを指定する。スレーブ装置のCPU2は、マスタ装置から指定されたFPGA書き換えヴァージョンに対応したデータ格納領域にメモリ3を切替える(S101)。   Next, the flow of processing at the time of FPGA rewrite activation (S10) will be described with reference to FIG. After confirming that all target slave devices have received the data for FPGA rewriting, the master device activates FPGA rewriting for each slave device. Specifically, an FPGA rewrite instruction command 011 designating the slave device number is transmitted to the target slave device, and the FPGA rewrite version is designated. The CPU 2 of the slave device switches the memory 3 to the data storage area corresponding to the FPGA rewrite version designated by the master device (S101).

続いて、スレーブ装置のCPU2は、FPGAの書き換えを実行する際に自装置に対しリセットする(S102)。このリセットにより、スレーブ装置はネットワーク10から解列し、マスタ装置は対象のスレーブ装置がネットワーク10から解列したことを認識する(S103)。その後、スレーブ装置のFPGA1は該データを書き込み、コンフィグレーション完了後(S104)、スレーブ装置のCPU2はネットワーク10に再度参入する(ネットワーク解列/参入処理)。   Subsequently, the CPU 2 of the slave device resets the own device when the FPGA is rewritten (S102). By this reset, the slave device is disconnected from the network 10, and the master device recognizes that the target slave device is disconnected from the network 10 (S103). Thereafter, the FPGA 1 of the slave device writes the data, and after the configuration is completed (S104), the CPU 2 of the slave device re-enters the network 10 (network disconnection / entry processing).

マスタ装置は、対象のスレーブ装置がネットワーク10に再度参入したことを認識する(S105)。その後、対象のスレーブ装置からFPGA書き換え完了の通知を受け、FPGAヴァージョンを確認し(S106)、書き換え完了と認識する。以上のFPGA書き換え起動を、マスタ装置は、対象となる全てのスレーブ装置に対し、個々に行うものである。すなわち、スレーブ装置のネットワーク解列/参入処理は、対象となる全てのスレーブ装置において順次1台ずつ行われる。   The master device recognizes that the target slave device has re-entered the network 10 (S105). After that, a notification of completion of FPGA rewriting is received from the target slave device, the FPGA version is confirmed (S106), and it is recognized as rewriting completion. The master device performs the above-described FPGA rewriting activation individually for all the slave devices to be processed. That is, the network disconnection / entry process of the slave devices is sequentially performed one by one on all the slave devices to be processed.

本実施の形態3によれば、上記実施の形態1と同様の効果に加え、ネットワーク10上を流れるデータのデータフレームフォーマットとして、制御転送データ用フレームの他に、FPGA管理データ用フレームを定義したので、本来の制御転送データの転送に与える影響がより小さく、データ転送が安定して行えるネットワークシステムが実現可能である。   According to the third embodiment, in addition to the same effect as the first embodiment, an FPGA management data frame is defined in addition to a control transfer data frame as a data frame format of data flowing on the network 10. Therefore, it is possible to realize a network system in which the influence on the transfer of the original control transfer data is smaller and the data transfer can be performed stably.

また、マスタ装置が対象となる全てのスレーブ装置に対し、個々にFPGA書き換え起動(指示)を行い、スレーブ装置のネットワーク10からの解列が常に1台のみであるようにしたので、ネットワーク10上の制御転送データの転送に与える影響をできるだけ小さく抑えながら、全てのFPGA搭載装置100のFPGA書き換えを順次実行することができる。   In addition, since the master device performs the FPGA rewrite activation (instruction) individually for all the slave devices that are targeted, the slave device is always disconnected from the network 10 at any one time. The FPGA rewriting of all the FPGA-equipped devices 100 can be sequentially executed while minimizing the influence on the transfer of the control transfer data.

実施の形態4.
本発明の実施の形態4に係るFPGA搭載装置の遠隔保守システムの構成は、上記実施の形態1と同様であるので、図1を流用して説明する。図8は、本実施の形態4におけるFPGA搭載装置100の内部構成を示している。なお、図8中、図3と同一、相当部分には同一符号を付し、説明を省略する。
Embodiment 4 FIG.
The configuration of the remote maintenance system for the FPGA-mounted device according to the fourth embodiment of the present invention is the same as that of the first embodiment, and will be described with reference to FIG. FIG. 8 shows an internal configuration of the FPGA mounting apparatus 100 according to the fourth embodiment. 8 that are the same as or equivalent to those in FIG. 3 are assigned the same reference numerals, and descriptions thereof are omitted.

本実施の形態4における各FPGA搭載装置100は、互いに異なるFPGAデータが書き込まれた2つのFPGA1−1及びFPGA1−2と、これら2つのFPGA1−1、1−2の中からネットワークI/F4と接続されるFPGAを選択する切替スイッチ6を有している。すなわち、FPGA1−1及びFPGA1−2は、切替スイッチ6及びネットワークI/F4を介してネットワーク10と接続されている。なお、図8では、2つのFPGA1−1及びFPGA1−2を有する構成としたが、FPGAは2つ以上であってもよい。   Each FPGA-equipped device 100 according to the fourth embodiment includes two FPGA 1-1 and FPGA 1-2 in which different FPGA data is written, and a network I / F 4 among these two FPGA 1-1 and 1-2. A changeover switch 6 for selecting a connected FPGA is provided. That is, the FPGA 1-1 and the FPGA 1-2 are connected to the network 10 via the changeover switch 6 and the network I / F 4. In addition, in FIG. 8, although it was set as the structure which has two FPGA1-1 and FPGA1-2, two or more FPGAs may be sufficient.

これら2つのFPGA1−1及びFPGA1−2には、例えば上記実施の形態2(図4参照)においてメモリ3のデータ格納領域3bに格納されたFPGAデータ(旧)、及びデータ格納領域3cに格納されたFPGAデータ(新)が書き込まれている。スレーブ装置のCPU2は、マスタ装置からのFPGA書き換え指示を受けて切替スイッチ6を動作し、マスタ装置から指定されたFPGAデータに対応したFPGA1−1(またはFPGA1−2)をネットワークI/F4に接続する。   In these two FPGA 1-1 and FPGA 1-2, for example, the FPGA data (old) stored in the data storage area 3b of the memory 3 in the second embodiment (see FIG. 4) and the data storage area 3c are stored. FPGA data (new) is written. The CPU 2 of the slave device operates the changeover switch 6 in response to the FPGA rewrite instruction from the master device, and connects the FPGA 1-1 (or FPGA 1-2) corresponding to the FPGA data designated by the master device to the network I / F 4. To do.

本実施の形態4に係るFPGA搭載装置の遠隔保守システムにおいて、マスタ装置がスレーブ装置にFPGA書き換えを実行させる際の処理の流れについて説明する。スレーブ装置であるFPGA搭載装置100は、マスタ装置からネットワーク10を介して2種類のFPGAデータ(旧、新)を受信し、それぞれをメモリ3の所定領域であるデータ格納領域3b、3c(図4)に一旦格納する。その後、CPU2は、FPGA1−1にFPGAデータ(旧)を、FPGA1−2にFPGAデータ(新)をそれぞれ書き込む。   In the remote maintenance system for an FPGA-mounted device according to the fourth embodiment, the flow of processing when the master device causes the slave device to execute FPGA rewriting will be described. The FPGA-equipped device 100 that is a slave device receives two types of FPGA data (old and new) from the master device via the network 10, and each of them receives data storage areas 3b and 3c that are predetermined areas of the memory 3 (FIG. 4). ) Once. Thereafter, the CPU 2 writes the FPGA data (old) in the FPGA 1-1 and the FPGA data (new) in the FPGA 1-2.

その後、マスタ装置からのFPGA書き換え指示により、CPU2は切替スイッチ6を動作し、該指示に対応したFPGAデータが書き込まれたFPGA1−1(またはFPGA1−2)がネットワークI/F4と接続されるようにする。   Thereafter, in response to the FPGA rewrite instruction from the master device, the CPU 2 operates the changeover switch 6 so that the FPGA 1-1 (or FPGA 1-2) in which the FPGA data corresponding to the instruction is written is connected to the network I / F 4. To.

本実施の形態4によれば、上記実施の形態1と同様の効果に加え、各FPGA搭載装置100に、互いに異なるFPGAデータが書き込まれた複数のFPGA1−1、1−2・・を搭載し、切替スイッチ6によりネットワークI/F4と接続されるFPGAを選択するようにしたので、FPGA書き換え保守作業を迅速且つ効率的に行うことができる。   According to the fourth embodiment, in addition to the same effects as those of the first embodiment, each FPGA mounting apparatus 100 is mounted with a plurality of FPGAs 1-1, 1-2. Since the FPGA connected to the network I / F 4 is selected by the changeover switch 6, the FPGA rewrite maintenance work can be performed quickly and efficiently.

本発明は、ネットワークを介して接続された複数のFPGA搭載装置のFPGA書き換え保守作業を遠隔で行う遠隔保守システムとして利用することができる。   The present invention can be used as a remote maintenance system that remotely performs FPGA rewrite maintenance work of a plurality of FPGA-mounted devices connected via a network.

1 FPGA、2 CPU、3 メモリ、3a、3b、3c データ格納領域、
4 ネットワークインタフェース、5 端末インタフェース、6 切替スイッチ、
10 ネットワーク、11 マスタ/スレーブ設定手段、12 FPGA書き換え手段、
100、100−1、100−2、100−3、100−4、100−n FPGA搭載装置、200、200−1、200−2、200−3、200−4、200−n 保守端末、300 管理装置。
1 FPGA, 2 CPU, 3 memory, 3a, 3b, 3c data storage area,
4 network interface, 5 terminal interface, 6 selector switch,
10 network, 11 master / slave setting means, 12 FPGA rewriting means,
100, 100-1, 100-2, 100-3, 100-4, 100-n FPGA mounted device, 200, 200-1, 200-2, 200-3, 200-4, 200-n maintenance terminal, 300 Management device.

Claims (11)

少なくとも1つのFPGA、CPU、及びメモリを備えたn台(n≧2)のFPGA搭載装置がネットワークを介して互いに接続され、そのうちの1台をマスタ装置、その他の(n−1)台をスレーブ装置として、前記マスタ装置に接続された保守端末装置から前記スレーブ装置の前記FPGAに対して書き換え保守作業を行うFPGA搭載装置の遠隔保守システムであって、前記各FPGA搭載装置は、
前記ネットワークと前記FPGAを接続するネットワークインタフェースと、
前記CPUと前記保守端末装置を接続する端末インタフェースと、
前記FPGA内に設けられ、自装置を前記マスタ装置及び前記スレーブ装置のいずれかに設定するマスタ/スレーブ設定手段と、
前記FPGA内に設けられ、自装置が前記マスタ装置である場合に、自装置と前記スレーブ装置に前記FPGAの書き換えを実行させるFPGA書き換え手段を有することを特徴とするFPGA搭載装置の遠隔保守システム。
N (n ≧ 2) FPGA-equipped devices including at least one FPGA, CPU and memory are connected to each other via a network, one of which is a master device and the other (n−1) are slaves As a device, a remote maintenance system of an FPGA mounted device that performs rewrite maintenance work on the FPGA of the slave device from a maintenance terminal device connected to the master device, wherein each FPGA mounted device is:
A network interface connecting the network and the FPGA;
A terminal interface for connecting the CPU and the maintenance terminal device;
A master / slave setting unit provided in the FPGA and configured to set the own device as one of the master device and the slave device;
A remote maintenance system for an FPGA-installed apparatus, comprising: an FPGA rewriting unit that is provided in the FPGA and causes the self apparatus and the slave apparatus to rewrite the FPGA when the self apparatus is the master apparatus.
請求項1に記載のFPGA搭載装置の遠隔保守システムであって、ユーザは、前記保守端末装置に表示されたマスタ/スレーブ設定画面から、前記CPUを経由して前記マスタ/スレーブ設定手段にアクセスし、前記保守端末装置が接続された前記FPGA搭載装置を前記マスタ装置及び前記スレーブ装置のいずれかに設定することを特徴とするFPGA搭載装置の遠隔保守システム。   2. The remote maintenance system for an FPGA-mounted device according to claim 1, wherein a user accesses the master / slave setting means via the CPU from a master / slave setting screen displayed on the maintenance terminal device. A remote maintenance system for an FPGA-equipped device, wherein the FPGA-equipped device to which the maintenance terminal device is connected is set to either the master device or the slave device. 請求項1に記載のFPGA搭載装置の遠隔保守システムであって、前記マスタ装置の前記FPGA書き換え手段は、前記スレーブ装置に前記FPGAの書き換えを実行させる際、自装置の前記メモリに格納されたFPGA書き換え用データを読み出し、前記ネットワークを介して対象となる全ての前記スレーブ装置に送信した後、前記各スレーブ装置に対して前記FPGAの書き換え指示を送信し、前記スレーブ装置の前記CPUは、受信した該FPGA書き換え用データを自装置の前記メモリに格納し、前記スレーブ装置の前記FPGAは、前記メモリから該FPGA書き換え用データを読み出して前記FPGAに書き込むことを特徴とするFPGA搭載装置の遠隔保守システム。   2. The remote maintenance system for an FPGA-mounted device according to claim 1, wherein the FPGA rewriting unit of the master device executes an FPGA stored in the memory of the own device when the slave device rewrites the FPGA. 3. After reading the data for rewriting and sending it to all the slave devices that are the target via the network, the CPU of the slave device received the FPGA rewriting instruction to each slave device. The FPGA rewrite data is stored in the memory of its own device, and the FPGA of the slave device reads out the FPGA rewrite data from the memory and writes it into the FPGA. . 請求項3に記載のFPGA搭載装置の遠隔保守システムであって、前記メモリは、FPGA書き換え用データを格納する複数のデータ格納領域を有し、それぞれの前記データ格納領域には、互いに異なるFPGA書き換え用データが格納されることを特徴とするFPGA搭載装置の遠隔保守システム。   4. The remote maintenance system for an FPGA-equipped device according to claim 3, wherein the memory has a plurality of data storage areas for storing FPGA rewrite data, and each of the data storage areas has a different FPGA rewrite area. A remote maintenance system for FPGA-equipped devices, characterized in that data is stored. 請求項4に記載のFPGA搭載装置の遠隔保守システムであって、前記スレーブ装置の前記CPUは、前記FPGAの書き換えを実行する際、前記メモリを前記マスタ装置から指定されたFPGA書き換え用データに対応した前記データ格納領域に切替え、前記スレーブ装置の前記FPGAは、該データ格納領域に格納されたFPGA書き換え用データを読み出して前記FPGAに書き込むことを特徴とするFPGA搭載装置の遠隔保守システム。   5. The remote maintenance system for an FPGA-equipped device according to claim 4, wherein the CPU of the slave device corresponds to the FPGA rewrite data designated by the master device when the CPU rewrites the FPGA. And switching to the data storage area, and the FPGA of the slave device reads out and rewrites the FPGA rewrite data stored in the data storage area into the FPGA. 請求項3に記載のFPGA搭載装置の遠隔保守システムであって、前記マスタ装置は、前記スレーブ装置にFPGA書き換え用データを送信する際に、少なくとも2回以上の複数回に分割して送信することを特徴とするFPGA搭載装置の遠隔保守システム。   The remote maintenance system for an FPGA-mounted device according to claim 3, wherein the master device transmits the data for FPGA rewriting to the slave device by dividing the data into at least two times. A remote maintenance system for FPGA-equipped devices. 請求項1に記載のFPGA搭載装置の遠隔保守システムであって、前記スレーブ装置の前記CPUは、前記FPGAの書き換えを実行する際、自装置をリセットして前記ネットワークから解列し、前記FPGAのコンフィグレーション完了後、前記ネットワークに再度参入するネットワーク解列/参入処理を行うことを特徴とするFPGA搭載装置の遠隔保守システム。   2. The remote maintenance system for an FPGA-mounted device according to claim 1, wherein when the CPU of the slave device performs rewriting of the FPGA, the CPU resets the device itself and disconnects from the network. A remote maintenance system for an FPGA-equipped device, which performs network disconnection / entry processing to re-enter the network after configuration is completed. 請求項7に記載のFPGA搭載装置の遠隔保守システムであって、前記ネットワーク解列/参入処理は、対象となる全ての前記スレーブ装置において、順次1台ずつ行われることを特徴とするFPGA搭載装置の遠隔保守システム。   8. The remote-maintenance system for an FPGA-mounted device according to claim 7, wherein the network disconnection / entry process is sequentially performed one by one in all the slave devices to be processed. Remote maintenance system. 請求項1に記載のFPGA搭載装置の遠隔保守システムであって、前記ネットワーク上を流れるデータのデータフレームフォーマットとして、制御転送データ用フレームと、FPGA管理データ用フレームを定義したことを特徴とするFPGA搭載装置の遠隔保守システム。   2. The remote maintenance system for an FPGA-equipped device according to claim 1, wherein a control transfer data frame and an FPGA management data frame are defined as a data frame format of data flowing on the network. Remote maintenance system for on-board equipment. 請求項9に記載のFPGA搭載装置の遠隔保守システムであって、前記FPGA管理データ用フレームにはさらに、マスタ装置情報用、スレーブ装置情報用、FPGA書き換えデータ用、及びコマンド種別情報用のフレームがそれぞれ定義されていることを特徴とするFPGA搭載装置の遠隔保守システム。   The remote maintenance system for an FPGA-mounted device according to claim 9, wherein the FPGA management data frame further includes frames for master device information, slave device information, FPGA rewrite data, and command type information. A remote maintenance system for FPGA-equipped devices, characterized in that each is defined. 請求項1に記載のFPGA搭載装置の遠隔保守システムであって、前記各FPGA搭載装置は、互いに異なるFPGAデータが書き込まれた複数のFPGAと、これら複数のFPGAの中から前記ネットワークインタフェースと接続されるFPGAを選択する切替スイッチを有しており、前記マスタ装置から前記FPGAの書き換え指示を受信した前記スレーブ装置の前記CPUは、前記切替スイッチを動作し、前記マスタ装置から指定されたFPGAデータに対応した前記FPGAを前記ネットワークインタフェースに接続することを特徴とするFPGA搭載装置の遠隔保守システム。   2. The remote maintenance system for an FPGA-mounted device according to claim 1, wherein each of the FPGA-mounted devices is connected to a plurality of FPGAs in which different FPGA data are written and the network interface from among the plurality of FPGAs. The CPU of the slave device that has received the FPGA rewrite instruction from the master device operates the changeover switch to the FPGA data designated by the master device. A remote maintenance system for an FPGA-mounted apparatus, wherein the corresponding FPGA is connected to the network interface.
JP2011098106A 2011-04-26 2011-04-26 Remote maintenance system for FPGA-equipped devices Active JP5546500B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011098106A JP5546500B2 (en) 2011-04-26 2011-04-26 Remote maintenance system for FPGA-equipped devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011098106A JP5546500B2 (en) 2011-04-26 2011-04-26 Remote maintenance system for FPGA-equipped devices

Publications (2)

Publication Number Publication Date
JP2012230529A true JP2012230529A (en) 2012-11-22
JP5546500B2 JP5546500B2 (en) 2014-07-09

Family

ID=47432029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011098106A Active JP5546500B2 (en) 2011-04-26 2011-04-26 Remote maintenance system for FPGA-equipped devices

Country Status (1)

Country Link
JP (1) JP5546500B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017027133A (en) * 2015-07-16 2017-02-02 東芝ディーエムエス株式会社 Configuration rom upgrading apparatus and configuration rom upgrading method
JP2017045318A (en) * 2015-08-27 2017-03-02 富士ゼロックス株式会社 Electronic apparatus
CN109669704A (en) * 2018-12-17 2019-04-23 西南电子技术研究所(中国电子科技集团公司第十研究所) Remote transmission loads multinode FPGA program load management circuit
JP2021149105A (en) * 2020-03-16 2021-09-27 ライカ マイクロシステムズ シーエムエス ゲゼルシャフト ミット ベシュレンクテル ハフツングLeica Microsystems CMS GmbH Control system and method for operating system
JP7439767B2 (en) 2018-12-10 2024-02-28 日本電気株式会社 Network interface card, computer, circuit information rewriting method and program

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097482A (en) * 1996-09-19 1998-04-14 Fuji Electric Co Ltd Computer system
JP2000174844A (en) * 1998-12-08 2000-06-23 Nec Corp Communication controller
JP2000357084A (en) * 1999-06-17 2000-12-26 Nec Eng Ltd Program download system for communication system
JP2001306343A (en) * 2000-04-21 2001-11-02 Fujitsu I-Network Systems Ltd System for device with fpga
JP2004021867A (en) * 2002-06-20 2004-01-22 Nec Engineering Ltd Information processing system
JP2006228120A (en) * 2005-02-21 2006-08-31 Toshiba Corp File updating method
JP2007034520A (en) * 2005-07-25 2007-02-08 Fujitsu Ltd Information processor and information processing method for controlling configuration
JP2007172212A (en) * 2005-12-21 2007-07-05 Toshiba Corp Data transmission system and its data transmission device
JP2008165285A (en) * 2006-12-27 2008-07-17 High Energy Accelerator Research Organization Data collecting device for neutron measurement and program download method
JP2010079450A (en) * 2008-09-24 2010-04-08 Toyo Electric Corp Space optical transmission device
JP2010113630A (en) * 2008-11-10 2010-05-20 Panasonic Electric Works Co Ltd Serial bus system
JP2010251925A (en) * 2009-04-13 2010-11-04 Canon Inc Data processing apparatus and method for controlling the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1097482A (en) * 1996-09-19 1998-04-14 Fuji Electric Co Ltd Computer system
JP2000174844A (en) * 1998-12-08 2000-06-23 Nec Corp Communication controller
JP2000357084A (en) * 1999-06-17 2000-12-26 Nec Eng Ltd Program download system for communication system
JP2001306343A (en) * 2000-04-21 2001-11-02 Fujitsu I-Network Systems Ltd System for device with fpga
JP2004021867A (en) * 2002-06-20 2004-01-22 Nec Engineering Ltd Information processing system
JP2006228120A (en) * 2005-02-21 2006-08-31 Toshiba Corp File updating method
JP2007034520A (en) * 2005-07-25 2007-02-08 Fujitsu Ltd Information processor and information processing method for controlling configuration
JP2007172212A (en) * 2005-12-21 2007-07-05 Toshiba Corp Data transmission system and its data transmission device
JP2008165285A (en) * 2006-12-27 2008-07-17 High Energy Accelerator Research Organization Data collecting device for neutron measurement and program download method
JP2010079450A (en) * 2008-09-24 2010-04-08 Toyo Electric Corp Space optical transmission device
JP2010113630A (en) * 2008-11-10 2010-05-20 Panasonic Electric Works Co Ltd Serial bus system
JP2010251925A (en) * 2009-04-13 2010-11-04 Canon Inc Data processing apparatus and method for controlling the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017027133A (en) * 2015-07-16 2017-02-02 東芝ディーエムエス株式会社 Configuration rom upgrading apparatus and configuration rom upgrading method
JP2017045318A (en) * 2015-08-27 2017-03-02 富士ゼロックス株式会社 Electronic apparatus
JP7439767B2 (en) 2018-12-10 2024-02-28 日本電気株式会社 Network interface card, computer, circuit information rewriting method and program
CN109669704A (en) * 2018-12-17 2019-04-23 西南电子技术研究所(中国电子科技集团公司第十研究所) Remote transmission loads multinode FPGA program load management circuit
JP2021149105A (en) * 2020-03-16 2021-09-27 ライカ マイクロシステムズ シーエムエス ゲゼルシャフト ミット ベシュレンクテル ハフツングLeica Microsystems CMS GmbH Control system and method for operating system
JP7060739B2 (en) 2020-03-16 2022-04-26 ライカ マイクロシステムズ シーエムエス ゲゼルシャフト ミット ベシュレンクテル ハフツング Control systems and methods for system operation
US11762361B2 (en) 2020-03-16 2023-09-19 Leica Microsystems Cms Gmbh Control system and method for operating a system

Also Published As

Publication number Publication date
JP5546500B2 (en) 2014-07-09

Similar Documents

Publication Publication Date Title
JP5546500B2 (en) Remote maintenance system for FPGA-equipped devices
JP6747525B2 (en) Safety system and safety controller
JP2009015401A (en) Distributed control system
KR20140087767A (en) Method and system for reprogramming
JP2019179361A (en) Safety control system and safety control unit
JP5852267B2 (en) Relay interface module for distributed control systems
JP5333138B2 (en) Display device
JPWO2020090032A1 (en) Communication systems, communication devices and programs
JP2007280313A (en) Redundant system
WO2015037116A1 (en) Control device and control system
JP2010134591A (en) Control system and programmable controller for use in the same
JP5989288B1 (en) Redundant system and communication unit
JP2015036259A (en) Electronic interlock device
JP4950617B2 (en) Air conditioning management apparatus, air conditioning management method, and air conditioning management program
KR20150080356A (en) remote update method for home automatic system
JP5335869B2 (en) Control system
JP6321393B2 (en) Master-slave relay device and relay method thereof
JP6385596B1 (en) Relay device, display device, connection information transmission method, and network configuration display method
JP5400691B2 (en) Programmable display monitoring operation method, monitoring operation program, and programmable display
JP2013246584A (en) Control device, data output control unit, data input control unit, and control unit
JP5641217B2 (en) Field device communication equipment
KR20030041605A (en) Apparatus and method for remote upgrading of program in communication system
JP2007193501A (en) Firmware download device
JP2008057869A (en) Wiring handling method for air conditioner
JP6772739B2 (en) Communications system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140513

R151 Written notification of patent or utility model registration

Ref document number: 5546500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250