JP2012222741A - Device for driving semiconductor switch elements connected in parallel - Google Patents

Device for driving semiconductor switch elements connected in parallel Download PDF

Info

Publication number
JP2012222741A
JP2012222741A JP2011089403A JP2011089403A JP2012222741A JP 2012222741 A JP2012222741 A JP 2012222741A JP 2011089403 A JP2011089403 A JP 2011089403A JP 2011089403 A JP2011089403 A JP 2011089403A JP 2012222741 A JP2012222741 A JP 2012222741A
Authority
JP
Japan
Prior art keywords
semiconductor switch
switch element
terminal
resistance
common mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011089403A
Other languages
Japanese (ja)
Inventor
Kazuhiko Yamaguchi
和彦 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP2011089403A priority Critical patent/JP2012222741A/en
Publication of JP2012222741A publication Critical patent/JP2012222741A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a drive device that accurately detects whether or not an overcurrent flows through a plurality of semiconductor switch elements connected in parallel.SOLUTION: A drive device 100 includes: a first semiconductor switch element IGBT1; a detection node SO for detecting a current at a second terminal E of the first semiconductor switch element IGBT1; at least one semiconductor switch element IGBT2 connected in parallel with the first semiconductor switch element IGBT1; a drive circuit DR for driving the first semiconductor switch element IGBT1 and the at least one semiconductor switch element IGBT2; a first resistance RG1; and at least one set of resistances RG2, RE2 and at least one set of common mode filters LG2, LE2. A resistance value of RG1 is equal to the sum of a resistance value of RG2 and a resistance value of RE2. A second driving node EO of the drive circuit DR is connected to the second terminal E of the first semiconductor switch element IGBT1 directly without any resistance intervention.

Description

本発明は、並列に接続された複数の半導体スイッチ素子と、その複数の半導体スイッチ素子を同時に駆動する駆動回路とを備える駆動装置等に関する。   The present invention relates to a drive device including a plurality of semiconductor switch elements connected in parallel and a drive circuit that drives the plurality of semiconductor switch elements simultaneously.

複数の半導体スイッチ素子を並列に接続する手法は、例えば特許文献1、特許文献2等で知られている。なお、並列に接続された複数の半導体スイッチ素子は、例えば、直流を交流に変換してモータに供給するインバータ装置の一部(例えば、U相の上側アームを構成するスイッチング素子)として用いることができる。   A technique for connecting a plurality of semiconductor switch elements in parallel is known from Patent Document 1, Patent Document 2, and the like. The plurality of semiconductor switch elements connected in parallel are used as, for example, a part of an inverter device that converts a direct current into an alternating current and supplies it to a motor (for example, a switching element that constitutes an upper arm of a U phase). it can.

特許文献1は、半導体スイッチ素子の並列接続回路(駆動装置)を開示し、特許文献1の図1において、ゲート駆動回路4(駆動回路)は、IGBT1(半導体スイッチ素子)及びIGBT2を同時に駆動する。具体的には、特許文献1の図1において、ゲート駆動回路4のゲート駆動回路端子G0とIGBT1のゲート端子G1との間にコモンモードコイル10の一方を設け、ゲート駆動回路4のゲート駆動回路端子E0とIGBT1の補助エミッタ端子EXとの間にコモンモードコイル10の他方を設ける。また、ゲート駆動回路4のゲート駆動回路端子G0とIGBT2のゲート端子G2との間にコモンモードコイル20の一方を設け、ゲート駆動回路4のゲート駆動回路端子E0とIGBT2の補助エミッタ端子EYとの間にコモンモードコイル20の他方を設ける。   Patent Document 1 discloses a parallel connection circuit (drive device) of semiconductor switch elements. In FIG. 1 of Patent Document 1, gate drive circuit 4 (drive circuit) drives IGBT 1 (semiconductor switch element) and IGBT 2 simultaneously. . Specifically, in FIG. 1 of Patent Document 1, one of the common mode coils 10 is provided between the gate drive circuit terminal G 0 of the gate drive circuit 4 and the gate terminal G 1 of the IGBT 1, and the gate drive circuit of the gate drive circuit 4. The other of the common mode coils 10 is provided between the terminal E0 and the auxiliary emitter terminal EX of the IGBT1. Further, one of the common mode coils 20 is provided between the gate drive circuit terminal G0 of the gate drive circuit 4 and the gate terminal G2 of the IGBT 2, and the gate drive circuit terminal E0 of the gate drive circuit 4 and the auxiliary emitter terminal EY of the IGBT 2 are connected. The other common mode coil 20 is provided between them.

また、特許文献1の図3は、コモンモードコイル10及びコモンモードコイル20の代わりに、鉄心30及び鉄心40を開示する。コモンモードコイル10,20、鉄心30,40などのコモンモードフィルタを設けることにより、IGBT1のターンオフ速度とIGBT2のターンオフ速度との差を吸収し、特許文献1の図6の点線で示されるように、同一の時刻でIGBT1及びIGBT2をオフさせることができる。   3 of patent document 1 discloses the iron core 30 and the iron core 40 instead of the common mode coil 10 and the common mode coil 20. By providing common mode filters such as the common mode coils 10 and 20 and the iron cores 30 and 40, the difference between the turn-off speed of the IGBT 1 and the turn-off speed of the IGBT 2 is absorbed, as shown by the dotted line in FIG. The IGBT 1 and the IGBT 2 can be turned off at the same time.

特許文献2は、電子機器(駆動装置)を開示し、特許文献2の図2において、電子機器の駆動ユニット20(駆動回路)は、並列に接続された3つのIGBTを同時に駆動する。具体的には、特許文献2の図2において、コモンモードリジェクションインダクタンスLD1,1,LD2,1,LD1,2,LD2,2,LD1,3,LD2,3などのコモンモードフィルタを設ける。さらに、3つのIGBTのエミッタ側のコモンモードリジェクションインダクタンスLD1,1,LD1,2,LD1,3と駆動ユニット20との間に、エミッタ抵抗RE,1,RE,2,RE,3を設ける。 Patent Document 2 discloses an electronic device (drive device). In FIG. 2 of Patent Document 2, a drive unit 20 (drive circuit) of the electronic device simultaneously drives three IGBTs connected in parallel. Specifically, in FIG. 2 of Patent Document 2, common mode rejection inductances L D1,1 , L D2,1 , L D1,2 , L D2,2 , L D1,3 , L D2,3, etc. A mode filter is provided. Further, common resistance rejection inductances L D1,1 , L D1,2 , L D1,3 on the emitter side of the three IGBTs and the emitter unit R E, 1 , R E, 2 , R E and 3 are provided.

なお、特許文献2の図2において、3つのIGBTのゲート側のコモンモードリジェクションインダクタンスLD2,1,LD2,2,LD2,3と駆動ユニット20との間に、ゲート抵抗RG,1,RG,2,RG,3も設ける。エミッタ抵抗RE,1,RE,2,RE,3は、ゲート抵抗RG,1,RG,2,RG,3に等しく設定され、具体的には、IGBTの公称ゲート抵抗RG,nomの半分の値である(特許文献2の段落[0012])。 In FIG. 2 of Patent Document 2, the gate resistances R G, G between the common mode rejection inductances L D2,1 , L D2,2 , L D2,3 on the gate side of the three IGBTs and the drive unit 20 are shown . 1 , RG, 2 , RG, 3 are also provided. The emitter resistances R E, 1 , R E, 2 , R E, 3 are set equal to the gate resistances R G, 1 , R G, 2 , R G, 3 , specifically, the nominal gate resistance R of the IGBT. The value is half of G and nom (paragraph [0012] of Patent Document 2).

特許文献3の図5は、IGBT1のエミッタ電流検出セルに接続されたセンス端子4で、IGBT1のエミッタメインセルに接続されたエミッタ端子での電流が過電流であるか否かを検出するコンパレータ10(検出回路)を開示し、過電流が検出された時、コンパレータ10は、ドライバ回路18(駆動回路)によるIGBT1の駆動を中止することができる。   FIG. 5 of Patent Document 3 shows a sense terminal 4 connected to the emitter current detection cell of the IGBT 1 and a comparator 10 that detects whether or not the current at the emitter terminal connected to the emitter main cell of the IGBT 1 is an overcurrent. (Detection circuit) is disclosed, and when an overcurrent is detected, the comparator 10 can stop driving the IGBT 1 by the driver circuit 18 (drive circuit).

特開平08−019246号公報Japanese Patent Laid-Open No. 08-019246 特表2006−529066号公報JP 2006-529066 Gazette 特開平09−064707号公報Japanese Patent Laid-Open No. 09-064707

特許文献1に開示の並列接続回路(駆動装置)において、IGBT1の主エミッタ端子E1とIGBT2の主エミッタ端子E2との間に寄生抵抗、接触抵抗等の抵抗が存在する場合、コモンモードコイル10,20が磁気飽和をしてしまう。具体的には、主エミッタ端子E1と主エミッタ端子E2との間に抵抗による電圧差(エミッタ側の電位差)が生じる場合、補助エミッタ端子EXと補助エミッタ端子EXとの間に直流電流が流れ、この直流電流によってコモンモードコイル10,20が磁気飽和をしてしまう。   In the parallel connection circuit (driving device) disclosed in Patent Document 1, when a resistance such as a parasitic resistance or a contact resistance exists between the main emitter terminal E1 of the IGBT 1 and the main emitter terminal E2 of the IGBT 2, the common mode coil 10, 20 is magnetically saturated. Specifically, when a voltage difference due to resistance (potential difference on the emitter side) occurs between the main emitter terminal E1 and the main emitter terminal E2, a direct current flows between the auxiliary emitter terminal EX and the auxiliary emitter terminal EX, This direct current causes the common mode coils 10 and 20 to be magnetically saturated.

特許文献2に開示の電子機器(駆動装置)において、特許文献2の図1の点線で示されるような直流電流が特許文献2の図2の3つのIGBTのエミッタ側のコモンモードリジェクションインダクタンスLD1,1,LD1,2,LD1,3に流れても、エミッタ抵抗RE,1,RE,2,RE,3の存在により、直流電流の大きさが減少する。即ち、エミッタ抵抗RE,1,RE,2,RE,3を有する電子機器(駆動装置)内のコモンモードリジェクションインダクタンスLD1,1,LD1,2,LD1,3に流れる直流電流は、エミッタ抵抗RE,1,RE,2,RE,3を有しない場合の直流電流よりも小さい。従って、エミッタ抵抗RE,1,RE,2,RE,3は、コモンモードリジェクションインダクタンスLD1,1,LD1,2,LD1,3の磁気飽和を抑制することができる。 In the electronic device (driving device) disclosed in Patent Document 2, a DC current as indicated by the dotted line in FIG. 1 of Patent Document 2 causes a common mode rejection inductance L on the emitter side of the three IGBTs in FIG. Even if it flows through D1,1 , L D1,2 and L D1,3 , the magnitude of the direct current decreases due to the presence of the emitter resistors R E, 1 , R E, 2 , R E, 3 . That is, the direct current flowing through the common mode rejection inductances L D1,1 , L D1,2 , L D1,3 in the electronic device (drive device) having the emitter resistors R E, 1 , R E, 2 , R E, 3. The current is smaller than the direct current when the emitter resistances R E, 1 , R E, 2 , R E, 3 are not provided. Therefore, the emitter resistors R E, 1 , R E, 2 , R E, 3 can suppress the magnetic saturation of the common mode rejection inductances L D1,1 , L D1,2 , L D1,3 .

ところで、特許文献2の図2の3つのIGBTのうちの例えば1つのIGBTのエミッタ側での電流が過電流であるか否かを検出する場合、特許文献3の図5のセンス端子3のようなセンス端子をその1つのIGBTに設け、センス端子での電流を検出することができる。センス端子での電流は、エミッタ抵抗RE1を流れる電流に影響される。従って、IGBTのエミッタ側での電流が過電流であるか否かを検出する時の検出精度が低下してしまう。 By the way, when detecting whether or not the current on the emitter side of one IGBT among the three IGBTs in FIG. 2 of Patent Document 2 is an overcurrent, the sense terminal 3 in FIG. A sense terminal is provided in the one IGBT, and a current at the sense terminal can be detected. The current at the sense terminal is affected by the current flowing through the emitter resistor R E1 . Therefore, the detection accuracy when detecting whether or not the current on the emitter side of the IGBT is an overcurrent is lowered.

本発明の1つの目的は、並列に接続された複数の半導体スイッチ素子に過電流が流れているか否かを精度良く検出可能な駆動装置等を提供することである。本発明の他の目的は、以下に述べる複数の形態及び好ましい実施形態、並びに添付の図面を参照することによって、当業者に明らかになるであろう。   One object of the present invention is to provide a driving device or the like that can accurately detect whether or not an overcurrent flows through a plurality of semiconductor switching elements connected in parallel. Other objects of the present invention will become apparent to those skilled in the art by reference to the following several and preferred embodiments and the accompanying drawings.

以下に、本発明の概要を容易に理解するために、本発明に従う複数の形態のうちの幾つかの形態を例示する。   Below, in order to understand the outline | summary of this invention easily, some forms of several forms according to this invention are illustrated.

本発明に従う第1の形態は、第1の端子、第2の端子、第3の端子及び第4の端子を有する第1の半導体スイッチ素子と、
前記第1の半導体スイッチ素子の前記第2の端子での電流を表す前記第4の端子での電流を検出するための検出ノードと、
前記第1の半導体素子スイッチと並列に接続される少なくとも1つの半導体スイッチ素子であって、それぞれが第1の端子、第2の端子及び第3の端子を有する少なくとも1つの半導体スイッチ素子と、
第1の駆動ノード及び第2の駆動ノードを有し、前記第1の半導体スイッチ素子及び前記少なくとも1つの半導体スイッチ素子を駆動する駆動回路と、
前記駆動回路の前記第1の駆動ノードと前記第1の半導体スイッチ素子の前記第1の端子との間に設けられる第1の端子側の第1の抵抗と、
前記駆動回路の前記第1の駆動ノードと前記少なくとも1つの半導体スイッチ素子の前記第1の端子との間に設けられる少なくとも1組の抵抗の一方の抵抗及び少なくとも1組のコモンモードフィルタの一方のコモンモードフィルタと、
前記駆動回路の前記第2の駆動ノードと前記少なくとも1つの半導体スイッチ素子の前記第2の端子との間に設けられる前記少なくとも1組の抵抗の他方の抵抗及び前記少なくとも1組のコモンモードフィルタの他方のコモンモードフィルタと、
を備え、
前記第1の抵抗の抵抗値は、前記少なくとも1つの半導体スイッチ素子の何れか1つの半導体スイッチ素子に対応する前記少なくとも1組の抵抗の何れか1組の抵抗の一方の抵抗の抵抗値と前記何れか1組の抵抗の他方の抵抗の抵抗値とを加算した値に等しく、
前記駆動回路の前記第2の駆動ノードは、何れの抵抗も介さず、前記第1の半導体スイッチ素子の前記第2の端子と直接に接続されることを特徴とする並列接続された半導体スイッチ素子の駆動装置に関係する。
According to a first aspect of the present invention, a first semiconductor switch element having a first terminal, a second terminal, a third terminal, and a fourth terminal;
A detection node for detecting a current at the fourth terminal representing a current at the second terminal of the first semiconductor switch element;
At least one semiconductor switch element connected in parallel with the first semiconductor element switch, each having a first terminal, a second terminal and a third terminal;
A drive circuit having a first drive node and a second drive node and driving the first semiconductor switch element and the at least one semiconductor switch element;
A first resistor on a first terminal side provided between the first drive node of the drive circuit and the first terminal of the first semiconductor switch element;
One resistance of at least one set of resistors and one of at least one set of common mode filters provided between the first drive node of the drive circuit and the first terminal of the at least one semiconductor switch element. A common mode filter,
The other resistance of the at least one set of resistors and the at least one set of common mode filters provided between the second drive node of the drive circuit and the second terminal of the at least one semiconductor switch element. The other common mode filter,
With
The resistance value of the first resistor is a resistance value of one of the at least one set of resistors corresponding to any one semiconductor switch element of the at least one semiconductor switch element and the resistance value of the first resistor. It is equal to the sum of the resistance value of the other resistor of any one set of resistors,
The second drive node of the drive circuit is directly connected to the second terminal of the first semiconductor switch element without any resistance, and connected in parallel. Related to the driving device.

駆動回路の第1の駆動ノードと第1の半導体スイッチ素子の第1の端子との間に設けられる第1の端子側の第1の抵抗の抵抗値は、駆動回路の第1の駆動ノードと少なくとも1つの半導体スイッチ素子の第1の端子との間に設けられる第1の端子側の抵抗の抵抗値と等しくなくてもよい。このような場合であっても、各半導体スイッチ素子と駆動回路との間の抵抗値を調整することにより、駆動回路は、すべての半導体スイッチ素子を同時に駆動することができる。この時、第1の半導体素子スイッチ素子と駆動回路との間には、第1の半導体素子スイッチ素子の第1の端子側の第1の抵抗だけを設ける一方、第1の半導体スイッチ素子の第2の端子と駆動回路とを直接に接続し、第1の半導体素子スイッチ素子と駆動回路との間には、第1の半導体スイッチ素子の第2の端子側には何れの抵抗を設けなくてもよい。従って、第1の半導体スイッチ素子の第2の端子での電流を表す第4の端子での電流を検出ノードで検出する場合、その検出精度を高めることができる。   The resistance value of the first resistor on the first terminal side provided between the first drive node of the drive circuit and the first terminal of the first semiconductor switch element is the same as that of the first drive node of the drive circuit. The resistance value of the resistor on the first terminal side provided between the first terminal of at least one semiconductor switch element may not be equal. Even in such a case, the drive circuit can drive all the semiconductor switch elements at the same time by adjusting the resistance value between each semiconductor switch element and the drive circuit. At this time, only the first resistor on the first terminal side of the first semiconductor element switch element is provided between the first semiconductor element switch element and the drive circuit, while the first semiconductor switch element The two terminals and the drive circuit are directly connected, and no resistor is provided between the first semiconductor element switch element and the drive circuit on the second terminal side of the first semiconductor switch element. Also good. Therefore, when the current at the fourth terminal representing the current at the second terminal of the first semiconductor switch element is detected at the detection node, the detection accuracy can be increased.

第1の形態において、前記少なくとも1つの半導体スイッチ素子は、第2の半導体スイッチ素子と、第3の半導体スイッチ素子とを有してもよく、
前記少なくとも1組の抵抗は、前記第2の半導体スイッチ素子に対応する第1の組の抵抗と、前記第3の半導体スイッチ素子に対応する第2の組の抵抗とを有してもよく、
前記少なくとも1組のコモンモードフィルタは、前記第2の半導体スイッチ素子に対応する第1の組のコモンモードフィルタと、前記第3の半導体スイッチ素子に対応する第2の組のコモンモードフィルタとを有してもよく、
前記第1の抵抗の抵抗値は、前記第2の半導体スイッチ素子に対応する前記第1の組の抵抗の一方の抵抗の抵抗値と前記第1の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しくてもよく、
前記第1の抵抗の抵抗値は、前記第3の半導体スイッチ素子に対応する前記2の組の抵抗の一方の抵抗の抵抗値と前記第2の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しくてもよい。
In the first aspect, the at least one semiconductor switch element may include a second semiconductor switch element and a third semiconductor switch element.
The at least one set of resistors may include a first set of resistors corresponding to the second semiconductor switch element and a second set of resistors corresponding to the third semiconductor switch element,
The at least one set of common mode filters includes a first set of common mode filters corresponding to the second semiconductor switch elements, and a second set of common mode filters corresponding to the third semiconductor switch elements. May have,
The resistance value of the first resistor is a resistance value of one resistance of the first set of resistors corresponding to the second semiconductor switch element and a resistance value of the other resistance of the first set of resistors. May be equal to the sum of
The resistance value of the first resistor is a resistance value of one resistance of the two sets of resistors corresponding to the third semiconductor switch element and a resistance value of the other resistance of the second set of resistors. It may be equal to the added value.

このように、第1の半導体スイッチ素子と駆動回路との間の抵抗値、第2の半導体スイッチ素子と駆動回路との間の抵抗値、及び第3の半導体スイッチ素子と駆動回路との間の抵抗値を調整することができる。これにより、駆動回路は、第1の半導体スイッチ素子、第2の半導体スイッチ素子及び第3の半導体スイッチ素子を同時に駆動することができる。   Thus, the resistance value between the first semiconductor switch element and the drive circuit, the resistance value between the second semiconductor switch element and the drive circuit, and between the third semiconductor switch element and the drive circuit The resistance value can be adjusted. Thereby, the drive circuit can drive the first semiconductor switch element, the second semiconductor switch element, and the third semiconductor switch element simultaneously.

当業者は、本発明に従う複数の形態の各々が、本発明の精神を逸脱することなく、変形され得ることを容易に理解できるであろう。   Those skilled in the art will readily understand that each of the forms according to the present invention can be modified without departing from the spirit of the present invention.

本発明に従う並列接続された半導体スイッチ素子の駆動装置の概略構成図を示す。1 shows a schematic configuration diagram of a drive device for semiconductor switch elements connected in parallel according to the present invention. FIG. 図1の駆動装置のゲート配線を示す。2 shows a gate wiring of the driving device of FIG. 図1の駆動装置の副エミッタ配線を示す。2 shows a sub-emitter wiring of the driving device of FIG. 図1の駆動装置の主エミッタ配線を示す。2 shows a main emitter wiring of the driving device of FIG. 図1の駆動装置のコレクタ配線を示す。The collector wiring of the drive device of FIG. 1 is shown. コモンモードフィルタを備えない駆動装置の等価構成図を示す。The equivalent block diagram of the drive device which is not provided with a common mode filter is shown. コモンモードフィルタを備える駆動装置の等価構成図を示す。The equivalent block diagram of a drive device provided with a common mode filter is shown. 検出回路を含む駆動回路の構成例を示す。An example of a structure of a drive circuit including a detection circuit is shown. 図1の駆動装置の変形例を示す。The modification of the drive device of FIG. 1 is shown.

以下に説明する好ましい実施形態は、本発明を容易に理解するために用いられている。従って、当業者は、本発明が、以下に説明される実施形態によって不当に限定されないことを留意すべきである。   The preferred embodiments described below are used to facilitate an understanding of the present invention. Accordingly, those skilled in the art should note that the present invention is not unduly limited by the embodiments described below.

1.駆動装置
1.1.構成
図1は、本発明に従う並列接続された半導体スイッチ素子の駆動装置の概略構成図を示す。図1に示されるように、駆動装置100は、IGBT1と、IGBT1と並列に接続されるIGBT2及びIGBT3を備える。図1の例において、IGBT1は、IGBT(Insulated Gate Bipolar Transistor)を示すが、例えばFET(Field Effect Transistor)等に置き換えてもよく、IGBT1は、半導体スイッチ素子であればよい。IGBT2及びIGBT3も同様である。以下、本明細書において、IGBT1、IGBT2及びIGBT3は、それぞれ第1の半導体スイッチ素子IGBT1、第2の半導体スイッチ素子IGBT2及び第3の半導体スイッチ素子IGBT3と呼ぶ。なお、駆動装置100は、第3の半導体スイッチ素子IGBT3を省略してもよく、他の半導体スイッチ素子を備えてもよい。言い換えれば、並列に接続された半導体スイッチ素子の数は、2以上であればよい。
1. Drive device
1.1. Configuration FIG. 1 shows a schematic configuration diagram of a drive device for semiconductor switch elements connected in parallel according to the present invention. As shown in FIG. 1, the driving apparatus 100 includes an IGBT 1, and an IGBT 2 and an IGBT 3 that are connected in parallel to the IGBT 1. In the example of FIG. 1, the IGBT 1 represents an IGBT (Insulated Gate Bipolar Transistor), but may be replaced with, for example, an FET (Field Effect Transistor) or the like, and the IGBT 1 may be a semiconductor switch element. The same applies to IGBT2 and IGBT3. Hereinafter, in this specification, IGBT1, IGBT2, and IGBT3 are referred to as a first semiconductor switch element IGBT1, a second semiconductor switch element IGBT2, and a third semiconductor switch element IGBT3, respectively. Note that the driving device 100 may omit the third semiconductor switch element IGBT3 or may include other semiconductor switch elements. In other words, the number of semiconductor switch elements connected in parallel may be two or more.

図1の例において、第1の半導体スイッチ素子IGBT1は、ゲート端子G(第1の端子)、エミッタ端子E(第2の端子)及びコレクタ端子C(第3の端子)を有する。第1の半導体スイッチ素子IGBT1は、エミッタセンス端子S(第4の端子)を更に有し、エミッタセンス端子Sでの電流は、エミッタ端子Eでの電流を表し、且つ、エミッタ端子Eでの電流よりも小さい。駆動装置100は、第1の半導体スイッチ素子IGBT1のエミッタ端子E(第2の端子)での電流を表すエミッタセンス端子S(第4の端子)での電流を検出するための検出ノードSOを備えることができる。検出ノードSOは、検出回路(図示せず)に接続することができ、閾値を超える電流(過電流)が検出回路によって検出される時、後述する駆動回路DRは、並列に接続された半導体スイッチ素子IGBT1,IGBT2,IGBT3の駆動を中止することができる。なお、駆動回路DRは、このような検出回路を組み込んでもよく、この場合、検出ノードSOは、駆動回路DRに接続してもよい。   In the example of FIG. 1, the first semiconductor switch element IGBT1 has a gate terminal G (first terminal), an emitter terminal E (second terminal), and a collector terminal C (third terminal). The first semiconductor switch element IGBT1 further has an emitter sense terminal S (fourth terminal), and the current at the emitter sense terminal S represents the current at the emitter terminal E and the current at the emitter terminal E. Smaller than. The driving device 100 includes a detection node SO for detecting a current at an emitter sense terminal S (fourth terminal) that represents a current at an emitter terminal E (second terminal) of the first semiconductor switch element IGBT1. be able to. The detection node SO can be connected to a detection circuit (not shown), and when a current exceeding a threshold value (overcurrent) is detected by the detection circuit, the drive circuit DR described later includes a semiconductor switch connected in parallel. The driving of the elements IGBT1, IGBT2, IGBT3 can be stopped. The drive circuit DR may incorporate such a detection circuit. In this case, the detection node SO may be connected to the drive circuit DR.

第2の半導体スイッチ素子IGBT2も、ゲート端子G(第1の端子)、エミッタ端子E(第2の端子)及びコレクタ端子C(第3の端子)を有し、第3の半導体スイッチ素子IGBT3も、ゲート端子G(第1の端子)、エミッタ端子E(第2の端子)及びコレクタ端子C(第3の端子)を有する。第1の半導体スイッチ素子IGBT1のゲート端子Gは、図1に示されるようなゲート配線(図2も参照)で、第2及び第3の半導体スイッチ素子IGBT2,IGBT3のゲート端子G,Gと接続される。第1の半導体スイッチ素子IGBT1のエミッタ端子Eは、図1に示されるようなエミッタ配線で、第2及び第3の半導体スイッチ素子IGBT2,IGBT3のエミッタ端子E,Eと接続される。   The second semiconductor switch element IGBT2 also has a gate terminal G (first terminal), an emitter terminal E (second terminal), and a collector terminal C (third terminal), and the third semiconductor switch element IGBT3 also A gate terminal G (first terminal), an emitter terminal E (second terminal), and a collector terminal C (third terminal). The gate terminal G of the first semiconductor switch element IGBT1 is connected to the gate terminals G and G of the second and third semiconductor switch elements IGBT2 and IGBT3 by a gate wiring (see also FIG. 2) as shown in FIG. Is done. The emitter terminal E of the first semiconductor switch element IGBT1 is connected to the emitter terminals E and E of the second and third semiconductor switch elements IGBT2 and IGBT3 by an emitter wiring as shown in FIG.

図1の例において、エミッタ配線は、第1の分割ノードND1、第2の分割ノードND2及び第3の分割ノードND3で区別される、駆動回路DR側(左側)の副エミッタ配線(図3も参照)と第2の出力ノードN側(右側)の主エミッタ配線(図4も参照)とを有する。言い換えれば、第1、第2及び第3の半導体スイッチ素子IGBT1,IGBT2,IGBT3のエミッタ端子E,E,Eは、副エミッタ配線で駆動回路DRに接続される一方、第1、第2及び第3の半導体スイッチ素子IGBT1,IGBT2,IGBT3のエミッタ端子E,E,Eは、主エミッタ配線で第2の出力ノードNに接続される。   In the example of FIG. 1, the emitter wiring is distinguished by the first divided node ND1, the second divided node ND2, and the third divided node ND3, and the sub-emitter wiring on the drive circuit DR side (left side) (also shown in FIG. 3). And a main emitter wiring (see also FIG. 4) on the second output node N side (right side). In other words, the emitter terminals E, E, E of the first, second, and third semiconductor switch elements IGBT1, IGBT2, IGBT3 are connected to the drive circuit DR by sub-emitter wiring, while the first, second, and second Emitter terminals E, E, E of the three semiconductor switch elements IGBT1, IGBT2, IGBT3 are connected to the second output node N by main emitter wiring.

また、第1の半導体スイッチ素子IGBT1のコレクタ端子Cは、図1に示されるようなコレクタ配線(図5も参照)で、第2及び第3の半導体スイッチ素子IGBT2,IGBT3のコレクタ端子C,Cと接続される。   The collector terminal C of the first semiconductor switch element IGBT1 is a collector wiring (see also FIG. 5) as shown in FIG. 1, and the collector terminals C and C of the second and third semiconductor switch elements IGBT2 and IGBT3. Connected.

図2は、図1の駆動装置100のゲート配線を示す。図2の例において、ゲート配線は、第1のゲート配線部、第2のゲート配線部及び第3のゲート配線部を有する。第1のゲート配線部は、駆動回路DRの第1の駆動ノードGOと第1の半導体スイッチ素子IGBT1のゲート端子Gとの間に設けられるゲート抵抗RG1を有する。第2のゲート配線部は、第1の駆動ノードGOと第2の半導体スイッチ素子IGBT2のゲート端子Gとの間に設けられるゲート抵抗RG2及びコモンモードコイルLG2を有する。第3のゲート配線部は、第1の駆動ノードGOと第3の半導体スイッチ素子IGBT3のゲート端子Gとの間に設けられるゲート抵抗RG3及びコモンモードコイルLG3を有する。第1のゲート配線部、第2のゲート配線部及び第3のゲート配線部の共通部分には、共通のゲート抵抗RGCが設けられているが、共通のゲート抵抗RGCを省略してもよい。   FIG. 2 shows the gate wiring of the driving device 100 of FIG. In the example of FIG. 2, the gate wiring has a first gate wiring portion, a second gate wiring portion, and a third gate wiring portion. The first gate wiring portion has a gate resistor RG1 provided between the first drive node GO of the drive circuit DR and the gate terminal G of the first semiconductor switch element IGBT1. The second gate wiring portion includes a gate resistor RG2 and a common mode coil LG2 provided between the first drive node GO and the gate terminal G of the second semiconductor switch element IGBT2. The third gate wiring portion includes a gate resistor RG3 and a common mode coil LG3 provided between the first drive node GO and the gate terminal G of the third semiconductor switch element IGBT3. A common gate resistance RGC is provided in a common portion of the first gate wiring portion, the second gate wiring portion, and the third gate wiring portion, but the common gate resistance RGC may be omitted.

図2の例又は図1の例において、ゲート抵抗RG2及びゲート抵抗RG3は、第1の駆動ノードGO側に配置され、コモンモードコイルLG2及びコモンモードコイルLG3は、ゲート端子G側に配置されている。しかしながら、ゲート抵抗RG2及びゲート抵抗RG3は、ゲート端子G側に配置されてもよく、コモンモードコイルLG2及びコモンモードコイルLG3は、第1の駆動ノードGO側に配置されてもよい。例えば、ゲート抵抗RG2の一端は、第2の半導体スイッチ素子IGBT2のゲートGに接続されてもよく、ゲート抵抗RG2の他端は、コモンモードコイルLG2の一端に接続されてもよく、コモンモードコイルLG2の他端は、共通のゲート抵抗RGCを介して第1の駆動ノードGOに接続されてもよい。   In the example of FIG. 2 or the example of FIG. 1, the gate resistor RG2 and the gate resistor RG3 are arranged on the first drive node GO side, and the common mode coil LG2 and the common mode coil LG3 are arranged on the gate terminal G side. Yes. However, the gate resistor RG2 and the gate resistor RG3 may be disposed on the gate terminal G side, and the common mode coil LG2 and the common mode coil LG3 may be disposed on the first drive node GO side. For example, one end of the gate resistor RG2 may be connected to the gate G of the second semiconductor switch element IGBT2, and the other end of the gate resistor RG2 may be connected to one end of the common mode coil LG2. The other end of LG2 may be connected to the first drive node GO via a common gate resistance RGC.

図3は、図1の駆動装置100の副エミッタ配線を示す。図2の例において、副エミッタ配線は、第1の副エミッタ配線部、第2の副エミッタ配線部及び第3の副エミッタ配線部を有する。第1の副エミッタ配線部は、エミッタ抵抗を有しない。即ち、駆動回路DRの第2の駆動ノードEOと第1の半導体スイッチ素子IGBT1のエミッタ端子E(第1の分割ノードND1)との間に何れのエミッタ抵抗も設けられていない。第2の副エミッタ配線部は、第2の駆動ノードEOと第2の半導体スイッチ素子IGBT2のエミッタ端子E(第2の分割ノードND2)との間に設けられるエミッタ抵抗RE2及びコモンモードコイルLE2を有する。第3の副エミッタ配線部は、第2の駆動ノードEOと第3の半導体スイッチ素子IGBT3のエミッタ端子E(第3の分割ノードND3)との間に設けられるエミッタ抵抗RE3及びコモンモードコイルLE3を有する。   FIG. 3 shows the sub-emitter wiring of the driving device 100 of FIG. In the example of FIG. 2, the sub-emitter wiring includes a first sub-emitter wiring portion, a second sub-emitter wiring portion, and a third sub-emitter wiring portion. The first sub-emitter wiring portion has no emitter resistance. That is, no emitter resistance is provided between the second drive node EO of the drive circuit DR and the emitter terminal E (first divided node ND1) of the first semiconductor switch element IGBT1. The second sub-emitter wiring portion includes an emitter resistor RE2 and a common mode coil LE2 provided between the second drive node EO and the emitter terminal E (second divided node ND2) of the second semiconductor switch element IGBT2. Have. The third sub-emitter wiring portion includes an emitter resistor RE3 and a common mode coil LE3 provided between the second drive node EO and the emitter terminal E (third divided node ND3) of the third semiconductor switch element IGBT3. Have.

図3の例又は図1の例において、エミッタ抵抗RE2及びエミッタ抵抗RE3は、第2の駆動ノードEO側に配置され、コモンモードコイルLE2及びコモンモードコイルLE3は、エミッタ端子E側に配置されている。しかしながら、エミッタ抵抗RE2及びエミッタ抵抗RE3は、ゲート端子E側に配置されてもよく、コモンモードコイルLE2及びコモンモードコイルLE3は、第2の駆動ノードEO側に配置されてもよい。例えば、エミッタ抵抗RE2の一端は、第2の半導体スイッチ素子IGBT2のエミッタEに接続されてもよく、エミッタ抵抗RG2の他端は、コモンモードコイルLE2の一端に接続されてもよく、コモンモードコイルLG2の他端は、第2の駆動ノードEOに接続されてもよい。   In the example of FIG. 3 or FIG. 1, the emitter resistor RE2 and the emitter resistor RE3 are arranged on the second drive node EO side, and the common mode coil LE2 and the common mode coil LE3 are arranged on the emitter terminal E side. Yes. However, the emitter resistor RE2 and the emitter resistor RE3 may be disposed on the gate terminal E side, and the common mode coil LE2 and the common mode coil LE3 may be disposed on the second drive node EO side. For example, one end of the emitter resistor RE2 may be connected to the emitter E of the second semiconductor switch element IGBT2, and the other end of the emitter resistor RG2 may be connected to one end of the common mode coil LE2. The other end of LG2 may be connected to the second drive node EO.

なお、コモンモードコイルLE2及びコモンモードコイルLE3に流れる直流電流は、半導体スイッチ素子IGBT1,IGBT2,IGBT3のエミッタE,E,E間に生じる電位差によって発生するが、エミッタ抵抗RE2及びエミッタ抵抗RE3は、コモンモードコイルLE2及びコモンモードコイルLE3の磁気飽和を抑制することができる。   The direct current flowing through the common mode coil LE2 and the common mode coil LE3 is generated by a potential difference generated between the emitters E, E, E of the semiconductor switch elements IGBT1, IGBT2, IGBT3. The emitter resistor RE2 and the emitter resistor RE3 are Magnetic saturation of the common mode coil LE2 and the common mode coil LE3 can be suppressed.

図4は、図1の駆動装置100の主エミッタ配線を示す。図4の例において、主エミッタ配線は、第1の主エミッタ配線部、第2の主エミッタ配線部及び第3の主エミッタ配線部を有する。第1の主エミッタ配線部は、第1の半導体スイッチ素子IGBT1のエミッタ端子E(第1の分割ノードND1)と第2の半導体スイッチ素子IGBT2のエミッタ端子E(第2の分割ノードND2)との間に設けられる寄生抵抗等の配線抵抗RN1を有する。第2の主エミッタ配線部は、第2の半導体スイッチ素子IGBT2のエミッタ端子E(第2の分割ノードND2)と第3の半導体スイッチ素子IGBT3のエミッタ端子E(第3の分割ノードND3)との間に設けられる寄生抵抗等の配線抵抗RN2を有する。第3の主エミッタ配線部は、第3の半導体スイッチ素子IGBT3のエミッタ端子E(第3の分割ノードND3)と第2の出力ノードNとの間に設けられる寄生抵抗等の配線抵抗RN3を有する。主エミッタ配線は、出力ライン、バスライン等と呼んでもよく、主エミッタ配線が長くなると、配線抵抗RN1,RN2,RN3を有する。主エミッタ配線は、図4の例に限定されず、例えばY結線型の配線でもよく、配線抵抗RN1,RN2,RN3は、分割ノードND1,分割ノードND2,分割ノードND3の直近に付く寄生抵抗を含んでもよい。   FIG. 4 shows the main emitter wiring of the driving device 100 of FIG. In the example of FIG. 4, the main emitter wiring has a first main emitter wiring portion, a second main emitter wiring portion, and a third main emitter wiring portion. The first main emitter wiring portion includes an emitter terminal E (first divided node ND1) of the first semiconductor switch element IGBT1 and an emitter terminal E (second divided node ND2) of the second semiconductor switch element IGBT2. It has a wiring resistance RN1 such as a parasitic resistance provided therebetween. The second main emitter wiring portion includes an emitter terminal E (second divided node ND2) of the second semiconductor switch element IGBT2 and an emitter terminal E (third divided node ND3) of the third semiconductor switch element IGBT3. It has a wiring resistance RN2 such as a parasitic resistance provided therebetween. The third main emitter wiring portion has a wiring resistance RN3 such as a parasitic resistance provided between the emitter terminal E (third divided node ND3) of the third semiconductor switch element IGBT3 and the second output node N. . The main emitter wiring may be called an output line, a bus line, or the like. When the main emitter wiring becomes long, it has wiring resistances RN1, RN2, and RN3. The main emitter wiring is not limited to the example of FIG. 4 and may be, for example, a Y-connection type wiring. The wiring resistances RN1, RN2, and RN3 have parasitic resistances that come close to the divided nodes ND1, ND2, and ND3. May be included.

図5は、図1の駆動装置100のコレクタ配線を示す。図5の例において、コレクタ配線は、第1のコレクタ配線部、第2のコレクタ配線部及び第3のコレクタ配線部を有する。第1のコレクタ配線部は、第1の出力ノードPと第1の半導体スイッチ素子IGBT1のコレクタ端子Cとの間に設けられる寄生抵抗等の配線抵抗RP1を有する。第2のコレクタ配線部は、第1の半導体スイッチ素子IGBT1のコレクタ端子Cと第2の半導体スイッチ素子IGBT2のコレクタ端子Cとの間に設けられる寄生抵抗等の配線抵抗RP2を有する。第3のコレクタ配線部は、第2の半導体スイッチ素子IGBT2のコレクタ端子Cと第3の半導体スイッチ素子IGBT3のコレクタ端子Cとの間に設けられる寄生抵抗等の配線抵抗RP3を有する。コレクタ配線は、出力ライン、バスライン等と呼んでもよく、コレクタ配線が長くなると、配線抵抗RP1,RP2,RP3を有する。コレクタ配線は、図5の例に限定されず、例えばY結線型の配線でもよい。   FIG. 5 shows the collector wiring of the driving device 100 of FIG. In the example of FIG. 5, the collector wiring includes a first collector wiring portion, a second collector wiring portion, and a third collector wiring portion. The first collector wiring portion has a wiring resistance RP1 such as a parasitic resistance provided between the first output node P and the collector terminal C of the first semiconductor switch element IGBT1. The second collector wiring portion has a wiring resistance RP2 such as a parasitic resistance provided between the collector terminal C of the first semiconductor switch element IGBT1 and the collector terminal C of the second semiconductor switch element IGBT2. The third collector wiring portion has a wiring resistance RP3 such as a parasitic resistance provided between the collector terminal C of the second semiconductor switch element IGBT2 and the collector terminal C of the third semiconductor switch element IGBT3. The collector wiring may be called an output line, a bus line, or the like. When the collector wiring becomes longer, it has wiring resistances RP1, RP2, and RP3. The collector wiring is not limited to the example of FIG. 5, and may be, for example, a Y-connection wiring.

図1の例において、駆動装置100は、並列に接続された半導体スイッチ素子IGBT1,IGBT2,IGBT3を駆動する駆動回路DRを備える。駆動回路DRは、第1の駆動ノードGO及び第2の駆動ノードEOを有する。駆動回路DRは、第1の駆動ノードGOと第2の駆動ノードEOとの間に所定の電圧を生成し、所定の電圧は、ゲート配線の抵抗及び副エミッタ配線の抵抗並びに2組のコモンモードコイルを介して、各半導体スイッチ素子IGBT1,IGBT2,IGBT3のゲート端子Gとエミッタ端子Eとの間の電圧(ゲート電圧)に反映される。所定の電圧がどのようにゲート電圧に反映されるかについては「1.3.ゲート電圧」で後述する。   In the example of FIG. 1, the drive device 100 includes a drive circuit DR that drives semiconductor switch elements IGBT1, IGBT2, and IGBT3 connected in parallel. The drive circuit DR has a first drive node GO and a second drive node EO. The drive circuit DR generates a predetermined voltage between the first drive node GO and the second drive node EO, and the predetermined voltage includes the resistance of the gate wiring and the resistance of the sub-emitter wiring and two sets of common modes. The voltage is reflected on the voltage (gate voltage) between the gate terminal G and the emitter terminal E of each semiconductor switch element IGBT1, IGBT2, IGBT3 via the coil. How the predetermined voltage is reflected in the gate voltage will be described later in “1.3. Gate voltage”.

図1の例において、第1の半導体スイッチ素子IGBT1と駆動回路DRとの間の配線(共通部分を除く第1のゲート配線部及び第1の副エミッタ配線部)の抵抗値は、ゲート抵抗RG1の抵抗値(共通部分を考慮する場合、共通のゲート抵抗RGCの抵抗値とゲート抵抗RG1の抵抗値とを加算した値)で表すことができる。ここで、第1のゲート配線部の配線抵抗及び第1の副エミッタ配線部の配線抵抗は、無視できる程に小さいと仮定する。言い換えれば、これらの配線抵抗が無視できない場合、ゲート抵抗RG1の抵抗値は、これらの配線抵抗を含んだ値で定義することができる。   In the example of FIG. 1, the resistance value of the wiring (the first gate wiring portion and the first sub-emitter wiring portion excluding the common portion) between the first semiconductor switch element IGBT1 and the drive circuit DR is the gate resistance RG1. (When a common part is considered, the resistance value of the common gate resistor RGC and the resistance value of the gate resistor RG1 are added). Here, it is assumed that the wiring resistance of the first gate wiring portion and the wiring resistance of the first sub-emitter wiring portion are negligibly small. In other words, when these wiring resistances cannot be ignored, the resistance value of the gate resistance RG1 can be defined by a value including these wiring resistances.

第2の半導体スイッチ素子IGBT2と駆動回路DRとの間の配線(共通部分を除く第2のゲート配線部及び第2の副エミッタ配線部)の抵抗値は、ゲート抵抗RG2(1組の抵抗値の抵抗値の一方)の抵抗値(共通部分を考慮する場合、共通のゲート抵抗RGCの抵抗値とゲート抵抗RG2の抵抗値とを加算した値)とエミッタ抵抗RE2の抵抗値(1組の抵抗値の抵抗値の他方)とを加算した値で表すことができる。ここで、第2のゲート配線部の配線抵抗及び第2の副エミッタ配線部の配線抵抗は、無視できる程に小さいと仮定する。また、コモンモードコイルLG2の内部抵抗及びコモンモードコイルLE2の内部抵抗は、無視できる程に小さいと仮定する。言い換えれば、これらの配線抵抗及び内部抵抗が無視できない場合、ゲート抵抗RG2の抵抗値及びエミッタ抵抗RE2の抵抗値は、これらの配線抵抗及び内部抵抗を含んだ値で定義することができる。   The resistance value of the wiring (the second gate wiring portion and the second sub-emitter wiring portion excluding the common portion) between the second semiconductor switch element IGBT2 and the drive circuit DR is the gate resistance RG2 (one set of resistance values). Resistance value (one of the resistance values of the first and second resistance values) (when the common part is considered, the resistance value of the common gate resistance RGC and the resistance value of the gate resistance RG2) and the resistance value of the emitter resistance RE2 (one set of resistances) It can be expressed by a value obtained by adding the other resistance value). Here, it is assumed that the wiring resistance of the second gate wiring portion and the wiring resistance of the second sub-emitter wiring portion are negligibly small. Further, it is assumed that the internal resistance of the common mode coil LG2 and the internal resistance of the common mode coil LE2 are small enough to be ignored. In other words, when these wiring resistance and internal resistance cannot be ignored, the resistance value of the gate resistance RG2 and the resistance value of the emitter resistance RE2 can be defined by values including these wiring resistance and internal resistance.

第3の半導体スイッチ素子IGBT3と駆動回路DRとの間の配線(共通部分を除く第3のゲート配線部及び第3の副エミッタ配線部)の抵抗値は、ゲート抵抗RG3(1組の抵抗値の抵抗値の一方)の抵抗値(共通部分を考慮する場合、共通のゲート抵抗RGCの抵抗値とゲート抵抗RG3の抵抗値とを加算した値)とエミッタ抵抗RE3の抵抗値(1組の抵抗値の抵抗値の他方)とを加算した値で表すことができる。ここで、第3のゲート配線部の配線抵抗及び第3の副エミッタ配線部の配線抵抗は、無視できる程に小さいと仮定する。また、コモンモードコイルLG3の内部抵抗及びコモンモードコイルLE3の内部抵抗は、無視できる程に小さいと仮定する。言い換えれば、これらの配線抵抗及び内部抵抗が無視できない場合、ゲート抵抗RG3の抵抗値及びエミッタ抵抗RE3の抵抗値は、これらの配線抵抗及び内部抵抗を含んだ値で定義することができる。   The resistance value of the wiring (the third gate wiring portion and the third sub-emitter wiring portion excluding the common portion) between the third semiconductor switch element IGBT3 and the drive circuit DR is the gate resistance RG3 (one set of resistance values). Resistance value (one of the resistance values of the first and second resistance values) (when the common part is considered, the resistance value of the common gate resistance RGC and the resistance value of the gate resistance RG3) and the resistance value of the emitter resistance RE3 (one set of resistances) It can be expressed by a value obtained by adding the other resistance value). Here, it is assumed that the wiring resistance of the third gate wiring portion and the wiring resistance of the third sub-emitter wiring portion are small enough to be ignored. Further, it is assumed that the internal resistance of the common mode coil LG3 and the internal resistance of the common mode coil LE3 are small enough to be ignored. In other words, when these wiring resistance and internal resistance cannot be ignored, the resistance value of the gate resistance RG3 and the resistance value of the emitter resistance RE3 can be defined by values including these wiring resistance and internal resistance.

図1の例において、第1の半導体スイッチ素子IGBT1と駆動回路DRとの間の配線の抵抗値(RG1)は、第2の半導体スイッチ素子IGBT2と駆動回路DRとの間の配線の抵抗値(RG2+RE2)に等しい。また、第1の半導体スイッチ素子IGBT1と駆動回路DRとの間の配線の抵抗値(RG1)は、第3の半導体スイッチ素子IGBT3と駆動回路DRとの間の配線の抵抗値(RG3+RE3)にも等しい。このように、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3の各々と駆動回路DRとの間の配線の抵抗値は、同一の値に設定されている。   In the example of FIG. 1, the resistance value (RG1) of the wiring between the first semiconductor switch element IGBT1 and the drive circuit DR is the resistance value of the wiring between the second semiconductor switch element IGBT2 and the drive circuit DR ( Equal to RG2 + RE2). In addition, the resistance value (RG1) of the wiring between the first semiconductor switch element IGBT1 and the drive circuit DR is also the resistance value (RG3 + RE3) of the wiring between the third semiconductor switch element IGBT3 and the drive circuit DR. equal. Thus, the resistance value of the wiring between each of the semiconductor switch elements IGBT1, IGBT2, and IGBT3 and the drive circuit DR is set to the same value.

共通部分を考慮する場合、図1の例において、第1の半導体スイッチ素子IGBT1と駆動回路DRとの間の配線の抵抗値(RG1+RGC)は、第2の半導体スイッチ素子IGBT2と駆動回路DRとの間の配線の抵抗値(RG2+RGC+RE2)に等しい。また、第1の半導体スイッチ素子IGBT1と駆動回路DRとの間の配線の抵抗値(RG1+RGC)は、第3の半導体スイッチ素子IGBT3と駆動回路DRとの間の配線の抵抗値(RG3+RGC+RE3)にも等しい。共通部分を考慮しても、或いは考慮しなくても、RG1=RG2+RE2=RG3+RE3を満たすように、抵抗値が設定されている。   When considering the common portion, in the example of FIG. 1, the resistance value (RG1 + RGC) of the wiring between the first semiconductor switch element IGBT1 and the drive circuit DR is the same as the second semiconductor switch element IGBT2 and the drive circuit DR. It is equal to the resistance value (RG2 + RGC + RE2) of the wiring between them. Further, the resistance value (RG1 + RGC) of the wiring between the first semiconductor switch element IGBT1 and the drive circuit DR is also the resistance value (RG3 + RGC + RE3) of the wiring between the third semiconductor switch element IGBT3 and the drive circuit DR. equal. The resistance value is set so as to satisfy RG1 = RG2 + RE2 = RG3 + RE3 with or without considering the common part.

1.2.コモンモードフィルタ
図6は、コモンモードフィルタを備えない駆動装置の等価構成図を示す。先ず、図1の駆動装置100がコモンモードコイルLE2,LE3,LG2,LG3等のコモンモードフィルタを備えない時の動作について説明し、その後、コモンモードフィルタの役割について説明する。図6の例において、第1の駆動ノードGOと第2の駆動ノードEOとの間の電圧は、例えば0[V]から15[V]に変化することを仮定する。即ち、第1の駆動ノードGOと第2の駆動ノードEOとの間には15[V]の振幅を有するパルス信号が印加されていることを仮定する。第1の駆動ノードGOと第2の駆動ノードEOとの間の電圧が例えば0[V]から15[V]に変化することで、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3がオフ状態からオン状態に切り替わることを仮定する。この時、各半導体スイッチ素子IGBT1,IGBT2,IGBT3は、図6で示されるような等価コンデンサで表すことができる。
1.2. Common Mode Filter FIG. 6 shows an equivalent configuration diagram of a drive device that does not include a common mode filter. First, the operation when the driving apparatus 100 of FIG. 1 does not include common mode filters such as the common mode coils LE2, LE3, LG2, and LG3 will be described, and then the role of the common mode filter will be described. In the example of FIG. 6, it is assumed that the voltage between the first drive node GO and the second drive node EO changes, for example, from 0 [V] to 15 [V]. That is, it is assumed that a pulse signal having an amplitude of 15 [V] is applied between the first drive node GO and the second drive node EO. When the voltage between the first drive node GO and the second drive node EO changes from, for example, 0 [V] to 15 [V], all the semiconductor switch elements IGBT1, IGBT2, and IGBT3 are turned on from the off state. Assume that the state is switched. At this time, each semiconductor switch element IGBT1, IGBT2, IGBT3 can be represented by an equivalent capacitor as shown in FIG.

図6の例において、ゲート抵抗RG1は、例えば18[Ω]の抵抗値を有することを仮定し、ゲート抵抗RG2は、例えば10[Ω]の抵抗値を有することを仮定し、ゲート抵抗RG3は、例えば10[Ω]の抵抗値を有することを仮定し、ゲート抵抗RGCは、例えば5[Ω]の抵抗値を有することを仮定する。また、エミッタ抵抗RE2は、例えば8[Ω]の抵抗値を有することを仮定し、エミッタ抵抗RE3は、例えば8[Ω]の抵抗値を有することを仮定する。このように、ゲート抵抗RG2,RG3の各抵抗値(10[Ω])は、ゲート抵抗RG1の抵抗値(18[Ω])よりも小さい。従って、半導体スイッチ素子IGBT2,3の各ゲート電流(例えば0.5[A])は、第1の半導体スイッチ素子IGBT1のゲート電流(例えば0.28[A])よりも大きい。エミッタ側では、第1の副エミッタ配線部(第2の駆動ノードEOと第1の半導体スイッチ素子IGBT1のエミッタ端子との間の配線)の抵抗がゼロなので、すべてのゲート電流(例えば1.28[A]=0.28+0.5+0.5[A])が第1の半導体スイッチ素子IGBT1のエミッタ側に抜ける。この結果、各半導体スイッチ素子IGBT1,IGBT2,IGBT3に関して、ゲート端子とエミッタ端子との間の電圧(ゲート電圧)が同一の値に設定されず、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3が同時にオンされない。   In the example of FIG. 6, it is assumed that the gate resistor RG1 has a resistance value of, for example, 18 [Ω], the gate resistor RG2 has a resistance value of, for example, 10 [Ω], and the gate resistor RG3 is For example, it is assumed that the resistance value is 10 [Ω], and the gate resistance RGC is assumed to have a resistance value of 5 [Ω], for example. Further, it is assumed that the emitter resistor RE2 has a resistance value of, for example, 8 [Ω], and the emitter resistor RE3 has a resistance value of, for example, 8 [Ω]. Thus, each resistance value (10 [Ω]) of the gate resistances RG2 and RG3 is smaller than the resistance value (18 [Ω]) of the gate resistance RG1. Therefore, each gate current (for example, 0.5 [A]) of the semiconductor switch elements IGBT2, 3 is larger than the gate current (for example, 0.28 [A]) of the first semiconductor switch element IGBT1. On the emitter side, since the resistance of the first sub-emitter wiring portion (wiring between the second drive node EO and the emitter terminal of the first semiconductor switch element IGBT1) is zero, all the gate currents (for example, 1.28) [A] = 0.28 + 0.5 + 0.5 [A]) is released to the emitter side of the first semiconductor switch element IGBT1. As a result, with respect to each semiconductor switch element IGBT1, IGBT2, IGBT3, the voltage between the gate terminal and the emitter terminal (gate voltage) is not set to the same value, and all the semiconductor switch elements IGBT1, IGBT2, IGBT3 are simultaneously turned on. Not.

これに対し、図1に示されように、駆動装置100がコモンモードコイルLE2,LE3,LG2,LG3等のコモンモードフィルタを備える時、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3が同時にオンされる。以下、例えばコモンモードコイルLG2及びコモンモードコイルLE2からなる1組のコモンモードコイルについて説明する。図1の例において、例えばコモンモードコイルLG2(1組のコモンモードコイルの一方のコモンモードコイル)の両端に例えば2[V]の電位差があることを仮定する。この時、コモンモードコイルLE2(1組のコモンモードコイルの他方のコモンモードコイル)の両端にも例えば2[V]の電位差が生じる。   On the other hand, as shown in FIG. 1, when the driving apparatus 100 includes common mode filters such as common mode coils LE2, LE3, LG2, and LG3, all the semiconductor switch elements IGBT1, IGBT2, and IGBT3 are simultaneously turned on. . Hereinafter, a set of common mode coils including, for example, the common mode coil LG2 and the common mode coil LE2 will be described. In the example of FIG. 1, it is assumed that there is a potential difference of, for example, 2 [V] at both ends of the common mode coil LG2 (one common mode coil of a set of common mode coils). At this time, a potential difference of, for example, 2 [V] is also generated at both ends of the common mode coil LE2 (the other common mode coil of the set of common mode coils).

このように、一方のコモンモードコイルの両端に発生する電位差は、他方のコモンモードコイルの両端に発生する電位差と等しい。1つのコモンモードコイルの両端に発生する電位差(例えば2[V])は、コモンモード電流×コモンモードインピーダンスで表される。ここで、コモンモード電流は、第1の駆動ノードGOから第2の半導体スイッチ素子IGBT2のゲート端子に向かうコモンモードコイルLG2を流れる電流と、第2の半導体スイッチ素子IGBT2のエミッタ端子から第2の駆動ノードEOに向かうコモンモードコイルLE2を流れる電流との差である。また、コモンモードインピーダンスは、コモンモードコイルLG2及びコモンモードコイルLE2の相互インダクタンスに基づく値であり、コモンモードコイルLG2の自己インダクタンスは、コモンモードコイルLE2の自己インダクタンスと等しい。なお、コモンモード電流がゼロである場合、コモンモードコイルLG2及びコモンモードコイルLE2は、互いに磁束を打ち消しあい、1つのコモンモードコイルの両端に発生する電位差もゼロになる。   Thus, the potential difference generated at both ends of one common mode coil is equal to the potential difference generated at both ends of the other common mode coil. A potential difference (for example, 2 [V]) generated at both ends of one common mode coil is represented by common mode current × common mode impedance. Here, the common mode current includes a current flowing through the common mode coil LG2 from the first drive node GO toward the gate terminal of the second semiconductor switch element IGBT2, and a second current from the emitter terminal of the second semiconductor switch element IGBT2. This is the difference from the current flowing through the common mode coil LE2 toward the drive node EO. The common mode impedance is a value based on the mutual inductance of the common mode coil LG2 and the common mode coil LE2, and the self inductance of the common mode coil LG2 is equal to the self inductance of the common mode coil LE2. When the common mode current is zero, the common mode coil LG2 and the common mode coil LE2 cancel each other out of the magnetic flux, and the potential difference generated at both ends of one common mode coil becomes zero.

1.3.ゲート電圧
図7は、コモンモードフィルタを備える駆動装置の等価構成図を示す。図1の駆動装置100がコモンモードコイルLE2,LE3,LG2,LG3等のコモンモードフィルタを備える時の動作について説明する。上述したようなコモンモードフィルタの特性により、図7の例において、1つのコモンモードコイルの両端に発生する電位差は、例えば2[V]であることを仮定する。コモンモードインピーダンスが1000[Ω]である場合、1つのコモンモードコイルを流れる電流は2[mA]である。コモンモードフィルタの存在により、ゲート抵抗RG2,RG3の各抵抗値(10[Ω])がゲート抵抗RG1の抵抗値(18[Ω])よりも小さい場合であっても、半導体スイッチ素子IGBT2,3の各ゲート電圧は、第1の半導体スイッチ素子IGBT1のゲート電圧と等しい。従って、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3が同時にオンされる。なお、図7の例において、第1の駆動ノードGOと第2の駆動ノードEOとの間の電圧が例えば15[V](第1の駆動ノードGOの電圧=15[V],第2の駆動ノードEOの電圧=0[V])から0[V](第1の駆動ノードGOの電圧=0[V],第2の駆動ノードEOの電圧=0[V])に変化する場合、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3が同時にオフされる。
1.3. Gate Voltage FIG. 7 shows an equivalent configuration diagram of a driving device including a common mode filter. The operation when the driving apparatus 100 of FIG. 1 includes common mode filters such as the common mode coils LE2, LE3, LG2, and LG3 will be described. Due to the characteristics of the common mode filter as described above, in the example of FIG. 7, it is assumed that the potential difference generated at both ends of one common mode coil is, for example, 2 [V]. When the common mode impedance is 1000 [Ω], the current flowing through one common mode coil is 2 [mA]. Even if each resistance value (10 [Ω]) of the gate resistors RG2 and RG3 is smaller than the resistance value (18 [Ω]) of the gate resistor RG1 due to the presence of the common mode filter, the semiconductor switch elements IGBT2, 3 Are equal to the gate voltage of the first semiconductor switch element IGBT1. Accordingly, all the semiconductor switch elements IGBT1, IGBT2, and IGBT3 are turned on simultaneously. In the example of FIG. 7, the voltage between the first drive node GO and the second drive node EO is, for example, 15 [V] (the voltage of the first drive node GO = 15 [V], When the voltage of the drive node EO = 0 [V]) changes to 0 [V] (the voltage of the first drive node GO = 0 [V], the voltage of the second drive node EO = 0 [V]), All the semiconductor switch elements IGBT1, IGBT2, and IGBT3 are simultaneously turned off.

このように、各半導体スイッチ素子IGBT1,IGBT2,IGBT3と駆動回路DRとの間の抵抗値を調整することにより、駆動回路DRは、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3を同時に駆動することができる。この時、図1に示すように、第1の半導体素子スイッチ素子IGBT1と駆動回路DRとの間には、第1の半導体スイッチ素子IGBT1のエミッタ端子E側には何れの抵抗を設けられていない。従って、第1の半導体スイッチ素子IGBT1のエミッタ端子Eでの電流を表すエミッタセンス端子Sでの電流を検出ノードSOで検出する場合、その検出精度を高めることができる。   In this way, by adjusting the resistance value between the semiconductor switch elements IGBT1, IGBT2, IGBT3 and the drive circuit DR, the drive circuit DR can drive all the semiconductor switch elements IGBT1, IGBT2, IGBT3 simultaneously. it can. At this time, as shown in FIG. 1, no resistor is provided between the first semiconductor element switch element IGBT1 and the drive circuit DR on the emitter terminal E side of the first semiconductor switch element IGBT1. . Therefore, when the current at the emitter sense terminal S representing the current at the emitter terminal E of the first semiconductor switch element IGBT1 is detected by the detection node SO, the detection accuracy can be improved.

2.駆動回路
図8は、検出回路を含む駆動回路の構成例を示す。図8の例において、駆動回路DRは、例えば特許文献3の図5で示されるような検出回路を含むが、検出回路は、駆動回路DRの外部に設けられてもよい。図8の例において、検出回路は、比較器CM、センス抵抗RS及び基準電圧VRによって構成される。駆動回路DRのトランジスタT1,T2(駆動部)は、電源電位VDD(第1の電源電位)及び接地電位GND(第2の電源電位)で動作し、例えば15[V]の振幅を有するパルス信号を第1の駆動ノードGOと第2の駆動ノードEOとの間に出力する。駆動回路DRのゲート制御回路GCは、入力ノードINからの入力信号(パルス信号)を入力し、比較器CMからの中止信号(遮断信号)を受け取らない限り、トランジスタT1,T2を動作させる。
2. Driving circuit 8 show an example of the construction of the drive circuit including a detection circuit. In the example of FIG. 8, the drive circuit DR includes a detection circuit as shown in FIG. 5 of Patent Document 3, for example, but the detection circuit may be provided outside the drive circuit DR. In the example of FIG. 8, the detection circuit includes a comparator CM, a sense resistor RS, and a reference voltage VR. The transistors T1 and T2 (drive unit) of the drive circuit DR operate with the power supply potential VDD (first power supply potential) and the ground potential GND (second power supply potential), and for example, a pulse signal having an amplitude of 15 [V]. Is output between the first drive node GO and the second drive node EO. The gate control circuit GC of the drive circuit DR inputs the input signal (pulse signal) from the input node IN, and operates the transistors T1 and T2 unless receiving the stop signal (cut-off signal) from the comparator CM.

図1に示すように、第1の半導体素子スイッチ素子IGBT1のエミッタ端子Eと駆動回路DRの第2の駆動ノードEOとの間には、何れの抵抗を設けられていないので、エミッタ端子Eの電位は、第2の駆動ノードEOの電位と等しい。図8の例において、第2の駆動ノードEOの電位(従って、エミッタ端子Eの電位)は、接地電位GNDと等しく、比較器CMは、接地電位GNDを基準とする基準電圧VRで、第1の半導体スイッチ素子IGBT1のエミッタ端子Eでの電流を表すエミッタセンス端子Sでの電流を検出する。この場合、基準電圧VRは、第1の半導体スイッチ素子IGBT1のエミッタE側から見ると、設計通りの値となり、比較器CMは、設計通りの過電流を検出した時に、中止信号(遮断信号)をゲート制御回路GCに送ることができる。このように、過電流の検出精度を高めることができる。言い換えれば、第1の半導体素子スイッチ素子IGBT1のエミッタ端子Eと駆動回路DRの第2の駆動ノードEOとの間に抵抗が設けられている場合、その抵抗に起因して、比較器CMは、設計とは異なる電流を過電流として誤って検出してしまうことがある。   As shown in FIG. 1, since no resistor is provided between the emitter terminal E of the first semiconductor element switch element IGBT1 and the second drive node EO of the drive circuit DR, The potential is equal to the potential of the second drive node EO. In the example of FIG. 8, the potential of the second drive node EO (and hence the potential of the emitter terminal E) is equal to the ground potential GND, and the comparator CM is the first reference voltage VR with respect to the ground potential GND. The current at the emitter sense terminal S representing the current at the emitter terminal E of the semiconductor switch element IGBT1 is detected. In this case, the reference voltage VR becomes a value as designed when viewed from the emitter E side of the first semiconductor switch element IGBT1, and the comparator CM detects a stop signal (cut-off signal) when an overcurrent as designed is detected. Can be sent to the gate control circuit GC. Thus, the detection accuracy of overcurrent can be improved. In other words, when a resistor is provided between the emitter terminal E of the first semiconductor element switch element IGBT1 and the second drive node EO of the drive circuit DR, the comparator CM is caused by the resistance. A current different from the design may be erroneously detected as an overcurrent.

3.変形例
図9は、図1の駆動装置100の変形例を示す。図9において、図1の符号と同一の符号は、図1の構成と同一の構成を示し、その同一の構成についての説明を省略する。図9の例において、駆動装置100は、第1の半導体素子スイッチ素子IGBT1に対応する3線式の1組のコモンモードコイルLG1,LS1,LE1を備える。図9の例においても、第1の半導体素子スイッチ素子IGBT1と駆動回路DRとの間には、第1の半導体スイッチ素子IGBT1のエミッタ端子E側には何れの抵抗を設けられていない。また、駆動回路DRは、すべての半導体スイッチ素子IGBT1,IGBT2,IGBT3を同時に駆動することができる。
3. Modification FIG. 9 shows a modification of the drive device 100 of FIG. 9, the same reference numerals as those in FIG. 1 indicate the same configurations as those in FIG. 1, and the description of the same configurations is omitted. In the example of FIG. 9, the driving device 100 includes a set of three-wire common mode coils LG1, LS1, and LE1 corresponding to the first semiconductor element switch element IGBT1. Also in the example of FIG. 9, no resistor is provided between the first semiconductor element switch element IGBT1 and the drive circuit DR on the emitter terminal E side of the first semiconductor switch element IGBT1. The drive circuit DR can drive all the semiconductor switch elements IGBT1, IGBT2, and IGBT3 simultaneously.

なお、コモンモードコイルLE1に流れる直流電流は、半導体スイッチ素子IGBT1,IGBT2,IGBT3のエミッタE,E,E間に生じる電位差によって発生し得る。しかしながら、コモンモードコイルLE1に流れ込む電流のルートにはエミッタ抵抗RE2及びエミッタ抵抗RE3の少なくとも1つが挿入されているので、コモンモードコイルLE1の磁気飽和を抑制することができる。   Note that the direct current flowing through the common mode coil LE1 can be generated by a potential difference generated between the emitters E, E, E of the semiconductor switch elements IGBT1, IGBT2, IGBT3. However, since at least one of the emitter resistor RE2 and the emitter resistor RE3 is inserted in the route of the current flowing into the common mode coil LE1, the magnetic saturation of the common mode coil LE1 can be suppressed.

なお、本発明は、上述の例示的な実施形態に限定されず、また、当業者は、上述の例示的な実施形態を特許請求の範囲に含まれる範囲まで、容易に変更することができるであろう。   Note that the present invention is not limited to the above-described exemplary embodiments, and those skilled in the art can easily change the above-described exemplary embodiments to the scope included in the claims. I will.

100・・・駆動装置、C・・・コレクタ端子(第3の端子)、CM・・・比較器、DR・・・駆動回路、E・・・エミッタ端子(第2の端子)、EO・・・第2の駆動ノード、G・・・ゲート端子(第1の端子)、GC・・・ゲート制御回路、GND・・・接地電位、GO・・・第1の駆動ノード、IGBT1,IGBT2,IGBT3・・・半導体スイッチ素子(IGBT)、IN・・・入力ノード、LE2,LE3,LG2,LG3・・・コモンモードコイル、N・・・第2の出力ノード、ND1,ND2,ND3・・・分割ノード、P・・・第1の出力ノード、RG1,RG2,RG3,RGC・・・ゲート抵抗、RS・・・センス抵抗、S・・・エミッタセンス端子(第4の端子)、SO・・・検出ノード、T1,T2・・・トランジスタ、VR・・・基準電圧、VDD・・・電源電位   DESCRIPTION OF SYMBOLS 100 ... Drive device, C ... Collector terminal (3rd terminal), CM ... Comparator, DR ... Drive circuit, E ... Emitter terminal (2nd terminal), EO ... Second drive node, G: gate terminal (first terminal), GC: gate control circuit, GND: ground potential, GO: first drive node, IGBT1, IGBT2, IGBT3 ... Semiconductor switch element (IGBT), IN ... input node, LE2, LE3, LG2, LG3 ... common mode coil, N ... second output node, ND1, ND2, ND3 ... divided Node, P: First output node, RG1, RG2, RG3, RGC: Gate resistance, RS: Sense resistance, S: Emitter sense terminal (fourth terminal), SO: Detection node, T1, T2 ... Register, VR ··· reference voltage, VDD ··· power supply potential

Claims (2)

第1の端子、第2の端子、第3の端子及び第4の端子を有する第1の半導体スイッチ素子と、
前記第1の半導体スイッチ素子の前記第2の端子での電流を表す前記第4の端子での電流を検出するための検出ノードと、
前記第1の半導体素子スイッチと並列に接続される少なくとも1つの半導体スイッチ素子であって、それぞれが第1の端子、第2の端子及び第3の端子を有する少なくとも1つの半導体スイッチ素子と、
第1の駆動ノード及び第2の駆動ノードを有し、前記第1の半導体スイッチ素子及び前記少なくとも1つの半導体スイッチ素子を駆動する駆動回路と、
前記駆動回路の前記第1の駆動ノードと前記第1の半導体スイッチ素子の前記第1の端子との間に設けられる第1の端子側の第1の抵抗と、
前記駆動回路の前記第1の駆動ノードと前記少なくとも1つの半導体スイッチ素子の前記第1の端子との間に設けられる少なくとも1組の抵抗の一方の抵抗及び少なくとも1組のコモンモードフィルタの一方のコモンモードフィルタと、
前記駆動回路の前記第2の駆動ノードと前記少なくとも1つの半導体スイッチ素子の前記第2の端子との間に設けられる前記少なくとも1組の抵抗の他方の抵抗及び前記少なくとも1組のコモンモードフィルタの他方のコモンモードフィルタと、
を備え、
前記第1の抵抗の抵抗値は、前記少なくとも1つの半導体スイッチ素子の何れか1つの半導体スイッチ素子に対応する前記少なくとも1組の抵抗の何れか1組の抵抗の一方の抵抗の抵抗値と前記何れか1組の抵抗の他方の抵抗の抵抗値とを加算した値に等しく、
前記駆動回路の前記第2の駆動ノードは、何れの抵抗も介さず、前記第1の半導体スイッチ素子の前記第2の端子と直接に接続されることを特徴とする並列接続された半導体スイッチ素子の駆動装置。
A first semiconductor switch element having a first terminal, a second terminal, a third terminal, and a fourth terminal;
A detection node for detecting a current at the fourth terminal representing a current at the second terminal of the first semiconductor switch element;
At least one semiconductor switch element connected in parallel with the first semiconductor element switch, each having a first terminal, a second terminal and a third terminal;
A drive circuit having a first drive node and a second drive node and driving the first semiconductor switch element and the at least one semiconductor switch element;
A first resistor on a first terminal side provided between the first drive node of the drive circuit and the first terminal of the first semiconductor switch element;
One resistance of at least one set of resistors and one of at least one set of common mode filters provided between the first drive node of the drive circuit and the first terminal of the at least one semiconductor switch element. A common mode filter,
The other resistance of the at least one set of resistors and the at least one set of common mode filters provided between the second drive node of the drive circuit and the second terminal of the at least one semiconductor switch element. The other common mode filter,
With
The resistance value of the first resistor is a resistance value of one of the at least one set of resistors corresponding to any one semiconductor switch element of the at least one semiconductor switch element and the resistance value of the first resistor. It is equal to the sum of the resistance value of the other resistor of any one set of resistors,
The second drive node of the drive circuit is directly connected to the second terminal of the first semiconductor switch element without any resistance, and connected in parallel. Drive device.
前記少なくとも1つの半導体スイッチ素子は、第2の半導体スイッチ素子と、第3の半導体スイッチ素子とを有し、
前記少なくとも1組の抵抗は、前記第2の半導体スイッチ素子に対応する第1の組の抵抗と、前記第3の半導体スイッチ素子に対応する第2の組の抵抗とを有し、
前記少なくとも1組のコモンモードフィルタは、前記第2の半導体スイッチ素子に対応する第1の組のコモンモードフィルタと、前記第3の半導体スイッチ素子に対応する第2の組のコモンモードフィルタとを有し、
前記第1の抵抗の抵抗値は、前記第2の半導体スイッチ素子に対応する前記第1の組の抵抗の一方の抵抗の抵抗値と前記第1の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しく、
前記第1の抵抗の抵抗値は、前記第3の半導体スイッチ素子に対応する前記2の組の抵抗の一方の抵抗の抵抗値と前記第2の組の抵抗の他方の抵抗の抵抗値とを加算した値に等しいことを特徴とする請求項1に記載の並列接続された半導体スイッチ素子の駆動装置。
The at least one semiconductor switch element includes a second semiconductor switch element and a third semiconductor switch element;
The at least one set of resistors includes a first set of resistors corresponding to the second semiconductor switch element and a second set of resistors corresponding to the third semiconductor switch element;
The at least one set of common mode filters includes a first set of common mode filters corresponding to the second semiconductor switch elements, and a second set of common mode filters corresponding to the third semiconductor switch elements. Have
The resistance value of the first resistor is a resistance value of one resistance of the first set of resistors corresponding to the second semiconductor switch element and a resistance value of the other resistance of the first set of resistors. Equal to the sum of
The resistance value of the first resistor is a resistance value of one resistance of the two sets of resistors corresponding to the third semiconductor switch element and a resistance value of the other resistance of the second set of resistors. 2. The driving device for semiconductor switch elements connected in parallel according to claim 1, wherein the driving device is equal to the added value.
JP2011089403A 2011-04-13 2011-04-13 Device for driving semiconductor switch elements connected in parallel Withdrawn JP2012222741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011089403A JP2012222741A (en) 2011-04-13 2011-04-13 Device for driving semiconductor switch elements connected in parallel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011089403A JP2012222741A (en) 2011-04-13 2011-04-13 Device for driving semiconductor switch elements connected in parallel

Publications (1)

Publication Number Publication Date
JP2012222741A true JP2012222741A (en) 2012-11-12

Family

ID=47273755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011089403A Withdrawn JP2012222741A (en) 2011-04-13 2011-04-13 Device for driving semiconductor switch elements connected in parallel

Country Status (1)

Country Link
JP (1) JP2012222741A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002479A (en) * 2013-06-28 2015-01-07 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 Power semiconductor circuit
JP2017046385A (en) * 2015-08-24 2017-03-02 本田技研工業株式会社 Semiconductor power converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002479A (en) * 2013-06-28 2015-01-07 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 Power semiconductor circuit
KR102117719B1 (en) * 2013-06-28 2020-06-01 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지 Power semiconductor circuit
JP2017046385A (en) * 2015-08-24 2017-03-02 本田技研工業株式会社 Semiconductor power converter

Similar Documents

Publication Publication Date Title
JP6197685B2 (en) Gate drive circuit
JP5664536B2 (en) Current detection circuit and semiconductor integrated circuit device
JP7385482B2 (en) Low-power cycle-to-cycle bit transfer in gate drivers
JP5407940B2 (en) Switching element drive circuit
JP2013099123A (en) Gate drive circuit
WO2016189585A1 (en) Power conversion device
JP3696833B2 (en) Power semiconductor device
CN111697933A (en) Parallel power semiconductor with choke in gate path
KR102117719B1 (en) Power semiconductor circuit
JP2017212583A (en) Protection circuit of semiconductor element
JP2012222741A (en) Device for driving semiconductor switch elements connected in parallel
KR20160022799A (en) Semiconductor module
JP4803928B2 (en) Power converter
JP2017224999A (en) Protection circuit of semiconductor switching element
JP2017005974A (en) Synchronous rectification circuit
JP2007089292A (en) Variation reduction method for voltage distribution by a plurality of voltage drive type semi-conductor devices connected in series
US10700681B1 (en) Paralleled power module with additional emitter/source path
WO2013150866A1 (en) Switching circuit
JP2013183422A (en) Circuit for driving switching element
JP3778351B2 (en) Control device for voltage-driven semiconductor elements connected in series
JP4631409B2 (en) Semiconductor switch circuit
JP2004056977A (en) Power device drive circuit
JP2009213066A (en) Filter circuit and its control method
JP4715346B2 (en) Driving device for voltage-driven semiconductor elements connected in series
JP2004048863A (en) Three-phase current controller

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701