JP2012209548A - 相変化メモリ装置 - Google Patents
相変化メモリ装置 Download PDFInfo
- Publication number
- JP2012209548A JP2012209548A JP2012054616A JP2012054616A JP2012209548A JP 2012209548 A JP2012209548 A JP 2012209548A JP 2012054616 A JP2012054616 A JP 2012054616A JP 2012054616 A JP2012054616 A JP 2012054616A JP 2012209548 A JP2012209548 A JP 2012209548A
- Authority
- JP
- Japan
- Prior art keywords
- phase change
- recording layer
- change recording
- heater plug
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】ヒータプラグと、前記ヒータプラグと接して設けられた相変化記録層とを含んで構成される記憶素子を備え、前記ヒータプラグ及び前記相変化記録層のうち少なくとも一方の内部に空隙が設けられていることを特徴とする。
【選択図】図17
Description
結果として、相変化記録層に対する加熱を効率良く行うことができ、発熱効率の高い相変化が可能となることによって、書き込み電流の低減を図ることができる。また、選択用トランジスタへの熱の影響を低減することができる。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
なお、図1は、本発明を適用した相変化メモリ装置1の回路構成の一部を示す模式図である。
この相変化メモリ装置1は、図1に示すように、基板(図示略)の面内に、複数のメモリセルMCがマトリックス状に並んで配置されるセルアレイ領域と、このセルアレイ領域の周辺に位置して、各メモリセルMCの動作を制御するための回路等が形成される周辺回路領域とを備え、セルアレイ領域に配置される各メモリセルMCは、選択用トランジスタTと、この選択用トランジスタTのソース又はドレインの一方側と接続された記憶素子R´とから構成される、いわゆる1T−1R´構造を有している。
図2は、本発明の第1実施形態であるメモリセルMCの構造を示す断面図である。
図2に示すように、このメモリセルMCを構成する選択用トランジスタTと記憶素子R´とのうち、選択用トランジスタTは、半導体基板5に埋め込まれた素子分離絶縁膜(図示略)により絶縁分離された活性領域6と、ゲート絶縁膜7を介して活性領域6上を跨ぐように形成されたゲート電極8と、ゲート電極8を挟んだ両側の活性領域6に形成された一対の不純物拡散層9a,9bとを有するMOS型FETから構成されている。
図10は、上記相変化メモリ装置1の読み取り(リード)動作を示す動作波形図である。
読み取り(リード)動作の際は、図10に示すように、上記相変化メモリ装置1が外部からのコマンド信号ACTを受けることによって、プリチャージ信号PREがハイ(Hi)レベルからロー(Lo)レベルに遷移し、ビット線BLに所定の電位がプリチャージされる。
書き込み(ライト)動作の際は、図11に示すように、上記相変化メモリ装置1が外部からのコマンド信号ACTを受けることによって、ワード線WLを選択した後に、コマンドWRITEを受けることによって、ライトアンプ3は、データ線LIOを経由して受け取るデータに応じて、リセットパルスRESET又はセットパルスSETとを発生し、ビット線BLに出力する。そして、記憶素子R´の相変化記録層114は、リセットパルスRESET又はセットパルスSETを受けることによって、当該パルスに応じた状態へと遷移する。
図17は、本発明の第2実施形態であるメモリセルMCの構造を示す断面図である。
第2実施形態のメモリセルMCにおいて、第1実施形態のメモリセルMCと同一の構成要素には同一の符号を付し、その説明を省略する。
続いて、相変化記録層130と上部電極層132とを覆うように、層間絶縁層20を形成して上面をCMPにより平坦化する。その後、この層間絶縁層20の上部電極層132に対応した位置をエッチングにより除去することによって、この層間絶縁層20を貫通する孔部を形成する。この孔部にコンタクトプラグ材料を埋設することにより、層間絶縁層20内にコンタクトプラグ134を形成する。続いて、層間絶縁層20上にコンタクトプラグ134に接する上部電極15を形成する。
上記第2実施形態の相変化メモリ装置1の動作は、第1実施形態の相変化メモリ装置1の動作と同一であるため、その説明を省略する。
Claims (7)
- ヒータプラグと、前記ヒータプラグと接して設けられた相変化記録層とを含んで構成される記憶素子を備え、
前記ヒータプラグ及び前記相変化記録層のうち少なくとも一方の内部に空隙が設けられていることを特徴とする相変化メモリ装置。 - 前記相変化記録層に設けられた前記空隙は、前記ヒータプラグの直上に形成される相変化記録層の加熱領域よりも上方に位置して設けられていることを特徴とする請求項1に記載の相変化メモリ装置。
- 前記相変化記録層は、層間絶縁層を貫通する孔部に埋め込まれた状態で設けられ、
前記ヒータプラグは、前記孔部に埋め込まれた相変化記録層に接して設けられていることを特徴とする請求項1又は2に記載の相変化メモリ装置。 - 前記ヒータプラグは、層間絶縁層を貫通する孔部に埋め込まれた状態で設けられていることを特徴とする請求項1〜3の何れか一項に記載の相変化メモリ装置。
- 前記ヒータプラグ及び前記相変化記録層は、層間絶縁層を貫通する孔部に順に埋め込まれた状態で設けられていることを特徴とする請求項4に記載の相変化メモリ装置。
- 基板に埋め込まれた素子分離絶縁膜により絶縁分離された活性領域と、前記活性領域の表面を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記活性領域上を跨ぐように形成されたゲート電極と、前記ゲート電極を挟んだ両側の活性領域に形成されたソース領域及びドレイン領域とを有する複数のトランジスタを備え、
前記ヒータプラグは、コンタクトプラグを介して前記ソース領域又は前記ドレイン領域の何れか一方と電気的に接続されていることを特徴とする請求項1〜5の何れか一項に記載の相変化メモリ装置。 - 前記記憶素子及び前記トランジスタにより構成された複数のメモリセルと、
上部電極を構成すると共に、一の方向に延在された複数のビット線と、
前記ゲート電極を構成すると共に、前記一の方向と交差する方向に延在された複数のワード線と、
前記ソース領域又は前記ドレイン領域の何れか他方とコンタクトプラグを介して電気的に接続されたグランド線とを備え、
前記メモリセルは、前記ビット線と前記ワード線との各交点付近に位置して設けられていることを特徴とする請求項6に記載の相変化メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012054616A JP2012209548A (ja) | 2011-03-14 | 2012-03-12 | 相変化メモリ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011055526 | 2011-03-14 | ||
JP2011055526 | 2011-03-14 | ||
JP2012054616A JP2012209548A (ja) | 2011-03-14 | 2012-03-12 | 相変化メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012209548A true JP2012209548A (ja) | 2012-10-25 |
Family
ID=47189008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012054616A Pending JP2012209548A (ja) | 2011-03-14 | 2012-03-12 | 相変化メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012209548A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11594677B2 (en) | 2019-09-17 | 2023-02-28 | Kioxia Corporation | Semiconductor storage device with insulating films adjacent resistance changing films |
-
2012
- 2012-03-12 JP JP2012054616A patent/JP2012209548A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11594677B2 (en) | 2019-09-17 | 2023-02-28 | Kioxia Corporation | Semiconductor storage device with insulating films adjacent resistance changing films |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10127992B2 (en) | Method and structure for reliable electrical fuse programming | |
US9236141B2 (en) | Circuit and system of using junction diode of MOS as program selector for programmable resistive devices | |
US10249379B2 (en) | One-time programmable devices having program selector for electrical fuses with extended area | |
KR100971832B1 (ko) | 반도체 장치 | |
JP4834542B2 (ja) | 半導体装置 | |
JP4830275B2 (ja) | 記憶素子 | |
JP5342189B2 (ja) | 不揮発性記憶装置及びその製造方法 | |
JP4350459B2 (ja) | 不揮発性半導体記憶装置 | |
JP5007120B2 (ja) | 半導体装置 | |
TWI518849B (zh) | 包含具有反熔絲組件之非揮發性記憶體結構之電子器件及其形成方法 | |
US20130215663A1 (en) | Circuit and System of Using Junction Diode as Porgram Selector for One-Time Programmable Devices with Heat Sink | |
TW200426827A (en) | Memory cell, memory device and manufacturing method of memory cell | |
TW200818485A (en) | Semiconductor device | |
JP2012533191A (ja) | パンチスルーアクセスを有する縦型不揮発性スイッチおよびその製造方法 | |
JP2008072031A (ja) | 不揮発性半導体記憶装置 | |
WO2010140210A1 (ja) | 半導体記憶装置およびその製造方法 | |
JP5634002B2 (ja) | 相変化型不揮発性メモリ及び半導体装置 | |
TW200832694A (en) | Phase change memory and manufacturing method thereof | |
JP2007019559A (ja) | 半導体記憶装置及びその製造方法 | |
JP2006278864A (ja) | 相変化型不揮発性メモリ及びその製造方法 | |
JP2012209548A (ja) | 相変化メモリ装置 | |
JP2012064668A (ja) | 半導体装置 | |
CN106133841B (zh) | 单次可编程记忆体、电子系统、操作单次可编程记忆体方法及编程单次可编程记忆体方法 | |
JPWO2008117455A1 (ja) | 半導体装置およびその製造方法 | |
JP2011049581A (ja) | 記憶素子及び記憶素子の動作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131220 |