JP2012209545A - Manufacturing method of semiconductor laminate - Google Patents
Manufacturing method of semiconductor laminate Download PDFInfo
- Publication number
- JP2012209545A JP2012209545A JP2012050847A JP2012050847A JP2012209545A JP 2012209545 A JP2012209545 A JP 2012209545A JP 2012050847 A JP2012050847 A JP 2012050847A JP 2012050847 A JP2012050847 A JP 2012050847A JP 2012209545 A JP2012209545 A JP 2012209545A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor
- sealing resin
- resin layer
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
本発明は、信頼性の高い半導体積層体を製造することのできる半導体積層体の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor stacked body that can manufacture a highly reliable semiconductor stacked body.
近年、高密度実装の要求に伴い、内部に貫通電極が形成されたウエハ又は半導体チップを多段に積層する、ＴＳＶ（ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ ｖｉａ）と呼ばれる三次元実装が検討されている。このような実装方法においては、一般的に、ウエハの一方の面から貫通電極用の導電溝を作製した後、ウエハを反対面から研削することにより、導電溝を貫通させる。その後、露出した導電溝の上又は周囲に電極パッド等を形成する。
しかしながら、このような実装方法においては、研削という物理的加工に加え、電極パッド等を形成する際に高温処理、化学エッチング等の厳しい条件下での加工が連続して施されるため、薄型化の進むウエハ又は半導体チップに割れ又は不良が起こるという問題がある。
In recent years, with the demand for high-density mounting, three-dimensional mounting called TSV (Through-Silicon Via) in which wafers or semiconductor chips having through electrodes formed therein are stacked in multiple stages has been studied. In such a mounting method, generally, after forming a conductive groove for a through electrode from one surface of a wafer, the conductive groove is penetrated by grinding the wafer from the opposite surface. Thereafter, an electrode pad or the like is formed on or around the exposed conductive groove.
However, in such a mounting method, in addition to physical processing called grinding, processing under severe conditions such as high-temperature processing and chemical etching is continuously performed when forming electrode pads and the like, so that the thickness is reduced. There is a problem that a crack or a defect occurs in a wafer or a semiconductor chip to which the wafer advances.
この問題を解決するために、例えば、ウエハを研削する際に補強用基材、バックグラインド用フィルム等を用いることが提案されている。例えば、特許文献１には、補強用基材を半導体ウエハに接着させて半導体ウエハを切削し、貫通電極を露出させた後、半導体ウエハに、積層された複数の半導体チップを搭載し、複数の半導体チップを覆うように封止樹脂を形成する半導体パッケージの製造方法が記載されている。特許文献１には、同文献に記載の方法によれば、各工程でのハンドリング及び作業性が向上することが記載されている。 In order to solve this problem, for example, it has been proposed to use a reinforcing substrate, a back grind film, or the like when grinding a wafer. For example, in Patent Document 1, a reinforcing base material is bonded to a semiconductor wafer, the semiconductor wafer is cut, a through electrode is exposed, and then a plurality of stacked semiconductor chips are mounted on the semiconductor wafer. A method for manufacturing a semiconductor package in which a sealing resin is formed so as to cover a semiconductor chip is described. Patent Document 1 describes that according to the method described in the document, handling and workability in each process are improved.
しかしながら、特許文献１に記載の方法では、チップ積層体の側面よりアンダーフィル樹脂を注入するか、あるいは、半導体チップを積層する前に半導体チップを搭載する中央付近にアンダーフィル樹脂を予め供給しておき、半導体チップの積層時に仮硬化させ、一段ずつ半導体チップを積層、樹脂封止する。近年、高密度実装の半導体パッケージにおいては電極間のピッチがますます狭くなっていることから、特許文献１に記載の方法では、アンダーフィル樹脂を注入しても完全に樹脂封止できなかったり、樹脂封止に長時間を要したりすることが問題である。また、一段ずつアンダーフィル樹脂を供給して半導体チップを積層、樹脂封止する場合には、半導体パッケージの製造に時間がかかり、生産性の観点から好ましくない。 However, in the method described in Patent Document 1, the underfill resin is injected from the side surface of the chip stack, or the underfill resin is supplied in the vicinity of the center where the semiconductor chip is mounted before the semiconductor chip is stacked. The semiconductor chips are temporarily cured when the semiconductor chips are stacked, and the semiconductor chips are stacked one by one and sealed with resin. In recent years, since the pitch between electrodes is becoming increasingly narrow in high-density mounting semiconductor packages, the method described in Patent Document 1 cannot completely seal the resin even when an underfill resin is injected. It takes a long time to seal the resin. Also, when semiconductor chips are stacked and resin-sealed by supplying underfill resin step by step, it takes time to manufacture a semiconductor package, which is not preferable from the viewpoint of productivity.
また、特許文献２には、バックグラインド用フィルムとアンダーフィル用フィルムとの積層体を、貫通溝を有するウエハに貼り付けた後、ウエハの反対面を研削し、その後、アンダーフィル用フィルムをウエハに残したままバックグラインド用フィルムを剥離して、このアンダーフィル用フィルムを封止樹脂層としてそのまま用いる半導体パッケージの製造方法が記載されている。
しかしながら、特許文献２に記載の方法では、ウエハの研削面に電極パッド等を形成しようとすると、高温処理、化学エッチング等の厳しい条件下での加工が封止樹脂層に悪影響を及ぼしてしまい、良好な封止を行うことができず、信頼性の高い半導体パッケージが得られないという問題がある。
In
However, in the method described in
本発明は、信頼性の高い半導体積層体を製造することのできる半導体積層体の製造方法を提供することを目的とする。 An object of this invention is to provide the manufacturing method of the semiconductor laminated body which can manufacture a highly reliable semiconductor laminated body.
本発明は、貫通電極用溝が形成されたウエハの前記貫通電極用溝を有する面に、半導体加工用テープを介して支持体を積層する工程（１）と、前記ウエハを前記半導体加工用テープと反対側の面から研削し、前記貫通電極用溝を露出させる工程（２）と、露出した前記貫通電極用溝に電極部を形成する工程（３）と、前記ウエハの前記半導体加工用テープと反対側の面に封止樹脂層を形成する工程（４Ａ）と、前記封止樹脂層を介して前記ウエハにダイシング用テープを貼り合わせ、前記半導体加工用テープ及び前記支持体を剥離する工程（４Ｂ）と、前記ウエハを個片化して半導体チップを作製する工程（５）と、前記半導体チップを、前記封止樹脂層を介して他の半導体チップ又は基板に積層する工程（６）とを有する半導体積層体の製造方法である。
以下、本発明を詳述する。
The present invention includes a step (1) of laminating a support through a semiconductor processing tape on a surface of the wafer having a through electrode groove formed on the surface having the through electrode groove, and the wafer to the semiconductor processing tape. (2), grinding the surface from the opposite side to expose the through electrode groove, forming an electrode part in the exposed through electrode groove (3), and the semiconductor processing tape of the wafer Forming a sealing resin layer on the surface opposite to the surface (4A), bonding a dicing tape to the wafer via the sealing resin layer, and peeling the semiconductor processing tape and the support (4B), a step (5) of fabricating the semiconductor chip by dividing the wafer into pieces, and a step (6) of laminating the semiconductor chip on another semiconductor chip or substrate via the sealing resin layer, Of a semiconductor laminate having It is a method.
The present invention is described in detail below.
本発明者は、貫通電極用溝が形成されたウエハを用いた半導体積層体の製造方法において、支持体を積層した状態でウエハを研削して研削面に電極部を形成した後、新たに封止樹脂層を形成することにより、ウエハを損傷することなく研削を行うことができ、かつ、研削及び電極部の形成が封止樹脂層に悪影響を及ぼすこともないことを見出した。本発明者は、このような半導体積層体の製造方法によれば、信頼性の高い半導体積層体を製造できることを見出し、本発明を完成させるに至った。 In the method of manufacturing a semiconductor stacked body using a wafer in which a through-electrode groove is formed, the inventor has ground the wafer in a state where the support is stacked to form an electrode portion on the ground surface, and then newly seals it. It has been found that by forming the stop resin layer, grinding can be performed without damaging the wafer, and that the grinding and formation of the electrode portion do not adversely affect the sealing resin layer. The present inventor has found that a highly reliable semiconductor laminate can be produced according to such a method for producing a semiconductor laminate, and has completed the present invention.
本発明の半導体積層体の製造方法においては、まず、貫通電極用溝が形成されたウエハの上記貫通電極用溝を有する面に、半導体加工用テープを介して支持体を積層する工程（１）を行う。
上記ウエハは特に限定されず、ＴＳＶ（ｔｈｒｏｕｇｈ−ｓｉｌｉｃｏｎ ｖｉａ）実装に通常用いられる、従来公知のウエハを用いることができる。上記ウエハの厚みは特に限定されないが、通常、７００〜１０００μｍ程度である。また、上記貫通電極用溝の深さは特に限定されないが、通常、５〜１００μｍ程度である。
なお、図１に、本発明の半導体積層体の製造方法において用いられるウエハの一例を模式的に示す。図１に示すウエハ１には貫通電極用溝２が形成されており、貫通電極用溝２の片方の端は、ウエハ１の表面（下側）に露出している。また、図１に示すウエハ１においては、貫通電極用溝２の片方の端（下側）には電極部３が形成されている。このような電極部の材質は特に限定されないが、例えば、ＳｎＡｇ、ＳｎＰｂ、Ｃｕ＋ＳｎＡｇ、Ａｕ＋ＳｎＡｇ、Ｃｕ＋Ｎｉ＋Ａｕ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＩｎ等が挙げられる。
In the method for producing a semiconductor laminate according to the present invention, first, a step of laminating a support via a semiconductor processing tape on the surface having the through electrode groove of the wafer on which the through electrode groove is formed (1) I do.
The said wafer is not specifically limited, The conventionally well-known wafer normally used for TSV (Through-silicon via) mounting can be used. The thickness of the wafer is not particularly limited, but is usually about 700 to 1000 μm. The depth of the through electrode groove is not particularly limited, but is usually about 5 to 100 μm.
FIG. 1 schematically shows an example of a wafer used in the method for manufacturing a semiconductor laminate of the present invention. A through
上記支持体の材質は特に限定されず、例えば、ガラス、シリコンウエハ等が挙げられる。後述する工程（４Ｂ）において光照射により上記半導体加工用テープの粘着剤層から気体を発生させて上記半導体加工用テープ及び上記支持体を剥離する場合には、上記支持体は透明であることが好ましい。
上記支持体の厚みは特に限定されないが、好ましい下限が５００μｍ、好ましい上限が１２００μｍである。厚みが５００μｍ未満であると、上記ウエハを損傷することなく研削を行うことができないことがある。厚みが１２００μｍを超えると、上記ウエハと上記半導体加工用テープと上記支持体との積層体の厚みが大きすぎて、研削装置に入らないことがある。
The material of the said support body is not specifically limited, For example, glass, a silicon wafer, etc. are mentioned. In the step (4B) described later, when the gas is generated from the adhesive layer of the semiconductor processing tape by light irradiation and the semiconductor processing tape and the support are peeled off, the support may be transparent. preferable.
Although the thickness of the said support body is not specifically limited, A preferable minimum is 500 micrometers and a preferable upper limit is 1200 micrometers. If the thickness is less than 500 μm, grinding may not be performed without damaging the wafer. If the thickness exceeds 1200 μm, the laminate of the wafer, the semiconductor processing tape, and the support may be too thick to enter the grinding apparatus.
上記半導体加工用テープは特に限定されず、非硬化型の粘着剤層を有していてもよく、硬化型の粘着剤層を有していてもよい。後述する工程（３）においては電極部を形成するために２００℃程度の高温処理を行うことから、上記半導体加工用テープは、２００℃程度では剥離しない粘着剤層を有することが好ましい。
上記非硬化型の粘着剤層を構成する粘着成分として、例えば、ゴム系接着剤、アクリル系接着剤、ビニルアルキルエーテル系接着剤、シリコーン系接着剤、ポリエステル系接着剤、ポリアミド系接着剤、ウレタン系接着剤、スチレン−ジエンブロック共重合体系接着剤等が挙げられる。
The semiconductor processing tape is not particularly limited, and may have a non-curable pressure-sensitive adhesive layer or a curable pressure-sensitive adhesive layer. In step (3) to be described later, since a high temperature treatment at about 200 ° C. is performed to form an electrode portion, the semiconductor processing tape preferably has an adhesive layer that does not peel off at about 200 ° C.
Examples of the adhesive component constituting the non-curable adhesive layer include rubber adhesives, acrylic adhesives, vinyl alkyl ether adhesives, silicone adhesives, polyester adhesives, polyamide adhesives, and urethanes. Adhesives, styrene-diene block copolymer adhesives, and the like.
上記半導体加工用テープが硬化型の粘着剤層を有する場合には、後述する工程（４Ｂ）において、粘着剤層を硬化させて粘着力を低下させ、上記半導体加工用テープ及び上記支持体を容易に剥離することができる。
上記硬化型の粘着剤層を構成する粘着成分は特に限定されないが、ラジカル重合性の官能基を有するモノマー、オリゴマー又はポリマーを含有する光硬化性の粘着剤が好ましい。上記ラジカル重合性の官能基を有するポリマーは特に限定されず、例えば、分子内に反応性基を持った（メタ）アクリル系ポリマーを合成し、次いで、この（メタ）アクリル系ポリマーを、分子内に上記の反応性基と反応する官能基と光硬化性の不飽和結合とを有する化合物と反応させることにより得ることができる。
When the semiconductor processing tape has a curable pressure-sensitive adhesive layer, in the step (4B) to be described later, the pressure-sensitive adhesive layer is cured to reduce the adhesive force, and the semiconductor processing tape and the support are easily formed. Can be peeled off.
Although the adhesive component which comprises the said curable adhesive layer is not specifically limited, The photocurable adhesive containing the monomer, oligomer, or polymer which has a radically polymerizable functional group is preferable. The polymer having a radical polymerizable functional group is not particularly limited. For example, a (meth) acrylic polymer having a reactive group in the molecule is synthesized, and then the (meth) acrylic polymer is synthesized in the molecule. And a compound having a functional group that reacts with the reactive group and a photocurable unsaturated bond.
上記光硬化性の粘着剤は、気体発生剤を含有することが好ましい。
後述する工程（３）においては電極部を形成するために２００℃程度の高温処理を行うことから、上記気体発生剤は、２００℃程度の加熱では気体を発生せず、かつ、光照射により気体を発生することが好ましい。上記光硬化性の粘着剤がこのような気体発生剤を含有することにより、後述する工程（４Ｂ）において、光照射により粘着剤層を硬化させるとともに粘着剤層から気体を発生させて、上記半導体加工用テープ及び上記支持体を容易に剥離することができる。
上記気体発生剤として、例えば、光分解により窒素ガスを発生する化合物が好ましい。上記気体発生剤として、具体的には、例えば、酸発生剤とアルカリ土類金属炭酸塩、アルカリ金属炭酸塩又はアルカリ金属炭酸水素化塩との混合物や、テトラゾール化合物等が挙げられる。
The photocurable pressure-sensitive adhesive preferably contains a gas generating agent.
In the step (3) to be described later, since the high temperature treatment at about 200 ° C. is performed to form the electrode part, the gas generating agent does not generate a gas when heated at about 200 ° C., and the gas is generated by light irradiation. Is preferably generated. When the photocurable pressure-sensitive adhesive contains such a gas generating agent, in the step (4B) to be described later, the pressure-sensitive adhesive layer is cured by light irradiation and gas is generated from the pressure-sensitive adhesive layer, whereby the semiconductor The processing tape and the support can be easily peeled off.
As the gas generating agent, for example, a compound that generates nitrogen gas by photolysis is preferable. Specific examples of the gas generating agent include a mixture of an acid generator and an alkaline earth metal carbonate, an alkali metal carbonate or an alkali metal hydrogencarbonate, a tetrazole compound, and the like.
上記半導体加工用テープは、基材を有していてもよく、有していなくてもよい。
上記基材の材質として、例えば、アクリル、オレフィン、ポリカーボネート、塩化ビニル、ＡＢＳ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ナイロン、ウレタン、ポリイミド等の透明な樹脂からなるシート、網目状の構造を有するシート、孔が開けられたシート等が挙げられる。後述する工程（４Ｂ）において光照射により上記半導体加工用テープの粘着剤層から気体を発生させて上記半導体加工用テープ及び上記支持体を剥離する場合には、上記基材は透明であることが好ましい。
The semiconductor processing tape may or may not have a base material.
Examples of the material of the substrate include, for example, a sheet made of a transparent resin such as acrylic, olefin, polycarbonate, vinyl chloride, ABS, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), nylon, urethane, polyimide, Examples thereof include a sheet having a structure and a sheet having holes. In the step (4B) described later, when the gas is generated from the pressure-sensitive adhesive layer of the semiconductor processing tape by light irradiation and the semiconductor processing tape and the support are peeled off, the substrate is transparent. preferable.
上記半導体加工用テープの厚みは特に限定されないが、好ましい下限は７５μｍ、好ましい上限は２５０μｍである。厚みが７５μｍ未満であると、後述する工程（３）において電極部を形成するために２００℃程度の高温処理を行った場合等に、上記半導体加工用テープ及び上記支持体が剥離してしまうことがある。厚みが２５０μｍを超えると、上記半導体加工用テープの密着性が強すぎて、後述する工程（４Ｂ）において上記半導体加工用テープ及び上記支持体を剥離できないことがある。 Although the thickness of the said semiconductor processing tape is not specifically limited, A preferable minimum is 75 micrometers and a preferable upper limit is 250 micrometers. If the thickness is less than 75 μm, the semiconductor processing tape and the support may be peeled off when a high temperature treatment of about 200 ° C. is performed in order to form an electrode part in the step (3) described later. There is. When the thickness exceeds 250 μm, the adhesiveness of the semiconductor processing tape is too strong, and the semiconductor processing tape and the support may not be peeled off in the step (4B) described later.
上記ウエハの上記貫通電極溝を有する面に、上記半導体加工用テープを介して支持体を積層する方法は特に限定されず、例えば、ラミネーターを用いて上記ウエハの上記貫通電極溝を有する面に上記半導体加工用テープを貼り合わせた後、上記支持体を積層する方法が用いられる。上記半導体加工用テープの貼り合わせは常圧下で行ってもよいが、上記半導体加工用テープの密着性をより向上させるためには、１ｔｏｒｒ程度の真空下で行うことが好ましい。
なお、図２に、上記工程（１）を行った後の状態の一例を模式的に示す。図２においては、ウエハ１の貫通電極用溝２及び電極部３を有する面に、半導体加工用テープ４を介して支持体５が積層されている。
The method of laminating the support on the surface of the wafer having the through electrode groove via the semiconductor processing tape is not particularly limited. For example, the surface of the wafer having the through electrode groove is laminated using a laminator. After bonding the semiconductor processing tape, a method of laminating the support is used. The bonding of the semiconductor processing tape may be performed under normal pressure, but in order to further improve the adhesion of the semiconductor processing tape, it is preferably performed under a vacuum of about 1 torr.
FIG. 2 schematically shows an example of the state after performing the step (1). In FIG. 2, a
本発明の半導体積層体の製造方法においては、次いで、上記ウエハを上記半導体加工用テープと反対側の面から研削し、上記貫通電極用溝を露出させる工程（２）を行う。
上記工程（２）においては、上記ウエハを、例えば１０〜５０μｍ程度の目的とする厚みにまで薄化するとともに、上記貫通電極用溝を貫通させる。上記工程（２）においては、上記支持体を積層した状態で上記ウエハを研削するため、上記ウエハを損傷することなく研削を行うことができる。
In the method for producing a semiconductor laminate of the present invention, next, the step (2) of grinding the wafer from the surface opposite to the semiconductor processing tape and exposing the through electrode groove is performed.
In the step (2), the wafer is thinned to a target thickness of, for example, about 10 to 50 μm, and the through electrode groove is penetrated. In the step (2), since the wafer is ground with the support laminated, the grinding can be performed without damaging the wafer.
上記ウエハを研削する方法は特に限定されず、従来公知の方法を用いることができ、例えば、市販の研削装置（例えば、Ｄｉｓｃｏ社製の「ＤＦＧ８５４０」等）を用いて、２４００ｒｐｍの回転で３〜０．２μｍ／ｓの研削量の条件にて研削を行い、最終的にはＣＭＰ、ドライポリッシュ等で仕上げる方法等が挙げられる。
なお、図３に、上記工程（２）を行った後の状態の一例を模式的に示す。図３においては、貫通電極用溝２がウエハ１を貫通し、ウエハ１の表面（上側）に露出している。
A method for grinding the wafer is not particularly limited, and a conventionally known method can be used. For example, a commercially available grinding apparatus (for example, “DFG8540” manufactured by Disco Corporation) can be used to rotate the wafer at 3400 rpm. Examples of the method include grinding with a grinding amount of 0.2 μm / s and finally finishing with CMP, dry polishing, or the like.
FIG. 3 schematically shows an example of the state after performing the step (2). In FIG. 3, the through
本発明の半導体積層体の製造方法においては、次いで、露出した上記貫通電極用溝に電極部を形成する工程（３）を行う。本明細書中、露出した貫通電極用溝に電極部を形成するとは、露出した貫通電極用溝及び／又はその周囲に電極部を形成することを意味する。
上記電極部の材質は特に限定されないが、例えば、ＳｎＡｇ、ＳｎＰｂ、Ｃｕ＋ＳｎＡｇ、Ａｕ＋ＳｎＡｇ、Ｃｕ＋Ｎｉ＋Ａｕ、ＳｎＡｇＣｕ、ＳｎＡｇＢｉ、ＳｎＡｇＩｎ等が挙げられる。
なお、図４に、上記工程（３）を行った後の状態の一例を模式的に示す。図４においては、ウエハ１を貫通して露出した貫通電極用溝２に電極部６が形成されている。
In the method for manufacturing a semiconductor stacked body according to the present invention, next, a step (3) of forming an electrode portion in the exposed through electrode groove is performed. In this specification, forming the electrode part in the exposed through-electrode groove means forming the electrode part in and around the exposed through-electrode groove.
Although the material of the said electrode part is not specifically limited, For example, SnAg, SnPb, Cu + SnAg, Au + SnAg, Cu + Ni + Au, SnAgCu, SnAgBi, SnAgIn etc. are mentioned.
In addition, in FIG. 4, an example of the state after performing the said process (3) is shown typically. In FIG. 4, an
本発明の半導体積層体の製造方法においては、次いで、上記ウエハの上記半導体加工用テープと反対側の面に封止樹脂層を形成する工程（４Ａ）を行う。
本発明の半導体積層体の製造方法においては、上記ウエハの研削及び上記電極部の形成を行った後で上記封止樹脂層を形成するため、上記ウエハの研削及び上記電極部の形成が上記封止樹脂層に悪影響を及ぼすことがなく、信頼性の高い半導体積層体を製造することができる。
In the method for manufacturing a semiconductor laminate of the present invention, next, a step (4A) of forming a sealing resin layer on the surface of the wafer opposite to the semiconductor processing tape is performed.
In the method for manufacturing a semiconductor laminated body according to the present invention, since the sealing resin layer is formed after the wafer is ground and the electrode portion is formed, the wafer grinding and the electrode portion formation are performed in the sealing. A highly reliable semiconductor laminate can be manufactured without adversely affecting the stop resin layer.
上記封止樹脂層の厚みは特に限定されないが、好ましい下限が５μｍ、好ましい上限が７５μｍである。厚みが５μｍ未満であると、後述する工程（６）において半導体チップを他の半導体チップ又は基板に積層する際に完全に樹脂封止できないことがある。厚みが７５μｍを超えると、後述する工程（６）において半導体チップを他の半導体チップ又は基板に積層する際に上記封止樹脂層を構成する封止樹脂が半導体チップ上面に這い上がって、工程を最後まで行うことができないことがある。 Although the thickness of the said sealing resin layer is not specifically limited, A preferable minimum is 5 micrometers and a preferable upper limit is 75 micrometers. When the thickness is less than 5 μm, it may be impossible to completely seal the resin when the semiconductor chip is laminated on another semiconductor chip or a substrate in the step (6) described later. When the thickness exceeds 75 μm, when the semiconductor chip is laminated on another semiconductor chip or substrate in the step (6) described later, the sealing resin constituting the sealing resin layer rises to the upper surface of the semiconductor chip, and the process is performed. Sometimes it can't be done to the end.
上記封止樹脂層を構成する封止樹脂は特に限定されないが、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、エピスルフィド樹脂等の硬化性化合物を主成分とすることが好ましい。
上記エポキシ樹脂は特に限定されず、例えば、ビスフェノールＡ型、ビスフェノールＦ型、ビスフェノールＡＤ型、ビスフェノールＳ型等のビスフェノール型エポキシ樹脂、フェノールノボラック型、クレゾールノボラック型等のノボラック型エポキシ樹脂、レゾルシノール型エポキシ樹脂、トリスフェノールメタントリグリシジルエーテル等の芳香族エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ポリエーテル変性エポキシ樹脂、ベンゾフェノン型エポキシ樹脂、アニリン型エポキシ樹脂、ＮＢＲ変性エポキシ樹脂、ＣＴＢＮ変性エポキシ樹脂、及び、これらの水添化物等が挙げられる。なかでも、Ｓｉとの密着性が良い点から、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂が好ましい。また、速硬化性が得られやすいことから、ベンゾフェノン型エポキシ樹脂も好ましい。これらのエポキシ樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。
Although the sealing resin which comprises the said sealing resin layer is not specifically limited, It is preferable to have curable compounds, such as a polyimide resin, an epoxy resin, a bismaleimide resin, and an episulfide resin, as a main component.
The epoxy resin is not particularly limited. For example, bisphenol type epoxy resins such as bisphenol A type, bisphenol F type, bisphenol AD type and bisphenol S type, novolac type epoxy resins such as phenol novolak type and cresol novolak type, resorcinol type epoxy Resin, aromatic epoxy resin such as trisphenolmethane triglycidyl ether, naphthalene type epoxy resin, fluorene type epoxy resin, dicyclopentadiene type epoxy resin, polyether modified epoxy resin, benzophenone type epoxy resin, aniline type epoxy resin, NBR modified Examples thereof include epoxy resins, CTBN-modified epoxy resins, and hydrogenated products thereof. Of these, naphthalene type epoxy resins and dicyclopentadiene type epoxy resins are preferred because of their good adhesion to Si. A benzophenone type epoxy resin is also preferable because it is easy to obtain fast curability. These epoxy resins may be used independently and 2 or more types may be used together.
上記ビスフェノールＦ型エポキシ樹脂のうち、市販品として、例えば、ＥＸＡ−８３０−ＬＶＰ、ＥＸＡ−８３０−ＣＲＰ（以上、ＤＩＣ社製）等が挙げられる。
上記レゾルシノール型エポキシ樹脂のうち、市販品として、例えば、ＥＸ−２０１（ナガセケムテックス社製）等が挙げられる。
上記ポリエーテル変性エポキシ樹脂のうち、市販品として、例えば、ＥＸ−９３１（ナガセケムテックス社製）、ＥＸＡ−４８５０−１５０（ＤＩＣ社製）、ＥＰ−４００５（アデカ社製）等が挙げられる。
Among the bisphenol F-type epoxy resins, as commercial products, for example, EXA-830-LVP, EXA-830-CRP (manufactured by DIC) and the like can be mentioned.
Among the resorcinol type epoxy resins, as a commercial product, for example, EX-201 (manufactured by Nagase ChemteX Corporation) and the like can be mentioned.
Among the polyether-modified epoxy resins, commercially available products include, for example, EX-931 (manufactured by Nagase ChemteX), EXA-4850-150 (manufactured by DIC), EP-4005 (manufactured by ADEKA), and the like.
上記エピスルフィド樹脂は、エピスルフィド基を有していれば特に限定されず、例えば、エポキシ樹脂のエポキシ基の酸素原子を硫黄原子に置換した化合物が挙げられる。
上記エピスルフィド樹脂として、具体的には例えば、ビスフェノール型エピスルフィド樹脂（ビスフェノール型エポキシ樹脂のエポキシ基の酸素原子を硫黄原子に置換した化合物）、水添ビスフェノール型エピスルフィド樹脂、ジシクロペンタジエン型エピスルフィド樹脂、ビフェニル型エピスルフィド樹脂、フェノールノボラック型エピスルフィド樹脂、フルオレン型エピスルフィド樹脂、ポリエーテル変性エピスルフィド樹脂、ブタジエン変性エピスルフィド樹脂、トリアジンエピスルフィド樹脂、ナフタレン型エピスルフィド樹脂等が挙げられる。なかでも、ナフタレン型エピスルフィド樹脂が好ましい。これらのエピスルフィド樹脂は、単独で用いられてもよく、２種以上が併用されてもよい。
なお、酸素原子から硫黄原子への置換は、エポキシ基の少なくとも一部におけるものであってもよく、すべてのエポキシ基の酸素原子が硫黄原子に置換されていてもよい。
The episulfide resin is not particularly limited as long as it has an episulfide group, and examples thereof include compounds in which the oxygen atom of the epoxy group of the epoxy resin is substituted with a sulfur atom.
Specific examples of the episulfide resin include bisphenol-type episulfide resins (compounds in which the oxygen atom of the epoxy group of the bisphenol-type epoxy resin is substituted with a sulfur atom), hydrogenated bisphenol-type episulfide resins, dicyclopentadiene-type episulfide resins, biphenyls. Type episulfide resin, phenol novolac type episulfide resin, fluorene type episulfide resin, polyether modified episulfide resin, butadiene modified episulfide resin, triazine episulfide resin, naphthalene type episulfide resin and the like. Of these, naphthalene type episulfide resin is preferable. These episulfide resins may be used alone or in combination of two or more.
The substitution from oxygen atoms to sulfur atoms may be in at least a part of the epoxy group, or the oxygen atoms of all epoxy groups may be substituted with sulfur atoms.
上記エピスルフィド樹脂のうち、市販品として、例えば、ＹＬ−７００７（水添ビスフェノールＡ型エピスルフィド樹脂、ジャパンエポキシレジン社製）等が挙げられる。また、上記エピスルフィド樹脂は、例えば、チオシアン酸カリウム、チオ尿素等の硫化剤を使用して、エポキシ樹脂から容易に合成される。 Among the above-mentioned episulfide resins, examples of commercially available products include YL-7007 (hydrogenated bisphenol A type episulfide resin, manufactured by Japan Epoxy Resin Co., Ltd.). The episulfide resin is easily synthesized from an epoxy resin using a sulfurizing agent such as potassium thiocyanate or thiourea.
上記封止樹脂が上記エピスルフィド樹脂を含有する場合、上記エピスルフィド樹脂の配合量は特に限定されないが、封止樹脂１００重量部に占める好ましい下限が３重量部、好ましい上限が１２重量部であり、より好ましい下限が６重量部、より好ましい上限が９重量部である。 When the sealing resin contains the episulfide resin, the blending amount of the episulfide resin is not particularly limited, but the preferable lower limit in 100 parts by weight of the sealing resin is 3 parts by weight, and the preferable upper limit is 12 parts by weight. A preferred lower limit is 6 parts by weight, and a more preferred upper limit is 9 parts by weight.
上記ビスマレイミド樹脂は特に限定されず、例えば、ケイアイ化成社製、大和化成工業社製、チバ・スペシャルティ・ケミカル社製、ナショナル・スターチ・アンド・ケミカル社製等から市販されている熱開始型フリーラジカル硬化性ビスマレイミド樹脂等が挙げられる。 The bismaleimide resin is not particularly limited. For example, heat initiation type free commercially available from KAI Kasei Co., Ltd., Daiwa Kasei Kogyo Co., Ltd., Ciba Specialty Chemical Co., National Starch & Chemical Co., etc. A radical curable bismaleimide resin etc. are mentioned.
上記封止樹脂は、上記硬化性化合物と反応可能な官能基を有する高分子化合物（以下、単に、反応可能な官能基を有する高分子化合物ともいう）を含有することが好ましい。上記反応可能な官能基を有する高分子化合物を含有することにより、得られる封止樹脂は、熱によるひずみが発生する際の接合信頼性が向上する。 The sealing resin preferably contains a polymer compound having a functional group capable of reacting with the curable compound (hereinafter also simply referred to as a polymer compound having a functional group capable of reacting). By containing the high molecular compound which has the said functional group which can react, the sealing resin obtained improves the joining reliability at the time of the distortion | strain by a heat | fever generate | occur | producing.
上記反応可能な官能基を有する高分子化合物として、上記封止樹脂が上記エポキシ樹脂を含有する場合には、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基等を有する高分子化合物等が挙げられる。なかでも、エポキシ基を有する高分子化合物が好ましい。上記エポキシ基を有する高分子化合物を含有することで、上記封止樹脂の硬化物は、上記エポキシ樹脂に由来する優れた機械的強度、耐熱性及び耐湿性と、上記エポキシ基を有する高分子化合物に由来する優れた可撓性とを兼備することができ、耐冷熱サイクル性、耐ハンダリフロー性及び寸法安定性等に優れ、高い接着信頼性及び高い導通信頼性を発現する。 When the sealing resin contains the epoxy resin as the polymer compound having a functional group capable of reacting, for example, a high compound having an amino group, a urethane group, an imide group, a hydroxyl group, a carboxyl group, an epoxy group, etc. Examples thereof include molecular compounds. Among these, a polymer compound having an epoxy group is preferable. By containing the polymer compound having the epoxy group, the cured product of the sealing resin has excellent mechanical strength, heat resistance and moisture resistance derived from the epoxy resin, and the polymer compound having the epoxy group. Excellent flexibility derived from the above, and excellent in cold and heat cycle resistance, solder reflow resistance and dimensional stability, and exhibits high adhesion reliability and high conduction reliability.
上記エポキシ基を有する高分子化合物は特に限定されず、末端及び／又は側鎖（ペンダント位）にエポキシ基を有する高分子化合物であればよく、例えば、エポキシ基含有アクリルゴム、エポキシ基含有ブタジエンゴム、ビスフェノール型高分子量エポキシ化合物、エポキシ基含有フェノキシ樹脂、エポキシ基含有アクリル樹脂、エポキシ基含有ウレタン樹脂、エポキシ基含有ポリエステル樹脂等が挙げられる。なかでも、エポキシ基を多く含有することができ、得られる封止樹脂の硬化物の機械的強度及び耐熱性がより優れたものとなることから、エポキシ基含有アクリル樹脂が好ましい。これらのエポキシ基を有する高分子化合物は、単独で用いられてもよく、２種以上が併用されてもよい。 The polymer compound having an epoxy group is not particularly limited as long as it is a polymer compound having an epoxy group at a terminal and / or side chain (pendant position). For example, an epoxy group-containing acrylic rubber, an epoxy group-containing butadiene rubber Bisphenol type high molecular weight epoxy compound, epoxy group-containing phenoxy resin, epoxy group-containing acrylic resin, epoxy group-containing urethane resin, epoxy group-containing polyester resin and the like. Among these, an epoxy group-containing acrylic resin is preferable because it can contain a large amount of epoxy groups and the cured product of the resulting sealing resin has better mechanical strength and heat resistance. These polymer compounds having an epoxy group may be used alone or in combination of two or more.
上記反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特にエポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物の重量平均分子量の好ましい下限は１万である。上記エポキシ基を有する高分子化合物の重量平均分子量が１万未満であると、得られる封止樹脂の硬化物の可撓性が充分に向上しないことがある。 When the polymer compound having an epoxy group, particularly an epoxy group-containing acrylic resin, is used as the polymer compound having a functional group capable of reacting, the preferred lower limit of the weight average molecular weight of the polymer compound having an epoxy group is 10,000. It is. When the weight average molecular weight of the polymer compound having an epoxy group is less than 10,000, the flexibility of the cured product of the obtained sealing resin may not be sufficiently improved.
上記反応可能な官能基を有する高分子化合物として、上記エポキシ基を有する高分子化合物、特にエポキシ基含有アクリル樹脂を用いる場合、上記エポキシ基を有する高分子化合物のエポキシ当量の好ましい下限は２００、好ましい上限は１０００である。上記エポキシ基を有する高分子化合物のエポキシ当量が２００未満であると、得られる封止樹脂の硬化物の可撓性が充分に向上しないことがある。上記エポキシ基を有する高分子化合物のエポキシ当量が１０００を超えると、得られる封止樹脂の硬化物の機械的強度及び耐熱性が低下することがある。 When the polymer compound having an epoxy group, particularly an epoxy group-containing acrylic resin is used as the polymer compound having a functional group capable of reacting, the preferred lower limit of the epoxy equivalent of the polymer compound having an epoxy group is preferably 200. The upper limit is 1000. When the epoxy equivalent of the polymer compound having an epoxy group is less than 200, the flexibility of the cured sealing resin obtained may not be sufficiently improved. When the epoxy equivalent of the polymer compound having an epoxy group exceeds 1000, the mechanical strength and heat resistance of the cured encapsulated resin obtained may be lowered.
上記封止樹脂が上記反応可能な官能基を有する高分子化合物を含有する場合、上記反応可能な官能基を有する高分子化合物の配合量は特に限定されないが、上記硬化性化合物１００重量部に対する好ましい下限が１重量部、好ましい上限が３０重量部である。上記反応可能な官能基を有する高分子化合物の配合量が１重量部未満であると、得られる封止樹脂は、熱によるひずみが発生する際の接合信頼性が低下することがある。上記反応可能な官能基を有する高分子化合物の配合量が３０重量部を超えると、得られる封止樹脂の硬化物は、機械的強度、耐熱性及び耐湿性が低下することがある。 When the sealing resin contains a polymer compound having a functional group capable of reacting, the amount of the polymer compound having a functional group capable of reacting is not particularly limited, but is preferably based on 100 parts by weight of the curable compound. The lower limit is 1 part by weight, and the preferred upper limit is 30 parts by weight. When the blending amount of the polymer compound having a functional group capable of reacting is less than 1 part by weight, the resulting sealing resin may have reduced bonding reliability when heat distortion occurs. When the amount of the polymer compound having a functional group capable of reacting exceeds 30 parts by weight, the cured product of the obtained sealing resin may have reduced mechanical strength, heat resistance, and moisture resistance.
上記封止樹脂は、硬化剤を含有することが好ましい。
上記硬化剤は特に限定されず、従来公知の硬化剤を上記硬化性化合物に合わせて適宜選択することができる。上記封止樹脂が上記エポキシ樹脂を含有する場合、上記硬化剤として、例えば、トリアルキルテトラヒドロ無水フタル酸等の加熱硬化型酸無水物系硬化剤、フェノール系硬化剤、アミン系硬化剤、ジシアンジアミド等の潜在性硬化剤、カチオン系触媒型硬化剤等が挙げられる。これらの硬化剤は、単独で用いられてもよく、２種以上が併用されてもよい。
The sealing resin preferably contains a curing agent.
The said hardening | curing agent is not specifically limited, A conventionally well-known hardening | curing agent can be suitably selected according to the said sclerosing | hardenable compound. When the sealing resin contains the epoxy resin, examples of the curing agent include heat curable acid anhydride curing agents such as trialkyltetrahydrophthalic anhydride, phenol curing agents, amine curing agents, dicyandiamide, and the like. Latent curing agents, cationic catalyst-type curing agents, and the like. These hardening | curing agents may be used independently and 2 or more types may be used together.
上記硬化剤の配合量は特に限定されないが、上記硬化性化合物の官能基と等量反応する硬化剤を用いる場合、上記硬化性化合物の官能基量に対して、６０〜１００当量であることが好ましい。また、触媒として機能する硬化剤を用いる場合、上記硬化剤の配合量は、上記硬化性化合物１００重量部に対して好ましい下限が１重量部、好ましい上限が２０重量部である。
上記硬化剤の配合量が少なすぎると、得られる半導体積層体において半導体チップと他の半導体チップ又は基板とが反りによって剥離してしまうことがある。上記硬化剤の配合量が多すぎると、得られる半導体積層体の接続信頼性が低下することがある。
Although the compounding quantity of the said hardening | curing agent is not specifically limited, When using the hardening | curing agent which reacts equally with the functional group of the said sclerosing | hardenable compound, it is 60-100 equivalent with respect to the functional group amount of the said sclerosing | hardenable compound. preferable. Moreover, when using the hardening | curing agent which functions as a catalyst, as for the compounding quantity of the said hardening | curing agent, a preferable minimum is 1 weight part with respect to 100 weight part of said curable compounds, and a preferable upper limit is 20 weight part.
If the blending amount of the curing agent is too small, the semiconductor chip and the other semiconductor chip or substrate may be peeled off due to warpage in the obtained semiconductor laminate. When there are too many compounding quantities of the said hardening | curing agent, the connection reliability of the obtained semiconductor laminated body may fall.
上記封止樹脂は、硬化速度又は硬化温度を調整する目的で、上記硬化剤に加えて硬化促進剤を含有することが好ましい。
上記硬化促進剤は特に限定されず、例えば、イミダゾール系硬化促進剤、３級アミン系硬化促進剤等が挙げられる。なかでも、硬化速度の制御をしやすいことから、イミダゾール系硬化促進剤が好ましい。これらの硬化促進剤は、単独で用いられてもよく、２種以上が併用されてもよい。
The sealing resin preferably contains a curing accelerator in addition to the curing agent for the purpose of adjusting the curing rate or the curing temperature.
The said hardening accelerator is not specifically limited, For example, an imidazole series hardening accelerator, a tertiary amine type hardening accelerator, etc. are mentioned. Of these, imidazole-based curing accelerators are preferable because the curing rate can be easily controlled. These hardening accelerators may be used independently and 2 or more types may be used together.
上記イミダゾール系硬化促進剤は特に限定されず、例えば、フジキュア７０００（富士化成工業社製）、イミダゾールの１位をシアノエチル基で保護した１−シアノエチル−２−フェニルイミダゾール、イソシアヌル酸で塩基性を保護したイミダゾール系硬化促進剤（商品名「２ＭＡ−ＯＫ」、四国化成工業社製）等が挙げられる。これらのイミダゾール系硬化促進剤は、単独で用いられてもよく、２種以上が併用されてもよい。
また、上記硬化促進剤として、例えば、２ＭＺ、２ＭＺ−Ｐ、２ＰＺ、２ＰＺ−ＰＷ、２Ｐ４ＭＺ、Ｃ１１Ｚ−ＣＮＳ、２ＰＺ−ＣＮＳ、２ＰＺＣＮＳ−ＰＷ、２ＭＺ−Ａ、２ＭＺＡ−ＰＷ、Ｃ１１Ｚ−Ａ、２Ｅ４ＭＺ−Ａ、２ＭＡ−ＯＫ、２ＭＡＯＫ−ＰＷ、２ＰＺ−ＯＫ、２ＭＺ−ＯＫ、２ＰＨＺ、２ＰＨＺ−ＰＷ、２Ｐ４ＭＨＺ、２Ｐ４ＭＨＺ−ＰＷ、２Ｅ４ＭＺ・ＢＩＳ、ＶＴ、ＶＴ−ＯＫ、ＭＡＶＴ、ＭＡＶＴ−ＯＫ（以上、四国化成工業社製）等も挙げられる。
The imidazole curing accelerator is not particularly limited. For example, Fujicure 7000 (manufactured by Fuji Kasei Kogyo Co., Ltd.), 1-cyanoethyl-2-phenylimidazole in which 1-position of imidazole is protected with a cyanoethyl group, and basicity is protected with isocyanuric acid. Imidazole-type curing accelerator (trade name “2MA-OK”, manufactured by Shikoku Kasei Kogyo Co., Ltd.) and the like. These imidazole type hardening accelerators may be used independently and 2 or more types may be used together.
Examples of the curing accelerator include 2MZ, 2MZ-P, 2PZ, 2PZ-PW, 2P4MZ, C11Z-CNS, 2PZ-CNS, 2PZCNS-PW, 2MZ-A, 2MZA-PW, C11Z-A, 2E4MZ- A, 2MA-OK, 2MAOK-PW, 2PZ-OK, 2MZ-OK, 2PHZ, 2PHZ-PW, 2P4MHZ, 2P4MHZ-PW, 2E4MZ ・ BIS, VT, VT-OK, MAVT, MAVT-OK (above, Shikoku Chemicals (Manufactured by Kogyo Co.).
上記硬化促進剤の配合量は特に限定されず、上記硬化性化合物１００重量部に対して好ましい下限が１重量部、好ましい上限が１０重量部である。 The compounding quantity of the said hardening accelerator is not specifically limited, A preferable minimum is 1 weight part with respect to 100 weight part of said curable compounds, and a preferable upper limit is 10 weight part.
上記封止樹脂が上記エポキシ樹脂を含有し、かつ、上記硬化剤と上記硬化促進剤とをともに含有する場合、用いる硬化剤の配合量は、用いるエポキシ樹脂中のエポキシ基に対して理論的に必要な当量以下とすることが好ましい。上記硬化剤の配合量が理論的に必要な当量を超えると、得られる封止樹脂を硬化して得られる硬化物から、水分によって塩素イオンが溶出しやすくなることがある。即ち、硬化剤が過剰であると、例えば、得られる封止樹脂の硬化物から熱水で溶出成分を抽出した際に、抽出水のｐＨが４〜５程度となるため、エポキシ樹脂から塩素イオンが多量溶出することがある。従って、得られる封止樹脂の硬化物１ｇを、１００℃の純水１０ｇで２時間浸した後の純水のｐＨが６〜８であることが好ましく、ｐＨが６．５〜７．５であることがより好ましい。 When the sealing resin contains the epoxy resin and contains both the curing agent and the curing accelerator, the amount of the curing agent used is theoretically based on the epoxy group in the epoxy resin used. It is preferable to make it below the required equivalent. If the blending amount of the curing agent exceeds the theoretically required equivalent, chlorine ions may be easily eluted by moisture from a cured product obtained by curing the obtained sealing resin. That is, if the curing agent is excessive, for example, when the elution component is extracted with hot water from the cured product of the sealing resin to be obtained, the pH of the extracted water becomes about 4 to 5, so that chloride ions from the epoxy resin. May elute in large quantities. Accordingly, it is preferable that the pH of pure water after 1 g of the resulting cured resin of the sealing resin is immersed in 10 g of pure water at 100 ° C. for 2 hours is 6 to 8, and the pH is 6.5 to 7.5. More preferably.
上記封止樹脂層を形成する方法は特に限定されず、コンマコート、スピンコート等により上記ウエハに封止樹脂ペーストを塗布する方法、ラミネート等により上記ウエハに封止樹脂シートを貼り付ける方法等が挙げられる。
なお、図５に、上記工程（４Ａ）を行った後の状態の一例を模式的に示す。図５においては、ウエハ１の半導体加工用テープ４と反対側の面に封止樹脂層７が形成されている。
The method for forming the sealing resin layer is not particularly limited, and there are a method of applying a sealing resin paste to the wafer by comma coating, spin coating, etc., a method of attaching a sealing resin sheet to the wafer by lamination, and the like. Can be mentioned.
In addition, in FIG. 5, an example of the state after performing the said process (4A) is shown typically. In FIG. 5, a sealing
本発明の半導体積層体の製造方法においては、次いで、上記封止樹脂層を介して上記ウエハにダイシング用テープを貼り合わせ、上記半導体加工用テープ及び上記支持体を剥離する工程（４Ｂ）を行う。
上記ウエハから上記半導体加工用テープ及び上記支持体を剥離する方法は特に限定されず、例えば、光照射により上記半導体加工用テープの粘着剤層を硬化させるとともに粘着剤層から気体を発生させて、上記半導体加工用テープ及び上記支持体を剥離する方法等が挙げられる。
なお、図６（ａ）に、上記封止樹脂層を介して上記ウエハにダイシング用テープを貼り合わせた後の状態の一例を模式的に示す。また、図６（ｂ）に、上記ウエハから上記半導体加工用テープ及び上記支持体を剥離した後の状態の一例を模式的に示す。
In the method for producing a semiconductor laminate of the present invention, a step (4B) is then performed in which a dicing tape is bonded to the wafer via the sealing resin layer, and the semiconductor processing tape and the support are peeled off. .
The method of peeling the semiconductor processing tape and the support from the wafer is not particularly limited, for example, by curing the pressure-sensitive adhesive layer of the semiconductor processing tape by light irradiation and generating gas from the pressure-sensitive adhesive layer, Examples thereof include a method for peeling the semiconductor processing tape and the support.
FIG. 6A schematically shows an example of a state after a dicing tape is bonded to the wafer via the sealing resin layer. FIG. 6B schematically shows an example of the state after the semiconductor processing tape and the support are peeled from the wafer.
上記ダイシング用テープは特に限定されず、従来公知のダイシング用テープを用いることができる。上記ダイシング用テープの基材も特に限定されず、例えば、アクリル、オレフィン、ポリカーボネート、塩化ビニル、ＡＢＳ、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ナイロン、ウレタン、ポリイミド等の透明な樹脂からなるシート、網目状の構造を有するシート、孔が開けられたシート等が挙げられる。なかでも、上記ウエハへの貼り合せ時にローラーの荷重による沈み込みが原因で発生するボイドを抑制できることから、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等の比較的硬い基材が好ましい。 The dicing tape is not particularly limited, and a conventionally known dicing tape can be used. The substrate of the dicing tape is not particularly limited, and for example, from a transparent resin such as acrylic, olefin, polycarbonate, vinyl chloride, ABS, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), nylon, urethane, polyimide, and the like. Sheet, a sheet having a network structure, a sheet having holes, and the like. Among them, a relatively hard base material such as polyethylene terephthalate (PET) or polyethylene naphthalate (PEN) is preferable because voids generated due to sinking due to the load of the roller at the time of bonding to the wafer can be suppressed.
本発明の半導体積層体の製造方法においては、次いで、上記ウエハを個片化して半導体チップを作製する工程（５）を行う。
上記ウエハを個片化して半導体チップを作製する方法は特に限定されず、例えば、ブレードダイシングにより上記ウエハを個片化する方法等が挙げられる。また、本発明の半導体積層体の製造方法においては、上記工程（４Ａ）において、上記封止樹脂層を形成する前又は後に上記ウエハにダイシングラインを形成しておき、上記工程（５）において、エキスパンドにより上記ウエハを個片化してもよい。
In the method for manufacturing a semiconductor laminated body according to the present invention, next, the step (5) of manufacturing the semiconductor chip by dividing the wafer into individual pieces is performed.
A method of manufacturing the semiconductor chip by dividing the wafer into individual pieces is not particularly limited, and examples thereof include a method of dividing the wafer into pieces by blade dicing. In the method for producing a semiconductor laminate of the present invention, in the step (4A), a dicing line is formed on the wafer before or after forming the sealing resin layer, and in the step (5), The wafer may be singulated by expanding.
上記ウエハにダイシングラインを形成する方法は特に限定されず、例えば、ブレードダイシングにより上記ウエハの厚みを約１０μｍ切り残す程度にダイシングラインを形成する方法、上記ウエハの厚み方向の一部のみに改質領域を形成する、いわゆるステルスダイシング法等が挙げられる。なかでも、非接触で加工するため上記ウエハの表層部へのダメージが小さく、加工速度を向上できることから、ステルスダイシング法が好ましい。
なお、ステルスダイシング法に用いられるレーザー装置として、例えば、ＭＡＨＯＨ ＤＩＣＩＮＧ ＭＡＣＨＩＮＥ（東京精密社製）等が挙げられる。
The method of forming the dicing line on the wafer is not particularly limited. For example, the method of forming the dicing line to the extent that the thickness of the wafer is cut by about 10 μm by blade dicing, or only part of the wafer in the thickness direction is modified. A so-called stealth dicing method for forming a region can be used. Of these, stealth dicing is preferred because processing is performed in a non-contact manner, so that damage to the surface layer of the wafer is small and processing speed can be improved.
In addition, as a laser apparatus used for the stealth dicing method, MAHOH DICING MACHINE (made by Tokyo Seimitsu Co., Ltd.) etc. are mentioned, for example.
上記エキスパンドにより上記ウエハを個片化する方法は特に限定されないが、通常、ＵＨ１３０−１２（ＵＬＴＲＯＮ ＳＹＳＴＥＭ，Ｉｎｃ社製）等のエキスパンダー装置を用い方法が用いられる。 A method for dividing the wafer into individual pieces by the expand is not particularly limited, but a method using an expander such as UH130-12 (ULTRON SYSTEM, Inc.) is usually used.
本発明の半導体積層体の製造方法においては、次いで、上記半導体チップを、上記封止樹脂層を介して他の半導体チップ又は基板に積層する工程（６）を行う。
なお、本発明の半導体積層体の製造方法は、基板上に半導体チップを積層する場合と、基板上に積層されている１以上の半導体チップ上に、更に半導体チップを積層する場合との両方を含む。
本発明の半導体積層体の製造方法においては、上記工程を行った後、更に、得られた半導体積層体を加熱することにより上記封止樹脂層を完全に硬化させる工程を行ってもよい。これにより、より安定した積層を行うことができる。
In the method for producing a semiconductor laminate of the present invention, next, the step (6) of laminating the semiconductor chip on another semiconductor chip or substrate via the sealing resin layer is performed.
The method for manufacturing a semiconductor laminate of the present invention includes both a case where a semiconductor chip is laminated on a substrate and a case where a semiconductor chip is further laminated on one or more semiconductor chips laminated on the substrate. Including.
In the manufacturing method of the semiconductor laminated body of this invention, after performing the said process, you may perform the process of hardening the said sealing resin layer further by heating the obtained semiconductor laminated body. Thereby, more stable lamination can be performed.
本発明の半導体積層体の製造方法においては、上記ウエハに上記封止樹脂層を形成した後で上記半導体加工用テープ及び上記支持体を剥離したが（工程（４Ａ）及び（４Ｂ））、上記半導体加工用テープ及び上記支持体を剥離した後で上記ウエハに上記封止樹脂層を形成してもよい。
即ち、上記工程（４Ａ）及び（４Ｂ）の代わりに、上記ウエハの上記半導体加工用テープと反対側の面にダイシング用テープを貼り合わせ、上記半導体加工用テープ及び上記支持体を剥離する工程（４Ｃ）と、上記ウエハの上記ダイシング用テープと反対側の面に封止樹脂層を形成する工程（４Ｄ）とを行ってもよい。このような半導体積層体の製造方法を、第２の本発明の半導体積層体の製造方法ともいう。
In the method for producing a semiconductor laminate of the present invention, the semiconductor processing tape and the support are peeled off after forming the sealing resin layer on the wafer (steps (4A) and (4B)), The sealing resin layer may be formed on the wafer after peeling the semiconductor processing tape and the support.
That is, instead of the steps (4A) and (4B), a dicing tape is bonded to the surface of the wafer opposite to the semiconductor processing tape, and the semiconductor processing tape and the support are peeled off ( 4C) and a step (4D) of forming a sealing resin layer on the surface of the wafer opposite to the dicing tape. Such a method for producing a semiconductor laminate is also referred to as a method for producing a semiconductor laminate of the second aspect of the present invention.
第２の本発明の半導体積層体の製造方法においては、上記工程（１）〜（３）を行った後、上記ウエハの上記半導体加工用テープと反対側の面にダイシング用テープを貼り合わせ、上記半導体加工用テープ及び上記支持体を剥離する工程（４Ｃ）を行う。
上記ウエハから上記半導体加工用テープ及び上記支持体を剥離する方法は特に限定されず、上記工程（４Ｂ）における方法と同様の方法を用いることができる。
In the method for producing a semiconductor laminate of the second aspect of the present invention, after performing the steps (1) to (3), a dicing tape is bonded to the surface of the wafer opposite to the semiconductor processing tape, A step (4C) of peeling the semiconductor processing tape and the support is performed.
The method for peeling the semiconductor processing tape and the support from the wafer is not particularly limited, and a method similar to the method in the step (4B) can be used.
第２の本発明の半導体積層体の製造方法においては、次いで、上記ウエハの上記ダイシング用テープと反対側の面に封止樹脂層を形成する工程（４Ｄ）を行う。
上記封止樹脂層を構成する封止樹脂及び厚みは特に限定されず、上記工程（４Ａ）における封止樹脂及び厚みと同様の封止樹脂及び厚みを用いることができる。また、上記封止樹脂層を形成する方法は特に限定されず、上記工程（４Ａ）における方法と同様の方法を用いることができる。
In the method for producing a semiconductor laminated body according to the second aspect of the present invention, next, a step (4D) of forming a sealing resin layer on the surface of the wafer opposite to the dicing tape is performed.
The sealing resin and thickness which comprise the said sealing resin layer are not specifically limited, The sealing resin and thickness similar to the sealing resin and thickness in the said process (4A) can be used. The method for forming the sealing resin layer is not particularly limited, and the same method as the method in the step (4A) can be used.
第２の本発明の半導体積層体の製造方法においては、次いで、上記工程（５）及び（６）を行い、更に、得られた半導体積層体を加熱することにより上記封止樹脂層を完全に硬化させる工程を行ってもよい。また、第２の本発明の半導体積層体の製造方法においては、上記工程（４Ｄ）において、上記封止樹脂層を形成する前又は後に上記ウエハにダイシングラインを形成しておき、上記工程（５）において、エキスパンドにより上記ウエハを個片化してもよい。
第２の本発明の半導体積層体の製造方法によれば、本発明の半導体積層体の製造方法と同様に、支持体を積層した状態でウエハを研削して研削面に電極部を形成した後、新たに封止樹脂層を形成するため、ウエハを損傷することなく研削を行うことができ、かつ、研削及び電極部の形成が封止樹脂層に悪影響を及ぼすこともない。そのため、信頼性の高い半導体積層体を製造することができる。
In the method for producing a semiconductor laminate according to the second aspect of the present invention, the steps (5) and (6) are then performed, and the obtained semiconductor laminate is further heated to completely form the sealing resin layer. A step of curing may be performed. Moreover, in the manufacturing method of the semiconductor laminated body of 2nd this invention, the dicing line is formed in the said wafer before or after forming the said sealing resin layer in the said process (4D), and the said process (5). ), The wafer may be singulated by expanding.
According to the semiconductor laminate manufacturing method of the second aspect of the invention, after the wafer is ground and the electrode portion is formed on the ground surface in a state where the support is laminated, as in the method of manufacturing the semiconductor laminate of the present invention. Since the sealing resin layer is newly formed, grinding can be performed without damaging the wafer, and the grinding and formation of the electrode portion do not adversely affect the sealing resin layer. Therefore, a highly reliable semiconductor laminate can be manufactured.
本発明によれば、信頼性の高い半導体積層体を製造することのできる半導体積層体の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor laminated body which can manufacture a highly reliable semiconductor laminated body can be provided.
以下に実施例を掲げて本発明の態様を更に詳しく説明するが、本発明はこれら実施例のみに限定されない。 Examples of the present invention will be described in more detail with reference to the following examples, but the present invention is not limited to these examples.
（実施例１）
（１）半導体加工用テープの製造
温度計、攪拌機、冷却管を備えた反応器を用意し、この反応器内に、２−エチルヘキシルアクリレート９４重量部、アクリル酸１重量部、２−ヒドロキシエチルアクリレート５重量部及びラウリルメルカプカプタン０．０１重量部と、酢酸エチル１８０重量部とを加えた後、反応器を加熱して還流を開始した。続いて、上記反応器内に、重合開始剤として１，１−ビス（ｔ−ヘキシルパーオキシ）−３，３，５−トリメチルシクロヘキサン０．０１重量部を添加し、還流下で重合を開始させた。重合開始から１時間後及び２時間後にも、１，１−ビス（ｔ−ヘキシルパーオキシ）−３，３，５−トリメチルシクロヘキサンを０．０１重量部ずつ添加し、更に、重合開始から４時間後にｔ−ヘキシルパーオキシピバレートを０．０５重量部添加して、重合反応を継続させた。重合開始から８時間後に、固形分５５重量％、重量平均分子量６０万のアクリル共重合体を含有する酢酸エチル溶液を得た。
得られたアクリル共重合体を含有する酢酸エチル溶液に対して、樹脂固形分１００重量部に対して２−イソシアナトエチルメタクリレート３．５重量部を加えて反応させた。反応後の酢酸エチル溶液に対して、樹脂固形分１００重量部に対して光重合開始剤（エサキュアワン、日本シイベルヘグナー社製）０．１重量部、ポリイソシアネート系架橋剤（コロネートＬ４５、日本ポリウレタン社製）２．５重量部を混合し、粘着剤溶液（１）を得た。更に、粘着剤溶液（１）に対して、樹脂固形分１００重量部に対してケトプロフェン（東京化成工業社製）２０重量部、光増感剤として９，１０−ジグリシジルオキシアントラセン１重量部を混合し、粘着剤溶液（２）を得た。
Example 1
(1) Manufacture of semiconductor processing tape A reactor equipped with a thermometer, a stirrer, and a cooling tube was prepared. In this reactor, 94 parts by weight of 2-ethylhexyl acrylate, 1 part by weight of acrylic acid, 2-hydroxyethyl acrylate After 5 parts by weight and 0.01 part by weight of lauryl mercapcaptan and 180 parts by weight of ethyl acetate were added, the reactor was heated to start refluxing. Subsequently, 0.01 parts by weight of 1,1-bis (t-hexylperoxy) -3,3,5-trimethylcyclohexane was added as a polymerization initiator in the reactor, and polymerization was started under reflux. It was. After 1 hour and 2 hours from the start of polymerization, 0.01 parts by weight of 1,1-bis (t-hexylperoxy) -3,3,5-trimethylcyclohexane was added and further 4 hours from the start of polymerization. Later, 0.05 parts by weight of t-hexylperoxypivalate was added to continue the polymerization reaction. 8 hours after the start of polymerization, an ethyl acetate solution containing an acrylic copolymer having a solid content of 55% by weight and a weight average molecular weight of 600,000 was obtained.
To the ethyl acetate solution containing the obtained acrylic copolymer, 3.5 parts by weight of 2-isocyanatoethyl methacrylate was added and reacted with respect to 100 parts by weight of the resin solid content. For the ethyl acetate solution after the reaction, 0.1 part by weight of a photopolymerization initiator (Esacure One, manufactured by Nippon Shibel Hegner) and 100 parts by weight of a resin solid content, a polyisocyanate-based crosslinking agent (Coronate L45, manufactured by Nippon Polyurethane Co., Ltd.) ) 2.5 parts by weight were mixed to obtain an adhesive solution (1). Furthermore, 20 parts by weight of ketoprofen (manufactured by Tokyo Chemical Industry Co., Ltd.) and 1 part by weight of 9,10-diglycidyloxyanthracene as a photosensitizer are added to 100 parts by weight of the resin solid content with respect to the adhesive solution (1). By mixing, an adhesive solution (2) was obtained.
得られた粘着剤溶液（２）を、両面にコロナ処理を施した厚さ５０μｍの透明なポリエチレンテレフタレートフィルムのコロナ処理面上に、乾燥皮膜の厚さが３０μｍとなるようにドクターナイフで塗工し、１１０℃５分間加熱して粘着剤溶液（２）を乾燥させ、粘着剤溶液（２）からなる粘着剤層を形成した。また、粘着剤溶液（１）を、離型処理したポリエチレンテレフタレートフィルムの離型処理面上に、乾燥皮膜の厚さが５０μｍとなるように塗布し、粘着剤溶液（１）からなる粘着剤層を形成した。この粘着剤溶液（１）からなる粘着剤層を、粘着剤溶液（２）からなる粘着剤層を有するポリエチレンテレフタレートの粘着剤層とは反対側の面にラミネートし、コロナ処理したポリエチレンテレフタレートフィルムの両面に粘着剤層を有する両面テープを作製した。その後、４０℃、３日間静置養生を行い、半導体加工用テープを得た。 The obtained pressure-sensitive adhesive solution (2) is applied with a doctor knife so that the dry film thickness is 30 μm on the corona-treated surface of a transparent polyethylene terephthalate film having a thickness of 50 μm with corona treatment on both sides. Then, the pressure-sensitive adhesive solution (2) was dried by heating at 110 ° C. for 5 minutes to form a pressure-sensitive adhesive layer composed of the pressure-sensitive adhesive solution (2). Further, the pressure-sensitive adhesive solution (1) is applied onto the release-treated surface of the release-treated polyethylene terephthalate film so that the thickness of the dry film is 50 μm, and the pressure-sensitive adhesive layer comprising the pressure-sensitive adhesive solution (1) Formed. The pressure-sensitive adhesive layer made of the pressure-sensitive adhesive solution (1) was laminated on the surface opposite to the pressure-sensitive adhesive layer of the polyethylene terephthalate having the pressure-sensitive adhesive layer made of the pressure-sensitive adhesive solution (2), and the corona-treated polyethylene terephthalate film A double-sided tape having an adhesive layer on both sides was produced. Thereafter, static curing was performed at 40 ° C. for 3 days to obtain a semiconductor processing tape.
（２）封止樹脂シートの製造
基材層としての厚さ２５μｍのポリエチレンテレフタレート（ＰＥＴ）からなるフィルム（商品名「テトロン」、帝人デュポン社製）の片側に、アクリル樹脂（モノマーとして２−エチルヘキシルアクリレート及び２−ヒドロキシエチルアクリレートを含むポリアルキルアクリレート）と、このアクリル樹脂１００重量部に対して１．５重量部のコロネートＬ−４５（日本ポリウレタン工業社製）とを酢酸エチルで希釈した塗液を、コンマコーターを用いて塗布し、８０℃で１０分間乾燥した後、４０℃で３日間養生し、厚さ５μｍの電極保護層を形成した。また、表１の組成に従って、下記に示す各材料を、ホモディスパーを用いて攪拌混合して封止樹脂組成物を調製した。離型ＰＥＴフィルム上に、コンマコート法により、得られた封止樹脂組成物を乾燥後の封止樹脂層の厚みが２０μｍとなるように塗工し、１００℃で５分間乾燥させて封止樹脂層を形成した。次いで、得られた電極保護層と封止樹脂層とをラミネーターによって貼り合わせることにより、封止樹脂シートを得た。
(2) Production of sealing resin sheet An acrylic resin (2-ethylhexyl as a monomer) is formed on one side of a film made of polyethylene terephthalate (PET) having a thickness of 25 μm as a base material layer (trade name “Tetron”, manufactured by Teijin DuPont). Polyalkyl acrylate containing acrylate and 2-hydroxyethyl acrylate) and 1.5 parts by weight of Coronate L-45 (manufactured by Nippon Polyurethane Industry Co., Ltd.) with ethyl acetate for 100 parts by weight of the acrylic resin. Was applied using a comma coater, dried at 80 ° C. for 10 minutes, and then cured at 40 ° C. for 3 days to form an electrode protective layer having a thickness of 5 μm. Moreover, according to the composition of Table 1, each material shown below was stirred and mixed using a homodisper to prepare a sealing resin composition. On the release PET film, the resulting encapsulating resin composition is applied by a comma coating method so that the thickness of the encapsulating resin layer after drying is 20 μm, and dried at 100 ° C. for 5 minutes for sealing. A resin layer was formed. Subsequently, the obtained electrode protective layer and the sealing resin layer were bonded together by a laminator to obtain a sealing resin sheet.
（エポキシ樹脂）
・ＨＰ−７２００Ｌ（ジシクロペンタジエン型エポキシ樹脂、ＤＩＣ社製）
・ＥＸＡ−４７１０（ナフタレン型エポキシ樹脂、ＤＩＣ社製）
(Epoxy resin)
・ HP-7200L (Dicyclopentadiene type epoxy resin, manufactured by DIC)
EXA-4710 (Naphthalene type epoxy resin, manufactured by DIC)
（エポキシ基含有アクリル樹脂）
・Ｇ−２０５０−Ｍ（グリシジル基含有アクリル樹脂、重量平均分子量２０万、日油社製）
・Ｇ−０１７５８１（グリシジル基含有アクリル樹脂、重量平均分子量１万、日油社製）
(Epoxy group-containing acrylic resin)
・ G-2050-M (glycidyl group-containing acrylic resin, weight average molecular weight 200,000, manufactured by NOF Corporation)
・ G-017581 (glycidyl group-containing acrylic resin, weight average molecular weight 10,000, manufactured by NOF Corporation)
（硬化剤）
・ＹＨ−３０９（酸無水物系硬化剤、ＪＥＲ社製）
(Curing agent)
・ YH-309 (acid anhydride curing agent, manufactured by JER)
（硬化促進剤）
・フジキュア７０００（常温で液状のイミダゾール化合物、富士化成工業社製）
(Curing accelerator)
・ Fujicure 7000 (imidazole compound that is liquid at room temperature, manufactured by Fuji Kasei Kogyo Co., Ltd.)
（無機フィラー）
・ＳＸ００９−ＭＪＦ（フェニルトリメトキシシラン表面処理球状シリカ、平均粒子径０．０５μｍ、アドマテックス社製）
・ＳＥ−１０５０−ＳＰＴ（フェニルトリメトキシシラン表面処理球状シリカ、平均粒子径０．３μｍ、アドマテックス社製）
(Inorganic filler)
SX009-MJF (phenyltrimethoxysilane surface-treated spherical silica, average particle size 0.05 μm, manufactured by Admatechs)
SE-1050-SPT (phenyltrimethoxysilane surface-treated spherical silica, average particle size 0.3 μm, manufactured by Admatechs)
（その他）
・ＡＣ−４０３０（応力緩和ゴム系高分子、ガンツ化成社製）
(Other)
AC-4030 (stress relaxation rubber polymer, manufactured by Ganz Kasei Co., Ltd.)
（３）半導体積層体の製造
（３−１）工程（１）
直径２０ｃｍ、厚み７５０μｍのウエハを用意した。このウエハには、Ｃｕからなる深さ４０μｍの貫通電極用溝が形成されており、この貫通電極用溝の上に、Ｃｕからなる高さ２０μｍの柱状部と半田からなる高さ５μｍの先端部とを有する、直径１５μｍの突起状電極が形成されていた。
半導体加工用テープの粘着剤溶液（１）からなる粘着剤層を、ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、真空下（１ｔｏｒｒ）、８０℃、１０秒間の条件でウエハの貫通電極用溝及び突起状電極を有する面に貼り付けた。次いで、半導体加工用テープの粘着剤溶液（２）からなる粘着剤層を、ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、真空下（１ｔｏｒｒ）、８０℃、１０秒間の条件で貼り合わせることにより、支持体としてのガラス基板（直径２０．５ｍｍ、厚み７００μｍ）を積層した。
(3) Production of semiconductor laminate (3-1) Step (1)
A wafer having a diameter of 20 cm and a thickness of 750 μm was prepared. On this wafer, a through-electrode groove made of Cu having a depth of 40 μm is formed, and on the through-electrode groove, a columnar portion made of Cu having a height of 20 μm and a tip portion made of solder having a height of 5 μm. And a protruding electrode having a diameter of 15 μm was formed.
A pressure-sensitive adhesive layer made of a pressure-sensitive adhesive solution (1) for a semiconductor processing tape is formed by using a laminator (ATM-812M, manufactured by Takatori) under vacuum (1 torr) at 80 ° C. for 10 seconds. It affixed on the surface which has a groove | channel and a protruding electrode. Next, the pressure-sensitive adhesive layer composed of the pressure-sensitive adhesive solution (2) for the semiconductor processing tape is bonded using a laminator (ATM-812M, manufactured by Takatori) under vacuum (1 torr) at 80 ° C. for 10 seconds. Thus, a glass substrate (diameter 20.5 mm, thickness 700 μm) as a support was laminated.
（３−２）工程（２）
ウエハを研削装置に取りつけ、半導体加工用テープと反対側の面を、ウエハの厚さが約２５μｍになるまで研削し、貫通電極用溝を露出させた。このとき、研削の摩擦熱によりウエハの温度が上昇しないように、ウエハに水を散布しながら作業を行った。研削後は、研磨装置を用いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）プロセスによりアルカリのシリカ分散水溶液による研磨を行うことにより、ウエハの研磨を行った。
(3-2) Step (2)
The wafer was attached to a grinding apparatus, and the surface opposite to the semiconductor processing tape was ground until the wafer thickness was about 25 μm, thereby exposing the through electrode groove. At this time, the operation was performed while water was sprayed on the wafer so that the temperature of the wafer would not rise due to frictional heat of grinding. After the grinding, the wafer was polished by polishing with an aqueous solution of alkali silica by a CMP (Chemical Mechanical Polishing) process using a polishing apparatus.
（３−３）工程（３）
研磨装置からウエハを取り外し、露出した貫通電極用溝にドライエッチング処理を施すことにより、ウエハのＳｉを０．５μｍエッチングして貫通電極用溝のＣｕの頭出しを行い、次いで、レジストによりパターンを形成してＣｕをめっきした後、レジストを除去することにより、貫通用電極溝の上に直径１５μｍ、高さ５μｍのＣｕからなる電極部を形成した。
(3-3) Step (3)
The wafer is removed from the polishing apparatus, and the exposed through electrode groove is dry-etched to etch the wafer Si by 0.5 μm to cue the Cu in the through electrode groove. After the formation and plating of Cu, the resist was removed to form an electrode portion made of Cu having a diameter of 15 μm and a height of 5 μm on the through electrode groove.
（３−４）工程（４Ａ）及び（４Ｂ）
半導体加工用テープとは反対側の面からウエハにレーザー光を照射してステルスダイシングを行い、ウエハの内部にダイシングラインを形成した。次いで、ウエハの半導体加工用テープと反対側の面に、上記で得られた封止樹脂シートを、ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、真空下（１ｔｏｒｒ）、８０℃、１０秒間の条件でラミネートした。その後、封止樹脂層から基材層と電極保護層とを剥離した。
次いで、封止樹脂層を介してウエハにダイシング用テープを貼り合わせ、ダイシング用テープの外周部にはステンレス製のダイシングフレームを貼り付けた。その後、ガラス基板側から超高圧水銀灯を用いて、３６５ｎｍの紫外線をガラス板表面への照射強度が４０ｍＷ／ｃｍ２となるよう照度を調節して２分間照射して、半導体加工用テープ及びガラス基板を剥離した。
(3-4) Steps (4A) and (4B)
Stealth dicing was performed by irradiating the wafer with laser light from the surface opposite to the semiconductor processing tape to form a dicing line inside the wafer. Next, on the surface of the wafer opposite to the semiconductor processing tape, the sealing resin sheet obtained above is used under a vacuum (1 torr) at 80 ° C., 10 ° C. using a laminator (ATM-812M, manufactured by Takatori). Lamination was carried out for 2 seconds. Then, the base material layer and the electrode protective layer were peeled from the sealing resin layer.
Next, a dicing tape was bonded to the wafer through the sealing resin layer, and a stainless steel dicing frame was bonded to the outer periphery of the dicing tape. Thereafter, using an ultra-high pressure mercury lamp from the glass substrate side, irradiation with 365 nm ultraviolet light is performed for 2 minutes while adjusting the illuminance so that the irradiation intensity on the surface of the glass plate is 40 mW / cm 2, and the semiconductor processing tape and glass substrate Was peeled off.
（３−５）工程（５）
ウエハを冷却した後、エキスパンダー装置（ＵＨ１３０−１２、ＵＬＴＲＯＮ ＳＹＳＴＥＭ，Ｉｎｃ社製）を用いて、ダイシングフレームを固定してダイシング用テープをエキスパンドすることによりウエハを個片化して、１０ｍｍ角の半導体チップとした。なお、予めエキスパンダー装置のステージを、保冷剤、ドライアイス等で冷却して０℃に調整した。エキスパンド条件は、エキスパンド速度８ｍｍ／ｓｅｃ、エキスパンド量１０ｍｍ、温度０℃の条件であった。
(3-5) Step (5)
After cooling the wafer, using an expander (UH130-12, ULTRON SYSTEM, Inc.), the dicing frame is fixed and the dicing tape is expanded to separate the wafer into 10 mm square semiconductor chips. It was. In addition, the stage of the expander apparatus was previously cooled to 0 ° C. by cooling with a cooling agent, dry ice or the like. The expanding conditions were an expanding speed of 8 mm / sec, an expanding amount of 10 mm, and a temperature of 0 ° C.
（３−６）工程（６）
半導体チップをダイシング用テープからピックアップし、他の半導体チップ（半導体チップ２）の上に１８０℃１秒１Ｎ、３００℃２秒１Ｎの条件で実装を行い、半導体積層体を得た。なお、半導体チップ２は、基板に１５０℃１秒１Ｎ、２８０℃２秒１Ｎの条件で積層した後、通常のアンダーフィルを基板と半導体チップ２との間に充填させることで基板に実装されたものであった。
(3-6) Step (6)
The semiconductor chip was picked up from the dicing tape and mounted on another semiconductor chip (semiconductor chip 2) at 180 ° C. for 1 second 1N and 300 ° C. for 2 seconds 1N to obtain a semiconductor laminate. The
（実施例２）
（１）半導体加工用テープの製造
実施例１と同様にして、半導体加工用テープを得た。
(Example 2)
(1) Manufacturing of semiconductor processing tape In the same manner as in Example 1, a semiconductor processing tape was obtained.
（２）封止樹脂シートの製造
実施例１と同様にして、封止樹脂シートを得た。
(2) Production of sealing resin sheet A sealing resin sheet was obtained in the same manner as in Example 1.
（３）半導体積層体の製造
（３−１）工程（１）
実施例１と同様にして、ウエハの貫通電極用溝を有する面に、半導体加工用テープを介して支持体を積層した。
(3) Production of semiconductor laminate (3-1) Step (1)
In the same manner as in Example 1, a support was laminated on the surface of the wafer having the through-electrode grooves via a semiconductor processing tape.
（３−２）工程（２）
実施例１と同様にして、ウエハを研削し、貫通電極用溝を露出させた。
(3-2) Step (2)
In the same manner as in Example 1, the wafer was ground to expose the through electrode groove.
（３−３）工程（３）
実施例１と同様にして、貫通用電極溝に電極部を形成した。
(3-3) Step (3)
In the same manner as in Example 1, electrode portions were formed in the through electrode grooves.
（３−４）工程（４Ｃ）及び（４Ｄ）
ウエハの半導体加工用テープと反対側の面にダイシング用テープを貼り合わせ、ダイシング用テープの外周部にはステンレス製のダイシングフレームを貼り付けた。その後、ガラス基板側から超高圧水銀灯を用いて、３６５ｎｍの紫外線をガラス板表面への照射強度が４０ｍＷ／ｃｍ２となるよう照度を調節して２分間照射して、半導体加工用テープ及びガラス基板を剥離した。
次いで、ダイシング用テープとは反対側の面からウエハにレーザー光を照射してステルスダイシングを行い、ウエハの内部にダイシングラインを形成した。次いで、ウエハのダイシング用テープと反対側の面に、上記で得られた封止樹脂シートを、ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、真空下（１ｔｏｒｒ）、８０℃、１０秒間の条件でラミネートした。その後、封止樹脂層から基材層と電極保護層とを剥離した。
(3-4) Steps (4C) and (4D)
A dicing tape was bonded to the surface of the wafer opposite to the semiconductor processing tape, and a stainless steel dicing frame was bonded to the outer periphery of the dicing tape. Thereafter, using an ultra-high pressure mercury lamp from the glass substrate side, irradiation with 365 nm ultraviolet light is performed for 2 minutes while adjusting the illuminance so that the irradiation intensity on the surface of the glass plate is 40 mW / cm 2, and the semiconductor processing tape and glass substrate Was peeled off.
Next, stealth dicing was performed by irradiating the wafer with laser light from the surface opposite to the dicing tape to form a dicing line inside the wafer. Next, on the surface of the wafer opposite to the dicing tape, the sealing resin sheet obtained above is used under a vacuum (1 torr) at 80 ° C. for 10 seconds using a laminator (ATM-812M, manufactured by Takatori). Lamination was performed under the following conditions. Then, the base material layer and the electrode protective layer were peeled from the sealing resin layer.
（３−５）工程（５）
実施例１同様にして、ウエハを個片化して、半導体チップとした。
(3-5) Step (5)
In the same manner as in Example 1, the wafer was divided into semiconductor chips.
（３−６）工程（６）
実施例１と同様にして、半導体積層体を得た。
(3-6) Step (6)
A semiconductor laminate was obtained in the same manner as in Example 1.
（比較例１）
（１）封止樹脂シート（ＢＧ−ＮＣＦ）の製造
基材層としての厚さ２５μｍのポリエチレンテレフタレート（ＰＥＴ）からなるフィルム（商品名「テトロン」、帝人デュポン社製）の片側に、アクリル樹脂（モノマーとして２−エチルヘキシルアクリレート及び２−ヒドロキシエチルアクリレートを含むポリアルキルアクリレート）と、このアクリル樹脂１００重量部に対して１．５重量部のコロネートＬ−４５（日本ポリウレタン工業社製）とを酢酸エチルで希釈した塗液を、コンマコーターを用いて塗布し、８０℃で１０分間乾燥した後、４０℃で３日間養生し、厚さ５μｍの電極保護層を形成した。また、表１の組成に従って、下記に示す各材料を、ホモディスパーを用いて攪拌混合して封止樹脂組成物を調製した。離型ＰＥＴフィルム上に、コンマコート法により、得られた封止樹脂組成物を乾燥後の封止樹脂層の厚みが２０μｍとなるように塗工し、１００℃で５分間乾燥させて封止樹脂層を形成した。次いで、得られた電極保護層と封止樹脂層とをラミネーターによって貼り合わせることにより、封止樹脂シートを得た。
(Comparative Example 1)
(1) Production of sealing resin sheet (BG-NCF) Acrylic resin (trade name “Tetron”, manufactured by Teijin DuPont) made of polyethylene terephthalate (PET) with a thickness of 25 μm is used as a base layer. Polyalkyl acrylate containing 2-ethylhexyl acrylate and 2-hydroxyethyl acrylate as monomers) and 1.5 parts by weight of Coronate L-45 (manufactured by Nippon Polyurethane Industry Co., Ltd.) with respect to 100 parts by weight of this acrylic resin. The coating solution diluted in was applied using a comma coater, dried at 80 ° C. for 10 minutes, and then cured at 40 ° C. for 3 days to form an electrode protective layer having a thickness of 5 μm. Moreover, according to the composition of Table 1, each material shown below was stirred and mixed using a homodisper to prepare a sealing resin composition. On the release PET film, the resulting encapsulating resin composition is applied by a comma coating method so that the thickness of the encapsulating resin layer after drying is 20 μm, and dried at 100 ° C. for 5 minutes for sealing. A resin layer was formed. Subsequently, the obtained electrode protective layer and the sealing resin layer were bonded together by a laminator to obtain a sealing resin sheet.
（２）半導体積層体の製造
（２−１）工程（１’）
実施例１と同様のウエハを用意した。封止樹脂シート（ＢＧ−ＮＣＦ）の封止樹脂層を、ラミネーター（ＡＴＭ−８１２Ｍ、タカトリ社製）を用いて、真空下（１ｔｏｒｒ）、８０℃、１０秒間の条件でウエハの貫通電極用溝及び突起状電極を有する面に貼り付けた。
(2) Manufacture of semiconductor laminate (2-1) Step (1 ′)
A wafer similar to that in Example 1 was prepared. Using a laminator (ATM-812M, manufactured by Takatori Co., Ltd.), the sealing resin layer of the sealing resin sheet (BG-NCF) is formed in a groove for a through electrode of a wafer under vacuum (1 torr) at 80 ° C. for 10 seconds. And it affixed on the surface which has a protruding electrode.
（２−２）工程（２’）
実施例１と同様にして、ウエハを研削し、貫通電極用溝を露出させた。
(2-2) Step (2 ′)
In the same manner as in Example 1, the wafer was ground to expose the through electrode groove.
（２−３）工程（３’）
実施例１と同様にして、貫通用電極溝に電極部を形成した。
(2-3) Step (3 ′)
In the same manner as in Example 1, electrode portions were formed in the through electrode grooves.
（２−４）工程（４’）
封止樹脂シート（ＢＧ−ＮＣＦ）とは反対側の面からウエハにレーザー光を照射してステルスダイシングを行い、ウエハの内部にダイシングラインを形成した。次いで、ウエハの封止樹脂シート（ＢＧ−ＮＣＦ）とは反対側の面にダイシング用テープを貼り合わせ、ダイシング用テープの外周部にはステンレス製のダイシングフレームを貼り付けた。その後、封止樹脂層から基材層と電極保護層とを剥離した。
(2-4) Step (4 ′)
Stealth dicing was performed by irradiating the wafer with laser light from the surface opposite to the sealing resin sheet (BG-NCF) to form a dicing line inside the wafer. Next, a dicing tape was bonded to the surface of the wafer opposite to the sealing resin sheet (BG-NCF), and a stainless steel dicing frame was bonded to the outer periphery of the dicing tape. Then, the base material layer and the electrode protective layer were peeled from the sealing resin layer.
（２−５）工程（５’）
実施例１同様にして、ウエハを個片化して、半導体チップとした。
(2-5) Step (5 ′)
In the same manner as in Example 1, the wafer was divided into semiconductor chips.
（２−６）工程（６’）
実施例１と同様にして、半導体積層体を得ようとしたが、工程（３’）で熱履歴を受けたことにより封止樹脂層が硬化してしまい、加熱しても流動しない状態になっており、他の半導体チップ（半導体チップ２）の上に実装することができなかった。
(2-6) Step (6 ′)
In the same manner as in Example 1, an attempt was made to obtain a semiconductor laminate, but the encapsulating resin layer was cured by receiving a thermal history in the step (3 ′), and it did not flow even when heated. And could not be mounted on another semiconductor chip (semiconductor chip 2).
＜評価＞
実施例で得られた半導体積層体について、以下の評価を行った。結果を表１に示した。
<Evaluation>
The following evaluation was performed about the semiconductor laminated body obtained in the Example. The results are shown in Table 1.
（１）ボイドの有無
超音波測定装置（日立建機社製）用いて半導体積層体を測定し、ボイドの有無を評価した。
(1) Presence / absence of voids The semiconductor laminate was measured using an ultrasonic measuring apparatus (manufactured by Hitachi Construction Machinery Co., Ltd.), and the presence / absence of voids was evaluated.
（２）冷熱サイクル試験（ＴＣＴ試験）
半導体積層体について、−５５〜１２５℃（３０分／１サイクル）の冷熱サイクル試験を行った。導通抵抗値が、冷熱サイクル試験前の初期導通抵抗値に比べ５％以上変化した時点をＮＧ判定とし、１０サンプルのうちの良品数を評価した。
(2) Thermal cycle test (TCT test)
About the semiconductor laminated body, the cold-heat cycle test of -55-125 degreeC (30 minutes / 1 cycle) was done. The time when the conduction resistance value changed by 5% or more compared to the initial conduction resistance value before the thermal cycle test was determined as NG, and the number of non-defective products among the 10 samples was evaluated.
本発明によれば、信頼性の高い半導体積層体を製造することのできる半導体積層体の製造方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the semiconductor laminated body which can manufacture a highly reliable semiconductor laminated body can be provided.
１ ウエハ
２ 貫通電極用溝
３ 電極部
４ 半導体加工用テープ
５ 支持体
６ 電極部
７ 封止樹脂層
８ ダイシング用テープ
DESCRIPTION OF SYMBOLS 1
Claims (4)
前記ウエハを前記半導体加工用テープと反対側の面から研削し、前記貫通電極用溝を露出させる工程（２）と、
露出した前記貫通電極用溝に電極部を形成する工程（３）と、
前記ウエハの前記半導体加工用テープと反対側の面に封止樹脂層を形成する工程（４Ａ）と、
前記封止樹脂層を介して前記ウエハにダイシング用テープを貼り合わせ、前記半導体加工用テープ及び前記支持体を剥離する工程（４Ｂ）と、
前記ウエハを個片化して半導体チップを作製する工程（５）と、
前記半導体チップを、前記封止樹脂層を介して他の半導体チップ又は基板に積層する工程（６）とを有する
ことを特徴とする半導体積層体の製造方法。 A step (1) of laminating a support via a semiconductor processing tape on the surface of the wafer having the through electrode groove formed thereon, the surface having the through electrode groove;
Grinding the wafer from the surface opposite to the semiconductor processing tape to expose the through electrode groove (2);
Forming an electrode part in the exposed through-electrode groove (3);
Forming a sealing resin layer on the surface of the wafer opposite to the semiconductor processing tape (4A);
Bonding a dicing tape to the wafer via the sealing resin layer, and peeling the semiconductor processing tape and the support (4B);
(5) producing a semiconductor chip by dividing the wafer into pieces;
And a step (6) of laminating the semiconductor chip on another semiconductor chip or substrate via the sealing resin layer.
前記ウエハを前記半導体加工用テープと反対側の面から研削し、前記貫通電極用溝を露出させる工程（２）と、
露出した前記貫通電極用溝に電極部を形成する工程（３）と、
前記ウエハの前記半導体加工用テープと反対側の面にダイシング用テープを貼り合わせ、前記半導体加工用テープ及び前記支持体を剥離する工程（４Ｃ）と、
前記ウエハの前記ダイシング用テープと反対側の面に封止樹脂層を形成する工程（４Ｄ）と、
前記ウエハを個片化して半導体チップを作製する工程（５）と、
前記半導体チップを、前記封止樹脂層を介して他の半導体チップ又は基板に積層する工程（６）とを有する
ことを特徴とする半導体積層体の製造方法。 A step (1) of laminating a support via a semiconductor processing tape on the surface of the wafer having the through electrode groove formed thereon, the surface having the through electrode groove;
Grinding the wafer from the surface opposite to the semiconductor processing tape to expose the through electrode groove (2);
Forming an electrode part in the exposed through-electrode groove (3);
Bonding a dicing tape to a surface of the wafer opposite to the semiconductor processing tape, and peeling the semiconductor processing tape and the support (4C);
Forming a sealing resin layer on the surface of the wafer opposite to the dicing tape (4D);
(5) producing a semiconductor chip by dividing the wafer into pieces;
And a step (6) of laminating the semiconductor chip on another semiconductor chip or substrate via the sealing resin layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012050847A JP2012209545A (en) | 2011-03-17 | 2012-03-07 | Manufacturing method of semiconductor laminate |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011059381 | 2011-03-17 | ||
| JP2011059381 | 2011-03-17 | ||
| JP2012050847A JP2012209545A (en) | 2011-03-17 | 2012-03-07 | Manufacturing method of semiconductor laminate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012209545A true JP2012209545A (en) | 2012-10-25 |
Family
ID=47189007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012050847A Pending JP2012209545A (en) | 2011-03-17 | 2012-03-07 | Manufacturing method of semiconductor laminate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012209545A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9245771B2 (en) | 2013-06-21 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor packages having through electrodes and methods for fabricating the same |
| JP2016046312A (en) * | 2014-08-20 | 2016-04-04 | ニッタ株式会社 | Method of manufacturing tsv wafer |
| KR20160070179A (en) * | 2013-10-14 | 2016-06-17 | 코닝 인코포레이티드 | Carrier-bonding methods and articles for semiconductor and interposer processing |
| US10538452B2 (en) | 2012-12-13 | 2020-01-21 | Corning Incorporated | Bulk annealing of glass sheets |
| US10543662B2 (en) | 2012-02-08 | 2020-01-28 | Corning Incorporated | Device modified substrate article and methods for making |
| US11097509B2 (en) | 2016-08-30 | 2021-08-24 | Corning Incorporated | Siloxane plasma polymers for sheet bonding |
| US11123954B2 (en) | 2014-01-27 | 2021-09-21 | Corning Incorporated | Articles and methods for controlled bonding of thin sheets with carriers |
| US11167532B2 (en) | 2015-05-19 | 2021-11-09 | Corning Incorporated | Articles and methods for bonding sheets with carriers |
| US11192340B2 (en) | 2014-04-09 | 2021-12-07 | Corning Incorporated | Device modified substrate article and methods for making |
| US11331692B2 (en) | 2017-12-15 | 2022-05-17 | Corning Incorporated | Methods for treating a substrate and method for making articles comprising bonded sheets |
| US11535553B2 (en) | 2016-08-31 | 2022-12-27 | Corning Incorporated | Articles of controllably bonded sheets and methods for making same |
| US11905201B2 (en) | 2015-06-26 | 2024-02-20 | Corning Incorporated | Methods and articles including a sheet and a carrier |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223833A (en) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | Multi-chip semiconductor device chip for multi-chip semiconductor device and its formation |
| JP2004342690A (en) * | 2003-05-13 | 2004-12-02 | Rohm Co Ltd | Semiconductor chip, method of manufacturing the same, semiconductor device, and method of manufacturing the same |
| JP2007070521A (en) * | 2005-09-08 | 2007-03-22 | Nitto Denko Corp | Ultraviolet light-curing type thermally-releasable pressure-sensitive adhesive sheet and method for separating and recovering cut piece |
| JP2007109862A (en) * | 2005-10-13 | 2007-04-26 | Sekisui Chem Co Ltd | Method of separating adhesive tape |
| JP2007214220A (en) * | 2006-02-08 | 2007-08-23 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor package |
| JP2008117916A (en) * | 2006-11-02 | 2008-05-22 | Oki Electric Ind Co Ltd | Method of manufacturing semiconductor chip, and semiconductor device having the semiconductor chip |
| JP2008141114A (en) * | 2006-12-05 | 2008-06-19 | Sekisui Chem Co Ltd | Method for manufacturing semiconductor chip for stacked chip and method for manufacturing stacked chip |
| JP2009130313A (en) * | 2007-11-28 | 2009-06-11 | Nec Electronics Corp | Method of manufacturing electronic apparatus |
| WO2009099191A1 (en) * | 2008-02-07 | 2009-08-13 | Sumitomo Bakelite Company Limited | Film for semiconductor, method for manufacturing semiconductor device and semiconductor device |
| JP2009231476A (en) * | 2008-03-21 | 2009-10-08 | Sekisui Chem Co Ltd | Manufacturing method of semiconductor chip |
| JP2009246011A (en) * | 2008-03-28 | 2009-10-22 | Sekisui Chem Co Ltd | Double coated adhesive tape |
-
2012
- 2012-03-07 JP JP2012050847A patent/JP2012209545A/en active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10223833A (en) * | 1996-12-02 | 1998-08-21 | Toshiba Corp | Multi-chip semiconductor device chip for multi-chip semiconductor device and its formation |
| JP2004342690A (en) * | 2003-05-13 | 2004-12-02 | Rohm Co Ltd | Semiconductor chip, method of manufacturing the same, semiconductor device, and method of manufacturing the same |
| JP2007070521A (en) * | 2005-09-08 | 2007-03-22 | Nitto Denko Corp | Ultraviolet light-curing type thermally-releasable pressure-sensitive adhesive sheet and method for separating and recovering cut piece |
| JP2007109862A (en) * | 2005-10-13 | 2007-04-26 | Sekisui Chem Co Ltd | Method of separating adhesive tape |
| JP2007214220A (en) * | 2006-02-08 | 2007-08-23 | Oki Electric Ind Co Ltd | Method for manufacturing semiconductor package |
| JP2008117916A (en) * | 2006-11-02 | 2008-05-22 | Oki Electric Ind Co Ltd | Method of manufacturing semiconductor chip, and semiconductor device having the semiconductor chip |
| JP2008141114A (en) * | 2006-12-05 | 2008-06-19 | Sekisui Chem Co Ltd | Method for manufacturing semiconductor chip for stacked chip and method for manufacturing stacked chip |
| JP2009130313A (en) * | 2007-11-28 | 2009-06-11 | Nec Electronics Corp | Method of manufacturing electronic apparatus |
| WO2009099191A1 (en) * | 2008-02-07 | 2009-08-13 | Sumitomo Bakelite Company Limited | Film for semiconductor, method for manufacturing semiconductor device and semiconductor device |
| JP2009231476A (en) * | 2008-03-21 | 2009-10-08 | Sekisui Chem Co Ltd | Manufacturing method of semiconductor chip |
| JP2009246011A (en) * | 2008-03-28 | 2009-10-22 | Sekisui Chem Co Ltd | Double coated adhesive tape |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10543662B2 (en) | 2012-02-08 | 2020-01-28 | Corning Incorporated | Device modified substrate article and methods for making |
| US10538452B2 (en) | 2012-12-13 | 2020-01-21 | Corning Incorporated | Bulk annealing of glass sheets |
| US9245771B2 (en) | 2013-06-21 | 2016-01-26 | Samsung Electronics Co., Ltd. | Semiconductor packages having through electrodes and methods for fabricating the same |
| KR102355656B1 (en) | 2013-10-14 | 2022-01-26 | 코닝 인코포레이티드 | Carrier-bonding methods and articles for semiconductor and interposer processing |
| US10510576B2 (en) | 2013-10-14 | 2019-12-17 | Corning Incorporated | Carrier-bonding methods and articles for semiconductor and interposer processing |
| JP2017500753A (en) * | 2013-10-14 | 2017-01-05 | コーニング インコーポレイテッド | Carrier bonding method and article for semiconductor and interposer processing |
| KR20160070179A (en) * | 2013-10-14 | 2016-06-17 | 코닝 인코포레이티드 | Carrier-bonding methods and articles for semiconductor and interposer processing |
| JP2019208054A (en) * | 2013-10-14 | 2019-12-05 | コーニング インコーポレイテッド | Carrier bonding method and article for semiconductor and interposer processing |
| US11123954B2 (en) | 2014-01-27 | 2021-09-21 | Corning Incorporated | Articles and methods for controlled bonding of thin sheets with carriers |
| US11192340B2 (en) | 2014-04-09 | 2021-12-07 | Corning Incorporated | Device modified substrate article and methods for making |
| JP2016046312A (en) * | 2014-08-20 | 2016-04-04 | ニッタ株式会社 | Method of manufacturing tsv wafer |
| US11167532B2 (en) | 2015-05-19 | 2021-11-09 | Corning Incorporated | Articles and methods for bonding sheets with carriers |
| US11660841B2 (en) | 2015-05-19 | 2023-05-30 | Corning Incorporated | Articles and methods for bonding sheets with carriers |
| US11905201B2 (en) | 2015-06-26 | 2024-02-20 | Corning Incorporated | Methods and articles including a sheet and a carrier |
| US11097509B2 (en) | 2016-08-30 | 2021-08-24 | Corning Incorporated | Siloxane plasma polymers for sheet bonding |
| US11535553B2 (en) | 2016-08-31 | 2022-12-27 | Corning Incorporated | Articles of controllably bonded sheets and methods for making same |
| US11331692B2 (en) | 2017-12-15 | 2022-05-17 | Corning Incorporated | Methods for treating a substrate and method for making articles comprising bonded sheets |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2012209545A (en) | Manufacturing method of semiconductor laminate | |
| TWI664263B (en) | Manufacturing method of thermosetting type sticky crystal film, cut crystal sticky film and semiconductor device | |
| US20100112272A1 (en) | Film for use in manufacturing semiconductor devices, method for producing the film and semiconductor device | |
| TWI634185B (en) | Composite film for forming protective film, wafer with protective film, and method for manufacturing wafer with protective film | |
| TWI530544B (en) | Cutting tape One type semiconductor back film | |
| JP2014210880A (en) | Thermosetting resin composition and method for manufacturing semiconductor device | |
| JP2011102383A (en) | Thermosetting die-bonding film | |
| WO2015133297A1 (en) | Underfill material, multilayer sheet and method for manufacturing semiconductor device | |
| JP2014133823A (en) | Adhesive film, dicing/die-bonding film, method for producing semiconductor device, and semiconductor device | |
| JP2014216488A (en) | Adhesive film, dicing/die bonding film, method of manufacturing semiconductor device and semiconductor device | |
| WO2016013310A1 (en) | Sheet-like resin composition, sheet-like resin composition with integrated tape for back grinding, and method for producing semiconductor device | |
| TW201718795A (en) | Resin composition, sheet-shaped resin composition integrated with rear-surface grinding tape, sheet-shaped resin composition integrated with dicing tape, method for manufacturing semiconductor device, and semiconductor device | |
| KR102402235B1 (en) | Adhesive film, dicing·die bond film, process for producing semiconductor device and semiconductor device | |
| JP5792592B2 (en) | Manufacturing method of semiconductor device, semiconductor device, adhesive film, and bonding method of adhesive film | |
| JP5888805B2 (en) | Adhesive film and dicing die bond film | |
| JP2015216317A (en) | Method for manufacturing semiconductor device | |
| TWI648368B (en) | Film, dicing die, film manufacturing method, and semiconductor device | |
| JP2015120836A (en) | Adhesive film, dicing/die-bonding film, manufacturing method of semiconductor device and semiconductor device | |
| JP2010222390A (en) | Adhesive composition, adhesive sheet and method for producing semiconductor apparatus | |
| JP5224710B2 (en) | Adhesive used in semiconductor device manufacturing method | |
| JP2010132807A (en) | Adhesive composition, adhesive sheet and method of manufacturing semiconductor device | |
| JP6312422B2 (en) | Dicing die bond film, semiconductor device manufacturing method, and semiconductor device | |
| WO2015174183A1 (en) | Sheet-like resin composition, multilayer sheet and method for manufacturing semiconductor device | |
| JP5406995B2 (en) | Adhesive used in semiconductor device manufacturing method | |
| JP2015233150A (en) | Adhesive film, dicing/die-bonding film, method for manufacturing semiconductor device, and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160517 |