JP2012205246A - Harmonic processing circuit, high frequency amplifier and high frequency oscillator - Google Patents
Harmonic processing circuit, high frequency amplifier and high frequency oscillator Download PDFInfo
- Publication number
- JP2012205246A JP2012205246A JP2011070439A JP2011070439A JP2012205246A JP 2012205246 A JP2012205246 A JP 2012205246A JP 2011070439 A JP2011070439 A JP 2011070439A JP 2011070439 A JP2011070439 A JP 2011070439A JP 2012205246 A JP2012205246 A JP 2012205246A
- Authority
- JP
- Japan
- Prior art keywords
- line
- processing circuit
- harmonic processing
- harmonic
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
Abstract
Description
この発明は、高調波処理回路、高周波増幅器及び高周波発振器に関する。 The present invention relates to a harmonic processing circuit, a high frequency amplifier, and a high frequency oscillator.
マイクロ波高出力増幅器において、トランジスタ（半導体）に最適な位相の高調波を反射して、トランジスタの効率を向上させる高調波処理という技術がある。
例えば、特許文献１（特開２００９−１５９５９１）では、高調波処理回路および高周波増幅器が開示されている。特許文献１の高周波増幅器の回路構成を図１５に示す。線路（１）、（３）はオープンスタブ、線路（２）、（４）は伝送線路である。線路（１）−（３）が高調波処理回路を構成している。線路（４）の長さは基本波（ｆ０）においてλ／８（２倍波（２ｆ０）においてλ／４）である。λ（ラムダ）は波長を示す。
従来の高調波処理回路の動作について説明する。まず、ｆ０のときについて考える。線路（１）のオープンスタブの長さがｆ０において無視できる程度に短い場合、高調波処理回路は、線路（２）とオープンスタブである線路（３）だけが作用し、ローパス型の整合回路として働く。これにより、ｆ０においてトランジスタのインピーダンスに対して整合を取ることができる。
次に、２ｆ０について考える。２ｆ０において、オープンスタブである線路（３）は線路長がλ／４であり、短絡点を形成する。つまり、図１５中のＺｃは短絡（ショート）になる。したがって、トランジスタで生じた２ｆ０はその短絡点で全反射される。その２ｆ０を線路（２）及び線路（１）で位相を調整し、適切な位相でトランジスタに戻すことにより高調波処理（言い換えれば高調波整合）を行っている。
In a microwave high-power amplifier, there is a technique called harmonic processing that reflects harmonics having an optimum phase for a transistor (semiconductor) to improve transistor efficiency.
For example, Patent Document 1 (Japanese Patent Application Laid-Open No. 2009-159591) discloses a harmonic processing circuit and a high-frequency amplifier. FIG. 15 shows a circuit configuration of the high-frequency amplifier disclosed in
The operation of the conventional harmonic processing circuit will be described. First, consider the case of f0. When the length of the open stub of the line (1) is negligibly short at f0, the harmonic processing circuit acts only as the line (2) and the line (3) that is an open stub, and as a low-pass type matching circuit work. This makes it possible to match the impedance of the transistor at f0.
Next, consider 2f0. At 2f0, the line (3), which is an open stub, has a line length of λ / 4 and forms a short circuit point. That is, Zc in FIG. 15 is short-circuited. Therefore, 2f0 generated in the transistor is totally reflected at the short-circuit point. The phase of the 2f0 is adjusted by the line (2) and the line (1), and the harmonic processing (in other words, harmonic matching) is performed by returning it to the transistor with an appropriate phase.
しかしながら、従来の構成は、オープンスタブ及び伝送線路だけから構成されているため２倍波インピーダンスの周波数特性が大きくなる。図１６に従来の２倍波インピーダンスの計算結果を示す。ターゲットとなるインピーダンス範囲に対して、２倍波インピーダンスの周波数特性が大きいことが分かる。このように、２倍波インピーダンスの周波数特性が大きいために、広帯域での２倍波整合を取れず、高効率化できる周波数範囲が狭いという課題があった。 However, since the conventional configuration includes only an open stub and a transmission line, the frequency characteristic of the second harmonic impedance is increased. FIG. 16 shows a conventional calculation result of the second harmonic impedance. It can be seen that the frequency characteristic of the second harmonic impedance is large with respect to the target impedance range. As described above, since the frequency characteristic of the second harmonic impedance is large, there is a problem that the second harmonic matching in a wide band cannot be achieved and the frequency range in which the efficiency can be improved is narrow.
この発明は、上記のような課題を解決するためになされたもので、広帯域にて２倍波整合を取れ、高効率化できる周波数範囲が広い高調波処理回路、高周波増幅器及び高周波発振器を提供することを目的とする。 The present invention has been made to solve the above-described problems, and provides a harmonic processing circuit, a high-frequency amplifier, and a high-frequency oscillator having a wide frequency range that can achieve double-harmonic matching in a wide band and achieve high efficiency. For the purpose.
この発明に係る高調波処理回路は、伝送線路から構成されるメイン線路と、抵抗と伝送線路とが直列接続された回路から構成され、メイン線路と並列接続されたサブ線路と、一端がメイン線路とサブ線路との接続点に接続されたオープンスタブとを含んで構成されることを特徴とするものである。 The harmonic processing circuit according to the present invention includes a main line composed of a transmission line, a circuit in which a resistor and a transmission line are connected in series, a sub-line connected in parallel with the main line, and one end of the main line And an open stub connected to the connection point between the sub-line and the sub-line.
この発明によれば、サブ線路を構成する抵抗の影響から、中心周波数付近での共振時に反射位相の周波数特性を小さくすることができ、広帯域にて２倍波整合を取れ、高効率化できる周波数範囲が広い高調波処理回路を提供することができる。 According to the present invention, the frequency characteristic of the reflection phase can be reduced at the time of resonance near the center frequency due to the influence of the resistance that constitutes the sub-line, and the frequency that can achieve the second harmonic matching in a wide band and increase the efficiency. A harmonic processing circuit with a wide range can be provided.
図１から図１４を用いてこの発明の実施の形態について、高調波処理回路、それを用いた高周波増幅器及び高周波発振器について説明する。また、ここでは入力整合回路を例に説明を行っているが本発明は入力整合回路だけでなく、出力整合回路及び段間整合回路等すべての整合回路に適用可能である。なお、各実施の形態を示す図において共通する要素には同一の符号を付し、重複する説明については省略している。 A harmonic processing circuit, a high-frequency amplifier and a high-frequency oscillator using the same will be described with reference to FIGS. Although the input matching circuit is described here as an example, the present invention is applicable not only to the input matching circuit but also to all matching circuits such as an output matching circuit and an interstage matching circuit. In the drawings showing the respective embodiments, common elements are denoted by the same reference numerals, and overlapping descriptions are omitted.
実施の形態１.
図１は、この発明の実施の形態１に係る高調波処理回路９の回路構成図である。図１にて１はＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）、９は高調波処理回路を示す。
1 is a circuit configuration diagram of a
ＦＥＴ１は、入力した高周波信号を増幅する。この実施の形態１では、ＦＥＴを用いるが、それに限らず、バイポーラトランジスタ（ＨＢＴ）等入力した高周波信号を増幅する半導体を用いることが可能である。 The FET 1 amplifies the input high frequency signal. In the first embodiment, an FET is used. However, the present invention is not limited to this, and a semiconductor that amplifies an input high-frequency signal such as a bipolar transistor (HBT) can be used.
高調波処理回路９は、主としてＶＨＦ帯、ＵＨＦ帯、マイクロ波帯およびミリ波帯で使用される高周波増幅器又は高周波発振器等に装荷され、ＦＥＴ１に対する反射波を最適な位相とする回路である。
高調波処理回路９は、具体的には、伝送線路２（メイン線路）、オープンスタブ３、オープンスタブ４、伝送線路５（サブ線路）、抵抗６（サブ線路）、伝送線路７（サブ線路）、及び伝送線路８から構成されている。
The
Specifically, the
伝送線路２の一端は、ＦＥＴ１と接続される。伝送線路２の電気長（線路長）は、この高調波処理回路９の基本波（ｆ０）に対する２倍波（２ｆ０）において約９０°となる。
One end of the
伝送線路２のＦＥＴ１側の端部には、伝送線路５が接続されている。伝送線路５における伝送線路２の反対側には、抵抗６が直列接続している。抵抗６における伝送線路５の反対側には、伝送線路７が直列接続している。伝送線路７における抵抗６の反対側は、伝送線路２におけるＦＥＴ１と反対側の端部に接続している。
これにより、伝送線路２から構成されるメイン線路と、伝送線路５、７及び抵抗６から構成されるサブ線路とが並列接続されることとなる。
A
As a result, the main line composed of the
サブ線路のインピーダンスは、メイン線路のインピーダンスよりも高い。このような構成とすることによって、基本波（ｆ０）の帯域を広げることができるという効果がある。また、抵抗６が直列接続しているサブ路線のインピーダンスが高いことによって、回路損失を低減することができるという効果がある。
The impedance of the sub line is higher than the impedance of the main line. With such a configuration, there is an effect that the band of the fundamental wave (f0) can be widened. Moreover, since the impedance of the sub line to which the
伝送線路２と伝送線路７との接続点には、オープンスタブ３が接続され、伝送線路２と伝送線路５との接続点にはオープンスタブ４が接続されている。オープンスタブ３及びオープンスタブ４の電気長（路線長）は、２ｆ０において９０°以下である。
抵抗６は、サブ線路中ＦＥＴ１側に配置されている。
抵抗６をサブ線路中ＦＥＴ１側に配置する構成としたことにより、後述の図６等に例示するようにインピーダンスが円を描くようになり、インピーダンスの周波数特性を小さくできるという効果がある。
この実施の形態１では、高調波処理回路９を入力整合回路に適応した場合を説明しているが、出力整合回路に適用した場合にも抵抗６は、ＦＥＴ１側に配置される。それにより、上記同様の効果を得ることができる。
An
The
By adopting a configuration in which the
In the first embodiment, the case where the
次に、この実施の形態１に係る高調波処理回路９の動作について説明する。図２に、図１の高調波処理回路９の等価回路を示す。
図２に示すように、この実施の形態１に係る高調波処理回路９の等価回路は、特性インピーダンスをＺ２、Ｚ４とする２つの伝送線路（伝送線路Ｚ２及び伝送線路Ｚ４）と、特性インピーダンスをＺ１、Ｚ３とする２つのオープンスタブ（オープンスタブＺ１及びオープンスタブＺ３）と、抵抗値をＲ１とする抵抗（抵抗Ｒ１）と、２つの端子（端子Ａ及び端子Ｂ）とから構成される。
Next, the operation of the
As shown in FIG. 2, the equivalent circuit of the
端子Ａは、ＦＥＴ１に接続する端子であり、端子Ｂは、入力側の端子である。伝送線路Ｚ２の２ｆ０における電気長（θ２）は、約９０°であり、伝送線路Ｚ４の２ｆ０における電気長（θ４）は、約９０°である。オープンスタブＺ３の２ｆ０における電気長（θ３）は、９０°以下である。オープンスタブＺ１の電気長（θ１）は、伝送線路Ｚ４の電気長（θ４）よりも小さい。
The terminal A is a terminal connected to the
図３を参照し、基本波（ｆ０）について説明する。オープンスタブＺ１の電気長θ１がｆ０において無視できる程度に小さいとすると、図２に示す等価回路は、図３に示す等価回路のようになる。
図３に示す等価回路に抵抗Ｒ１に対応する抵抗がないが、これはｆ０において、信号は、抵抗Ｒ１が設置された経路を通らないためである。このように、高調波処理回路９の等価回路は、ｆ０においてローパス型のインピーダンス変成回路とみなすことができるので、ｆ０に対して整合を取ることができる。
The fundamental wave (f0) will be described with reference to FIG. If the electrical length θ1 of the open stub Z1 is small enough to be ignored at f0, the equivalent circuit shown in FIG. 2 becomes the equivalent circuit shown in FIG.
The equivalent circuit shown in FIG. 3 does not have a resistor corresponding to the resistor R1 because the signal does not pass through the path where the resistor R1 is installed at f0. Thus, since the equivalent circuit of the
図４を参照し、２倍波（２ｆ０）について説明する。伝送線路Ｚ２、Ｚ４をそれぞれコイル（コイルＬ２及びコイルＬ４）及びコンデンサ（コンデンサＣ２及びコンデンサＣ４）に変換して、オープンスタブＺ１、Ｚ３をコンデンサ（コンデンサＣ１及びコンデンサＣ３）に変換すると、図２に示す等価回路は、図４（ａ）に示す等価回路のようになる。ここで、抵抗Ｒ１が接続されている線路では、２ｆ０においてコンデンサＣ４よりもコイルＬ４の影響が大きく、抵抗Ｒ１が接続されていない側の線路では、コイルＬ２よりもコンデンサＣ２の影響が大きい場合、図４（ａ）に示す等価回路は、図４（ｂ）に示す等価回路のようになる。 The second harmonic (2f0) will be described with reference to FIG. When the transmission lines Z2 and Z4 are converted into coils (coil L2 and coil L4) and capacitors (capacitor C2 and capacitor C4), respectively, and open stubs Z1 and Z3 are converted into capacitors (capacitor C1 and capacitor C3), FIG. The equivalent circuit shown is similar to the equivalent circuit shown in FIG. Here, in the line to which the resistor R1 is connected, the influence of the coil L4 is larger than that of the capacitor C4 at 2f0, and in the line to which the resistor R1 is not connected, the influence of the capacitor C2 is larger than that of the coil L2. The equivalent circuit shown in FIG. 4A is similar to the equivalent circuit shown in FIG.
一般に、端子Ｂ側から見たインピーダンスより、コンデンサＣ１、コンデンサＣ２及びコンデンサＣ３を合わせたキャパシタのインピーダンスの方が小さいと考えられるから、図４（ｂ）に示す等価回路は、図４（ｃ）に示す等価回路のようになる。以上から、図２に示す等価回路は、２ｆ０においてＲＬＣの直列共振回路（抵抗Ｒｔ１〜コイルＬｔ１〜コンデンサＣｔ１）とＣ（コンデンサＣｔ０）とを並列接続した回路に等価となる。 In general, since it is considered that the impedance of the capacitor C1, the capacitor C2, and the capacitor C3 combined is smaller than the impedance viewed from the terminal B side, the equivalent circuit shown in FIG. The equivalent circuit shown in FIG. From the above, the equivalent circuit shown in FIG. 2 is equivalent to a circuit in which an RLC series resonant circuit (resistor Rt1 to coil Lt1 to capacitor Ct1) and C (capacitor Ct0) are connected in parallel at 2f0.
図５は、図４（ｃ）に示す等価回路のインピーダンスの軌跡のイメージ図である。図４（ｃ）に示す等価回路のインピーダンスの軌跡を考えると、低周波（ＦＬ）ではキャパシタのインピーダンスが大きいため開放側（スミスチャートの右側）に、Ｌｔ１−Ｃｔ１の共振する周波数（ＦＣ）では抵抗Ｒｔ１の影響からスミスチャートの内側に、高周波（ＦＨ）ではコンデンサＣｔ０のインピーダンスが低くなるため短絡側（スミスチャートの左側）に移動する。 FIG. 5 is an image diagram of the impedance locus of the equivalent circuit shown in FIG. Considering the locus of the impedance of the equivalent circuit shown in FIG. 4C, since the impedance of the capacitor is large at the low frequency (F L ), the resonant frequency of Lt 1 -Ct 1 (F C ) on the open side (right side of the Smith chart). ) Moves to the inside of the Smith chart due to the influence of the resistor Rt1, and to the short circuit side (left side of the Smith chart) because the impedance of the capacitor Ct0 becomes low at high frequency (F H ).
図５に示すように、この実施の形態１に係る高調波処理回路９は、中心周波数付近で共振により円の内側に入るため、従来よりも２ｆ０の反射位相の周波数特性を小さくすることができる。
As shown in FIG. 5, since the
図６は、この実施の形態に係る高調波処理回路９の２倍波インピーダンスの計算結果を示す図である。従来回路と比較して、２倍波インピーダンスの周波数特性（反射位相の周波数特性）を小さくすることができ、全周波数（２ｆ０＝５．８−６．８ＧＨｚ）でターゲットとなるインピーダンス範囲にほぼ入っていることが分かる。
FIG. 6 is a diagram showing the calculation result of the second harmonic impedance of the
この実施の形態１に係る高調波処理回路９を適用した高周波増幅器において、周波数に対する効率の変化（増減）を意味する「効率の周波数特性」を計算した結果を図７に示す。縦軸のΔＰＡＥは、本回路、従来回路を適用したときの効率と２ｆ０のインピーダンスを５０オームとして計算したとき（高調波処理なしの場合）の効率との差を示している。ｆ０＝２．９−３．４ＧＨｚの比帯域１６パーセントで従来回路に比べて効率を２.５パーセント改善できていることが分かる。
ここで、ＰＡＥ（Ｐｏｗｅｒ−Ａｄｄｅｄ−Ｅｆｆｉｃｉｅｎｃｙ）は、電力付加効率を示し、（ＲＦ出力電力−ＲＦ入力電力）／ＤＣ電力で定義される。
FIG. 7 shows the calculation result of “frequency characteristic of efficiency” which means a change (increase / decrease) in efficiency with respect to frequency in the high frequency amplifier to which the
Here, PAE (Power-Add-Efficiency) indicates power added efficiency and is defined as (RF output power-RF input power) / DC power.
以上より、実施の形態１に係る高調波処理回路９は、伝送線路２から構成されるメイン線路と、抵抗６と伝送線路５、７とが直列接続された回路から構成され、メイン線路と並列接続されたサブ線路と、一端がメイン線路とサブ線路との接続点に接続されたオープンスタブ３、４とを含んで構成される。このため、サブ線路を構成する抵抗６の影響から、中心周波数付近での共振時に反射位相の周波数特性を小さくすることができ、広帯域にて２倍波整合を取れ、高効率化できる周波数範囲が広い高調波処理回路を提供することができる。
As described above, the
また、実施の形態１によれば、オープンスタブ３、４の線路長は、２倍波の波長の１／４以下となるように構成した。その為に、高調波処理回路９が広帯域での２倍波整合を取れるようになる。
Further, according to the first embodiment, the line lengths of the
また、実施の形態１によれば、メイン線路を構成する伝送線路２の線路長は、２倍波の波長の１／４となるように構成した。その為に、高調波処理回路９が広帯域での２倍波整合を取れるようになる。
Further, according to the first embodiment, the
また、実施の形態１によれば、サブ線路を構成する伝送線路５、７の線路長は、２倍波の波長の１／４となるように構成した。その為に、高調波処理回路９が広帯域での２倍波整合を取れるようになる。
Further, according to the first embodiment, the
また、実施の形態１によれば、メイン線路の一端は、信号を増幅するＦＥＴ１と接続され、サブ線路を構成する抵抗は、サブ線路のうちＦＥＴ１側に配置されるように構成した。その為に、反射位相の周波数特性を小さくすることができるため、高調波処理回路９が広帯域での２倍波整合を取れるようになる。
Further, according to the first embodiment, one end of the main line is connected to the
また、実施の形態１によれば、サブ線路のインピーダンスは、メイン線路のインピーダンスより高くなるように構成した。その為に、基本波（ｆ０）の帯域を広げることができるようになる。また、抵抗６が接続されているサブ路線のインピーダンスが高いことによって、回路損失を低減できるようになる。
Further, according to the first embodiment, the impedance of the sub-line is configured to be higher than the impedance of the main line. Therefore, the band of the fundamental wave (f0) can be expanded. Further, since the impedance of the sub line to which the
次に、この実施の形態１の別の実施の形態について説明する。
図８は、この発明の別の実施の形態に係る高調波処理回路９の回路構成図である。この図８に示すように、別の実施の形態に係る高調波処理回路９におけるオープンスタブ３の一端は伝送線路５に、オープンスタブ４の一端は伝送線路７にそれぞれ接続している。
その他の構成については上記図１で説明した構成と同様である。
Next, another embodiment of the first embodiment will be described.
FIG. 8 is a circuit configuration diagram of a
Other configurations are the same as those described with reference to FIG.
図９は、この発明の更に別の実施の形態に係る高調波処理回路９の回路構成図である。この図９に示すように、伝送線路５は、ＦＥＴ１と接続している。伝送線路８は、伝送線路７と接続している。
その他の構成については上記図８で説明した構成と同様である。
FIG. 9 is a circuit configuration diagram of a
Other configurations are the same as those described with reference to FIG.
図８及び図９にて示した構成でも上記図１で示した構成と同様の効果が得られる。 8 and 9 can provide the same effects as those of the configuration shown in FIG.
実施の形態２．
上記実施の形態１では、伝送線路２が１個である実施の形態について説明したが、伝送線路２は２個あってもよい。以下、実施の形態２では、伝送線路２が２個ある場合について説明する。
In the first embodiment, the embodiment in which there is one
図１０は、この実施の形態２に係る高調波処理回路９の回路構成図である。この図１０にて１はＦＥＴ、９は高調波処理回路を示す。この図１０に示すように、この実施の形態２に係る高調波処理回路９は、伝送線路２、オープンスタブ３、オープンスタブ４、伝送線路５、抵抗６、伝送線路７及び伝送線路８を備える。
FIG. 10 is a circuit configuration diagram of the
この実施の形態２に係る高調波処理回路９は、伝送線路７を中心として上下に２本の伝送線路２を備える。伝送線路２と伝送線路７との接続点には、オープンスタブ３及びオープンスタブ４が接続されている。
The
この実施の形態２に係る高調波処理回路９は、抵抗を接続してないメイン線路の対称性を高めるレイアウトにしている。また、オープンスタブ３、４についても対称性を高めるため上下に設けている。
The
このようにメイン線路を２本並列に設ける構成とすることにより、線路のインピーダンスを下げることができ、設計においてインピーダンスの選択幅を広げることができる。また、メイン線路を対称に配置することにより、ｆ０に対する電気的な対称性も向上させることができる。これによりトランジスタ（ＦＥＴ１）のアンバランス動作による特性劣化を避けることができる。 Thus, by setting it as the structure which provides two main lines in parallel, the impedance of a line can be lowered | hung and the selection range of an impedance can be expanded in design. Moreover, the electrical symmetry with respect to f0 can be improved by arranging the main lines symmetrically. Thereby, characteristic deterioration due to the unbalanced operation of the transistor (FET1) can be avoided.
この構成においても、その等価回路は図２に示す回路のようになるため、実施の形態１と同様の効果を得られる。 Also in this configuration, the equivalent circuit is as shown in FIG. 2, so that the same effect as in the first embodiment can be obtained.
次に、この実施の形態２における別の実施の形態について説明する。図１１は、この実施の形態２における別の実施の形態に係る高調波処理回路９の回路構成図である。この図で示すように、高調波処理回路９は、オープンスタブ３及びオープンスタブ４を各１個ずつ備えてもよい。
Next, another embodiment in the second embodiment will be described. FIG. 11 is a circuit configuration diagram of a
図１２は、この実施の形態２における更に別の実施の形態に係る高調波処理回路９の回路構成図である。この図で示すように、高調波処理回路９は、オープンスタブ３及びオープンスタブ４を、上側及び下側に備えてもよい。
図１２にて示した構造としても上記図１０で示した構造と同様の効果が得られる。
FIG. 12 is a circuit configuration diagram of a
Also with the structure shown in FIG. 12, the same effect as the structure shown in FIG. 10 can be obtained.
以上から、実施の形態２に係る高調波処理回路９は、メイン線路を２つ備え、サブ線路を１つ備え、オープンスタブを少なくとも２つ備えるように構成した。そのため、上記実施の形態１で説明した効果に加え、線路のインピーダンスを下げることができ、設計においてインピーダンスの選択幅を広げることができ、また、メイン線路を対称に配置することにより、ｆ０に対する電気的な対称性も向上させることができ、これによりトランジスタ（ＦＥＴ１）のアンバランス動作による特性劣化を避けることができる高調波処理回路９を提供することができる。
From the above, the
また、実施の形態２によれば、２つのメイン線路と１つのサブ線路は並列に接続されており、オープンスタブ３、４は、メイン線路とサブ線路との接続点に接続されるように構成した。その為、高調波処理回路９は、広帯域での２倍波整合を取れるようになる。
Further, according to the second embodiment, two main lines and one sub line are connected in parallel, and the
また、実施の形態２によれば、サブ線路のインピーダンスは、２つのメイン線路の合成インピーダンスより高くなるように構成した。その為、基本波（ｆ０）の帯域を広げることができる。また、抵抗６が接続されているサブ路線のインピーダンスが高いことによって、回路損失を低減することができる。
Further, according to the second embodiment, the sub-line impedance is configured to be higher than the combined impedance of the two main lines. Therefore, the band of the fundamental wave (f0) can be expanded. In addition, since the impedance of the sub line to which the
実施の形態３.
上記実施の形態１及び実施の形態２において、この発明の高調波処理回路９について説明したが、以下、実施の形態３では、入力整合回路として高調波処理回路９を装荷した高周波増幅器３０について説明する。
In the first embodiment and the second embodiment, the
図１３は、この実施の形態３に係る高周波増幅器３０の回路構成図である。この図１３で示すように、高周波増幅器３０は、ＦＥＴ１ａ〜１ｄ、高調波処理回路９ａ〜９ｄ、分波回路１０、入力端子１１、合波回路１２及び出力端子１３を備える。この図１３では、出力整合回路を省略している。上記実施の形態１及び実施の形態２で説明したいずれかの高調波処理回路９を出力整合回路として用いてもよい。
FIG. 13 is a circuit configuration diagram of the high-
ＦＥＴ１ａ〜１ｄは、実施の形態１において説明したＦＥＴ１と同様である。高調波処理回路９ａ〜９ｄは、実施の形態１及び実施の形態２にて説明したいずれかの高調波処理回路９である。
The FETs 1a to 1d are the same as the
この実施の形態３においては、ＦＥＴ１を４個、高調波処理回路９を４個備える例を示すが、ＦＥＴ１及び高調波処理回路９の数は、両方が同じ数であれば特に限定はない。
In the third embodiment, an example in which four
分波回路１０は、入力端子１１と接続され、入力信号を分波する。合波回路１２は、出力端子１３と接続され、出力信号を合波（電力合成）する。
The
この構成においても実施の形態１と同様の効果を有する。さらに、この実施の形態３では、ＦＥＴ１から出力された電力を合成できるので、より高出力な高周波増幅器を得ることができる。なお、ここでは例として４合成の場合を示したが、高調波回路９はＮ合成のものに対して適用可能である。
This configuration also has the same effect as the first embodiment. Furthermore, in the third embodiment, since the power output from the
以上より、実施の形態３に係る高周波増幅器３０は、上記実施の形態１及び実施の形態２で説明したいずれかの高調波処理回路９を装荷して構成される。その為、広帯域にて２倍波整合を取れ、高効率化できる周波数範囲が広い高周波増幅器を提供することができる。
As described above, the high-
実施の形態４.
上記実施の形態１及び実施の形態２において、この発明の高調波処理回路９について説明したが、以下、実施の形態４では、入力側の整合回路として高調波処理回路９を装荷した高周波発振器４０について説明する。
In the first embodiment and the second embodiment, the
図１４に示すようにこの実施の形態４に係る高周波発振器４０は、帰還線路１５、キャパシタ１６、出力端子２０及び増幅器部２１を備える。
As shown in FIG. 14, the high-
帰還線路１５は、後述の増幅器部２１からの出力を入力し、帰還線路１５の出力は再び増幅器部２１へ入力される。キャパシタ１６は、帰還線路１５と直列に接続されている。
増幅器部２１は、具体的には、ＦＥＴ１、高調波処理回路９、伝送線路１４、伝送線路１７、オープンスタブ１８及び伝送線路１９を備える。
ＦＥＴ１は、上記実施の形態１で説明したものと同様である。高調波処理回路９は、上記実施の形態１及び実施の形態２で説明したいずれかの高調波処理回路９である。
The
Specifically, the
The
次に動作について説明する。まず、ｆ０における動作について説明する。高周波増幅器部２１から出力されたｆ０の信号は、その一部がキャパシタ１６を介して帰還線路１５を通り増幅器部２１に入力される。その入力された信号は増幅器部２１で増幅され、上記同様に帰還線路１５を通って増幅器部２１に入力され、増幅される。この動きを繰り返すことにより、高周波発振器４０はｆ０で発振する。発振している間、高周波増幅器４０は飽和動作していると考えられ、ｆ０だけでなく２ｆ０等の高調波も出力されている。
Next, the operation will be described. First, the operation at f0 will be described. Part of the signal f0 output from the high
次に、２ｆ０における動作について説明する。発振時にＦＥＴ１で生じた２ｆ０は、入力側は高調波処理回路９で反射され、出力側はオープンスタブ１８で反射されるため、出力端子２０には出力されず、高調波における電力損失は生じない。
高調波処理回路９の動作は、実施の形態1で説明した動作と同様である。
Next, the operation at 2f0 will be described. The 2f0 generated in the
The operation of the
このように、入出力側で適切に高調波処理を行うことにより、増幅器部２１の効率を高めることができ、その増幅器部２１を用いた高周波発振器４０の効率も高めることができる。高周波発振器４０では上述した高調波処理回路９を適用しているため、２ｆ０のインピーダンスの周波数特性を小さくすることができ、広帯域に高効率な特性を得ることができる。
Thus, by appropriately performing harmonic processing on the input / output side, the efficiency of the
以上より、実施の形態４に係る高周波発振器は、上記実施の形態１及び実施の形態２で説明したいずれかの高調波処理回路９を装荷して構成される。その為、広帯域での２倍波整合を取れ、高効率化できる周波数範囲が広い高周波増幅器を提供することができる。
As described above, the high-frequency oscillator according to the fourth embodiment is configured by loading any one of the
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。 In the present invention, within the scope of the invention, any combination of the embodiments, or any modification of any component in each embodiment, or omission of any component in each embodiment is possible. .
１ ＦＥＴ（半導体）、２ 伝送線路、３ オープンスタブ、４ オープンスタブ、５ 伝送線路、６ 抵抗、７ 伝送線路、８ 伝送線路、９ 高調波処理回路、１０ 分波回路、１１ 入力端子、１２ 合波回路、１３ 出力端子、１４ 伝送線路、１５ 帰還線路、１６ キャパシタ、１７ 伝送線路、１８ オープンスタブ、１９ 伝送線路、２０ 出力端子、２１ 増幅器部、３０ 高周波増幅器、４０高周波発振器。 1 FET (semiconductor), 2 transmission line, 3 open stub, 4 open stub, 5 transmission line, 6 resistance, 7 transmission line, 8 transmission line, 9 harmonic processing circuit, 10 demultiplexing circuit, 11 input terminal, 12 coupling Wave circuit, 13 output terminal, 14 transmission line, 15 feedback line, 16 capacitor, 17 transmission line, 18 open stub, 19 transmission line, 20 output terminal, 21 amplifier section, 30 high frequency amplifier, 40 high frequency oscillator.
Claims (11)
抵抗と伝送線路とが直列接続された回路から構成され、前記メイン線路と並列接続されたサブ線路と、
一端が前記メイン線路と前記サブ線路との接続点に接続されたオープンスタブと
を含んで構成される高調波処理回路。 A main line composed of transmission lines;
A circuit composed of a resistor and a transmission line connected in series, a sub-line connected in parallel with the main line,
A harmonic processing circuit including an open stub having one end connected to a connection point between the main line and the sub line.
前記サブ線路を構成する抵抗は、前記サブ線路のうち前記半導体側に配置されていることを特徴とする請求項１記載の高調波処理回路。 One end of the main line is connected to a semiconductor that amplifies the signal,
The harmonic processing circuit according to claim 1, wherein the resistor constituting the sub-line is disposed on the semiconductor side of the sub-line.
前記オープンスタブは、前記メイン線路と前記サブ線路との接続点に接続されていることを特徴とする請求項７記載の高調波処理回路。 The two main lines and the one sub line are connected in parallel,
The harmonic processing circuit according to claim 7, wherein the open stub is connected to a connection point between the main line and the sub line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011070439A JP2012205246A (en) | 2011-03-28 | 2011-03-28 | Harmonic processing circuit, high frequency amplifier and high frequency oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011070439A JP2012205246A (en) | 2011-03-28 | 2011-03-28 | Harmonic processing circuit, high frequency amplifier and high frequency oscillator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012205246A true JP2012205246A (en) | 2012-10-22 |
Family
ID=47185709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011070439A Withdrawn JP2012205246A (en) | 2011-03-28 | 2011-03-28 | Harmonic processing circuit, high frequency amplifier and high frequency oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012205246A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017200255A1 (en) | 2016-03-18 | 2017-09-21 | Mitsubishi Electric Corporation | power amplifier |
| KR20190092497A (en) | 2017-01-12 | 2019-08-07 | 미쓰비시덴키 가부시키가이샤 | Power amplifier |
-
2011
- 2011-03-28 JP JP2011070439A patent/JP2012205246A/en not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102017200255A1 (en) | 2016-03-18 | 2017-09-21 | Mitsubishi Electric Corporation | power amplifier |
| US9887675B2 (en) | 2016-03-18 | 2018-02-06 | Mitsubishi Electric Corporation | Power amplifier |
| KR20190092497A (en) | 2017-01-12 | 2019-08-07 | 미쓰비시덴키 가부시키가이샤 | Power amplifier |
| DE112017006798T5 (en) | 2017-01-12 | 2019-10-02 | Mitsubishi Electric Corporation | power amplifier |
| US11012038B2 (en) | 2017-01-12 | 2021-05-18 | Mitsubishi Electric Corporation | Power amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5260801B2 (en) | High frequency amplifier circuit | |
| CN109155612B (en) | Doherty amplifier | |
| JP2009232076A (en) | High-frequency power amplifier | |
| JPH11251849A (en) | High frequency power amplifier | |
| JPH08148949A (en) | High frequency amplifier | |
| JP5646302B2 (en) | Frequency multiplier | |
| JP2020088643A (en) | Single pole double throw switch | |
| CN113824412A (en) | Differential amplifier circuit | |
| JP2013055405A (en) | Class f amplification circuit and transmission device using the same | |
| JP5829885B2 (en) | Balun | |
| JP2012205246A (en) | Harmonic processing circuit, high frequency amplifier and high frequency oscillator | |
| JP7207522B2 (en) | power amplifier | |
| US9602068B2 (en) | High-frequency power amplifier | |
| JP2005117200A (en) | Class f amplifier circuit and load circuit for class f amplifier | |
| JP5402887B2 (en) | High frequency amplifier | |
| JP5496074B2 (en) | High frequency amplifier and matching circuit | |
| JP5504465B2 (en) | Power amplifier circuit | |
| JPH07283668A (en) | High frequency amplifier | |
| JP6332097B2 (en) | Power amplifier | |
| JP6729989B2 (en) | amplifier | |
| JP6678827B2 (en) | High frequency amplifier | |
| JP7418662B2 (en) | doherty amplifier | |
| JP2002217615A (en) | Power distributor/combiner | |
| JP6973068B2 (en) | amplifier | |
| JP2000077957A (en) | High output amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |