JP2012198099A - Inertial sensor - Google Patents

Inertial sensor Download PDF

Info

Publication number
JP2012198099A
JP2012198099A JP2011062279A JP2011062279A JP2012198099A JP 2012198099 A JP2012198099 A JP 2012198099A JP 2011062279 A JP2011062279 A JP 2011062279A JP 2011062279 A JP2011062279 A JP 2011062279A JP 2012198099 A JP2012198099 A JP 2012198099A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor substrate
sensor element
electrode
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011062279A
Other languages
Japanese (ja)
Inventor
Fumikazu Komatsu
史和 小松
Masaki Ii
巨樹 井伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011062279A priority Critical patent/JP2012198099A/en
Publication of JP2012198099A publication Critical patent/JP2012198099A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Gyroscopes (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an inertial sensor that can properly evaluate a symmetric circuit and is easily miniaturized.SOLUTION: A gyro sensor 1 (an example of an inertial sensor) includes a signal processing IC 10 and a sensor element 20. At least one of a plurality of rearrangement wirings 30 provided facing a first surface 11A of a semiconductor substrate 11 of the signal processing IC electrically connects electrodes formed on the semiconductor substrate and electrodes formed on the sensor element. There are further formed QV amplifiers 110, 120 (examples of a first and a second circuits) respectively generating a first and a second signal having a symmetric property, wirings 112, 122 (examples of a first and a second wirings), and a pad 70-1 (an example of a first electrode), 70-n (an example of a second electrode) to which the first and second signal are supplied via the wirings 112, 122, on the first surface of the semiconductor substrate. A form of the wiring 112 and a form of the wiring 122 have a symmetric property, in a planar view viewed from a direction orthogonal to the first surface of the semiconductor substrate.

Description

本発明は、慣性センサーに関する。   The present invention relates to an inertial sensor.

角速度や加速度などの物理量を検出する慣性センサーが知られている。近年、慣性センサーの高精度化だけでなく小型化の要求も高くなっており、1つの解決策として、センサー素子と、当該センサー素子を駆動するとともにその出力信号に基づいて所望の物理量の大きさに応じた検出信号を生成するIC(集積回路)とを一体化して実装されたものが開発されている。   Inertial sensors that detect physical quantities such as angular velocity and acceleration are known. In recent years, not only high precision but also miniaturization of an inertial sensor has been demanded. One solution is to drive the sensor element and the desired physical quantity based on the output signal while driving the sensor element. An integrated circuit (IC) that generates a detection signal corresponding to the above has been developed.

例えば、特許文献1では、センサー素子として機能するジャイロ振動片とICを1つのパッケージに収容し、振動片の第1の検出端子と、ICのチャージアンプ(QVアンプ)に接続される第1の検出信号入力パッドとを、第二層基板上に設けられたIC接続端子を介して接続するとともに、振動片の第2の検出端子と、ICのチャージアンプ(QVアンプ)に接続される第2の検出信号入力パッドとを、第二層基板上に設けられたIC接続端子を介して接続した構造を有する振動ジャイロセンサーが開示されている。この振動ジャイロセンサーは、角速度が発生する際に振動片の駆動アームに働くコリオリ力に基づいて検出アームが変形して振動し、ICがこの検出振動により振動片の第1の検出端子と第2の検出端子に発生する電荷を2つのチャージアンプ(QVアンプ)により検出して処理することにより角速度の大きさに応じた検出信号を生成する電荷検出型センサーである。   For example, in Patent Document 1, a gyro vibrating piece that functions as a sensor element and an IC are housed in one package, and a first detection terminal of the vibrating piece and a first amplifier connected to a charge amplifier (QV amplifier) of the IC are used. The detection signal input pad is connected via an IC connection terminal provided on the second layer substrate, and the second detection terminal of the resonator element and a second amplifier connected to the charge amplifier (QV amplifier) of the IC. A vibration gyro sensor having a structure in which the detection signal input pad is connected via an IC connection terminal provided on a second layer substrate is disclosed. In this vibration gyro sensor, the detection arm deforms and vibrates based on the Coriolis force acting on the drive arm of the vibration piece when the angular velocity is generated, and the IC is caused to vibrate with the first detection terminal of the vibration piece and the second The charge detection type sensor generates a detection signal corresponding to the magnitude of the angular velocity by detecting and processing the charge generated at the detection terminal by two charge amplifiers (QV amplifiers).

一般に、電荷検出型センサーでは、振動片に発生する電荷が微小であるため外乱の影響を受けやすい。これに対して、特許文献1の振動ジャイロセンサーによれば、第1の検出端子及び第2の検出端子と、第1の検出信号入力パッド及び第2の検出信号入力パッドとをそれぞれ接続するIC接続端子の配線経路がパッケージ容器の外周部に露出されないので、振動ジャイロセンサーの外部に付着する水分や塩分などにより、IC接続端子のインピーダンスが変化して検出信号特性を変動させるなどの悪影響を受けることがなくなるという効果を有する。   Generally, a charge detection type sensor is easily affected by a disturbance because a small amount of charge is generated in a vibrating piece. On the other hand, according to the vibration gyro sensor of Patent Document 1, the first detection terminal and the second detection terminal are connected to the first detection signal input pad and the second detection signal input pad, respectively. Since the wiring path of the connection terminal is not exposed to the outer periphery of the package container, the impedance of the IC connection terminal changes due to moisture or salt adhering to the outside of the vibration gyro sensor, which adversely affects the detection signal characteristics. It has the effect that nothing is lost.

特開2008−197033号公報JP 2008-197033 A

ところで、2つのチャージアンプ(QVアンプ)は、同じ回路かつ同じレイアウトを用いた対称性を有する回路(対称回路)として設計されるが、対称回路の特性の評価は、対称回路が出力する2つの信号を外部端子からモニターすることで行われる。ところが、従来、対称回路の評価において対称性を保持した特性が見られない場合があり、その原因がICに起因するものか測定起因かを切り分けることが難しいという問題があった。   By the way, the two charge amplifiers (QV amplifiers) are designed as symmetrical circuits (symmetric circuits) using the same circuit and the same layout. The evaluation of the characteristics of the symmetric circuit is performed by the two output from the symmetric circuit. This is done by monitoring the signal from an external terminal. However, conventionally, there is a case where a characteristic that maintains symmetry is not seen in the evaluation of the symmetric circuit, and there is a problem that it is difficult to determine whether the cause is caused by the IC or the measurement.

本発明は、以上のような問題点に鑑みてなされたものであり、本発明のいくつかの態様によれば、対称回路の評価を適正に行うことができるとともに小型化が容易な慣性センサーを提供することができる。   The present invention has been made in view of the above problems, and according to some aspects of the present invention, an inertial sensor that can appropriately evaluate a symmetric circuit and can be easily downsized is provided. Can be provided.

(1)本発明は、第1の面に電極が形成された半導体基板と、振動部を有し、前記半導体基板の前記第1の面と対向する面に電極が形成されたセンサー素子と、前記半導体基板の前記第1の面と対向して設けられた1又は複数の再配置配線と、を含み、前記再配置配線の少なくとも1つは、前記半導体基板に形成された前記電極と前記センサー素子に形成された前記電極を電気的に接続し、前記半導体基板は、前記第1の面に、対称性を有する第1の信号と第2の信号をそれぞれ生成する第1の回路及び第2の回路と、第1の配線と、第2の配線と、前記第1の配線を介して前記第1の信号が供給される第1の電極と、前記第2の配線を介して前記第2の信号が供給される第2の電極と、がさらに形成され、前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記第1の配線の形状と前記第2の配線の形状が対称性を有する、慣性センサーである。   (1) The present invention provides a semiconductor substrate having an electrode formed on a first surface, a sensor element having a vibrating portion and having an electrode formed on a surface facing the first surface of the semiconductor substrate, One or a plurality of rearrangement wirings provided opposite to the first surface of the semiconductor substrate, and at least one of the rearrangement wirings includes the electrode formed on the semiconductor substrate and the sensor The electrodes formed on the element are electrically connected, and the semiconductor substrate generates a first signal and a second signal having symmetry on the first surface and a second signal, respectively. Circuit, a first wiring, a second wiring, a first electrode to which the first signal is supplied through the first wiring, and the second wiring through the second wiring. And a second electrode to which the signal is supplied is formed on the first surface of the semiconductor substrate. In a plan view seen from the direction orthogonal shape of the first wiring shape and the second wiring has a symmetry, is an inertial sensor.

本発明によれば、再配置配線を利用して、集積回路が形成された半導体基板の上にセンサー素子を重ねるように実装するので、慣性センサーの小型化が容易である。また、半導体基板の第1の面に直交する方向から視た平面視において、第1の配線の形状と前記第2の配線の形状が対称性を有するようにすることで、第1の配線と第2の配線の寄生抵抗や寄生容量の差を小さくすることができるので、第1の電極に供給される第1の信号と第2の電極に供給される第2の信号に基づいて、第1の回路と第2の回路(対称回路)の評価を適正に行うことができる。   According to the present invention, since the sensor element is mounted on the semiconductor substrate on which the integrated circuit is formed using the rearrangement wiring, the inertial sensor can be easily downsized. Further, the first wiring and the second wiring have a symmetry in a plan view viewed from a direction orthogonal to the first surface of the semiconductor substrate, so that the first wiring Since the difference between the parasitic resistance and the parasitic capacitance of the second wiring can be reduced, the first signal supplied to the first electrode and the second signal supplied to the second electrode are It is possible to appropriately evaluate the first circuit and the second circuit (symmetric circuit).

(2)この慣性センサーにおいて、前記第1の配線及び前記第2の配線は、前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記センサー素子の前記振動部と重ならないように配置されているようにしてもよい。   (2) In this inertial sensor, the first wiring and the second wiring overlap with the vibration part of the sensor element in a plan view as viewed from a direction orthogonal to the first surface of the semiconductor substrate. You may make it arrange | position so that it may not become.

このようにすれば、第1の配線と第2の配線(対称配線)がセンサー素子の振動部の影響を受けにくくなるので、第1の回路と第2の回路(対称回路)の評価の信頼性を確保することができる。   In this way, the first wiring and the second wiring (symmetrical wiring) are less affected by the vibration part of the sensor element, so that the reliability of the evaluation of the first circuit and the second circuit (symmetrical circuit) is improved. Sex can be secured.

(3)この慣性センサーにおいて、前記第1の配線及び前記第2の配線は、前記半導体基板の前記第1の面に直交する方向から視た平面視において、電位が変化する前記再配置配線と重ならないように配置されているようにしてもよい。   (3) In this inertial sensor, the first wiring and the second wiring are the rearrangement wiring whose potential changes in a plan view viewed from a direction perpendicular to the first surface of the semiconductor substrate. You may make it arrange | position so that it may not overlap.

このようにすれば、第1の配線及と第2の配線(対称配線)が電位の変化する再配置配線の影響を受けにくくなるので、第1の回路と第2の回路(対称回路)の評価の信頼性を確保することができる。   In this way, the first wiring and the second wiring (symmetrical wiring) are not easily affected by the rearrangement wiring whose potential changes, so that the first circuit and the second circuit (symmetrical circuit) Reliability of evaluation can be ensured.

(4)この慣性センサーにおいて、前記半導体基板は、前記第1の面に直交する方向から視た平面視において矩形であり、外部信号を入力又は出力するための複数の外部電極が第1の辺に沿う周辺部に一列に形成され、前記外部電極の2つは、前記第1の電極及び前記第2の電極であるようにしてもよい。   (4) In this inertial sensor, the semiconductor substrate is rectangular in a plan view as viewed from a direction orthogonal to the first surface, and a plurality of external electrodes for inputting or outputting an external signal has a first side. And the two external electrodes may be the first electrode and the second electrode.

このようにすれば、半導体基板の第1の辺を基板と近づけることで、半導体基板の外部電極と基板を接続し易くなるので、小型の多軸慣性センサーモジュールを作成することができる。   In this way, since the first side of the semiconductor substrate is brought close to the substrate, it becomes easy to connect the external electrode of the semiconductor substrate and the substrate, so that a small multi-axis inertial sensor module can be created.

(5)この慣性センサーにおいて、前記第1の電極及び前記第2の電極は、前記一列に形成された前記複数の外部電極のうち、両端にある2つの前記外部電極であるようにしてもよい。   (5) In this inertial sensor, the first electrode and the second electrode may be the two external electrodes at both ends of the plurality of external electrodes formed in the row. .

このようにすれば、センサー素子と重ならないように、第1の回路と第1の配線を半導体基板の第1の辺と直交する第2の辺に沿う周辺部に形成するとともに、第2の回路と第2の配線を半導体基板の第2の辺と平行な第3の辺に沿う周辺部に形成した場合、第1の配線と第2の配線をより短くすることができるので、寄生抵抗や寄生容量をより小さくすることができる。   In this case, the first circuit and the first wiring are formed in the peripheral portion along the second side orthogonal to the first side of the semiconductor substrate so as not to overlap the sensor element, and the second circuit When the circuit and the second wiring are formed in the peripheral portion along the third side parallel to the second side of the semiconductor substrate, the first wiring and the second wiring can be made shorter, so that the parasitic resistance And parasitic capacitance can be further reduced.

(6)この慣性センサーにおいて、前記第1の回路は、前記第1の辺と直交する第2の辺に沿う周辺部に形成され、前記第2の回路は、前記第2の辺と平行な第3の辺に沿う周辺部に形成されているようにしてもよい。   (6) In this inertial sensor, the first circuit is formed in a peripheral portion along a second side orthogonal to the first side, and the second circuit is parallel to the second side. You may make it form in the peripheral part along a 3rd edge | side.

このようにすれば、第1の回路と第2の回路(対称回路)を外部電極から遠ざけることができるので、外部信号による影響を低減させて、第1の回路と第2の回路(対称回路)の評価の信頼性を確保することができる。   In this way, the first circuit and the second circuit (symmetric circuit) can be moved away from the external electrode. Therefore, the influence of the external signal is reduced, and the first circuit and the second circuit (symmetric circuit) are reduced. ) Reliability of evaluation can be ensured.

(7)この慣性センサーにおいて、前記第1の配線は、前記第2の辺に沿う周辺部に形成され、前記第2の配線は、前記第3の辺に沿う周辺部に形成されているようにしてもよい。   (7) In this inertial sensor, the first wiring is formed in a peripheral portion along the second side, and the second wiring is formed in a peripheral portion along the third side. It may be.

このようにすれば、第1の配線と第2の配線(対称配線)を外部電極から遠ざけることができるので、外部信号による影響を低減させて、第1の回路と第2の回路(対称回路)の評価の信頼性を確保することができる。   In this way, the first wiring and the second wiring (symmetric wiring) can be moved away from the external electrode, so that the influence of the external signal is reduced and the first circuit and the second circuit (symmetric circuit) are reduced. ) Reliability of evaluation can be ensured.

(8)この慣性センサーにおいて、前記再配置配線の少なくとも1つは、固定電位が供給され、前記第1の配線及び前記第2の配線は、前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記固定電位が供給される前記再配置配線と重なるように配置されているようにしてもよい。   (8) In this inertial sensor, at least one of the relocation wirings is supplied with a fixed potential, and the first wiring and the second wiring are orthogonal to the first surface of the semiconductor substrate. In plan view as viewed from above, the wiring may be arranged so as to overlap the rearrangement wiring to which the fixed potential is supplied.

このように、固定電位の再配置配線を第1の配線及び第2の配線のシールド配線として積極的に利用することで、第1の回路と第2の回路(対称回路)の評価の信頼性を高めることができる。   In this way, the reliability of the evaluation of the first circuit and the second circuit (symmetric circuit) can be obtained by actively using the rearrangement wiring of the fixed potential as the shield wiring of the first wiring and the second wiring. Can be increased.

(9)この慣性センサーにおいて、前記半導体基板は、前記第1の面に、固定電位が供給される第1のシールド配線が、前記第1の面に直交する方向から視た平面視において前記第1の配線と重なるように又は前記第1の配線を挟むように形成されるとともに、固定電位が供給される第2のシールド配線が、前記第1の面に直交する方向から視た平面視において前記第2の配線と重なるように又は前記第2の配線を挟むように形成されているようにしてもよい。   (9) In this inertial sensor, the semiconductor substrate has the first shield wiring to which the fixed potential is supplied to the first surface in a plan view as viewed from a direction orthogonal to the first surface. The second shield wiring that is formed so as to overlap the first wiring or sandwich the first wiring and to which a fixed potential is supplied is seen in a plan view as viewed from a direction orthogonal to the first surface. It may be formed so as to overlap with the second wiring or sandwich the second wiring.

このようにすれば、第1の配線及び第2の配線をシールドすることができるので、第1の回路と第2の回路(対称回路)の評価の信頼性を高めることができる。   In this way, since the first wiring and the second wiring can be shielded, the reliability of the evaluation of the first circuit and the second circuit (symmetric circuit) can be improved.

(10)この慣性センサーにおいて、前記センサー素子は、前記振動部に質量を調整可能な質量調整部が形成されており、前記再配置配線の少なくとも1つは、前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記センサー素子の前記質量調整部の全部と重なるように配置されているようにしてもよい。   (10) In this inertial sensor, the sensor element is formed with a mass adjusting unit capable of adjusting a mass in the vibrating unit, and at least one of the relocation wirings is the first surface of the semiconductor substrate. It may be arranged so as to overlap all of the mass adjusting portions of the sensor element in a plan view as viewed from a direction orthogonal to the sensor element.

このようにすれば、質量調整部にレーザーを照射して質量を微調整する際に、質量調整部を透過したレーザーを再配置配線で吸収することができるので、半導体基板にレーザーが到達して回路が破壊されることを防ぐことができる。   In this way, when the mass adjustment unit is irradiated with laser to finely adjust the mass, the laser that has passed through the mass adjustment unit can be absorbed by the rearrangement wiring, so that the laser reaches the semiconductor substrate. It is possible to prevent the circuit from being destroyed.

(11)この慣性センサーは、前記半導体基板と前記センサー素子との間に設けられ、前記半導体基板と前記センサー素子との温度係数の違いにより生じる応力差を吸収するための絶縁層を、さらに含むようにしてもよい。   (11) The inertial sensor further includes an insulating layer that is provided between the semiconductor substrate and the sensor element and absorbs a stress difference caused by a difference in temperature coefficient between the semiconductor substrate and the sensor element. You may make it.

このようにすれば、応力によるセンサー素子の変形を緩和することができるので、センサー素子の安定した発振を維持することができる。また、センサー素子に加わる応力を緩和するためには絶縁層にある程度の厚みが必要であるため、QVアンプとセンサー素子や再配置配線との距離がある程度確保され、これらのカップリング容量を小さくすることができる。   In this way, deformation of the sensor element due to stress can be mitigated, and stable oscillation of the sensor element can be maintained. Further, in order to relieve the stress applied to the sensor element, the insulating layer needs to have a certain thickness, so that a certain distance is secured between the QV amplifier and the sensor element and the rearrangement wiring, thereby reducing the coupling capacitance. be able to.

(12)この慣性センサーにおいて、第1の回路は、前記センサー素子の第1の検出信号が入力されるQVアンプであり、第2の回路は、前記センサー素子の第2の検出信号が入力されるQVアンプであるようにしてもよい。   (12) In this inertial sensor, the first circuit is a QV amplifier to which the first detection signal of the sensor element is input, and the second circuit is input to the second detection signal of the sensor element. A QV amplifier may be used.

微小な信号を増幅するQVアンプは他の回路に比べてゲインが高いため、第1の配線及び第2の配線の寄生容量の差によって特性が大きく変動するが、この慣性センサーによれば、第1の配線及び第2の配線の寄生容量の差を小さくすることができるので、2つのQVアンプの対称性の評価を適正に行うことができる。   Since a QV amplifier that amplifies a minute signal has a higher gain than other circuits, the characteristics fluctuate greatly due to the difference in parasitic capacitance between the first wiring and the second wiring. Since the difference in parasitic capacitance between the first wiring and the second wiring can be reduced, the symmetry of the two QV amplifiers can be properly evaluated.

第1〜第3実施形態のジャイロセンサーの機能ブロック図。The functional block diagram of the gyro sensor of 1st-3rd embodiment. 第1,第2実施形態における信号処理ICのレイアウト図。The layout diagram of the signal processing IC in 1st, 2nd embodiment. 第1,第3実施形態における再配置配線のパターンの一例を示す平面図。The top view which shows an example of the pattern of the rearrangement wiring in 1st, 3rd embodiment. 第1,第3実施形態のジャイロセンサーの平面図。The top view of the gyro sensor of 1st, 3rd embodiment. 図5(A)、図5(B)及び図5(C)は、それぞれ第1実施形態における図4のA−A切断面、B−B切断面及びC−C切断面を模式的に示す図。5A, FIG. 5B, and FIG. 5C schematically show the AA cut surface, the BB cut surface, and the CC cut surface of FIG. 4 in the first embodiment, respectively. Figure. 3軸ジャイロセンサーモジュールの斜視図。The perspective view of a 3 axis gyro sensor module. 第2実施形態における再配置配線のパターンの一例を示す平面図。The top view which shows an example of the pattern of the rearrangement wiring in 2nd Embodiment. 第2実施形態のジャイロセンサーの平面図。The top view of the gyro sensor of 2nd Embodiment. 図9(A)、図9(B)及び図9(C)は、それぞれ第2実施形態における図8のA−A切断面、B−B切断面及びC−C切断面を模式的に示す図。FIG. 9A, FIG. 9B, and FIG. 9C schematically show the AA cut surface, the BB cut surface, and the CC cut surface of FIG. 8 in the second embodiment, respectively. Figure. 第3実施形態における信号処理ICのレイアウト図。The layout diagram of signal processing IC in a 3rd embodiment. 第3実施形態における信号処理ICのレイアウト図。The layout diagram of signal processing IC in a 3rd embodiment. 図12(A)、図12(B)及び図12(C)は、それぞれ第3実施形態における図4のA−A切断面、B−B切断面及びC−C切断面を模式的に示す図。FIGS. 12A, 12B, and 12C schematically show the AA cut surface, the BB cut surface, and the CC cut surface of FIG. 4 in the third embodiment, respectively. Figure. 第3実施形態の変形例における図4のC−C切断面を模式的に示す図。The figure which shows typically the CC cut surface of FIG. 4 in the modification of 3rd Embodiment.

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。   DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings. The embodiments described below do not unduly limit the contents of the present invention described in the claims. Also, not all of the configurations described below are essential constituent requirements of the present invention.

以下では、慣性センサーとして、角速度を検出する角速度検出装置(ジャイロセンサー)を例にとり説明するが、本発明は、角速度、角加速度、加速度、力等の種々の物理量のいずれかを検出することができる慣性センサーに適用可能である。   Hereinafter, an angular velocity detection device (gyro sensor) that detects an angular velocity will be described as an example of the inertial sensor. However, the present invention can detect any of various physical quantities such as angular velocity, angular acceleration, acceleration, and force. It can be applied to inertial sensors that can.

1.第1実施形態
図1は、本実施形態のジャイロセンサーの機能ブロック図である。本実施形態のジャイロセンサー1は、信号処理IC(集積回路装置)10とセンサー素子20を含んで構成されている。
1. First Embodiment FIG. 1 is a functional block diagram of a gyro sensor of this embodiment. The gyro sensor 1 of this embodiment includes a signal processing IC (integrated circuit device) 10 and a sensor element 20.

本実施形態のセンサー素子20は、2本のT型の駆動振動腕22,23とその間にある1本の検出振動腕24が基部21で連結されたいわゆるダブルT型で構成される。ただし、センサー素子20は、例えば、音叉型であってもよいし、三角柱、四角柱、円柱状等の形状の音片型であってもよい。また、シリコン半導体基板をくし歯状に加工したものであってもよい。   The sensor element 20 of the present embodiment is configured as a so-called double T type in which two T-type driving vibration arms 22 and 23 and one detection vibration arm 24 therebetween are connected by a base 21. However, the sensor element 20 may be, for example, a tuning fork type, or may be a sound piece type having a triangular prism shape, a quadrangular prism shape, a cylindrical shape, or the like. Alternatively, a silicon semiconductor substrate may be processed into a comb shape.

センサー素子20は、例えば、水晶(SiO)、タンタル酸リチウム(LiTaO)、ニオブ酸リチウム(LiNbO)等の圧電単結晶やジルコン酸チタン酸鉛(PZT)等の圧電セラミックスなどの圧電性材料を用いて構成してもよいし、シリコン半導体の表面の一部に、駆動電極に挟まれた酸化亜鉛(ZnO)、窒化アルミニウム(AlN)等の圧電薄膜を配置した構造であってもよい。 The sensor element 20 is, for example, piezoelectric single crystal such as quartz (SiO 2 ), lithium tantalate (LiTaO 3 ), lithium niobate (LiNbO 3 ), or piezoelectric ceramics such as piezoelectric ceramics such as lead zirconate titanate (PZT). A material may be used, or a structure in which a piezoelectric thin film such as zinc oxide (ZnO) or aluminum nitride (AlN) sandwiched between drive electrodes is arranged on a part of the surface of a silicon semiconductor may be used. .

センサー素子20の駆動振動腕22,23と基部21の表面には2つの駆動電極とグランド電極(ともに不図示)が形成されており、一方の駆動電極に交流電圧信号が与えられると、駆動振動腕22,23は、逆圧電効果によって互いの先端が接近と離間を繰り返す屈曲振動(励振振動)をする。駆動振動腕22,23の屈曲振動の振幅が等しければ、駆動振動腕22,23は検出振動腕24に対して常に線対称な関係で屈曲振動をするので、検出振動腕24は振動を起こさない。   Two drive electrodes and a ground electrode (both not shown) are formed on the surfaces of the drive vibration arms 22 and 23 and the base 21 of the sensor element 20, and when an AC voltage signal is applied to one of the drive electrodes, the drive vibration is generated. The arms 22 and 23 bend and vibrate (excitation vibration) in which the tips of the arms 22 repeat and approach each other due to the inverse piezoelectric effect. If the amplitudes of the bending vibrations of the drive vibration arms 22 and 23 are equal, the drive vibration arms 22 and 23 always bend and vibrate with respect to the detection vibration arm 24, so that the detection vibration arm 24 does not vibrate. .

この状態で、センサー素子20に励振振動面に垂直な軸を回転軸とする角速度が加わると、駆動振動腕22,23は、屈曲振動の方向と回転軸の両方に垂直な方向にコリオリの力を得る。その結果、駆動振動腕22,23の屈曲振動の対称性が崩れ、検出振動腕24は、バランスを保つように屈曲振動をする。このコリオリ力に伴う検出振動腕24の屈曲振動と駆動振動腕22,23の屈曲振動(励振振動)とは位相が90°ずれている。   In this state, when an angular velocity with the axis perpendicular to the excitation vibration surface as the rotation axis is applied to the sensor element 20, the driving vibration arms 22 and 23 have a Coriolis force in a direction perpendicular to both the bending vibration direction and the rotation axis. Get. As a result, the symmetry of the bending vibration of the drive vibrating arms 22 and 23 is lost, and the detection vibrating arm 24 performs bending vibration so as to maintain a balance. The phase of the bending vibration of the detection vibration arm 24 and the bending vibration (excitation vibration) of the drive vibration arms 22 and 23 due to the Coriolis force is shifted by 90 °.

なお、実際には、コリオリ力が加わっていなくても駆動振動腕22,23の屈曲振動の振幅がわずかに異なるため、検出振動腕24はバランスを保つようにわずかに屈曲振動をする。この屈曲振動は漏れ振動と呼ばれ、駆動振動腕22,23の屈曲振動(励振振動)と同位相である。   Actually, the amplitudes of the bending vibrations of the drive vibrating arms 22 and 23 are slightly different even when no Coriolis force is applied, so that the detection vibrating arm 24 slightly bends to maintain balance. This bending vibration is called leakage vibration and has the same phase as the bending vibration (excitation vibration) of the drive vibration arms 22 and 23.

センサー素子20の検出振動腕24と基部21の表面には2つの検出電極とグランド電極(ともに不図示)が形成されており、圧電効果によってこれらの屈曲振動に基づいた交流電荷がこの2つの検出電極に発生する。コリオリ力に基づいて発生する交流電荷は、コリオリ力の大きさ(言い換えれば、センサー素子20に加わる角速度の大きさ)に応じて変化するのに対して、漏れ振動に基づいて発生する交流電荷は、センサー素子20に加わるコリオリ力の大きさ(角速度の大きさ)に関係せず一定である。   Two detection electrodes and a ground electrode (both not shown) are formed on the surfaces of the detection vibration arm 24 and the base portion 21 of the sensor element 20, and AC charges based on these bending vibrations are detected by the piezoelectric effect. Occurs on the electrode. The AC charge generated based on the Coriolis force changes according to the magnitude of the Coriolis force (in other words, the magnitude of the angular velocity applied to the sensor element 20), whereas the AC charge generated based on the leakage vibration is The Coriolis force applied to the sensor element 20 is constant regardless of the magnitude (angular velocity magnitude).

なお、センサー素子20の駆動振動腕22の先端には錘部22aと錘部22bが形成されている。同様に、駆動振動腕23の先端には錘部23aと錘部23bが形成されている。駆動振動腕22,23の先端に錘部を形成することにより、コリオリ力を大きくするとともに、所望の共振周波数を比較的短い振動腕で得ることができる。同様に、検出振動腕24の先端にも錘部24aと錘部24bが形成されている。検出振動腕24の先端に錘部を形成することにより、2つの検出電極に発生する交流電荷を大きくすることができる。   A weight portion 22a and a weight portion 22b are formed at the tip of the driving vibration arm 22 of the sensor element 20. Similarly, a weight part 23 a and a weight part 23 b are formed at the tip of the drive vibration arm 23. By forming the weight portion at the tips of the drive vibrating arms 22 and 23, the Coriolis force can be increased and a desired resonance frequency can be obtained with a relatively short vibrating arm. Similarly, a weight portion 24 a and a weight portion 24 b are also formed at the tip of the detection vibrating arm 24. By forming the weight portion at the tip of the detection vibrating arm 24, the AC charge generated in the two detection electrodes can be increased.

駆動振動腕22,23の先端の4つの錘部22a,22b,23a,23bには表面にメッキ層(不図示)が形成されており、これらの錘部の表面にレーザーを照射してメッキ層の一部を取り除くことで、駆動振動腕22,23の質量を微調整することができるようになっている。すなわち、錘部22a,22b,23a,23bは質量調整部としても機能する。これにより、駆動振動腕22,23の共振周波数を調整するとともに、駆動振動腕22,23の屈曲振動の振幅を等しくすることができる。   Plated layers (not shown) are formed on the surfaces of the four weight portions 22a, 22b, 23a, and 23b at the tips of the drive vibrating arms 22 and 23, and the plated layers are formed by irradiating the surfaces of these weight portions with laser. The mass of the drive vibrating arms 22 and 23 can be finely adjusted by removing a part of. That is, the weight portions 22a, 22b, 23a, and 23b also function as mass adjusting portions. Thereby, while adjusting the resonance frequency of the drive vibration arms 22 and 23, the amplitude of the bending vibration of the drive vibration arms 22 and 23 can be made equal.

センサー素子20の2つの駆動電極は、それぞれ信号処理IC10の外部出力端子171(S4端子)と外部入力端子172(S3端子)に接続されている。また、センサー素子20の2つの検出電極は、それぞれ信号処理IC100の外部入力端子173(S1端子)と外部入力端子174(S2端子)に接続されている。   The two drive electrodes of the sensor element 20 are connected to the external output terminal 171 (S4 terminal) and the external input terminal 172 (S3 terminal) of the signal processing IC 10, respectively. The two detection electrodes of the sensor element 20 are connected to the external input terminal 173 (S1 terminal) and the external input terminal 174 (S2 terminal) of the signal processing IC 100, respectively.

信号処理IC10は、駆動回路100、2つのQVアンプ110及び120、検出回路130、リファレンスブロック140、ロジック回路150を含んで構成されている。信号処理IC10には、外部入力端子178(VDD端子)と外部入力端子179(GND端子)からそれぞれ電源電位VDD(例えば3V)とグランド電位GND(0V)が供給される。   The signal processing IC 10 includes a drive circuit 100, two QV amplifiers 110 and 120, a detection circuit 130, a reference block 140, and a logic circuit 150. The signal processing IC 10 is supplied with a power supply potential VDD (for example, 3 V) and a ground potential GND (0 V) from an external input terminal 178 (VDD terminal) and an external input terminal 179 (GND terminal), respectively.

駆動回路100は、センサー素子20を励振振動させるための駆動信号を生成し、外部出力端子171を介してセンサー素子20の一方の駆動電極に供給する。また、駆動回路100は、センサー素子20の励振振動により他方の駆動電極に発生する発振電流が外部入力端子172を介して入力され、この発振電流の振幅が一定に保持されるように駆動信号の振幅レベルをフィードバック制御する。   The drive circuit 100 generates a drive signal for exciting and vibrating the sensor element 20 and supplies the drive signal to one drive electrode of the sensor element 20 via the external output terminal 171. Further, the drive circuit 100 receives an oscillation current generated in the other drive electrode due to the excitation vibration of the sensor element 20 via the external input terminal 172, and the drive circuit 100 receives the drive signal so that the amplitude of the oscillation current is kept constant. Feedback control of amplitude level.

2つのQVアンプ110,120には、外部入力端子173,174を介して、センサー素子20の2つの検出電極の各々に発生する交流電荷(第1の検出信号、第2の検出信号の一例)がそれぞれ入力され、交流電圧信号に変換する。2つの検出電極の各々に発生する交流電荷は互いに180°位相が異なっており、振幅が等しい。従って、QVアンプ110,120を同じ回路かつ同じレイアウトとすることで、QVアンプ110,120は、互いに180°位相が異なり、振幅が等しい交流電圧信号を出力する。この振幅はセンサー素子20に加わるコリオリ力の大きさ(角速度の大きさ)に応じて変化する。   The two QV amplifiers 110 and 120 have AC charges (an example of the first detection signal and the second detection signal) generated in each of the two detection electrodes of the sensor element 20 via the external input terminals 173 and 174. Are input and converted into AC voltage signals. The AC charges generated in each of the two detection electrodes are 180 ° out of phase with each other and have the same amplitude. Therefore, by using the same circuit and the same layout for the QV amplifiers 110 and 120, the QV amplifiers 110 and 120 output alternating voltage signals having different phases by 180 ° and the same amplitude. This amplitude changes according to the magnitude of the Coriolis force applied to the sensor element 20 (the magnitude of the angular velocity).

検出回路130は、QVアンプ110,120の出力信号を差動増幅した後、同期検波を行って角速度成分のみを検出し、角速度の大きさに応じた電圧レベルの信号(角速度信号)を生成する。この角速度信号は、外部出力端子177を介して外部に出力され、例えば、外部出力端子177に接続された不図示のマイクロコンピューターにおいてA/D変換され、角速度データとして種々の処理に用いられる。なお、信号処理IC10にA/D変換器を内蔵し、角速度を表すデジタルデータを、例えばロジック回路150(例えば、シリアルインターフェース)を介して外部に出力するようにしてもよい。   The detection circuit 130 differentially amplifies the output signals of the QV amplifiers 110 and 120, and then performs synchronous detection to detect only the angular velocity component and generate a voltage level signal (angular velocity signal) corresponding to the magnitude of the angular velocity. . This angular velocity signal is output to the outside via the external output terminal 177, and is A / D converted by a microcomputer (not shown) connected to the external output terminal 177, for example, and used as various angular velocity data. Note that an A / D converter may be incorporated in the signal processing IC 10 and digital data representing the angular velocity may be output to the outside via, for example, a logic circuit 150 (for example, a serial interface).

リファレンスブロック140は、電源電位VDDとGND電位GNDから駆動回路100や検出回路130の基準電圧などを生成する。   The reference block 140 generates a reference voltage for the drive circuit 100 and the detection circuit 130 from the power supply potential VDD and the GND potential GND.

ロジック回路150は、例えば、シリアルインターフェースを含み、外部入力端子175と外部入出力端子176を介して、クロック信号とシリアルデータ信号による2線論理でロジック回路150が有する不図示のメモリーに対する調整データの書き込みや読み出しの処理、不図示の内部レジスターに対するテストモードの設定処理などを行う。   The logic circuit 150 includes, for example, a serial interface, and the adjustment data for a memory (not shown) included in the logic circuit 150 by the two-line logic based on the clock signal and the serial data signal via the external input terminal 175 and the external input / output terminal 176. Write and read processing, test mode setting processing for an internal register (not shown), and the like are performed.

本実施形態では、所定のテストモードに設定することで、QVアンプ110,120の各出力信号を、それぞれ外部出力端子180(M1端子)と外部出力端子181(M2端子)を介して外部に出力することができるようになっている。このテストモードに設定して外部出力端子180から出力される信号と外部出力端子181から出力される信号をモニターすることで、QVアンプ110,120の評価を直接的に行うことができる。   In this embodiment, by setting a predetermined test mode, the output signals of the QV amplifiers 110 and 120 are output to the outside via the external output terminal 180 (M1 terminal) and the external output terminal 181 (M2 terminal), respectively. Can be done. By setting the test mode and monitoring the signal output from the external output terminal 180 and the signal output from the external output terminal 181, the QV amplifiers 110 and 120 can be directly evaluated.

図2〜図5は、ジャイロセンサー1の構造について説明するための図である。図2は、信号処理IC10の各ブロックの配置を示す平面図(レイアウト図)である。   2-5 is a figure for demonstrating the structure of the gyro sensor 1. FIG. FIG. 2 is a plan view (layout diagram) showing the arrangement of each block of the signal processing IC 10.

図2に示すように、信号処理IC10の半導体基板11の第1の面11A(上面)に、集積回路(駆動回路100、QVアンプ110,120、検出回路130、リファレンスブロック140、ロジック回路150)と、複数のパッド(電極)70−1〜70−n,80〜83とが形成されている。具体的には、半導体基板11の第1の面11Aに、駆動回路100、検出回路130、リファレンスブロック140、ロジック回路150が全体として矩形状になるように中央部に形成され、これを取り囲むように周辺部にパッド70−1〜70−n,80〜83が形成されている。また、QVアンプ110は左側のパッド配置領域に形成され、QVアンプ120は右側のパッド配置領域に形成されている。   As shown in FIG. 2, an integrated circuit (a driving circuit 100, QV amplifiers 110 and 120, a detection circuit 130, a reference block 140, a logic circuit 150) is formed on the first surface 11A (upper surface) of the semiconductor substrate 11 of the signal processing IC 10. A plurality of pads (electrodes) 70-1 to 70-n and 80 to 83 are formed. Specifically, the drive circuit 100, the detection circuit 130, the reference block 140, and the logic circuit 150 are formed on the first surface 11A of the semiconductor substrate 11 in a central portion so as to be rectangular as a whole so as to surround it. Further, pads 70-1 to 70-n and 80 to 83 are formed in the peripheral portion. The QV amplifier 110 is formed in the left pad arrangement region, and the QV amplifier 120 is formed in the right pad arrangement region.

パッド(電極)70−1〜70−nは、信号処理IC10と外部装置との接続をとるための外部電極である。   The pads (electrodes) 70-1 to 70-n are external electrodes for connecting the signal processing IC 10 and an external device.

パッド70−1,70−nは、それぞれ図1の外部出力端子180(M1端子),181(M2端子)として機能する出力パッドである。本実施形態では、所定のテストモードに設定された場合にQVアンプ110,120の出力とパッド70−1,70−nをそれぞれ接続するための配線112,122が半導体基板11の第1の面11Aに形成されている。   The pads 70-1 and 70-n are output pads that function as the external output terminals 180 (M1 terminal) and 181 (M2 terminal) in FIG. 1, respectively. In the present embodiment, the wirings 112 and 122 for connecting the outputs of the QV amplifiers 110 and 120 and the pads 70-1 and 70-n, respectively, when the predetermined test mode is set are provided on the first surface of the semiconductor substrate 11. 11A.

また、パッド70−2〜70−(n−1)は、図1の外部入力端子175、外部入出力端子176、外部出力端子177、外部入力端子178,179及び不図示の外部端子のいずれかとして機能する。例えば、パッド70−2,70−(n−1)はそれぞれ図1の外部入力端子178(VDD端子),179(GND端子)として機能する電源入力パッドであり、パッド70−2,70−(n−1)からそれぞれ電源電位VDDとグランド電位GNDが供給される。   The pads 70-2 to 70- (n-1) are any one of the external input terminal 175, the external input / output terminal 176, the external output terminal 177, the external input terminals 178 and 179, and the external terminals not shown in FIG. Function as. For example, the pads 70-2 and 70- (n-1) are power input pads that function as the external input terminals 178 (VDD terminal) and 179 (GND terminal) in FIG. 1, respectively, and the pads 70-2 and 70- ( The power supply potential VDD and the ground potential GND are respectively supplied from n−1).

なお、パッド70−1〜70−nは、チタン(Ti)、窒化チタン(TiN)、アルミニウム(Al)、銅(Cu)、又は、これらを含む合金などによって形成される。   The pads 70-1 to 70-n are formed of titanium (Ti), titanium nitride (TiN), aluminum (Al), copper (Cu), or an alloy containing these.

パッド80〜83は、信号処理IC10とセンサー素子20との接続をとるためのものである。パッド82は図1の外部出力端子171(S4端子)として機能する出力パッドであり、パッド82から駆動信号が出力されてセンサー素子20に供給される。パッド80は図1の外部入力端子172(S3端子)として機能する入力パッドであり、センサー素子20から発振電流が入力される。パッド81,83はそれぞれ図1の外部入力端子173(S1端子),174(S2端子)として機能する入力パッドであり、パッド81,83からそれぞれセンサー素子20の2つの検出電極の各々で発生する交流電荷が入力される。   The pads 80 to 83 are for connecting the signal processing IC 10 and the sensor element 20. The pad 82 is an output pad that functions as the external output terminal 171 (S4 terminal) in FIG. 1, and a drive signal is output from the pad 82 and supplied to the sensor element 20. The pad 80 is an input pad that functions as the external input terminal 172 (S3 terminal) in FIG. 1, and an oscillation current is input from the sensor element 20. The pads 81 and 83 are input pads that function as the external input terminals 173 (S1 terminal) and 174 (S2 terminal) in FIG. 1, respectively, and are generated from the pads 81 and 83 at the two detection electrodes of the sensor element 20, respectively. AC charge is input.

本実施形態のジャイロセンサー1は、この信号処理IC10の上面(半導体基板11の第1の面11A側)と対向して、1又は複数の再配置配線が設けられている。図3は、信号処理IC10の上面に積層された再配置配線のパターンの一例を示す平面図である。   The gyro sensor 1 of the present embodiment is provided with one or a plurality of rearrangement wirings facing the upper surface of the signal processing IC 10 (on the first surface 11A side of the semiconductor substrate 11). FIG. 3 is a plan view showing an example of a rearrangement wiring pattern stacked on the upper surface of the signal processing IC 10.

図3に示すように、再配置配線30−1〜30−n,30a,30b,30c,30dは、それぞれ信号処理IC10のパッド70−1〜70−n,80,81,82,83を覆うように形成されており、各パッドと電気的に接続されている。   As shown in FIG. 3, the rearrangement wirings 30-1 to 30-n, 30a, 30b, 30c, and 30d cover the pads 70-1 to 70-n, 80, 81, 82, and 83 of the signal processing IC 10, respectively. And is electrically connected to each pad.

また、再配置配線30eは、信号処理IC10のGND電位のパッド(例えばパッド70−(n−1))と電気的に接続されている。   The rearrangement wiring 30e is electrically connected to a GND potential pad (for example, pad 70- (n-1)) of the signal processing IC 10.

再配置配線30−1〜30−nには、外部接続用のn本の配線(不図示)が接続され、これらの配線を介して、ジャイロセンサー1に電源電位VDDやグランド電位GNDが供給され、各種の外部信号が入出力される。   N wirings (not shown) for external connection are connected to the rearrangement wirings 30-1 to 30-n, and the power supply potential VDD and the ground potential GND are supplied to the gyro sensor 1 through these wirings. Various external signals are input / output.

なお、再配置配線30は、金(Au)、銅(Cu)、銀(Ag)、チタン(Ti)、タングステン(W)、チタンタングステン(TiW)、窒化チタン(TiN)、ニッケル(Ni)、ニッケルバナジウム(NiV)、クロム(Cr)、アルミニウム(Al)、パラジウム(Pd)などによって形成される。   The relocation wiring 30 includes gold (Au), copper (Cu), silver (Ag), titanium (Ti), tungsten (W), titanium tungsten (TiW), titanium nitride (TiN), nickel (Ni), It is formed of nickel vanadium (NiV), chromium (Cr), aluminum (Al), palladium (Pd), or the like.

ジャイロセンサー1は、下面(半導体基板11の第1の面11Aと対向する面)に複数の電極(2つの駆動電極、2つの検出電極及びグランド電極)が形成されたセンサー素子20が、この再配置配線層の上面に配置された構造を有している。図4は、図3の再配置配線層の上面にセンサー素子20を配置したジャイロセンサー1の平面図である。   The gyro sensor 1 includes a sensor element 20 having a plurality of electrodes (two drive electrodes, two detection electrodes, and a ground electrode) formed on a lower surface (a surface facing the first surface 11A of the semiconductor substrate 11). It has a structure arranged on the upper surface of the arrangement wiring layer. FIG. 4 is a plan view of the gyro sensor 1 in which the sensor element 20 is arranged on the upper surface of the rearrangement wiring layer of FIG.

図4に示すように、センサー素子20の基部21には、2本の駆動振動腕22,23と1本の検出振動腕24に加えて、4本の保持腕25a,25b,25c,25d(図1では省略している)が連結されている。保持腕25a,25b,25c,25dは、基部21から再配置配線30a,30b,30c,30dの上面まで延びている。   As shown in FIG. 4, the base 21 of the sensor element 20 has four holding arms 25 a, 25 b, 25 c, 25 d (in addition to two drive vibrating arms 22, 23 and one detection vibrating arm 24). Are omitted). The holding arms 25a, 25b, 25c, and 25d extend from the base 21 to the upper surfaces of the rearrangement wirings 30a, 30b, 30c, and 30d.

保持腕25aと25cの下面にはそれぞれ一方の駆動電極と他方の駆動電極が形成されており(不図示)、この2つの駆動電極は、接続端子60と62を介してそれぞれ再配置配線30a,30cと電気的に接続されている。   One drive electrode and the other drive electrode are formed on the lower surfaces of the holding arms 25a and 25c, respectively (not shown), and these two drive electrodes are connected to the rearrangement wirings 30a, 30a through the connection terminals 60 and 62, respectively. 30c is electrically connected.

保持腕25bと25dの下面にはそれぞれ一方の検出電極と他方の検出電極が形成されており、この2つの検出電極は、接続端子61と63を介してそれぞれ再配置配線30b,30dと電気的に接続されている。   One detection electrode and the other detection electrode are formed on the lower surfaces of the holding arms 25b and 25d, respectively. These two detection electrodes are electrically connected to the rearrangement wirings 30b and 30d via the connection terminals 61 and 63, respectively. It is connected to the.

このように、保持腕25a,25b,25c,25dがそれぞれ接続端子60,61,62,63と接続されることにより、センサー素子20がIC10の上に固定されている。   In this way, the holding arms 25a, 25b, 25c, and 25d are connected to the connection terminals 60, 61, 62, and 63, respectively, so that the sensor element 20 is fixed on the IC 10.

なお、接続端子60,61,62,63は、金(Au)、銅(Cu)、アルミニウム(Al)、はんだボール、はんだペーストの印刷などの導電性の材料で形成される。   The connection terminals 60, 61, 62, and 63 are formed of a conductive material such as gold (Au), copper (Cu), aluminum (Al), solder balls, or solder paste printing.

また、GND電位の再配置配線30eは、センサー素子20の2つの振動腕22,23の先端に形成された4つの錘部22a,22b,23a,23bを覆うように形成されている。すなわち、再配置配線30eは、半導体基板11の第1の面11Aに直交する方向から視た平面視において、センサー素子20の質量調整部として機能する錘部22a,22b,23a,23bの全部と重なるように配置されている。これは、錘部22a,22b,23a,23bにレーザーを照射してこれらの錘部の表面に形成されたメッキ層(不図示)の一部を取り除くことで質量を微調整する際に、センサー素子20を透過したレーザーを再配置配線30eで吸収し、信号処理IC10にレーザーが到達して回路が破壊されることを防ぐためである。   The GND potential rearrangement wiring 30e is formed so as to cover the four weight portions 22a, 22b, 23a, and 23b formed at the tips of the two vibrating arms 22 and 23 of the sensor element 20. That is, the rearrangement wiring 30e includes all of the weight portions 22a, 22b, 23a, and 23b that function as the mass adjustment portion of the sensor element 20 in a plan view as viewed from the direction orthogonal to the first surface 11A of the semiconductor substrate 11. They are arranged so as to overlap. This is because when the mass is finely adjusted by irradiating the weights 22a, 22b, 23a, 23b with a laser to remove a part of the plating layer (not shown) formed on the surface of these weights, This is because the laser transmitted through the element 20 is absorbed by the rearrangement wiring 30e and the laser reaches the signal processing IC 10 to prevent the circuit from being destroyed.

なお、再配置配線30eは、センサー素子20の下面に形成されたグランド電極(不図示)と電気的に接続されている。   The rearrangement wiring 30e is electrically connected to a ground electrode (not shown) formed on the lower surface of the sensor element 20.

図5(A)、図5(B)及び図5(C)は、それぞれ図4のA−A切断面、B−B切断面及びC−C切断面を模式的に示す図である。   5A, FIG. 5B, and FIG. 5C are diagrams schematically showing the AA cut surface, the BB cut surface, and the CC cut surface of FIG. 4, respectively.

図5(A)に示すように、再配置配線30aは、接続端子60を介してセンサー素子20の保持腕25aの下面に形成された駆動電極26aと接続されるとともに、配線51を介して信号処理IC10のパッド80と接続されている。   As shown in FIG. 5A, the rearrangement wiring 30 a is connected to the drive electrode 26 a formed on the lower surface of the holding arm 25 a of the sensor element 20 via the connection terminal 60 and also connected to the signal via the wiring 51. It is connected to the pad 80 of the processing IC 10.

再配置配線30bは、接続端子61を介してセンサー素子20の保持腕25bの下面に形成された検出電極27aと接続されるとともに、配線52を介して信号処理IC10のパッド81と接続されている。   The rearrangement wiring 30 b is connected to the detection electrode 27 a formed on the lower surface of the holding arm 25 b of the sensor element 20 through the connection terminal 61 and is connected to the pad 81 of the signal processing IC 10 through the wiring 52. .

再配置配線30−1は、配線50を介して信号処理IC10のパッド70−1と接続されている。信号処理IC10は、再配置配線30−1を介して外部装置と接続される。本実施形態では、所定のテストモードに設定することで、QVアンプ110の出力信号が再配置配線30−1を介して外部からモニターできるようになっている。   The rearrangement wiring 30-1 is connected to the pad 70-1 of the signal processing IC 10 through the wiring 50. The signal processing IC 10 is connected to an external device via the rearrangement wiring 30-1. In this embodiment, by setting to a predetermined test mode, the output signal of the QV amplifier 110 can be monitored from the outside via the rearrangement wiring 30-1.

図5(B)に示すように、再配置配線30cは、接続端子62を介してセンサー素子20の保持腕25cの下面に形成された駆動電極26bと接続されるとともに、配線54を介して信号処理IC10のパッド82と接続されている。   As shown in FIG. 5B, the rearrangement wiring 30 c is connected to the drive electrode 26 b formed on the lower surface of the holding arm 25 c of the sensor element 20 via the connection terminal 62 and also connected to the signal via the wiring 54. It is connected to the pad 82 of the processing IC 10.

再配置配線30dは、接続端子63を介してセンサー素子20の保持腕25dの下面に形成された検出電極27bと接続されるとともに、配線55を介して信号処理IC10のパッド83と接続されている。   The rearrangement wiring 30d is connected to the detection electrode 27b formed on the lower surface of the holding arm 25d of the sensor element 20 through the connection terminal 63, and is connected to the pad 83 of the signal processing IC 10 through the wiring 55. .

再配置配線30−nは、配線53を介して信号処理IC10のパッド70−nと接続されている。信号処理IC10は、再配置配線30−nを介して外部装置と接続される。本実施形態では、所定のテストモードに設定することで、QVアンプ120の出力信号が再配置配線30−nを介して外部からモニターできるようになっている。   The rearrangement wiring 30-n is connected to the pad 70-n of the signal processing IC 10 through the wiring 53. The signal processing IC 10 is connected to an external device via the rearrangement wiring 30-n. In the present embodiment, by setting to a predetermined test mode, the output signal of the QV amplifier 120 can be monitored from the outside via the rearrangement wiring 30-n.

また、図5(A)、図5(B)及び図5(C)に示すように、半導体基板11(信号処理IC10)とセンサー素子20との間には、一定の厚みを有する絶縁層40が設けられている。この絶縁層40は、半導体基板11とセンサー素子20との温度係数の違いにより生じる応力差を吸収する応力緩和層として機能する。これにより、センサー素子20が安定した発振を維持することができる。   5A, 5B, and 5C, an insulating layer 40 having a certain thickness is provided between the semiconductor substrate 11 (signal processing IC 10) and the sensor element 20. Is provided. The insulating layer 40 functions as a stress relaxation layer that absorbs a stress difference caused by a difference in temperature coefficient between the semiconductor substrate 11 and the sensor element 20. Thereby, the sensor element 20 can maintain stable oscillation.

なお、絶縁層40は、ポリイミド樹脂、エポキシ樹脂、アクリル樹脂、フェノール樹脂、BCB(benzocyclobutene)、PBO(polybenzoxazole)などの絶縁材料で形成される。   The insulating layer 40 is made of an insulating material such as polyimide resin, epoxy resin, acrylic resin, phenol resin, BCB (benzocyclobutene), or PBO (polybenzoxazole).

本実施形態では、図3、図4及び図5に示すように、2つのQVアンプ110及び120は、半導体基板11の第1の面11Aに直交する方向から視た平面視において、センサー素子20の振動部である駆動振動腕22,23及び検出振動腕24と重ならないように配置されている。これにより、センサー素子20の励振振動に応じて電位が変化する駆動電極26a,26bや検出電極27a,27bとQVアンプ110,120との間のカップリング容量を小さくすることができる。   In the present embodiment, as shown in FIGS. 3, 4, and 5, the two QV amplifiers 110 and 120 have the sensor element 20 in a plan view viewed from a direction orthogonal to the first surface 11 </ b> A of the semiconductor substrate 11. These are arranged so as not to overlap with the drive vibration arms 22 and 23 and the detection vibration arm 24 which are the vibration parts. Thereby, the coupling capacitance between the drive electrodes 26a and 26b and the detection electrodes 27a and 27b whose potentials change according to the excitation vibration of the sensor element 20 and the QV amplifiers 110 and 120 can be reduced.

さらに、本実施形態では、2つのQVアンプ110及び120は、半導体基板11の第1の面11Aに直交する方向から視た平面視において、すべての再配置配線30と重ならないように配置されている。これにより、特に、センサー素子20の励振振動に応じて電位が変化する再配置配線30a,30b,30c,30dや、外部信号の入出力に応じて電位が変化する再配置配線30−1〜30−nとQVアンプ110,120との間のカップリング容量を小さくすることができる。   Further, in the present embodiment, the two QV amplifiers 110 and 120 are arranged so as not to overlap all the rearrangement wirings 30 in a plan view viewed from a direction orthogonal to the first surface 11A of the semiconductor substrate 11. Yes. Thereby, in particular, the rearrangement wirings 30a, 30b, 30c, and 30d whose potential changes according to the excitation vibration of the sensor element 20, and the rearrangement wirings 30-1 to 30-30 whose potential changes according to the input / output of an external signal. The coupling capacitance between −n and the QV amplifiers 110 and 120 can be reduced.

なお、絶縁層40を厚くするほど、QVアンプ110,120とセンサー素子20や再配置配線30との距離が大きくなり、カップリング容量をさらに小さくすることができる。   As the insulating layer 40 is made thicker, the distance between the QV amplifiers 110 and 120 and the sensor element 20 or the rearrangement wiring 30 is increased, and the coupling capacitance can be further reduced.

このように、半導体基板11の第1の面11Aに直交する方向から視た平面視において、QVアンプ110,120をセンサー素子20の振動部や電位が変化する再配置配線30と重ならないように配置することで、QVアンプ110,120の特性変動を低減させることができる。   As described above, the QV amplifiers 110 and 120 are not overlapped with the vibration portion of the sensor element 20 and the rearrangement wiring 30 in which the potential changes in the plan view as viewed from the direction orthogonal to the first surface 11A of the semiconductor substrate 11. By disposing, the characteristic fluctuation of the QV amplifiers 110 and 120 can be reduced.

ところで、本実施形態のジャイロセンサー1は1軸回りの角速度を検出するものであり、このジャイロセンサー1を3個用い、互いの検出軸が独立になるようにすることで3軸回りの角速度を検出するジャイロセンサーモジュールを構成することができる。例えば、図6に示すジャイロセンサーモジュール200は、基板2の上に2つの支持板3(3A,3B)が設けられ(支持板3AはL字型に曲がっている)、ジャイロセンサー1A(信号処理IC10Aとセンサー素子20Aを含む)とジャイロセンサー1B(信号処理IC10Bとセンサー素子20Bを含む)が支持板3Aによって支持され、ジャイロセンサー1C(信号処理IC10Cとセンサー素子20Cを含む)が支持板3Bによって支持されることで、3個のジャイロセンサー1A,1B,1Cは、検出軸が互いに直交する向きに配置されている。   By the way, the gyro sensor 1 of the present embodiment detects angular velocity around one axis, and the three gyro sensors 1 are used so that the detection axes are independent from each other, so that the angular velocity around the three axes is obtained. A gyro sensor module to be detected can be configured. For example, in the gyro sensor module 200 shown in FIG. 6, two support plates 3 (3A, 3B) are provided on the substrate 2 (the support plate 3A is bent in an L shape), and the gyro sensor 1A (signal processing) IC 10A and sensor element 20A) and gyro sensor 1B (including signal processing IC 10B and sensor element 20B) are supported by support plate 3A, and gyro sensor 1C (including signal processing IC 10C and sensor element 20C) is supported by support plate 3B. By being supported, the three gyro sensors 1A, 1B, and 1C are arranged in directions in which the detection axes are orthogonal to each other.

フレキシブルプリント基板4(4A,4B,4C)は、ジャイロセンサー1A,1B,1Cの各n個の再配置配線(図4の再配置配線30−1〜30−n)と基板2に設けられた外部端子(不図示)を接続するものである。   The flexible printed circuit board 4 (4A, 4B, 4C) is provided on the substrate 2 and n relocation wirings (rearrangement wirings 30-1 to 30-n in FIG. 4) of the gyro sensors 1A, 1B, 1C. An external terminal (not shown) is connected.

なお、図6では、ジャイロセンサー1A,1B,1Cの全体を覆い、気密空間を形成するためのパッケージを省略して図示している。   In FIG. 6, the gyro sensors 1 </ b> A, 1 </ b> B, and 1 </ b> C are covered and the package for forming the airtight space is omitted.

本実施形態のジャイロセンサーは、このような3軸のジャイロセンサーモジュールの部品として使用されることを想定しており、ジャイロセンサー1B,1Cのフレキシブルプリント基板4B,4Cを基板2に設けられた外部端子と容易に接続させるために、図2に示したように、信号処理IC10のパッド70−1〜70−nは、矩形状の半導体基板11の一辺(第1の辺の一例であり、図2では上辺)に沿う周辺部に一列に配置されている。   The gyro sensor of this embodiment is assumed to be used as a part of such a three-axis gyro sensor module, and the flexible printed boards 4B and 4C of the gyro sensors 1B and 1C are provided on the board 2 outside. In order to easily connect to the terminals, as shown in FIG. 2, the pads 70-1 to 70-n of the signal processing IC 10 are one side of the rectangular semiconductor substrate 11 (an example of the first side, 2 are arranged in a row in the peripheral portion along the upper side).

QVアンプ110,120は、パッド70−1〜70−nを介して入力又は出力される信号の影響を受けないように、パッド70−1〜70−nから遠い位置に配置するのが望ましい。また、QVアンプ110,120に入力される微小電流はセンサー素子20の2つの検出電極からそれぞれ供給されるので、QVアンプ110,120の入力信号線がなるべく短くなるように、QVアンプ110,120をそれぞれパッド81,83の近くに配置するのが望ましい。   The QV amplifiers 110 and 120 are preferably arranged at positions far from the pads 70-1 to 70-n so as not to be affected by signals input or output via the pads 70-1 to 70-n. Further, since the minute currents input to the QV amplifiers 110 and 120 are respectively supplied from the two detection electrodes of the sensor element 20, the QV amplifiers 110 and 120 are set so that the input signal lines of the QV amplifiers 110 and 120 are as short as possible. Is preferably located near the pads 81 and 83, respectively.

これらの理由から、本実施形態では、図2に示すように、矩形状の半導体基板11の左辺(第1の辺と直交する第2の辺の一例)に沿う周辺部のパッド70−1〜70−nからなるべく遠い位置にパッド81とQVアンプ110を形成するとともに、右辺(第2の辺と平行な第3の辺の一例)に沿う周辺部のパッド70−1〜70−nからなるべく遠い位置にパッド83とQVアンプ120を形成している。   For these reasons, in this embodiment, as shown in FIG. 2, peripheral pads 70-1 to 70-1 along the left side of the rectangular semiconductor substrate 11 (an example of a second side orthogonal to the first side). The pad 81 and the QV amplifier 110 are formed as far as possible from 70-n, and the peripheral pads 70-1 to 70-n along the right side (an example of a third side parallel to the second side) are formed as much as possible. A pad 83 and a QV amplifier 120 are formed at a distant position.

ところで、QVアンプ110(第1の回路の一例)とQVアンプ120(第2の回路の一例)は同じ回路かつ同じレイアウトを用いた対称性を有する回路であるが、QVアンプ110の出力信号(第1の信号の一例)をパッド70−1(第1の電極の一例)まで伝搬する配線112(第1の配線の一例)とQVアンプ120の出力信号(第2の信号の一例)をパッド70−n(第2の電極の一例)まで伝搬する配線122(第2の配線の一例)の寄生抵抗や寄生容量に大きな差があると、QVアンプ110,120の各出力信号をパッド70−1,70−nからモニターしても適切な特性評価を行うことが難しい。ところが、QVアンプ110,120の配置の制約により、配線112,122は比較的長くなるため、寄生抵抗や寄生容量の差が生じやすい。   Incidentally, the QV amplifier 110 (an example of the first circuit) and the QV amplifier 120 (an example of the second circuit) are symmetrical circuits using the same circuit and the same layout, but the output signal of the QV amplifier 110 ( A wiring 112 (an example of the first wiring) that propagates an example of the first signal) to the pad 70-1 (an example of the first electrode) and an output signal (an example of the second signal) of the QV amplifier 120 are pads. If there is a large difference in the parasitic resistance or parasitic capacitance of the wiring 122 (an example of the second wiring) that propagates to 70-n (an example of the second electrode), the output signals of the QV amplifiers 110 and 120 are transferred to the pad 70-. Even when monitoring from 1,70-n, it is difficult to perform proper characteristic evaluation. However, because the wirings 112 and 122 are relatively long due to the restrictions on the arrangement of the QV amplifiers 110 and 120, differences in parasitic resistance and parasitic capacitance are likely to occur.

そこで、本実施形態では、図2に示すように、半導体基板11の第1の辺(上辺)に沿う周辺部において、パッド70−1,70−nが両端になるようにパッド70−1〜70−nを配置することで配線112,122をなるべく短くするとともに、配線112と配線122は、半導体基板11の第1の面11Aに直交する方向から視た平面視において、対称性を有する形状に形成されている。すなわち、配線112と配線122は、幅、長さ、曲がりの数がまったく同じになるように形成されている。こうすることにより、配線112と配線122の寄生抵抗や寄生容量の差を小さくすることができるので、QVアンプ110,120の評価を適正に行うことができる。   Therefore, in the present embodiment, as shown in FIG. 2, in the peripheral portion along the first side (upper side) of the semiconductor substrate 11, the pads 70-1 and 70-n are arranged such that the pads 70-1 and 70-n are at both ends. The wirings 112 and 122 are shortened as much as possible by arranging 70-n, and the wiring 112 and the wiring 122 are symmetrical shapes in a plan view viewed from the direction orthogonal to the first surface 11A of the semiconductor substrate 11. Is formed. That is, the wiring 112 and the wiring 122 are formed so that the width, the length, and the number of bends are exactly the same. By so doing, differences in parasitic resistance and parasitic capacitance between the wiring 112 and the wiring 122 can be reduced, so that the QV amplifiers 110 and 120 can be evaluated appropriately.

さらに、配線112,122の配線層を同じにし、かつ、配線112,122の周囲のレイアウトも同じにするのが望ましい。このようにすれば、配線112と配線122の寄生抵抗や寄生容量をほぼ同じにすることができる。   Further, it is desirable that the wiring layers of the wirings 112 and 122 are the same and the layout around the wirings 112 and 122 is also the same. In this way, the parasitic resistance and parasitic capacitance of the wiring 112 and the wiring 122 can be made substantially the same.

なお、配線112の形状と配線122の形状は、QVアンプ110,120の特性評価における影響が無視できる程度の差違であれば、厳密に対称でなくても許容される。   It should be noted that the shape of the wiring 112 and the shape of the wiring 122 are acceptable even if they are not strictly symmetric as long as the difference in the characteristic evaluation of the QV amplifiers 110 and 120 is negligible.

また、本実施形態では、図3、図4、図5(C)に示すように、配線112,122は、半導体基板11の第1の面11Aに直交する方向から視た平面視において、センサー素子20の振動部である駆動振動腕22,23及び検出振動腕24と重ならないように配置されている。これにより、センサー素子20の励振振動に応じて電位が変化する駆動電極26a,26bや検出電極27a,27bと配線112,122との間のカップリング容量を小さくすることができる。   Further, in the present embodiment, as shown in FIGS. 3, 4, and 5 (C), the wirings 112 and 122 are sensors in a plan view viewed from a direction orthogonal to the first surface 11 </ b> A of the semiconductor substrate 11. The drive vibration arms 22 and 23 and the detection vibration arm 24 which are vibration parts of the element 20 are arranged so as not to overlap. Thereby, the coupling capacitance between the drive electrodes 26a and 26b and the detection electrodes 27a and 27b whose potentials change according to the excitation vibration of the sensor element 20 and the wirings 112 and 122 can be reduced.

さらに、本実施形態では、配線112,122は、半導体基板11の第1の面11Aに直交する方向から視た平面視において、センサー素子20の励振振動に応じて電位が変化する再配置配線30a,30b,30c,30dや、外部信号の入出力に応じて電位が変化する再配置配線30−2〜30−(n−1)と重ならないように形成されている。これにより、配線112,122とこれらの再配置配線との間のカップリング容量を小さくすることができる。   Further, in the present embodiment, the wirings 112 and 122 are rearranged wirings 30a whose potential changes according to the excitation vibration of the sensor element 20 in a plan view as viewed from a direction orthogonal to the first surface 11A of the semiconductor substrate 11. , 30b, 30c, 30d and the rearrangement wirings 30-2 to 30- (n-1) whose potential changes according to the input / output of an external signal. Thereby, the coupling capacitance between the wirings 112 and 122 and these rearrangement wirings can be reduced.

なお、絶縁層40を厚くするほど、配線112,122とセンサー素子20や再配置配線30との距離が大きくなり、カップリング容量をさらに小さくすることができる。   As the insulating layer 40 is made thicker, the distance between the wirings 112 and 122 and the sensor element 20 and the rearrangement wiring 30 is increased, and the coupling capacitance can be further reduced.

以上に説明したように、第1実施形態のジャイロセンサーによれば、再配置配線を利用して信号処理IC10の上にセンサー素子20を重ねるように実装するので、ジャイロセンサーの小型化が容易である。また、配線112と配線122の対称性が確保されているので、QVアンプ110,120の評価を適正に行うことができる。   As described above, according to the gyro sensor of the first embodiment, since the sensor element 20 is mounted on the signal processing IC 10 by using the rearrangement wiring, the gyro sensor can be easily downsized. is there. In addition, since the symmetry between the wiring 112 and the wiring 122 is ensured, the QV amplifiers 110 and 120 can be properly evaluated.

2.第2実施形態
第2実施形態のジャイロセンサーの機能ブロック図及び信号処理IC10のレイアウト図は、それぞれ図1及び図2と同じであるので、その図示及び説明を省略する。
2. Second Embodiment Since the functional block diagram of the gyro sensor and the layout diagram of the signal processing IC 10 of the second embodiment are the same as those of FIGS. 1 and 2, respectively, illustration and description thereof are omitted.

図7は、第2実施形態における信号処理IC10の上面に積層された再配置配線のパターンの一例を示す平面図である。また、図8は、図7の再配置配線層の上面にセンサー素子20を配置した第2実施形態のジャイロセンサー1の平面図であり、図9(A)、図9(B)及び図9(C)は、それぞれ図8のA−A切断面、B−B切断面及びC−C切断面を模式的に示す図である。第2実施形態において、第1実施形態と同じ要素には同じ符号を付している。   FIG. 7 is a plan view illustrating an example of a pattern of rearrangement wiring stacked on the upper surface of the signal processing IC 10 in the second embodiment. 8 is a plan view of the gyro sensor 1 of the second embodiment in which the sensor element 20 is arranged on the upper surface of the rearrangement wiring layer of FIG. 7, and FIG. 9 (A), FIG. 9 (B) and FIG. (C) is a figure which shows typically the AA cut surface, BB cut surface, and CC cut surface of FIG. 8, respectively. In the second embodiment, the same elements as those in the first embodiment are denoted by the same reference numerals.

第2実施形態のジャイロセンサー1は、再配置配線30eの形状を除いて第1実施形態と同じである。図7及び図9に示すように、第2実施形態では、配線112及び配線122は、半導体基板11の第1の面11Aに直交する方向から視た平面視において、GND電位(固定電位)が供給される再配置配線30eと重なるように配置されている。この再配置配線30eにより、配線112,122をセンサー素子20の駆動電極27a,27bからシールドすることができる。   The gyro sensor 1 of the second embodiment is the same as that of the first embodiment except for the shape of the rearrangement wiring 30e. As shown in FIGS. 7 and 9, in the second embodiment, the wiring 112 and the wiring 122 have a GND potential (fixed potential) in a plan view viewed from a direction orthogonal to the first surface 11 </ b> A of the semiconductor substrate 11. It arrange | positions so that it may overlap with the rearrangement wiring 30e supplied. With the rearrangement wiring 30e, the wirings 112 and 122 can be shielded from the drive electrodes 27a and 27b of the sensor element 20.

このように、第2実施形態のジャイロセンサーによれば、グランド電位(固定電位)の再配置配線を配線112,122のシールド配線として積極的に利用することで、QVアンプ110,120の評価の信頼性を高めることができる。また、第2実施形態によれば、第1実施形態と同様、再配置配線を利用して信号処理IC10の上にセンサー素子20を重ねるように実装するので、ジャイロセンサーの小型化が容易である。特に、応力緩和層40の厚みを薄くしても再配置配線による配線112,122のシールド効果が得られるので、応力緩和層40を応力緩和の効果が得られる最小限の厚みで形成することもでき、ジャイロセンサーをより小型化することが可能である。   As described above, according to the gyro sensor of the second embodiment, the QV amplifiers 110 and 120 can be evaluated by actively using the rearrangement wiring of the ground potential (fixed potential) as the shield wiring of the wirings 112 and 122. Reliability can be increased. Further, according to the second embodiment, similarly to the first embodiment, since the sensor element 20 is mounted on the signal processing IC 10 using the rearrangement wiring, the gyro sensor can be easily downsized. . In particular, since the shielding effect of the wirings 112 and 122 by the rearrangement wiring can be obtained even if the thickness of the stress relaxation layer 40 is reduced, it is also possible to form the stress relaxation layer 40 with a minimum thickness that can provide the stress relaxation effect. It is possible to further downsize the gyro sensor.

なお、図7、図8及び図9に示すように、再配置配線30eは、QVアンプ110,120を覆うように形成されていてもよい。言い換えると、QVアンプ110,120は、半導体基板11の第1の面11Aに直交する方向から視た平面視において、GND電位(固定電位)が供給される再配置配線30eと重なるように配置されていてもよい。このようにすれば、QVアンプ110,120をセンサー素子20の駆動電極27a,27bからシールドすることができる。このように、グランド電位(固定電位)の再配置配線をQVアンプ110,120のシールド配線として積極的に利用することで、QVアンプ110,120の特性変動を低減させることができる。   7, 8, and 9, the rearrangement wiring 30 e may be formed so as to cover the QV amplifiers 110 and 120. In other words, the QV amplifiers 110 and 120 are arranged so as to overlap with the rearrangement wiring 30e to which the GND potential (fixed potential) is supplied in a plan view viewed from a direction orthogonal to the first surface 11A of the semiconductor substrate 11. It may be. In this way, the QV amplifiers 110 and 120 can be shielded from the drive electrodes 27a and 27b of the sensor element 20. In this way, by actively using the rearrangement wiring of the ground potential (fixed potential) as the shield wiring of the QV amplifiers 110 and 120, the characteristic variation of the QV amplifiers 110 and 120 can be reduced.

3.第3実施形態
第3実施形態のジャイロセンサーの機能ブロック図、再配置配線のパターンの平面図及び再配置配線層の上面にセンサー素子20を配置したジャイロセンサー1の平面図は、それぞれ図1、図3及び図4と同じであるので、その図示及び説明を省略する。
3. Third Embodiment A functional block diagram of a gyro sensor according to a third embodiment, a plan view of a rearrangement wiring pattern, and a plan view of the gyro sensor 1 in which the sensor element 20 is arranged on the upper surface of the rearrangement wiring layer are shown in FIG. Since it is the same as FIG. 3 and FIG. 4, its illustration and description are omitted.

図10は、第3実施形態における信号処理IC10の各ブロックの配置を示す平面図(レイアウト図)である。また、図11は、図10の配線パターン90と92を省略した信号処理IC10の各ブロックの配置を示す平面図(レイアウト図)である。また、図12(A)、図12(B)及び図12(C)は、それぞれ第3実施形態における図4のA−A切断面、B−B切断面及びC−C切断面を模式的に示す図である。なお、図12(C)は、細部を分かり易くするために、図12(A)及び図12(B)に対して縦方向のみ2倍に拡大して図示されている。第3実施形態において、第1実施形態と同じ要素には同じ符号を付している。   FIG. 10 is a plan view (layout diagram) showing the arrangement of each block of the signal processing IC 10 in the third embodiment. FIG. 11 is a plan view (layout diagram) showing the arrangement of each block of the signal processing IC 10 in which the wiring patterns 90 and 92 of FIG. 10 are omitted. 12 (A), 12 (B), and 12 (C) schematically show the AA cut surface, the BB cut surface, and the CC cut surface of FIG. 4 in the third embodiment, respectively. FIG. Note that FIG. 12C is illustrated in an enlarged manner only twice in the vertical direction with respect to FIGS. 12A and 12B for easy understanding of details. In 3rd Embodiment, the same code | symbol is attached | subjected to the same element as 1st Embodiment.

第3実施形態のジャイロセンサー1は、信号処理IC10のレイアウトを除いて第1実施形態と同じである。図10、図11及び図12(C)に示すように、第3実施形態における信号処理IC10は、配線112,122の上面をそれぞれ覆うシールド配線90,92が形成されている。また、配線112の両側にシールド配線94が形成され、配線122の両側にシールド配線96が形成されている。そして、シールド配線90,92,94,96は、例えばパッド70−(n−1)と電気的に接続され(不図示)、GND電位となっている。すなわち、第3実施形態における信号処理IC10は、半導体基板11の第1の面11Aに、GND電位(固定電位)が供給されるシールド配線90(第1のシールド配線の一例)が、半導体基板11の第1の面11Aに直交する方向から視た平面視において配線112と重なるように形成されている。同様に、半導体基板11の第1の面11Aに、GND電位(固定電位)が供給されるシールド配線92(第2のシールド配線の一例)が、半導体基板11の第1の面11Aに直交する方向から視た平面視において配線122と重なるように形成されている。また、半導体基板11の第1の面11Aに、GND電位(固定電位)が供給されるシールド配線94(第1のシールド配線の一例)が、半導体基板11の第1の面11Aに直交する方向から視た平面視において配線112を挟むように形成されている。同様に、半導体基板11の第1の面11Aに、GND電位(固定電位)が供給されるシールド配線96(第2のシールド配線の一例)が、半導体基板11の第1の面11Aに直交する方向から視た平面視において配線122を挟むように形成されている。   The gyro sensor 1 of the third embodiment is the same as that of the first embodiment except for the layout of the signal processing IC 10. As shown in FIGS. 10, 11, and 12 (C), the signal processing IC 10 in the third embodiment has shield wirings 90 and 92 that cover the upper surfaces of the wirings 112 and 122, respectively. In addition, shield wiring 94 is formed on both sides of the wiring 112, and shield wiring 96 is formed on both sides of the wiring 122. The shield wirings 90, 92, 94, and 96 are electrically connected to, for example, the pad 70- (n-1) (not shown) and are at the GND potential. That is, in the signal processing IC 10 according to the third embodiment, the shield wiring 90 (an example of the first shield wiring) in which the GND potential (fixed potential) is supplied to the first surface 11A of the semiconductor substrate 11 is the semiconductor substrate 11. It is formed so as to overlap with the wiring 112 in a plan view viewed from a direction orthogonal to the first surface 11A. Similarly, a shield wiring 92 (an example of a second shield wiring) to which a GND potential (fixed potential) is supplied to the first surface 11A of the semiconductor substrate 11 is orthogonal to the first surface 11A of the semiconductor substrate 11. It is formed so as to overlap with the wiring 122 in a plan view viewed from the direction. In addition, a shield wiring 94 (an example of the first shield wiring) to which a GND potential (fixed potential) is supplied to the first surface 11A of the semiconductor substrate 11 is orthogonal to the first surface 11A of the semiconductor substrate 11. The wiring 112 is sandwiched in a plan view as viewed from above. Similarly, a shield wiring 96 (an example of a second shield wiring) to which a GND potential (fixed potential) is supplied to the first surface 11A of the semiconductor substrate 11 is orthogonal to the first surface 11A of the semiconductor substrate 11. It is formed so as to sandwich the wiring 122 in a plan view viewed from the direction.

例えば、信号処理IC10を3層配線のプロセスで製造する場合、配線112,122を配線層2でレイアウトし、シールド配線90,92を最上層の配線層3でレイアウトし、配線94,96を配線層2でレイアウトすることで、第3実施形態における信号処理IC10を実現することができる。あるいは、配線112,122を配線層1でレイアウトし、シールド配線90,92を配線層2又は配線層3でレイアウトし、配線94,96を配線層1でレイアウトしてもよい。   For example, when the signal processing IC 10 is manufactured by a three-layer wiring process, the wirings 112 and 122 are laid out by the wiring layer 2, the shield wirings 90 and 92 are laid out by the uppermost wiring layer 3, and the wirings 94 and 96 are wired. By laying out with the layer 2, the signal processing IC 10 in the third embodiment can be realized. Alternatively, the wirings 112 and 122 may be laid out with the wiring layer 1, the shield wirings 90 and 92 may be laid out with the wiring layer 2 or the wiring layer 3, and the wirings 94 and 96 may be laid out with the wiring layer 1.

このシールド配線90,92,94,96により、電位が変化する再配置配線30−1〜30−n,30a,30b,30c,30dや信号処理IC10の内部のノードから配線112,122をシールドすることができる。なお、シールド配線90とシールド配線94の一方は無くてもよい。同様に、シールド配線92とシールド配線96の一方は無くてもよい。また、図13に示すように、図12(C)の構成に、配線112,122の下面をそれぞれ覆うシールド配線98,99をさらに設けてもよい。   The shield wirings 90, 92, 94, 96 shield the wirings 112, 122 from the rearrangement wirings 30-1 to 30 -n, 30 a, 30 b, 30 c, 30 d whose potential changes, and nodes inside the signal processing IC 10. be able to. One of the shield wiring 90 and the shield wiring 94 may be omitted. Similarly, one of the shield wiring 92 and the shield wiring 96 may be omitted. Further, as shown in FIG. 13, shield wirings 98 and 99 that cover the lower surfaces of the wirings 112 and 122 may be further provided in the configuration of FIG.

このように、第3実施形態のジャイロセンサーによれば、グランド電位(固定電位)のシールド配線を信号処理IC10に形成して配線112,122をシールドすることで、QVアンプ110,120の評価の信頼性を高めることができる。また、第3実施形態によれば、第1実施形態と同様、再配置配線を利用して信号処理IC10の上にセンサー素子20を重ねるように実装するので、ジャイロセンサーの小型化が容易である。特に、応力緩和層40の厚みを薄くしても信号処理IC内部のシールド配線による配線112,122、QVアンプ110,120のシールド効果が得られるので、応力緩和層40を応力緩和の効果が得られる最小限の厚みで形成することもでき、ジャイロセンサーをより小型化することが可能である。   As described above, according to the gyro sensor of the third embodiment, the shield wiring of the ground potential (fixed potential) is formed in the signal processing IC 10 to shield the wirings 112 and 122, thereby evaluating the QV amplifiers 110 and 120. Reliability can be increased. Further, according to the third embodiment, since the sensor element 20 is mounted on the signal processing IC 10 using the rearrangement wiring as in the first embodiment, the gyro sensor can be easily downsized. . In particular, even if the thickness of the stress relaxation layer 40 is reduced, the shielding effect of the wirings 112 and 122 and the QV amplifiers 110 and 120 by the shield wiring inside the signal processing IC can be obtained. It is also possible to form the gyro sensor with a minimum thickness that is possible, and to further reduce the size of the gyro sensor.

なお、図10、図12及び図13に示すように、シールド配線90,92は、QVアンプ110,120の上面をそれぞれ覆うように形成されていてもよい。すなわち、半導体基板11の第1の面11Aに、GND電位(固定電位)が供給されるシールド配線90,92が、半導体基板11の第1の面11Aに直交する方向から視た平面視においてQVアンプ110,120とそれぞれ重なるように形成されていてもよい。このようにすれば、シールド配線90,92により、電位が変化する再配置配線30−1〜30−n,30a,30b,30c,30dや信号処理IC10の内部のノードからQVアンプ110,120をシールドすることができる。また、シールド配線90,92は、センサー素子20の駆動電極27a,27bからQVアンプ110,120をシールドする効果を有する。従って、QVアンプ110,120の特性変動を低減させることができる。   As shown in FIGS. 10, 12, and 13, the shield wirings 90 and 92 may be formed so as to cover the upper surfaces of the QV amplifiers 110 and 120, respectively. That is, the shield wirings 90 and 92 to which the GND potential (fixed potential) is supplied to the first surface 11A of the semiconductor substrate 11 are QV in a plan view as viewed from the direction orthogonal to the first surface 11A of the semiconductor substrate 11. The amplifiers 110 and 120 may be formed so as to overlap each other. In this way, the QV amplifiers 110 and 120 are connected to the rearrangement wirings 30-1 to 30-n, 30a, 30b, 30c, and 30d whose potentials are changed by the shield wirings 90 and 92 and the nodes inside the signal processing IC 10. Can be shielded. The shield wirings 90 and 92 have an effect of shielding the QV amplifiers 110 and 120 from the drive electrodes 27a and 27b of the sensor element 20. Therefore, fluctuations in the characteristics of the QV amplifiers 110 and 120 can be reduced.

なお、本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。   In addition, this invention is not limited to this embodiment, A various deformation | transformation implementation is possible within the range of the summary of this invention.

例えば、第2実施形態と第3実施形態を組み合わせてもよい。すなわち、半導体基板11の第1の面11Aに直交する方向から視た平面視において、GND電位(固定電位)が供給される再配置配線30eを配線112,122と重なるように形成するとともに、GND電位(固定電位)が供給される信号処理IC10内部のシールド配線90,92を配線112,122とそれぞれ重なるように形成してもよい。この場合、再配置配線30eだけでもQVアンプの110,120の上面方向のシールド効果を有するので、QVアンプの110,120の上面を覆う配線90,92は無くてもよい。   For example, the second embodiment and the third embodiment may be combined. That is, the rearrangement wiring 30e to which the GND potential (fixed potential) is supplied is formed so as to overlap the wirings 112 and 122 in the plan view as viewed from the direction orthogonal to the first surface 11A of the semiconductor substrate 11, and the GND The shield wirings 90 and 92 inside the signal processing IC 10 to which a potential (fixed potential) is supplied may be formed so as to overlap the wirings 112 and 122, respectively. In this case, since only the rearrangement wiring 30e has a shielding effect in the upper surface direction of the QV amplifiers 110 and 120, the wirings 90 and 92 covering the upper surfaces of the QV amplifiers 110 and 120 may be omitted.

本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   The present invention includes configurations that are substantially the same as the configurations described in the embodiments (for example, configurations that have the same functions, methods, and results, or configurations that have the same objects and effects). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

1,1A,1B,1C ジャイロセンサー、2 基板、3,3A,3B 支持板、4,4A,4B,4C フレキシブルプリント基板、10,10A,10B,10C 信号処理IC(集積回路装置)、11 半導体基板、11A 半導体基板の第1の面、20,20A,20B,20C センサー素子、21 基部、22 駆動振動腕、22a,22b 錘部、23 駆動振動腕、23a,23b 錘部、24 検出振動腕、24a,24b 錘部、25a〜25d 保持腕、26a,26b 駆動電極、27a,27b 検出電極、30−1〜30−n,30a〜30e 再配置配線、40 絶縁層(応力緩和層)、50〜55 配線、60〜63 接続端子、70−1〜70−n,80〜83 パッド、90,92,94,96,98,99 シールド配線、100 駆動回路、110 QVアンプ、112 配線、120 QVアンプ、122 配線、130 検出回路、140 リファレンスブロック、150 ロジック回路、171 外部出力端子、172,173,174,175 外部入力端子、176 外部入出力端子、177 外部出力端子、178,179 外部入力端子、180,181 外部出力端子、200 ジャイロセンサーモジュール 1, 1A, 1B, 1C Gyro sensor, 2 substrate, 3, 3A, 3B support plate, 4, 4A, 4B, 4C flexible printed circuit board, 10, 10A, 10B, 10C signal processing IC (integrated circuit device), 11 semiconductor Substrate, 11A First surface of semiconductor substrate, 20, 20A, 20B, 20C Sensor element, 21 base, 22 driving vibration arm, 22a, 22b weight portion, 23 driving vibration arm, 23a, 23b weight portion, 24 detection vibration arm 24a, 24b Weight part, 25a-25d Holding arm, 26a, 26b Drive electrode, 27a, 27b Detection electrode, 30-1-30-n, 30a-30e Relocation wiring, 40 Insulating layer (stress relaxation layer), 50 ~ 55 wiring, 60 ~ 63 connection terminal, 70-1 ~ 70-n, 80 ~ 83 pad, 90, 92, 94, 96, 98, 99 shield Line, 100 drive circuit, 110 QV amplifier, 112 wiring, 120 QV amplifier, 122 wiring, 130 detection circuit, 140 reference block, 150 logic circuit, 171 external output terminal, 172, 173, 174, 175 external input terminal, 176 external Input / output terminal, 177 External output terminal, 178, 179 External input terminal, 180, 181 External output terminal, 200 Gyro sensor module

Claims (12)

第1の面に電極が形成された半導体基板と、
振動部を有し、前記半導体基板の前記第1の面と対向する面に電極が形成されたセンサー素子と、
前記半導体基板の前記第1の面と対向して設けられた1又は複数の再配置配線と、を含み、
前記再配置配線の少なくとも1つは、
前記半導体基板に形成された前記電極と前記センサー素子に形成された前記電極を電気的に接続し、
前記半導体基板は、
前記第1の面に、対称性を有する第1の信号と第2の信号をそれぞれ生成する第1の回路及び第2の回路と、第1の配線と、第2の配線と、前記第1の配線を介して前記第1の信号が供給される第1の電極と、前記第2の配線を介して前記第2の信号が供給される第2の電極と、がさらに形成され、
前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記第1の配線の形状と前記第2の配線の形状が対称性を有する、慣性センサー。
A semiconductor substrate having an electrode formed on a first surface;
A sensor element having a vibrating portion and having an electrode formed on a surface facing the first surface of the semiconductor substrate;
Including one or a plurality of rearrangement wirings provided to face the first surface of the semiconductor substrate,
At least one of the relocation wirings is
Electrically connecting the electrode formed on the semiconductor substrate and the electrode formed on the sensor element;
The semiconductor substrate is
On the first surface, a first circuit and a second circuit that respectively generate a first signal and a second signal having symmetry, a first wiring, a second wiring, and the first wiring A first electrode to which the first signal is supplied via the wiring, and a second electrode to which the second signal is supplied via the second wiring,
An inertial sensor, wherein a shape of the first wiring and a shape of the second wiring have symmetry in a plan view viewed from a direction orthogonal to the first surface of the semiconductor substrate.
請求項1において、
前記第1の配線及び前記第2の配線は、
前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記センサー素子の前記振動部と重ならないように配置されている、慣性センサー。
In claim 1,
The first wiring and the second wiring are:
An inertial sensor arranged so as not to overlap the vibration portion of the sensor element in a plan view as viewed from a direction orthogonal to the first surface of the semiconductor substrate.
請求項1又は2において、
前記第1の配線及び前記第2の配線は、
前記半導体基板の前記第1の面に直交する方向から視た平面視において、電位が変化する前記再配置配線と重ならないように配置されている、慣性センサー。
In claim 1 or 2,
The first wiring and the second wiring are:
An inertial sensor arranged so as not to overlap the rearrangement wiring whose potential changes in a plan view viewed from a direction orthogonal to the first surface of the semiconductor substrate.
請求項1乃至3のいずれかにおいて、
前記半導体基板は、
前記第1の面に直交する方向から視た平面視において矩形であり、外部信号を入力又は出力するための複数の外部電極が第1の辺に沿う周辺部に一列に形成され、
前記外部電極の2つは、前記第1の電極及び前記第2の電極である、慣性センサー。
In any one of Claims 1 thru | or 3,
The semiconductor substrate is
A plurality of external electrodes that are rectangular in a plan view viewed from a direction orthogonal to the first surface and that are used to input or output an external signal are formed in a row on the periphery along the first side,
Two of the external electrodes are an inertial sensor that is the first electrode and the second electrode.
請求項4において、
前記第1の電極及び前記第2の電極は、
前記一列に形成された前記複数の外部電極のうち、両端にある2つの前記外部電極である、慣性センサー。
In claim 4,
The first electrode and the second electrode are:
An inertial sensor that is the two external electrodes at both ends among the plurality of external electrodes formed in the row.
請求項4又は5において、
前記第1の回路は、
前記第1の辺と直交する第2の辺に沿う周辺部に形成され、
前記第2の回路は、
前記第2の辺と平行な第3の辺に沿う周辺部に形成されている、慣性センサー。
In claim 4 or 5,
The first circuit includes:
Formed in a peripheral portion along a second side orthogonal to the first side;
The second circuit includes:
An inertial sensor formed in a peripheral portion along a third side parallel to the second side.
請求項6において、
前記第1の配線は、
前記第2の辺に沿う周辺部に形成され、
前記第2の配線は、
前記第3の辺に沿う周辺部に形成されている、慣性センサー。
In claim 6,
The first wiring is
Formed in a peripheral portion along the second side;
The second wiring is
An inertial sensor formed in a peripheral portion along the third side.
請求項1乃至7のいずれかにおいて、
前記再配置配線の少なくとも1つは、固定電位が供給され、
前記第1の配線及び前記第2の配線は、
前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記固定電位が供給される前記再配置配線と重なるように配置されている、慣性センサー。
In any one of Claims 1 thru | or 7,
At least one of the relocation wirings is supplied with a fixed potential,
The first wiring and the second wiring are:
An inertial sensor disposed so as to overlap the rearrangement wiring to which the fixed potential is supplied in a plan view as viewed from a direction orthogonal to the first surface of the semiconductor substrate.
請求項1乃至8のいずれかにおいて、
前記半導体基板は、
前記第1の面に、固定電位が供給される第1のシールド配線が、前記第1の面に直交する方向から視た平面視において前記第1の配線と重なるように又は前記第1の配線を挟むように形成されるとともに、固定電位が供給される第2のシールド配線が、前記第1の面に直交する方向から視た平面視において前記第2の配線と重なるように又は前記第2の配線を挟むように形成されている、慣性センサー。
In any one of Claims 1 thru | or 8.
The semiconductor substrate is
A first shield wiring to which a fixed potential is supplied to the first surface overlaps the first wiring in a plan view as viewed from a direction orthogonal to the first surface, or the first wiring And the second shield wiring to which a fixed potential is supplied overlaps the second wiring in a plan view viewed from a direction orthogonal to the first surface or the second wiring. An inertial sensor formed so as to sandwich the wiring.
請求項1乃至9のいずれかにおいて、
前記センサー素子は、
前記振動部に質量を調整可能な質量調整部が形成されており、
前記再配置配線の少なくとも1つは、
前記半導体基板の前記第1の面に直交する方向から視た平面視において、前記センサー素子の前記質量調整部の全部と重なるように配置されている、慣性センサー。
In any one of Claims 1 thru | or 9,
The sensor element is
A mass adjusting part capable of adjusting the mass is formed in the vibrating part,
At least one of the relocation wirings is
An inertial sensor arranged so as to overlap with all of the mass adjusting portions of the sensor element in a plan view as viewed from a direction orthogonal to the first surface of the semiconductor substrate.
請求項1乃至10のいずれかにおいて、
前記半導体基板と前記センサー素子との間に設けられ、前記半導体基板と前記センサー素子との温度係数の違いにより生じる応力差を吸収するための絶縁層を、さらに含む、慣性センサー。
In any one of Claims 1 thru | or 10.
An inertial sensor further comprising an insulating layer provided between the semiconductor substrate and the sensor element and configured to absorb a stress difference caused by a difference in temperature coefficient between the semiconductor substrate and the sensor element.
請求項1乃至11のいずれかにおいて、
第1の回路は、
前記センサー素子の第1の検出信号が入力されるQVアンプであり、
第2の回路は、
前記センサー素子の第2の検出信号が入力されるQVアンプである、慣性センサー。
In any one of Claims 1 thru | or 11,
The first circuit is
A QV amplifier to which a first detection signal of the sensor element is input;
The second circuit is
An inertial sensor, which is a QV amplifier to which a second detection signal of the sensor element is input.
JP2011062279A 2011-03-22 2011-03-22 Inertial sensor Withdrawn JP2012198099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011062279A JP2012198099A (en) 2011-03-22 2011-03-22 Inertial sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011062279A JP2012198099A (en) 2011-03-22 2011-03-22 Inertial sensor

Publications (1)

Publication Number Publication Date
JP2012198099A true JP2012198099A (en) 2012-10-18

Family

ID=47180476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011062279A Withdrawn JP2012198099A (en) 2011-03-22 2011-03-22 Inertial sensor

Country Status (1)

Country Link
JP (1) JP2012198099A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702269A (en) * 2013-12-10 2015-06-10 精工爱普生株式会社 Detection device, sensor, electronic apparatus and moving object
JP2016085181A (en) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 Electronic device, electronic equipment and mobile body
JP2016085179A (en) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 Physical quantity detection vibration element, physical quantity sensor, electronic equipment and mobile body
JP2016085182A (en) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 Electronic device, electronic apparatus and movable body
WO2016088291A1 (en) * 2014-12-01 2016-06-09 ソニー株式会社 Sensor element, gyro sensor and electronic apparatus
US10302430B2 (en) 2014-10-28 2019-05-28 Seiko Epson Corporation Electronic device, electronic apparatus, and moving object
CN110360996A (en) * 2018-03-26 2019-10-22 精工爱普生株式会社 Sensor unit, mobile unit positioning device and moving body
US11209272B2 (en) 2018-03-23 2021-12-28 Seiko Epson Corporation Circuit device, physical quantity measurement device, electronic apparatus, and vehicle

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104702269A (en) * 2013-12-10 2015-06-10 精工爱普生株式会社 Detection device, sensor, electronic apparatus and moving object
JP2015114167A (en) * 2013-12-10 2015-06-22 セイコーエプソン株式会社 Detection device, sensor, electronic device, and movable body
JP2016085181A (en) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 Electronic device, electronic equipment and mobile body
JP2016085179A (en) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 Physical quantity detection vibration element, physical quantity sensor, electronic equipment and mobile body
JP2016085182A (en) * 2014-10-28 2016-05-19 セイコーエプソン株式会社 Electronic device, electronic apparatus and movable body
US10302430B2 (en) 2014-10-28 2019-05-28 Seiko Epson Corporation Electronic device, electronic apparatus, and moving object
WO2016088291A1 (en) * 2014-12-01 2016-06-09 ソニー株式会社 Sensor element, gyro sensor and electronic apparatus
JPWO2016088291A1 (en) * 2014-12-01 2017-09-21 ソニー株式会社 Sensor element, gyro sensor and electronic device
US10775168B2 (en) 2014-12-01 2020-09-15 Sony Corporation Sensor device, gyro sensor, and electronic apparatus
US11209272B2 (en) 2018-03-23 2021-12-28 Seiko Epson Corporation Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
CN110360996A (en) * 2018-03-26 2019-10-22 精工爱普生株式会社 Sensor unit, mobile unit positioning device and moving body
CN110360996B (en) * 2018-03-26 2023-07-18 精工爱普生株式会社 Sensor unit, moving object positioning device, and moving object

Similar Documents

Publication Publication Date Title
JP2012198099A (en) Inertial sensor
JP6237982B2 (en) Physical quantity sensor, electronic device and moving object
JP6957921B2 (en) Vibration devices, angular velocity sensors, electronics and mobiles
US9130147B2 (en) Vibrating reed, gyro sensor, electronic apparatus, and mobile unit
JP6171475B2 (en) Manufacturing method of vibrating piece
JP6119978B2 (en) Electronic device, integrated circuit, electronic apparatus, and moving object
JP2011193399A (en) Resonator element, resonator and piezoelectric device
JP2012193971A (en) Sensor module, sensor device, manufacturing method of sensor device and electronic apparatus
KR20110088437A (en) Physical amount detecting device, physical amount detecting apparatus and electronic apparatus
US9121707B2 (en) Bending vibration piece and electronic device
US9568313B2 (en) Electronic device, electronic apparatus, and moving object
US9140549B2 (en) Physical quantity detection element, physical quantity detection device, and electronic apparatus
JP5531699B2 (en) Vibration device
US9299912B2 (en) Vibrator element, manufacturing method of vibrator element, sensor unit, and electronic apparatus
JP2017026336A (en) Electronic device, electronic apparatus, and mobile body
JP5810500B2 (en) Sensor devices, motion sensors, electronic devices
JP5729551B2 (en) Inertial sensor
JP6484968B2 (en) Physical quantity detection device, electronic device, mobile object
US9599469B2 (en) Angular velocity sensor, electronic apparatus, and moving object
JP4543816B2 (en) Piezoelectric vibrator, vibratory gyroscope
JP2010151630A (en) Element and device for detecting acceleration
JP2022007341A (en) Vibration device
JP2013246121A (en) Pressure sensor element and method for manufacturing the same, pressure sensor, and electronic apparatus
JP5776278B2 (en) Manufacturing method of sensor device
JP2012168077A (en) Sensor device, motion sensor, electronic equipment

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603