JP2012190923A - Component built-in substrate - Google Patents

Component built-in substrate Download PDF

Info

Publication number
JP2012190923A
JP2012190923A JP2011051878A JP2011051878A JP2012190923A JP 2012190923 A JP2012190923 A JP 2012190923A JP 2011051878 A JP2011051878 A JP 2011051878A JP 2011051878 A JP2011051878 A JP 2011051878A JP 2012190923 A JP2012190923 A JP 2012190923A
Authority
JP
Japan
Prior art keywords
conductor
ground electrode
ground
insulating layer
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011051878A
Other languages
Japanese (ja)
Other versions
JP5234527B2 (en
Inventor
Ichiro Yaginuma
一郎 八木沼
Teruyasu Sugioka
照康 杉岡
Toshiyuki Abe
敏之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2011051878A priority Critical patent/JP5234527B2/en
Publication of JP2012190923A publication Critical patent/JP2012190923A/en
Application granted granted Critical
Publication of JP5234527B2 publication Critical patent/JP5234527B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a component built-in substrate capable of stably maintaining accurate operation of the component built-in substrate by reducing the impact of a ground conductor on an electronic component while ensuring the area of the ground conductor sufficiently, and avoiding electromagnetic interference from an interference source, i.e. a signal line, thereby preventing malfunction of the electronic component or degradation of performance thereof.SOLUTION: A first conductor layer 1 has a first ground electrode 11, and a second conductor layer 2 has a second ground electrode 21. An electronic component 8 has a specific region 81 where the characteristics change when a conductor is arranged in close proximity. An opening region 13 is formed in the first ground electrode 11 so that the specific region 81 can be seen through from the second insulation layer 6 side. Furthermore, a ground conductor 9 penetrating the second insulation layer 6 and connecting the first ground electrode 11 and the second ground electrode 21 electrically is provided on the component built-in substrate 20.

Description

本発明は、基板の内部に電子部品が内蔵された部品内蔵基板に関する。   The present invention relates to a component built-in board in which an electronic component is built in the board.

従来、プリント配線基板の高密度実装構造として、配線パターンが形成された導体層と絶縁層とを複数積層した多層構造を用いるとともに、そのプリント配線基板の内部にＩＣ（ベアチップ、ダイ）やＬＳＩといった半導体装置等の能動部品や抵抗、キャパシタ等の受動部品といった電子部品を内蔵させた部品内蔵基板が知られている。   Conventionally, as a high-density mounting structure of a printed wiring board, a multilayer structure in which a plurality of conductor layers and insulating layers each having a wiring pattern formed thereon are used, and an IC (bare chip, die) or LSI is used inside the printed wiring board. 2. Description of the Related Art A component-embedded substrate that incorporates electronic components such as active components such as semiconductor devices and passive components such as resistors and capacitors is known.

かかるインダクタやコンデンサといった電子部品には、その近傍に導体が配置されていると、その特性が変化をうけるような特定領域がその一部又は全部に形成されている場合がある。このように特定領域が導体の影響を受ける事象は、導体と電子部品とが静電結合や電磁結合を引き起こすことによるものと考えられる。一方で、部品内蔵基板には、この特定領域に近接する導体の影響を減らすために、導体層を用いて、特定領域を覆い隠す試みが行われている（下記特許文献１参照）。   In such electronic parts such as inductors and capacitors, there may be a case where a specific region whose characteristics are subject to change is formed in a part or all thereof when a conductor is disposed in the vicinity thereof. The phenomenon that the specific region is affected by the conductor in this way is considered to be caused by the electrostatic coupling and electromagnetic coupling between the conductor and the electronic component. On the other hand, in order to reduce the influence of conductors close to the specific area, attempts have been made to cover the specific area on the component-embedded substrate (see Patent Document 1 below).

特許文献１には、電子部品としてのスパイラルインダクタが配置された第１誘電体層と、グランド側に設けられた第２誘電体層と、第１および第２誘電体層の間に設けられ、グランドに接続された接地導体層と、を含む多層配線板が提案されている。この多層配線多層は、導体層の内周にクリアランスを設けることにより、スパイラルインダクタが有する特定領域直下の導体層を浮島のように切り離して分離パターンを形成している。   Patent Document 1 includes a first dielectric layer in which a spiral inductor as an electronic component is disposed, a second dielectric layer provided on the ground side, and a first dielectric layer and a second dielectric layer. A multilayer wiring board including a ground conductor layer connected to a ground has been proposed. In this multilayer wiring multilayer, a clearance is provided on the inner periphery of the conductor layer, so that the conductor layer immediately below a specific region of the spiral inductor is separated like a floating island to form a separation pattern.

特開２００１−３０８５３８号公報JP 2001-308538 A

特許文献１の多層配線板は、接地導体層に設けたスペースにより、スパイラルインダクタ直下の接地導体層を切り離して分離パターンを形成しても、依然としてスパイラルインダクタが有する特定領域直下に導体が設けられていることには変わりがなく、導体がスパイラルインダクタに及ぼす影響が残存するおそれがある。導体がスパイラルインダクタに及ぼす影響が残存する場合には、スパイラルインダクタが有する特定領域直下に位置する分離パターンを除去してその影響を低減する必要がある。更に、特許文献１に記載の技術は、スパイラルインダクタに対してはある程度の効果を奏するものとしても、コンデンサといった他の特定領域を構成する回路素子には結合の影響を及ぼしてしまうおそれがある。   In the multilayer wiring board of Patent Document 1, even if the ground conductor layer directly below the spiral inductor is separated by the space provided in the ground conductor layer and the separation pattern is formed, the conductor is still provided immediately below the specific area of the spiral inductor. There is no change, and the influence of the conductor on the spiral inductor may remain. When the influence of the conductor on the spiral inductor remains, it is necessary to remove the separation pattern located immediately below the specific area of the spiral inductor to reduce the influence. Furthermore, even if the technique described in Patent Document 1 has a certain effect on the spiral inductor, there is a possibility that the circuit element constituting another specific region such as a capacitor may have an influence of coupling.

更に、特許文献１に記載の技術では、スパイラルインダクタが有する特定領域直下の導体層を切り離して浮島状の分離パターンを形成しているが、このようにすることで導体層と分離パターンとの間の隙間から、マイクロストリップラインやコプレーナ導波路等のように電磁波を伝送する伝送路や高速で動作する電気信号線といった信号を授受する信号線からの電磁的な干渉が入り込むおそれがある。このような電磁的な干渉を受けることによって、スパイラルインダクタを含む高周波回路において、かかる高周波回路の誤動作や性能の低下を引き起こすことも想定される。   Furthermore, in the technique described in Patent Document 1, a floating island-shaped separation pattern is formed by cutting a conductor layer directly below a specific region of a spiral inductor. By doing so, a gap between the conductor layer and the separation pattern is formed. There is a possibility that electromagnetic interference from a transmission line for transmitting an electromagnetic wave such as a microstrip line or a coplanar waveguide or a signal line for transmitting / receiving a signal such as an electric signal line operating at high speed may enter through the gap. By receiving such electromagnetic interference, it is assumed that the high-frequency circuit including the spiral inductor may cause malfunction and performance degradation of the high-frequency circuit.

そこで、本発明は、かかる事情に鑑みてなされたものであり、接地導体の面積を十分に確保しつつも接地導体が電子部品に与える影響を低減し、干渉源である信号線からの電磁的な干渉をも回避することにより、電子部品の誤動作や性能の低下を確実に防止して、部品内蔵基板の正確な動作を安定に維持することが可能な部品内蔵基板を提供することを目的とする。   Therefore, the present invention has been made in view of such circumstances, and while reducing the influence of the ground conductor on the electronic component while ensuring a sufficient area of the ground conductor, the electromagnetic wave from the signal line as the interference source is reduced. It is an object of the present invention to provide a component-embedded board that can reliably prevent malfunctions and performance degradation of electronic components and stably maintain accurate operation of the component-embedded board by avoiding excessive interference. To do.

上記課題を解決するために、本発明に係る部品内蔵基板は、電子部品が内蔵された第１絶縁層と、第１絶縁層の主面に沿って形成される第２絶縁層と、第１絶縁層と第２絶縁層との間に形成される第１導体層と、第２絶縁層を挟んで第１導体層と反対側に形成される第２導体層と、を備える部品内蔵基板である。第１導体層は、第１グランド電極を有する一方で、第２導体層は、第２グランド電極を有している。電子部品は、導体が近接配置されることでその特性が変化する特定領域を有している。第１グランド電極には、第２絶縁層側から特定領域を見通すことができるように開口領域が形成されている。更に本発明に係る部品内蔵基板には、第２絶縁層を貫通し、第１グランド電極と第２グランド電極とを電気的に接続する接地導体が設けられている。   In order to solve the above problems, a component-embedded substrate according to the present invention includes a first insulating layer in which an electronic component is embedded, a second insulating layer formed along the main surface of the first insulating layer, and a first insulating layer. A component-embedded substrate comprising: a first conductor layer formed between the insulating layer and the second insulating layer; and a second conductor layer formed on the opposite side of the first conductor layer with the second insulating layer interposed therebetween. is there. The first conductor layer has a first ground electrode, while the second conductor layer has a second ground electrode. The electronic component has a specific region in which the characteristic is changed by arranging the conductors close to each other. An opening region is formed in the first ground electrode so that the specific region can be seen from the second insulating layer side. Furthermore, the component-embedded substrate according to the present invention is provided with a ground conductor that penetrates the second insulating layer and electrically connects the first ground electrode and the second ground electrode.

本発明においては、内蔵された電子部品の近傍に配置される第１グランド電極に、第２絶縁層側から該電子部品の特定領域を見通すよう開口領域が形成されているので、特定領域近傍に導体である第１グランド電極が配置されることを回避することができる。従って、第１グランド電極が電子部品の特定領域と結合することにより、該特定領域の性能に変化を及ぼすことを回避し得る。また、第１グランド電極と接地導体によって電気的に接続されている第２グランド電極が、電子部品に対して第２絶縁層を挟んで設けられているので、特定領域に対して十分な距離を保ちつつグランド電極全体の実質的な面積を十分に確保することができる。このように第１グランド電極及び第２グランド電極によって立体的なグランド電極を構成することで、特定領域に対する電磁的な影響を十分に低減することができる。このように、本発明によれば、電子部品の誤動作や性能の低下を確実に防止でき、部品内蔵基板の正確な動作を安定に維持することができる。   In the present invention, the first ground electrode disposed in the vicinity of the built-in electronic component is formed with an opening region so that the specific region of the electronic component can be seen from the second insulating layer side. Arrangement of the first ground electrode, which is a conductor, can be avoided. Therefore, it can be avoided that the first ground electrode is combined with the specific region of the electronic component to change the performance of the specific region. In addition, since the second ground electrode electrically connected to the first ground electrode by the ground conductor is provided across the second insulating layer with respect to the electronic component, a sufficient distance from the specific region is provided. A substantial area of the entire ground electrode can be sufficiently secured while maintaining. Thus, by forming a three-dimensional ground electrode by the first ground electrode and the second ground electrode, it is possible to sufficiently reduce the electromagnetic influence on the specific region. As described above, according to the present invention, it is possible to reliably prevent malfunction of electronic components and deterioration of performance, and to stably maintain accurate operation of the component-embedded substrate.

また、第２グランド電極は、開口領域を覆うように設けられていることが好ましい。このように構成すると、開口領域と第２グランド電極とが重なり合うように配置することができ、第２グランド電極によって開口領域に向かう電磁的な回り込みを確実に抑制することができる。   The second ground electrode is preferably provided so as to cover the opening region. If comprised in this way, it can arrange | position so that an opening area | region and a 2nd ground electrode may overlap, and the electromagnetic wrap around toward an opening area | region can be reliably suppressed by a 2nd ground electrode.

また、第２導体層は、特定領域から見て第２グランド電極の外側に、信号の授受を行う信号線を有し、接地導体は、信号線と特定領域との間に介在するように設けられていることが好ましい。電磁波を伝達するマイクロストリップラインや電気信号を通し高速動作する電気信号線といった信号の授受を行う信号線からは電磁波が放出され、第２絶縁層を通って第１絶縁層側に電磁的な影響を及ぼす。そこでこのように構成することで、干渉源である信号線から第１絶縁層を通って特定領域に向かう電磁波の影響を、第２絶縁層において信号線と特定領域との間に介在するように設けた接地導体によって確実に抑制することができる。第２導体層に電磁的な干渉源となる信号線が形成されていても、接地導体が信号線と特定領域との間に形成されることにより、電磁波の干渉を抑制するための立体的なグランド電極が形成される。   The second conductor layer has a signal line for transmitting and receiving signals outside the second ground electrode as viewed from the specific area, and the ground conductor is provided so as to be interposed between the signal line and the specific area. It is preferable that Electromagnetic waves are emitted from signal lines that transmit and receive signals, such as microstrip lines that transmit electromagnetic waves and electrical signal lines that operate at high speed through electrical signals, and electromagnetically affect the first insulating layer side through the second insulating layer. Effect. Therefore, by configuring in this way, the influence of the electromagnetic wave directed from the signal line as the interference source to the specific region through the first insulating layer is interposed between the signal line and the specific region in the second insulating layer. It can suppress reliably by the provided grounding conductor. Even if a signal line serving as an electromagnetic interference source is formed on the second conductor layer, the ground conductor is formed between the signal line and the specific region, so that a three-dimensional structure for suppressing electromagnetic interference A ground electrode is formed.

また、接地導体は、第２グランド電極側から見て特定領域を少なくとも断続的に囲繞するように設けられていることが好ましい。接地導体を特定領域を囲繞するように設けているので、特定領域を囲む全ての方向に対して電磁波の影響を低減させるように接地導体を介在させることができる。従って、第２導体層において第２グランド電極の外側のいかなる位置に信号線が設けられていても、接地導体が信号線と特定領域との間に形成されていることになり、電磁波の干渉を抑制するための立体的なグランド電極が形成される。   The ground conductor is preferably provided so as to at least intermittently surround the specific region as viewed from the second ground electrode side. Since the ground conductor is provided so as to surround the specific area, the ground conductor can be interposed so as to reduce the influence of electromagnetic waves in all directions surrounding the specific area. Therefore, no matter where the signal line is provided outside the second ground electrode in the second conductor layer, the ground conductor is formed between the signal line and the specific region, and interference of electromagnetic waves is prevented. A three-dimensional ground electrode for suppression is formed.

また、接地導体は、開口領域の周縁に沿って少なくとも断続的に設けられていることが好ましい。接地導体を開口領域の周縁に沿って設けているので、開口領域を通って特定領域に回りこむ電磁的な影響を確実に抑制することができる。   The ground conductor is preferably provided at least intermittently along the periphery of the opening region. Since the ground conductor is provided along the periphery of the opening region, it is possible to reliably suppress the electromagnetic influence that goes around the specific region through the opening region.

また、第１絶縁層を挟んで第１導体層とは反対側に第３導体層を備え、第３導体層は、特定領域を挟んで第３グランド電極を有することが好ましい。このように構成すると、第３グランド電極の形成により、第３導体層側からの特定領域に対する電磁的な干渉を抑制することができる。この結果、積層方向において特定領域をシールドする効果が高まるので、信号線からの電磁的な干渉を一層抑制することができる。   In addition, it is preferable that a third conductor layer is provided on the opposite side of the first conductor layer with the first insulating layer interposed therebetween, and the third conductor layer has a third ground electrode with the specific region interposed therebetween. If comprised in this way, the electromagnetic interference with respect to the specific area | region from the 3rd conductor layer side can be suppressed by formation of a 3rd ground electrode. As a result, the effect of shielding the specific region in the stacking direction is enhanced, so that electromagnetic interference from the signal line can be further suppressed.

さらに、第３導体層を挟んで第１絶縁層とは反対側に第３絶縁層と、第３絶縁層を挟んで第３導体層とは反対側に第４導体層と、を備え、第４導体層は、第３グランド電極に対応した位置に第４グランド電極を有し、第３グランド電極は、特定領域に対応した位置に第２開口領域が形成され、第３絶縁層を貫通し、第３グランド電極と第４グランド電極とを電気的に接続する第２接地導体が設けられていることが好ましい。このように構成すると、第３グランド電極に、第３絶縁層側から特定領域を見通すよう開口領域が形成されているので、導体である第３グランド電極の影響をより低減することができる。また、上記構成においては、第３グランド電極と第２接地導体によって電気的に接続されている第４グランド電極が、電子部品に対して第３絶縁層を挟んで設けられているので、特定領域に対して十分な距離を保ちつつグランド電極全体の実質的な面積を十分に確保することができる。このように第１グランド電極及び第２グランド電極によって形成される立体的なグランド電極に加え、第３グランド電極及び第４グランド電極によって形成される立体的なグランド電極を構成することで、特定領域に対する電磁的な影響を十分に低減することができる。   And a third insulating layer on the side opposite to the first insulating layer across the third conductor layer, and a fourth conductor layer on the side opposite to the third conductive layer across the third insulating layer, The four conductor layers have a fourth ground electrode at a position corresponding to the third ground electrode, and the third ground electrode has a second opening region formed at a position corresponding to the specific region and penetrates the third insulating layer. Preferably, a second ground conductor that electrically connects the third ground electrode and the fourth ground electrode is provided. If comprised in this way, since the opening area | region is formed in the 3rd ground electrode so that a specific area | region may be seen from the 3rd insulating layer side, the influence of the 3rd ground electrode which is a conductor can be reduced more. In the above configuration, the fourth ground electrode electrically connected by the third ground electrode and the second ground conductor is provided with the third insulating layer interposed between the electronic component and the specific region. In contrast, a substantial area of the entire ground electrode can be sufficiently secured while maintaining a sufficient distance. In this way, in addition to the three-dimensional ground electrode formed by the first ground electrode and the second ground electrode, the three-dimensional ground electrode formed by the third ground electrode and the fourth ground electrode is configured, so that the specific region It is possible to sufficiently reduce the electromagnetic influence on the.

本発明の部品内蔵基板によれば、接地導体の面積を十分に確保しつつも接地導体が電子部品に与える影響を低減し、干渉源である信号線からの電磁的な干渉をも回避することにより、電子部品の誤動作や性能の低下を確実に防止して、部品内蔵基板の正確な動作を安定に維持することが可能な部品内蔵基板を提供することができる。   According to the component-embedded substrate of the present invention, it is possible to reduce the influence of the ground conductor on the electronic component while ensuring a sufficient area of the ground conductor, and to avoid electromagnetic interference from the signal line as an interference source. Accordingly, it is possible to provide a component-embedded board that can reliably prevent malfunctions and performance degradation of electronic components and can stably maintain accurate operation of the component-embedded board.

本発明の第１実施形態による部品内蔵基板の概念を示す部分斜視図である。It is a fragmentary perspective view which shows the concept of the component built-in board | substrate by 1st Embodiment of this invention. 本発明による部品内蔵基板の第１実施形態を示す平面図である。1 is a plan view showing a first embodiment of a component-embedded substrate according to the present invention. 図２のIII−III線に沿う断面図である。It is sectional drawing which follows the III-III line of FIG. 図２のＡ枠を第２絶縁層側から見たときの拡大平面図である。It is an enlarged plan view when A frame of Drawing 2 is seen from the 2nd insulating layer side. 本発明の第２実施形態による部品内蔵基板を示す断面図である。It is sectional drawing which shows the component built-in board | substrate by 2nd Embodiment of this invention. 第２実施形態の部品内蔵基板を部分的に拡大した平面図である。It is the top view which expanded the component built-in substrate of 2nd Embodiment partially. 第２実施形態の部品内蔵基板の変形例を部分的に拡大した平面図である。It is the top view which expanded the modification of the component built-in substrate of 2nd Embodiment partially. 本発明の第３実施形態による部品内蔵基板を示す断面図である。It is sectional drawing which shows the component built-in board | substrate by 3rd Embodiment of this invention. 第３実施形態の部品内蔵基板を部分的に拡大した平面図である。It is the top view which expanded the component built-in substrate of 3rd Embodiment partially. 本発明の第４実施形態による部品内蔵基板を部分的に示す断面図である。It is sectional drawing which shows partially the component built-in board | substrate by 4th Embodiment of this invention. 本発明の第５実施形態による部品内蔵基板を部分的に示す断面図である。It is sectional drawing which shows partially the component built-in board | substrate by 5th Embodiment of this invention.

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. Further, the following embodiments are exemplifications for explaining the present invention, and are not intended to limit the present invention only to the embodiments. Furthermore, the present invention can be variously modified without departing from the gist thereof.

（第１実施形態）
図１は、本発明の第１実施形態による部品内蔵基板の概念を示す部分斜視図である。部品内蔵基板１０は、電子部品８が内蔵された第１絶縁層５と、第１絶縁層５の主面（図中上方の面）に沿って形成される第２絶縁層６と、第１絶縁層５と第２絶縁層６との間に形成される第１導体層１と、第２絶縁層６を挟んで第１導体層５と反対側に形成される第２導体層２と、を備えている。更に、部品内蔵基板１０は、第１絶縁層５の裏面（主面とは反対側の面、図中下方の面）に沿って形成される第３絶縁層７と、第１絶縁層５と第３絶縁層７との間に形成される第３導体層３と、第３絶縁層７を挟んで第３導体層３と反対側に形成される第４導体層４と、を備えている。従って、部品内蔵基板１０は、最下層から第４導体層４、第３絶縁層７、第３導体層３、第１絶縁層５、第１導体層１、第２絶縁層６及び第２導体層２がこの順に積層されたものであり、第１絶縁層５の内部の所定位置に電子部品８が埋設されている。 (First embodiment)
FIG. 1 is a partial perspective view showing the concept of the component-embedded substrate according to the first embodiment of the present invention. The component-embedded substrate 10 includes a first insulating layer 5 in which the electronic component 8 is embedded, a second insulating layer 6 formed along the main surface (upper surface in the drawing) of the first insulating layer 5, A first conductor layer 1 formed between the insulating layer 5 and the second insulating layer 6; a second conductor layer 2 formed on the opposite side of the first conductor layer 5 across the second insulating layer 6; It has. Furthermore, the component-embedded substrate 10 includes a third insulating layer 7 formed along the back surface (the surface opposite to the main surface, the lower surface in the drawing) of the first insulating layer 5, the first insulating layer 5, The third conductor layer 3 formed between the third insulating layer 7 and the fourth conductor layer 4 formed on the opposite side of the third conductor layer 3 with the third insulating layer 7 interposed therebetween. . Accordingly, the component-embedded substrate 10 includes the fourth conductor layer 4, the third insulating layer 7, the third conductor layer 3, the first insulating layer 5, the first conductor layer 1, the second insulating layer 6, and the second conductor from the bottom layer. The layers 2 are laminated in this order, and the electronic component 8 is embedded at a predetermined position inside the first insulating layer 5.

なお、部品内蔵基板１０の全体構成としては、第１から第４導体層１，２，３，４の各層が、第１から第３絶縁層５，６，７の各層を貫通して形成されたビア導体で接続されているが、図１は、電子部品８が埋設されている部品内蔵基板１０の一部に着目して、かかる一部を図示したものである。また図１では、図面の視認性を高めて部品内蔵基板１０の構成の理解を容易にするため、第１絶縁層５、第２絶縁層６、及び第３絶縁層７は、破線で示している。さらに図１では、模式図上、第１導体層１の一部である第１グランド電極１１，第２導体層２の一部である第２グランド電極２１，第３導体層３の一部である第３グランド電極３１，第４導体層４の一部である第４グランド電極４１が、電子部品８の外周に沿って電子部品８の上又は下に配置されているが、この構成に限られず、各電極１１，２１，３１，４１が電子部品８の一部上又は一部下に配置される構成でもよい。   The overall structure of the component-embedded substrate 10 is such that the first to fourth conductor layers 1, 2, 3, and 4 are formed through the first to third insulating layers 5, 6, and 7, respectively. FIG. 1 shows a part of the component-embedded substrate 10 in which the electronic component 8 is embedded, while focusing on the part. In FIG. 1, the first insulating layer 5, the second insulating layer 6, and the third insulating layer 7 are indicated by broken lines in order to improve the visibility of the drawing and facilitate the understanding of the configuration of the component-embedded substrate 10. Yes. Further, in FIG. 1, in a schematic diagram, the first ground electrode 11 that is a part of the first conductor layer 1, the second ground electrode 21 that is a part of the second conductor layer 2, and a part of the third conductor layer 3. The third ground electrode 31 and the fourth ground electrode 41 which is a part of the fourth conductor layer 4 are disposed on or below the electronic component 8 along the outer periphery of the electronic component 8. Instead, the respective electrodes 11, 21, 31, 41 may be arranged on a part or a part of the electronic component 8.

電子部品８は、導体が近接配置されることでその特性が変化する特定領域を有するスパイラルインダクタ８１を備えている。スパイラルインダクタ８１は、いわゆるフェイスアップの状態で搭載されている。本実施形態の場合、電子部品８はＩＣチップであり、ＩＣチップである電子部品の回路面の一部にスパイラルインダクタ８１が形成されている。本実施形態では、導体が近接配置されることでその特性が変化する特定領域の一例として、スパイラルインダクタ８１を構成する全部の領域を用いている。導体が近接配置されることでその特性が変化する特定領域としてはこれに限られるものではなく、電子部品の回路面の一部に形成されたコンデンサがその全部または一部に特定領域を有していてもよい。また、インダクタ及びコンデンサが独立した１個の部品として構成されていてもよく、この場合は電子部品の全てが特定領域となる。   The electronic component 8 includes a spiral inductor 81 having a specific region whose characteristics change when conductors are arranged close to each other. The spiral inductor 81 is mounted in a so-called face-up state. In the present embodiment, the electronic component 8 is an IC chip, and a spiral inductor 81 is formed on a part of the circuit surface of the electronic component that is an IC chip. In the present embodiment, the entire region constituting the spiral inductor 81 is used as an example of the specific region in which the characteristic changes when the conductors are arranged close to each other. The specific area where the characteristics change due to the proximity of the conductors is not limited to this, and the capacitor formed on a part of the circuit surface of the electronic component has the specific area on all or part of it. It may be. In addition, the inductor and the capacitor may be configured as one independent component, and in this case, all of the electronic components are in the specific region.

第１グランド電極１１には、第１開口領域１３が形成されている。第１開口領域１３は、電子部品８の主面側に形成されている特定領域としてのスパイラルインダクタ８１に対応するように設けられている。より具体的には、第２絶縁層６側からスパイラルインダクタ８１が見通せるように、第１開口領域１３が形成されている。第１開口領域１３は、第２絶縁層６側から見て、少なくともスパイラルインダクタ８１が第１開口領域１３と重なるように形成されている。図１に示す第１開口領域１３は、第１グランド電極１１の略中央部に矩形状に形成されており、スパイラルインダクタ８１の周縁より外側に形成されている。   A first opening region 13 is formed in the first ground electrode 11. The first opening region 13 is provided so as to correspond to the spiral inductor 81 as a specific region formed on the main surface side of the electronic component 8. More specifically, the first opening region 13 is formed so that the spiral inductor 81 can be seen from the second insulating layer 6 side. The first opening region 13 is formed so that at least the spiral inductor 81 overlaps the first opening region 13 when viewed from the second insulating layer 6 side. The first opening region 13 shown in FIG. 1 is formed in a rectangular shape at a substantially central portion of the first ground electrode 11, and is formed outside the peripheral edge of the spiral inductor 81.

スパイラルインダクタ８１は、導体が近接配置されると結合により影響を受け、本来の機能が低減されるものである。従って、直近に配置される第１グランド電極１１に開口領域１３を設けることで、第１グランド電極１１から受ける影響を低減することができる。   The spiral inductor 81 is affected by the coupling when the conductors are arranged close to each other, and the original function is reduced. Therefore, by providing the opening region 13 in the first ground electrode 11 that is disposed closest to the first ground electrode 11, it is possible to reduce the influence received from the first ground electrode 11.

第３グランド電極３１には、第２開口領域３３が形成されている。第２開口領域３３は、電子部品８の主面側に形成されている特定領域としてのスパイラルインダクタ８１に対応するように設けられている。より具体的には、第３絶縁層７側からスパイラルインダクタ８１が仮想的に見通せるように、第２開口領域３３が形成されている。第２開口領域３３は、第３絶縁層７側から見て、少なくともスパイラルインダクタ８１が第２開口領域３３と重なるように形成されている。図１に示す第２開口領域３３は、第３グランド電極３１の略中央部に矩形状に形成されており、スパイラルインダクタ８１の周縁より外側に形成されている。   A second opening region 33 is formed in the third ground electrode 31. The second opening region 33 is provided so as to correspond to the spiral inductor 81 as a specific region formed on the main surface side of the electronic component 8. More specifically, the second opening region 33 is formed so that the spiral inductor 81 can be virtually seen from the third insulating layer 7 side. The second opening region 33 is formed so that at least the spiral inductor 81 overlaps the second opening region 33 when viewed from the third insulating layer 7 side. The second opening region 33 shown in FIG. 1 is formed in a rectangular shape at a substantially central portion of the third ground electrode 31, and is formed outside the peripheral edge of the spiral inductor 81.

第３グランド電極３１は、電子部品８の裏面側に形成されるものであるため、第１グランド電極１１ほどにはスパイラルインダクタ８１への影響はないものと推測される。しかしながら、各層の厚みなどの条件によっては、第３グランド電極３１も電子部品８へ影響を与えることがあるため、第１開口領域１３と対応した位置に第２開口領域３３を形成するものとしている。従って、第２開口領域３３は、場合によっては形成不要な領域である。   Since the third ground electrode 31 is formed on the back side of the electronic component 8, it is estimated that the third ground electrode 31 does not affect the spiral inductor 81 as much as the first ground electrode 11. However, since the third ground electrode 31 may also affect the electronic component 8 depending on conditions such as the thickness of each layer, the second opening region 33 is formed at a position corresponding to the first opening region 13. . Therefore, the second opening region 33 is a region that does not need to be formed depending on circumstances.

第１グランド電極１１と第２グランド電極２１とは、接地導体９によって電気的に繋がれている。接地導体９は、第２絶縁層６を貫通するように形成されているものであって、第１開口領域１３を囲むように配置されている。接地導体９は、円柱状の導体として形成されており、第１開口領域１３の周縁に沿って、互いに離隔するように複数本（図１においては１２本）形成されている。   The first ground electrode 11 and the second ground electrode 21 are electrically connected by the ground conductor 9. The ground conductor 9 is formed so as to penetrate the second insulating layer 6 and is disposed so as to surround the first opening region 13. The ground conductors 9 are formed as cylindrical conductors, and a plurality (12 in FIG. 1) are formed along the periphery of the first opening region 13 so as to be separated from each other.

このように、第１グランド電極１１と第２グランド電極２１とを接地導体９によって繋ぐと、第１グランド電極１１と第２グランド電極２１と接地導体９とによって、立体的なグランド電極が形成される。導体が近接配置されることによって影響を受けるスパイラルインダクタ８１に最も近接配置される第１グランド電極１１には、第１開口領域１３が形成されているため、導体の近接配置による影響は低減されている。また、第１グランド電極１１と第２グランド電極２１とを繋ぐ接地導体９は、第１開口領域１３の周縁に沿って立設されているため、やはりスパイラルインダクタ８１への導体近接配置の影響を与えないように構成されている。第２グランド電極２１には開口領域が形成されていないが、第２絶縁層６を間に介在させてスパイラルインダクタ８１と対峙しているので、スパイラルインダクタ８１への導体近接配置の影響を与えないように構成されている。一方、このようにスパイラルインダクタ８１への導体近接配置の影響を与えないように構成した、第１グランド電極１１と第２グランド電極２１と接地導体９とによって立体的なグランド電極を構成することで、グランド電極としての十分な面積を確保している。   Thus, when the first ground electrode 11 and the second ground electrode 21 are connected by the ground conductor 9, a three-dimensional ground electrode is formed by the first ground electrode 11, the second ground electrode 21, and the ground conductor 9. The Since the first opening region 13 is formed in the first ground electrode 11 that is disposed closest to the spiral inductor 81 that is affected by the close placement of the conductor, the influence of the close placement of the conductor is reduced. Yes. Further, since the ground conductor 9 connecting the first ground electrode 11 and the second ground electrode 21 is erected along the periphery of the first opening region 13, the influence of the conductor proximity arrangement on the spiral inductor 81 is also affected. It is configured not to give. Although no opening region is formed in the second ground electrode 21, the second ground electrode 21 is opposed to the spiral inductor 81 with the second insulating layer 6 interposed therebetween. It is configured as follows. On the other hand, a three-dimensional ground electrode is configured by the first ground electrode 11, the second ground electrode 21, and the ground conductor 9 that are configured so as not to affect the arrangement of the conductor adjacent to the spiral inductor 81 in this way. A sufficient area as a ground electrode is secured.

第３グランド電極３１と第４グランド電極４１とは、接地導体９ａによって電気的に繋がれている。接地導体９ａは、第３絶縁層７を貫通するように形成されているものであって、第２開口領域３３を囲むように配置されている。接地導体９ａは、円柱状の導体として形成されており、第２開口領域３３の周縁に沿って、互いに離隔するように複数本（図１においては１２本）形成されている。   The third ground electrode 31 and the fourth ground electrode 41 are electrically connected by a ground conductor 9a. The ground conductor 9 a is formed so as to penetrate the third insulating layer 7 and is disposed so as to surround the second opening region 33. The ground conductor 9a is formed as a columnar conductor, and a plurality (12 in FIG. 1) are formed so as to be separated from each other along the peripheral edge of the second opening region 33.

このように、第３グランド電極３１と第４グランド電極４１とを接地導体９ａによって繋ぐと、第３グランド電極３１と第４グランド電極４１と接地導体９ａとによって、立体的なグランド電極が形成される。導体が近接配置されることによって影響を受けるスパイラルインダクタ８１側に配置される第３グランド電極３１には、第２開口領域３３が形成されているため、導体の近接配置による影響は低減されている。また、第３グランド電極３１と第４グランド電極４１とを繋ぐ接地導体９ａは、第２開口領域３３の周縁に沿って立設されているため、やはりスパイラルインダクタ８１への導体近接配置の影響を与えないように構成されている。第４グランド電極４１には開口領域が形成されていないが、第３絶縁層７を間に介在させてスパイラルインダクタ８１と対峙しているので、スパイラルインダクタ８１への導体近接配置の影響を与えないように構成されている。一方、このようにスパイラルインダクタ８１への導体近接配置の影響を与えないように構成した、第３グランド電極３１と第４グランド電極４１と接地導体９ａとによって立体的なグランド電極を構成することで、グランド電極としての十分な面積を確保している。   As described above, when the third ground electrode 31 and the fourth ground electrode 41 are connected by the ground conductor 9a, a three-dimensional ground electrode is formed by the third ground electrode 31, the fourth ground electrode 41, and the ground conductor 9a. The Since the second opening region 33 is formed in the third ground electrode 31 disposed on the spiral inductor 81 side that is affected by the close placement of the conductor, the influence due to the close placement of the conductor is reduced. . In addition, since the ground conductor 9a that connects the third ground electrode 31 and the fourth ground electrode 41 is erected along the periphery of the second opening region 33, the influence of the conductor proximity arrangement on the spiral inductor 81 is also affected. It is configured not to give. Although no opening region is formed in the fourth ground electrode 41, since the third insulating layer 7 is interposed between the fourth ground electrode 41 and the spiral inductor 81, there is no influence of the conductor proximity arrangement on the spiral inductor 81. It is configured as follows. On the other hand, a three-dimensional ground electrode is configured by the third ground electrode 31, the fourth ground electrode 41, and the ground conductor 9a that are configured so as not to affect the arrangement of the conductor adjacent to the spiral inductor 81 in this way. A sufficient area as a ground electrode is secured.

なお、「部品内蔵基板」とは、電子部品が内蔵された単位基板である個別基板（個片、個品）のみではなく、その個別基板を複数有する集合基板（ワークボード、ワークシート）を含む概念である。また、「電子部品」とは、その種類は特に制限されず、例えば、通常の電子機器に用いられるＩＣチップ等の半導体装置といった能動部品、より具体的には、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ、又は、高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等や、インダクタ、キャパシタ、抵抗、サーミスタ等の受動部品が挙げられる。さらに、「信号線」とは、高速で動作する信号線や、マイクロストリップラインやコプレーナ導波路等、電磁波を伝送する伝送路を含む概念である。   The “component-embedded substrate” includes not only individual substrates (individual pieces, individual items) that are unit substrates in which electronic components are incorporated, but also collective substrates (work boards, worksheets) having a plurality of individual substrates. It is a concept. In addition, the type of “electronic component” is not particularly limited, and is, for example, an active component such as a semiconductor device such as an IC chip used in a normal electronic device, more specifically, for example, a CPU (Central Processing Unit). And digital ICs with a very high operating frequency such as digital signal processors (DSPs), analog ICs such as high-frequency amplifiers, antenna switches, and high-frequency oscillation circuits, and passive components such as inductors, capacitors, resistors, and thermistors. . Furthermore, the “signal line” is a concept including a signal line that operates at high speed, a transmission line that transmits electromagnetic waves, such as a microstrip line and a coplanar waveguide.

続いて、図１を参照しながら説明した部品内蔵基板１０について、周辺の回路構成を組み込んだ状態で図２を参照しながら説明を加える。図２は、部品内蔵基板１０の平面図であり、図３は、図２のIII−III線に沿う断面図であり、図４は、図２のＡ枠を第２絶縁層６側から見たときの拡大平面図である。   Next, the component-embedded substrate 10 described with reference to FIG. 1 will be described with reference to FIG. 2 in a state in which a peripheral circuit configuration is incorporated. 2 is a plan view of the component-embedded substrate 10, FIG. 3 is a sectional view taken along line III-III in FIG. 2, and FIG. 4 is a view of the A frame in FIG. 2 from the second insulating layer 6 side. FIG.

本実施形態における部品内蔵基板１０は、上述したように、最下層から第４導体層４、第３絶縁層７、第３導体層３、第１絶縁層５、第１導体層１、第２絶縁層６及び第２導体層２がこの順に積層されたものであり、第１絶縁層５の内部の所定位置に電子部品８が埋設されている。   As described above, the component-embedded substrate 10 in the present embodiment includes the fourth conductor layer 4, the third insulating layer 7, the third conductor layer 3, the first insulating layer 5, the first conductor layer 1, and the second conductor layer from the bottom layer. The insulating layer 6 and the second conductor layer 2 are laminated in this order, and an electronic component 8 is embedded at a predetermined position inside the first insulating layer 5.

図２に示すように、最上層である第２導体層２上には、電子部品８５が実装されており、電子部品８５或いは電子部品８５の端子８６が、第２導体層２に形成された接続電極２４に接続され、接続電極２４が、他の接続電極２４、信号線２２或いはビア導体９１に接続されている。   As shown in FIG. 2, the electronic component 85 is mounted on the second conductor layer 2 that is the uppermost layer, and the electronic component 85 or the terminal 86 of the electronic component 85 is formed on the second conductor layer 2. The connection electrode 24 is connected to the other connection electrode 24, the signal line 22, or the via conductor 91.

図３に示すように、第１絶縁層５に内蔵された電子部品８のスパイラルインダクタ８１は、第２導体層２側に形成されており、いわゆるフェイスアップの状態で埋設されている。電子部品８の接続電極８２は、ビア導体９１を介して第１導体層１の信号線１２と接続されている。   As shown in FIG. 3, the spiral inductor 81 of the electronic component 8 incorporated in the first insulating layer 5 is formed on the second conductor layer 2 side, and is embedded in a so-called face-up state. The connection electrode 82 of the electronic component 8 is connected to the signal line 12 of the first conductor layer 1 through the via conductor 91.

第１接地導体９は、第２グランド電極２１側から見て、スパイラルインダクタ８１を連続的に囲繞するように設けられている。具体的には、第１接地導体９は、スパイラルインダクタ８１および第１開口領域１１の周縁を取り囲むように円柱状のビア導体９５が形成されている。複数のビア導体９５は、互いに等間隔となるように形成されている。ビア導体９５は、少なくとも信号線２２とスパイラルインダクタ８１の間に介在するように形成されることが好ましい。   The first ground conductor 9 is provided so as to continuously surround the spiral inductor 81 when viewed from the second ground electrode 21 side. Specifically, the first ground conductor 9 is formed with a cylindrical via conductor 95 so as to surround the periphery of the spiral inductor 81 and the first opening region 11. The plurality of via conductors 95 are formed at equal intervals. The via conductor 95 is preferably formed so as to be interposed between at least the signal line 22 and the spiral inductor 81.

第１グランド電極１１に形成された第１開口領域１３は、スパイラルインダクタ８１に対応する位置に設けられており、第２絶縁層６側から見て、少なくともスパイラルインダクタ８１の周縁が第１開口領域１３の周縁と重なるように形成されている。   The first opening region 13 formed in the first ground electrode 11 is provided at a position corresponding to the spiral inductor 81, and at least the periphery of the spiral inductor 81 is the first opening region when viewed from the second insulating layer 6 side. It is formed so as to overlap the peripheral edge of 13.

第２グランド電極２１は、スパイラルインダクタ８１に対応する位置に設けられており、第１開口領域１３を覆うように形成されている。   The second ground electrode 21 is provided at a position corresponding to the spiral inductor 81 and is formed so as to cover the first opening region 13.

第３グランド電極３１は、スパイラルインダクタ８１を挟んで第１グランド電極１１とは反対側に形成され、スパイラルインダクタ８１に対応する位置に設けられている。第３グランド電極３１は、接地導体９ｃであるビア導体９５ｃを介して第２グランド電極３１と電気的に接続されている。第４グランド電極４１も、スパイラルインダクタ８１を挟んで第２グランド電極２１とは反対側に形成され、スパイラルインダクタ８１に対応する位置に設けられている。   The third ground electrode 31 is formed on the opposite side of the first ground electrode 11 with the spiral inductor 81 interposed therebetween, and is provided at a position corresponding to the spiral inductor 81. The third ground electrode 31 is electrically connected to the second ground electrode 31 through a via conductor 95c which is a ground conductor 9c. The fourth ground electrode 41 is also formed on the opposite side of the second ground electrode 21 with the spiral inductor 81 interposed therebetween, and is provided at a position corresponding to the spiral inductor 81.

第２接地導体９ａは、ビア導体９５ａであり、第４グランド電極４１側から見て、スパイラルインダクタ８１を少なくとも断続的に囲繞するように設けられている。具体的には、ビア導体９５ａは、第４グランド電極４１側から見て、スパイラルインダクタ８１および第１開口領域１３の周縁を取り囲むように形成されており、第４導体層４に形成される信号線４２とスパイラルインダクタ８１との間に介在されることが好ましい。   The second ground conductor 9a is a via conductor 95a and is provided so as to at least intermittently surround the spiral inductor 81 when viewed from the fourth ground electrode 41 side. Specifically, the via conductor 95 a is formed so as to surround the periphery of the spiral inductor 81 and the first opening region 13 when viewed from the fourth ground electrode 41 side, and the signal formed in the fourth conductor layer 4. It is preferably interposed between the wire 42 and the spiral inductor 81.

このように、本実施形態の内蔵部品基板１０によれは、第２絶縁層６側からスパイラルインダクタ８１を見通すように第１開口領域１３が形成されているので、スパイラルインダクタ８１の近傍に導体である第１グランド電極１１が配置されることを回避でき、第１グランド電極１１がスパイラルインダクタ８１と結合することによるスパイラルインダクタ８１の性能の変化を回避できる。   As described above, according to the built-in component substrate 10 of the present embodiment, the first opening region 13 is formed so that the spiral inductor 81 can be seen from the second insulating layer 6 side. Arrangement of a certain first ground electrode 11 can be avoided, and a change in the performance of the spiral inductor 81 due to the first ground electrode 11 being coupled to the spiral inductor 81 can be avoided.

また、第２グランド電極２１が形成されているので、スパイラルインダクタ８１に対して十分な距離を保ちつつ、グランド電極全体の実質的な面積を十分に確保することができる。さらに、第２グランド電極２１は、第１開口領域１３を覆うように形成されているので、第１開口領域１３に向かう電磁的な回り込みを確実に抑制することができる。   Further, since the second ground electrode 21 is formed, a substantial area of the entire ground electrode can be sufficiently secured while maintaining a sufficient distance from the spiral inductor 81. Furthermore, since the second ground electrode 21 is formed so as to cover the first opening region 13, it is possible to reliably suppress electromagnetic wraparound toward the first opening region 13.

さらに、第１接地導体９である円柱状の導体９５が第２導体層２の信号線２２とスパイラルインダクタ８１との間に介在し、且つ、スパイラルインダクタ８１を取り囲むように設けられている。従って、信号線２２とスパイラルインダクタ８１との間に介在するように立体的なグランド電極を形成することができ、信号線２２から放射される電磁波がスパイラルインダクタ８１に与える影響を確実に抑制することができる。   Further, a columnar conductor 95 as the first ground conductor 9 is provided between the signal line 22 of the second conductor layer 2 and the spiral inductor 81 and is provided so as to surround the spiral inductor 81. Therefore, a three-dimensional ground electrode can be formed so as to be interposed between the signal line 22 and the spiral inductor 81, and the influence of electromagnetic waves radiated from the signal line 22 on the spiral inductor 81 can be reliably suppressed. Can do.

さらに、また、第１グランド電極１１および第２グランド電極２１によって形成される立体的なグランド電極に加え、第３グランド電極３１および第４グランド電極４１が設けられているので、積層方向においてスパイラルインダクタ８１をシールドする効果が高まり、特定領域８１に対して十分な距離を保ちつつ、グランド電極全体の実質的な面積を十分に確保することができる。この結果、スパイラルインダクタ８１に対する電磁的な影響を十分に低減することができる。   Furthermore, since the third ground electrode 31 and the fourth ground electrode 41 are provided in addition to the three-dimensional ground electrode formed by the first ground electrode 11 and the second ground electrode 21, the spiral inductor is provided in the stacking direction. The effect of shielding 81 is enhanced, and a substantial area of the entire ground electrode can be sufficiently secured while maintaining a sufficient distance from the specific region 81. As a result, the electromagnetic influence on the spiral inductor 81 can be sufficiently reduced.

また、本実施形態による部品内蔵基板１０では、接地導体としてビア導体９５，９５ａを採用するので、グランド電極１１，２１，３１，４１以外の導体層１，２，３，４同士を接続する際に形成するビア導体９１の工程と同じ工程で接地導体を形成することができる。この結果、本実施形態によれば、工程数を増加させることなく、部品内蔵基板１０を製造することができる。   In the component-embedded substrate 10 according to the present embodiment, the via conductors 95 and 95a are used as the ground conductors, so that the conductor layers 1, 2, 3, and 4 other than the ground electrodes 11, 21, 31, and 41 are connected to each other. The ground conductor can be formed by the same process as the process of forming the via conductor 91. As a result, according to the present embodiment, the component built-in substrate 10 can be manufactured without increasing the number of steps.

（第２実施形態）
上述した第１実施形態は、第１接地導体９として、円柱状のビア導体９５を複数本設け、スパイラルインダクタ８１及びそれに対応して設けられる第１開口領域１３を断続的に囲繞するように構成している。第１接地導体９は、第１グランド電極１１と第２グランド電極２１とを電気的に繋ぐものであることに加え、干渉源である信号線２２とスパイラルインダクタ８１との間に介在するものであるから、様々な変形態様を採用し得る。そこで、円柱状のビア導体９５を互いに繋げて、堀状に構成した例を第２実施形態として説明する。 (Second Embodiment)
In the first embodiment described above, a plurality of cylindrical via conductors 95 are provided as the first grounding conductor 9, and the spiral inductor 81 and the first opening region 13 provided corresponding thereto are intermittently surrounded. is doing. In addition to electrically connecting the first ground electrode 11 and the second ground electrode 21, the first ground conductor 9 is interposed between the signal line 22 that is an interference source and the spiral inductor 81. Therefore, various modifications can be adopted. Therefore, an example in which cylindrical via conductors 95 are connected to each other to form a moat shape will be described as a second embodiment.

図５は、本発明の第２実施形態である部品内蔵基板２０を示す断面図である。図６は、図５の矢印Ｂからみた部分的な平面図である。図５及び図６に示すように、本実施形態による部品内蔵基板２０は、第１接地導体９として、堀状導体９３を構成している。その他の構成は、第１実施形態である部品内蔵基板１０と同様であるので、その説明を省略する。   FIG. 5 is a sectional view showing a component built-in substrate 20 according to the second embodiment of the present invention. FIG. 6 is a partial plan view seen from the arrow B in FIG. As shown in FIGS. 5 and 6, the component-embedded substrate 20 according to the present embodiment forms a moat-like conductor 93 as the first ground conductor 9. Since other configurations are the same as those of the component-embedded substrate 10 according to the first embodiment, description thereof is omitted.

堀状導体９３は、第１グランド電極１１と第２グランド電極２１とを繋ぐように、第２絶縁層６を貫通するように設けられている。堀状導体９３は、スパイラルインダクタ８１及び第１開口領域１３を囲むように、連続して設けられている導体である。   The trench conductor 93 is provided so as to penetrate the second insulating layer 6 so as to connect the first ground electrode 11 and the second ground electrode 21. The trench conductor 93 is a conductor that is continuously provided so as to surround the spiral inductor 81 and the first opening region 13.

堀状導体９３は、スパイラルインダクタ８１及び第１開口領域１３を連続的に囲んでいるので、信号線２２からの電磁波のスパイラルインダクタ８１への影響を、より確実に抑制するように構成している。また、第２導体層２に他の干渉源が存在する場合も、堀状導体９３の連続的な電磁波遮蔽効果を発揮させることができる。   Since the trench-shaped conductor 93 continuously surrounds the spiral inductor 81 and the first opening region 13, the trench-shaped conductor 93 is configured to more reliably suppress the influence of the electromagnetic wave from the signal line 22 on the spiral inductor 81. . Even when another interference source is present in the second conductor layer 2, the continuous electromagnetic wave shielding effect of the moat-shaped conductor 93 can be exhibited.

（第３実施形態）
上述した第１実施形態に係る部品内蔵基板１０及び第２実施形態に係る部品内蔵基板２０では、第２グランド電極２１を、スパイラルインダクタ８１及びそれに対応して設けられる第１開口領域１３を覆うように設けている。信号線２２といった干渉源から発せられる電磁波の影響を十分に低減できるのであれば、第２グランド電極２１の一部を除去したような態様も採用可能なものである。そこで、第２グランド電極２１の一部を除去した例を第３実施形態として説明する。 (Third embodiment)
In the component-embedded substrate 10 according to the first embodiment and the component-embedded substrate 20 according to the second embodiment described above, the second ground electrode 21 is covered with the spiral inductor 81 and the first opening region 13 provided corresponding thereto. Provided. If the influence of the electromagnetic wave emitted from the interference source such as the signal line 22 can be sufficiently reduced, a mode in which a part of the second ground electrode 21 is removed can be adopted. Therefore, an example in which a part of the second ground electrode 21 is removed will be described as a third embodiment.

図７は、本発明の第３実施形態である部品内蔵基板３０を示す断面図であり、図８は、第３実施形態の部品内蔵基板３０を部分的に拡大した平面図であり、図９は、第３実施形態の部品内蔵基板３０の変形例を部分的に拡大した平面図である。   7 is a cross-sectional view showing a component built-in substrate 30 according to the third embodiment of the present invention, and FIG. 8 is a partially enlarged plan view of the component built-in substrate 30 according to the third embodiment. These are the top views which expanded the modification of the component built-in board | substrate 30 of 3rd Embodiment partially.

本実施形態による部品内蔵基板３０は、第１開口領域１４の大きさや第２グランド電極２５の形状が異なること以外は、上記の第２実施形態の部品内蔵基板２０と同様に構成されたものである。   The component-embedded substrate 30 according to the present embodiment is configured in the same manner as the component-embedded substrate 20 of the second embodiment except that the size of the first opening region 14 and the shape of the second ground electrode 25 are different. is there.

第１開口領域１４は、第１グランド電極１５に形成され、スパイラルインダクタ８１と略同程度の領域を有している。なお、第１開口領域１４は、スパイラルインダクタ８１より大きな領域を有していてもよい。また、第２グランド電極２５は、スパイラルインダクタ８１の対応する位置に開口領域２６が形成されている。   The first opening region 14 is formed in the first ground electrode 15 and has a region substantially the same as the spiral inductor 81. The first opening area 14 may have a larger area than the spiral inductor 81. The second ground electrode 25 has an opening region 26 at a position corresponding to the spiral inductor 81.

第３実施形態の変形例として、図９に示すように、第１接地導体９を壁状導体９４に形成し、１対の壁状導体９４，９４が、スパイラルインダクタ８１の周縁に沿って対向するように形成してもよい。この場合、一方の壁状導体９４，９４は、第２導体層２の信号線２２とスパイラルインダクタ８１との間に介在するように設けられていることが好ましい。このように設けることにより、干渉源となる信号線２２から第１絶縁層５を通ってスパイラルインダクタ８１に向かう電磁波を第２絶縁層６において抑制することができる。また、第１接地導体９が壁状導体９４である場合には、スパイラルインダクタ８１を取り囲むように形成した堀状導体９３に比して、簡易な製造工程で形成することができる。   As a modification of the third embodiment, as shown in FIG. 9, a first ground conductor 9 is formed on a wall conductor 94, and a pair of wall conductors 94, 94 face each other along the periphery of the spiral inductor 81. You may form so that it may do. In this case, it is preferable that the one of the wall conductors 94 is provided so as to be interposed between the signal line 22 of the second conductor layer 2 and the spiral inductor 81. By providing in this way, the electromagnetic waves traveling from the signal line 22 serving as an interference source through the first insulating layer 5 to the spiral inductor 81 can be suppressed in the second insulating layer 6. Further, when the first ground conductor 9 is the wall conductor 94, the first ground conductor 9 can be formed by a simple manufacturing process as compared with the moat conductor 93 formed so as to surround the spiral inductor 81.

本実施形態による部品内蔵基板３０は、上記の第２実施形態に係る部品内蔵基板２０と同様の効果を奏するだけでなく、第２グランド電極２５に開口領域２６が形成されているので、第２グランド電極２５がスパイラルインダクタ８１と結合することにより、スパイラルインダクタ８１の性能の変化をより確実に回避することができる。   The component built-in substrate 30 according to the present embodiment has not only the same effect as the component built-in substrate 20 according to the second embodiment, but also the second ground electrode 25 is formed with the opening region 26. By connecting the ground electrode 25 to the spiral inductor 81, a change in the performance of the spiral inductor 81 can be avoided more reliably.

（第４実施形態）
図１０は、本発明の第４実施形態による部品内蔵基板５０を部分的に示す断面図である。本実施形態による部品内蔵基板５０は、第３グランド電極３５に第２開口領域３３を有していること、および第２接地導体９ａの形状が異なること以外は、上記の第２実施形態の部品内蔵基板１０と同様に構成されたものである。 (Fourth embodiment)
FIG. 10 is a sectional view partially showing a component built-in substrate 50 according to the fourth embodiment of the present invention. The component-embedded substrate 50 according to the present embodiment has the second opening region 33 in the third ground electrode 35, and the components of the second embodiment described above except that the shape of the second ground conductor 9a is different. It is configured in the same manner as the built-in substrate 10.

第２開口領域３３は、スパイラルインダクタ８１を挟んで第１開口領域１３の反対側に形成され、第３絶縁層７側から見て、第２開口領域３３の周縁が、少なくともスパイラルインダクタ８１の周縁と重なるように形成されている。   The second opening region 33 is formed on the opposite side of the first opening region 13 with the spiral inductor 81 interposed therebetween, and the periphery of the second opening region 33 is at least the periphery of the spiral inductor 81 when viewed from the third insulating layer 7 side. It is formed to overlap.

第２接地導体９は、スパイラルインダクタ８１を少なくとも連続的に囲繞するように設けられた堀状導体９４であり、スパイラルインダクタ８１を挟んで、堀状導体９４である第１接地導体９の反対側に設けられている。また、第２接地導体９は、第４グランド電極４１側から見て、スパイラルインダクタ８１および第２開口領域３３の周縁を取り囲むように形成されている。   The second ground conductor 9 is a trench-shaped conductor 94 provided so as to at least continuously surround the spiral inductor 81, and is opposite to the first ground conductor 9 that is the trench-shaped conductor 94 across the spiral inductor 81. Is provided. The second ground conductor 9 is formed so as to surround the periphery of the spiral inductor 81 and the second opening region 33 when viewed from the fourth ground electrode 41 side.

本実施形態による部品内蔵基板５０は、上記の第１実施形態と同様の効果を奏するだけでなく、第２開口領域３３を設けているので、スパイラルインダクタ８１に対し、導体である第３グランド電極３５の影響をより低減することができる。   The component-embedded substrate 50 according to the present embodiment has not only the same effects as those of the first embodiment described above, but also the second opening region 33, and therefore the third ground electrode that is a conductor with respect to the spiral inductor 81. The influence of 35 can be further reduced.

また、本実施形態による部品内蔵基板５０は、第１接地導体に加え、第２接地導体も堀状導体９４であるので、スパイラルインダクタ８１を囲む全ての方向に対して電磁波の影響を低減することができる。   Further, in the component-embedded substrate 50 according to the present embodiment, since the second ground conductor is the moat-shaped conductor 94 in addition to the first ground conductor, the influence of electromagnetic waves is reduced in all directions surrounding the spiral inductor 81. Can do.

（第５実施形態）
図１１は、本発明の第５実施形態による部品内蔵基板６０を部分的に示す断面図である。 (Fifth embodiment)
FIG. 11 is a sectional view partially showing a component built-in substrate 60 according to a fifth embodiment of the present invention.

本実施形態による部品内蔵基板６０は、第３および第４グランド電極３５，４５に開口領域が設けられていること以外は、上記の第１実施形態の部品内蔵基板１０と同様に構成されたものである。   The component-embedded substrate 60 according to the present embodiment is configured in the same manner as the component-embedded substrate 10 of the first embodiment, except that the third and fourth ground electrodes 35 and 45 are provided with opening regions. It is.

第３および第４グランド電極３５，４５は、スパイラルインダクタ８１に対応する位置に開口領域３３，４３を有している。第３グランド電極３５に形成された第２開口領域３３は、スパイラルインダクタ８１を挟んで第１開口領域１３の反対側に形成されている。第４グランド電極４５の開口領域４３は、第２開口領域３３に対応する位置の、第４導体層４に形成されている。各開口領域３３，４３は、第４導体層４側から見て、スパイラルインダクタ８１を仮想的に見通すように形成され、且つ、重なるように形成されている。   The third and fourth ground electrodes 35 and 45 have opening regions 33 and 43 at positions corresponding to the spiral inductor 81. The second opening region 33 formed in the third ground electrode 35 is formed on the opposite side of the first opening region 13 with the spiral inductor 81 interposed therebetween. The opening region 43 of the fourth ground electrode 45 is formed in the fourth conductor layer 4 at a position corresponding to the second opening region 33. Each of the opening regions 33 and 43 is formed so as to virtually see the spiral inductor 81 as viewed from the fourth conductor layer 4 side, and is formed so as to overlap.

本実施形態による部品内蔵基板６０は、上記の第１実施形態と同様の効果を奏するだけでなく、第３および第４グランド電極３５，４５に開口領域３３，４３を設けたので、スパイラルインダクタ８１に対し、導体である第３および第４グランド電極３５，４５の影響をより低減することができる。   The component-embedded substrate 60 according to the present embodiment has not only the same effects as the first embodiment but also the opening regions 33 and 43 provided in the third and fourth ground electrodes 35 and 45. Therefore, the spiral inductor 81 is provided. On the other hand, the influence of the third and fourth ground electrodes 35 and 45, which are conductors, can be further reduced.

以上説明したとおり、本発明の部品内蔵基板は、接地導体の面積を十分に確保しつつも接地導体が電子部品に与える影響を低減し、干渉源である信号線からの電磁的な干渉をも回避することにより、電子部品の誤動作や性能の低下を確実に防止して、部品内蔵基板の正確な動作を安定に維持することができるので、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるもの、並びにそれらの生産、製造等に広く且つ有効に利用することができる。   As described above, the component-embedded substrate of the present invention reduces the influence of the ground conductor on the electronic component while ensuring a sufficient area of the ground conductor, and also prevents electromagnetic interference from the signal line as the interference source. By avoiding this, it is possible to reliably prevent malfunctions and performance degradation of electronic components, and to stably maintain the correct operation of the component built-in board. Therefore, equipment, devices, systems, and various devices that incorporate electronic components In particular, it can be widely and effectively used for those that require miniaturization and high performance as well as production and production thereof.

１０，２０，３０，４０，５０，６０…部品内蔵基板、１…第１導体層、２…第２導体層、３…第３導体層、４…第４導体層、１１，１５，２１，３１，４１…グランド電極、１２，２２，３２，４２…信号線、１３，１４，２６，３３，４３…開口領域、５…第１絶縁層、６…第２絶縁層、７…第３絶縁層、８，８５…電子部品、８１…スパイラルインダクタ、８６…電子部品の端子、９，９ａ，９ｃ…接地導体、９１，９５，９５ａ…円柱状ビア導体（接地導体）、９３…堀状導体（接地導体）、９４…壁状導体（接地導体）。   10, 20, 30, 40, 50, 60 ... component built-in substrate, 1 ... first conductor layer, 2 ... second conductor layer, 3 ... third conductor layer, 4 ... fourth conductor layer, 11, 15, 21, 31, 41 ... ground electrode, 12, 22, 32, 42 ... signal line, 13, 14, 26, 33, 43 ... open region, 5 ... first insulating layer, 6 ... second insulating layer, 7 ... third insulating Layer, 8, 85 ... electronic component, 81 ... spiral inductor, 86 ... terminal of electronic component, 9, 9a, 9c ... ground conductor, 91, 95, 95a ... cylindrical via conductor (ground conductor), 93 ... moat conductor (Grounding conductor), 94 ... Wall-shaped conductor (Grounding conductor).

Claims (7)

電子部品が内蔵された第１絶縁層と、前記第１絶縁層の主面に沿って形成される第２絶縁層と、前記第１絶縁層と前記第２絶縁層との間に形成される第１導体層と、前記第２絶縁層を挟んで前記第１導体層と反対側に形成される第２導体層と、を備える部品内蔵基板であって、
前記第１導体層は第１グランド電極を有する一方で、前記第２導体層は第２グランド電極を有し、
前記電子部品は、導体が近接配置されることでその特性が変化する特定領域を有し、
前記第１グランド電極には、前記第２絶縁層側から前記特定領域を見通すことができるように開口領域が形成され、
前記第２絶縁層を貫通し、前記第１グランド電極と前記第２グランド電極とを電気的に接続する接地導体が設けられている、部品内蔵基板。 Formed between the first insulating layer containing the electronic component, the second insulating layer formed along the main surface of the first insulating layer, and the first insulating layer and the second insulating layer. A component-embedded substrate comprising: a first conductor layer; and a second conductor layer formed on the opposite side of the first conductor layer with the second insulating layer interposed therebetween,
The first conductor layer has a first ground electrode, while the second conductor layer has a second ground electrode;
The electronic component has a specific region whose characteristics change when the conductors are arranged close to each other,
An opening region is formed in the first ground electrode so that the specific region can be seen from the second insulating layer side,
A component-embedded board provided with a ground conductor that penetrates through the second insulating layer and electrically connects the first ground electrode and the second ground electrode. 前記第２グランド電極は、前記開口領域を覆うように設けられている、請求項１に記載の部品内蔵基板。   The component built-in board according to claim 1, wherein the second ground electrode is provided so as to cover the opening region. 前記第２導体層は、前記特定領域から見て前記第２グランド電極の外側に、信号の授受を行う信号線を有し、
前記接地導体は、前記信号線と前記特定領域との間に介在するように設けられている、請求項２に記載の部品内蔵基板。 The second conductor layer has a signal line for transmitting and receiving signals on the outside of the second ground electrode as seen from the specific region,
The component built-in board according to claim 2, wherein the ground conductor is provided so as to be interposed between the signal line and the specific region. 前記接地導体は、前記第２グランド電極側から見て前記特定領域を少なくとも断続的に囲繞するように設けられている、請求項３に記載の部品内蔵基板。   The component built-in board according to claim 3, wherein the ground conductor is provided so as to at least intermittently surround the specific region when viewed from the second ground electrode side. 前記接地導体は、前記開口領域の周縁に沿って少なくとも断続的に設けられている、請求項３に記載の部品内蔵基板。   The component-embedded substrate according to claim 3, wherein the ground conductor is provided at least intermittently along a peripheral edge of the opening region. 前記第１絶縁層を挟んで前記第１導体層とは反対側に第３導体層を備え、
前記第３導体層は、前記特定領域を挟んで第３グランド電極を有する、請求項１から５のいずれか１項に記載の部品内蔵基板。 A third conductor layer is provided on the opposite side of the first conductor layer across the first insulating layer,
6. The component-embedded substrate according to claim 1, wherein the third conductor layer has a third ground electrode across the specific region. 前記第３導体層を挟んで前記第１絶縁層とは反対側に第３絶縁層と、
前記第３絶縁層を挟んで前記第３導体層とは反対側に第４導体層と、を備え、
前記第４導体層は、前記第３グランド電極に対応した位置に第４グランド電極を有し、
前記第３グランド電極は、前記特定領域に対応した位置に第２開口領域が形成され、
前記第３絶縁層を貫通し、前記第３グランド電極と前記第４グランド電極とを電気的に接続する第２接地導体が設けられている、請求項６に記載の部品内蔵基板。 A third insulating layer on the opposite side of the first insulating layer across the third conductor layer;
A fourth conductor layer on the opposite side of the third conductor layer across the third insulating layer,
The fourth conductor layer has a fourth ground electrode at a position corresponding to the third ground electrode;
The third ground electrode has a second opening region formed at a position corresponding to the specific region,
The component-embedded substrate according to claim 6, wherein a second ground conductor that penetrates the third insulating layer and electrically connects the third ground electrode and the fourth ground electrode is provided.
JP2011051878A 2011-03-09 2011-03-09 Component built-in board Active JP5234527B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011051878A JP5234527B2 (en) 2011-03-09 2011-03-09 Component built-in board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011051878A JP5234527B2 (en) 2011-03-09 2011-03-09 Component built-in board

Publications (2)

Publication Number Publication Date
JP2012190923A true JP2012190923A (en) 2012-10-04
JP5234527B2 JP5234527B2 (en) 2013-07-10

Family

ID=47083786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011051878A Active JP5234527B2 (en) 2011-03-09 2011-03-09 Component built-in board

Country Status (1)

Country Link
JP (1) JP5234527B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150237712A1 (en) * 2012-11-29 2015-08-20 Murata Manufacturing Co., Ltd. Radio frequency module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311734A (en) * 2003-04-08 2004-11-04 Nec Corp Circuit board
JP2009105096A (en) * 2007-10-19 2009-05-14 Advantest Corp Apparatus provided with board and electronic component
JP2010093076A (en) * 2008-10-08 2010-04-22 Fujikura Ltd Semiconductor package and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311734A (en) * 2003-04-08 2004-11-04 Nec Corp Circuit board
JP2009105096A (en) * 2007-10-19 2009-05-14 Advantest Corp Apparatus provided with board and electronic component
JP2010093076A (en) * 2008-10-08 2010-04-22 Fujikura Ltd Semiconductor package and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150237712A1 (en) * 2012-11-29 2015-08-20 Murata Manufacturing Co., Ltd. Radio frequency module
US9743507B2 (en) 2012-11-29 2017-08-22 Murata Manufacturing Co., Ltd. Radio frequency module
US20170257941A1 (en) * 2012-11-29 2017-09-07 Murata Manufacturing Co., Ltd. Radio frequency module
US9854663B2 (en) * 2012-11-29 2017-12-26 Murata Manufacturing Co., Ltd. Radio frequency module

Also Published As

Publication number Publication date
JP5234527B2 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
US10741303B2 (en) Transmission line, flat cable, and electronic device
US8354975B2 (en) Electromagnetic band gap element, and antenna and filter using the same
KR101385167B1 (en) Printed circuit board
JP6168943B2 (en) EBG structure, semiconductor device and circuit board
US9112475B2 (en) EBG structure and circuit board
US11917750B2 (en) Shielding structure for system-in-package and electronic device
JP5352019B1 (en) Multilayer circuit board and high frequency circuit module
US10056669B2 (en) Transmission line
JP2013232613A (en) Wiring board and electronic apparatus
US9099764B2 (en) Electronic circuit and electronic device
CN112885811A (en) Vertical interconnection structure of multilayer substrate
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP6504960B2 (en) Printed board
JP6841287B2 (en) Multi-layer board
WO2012039120A2 (en) Printed circuit board
US20230230951A1 (en) Circuit module
US20230253341A1 (en) Circuit module
JP6425632B2 (en) Printed board
JP5234527B2 (en) Component built-in board
JP6187011B2 (en) Printed circuit board
JP7060171B2 (en) Transmission line and circuit board
JP2010062180A (en) Multilayer printed wiring board
JP4471281B2 (en) Multilayer high frequency circuit board
CN220173699U (en) Circuit module
WO2021124805A1 (en) Electronic component module

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130304

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234527

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130317

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3