JP2012190887A - Electronic component - Google Patents

Electronic component Download PDF

Info

Publication number
JP2012190887A
JP2012190887A JP2011051294A JP2011051294A JP2012190887A JP 2012190887 A JP2012190887 A JP 2012190887A JP 2011051294 A JP2011051294 A JP 2011051294A JP 2011051294 A JP2011051294 A JP 2011051294A JP 2012190887 A JP2012190887 A JP 2012190887A
Authority
JP
Japan
Prior art keywords
electronic component
post electrode
interlayer connection
resin layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011051294A
Other languages
Japanese (ja)
Inventor
Mitsuyoshi Nishide
充良 西出
Yoshito Otsubo
喜人 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011051294A priority Critical patent/JP2012190887A/en
Publication of JP2012190887A publication Critical patent/JP2012190887A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component in which a wiring conductor of metal foil and an interlayer connection conductor can be bonded.SOLUTION: The electronic component includes: resin layers 30, 30x-30z; wiring conductors 10p-10r, 12p-12r, 14p-14r, 16p-16r, 18p-18r arranged on the principal surfaces of the resin layers 30, 30x-30z; and interlayer connection conductors 11, 13, 15, 17 penetrating the resin layers 30, 30x-30z and having both ends connected with the wiring conductors 10p-10r, 12p-12r, 14p-14r, 16p-16r, 18p-18r, respectively. In the interlayer connection conductors 11, 13, 15, 17, first and second ends 22, 22x-22z; 20, 20x-20z including both ends, respectively, in the resin layers 30, 30x-30z are formed using materials different from each other, and at least the first ends 22, 22x, 22y, 22z are connected with wiring conductors formed using metal foil.

Description

本発明は電子部品に関し、詳しくは、樹脂層を貫通する層間接続導体を含む電子部品に関する。   The present invention relates to an electronic component, and more particularly to an electronic component including an interlayer connection conductor that penetrates a resin layer.

プリント基板やセラミック基板上に配置された部品を樹脂で封止した部品内蔵基板や、樹脂層が積層された多層樹脂基板において、樹脂層の一対の主面にそれぞれ配置された配線導体同士を接続するため、樹脂層を貫通する層間接続導体が形成されている。基板の小型化や配線の高密度化の要求に応えるためには、この層間接続導体を微細化する必要がある。   Connects wiring conductors placed on a pair of main surfaces of a resin layer in a component-embedded board in which parts placed on a printed circuit board or ceramic board are sealed with resin, or a multilayer resin board in which resin layers are laminated Therefore, an interlayer connection conductor that penetrates the resin layer is formed. In order to meet the demand for miniaturization of the substrate and high density of the wiring, it is necessary to miniaturize the interlayer connection conductor.

例えば図7は、微細な層間接続導体を作製する方法の説明図である。図7(a)及び(b)に示すように、支持基板112上に形成された第1の配線導体111上に、ビアポスト113を形成する。次いで、図7(c)及び(d)に示すように、非吐出領域116を有するスクリーン版117とスキージ114とを用いて絶縁ペースト115をスクリーン印刷することにより、ビアポストの上部が露出するように絶縁層118を形成する。次いで、図7(e)に示すように、ビアポストに接するように導電ペーストを塗布して第2の配線導体119を形成する。第1の配線導体111と第2の配線導体119とを接続するビアポスト113は、層間接続導体である(例えば、特許文献1参照)。   For example, FIG. 7 is an explanatory diagram of a method for producing a fine interlayer connection conductor. As shown in FIGS. 7A and 7B, a via post 113 is formed on the first wiring conductor 111 formed on the support substrate 112. Next, as shown in FIGS. 7C and 7D, the insulating paste 115 is screen-printed using the screen plate 117 having the non-ejection region 116 and the squeegee 114 so that the upper portion of the via post is exposed. An insulating layer 118 is formed. Next, as shown in FIG. 7E, a second wiring conductor 119 is formed by applying a conductive paste so as to be in contact with the via post. The via posts 113 that connect the first wiring conductor 111 and the second wiring conductor 119 are interlayer connection conductors (see, for example, Patent Document 1).

特開2006−295116号公報JP 2006-295116 A

図7の方法では導電ペーストを用いて配線導体とビアポストを形成しているが、絶縁層が樹脂層である場合には金属箔を用いて配線導体を形成することが考えられる。   In the method of FIG. 7, the wiring conductor and the via post are formed using the conductive paste. However, when the insulating layer is a resin layer, it is conceivable to form the wiring conductor using a metal foil.

しかし、図7の方法において配線導体に金属箔を用いると、ビアポストを配線導体に接合することが困難である。すなわち、ビアポストは、第1の配線導体の上にスクリーン印刷した導電ペーストを加熱し、硬化させることにより形成するため、第1の配線導体が金属箔であっても第1の配線導体とは接合できる。しかし、硬化後のビアポストに第2の配線導体の金属箔を重ねても、ビアポストは第2の配線導体の金属箔に接するだけであり、接続性が不安定であるという問題があった。   However, if a metal foil is used for the wiring conductor in the method of FIG. 7, it is difficult to join the via post to the wiring conductor. That is, since the via post is formed by heating and curing a conductive paste screen-printed on the first wiring conductor, even if the first wiring conductor is a metal foil, the via post is bonded to the first wiring conductor. it can. However, even when the metal foil of the second wiring conductor is stacked on the cured via post, the via post only contacts the metal foil of the second wiring conductor, and there is a problem that the connectivity is unstable.

本発明は、かかる実情に鑑み、金属箔の配線導体と層間接続導体とを接合することができる電子部品を提供しようとするものである。   In view of such circumstances, the present invention intends to provide an electronic component capable of joining a wiring conductor of metal foil and an interlayer connection conductor.

本発明は、上記課題を解決するために、以下のように構成した第1の態様の電子部品を提供する。   In order to solve the above-described problems, the present invention provides an electronic component of a first aspect configured as follows.

第1の態様の電子部品は、(a)互いに対向する一対の主面を有する樹脂層と、(b)前記樹脂層の前記主面にそれぞれ配置された配線導体と、(c)前記樹脂層を前記樹脂層の厚み方向に貫通し、両端が前記配線導体にそれぞれ接続された層間接続導体とを含む。前記層間接続導体は、前記樹脂層の内部において前記両端をそれぞれ含む第1及び第2の端部が互いに異なる材料を用いて形成され、少なくとも前記第1の端部が、金属箔を用いて形成された前記配線導体に接続されている。   The electronic component of the first aspect includes (a) a resin layer having a pair of main surfaces facing each other, (b) a wiring conductor disposed on each of the main surfaces of the resin layer, and (c) the resin layer. In the thickness direction of the resin layer, and an interlayer connection conductor having both ends connected to the wiring conductor. The interlayer connection conductor is formed using different materials at the first and second ends including the both ends in the resin layer, and at least the first end is formed using a metal foil. Connected to the wiring conductor.

上記構成において、層間接続導体は、第1の端部と第2の端部との間に、第1の端部とも第2の端部とも異なる材料からなる部分を含んでもよい。   In the above configuration, the interlayer connection conductor may include a portion made of a material different from that of the first end portion and the second end portion between the first end portion and the second end portion.

上記構成によれば、樹脂層を貫通する層間接続導体は、第1及び第2の端部の材料が互いに異なるので、第1の端部と接続される配線導体が金属箔であっても、第1の端部と第2の端部とをそれぞれ配線導体に接合することができる。特に第1の端部を形成する材料として、金属箔との接合性のよいものを選択することにより、より良好な接合を得ることができる。例えば、第2の端部を形成し、第2の端部と配線導体とを接合した後に、第1の端部を形成し、第1の端部と他の配線導体とを接合することができる。   According to the above configuration, since the interlayer connection conductors penetrating the resin layer have different materials for the first and second end portions, even if the wiring conductor connected to the first end portion is a metal foil, Each of the first end and the second end can be joined to the wiring conductor. In particular, by selecting a material having good bondability with the metal foil as a material for forming the first end portion, better bonding can be obtained. For example, after the second end portion is formed and the second end portion and the wiring conductor are joined, the first end portion is formed and the first end portion and another wiring conductor are joined. it can.

また、本発明は、上記課題を解決するために、以下のように構成した第2の態様の電子部品を提供する。   Moreover, in order to solve the said subject, this invention provides the electronic component of the 2nd aspect comprised as follows.

第2の態様の電子部品は、(a)主面に電極が形成されたセラミック層と、(b)一方主面に配線導体が配置され、前記セラミック層の前記主面に他方主面が接するように積層された樹脂層と、(c)前記樹脂層を前記樹脂層の厚み方向に貫通し、第1の端部が前記配線導体に接続され、第2の端部が前記電極に接続された層間接続導体とを含む。前記層間接続導体は、前記第1及び第2の端部が互いに異なる材料を用いて形成されている。前記層間接続導体の前記第1の端部が接続される前記配線導体は、金属箔を用いて形成されている。   In the electronic component of the second aspect, (a) a ceramic layer in which an electrode is formed on the main surface, (b) a wiring conductor is disposed on one main surface, and the other main surface is in contact with the main surface of the ceramic layer. (C) the resin layer is penetrated in the thickness direction of the resin layer, the first end is connected to the wiring conductor, and the second end is connected to the electrode. Interlayer connection conductors. In the interlayer connection conductor, the first and second end portions are formed using different materials. The wiring conductor to which the first end of the interlayer connection conductor is connected is formed using a metal foil.

上記構成によれば、セラミック基板上に樹脂層を備えた電子部品を提供することができる。樹脂層を貫通する層間接続導体は、第1及び第2の端部の材料が互いに異なるので、第1の端部と接続される配線導体が金属箔であっても、第1の端部を配線導体に接合することができる。特に第1の端部を形成する材料として、金属箔との接合性のよいものを選択することにより、より良好な接合を得ることができる。例えば、第2の端部を形成し、第2の端部と配線導体とを接合した後に、第1の端部を形成し、第1の端部と他の配線導体とを接合することができる。   According to the said structure, the electronic component provided with the resin layer on the ceramic substrate can be provided. Since the interlayer connection conductors penetrating the resin layer have different materials for the first and second end portions, even if the wiring conductor connected to the first end portion is a metal foil, the first end portion is It can be joined to the wiring conductor. In particular, by selecting a material having good bondability with the metal foil as a material for forming the first end portion, better bonding can be obtained. For example, after the second end portion is formed and the second end portion and the wiring conductor are joined, the first end portion is formed and the first end portion and another wiring conductor are joined. it can.

上記各態様の電子部品は、好ましくは、前記層間接続導体の前記第1の端部が、はんだペースト又は低融点金属を含む導電ペーストを用いて形成されている。   In the electronic component of each aspect described above, preferably, the first end portion of the interlayer connection conductor is formed using a solder paste or a conductive paste containing a low melting point metal.

この場合、はんだペースト又は低融点金属を含む導電ペーストを用いて形成した層間接続導体の第1の端部に隣接して、配線導体を配置した状態で、はんだペースト又は低融点金属を含む導電ペーストを加熱すると、はんだペースト又は低融点金属を含む導電ペーストが溶融して配線導体に濡れ広がるため、信頼性の高い接合界面が得られる。   In this case, the conductive paste containing the solder paste or the low melting point metal in a state where the wiring conductor is arranged adjacent to the first end of the interlayer connection conductor formed using the solder paste or the conductive paste containing the low melting point metal. Is heated, the conductive paste containing the solder paste or the low melting point metal melts and spreads on the wiring conductor, so that a highly reliable bonding interface is obtained.

上記各態様の電子部品は、好ましくは、少なくも前記第1の端部に接続される前記配線導体が銅箔を用いて形成されている。前記第1の端部が銅を主成分とする材料からなる。   In the electronic component of each aspect described above, preferably, at least the wiring conductor connected to the first end is formed using a copper foil. The first end is made of a material mainly composed of copper.

この場合、互いに接続される配線導体と層間接続導体の第1の端部とがともにCuを主成分とする材料で形成されるため、両者を強固に接合できる。Cu箔を用いると、配線導体を容易に、かつ安価に形成できる。   In this case, since the wiring conductors connected to each other and the first end of the interlayer connection conductor are both formed of a material mainly composed of Cu, both can be firmly joined. If Cu foil is used, a wiring conductor can be formed easily and inexpensively.

上記各態様の電子部品は、好ましくは、前記層間接続導体が金属のナノ粒子を用いて形成されている。   In the electronic component of each aspect described above, the interlayer connection conductor is preferably formed using metal nanoparticles.

この場合、層間接続導体を微細加工可能であり、層間接続導体の微細化が可能である。また、層間接続導体と配線導体とを確実に接合できる。   In this case, the interlayer connection conductor can be finely processed, and the interlayer connection conductor can be miniaturized. In addition, the interlayer connection conductor and the wiring conductor can be reliably joined.

第2の態様の電子部品は、好ましくは、前記セラミック層の前記の主面に配置された前記電極と、前記接続導体の前記第2の端部とが、銀を主成分とする材料からなる。   In the electronic component according to the second aspect, preferably, the electrode disposed on the main surface of the ceramic layer and the second end of the connection conductor are made of a material mainly composed of silver. .

この場合、セラミック層の主面に形成された電極と層間接続導体の第2の端部とがともにAgを主成分とする材料で形成されるため、両者を容易に接合できる。セラミック層の電極は、Agを主成分とする材料で形成すると、焼成時に酸化しにくい。   In this case, since both the electrode formed on the main surface of the ceramic layer and the second end portion of the interlayer connection conductor are formed of a material mainly composed of Ag, both can be easily joined. When the ceramic layer electrode is formed of a material containing Ag as a main component, it is difficult to oxidize during firing.

また、本発明は、上記課題を解決するために、以下のように構成した電子部品の製造方法を提供する。   Moreover, in order to solve the said subject, this invention provides the manufacturing method of the electronic component comprised as follows.

電子部品の製造方法は、(i)第1の配線導体上に、下部ポスト電極を形成する第1の工程と、(ii)前記下部ポスト電極上に上部ポスト電極を形成する第2の工程と、(iii)前記下部ポスト電極と前記上部ポスト電極とを被覆するように樹脂層を形成する第3の工程と、(iv)前記樹脂層上に前記上部ポスト電極に接するように、金属箔を用いて第2の配線導体を形成する第4の工程とを備える。   The electronic component manufacturing method includes (i) a first step of forming a lower post electrode on a first wiring conductor, and (ii) a second step of forming an upper post electrode on the lower post electrode. (Iii) a third step of forming a resin layer so as to cover the lower post electrode and the upper post electrode; and (iv) a metal foil so as to be in contact with the upper post electrode on the resin layer. And a fourth step of forming a second wiring conductor.

上記方法によれば、上部ポスト電極及び下部ポスト電極は、樹脂層を貫通する層間接続導体を形成する。層間接続導体の両端部を異なる材料で形成できるので、層間接続導体の一方の端部となる上部ポスト電極を形成する材料として、第2の配線導体の金属箔との接合性のよいものを選択することにより、第2の導体配線と層間接続導体の一方の端部との良好な接合を得ることができる。   According to the above method, the upper post electrode and the lower post electrode form an interlayer connection conductor that penetrates the resin layer. Since both ends of the interlayer connection conductor can be formed of different materials, select a material that has good bondability with the metal foil of the second wiring conductor as the material for forming the upper post electrode that is one end of the interlayer connection conductor By doing so, it is possible to obtain good bonding between the second conductor wiring and one end of the interlayer connection conductor.

好ましくは、前記第1の配線導体がセラミック基板上に形成されている。   Preferably, the first wiring conductor is formed on a ceramic substrate.

この場合、セラミック基板上に樹脂層を備えた電子部品を提供することができる。   In this case, an electronic component having a resin layer on the ceramic substrate can be provided.

好ましくは、前記第2の工程において、前記上部ポスト電極は、はんだペースト又は低融点金属を含む導電ペーストを用いて形成する。   Preferably, in the second step, the upper post electrode is formed using a solder paste or a conductive paste containing a low melting point metal.

この場合、はんだペースト又は低融点金属を含む導電ペーストを用いて形成した上部ポスト電極に隣接して、第2の配線導体の金属箔を配置した状態で、上部ポスト電極のはんだペースト又は低融点金属を含む導電ペーストを加熱すると、上部ポスト電極のはんだペースト又は低融点金属を含む導電ペーストが溶融して第2の配線導体の金属箔に濡れ広がるため、信頼性の高い接合界面が得られる。   In this case, the solder paste or the low melting point metal of the upper post electrode is disposed in the state where the metal foil of the second wiring conductor is disposed adjacent to the upper post electrode formed using the solder paste or the conductive paste containing the low melting point metal. When the conductive paste containing is melted, the solder paste for the upper post electrode or the conductive paste containing the low melting point metal melts and spreads on the metal foil of the second wiring conductor, so that a highly reliable bonding interface is obtained.

好ましくは、前記第2の配線導体が銅箔を用いて形成され、前記上部ポスト電極が銅を主成分とする材料からなる。   Preferably, the second wiring conductor is formed using a copper foil, and the upper post electrode is made of a material mainly composed of copper.

この場合、互いに接続される第2の配線導体と上部ポスト電極とがともにCuを主成分とする材料で形成されるため、両者を強固に接合できる。Cu箔を用いると、第2の配線導体を容易に、かつ安価に形成できる。   In this case, since the second wiring conductor and the upper post electrode connected to each other are both formed of a material mainly composed of Cu, both can be firmly bonded. When Cu foil is used, the second wiring conductor can be formed easily and inexpensively.

好ましくは、前記下部ポスト電極及び前記上部ポスト電極は、金属のナノ粒子を用いて形成する。   Preferably, the lower post electrode and the upper post electrode are formed using metal nanoparticles.

この場合、層間接続導体を微細加工可能であり、層間接続導体の微細化が可能である。また、層間接続導体と第1及び第2の配線導体とを確実に接合できる。   In this case, the interlayer connection conductor can be finely processed, and the interlayer connection conductor can be miniaturized. In addition, the interlayer connection conductor and the first and second wiring conductors can be reliably joined.

本発明によれば、金属箔の配線導体と層間接続導体とを接合することができる。   According to the present invention, the wiring conductor of the metal foil and the interlayer connection conductor can be joined.

電子部品の製造工程を示す断面図である。(実施例1)It is sectional drawing which shows the manufacturing process of an electronic component. Example 1 電子部品の製造工程を示す断面図である。(実施例1)It is sectional drawing which shows the manufacturing process of an electronic component. Example 1 電子部品の製造工程を示す断面図である。(実施例2)It is sectional drawing which shows the manufacturing process of an electronic component. (Example 2) 電子部品の製造工程を示す断面図である。(実施例2)It is sectional drawing which shows the manufacturing process of an electronic component. (Example 2) 電子部品の製造工程を示す断面図である。(実施例3)It is sectional drawing which shows the manufacturing process of an electronic component. (Example 3) 電子部品の製造工程を示す断面図である。(実施例3)It is sectional drawing which shows the manufacturing process of an electronic component. (Example 3) 電子部品の製造工程を示す説明図である。(従来例)It is explanatory drawing which shows the manufacturing process of an electronic component. (Conventional example)

以下、本発明の実施の形態について、図1〜図6を参照しながら説明する。   Embodiments of the present invention will be described below with reference to FIGS.

<実施例1> 実施例1の電子部品1について、図1及び図2を参照しながら説明する。図1及び図2は、電子部品1の製造工程を示す断面図である。   <Example 1> The electronic component 1 of Example 1 is demonstrated referring FIG.1 and FIG.2. 1 and 2 are cross-sectional views showing the manufacturing process of the electronic component 1.

図2(i)に示すように、電子部品1は、複数の樹脂層30,30x,30y,30zが積層され、樹脂層30,30x,30y,30zの主面には配線導体10p〜10r,12p〜12r,14p〜14r,16p〜16r,18p〜18rが形成されている。樹脂層30,30x,30y,30zには、樹脂層30,30x,30y,30zを貫通し、両端が配線導体10p〜10r,12p〜12r,14p〜14r,16p〜16r,18p〜18rに接続された層間接続導体11,13,15,17が形成されている。各層間接続導体11,13,15,17は、上部ポスト電極22,22x〜22zと下部ポスト電極20,20x〜20zとが互いに異なる材料で形成されている。上部ポスト電極22,22x〜22zは、層間接続導体11,13,15,17の両端のうち一方を含む第1の端部である。下部ポスト電極20,20x〜20zは、層間接続導体11,13,15,17の両端のうち他方を含む第2の端部である。   As shown in FIG. 2 (i), the electronic component 1 includes a plurality of resin layers 30, 30x, 30y, and 30z that are laminated, and wiring conductors 10p to 10r, on the main surfaces of the resin layers 30, 30x, 30y, and 30z. 12p-12r, 14p-14r, 16p-16r, 18p-18r are formed. The resin layers 30, 30x, 30y, and 30z penetrate the resin layers 30, 30x, 30y, and 30z, and both ends are connected to the wiring conductors 10p to 10r, 12p to 12r, 14p to 14r, 16p to 16r, and 18p to 18r. Interlayer connection conductors 11, 13, 15, and 17 are formed. In each of the interlayer connection conductors 11, 13, 15, and 17, the upper post electrodes 22, 22x to 22z and the lower post electrodes 20, 20x to 20z are formed of different materials. The upper post electrodes 22, 22 x to 22 z are first end portions including one of both ends of the interlayer connection conductors 11, 13, 15, and 17. The lower post electrodes 20, 20 x to 20 z are second ends including the other of both ends of the interlayer connection conductors 11, 13, 15, 17.

電子部品1の上面1pに形成された配線導体18p〜18rは、半導体素子やチップ部品等の電子部品が実装される実装電極である。電子部品1の下面1qに形成された配線導体10p〜10rは、電子部品1を他の回路基板等に接続するための接続電極である。   The wiring conductors 18p to 18r formed on the upper surface 1p of the electronic component 1 are mounting electrodes on which electronic components such as semiconductor elements and chip components are mounted. The wiring conductors 10p to 10r formed on the lower surface 1q of the electronic component 1 are connection electrodes for connecting the electronic component 1 to another circuit board or the like.

電子部品1は、以下の(1)〜(8)の工程により作製することができる。   The electronic component 1 can be produced by the following steps (1) to (8).

(1) まず、図1(a)に示すように、Cu箔10を準備する。   (1) First, as shown in FIG. 1A, a Cu foil 10 is prepared.

(2) 次いで、図1(b)に示すように、Cu箔10の上面10aに、層間接続導体11の下部になる下部ポスト電極20を形成する。   (2) Next, as shown in FIG. 1 (b), a lower post electrode 20 to be a lower part of the interlayer connection conductor 11 is formed on the upper surface 10 a of the Cu foil 10.

詳しくは、Cu箔10の上面10aに、形成すべき層間接続導体11の約半分の高さまで、インクジェットにより、Cuのナノ粒子(直径が1μmより小さい粒子、例えば、直径が1〜100nm程度の粒子)を含むナノCuインクを塗布した後、230℃で60分間加熱する。加熱によりナノCuインクを硬化させ、Cu箔10の上面10aに接合された下部ポスト電極20を形成する。下部ポスト電極20とCu箔10とは、ともにCuを主成分とする材料で形成されているため、両者は強固に接合する。   Specifically, Cu nanoparticles (particles having a diameter of less than 1 μm, for example, particles having a diameter of about 1 to 100 nm) are formed by inkjet on the upper surface 10a of the Cu foil 10 up to about half the height of the interlayer connection conductor 11 to be formed. ), And then heated at 230 ° C. for 60 minutes. The nano Cu ink is cured by heating, and the lower post electrode 20 joined to the upper surface 10a of the Cu foil 10 is formed. Since both the lower post electrode 20 and the Cu foil 10 are formed of a material mainly containing Cu, both are firmly bonded.

本実施例においては、ナノCuインクを用いて下部ポスト電極20を形成したが、ナノインクに限られるものではなく、通常の導電性ペーストで形成してもよい。また、Cu箔10はCuの金属箔に限られるものではなく、Ni箔、アルミ箔、銀箔等の金属箔を用いてもよい。その場合は、その金属箔と主成分を同一にする導電ペーストを用いるのが好ましい。さらには、Cu箔10の替わりに、導電ペーストを用いて形成された配線導体を用いてもよい。   In the present embodiment, the lower post electrode 20 is formed using nano Cu ink, but is not limited to nano ink, and may be formed using a normal conductive paste. The Cu foil 10 is not limited to a Cu metal foil, and a metal foil such as a Ni foil, an aluminum foil, or a silver foil may be used. In that case, it is preferable to use a conductive paste having the same main component as the metal foil. Furthermore, instead of the Cu foil 10, a wiring conductor formed using a conductive paste may be used.

(3) 次いで、図1(c)に示すように、下部ポスト電極20の上面20aに、層間接続導体11の上部になる上部ポスト電極22を形成する。   (3) Next, as shown in FIG. 1C, an upper post electrode 22 that is to be an upper part of the interlayer connection conductor 11 is formed on the upper surface 20 a of the lower post electrode 20.

詳しくは、形成すべき層間接続導体11の高さになるように、銅を主成分として含むSn−Ag−Cuからなるはんだペーストを、ディスペンスを用いて下部ポスト電極20の上面20aに塗布した後、220℃以上かつ240℃以下の温度で1分間加熱し、はんだペーストを硬化させて、下部ポスト電極20の上面20aに接合された上部ポスト電極22を形成する。   Specifically, after applying a solder paste made of Sn-Ag-Cu containing copper as a main component to the upper surface 20a of the lower post electrode 20 so as to be the height of the interlayer connection conductor 11 to be formed, The upper post electrode 22 bonded to the upper surface 20a of the lower post electrode 20 is formed by heating the solder paste at a temperature of 220 ° C. or higher and 240 ° C. or lower for 1 minute to cure the solder paste.

はんだペーストには、Sn−Ag−Cuに限らず、Sn−Ag、Sn−Cu等のはんだペーストを用いることができる。また、上部ポスト電極22は低融点金属を含む導電ペーストであってもよい。低融点金属とは、後述の、上部ポスト電極22とCu箔12とを接合する工程において溶融する金属であり、Sn、Sn-Ag-Cu、Sn-Bi、Zn等を主成分とする導電ペーストである。   The solder paste is not limited to Sn—Ag—Cu, and solder paste such as Sn—Ag, Sn—Cu can be used. The upper post electrode 22 may be a conductive paste containing a low melting point metal. The low melting point metal is a metal that melts in the step of joining the upper post electrode 22 and the Cu foil 12, which will be described later, and a conductive paste mainly composed of Sn, Sn—Ag—Cu, Sn—Bi, Zn, or the like. It is.

(4) 次いで、図1(d)に示すように、Cu箔10の上面10aに、樹脂層30を形成する。樹脂層30の上面30aから、上部ポスト電極22が露出するようにする。図1(d)では上部ポスト電極22が樹脂層30の上面30aから突出しているが、その高さは樹脂層30の上面30aと同じであってもよい。また、上部ポスト電極22が埋まるように樹脂層30を形成した後に、樹脂層30を研削して上部ポスト電極22を露出させてもよい。   (4) Next, as shown in FIG. 1 (d), a resin layer 30 is formed on the upper surface 10 a of the Cu foil 10. The upper post electrode 22 is exposed from the upper surface 30 a of the resin layer 30. In FIG. 1D, the upper post electrode 22 protrudes from the upper surface 30 a of the resin layer 30, but the height thereof may be the same as the upper surface 30 a of the resin layer 30. Further, after forming the resin layer 30 so as to fill the upper post electrode 22, the resin layer 30 may be ground to expose the upper post electrode 22.

詳しくは、無機フィラー入りのエポキシ樹脂などの熱硬化性樹脂からなる未硬化の樹脂シートを樹脂層30の上面30aに配置した後、真空下において100℃以上かつ150℃以下の温度で10分間、樹脂シートを熱圧着する。これにより、層間接続導体11を樹脂シートに貫通させた後、樹脂シートを硬化させ、上面30aに上部ポスト電極22が露出した樹脂層30を形成する。   Specifically, after placing an uncured resin sheet made of a thermosetting resin such as an epoxy resin with an inorganic filler on the upper surface 30a of the resin layer 30, it is 10 minutes at a temperature of 100 ° C. or more and 150 ° C. or less under vacuum The resin sheet is thermocompression bonded. Thereby, after the interlayer connection conductor 11 is penetrated through the resin sheet, the resin sheet is cured to form the resin layer 30 in which the upper post electrode 22 is exposed on the upper surface 30a.

(5) 次いで、図1(e)に示すように、樹脂層30の上面30aに、Cu箔12を接合する。   (5) Next, as shown in FIG. 1 (e), the Cu foil 12 is bonded to the upper surface 30 a of the resin layer 30.

詳しくは、樹脂層30の上面30aにCu箔12を圧着し、230℃で30分間加熱して、上部ポスト電極22とCu箔12とを接合する。樹脂層30の上面30aに突出している上部ポスト電極22は、加熱により再び溶融し、Cu箔12に濡れ広がるため、Cu箔12と上部ポスト電極22との間に信頼性の高い接合界面を得ることができる。このとき、再び溶融した上部ポスト電極22のうち余剰分は、樹脂層30とCu箔12との間の隙間に入り込むので、上部ポスト電極22の高さのばらつきを吸収できる。上部ポスト電極22とCu箔12とは、ともにCuを主成分とする材料で形成されているため、両者は強固に接合する。   Specifically, the Cu foil 12 is pressure-bonded to the upper surface 30a of the resin layer 30 and heated at 230 ° C. for 30 minutes to join the upper post electrode 22 and the Cu foil 12 together. Since the upper post electrode 22 protruding from the upper surface 30a of the resin layer 30 is melted again by heating and spreads on the Cu foil 12, a highly reliable bonding interface is obtained between the Cu foil 12 and the upper post electrode 22. be able to. At this time, the surplus portion of the melted upper post electrode 22 enters the gap between the resin layer 30 and the Cu foil 12, so that variations in the height of the upper post electrode 22 can be absorbed. Since the upper post electrode 22 and the Cu foil 12 are both made of a material mainly composed of Cu, both are firmly bonded.

(6) 次いで、図2(f)に示すように、Cu箔12を、フォトリソグラフィ技術及びエッチング技術を用いて、電気回路を構成する所定形状にパターニングして、配線導体12p〜12rを形成する。   (6) Next, as shown in FIG. 2F, the Cu foil 12 is patterned into a predetermined shape constituting an electric circuit by using a photolithography technique and an etching technique to form wiring conductors 12p to 12r. .

すなわち、Cu箔12の上面12aにフォトレジストを塗布、露光、現像してマスクパターンを形成し、マスクパターンを介してCu箔12をエッチングした後、剥離液を用いてマスクパターンを除去する。   That is, a photoresist is applied, exposed and developed on the upper surface 12a of the Cu foil 12 to form a mask pattern. After etching the Cu foil 12 through the mask pattern, the mask pattern is removed using a stripping solution.

(7) 以下、同様に、(2)〜(6)の工程を繰り返し、図2(g)に示すように、樹脂層30xと、ポスト電極13と、配線導体14p〜14rとを形成する。さらに、(2)〜(6)の工程を2回繰り返し、図2(h)に示すように、樹脂層30,30x〜30zが積層され、積層方向両側にCu箔10,18を有する積層体を形成する。ただし、最後の(6)の工程は行なわず、最上層のCu箔18についてはパターニングしない。   (7) Hereinafter, similarly, the steps (2) to (6) are repeated to form the resin layer 30x, the post electrode 13, and the wiring conductors 14p to 14r as shown in FIG. Furthermore, the steps (2) to (6) are repeated twice, and as shown in FIG. 2 (h), the resin layers 30, 30x to 30z are laminated, and the laminate having the Cu foils 10, 18 on both sides in the lamination direction. Form. However, the last step (6) is not performed and the uppermost Cu foil 18 is not patterned.

(8) 次いで、図2(i)に示すように、積層体の積層方向両側のCu箔10,18を、フォトリソグラフィ技術及びエッチング技術を用いてパターニングして、実装電極になる配線導体18p〜18rと接続電極になる配線導体10p〜10rを形成する。   (8) Next, as shown in FIG. 2 (i), the Cu conductors 10 and 18 on both sides in the stacking direction of the stacked body are patterned using a photolithography technique and an etching technique to form wiring conductors 18p to become mounting electrodes. Wiring conductors 10p to 10r that form connection electrodes 18r are formed.

以上の(1)〜(8)の工程により、内部に電気回路が構成された電子部品1が完成する。   Through the steps (1) to (8), the electronic component 1 in which an electric circuit is configured is completed.

電子部品1の配線導体10p〜10r,12p〜12r,14p〜14r,16p〜16r,18p〜18rは、Cu箔を用いて容易に、かつ安価に形成することができる。   The wiring conductors 10p to 10r, 12p to 12r, 14p to 14r, 16p to 16r, and 18p to 18r of the electronic component 1 can be easily and inexpensively formed using Cu foil.

電子部品1の下部ポスト電極20,20x〜20zは、ナノCuインクを用いて形成することにより微細加工可能であり、微細化が可能である。また、下部ポスト電極20,20x〜20zを配線導体10p〜10r,12p〜12r,14p〜14r,16p〜16rに確実に接合できる。   The lower post electrodes 20 and 20x to 20z of the electronic component 1 can be finely processed by using a nano Cu ink, and can be miniaturized. Further, the lower post electrodes 20, 20x to 20z can be reliably bonded to the wiring conductors 10p to 10r, 12p to 12r, 14p to 14r, and 16p to 16r.

<実施例2> 実施例2の電子部品1aについて、図3及び図4を参照しながら説明する。図3及び図4は、電子部品1aの製造工程を示す断面図である。   Example 2 An electronic component 1a of Example 2 will be described with reference to FIGS. 3 and 4 are cross-sectional views showing the manufacturing process of the electronic component 1a.

実施例2の電子部品1aは、実施例1の電子部品1と略同様の構成である。以下では、実施例1と同じ構成部分には同じ符号を用い、実施例1との相違点を中心に説明する。   The electronic component 1a of the second embodiment has a configuration that is substantially the same as the electronic component 1 of the first embodiment. In the following, the same reference numerals are used for the same components as in the first embodiment, and differences from the first embodiment will be mainly described.

図4(h)に示すように、実施例2の電子部品1aは、実施例1と同様に、複数の樹脂層30k,30x,30yが積層され、樹脂層30k,30x,30yの主面には配線導体12p〜12r,14p〜14r,16p〜16rが形成されている。樹脂層30k,30x,30yは、樹脂層30k,30x,30yを貫通し、配線導体12p〜12r,14p〜14r,16p〜16rに接続された層間接続導体11a,13a,15aが形成されている。各層間接続導体11a,13a,15aは、上部ポスト電極26,26p,26qと下部ポスト電極24,24p,24qとが互いに異なる材料で形成されている。上部ポスト電極26,26p,26qは、層間接続導体11a,13a,15aの両端のうち一方を含む第1の端部である。下部ポスト電極24,24p,24qは、層間接続導体11a,13a,15aの両端のうち他方を含む第2の端部である。   As shown in FIG. 4 (h), in the electronic component 1a according to the second embodiment, a plurality of resin layers 30k, 30x, and 30y are stacked as in the first embodiment, and the main surfaces of the resin layers 30k, 30x, and 30y are stacked. Wiring conductors 12p to 12r, 14p to 14r, and 16p to 16r are formed. The resin layers 30k, 30x, and 30y penetrate through the resin layers 30k, 30x, and 30y, and interlayer connection conductors 11a, 13a, and 15a connected to the wiring conductors 12p to 12r, 14p to 14r, and 16p to 16r are formed. . In each interlayer connection conductor 11a, 13a, 15a, the upper post electrodes 26, 26p, 26q and the lower post electrodes 24, 24p, 24q are formed of different materials. The upper post electrodes 26, 26p, and 26q are first end portions including one of both ends of the interlayer connection conductors 11a, 13a, and 15a. The lower post electrodes 24, 24p, and 24q are second end portions including the other of both ends of the interlayer connection conductors 11a, 13a, and 15a.

電子部品1aの上面1sに形成された配線導体16p〜16rは、半導体素子やチップ部品等の電子部品を実装するための実装電極、あるいは、電子部品1aを他の回路基板等に接続するための接続電極である。   The wiring conductors 16p to 16r formed on the upper surface 1s of the electronic component 1a are mounting electrodes for mounting an electronic component such as a semiconductor element or a chip component, or for connecting the electronic component 1a to another circuit board or the like. It is a connection electrode.

電子部品1aは、実施例1とは異なり、樹脂層30k,30x,30yとともに積層されたセラミック基板2と、セラミック基板2と樹脂層30kの間に配置された電子部品8とをさらに含んでいる。樹脂層30kが積層されるセラミック基板2の上面2aには電極4,6が形成され、電極4に、樹脂層30kを貫通する層間接続導体11aの下部電極ポスト24が接続され、電極6に部品8が実装されている。   Unlike the first embodiment, the electronic component 1a further includes a ceramic substrate 2 stacked together with the resin layers 30k, 30x, and 30y, and an electronic component 8 disposed between the ceramic substrate 2 and the resin layer 30k. . Electrodes 4 and 6 are formed on the upper surface 2a of the ceramic substrate 2 on which the resin layer 30k is laminated. The lower electrode post 24 of the interlayer connection conductor 11a penetrating the resin layer 30k is connected to the electrode 4, and the electrode 6 is a component. 8 is implemented.

なお、図示していないが、電子部品1aの下面、すなわちセラミック基板2の下面2bに、実装電極や接続電極を形成してもよい。   Although not shown, mounting electrodes and connection electrodes may be formed on the lower surface of the electronic component 1a, that is, the lower surface 2b of the ceramic substrate 2.

電子部品1aは、以下の(1)〜(8)の工程により作製することができる。   The electronic component 1a can be manufactured by the following steps (1) to (8).

(1) まず、図3(a)に示すように、上面2aに電極4,6が形成されたセラミック基板2を準備する。電極4,6は、セラミック基板2の焼成時に酸化しにくいAgを主成分とする材料で形成されている。   (1) First, as shown in FIG. 3A, a ceramic substrate 2 having electrodes 4 and 6 formed on an upper surface 2a is prepared. The electrodes 4 and 6 are formed of a material mainly composed of Ag that is difficult to oxidize when the ceramic substrate 2 is fired.

(2) 次いで、図3(b)に示すように、セラミック基板2の電極4の上に、層間接続導体11aの下部になる下部ポスト電極24を形成する。   (2) Next, as shown in FIG. 3 (b), a lower post electrode 24 is formed on the electrode 4 of the ceramic substrate 2 to be a lower part of the interlayer connection conductor 11 a.

詳しくは、セラミック基板2の電極4に、形成すべき層間接続導体11aの約半分の高さまで、インクジェットにより、Agのナノ粒子を含むナノAgインクを塗布した後、230℃で30分間加熱する。加熱によりナノAgインクをある程度まで硬化させ、セラミック基板2の電極4に接合された下部ポスト電極24を形成する。セラミック基板2の電極4と下部ポスト電極24は、ともにAgを主成分とする材料で形成されているため、両者は強固に接合する。   Specifically, nano-Ag ink containing Ag nanoparticles is applied to the electrode 4 of the ceramic substrate 2 to about half the height of the interlayer connection conductor 11a to be formed, and then heated at 230 ° C. for 30 minutes. The nano Ag ink is cured to some extent by heating to form the lower post electrode 24 bonded to the electrode 4 of the ceramic substrate 2. Since both the electrode 4 and the lower post electrode 24 of the ceramic substrate 2 are formed of a material mainly composed of Ag, the two are firmly bonded.

本実施例においては、ナノAgインクを用いて下部ポスト電極24を形成したが、ナノインクに限られるものではなく、通常の導電性ペーストで形成してもよい。また、本実施例においては、電極4,6はAgに限られるものではなく、Ni、アルミ、Zn等を主成分とする材料で形成してもよい。その場合は、その金属箔と主成分を同一にする導電性ペーストを用いるのが好ましい。   In this embodiment, the lower post electrode 24 is formed using nano Ag ink. However, the lower post electrode 24 is not limited to nano ink, and may be formed using a normal conductive paste. In this embodiment, the electrodes 4 and 6 are not limited to Ag, and may be formed of a material mainly composed of Ni, aluminum, Zn, or the like. In that case, it is preferable to use a conductive paste having the same main component as the metal foil.

(3) 次いで、図3(c)に示すように、下部ポスト電極24の上面24aに、層間接続導体11aの上部になる上部ポスト電極26を形成する。   (3) Next, as shown in FIG. 3C, the upper post electrode 26 that is the upper portion of the interlayer connection conductor 11 a is formed on the upper surface 24 a of the lower post electrode 24.

詳しくは、形成すべき層間接続導体11aの高さになるように、インクジェットにより、Cuのナノ粒子を含むナノCuインクを塗布した後、230℃で30分間加熱する。加熱によりナノCuインクをある程まで度硬化させ、下部ポスト電極24の上面24aに接合された上部ポスト電極26を形成する。このとき、ある程度まで硬化していた下部ポスト電極24は、さらに加熱されて完全に硬化する。   Specifically, after applying a nano Cu ink containing Cu nanoparticles by ink jet so as to be the height of the interlayer connection conductor 11a to be formed, heating is performed at 230 ° C. for 30 minutes. The nano Cu ink is cured to some extent by heating to form the upper post electrode 26 bonded to the upper surface 24 a of the lower post electrode 24. At this time, the lower post electrode 24 which has been cured to some extent is further heated and completely cured.

本実施例においては、ナノCuインクを用いて上部ポスト電極26を形成したが、ナノインクに限られるものではなく、通常の導電性ペーストで形成してもよい。   In the present embodiment, the upper post electrode 26 is formed using nano Cu ink, but is not limited to nano ink, and may be formed using a normal conductive paste.

ある程度まで硬化している下部ポスト電極24の上面24aに、上部ポスト電極26のナノCuインクを塗布するため、完全に硬化した下部ポスト電極24の上面24aに上部ポスト電極26のナノCuインクを塗布する場合よりも強固に、上部ポスト電極26を下部ポスト電極24に接合できる。   In order to apply the nano Cu ink of the upper post electrode 26 to the upper surface 24a of the lower post electrode 24 that has been cured to a certain extent, the nano Cu ink of the upper post electrode 26 is applied to the upper surface 24a of the completely cured lower post electrode 24. The upper post electrode 26 can be joined to the lower post electrode 24 more firmly than in the case of doing so.

(4) 次いで、図3(d)に示すように、セラミック基板2の他の電極6上に、半導体等の能動素子、コンデンサ、インダクタ、抵抗等の受導素子等の電子部品8を搭載する。   (4) Next, as shown in FIG. 3D, an electronic component 8 such as an active element such as a semiconductor, a receiving element such as a capacitor, an inductor, or a resistor is mounted on the other electrode 6 of the ceramic substrate 2. .

詳しくは、セラミック基板2の電極6上に、ディスペンサを用いてはんだを塗布し、その上に電子部品8を搭載する。   Specifically, solder is applied onto the electrode 6 of the ceramic substrate 2 using a dispenser, and the electronic component 8 is mounted thereon.

(5) 次いで、図3(e)に示すように、セラミック基板2の上面2aの上に、樹脂層30kを形成する。樹脂層30kの上面30sから上部ポスト電極26が露出するようにする。図3(e)では上部ポスト電極26が樹脂層30kの上面30sから突出しているが、その高さは樹脂層30kの上面30sと同じであってもよい。また、上部ポスト電極26が埋まるように樹脂層30kを形成した後に、樹脂層30kを研削して上部ポスト電極26を露出させてもよい。   (5) Next, as shown in FIG. 3E, a resin layer 30 k is formed on the upper surface 2 a of the ceramic substrate 2. The upper post electrode 26 is exposed from the upper surface 30s of the resin layer 30k. Although the upper post electrode 26 protrudes from the upper surface 30s of the resin layer 30k in FIG. 3E, the height thereof may be the same as the upper surface 30s of the resin layer 30k. Alternatively, after the resin layer 30k is formed so as to fill the upper post electrode 26, the upper post electrode 26 may be exposed by grinding the resin layer 30k.

詳しくは、無機フィラー入りのエポキシ樹脂などの熱硬化性樹脂からなる未硬化の樹脂シートをセラミック基板2の上面2aに配置した後、真空下において100℃以上かつ150℃以下の温度で10分間、樹脂シートを熱圧着する。これにより、層間接続導体11aを樹脂シートに貫通させた後、樹脂シートを硬化させ、上面30sに上部ポスト電極26が露出した樹脂層30kを形成する。   Specifically, after placing an uncured resin sheet made of a thermosetting resin such as an epoxy resin containing an inorganic filler on the upper surface 2a of the ceramic substrate 2, it is 10 minutes at a temperature of 100 ° C. or more and 150 ° C. or less under vacuum. The resin sheet is thermocompression bonded. Thus, after the interlayer connection conductor 11a is passed through the resin sheet, the resin sheet is cured to form the resin layer 30k with the upper post electrode 26 exposed on the upper surface 30s.

(6) 次いで、図3(f)に示すように、樹脂層30kの上面30sに、Cu箔12を接合する。   (6) Next, as shown in FIG. 3F, the Cu foil 12 is bonded to the upper surface 30s of the resin layer 30k.

詳しくは、樹脂層30kの上面30sにCu箔12を圧着し、230℃で30分間加熱して、上部ポスト電極26とCu箔12とを接合する。樹脂層30kの上面30sに突出している上部ポスト電極26は、加熱により硬化し、Cu箔12に接合する。このとき、ある程度まで硬化した上部ポスト電極26が、Cu箔12に接した状態で加熱されるため、上部ポスト電極26をCu箔12に接合できる。上部ポスト電極26とCu箔12とは、ともにCuを主成分とする材料で形成されているため、両者は強固に接合する。   Specifically, the Cu foil 12 is pressure-bonded to the upper surface 30 s of the resin layer 30 k and heated at 230 ° C. for 30 minutes to join the upper post electrode 26 and the Cu foil 12. The upper post electrode 26 protruding from the upper surface 30 s of the resin layer 30 k is cured by heating and joined to the Cu foil 12. At this time, since the upper post electrode 26 cured to a certain degree is heated while being in contact with the Cu foil 12, the upper post electrode 26 can be joined to the Cu foil 12. Since the upper post electrode 26 and the Cu foil 12 are both made of a material mainly composed of Cu, both are firmly bonded.

このとき同時に、セラミック基板2の電極6上のはんだが加熱され、硬化し、電子部品8が電極6に接合される。   At the same time, the solder on the electrode 6 of the ceramic substrate 2 is heated and cured, and the electronic component 8 is joined to the electrode 6.

(7) 次いで、図4(g)に示すように、Cu箔12を、フォトリソグラフィ技術及びエッチング技術を用いて、電気回路を構成する所定形状にパターニングして、配線導体12p〜12rを形成する。   (7) Next, as shown in FIG. 4G, the Cu foil 12 is patterned into a predetermined shape constituting an electric circuit by using a photolithography technique and an etching technique to form wiring conductors 12p to 12r. .

すなわち、Cu箔12の上面12aにフォトレジストを塗布、露光、現像してマスクパターンを形成し、マスクパターンを介してCu箔12をエッチングした後、剥離液を用いてマスクパターンを除去する。   That is, a photoresist is applied, exposed and developed on the upper surface 12a of the Cu foil 12 to form a mask pattern. After etching the Cu foil 12 through the mask pattern, the mask pattern is removed using a stripping solution.

(8) 以下、同様に、(2)〜(6)の工程を繰り返し、図4(h)に示すように、樹脂層30x,30yと、ポスト電極13a,15aと、配線導体14p〜14r,16p〜16rを形成する。   (8) Hereinafter, similarly, the steps (2) to (6) are repeated, and as shown in FIG. 4 (h), the resin layers 30x and 30y, the post electrodes 13a and 15a, and the wiring conductors 14p to 14r, 16p to 16r are formed.

ただし、層間接続導体13a,15aの下部ポスト電極24p,24qは、ナノCuインクを用いて形成する。これにより、下部ポスト電極24p,24qを、Cu箔で形成された配線導体12p〜12r,14p〜14rに強固に接合できる。   However, the lower post electrodes 24p and 24q of the interlayer connection conductors 13a and 15a are formed using nano Cu ink. Thereby, lower post electrode 24p, 24q can be firmly joined to wiring conductors 12p-12r, 14p-14r formed with Cu foil.

以上の(1)〜(8)の工程により、内部に電子部品8を含む電気回路が構成された電子部品1aが完成する。   Through the steps (1) to (8), the electronic component 1a in which an electric circuit including the electronic component 8 is configured is completed.

電子部品1aの配線導体12p〜12r,14p〜14r,16p〜16rは、Cu箔を用いて容易に、かつ安価に形成することができる。   The wiring conductors 12p to 12r, 14p to 14r, and 16p to 16r of the electronic component 1a can be easily and inexpensively formed using Cu foil.

電子部品1aの下部ポスト電極24はナノAgインクを用いて形成し、下部ポスト電極24p,24qと上部ポスト電極26,26p,26qはナノCuインクを用いて形成しているので、層間接続導体11a,13a,15aは微細加工可能であり、微細化が可能である。また、層間接続導体11a,13a,15aをCu箔の配線導体12p〜12r,14p〜14r,16p〜16rに確実に接合できる。   Since the lower post electrode 24 of the electronic component 1a is formed using nano Ag ink, and the lower post electrodes 24p, 24q and the upper post electrodes 26, 26p, 26q are formed using nano Cu ink, the interlayer connection conductor 11a , 13a and 15a can be finely processed and can be miniaturized. Further, the interlayer connection conductors 11a, 13a, and 15a can be reliably bonded to the Cu foil wiring conductors 12p to 12r, 14p to 14r, and 16p to 16r.

<実施例2の変形例> 実施例2の変形例では、上部ポスト電極26を、銅を主成分として含むSn−Ag−Cuからなるはんだペーストを用いて形成する点が、実施例2とは異なる。その他の構成については実施例2と同じである。   <Modification of Example 2> In the modification of Example 2, the upper post electrode 26 is formed using a solder paste made of Sn-Ag-Cu containing copper as a main component. Different. Other configurations are the same as those in the second embodiment.

例えば、銅を主成分として含むSn−Ag−Cuからなるはんだペーストを、ディスペンスを用いて下部ポスト電極24の上面24aに塗布した後、220℃以上かつ240℃以下の温度で1分間加熱し、はんだペーストを硬化させて、下部ポスト電極24の上面24aに接合された上部ポスト電極26を形成する。はんだペーストには、Sn−Ag−Cuに限らず、Sn−Ag、Sn−Cu等のはんだペーストを用いることができる。また、上部ポスト電極26は低融点金属を含む導電ペーストであってもよい。低融点金属とは、後述の、上部ポスト電極26とCu箔12とを接合する工程において溶融する金属であり、Sn、Sn-Ag-Cu、Sn-Bi、Zn等を主成分とする導電ペーストである。   For example, a solder paste made of Sn—Ag—Cu containing copper as a main component is applied to the upper surface 24a of the lower post electrode 24 using a dispense, and then heated at a temperature of 220 ° C. or higher and 240 ° C. or lower for 1 minute. The solder paste is cured to form the upper post electrode 26 joined to the upper surface 24a of the lower post electrode 24. The solder paste is not limited to Sn—Ag—Cu, and solder paste such as Sn—Ag, Sn—Cu can be used. Further, the upper post electrode 26 may be a conductive paste containing a low melting point metal. The low melting point metal is a metal that melts in the step of joining the upper post electrode 26 and the Cu foil 12 described later, and is a conductive paste mainly composed of Sn, Sn—Ag—Cu, Sn—Bi, Zn, or the like. It is.

<実施例3> 実施例3の電子部品1bについて、図5及び図6を参照しながら説明する。図5及び図6は、電子部品1bの製造工程を示す断面図である。   <Example 3> The electronic component 1b of Example 3 is demonstrated referring FIG.5 and FIG.6. 5 and 6 are cross-sectional views showing the manufacturing process of the electronic component 1b.

図6に示すように、実施例3の電子部品1bは、電子部品1bは、実施例2とは異なり、複数のセラミック層2p,2qが積層されたセラミック多層基板2kの両側に、樹脂層32,32p〜32tが積層されている。   As shown in FIG. 6, the electronic component 1b of the third embodiment is different from the second embodiment in that the electronic component 1b has a resin layer 32 on both sides of a ceramic multilayer substrate 2k in which a plurality of ceramic layers 2p and 2q are laminated. , 32p to 32t are stacked.

電子部品1bは、実施例1、2と同様に、(a)積層された複数の樹脂層30k,30u〜30yと、(b)樹脂層30k,30u〜30yの主面に形成された配線導体12p〜12u,14p〜14u,16p〜16uと、(c)樹脂層30k,30u〜30yを貫通し、配線導体12p〜12u,14p〜14u,16p〜16uに接続された層間接続導体11a,11b,13a,13b,15a,15bとを備える。各層間接続導体11a,11b,13a,13b,15a,15bは、それぞれ、セラミック多層基板2k側の一方の端部になる上部ポスト電極26,26p〜26tと、他方の端部になる下部ポスト電極24,24p〜24tとが互いに異なる材料で形成されている。上部ポスト電極26,26p〜26tは、層間接続導体11a,11b,13a,13b,15a,15bの両端のうち一方を含む第1の端部である。下部ポスト電極24,24p〜24tは、層間接続導体11a,11b,13a,13b,15a,15bの両端のうち他方を含む第2の端部である。   As in the first and second embodiments, the electronic component 1b includes (a) a plurality of laminated resin layers 30k and 30u to 30y, and (b) a wiring conductor formed on the main surface of the resin layers 30k and 30u to 30y. 12p-12u, 14p-14u, 16p-16u, and (c) interlayer connection conductors 11a, 11b penetrating through the resin layers 30k, 30u-30y and connected to the wiring conductors 12p-12u, 14p-14u, 16p-16u , 13a, 13b, 15a, 15b. Each of the interlayer connection conductors 11a, 11b, 13a, 13b, 15a, and 15b includes an upper post electrode 26, 26p to 26t that is one end on the ceramic multilayer substrate 2k side, and a lower post electrode that is the other end. 24, 24p to 24t are made of different materials. The upper post electrodes 26, 26p to 26t are first end portions including one of both ends of the interlayer connection conductors 11a, 11b, 13a, 13b, 15a, 15b. The lower post electrodes 24, 24p to 24t are second end portions including the other of both ends of the interlayer connection conductors 11a, 11b, 13a, 13b, 15a, 15b.

電子部品1bは、以下の(1)〜(7)のように、実施例2と略同様の工程で作製できる。   The electronic component 1b can be manufactured in substantially the same process as in Example 2 as in the following (1) to (7).

(1) まず、図5(a)に示すように、上面2sに電極4,6が形成されたセラミック多層基板2kを準備し、電極6に、半導体等の能動素子、コンデンサ、インダクタ、抵抗等の受導素子等の電子部品8を搭載する。   (1) First, as shown in FIG. 5A, a ceramic multilayer substrate 2k having electrodes 4 and 6 formed on the upper surface 2s is prepared, and an active element such as a semiconductor, a capacitor, an inductor, a resistor, and the like are provided on the electrode 6. An electronic component 8 such as a receiving element is mounted.

詳しくは、セラミック多層基板2kの電極6に、スクリーン印刷により、あるいはディスペンサを用いてはんだを塗布し、その上に電子部品8を搭載する。   Specifically, solder is applied to the electrodes 6 of the ceramic multilayer substrate 2k by screen printing or using a dispenser, and the electronic component 8 is mounted thereon.

(2) 次いで、図5(b)に示すように、セラミック多層基板2kの電極4の上に、層間接続導体11aの下部になる下部ポスト電極24を形成する。   (2) Next, as shown in FIG. 5 (b), a lower post electrode 24 to be a lower part of the interlayer connection conductor 11a is formed on the electrode 4 of the ceramic multilayer substrate 2k.

詳しくは、セラミック多層基板2kの上面2sに、形成すべき層間接続導体11aの約半分の高さまで、インクジェットによりAgのナノ粒子を含むナノAgインクを塗布した後、230℃で30分間加熱する。加熱によりナノAgインクをある程度まで硬化させ、セラミック多層基板2kの電極4に良好に接続された下部ポスト電極24を形成する。   Specifically, nano-Ag ink containing Ag nanoparticles is applied to the upper surface 2s of the ceramic multilayer substrate 2k to about half the height of the interlayer connection conductor 11a to be formed, and then heated at 230 ° C. for 30 minutes. The nano Ag ink is cured to a certain extent by heating, and the lower post electrode 24 that is well connected to the electrode 4 of the ceramic multilayer substrate 2k is formed.

このとき同時に、セラミック多層基板2kの電極6上のはんだが加熱され、硬化し、電子部品8が電極6に接合される。   At the same time, the solder on the electrode 6 of the ceramic multilayer substrate 2k is heated and cured, and the electronic component 8 is joined to the electrode 6.

(3) 次いで、図5(c)に示すように、下部ポスト電極24の上面24aに、層間接続導体11aの上部になる上部ポスト電極26を形成する。   (3) Next, as shown in FIG. 5C, the upper post electrode 26 that is the upper part of the interlayer connection conductor 11 a is formed on the upper surface 24 a of the lower post electrode 24.

詳しくは、形成すべき層間接続導体11aの高さになるように、インクジェットによりCuのナノ粒子を含むナノCuインクを塗布した後、230℃で30分間加熱する。加熱によりナノCuインクをある程度まで硬化させ、下部ポスト電極24の上面24aに接合された上部ポスト電極26を形成する。このときの加熱により、下部ポスト電極24は完全に硬化する。   Specifically, after applying a nano Cu ink containing Cu nanoparticles by inkjet so as to be the height of the interlayer connection conductor 11a to be formed, heating is performed at 230 ° C. for 30 minutes. The nano Cu ink is cured to some extent by heating to form the upper post electrode 26 bonded to the upper surface 24 a of the lower post electrode 24. The lower post electrode 24 is completely cured by heating at this time.

ある程度まで硬化している下部ポスト電極24の上面24aに上部ポスト電極26のナノCuインクを塗布するため、完全に硬化した下部ポスト電極24の上面24aに上部ポスト電極26のナノCuインクを塗布する場合よりも強固に、上部ポスト電極26を下部ポスト電極24に接合できる。   In order to apply the nano Cu ink of the upper post electrode 26 to the upper surface 24a of the lower post electrode 24, which has been cured to some extent, the nano Cu ink of the upper post electrode 26 is applied to the upper surface 24a of the completely cured lower post electrode 24. The upper post electrode 26 can be joined to the lower post electrode 24 more firmly than in the case.

(4) 次いで、図5(d)に示すように、セラミック多層基板2kの上面2sの上に、樹脂層30kを形成する。樹脂層30kの上面30sには、上部ポスト電極26が露出するようにする。   (4) Next, as shown in FIG. 5D, a resin layer 30k is formed on the upper surface 2s of the ceramic multilayer substrate 2k. The upper post electrode 26 is exposed on the upper surface 30s of the resin layer 30k.

詳しくは、無機フィラー入りのエポキシ樹脂などの熱硬化性樹脂からなる未硬化の樹脂シートをセラミック多層基板2kの上面2sに配置した後、真空下において100℃以上かつ150℃以下の温度で10分間、樹脂シートを熱圧着する。これにより、層間接続導体11aを樹脂シートに貫通させた後、樹脂シートを硬化させることにより、上面30sに上部ポスト電極26が露出した樹脂層30kを形成する。   Specifically, after an uncured resin sheet made of a thermosetting resin such as an epoxy resin containing an inorganic filler is placed on the upper surface 2s of the ceramic multilayer substrate 2k, it is 10 minutes at a temperature of 100 ° C. or more and 150 ° C. or less under vacuum. The resin sheet is thermocompression bonded. Thus, after the interlayer connection conductor 11a is penetrated through the resin sheet, the resin sheet is cured to form the resin layer 30k with the upper post electrode 26 exposed on the upper surface 30s.

(5) 次いで、図5(e)に示すように、樹脂層30kの上面30sに、Cu箔12を接合する。   (5) Next, as shown in FIG. 5E, the Cu foil 12 is joined to the upper surface 30s of the resin layer 30k.

詳しくは、樹脂層30kの上面30sにCu箔12を圧着し、230℃で30分間加熱して、上部ポスト電極26とCu箔12とを接合する。このとき、ある程度まで硬化した上部ポスト電極26が、Cu箔12に接した状態で加熱されるため、上部ポスト電極26をCu箔12に接合できる。上部ポスト電極26とCu箔12とは、ともにCuを主成分とする材料で形成されているため、両者は強固に接合する。   Specifically, the Cu foil 12 is pressure-bonded to the upper surface 30 s of the resin layer 30 k and heated at 230 ° C. for 30 minutes to join the upper post electrode 26 and the Cu foil 12. At this time, since the upper post electrode 26 cured to a certain degree is heated while being in contact with the Cu foil 12, the upper post electrode 26 can be joined to the Cu foil 12. Since the upper post electrode 26 and the Cu foil 12 are both made of a material mainly composed of Cu, both are firmly bonded.

(6) 次いで、図6(f)に示すように、Cu箔12を、フォトリソグラフィ技術及びエッチング技術を用いて、電気回路を構成する所定形状にパターニングして、配線導体12p〜12rを形成する。   (6) Next, as shown in FIG. 6F, the Cu foil 12 is patterned into a predetermined shape constituting an electric circuit by using a photolithography technique and an etching technique to form wiring conductors 12p to 12r. .

すなわち、Cu箔12の上面12aにフォトレジストを塗布、露光、現像してマスクパターンを形成し、マスクパターンを介してCu箔12をエッチングした後、剥離液を用いてマスクパターンを除去する。   That is, a photoresist is applied, exposed and developed on the upper surface 12a of the Cu foil 12 to form a mask pattern. After etching the Cu foil 12 through the mask pattern, the mask pattern is removed using a stripping solution.

(7) 以下、同様に、(2)〜(6)の工程を繰り返し、図6(g)に示すように、セラミック多層基板2kの上面2s側に、樹脂層30x,30yと、層間接続導体13a,15aと、配線導体14p〜14r,16p〜16rを形成する。また、(1)〜(6)の工程を同様に繰り返し、セラミック多層基板2kの下面2t側に、樹脂層30u〜30wと、層間接続導体11b,13b,15bと、配線導体12s〜12u、14s〜14u,16s〜16uを形成する。   (7) Hereinafter, similarly, the steps (2) to (6) are repeated, and as shown in FIG. 6G, the resin layers 30x and 30y and the interlayer connection conductor are formed on the upper surface 2s side of the ceramic multilayer substrate 2k. 13a and 15a and wiring conductors 14p to 14r and 16p to 16r are formed. The steps (1) to (6) are repeated in the same manner, and the resin layers 30u to 30w, the interlayer connection conductors 11b, 13b and 15b, and the wiring conductors 12s to 12u and 14s are formed on the lower surface 2t side of the ceramic multilayer substrate 2k. To 14u, 16s to 16u are formed.

以上の(1)〜(7)の工程により、内部に電子部品8を含む電気回路が構成された電子部品1bが完成する。   Through the steps (1) to (7), the electronic component 1b in which an electric circuit including the electronic component 8 is configured is completed.

電子部品1bの層間接続導体11a,11b,13a,13b,15a,15bは、ナノAgインク又はナノCuインクを用いて微細加工可能であり、微細化が可能である。また、層間接続導体11a,11b,13a,13b,15a,15bと配線導体10p〜10r,12p〜12r,14p〜14r,16p〜16rとを確実に接合できる。   The interlayer connection conductors 11a, 11b, 13a, 13b, 15a, and 15b of the electronic component 1b can be finely processed using nano Ag ink or nano Cu ink, and can be miniaturized. Further, the interlayer connection conductors 11a, 11b, 13a, 13b, 15a, and 15b and the wiring conductors 10p to 10r, 12p to 12r, 14p to 14r, and 16p to 16r can be reliably joined.

なお、電子部品1bは、実施例1と同様に作製することも可能である。この場合には、例えば上部ポスト電極26,26p〜26tを、はんだペーストを用いて形成する。   The electronic component 1b can be manufactured in the same manner as in the first embodiment. In this case, for example, the upper post electrodes 26, 26p to 26t are formed using a solder paste.

<まとめ> 以上に説明したように、層間接続導体の端部の一方と他方を互いに異なる材料で形成することにより、層間接続導体の端部を、金属箔で形成した配線導体に接合することができる。   <Summary> As described above, by forming one end and the other end of the interlayer connection conductor with different materials, the end of the interlayer connection conductor can be joined to the wiring conductor formed of metal foil. it can.

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above embodiment, and can be implemented with various modifications.

例えば、層間接続導体は、第1の端部と第2の端部との間に、第1の端部とも第2の端部とも異なる材料からなる部分を含んでもよい。   For example, the interlayer connection conductor may include a portion made of a material different from that of the first end portion and the second end portion between the first end portion and the second end portion.

1,1a,1b 電子部品
2 セラミック基板
2k セラミック多層基板
4 電極
10 Cu箔
10p〜10r 配線導体
11,11a,11b 層間接続導体
12 Cu箔
12p〜12u 配線導体
13,13a,13b 層間接続導体
14p〜14u 配線導体
15,15a,15b 層間接続導体
16p〜16u 配線導体
17 層間接続導体
18 Cu箔
18p〜18r 配線導体
20,20x〜20z 下部ポスト電極(第2の端部)
22,22x〜22z 上部ポスト電極(第1の端部)
24,24p〜24t 下部ポスト電極(第2の端部)
26,26p〜26t 上部ポスト電極(第1の端部)
30,30k,30u〜30z 樹脂層
1, 1a, 1b Electronic component 2 Ceramic substrate
2k Ceramic multilayer substrate 4 Electrode 10 Cu foil 10p-10r Wiring conductor 11, 11a, 11b Interlayer connection conductor 12 Cu foil 12p-12u Wiring conductor 13, 13a, 13b Interlayer connection conductor 14p-14u Wiring conductor 15, 15a, 15b Interlayer connection Conductor 16p to 16u Wiring conductor 17 Interlayer connection conductor 18 Cu foil 18p to 18r Wiring conductor 20, 20x to 20z Lower post electrode (second end)
22, 22x-22z Upper post electrode (first end)
24, 24p to 24t Lower post electrode (second end)
26, 26p to 26t Upper post electrode (first end)
30, 30k, 30u-30z resin layer

Claims (12)

互いに対向する一対の主面を有する樹脂層と、
前記樹脂層の前記主面にそれぞれ配置された配線導体と、
前記樹脂層を前記樹脂層の厚み方向に貫通し、両端が前記配線導体にそれぞれ接続された層間接続導体と、
を含み、
前記層間接続導体は、前記樹脂層の内部において前記両端をそれぞれ含む第1及び第2の端部が互いに異なる材料を用いて形成され、少なくとも前記第1の端部が、金属箔を用いて形成された前記配線導体に接続されていることを特徴とする、電子部品。
A resin layer having a pair of main surfaces facing each other;
Wiring conductors respectively disposed on the main surface of the resin layer;
An interlayer connection conductor that penetrates the resin layer in the thickness direction of the resin layer and has both ends connected to the wiring conductor;
Including
The interlayer connection conductor is formed using different materials at the first and second ends including the both ends in the resin layer, and at least the first end is formed using a metal foil. An electronic component, wherein the electronic component is connected to the wiring conductor.
主面に電極が形成されたセラミック層と、
一方主面に配線導体が配置され、前記セラミック層の前記主面に他方主面が接するように積層された樹脂層と、
前記樹脂層を前記樹脂層の厚み方向に貫通し、第1の端部が前記配線導体に接続され、第2の端部が前記電極に接続された層間接続導体と、
を含み、
前記層間接続導体は、前記第1及び第2の端部が互いに異なる材料を用いて形成され、
前記層間接続導体の前記第1の端部が接続される前記配線導体は、金属箔を用いて形成されていることを特徴とする、電子部品。
A ceramic layer with electrodes formed on the main surface;
A wiring layer is disposed on one main surface, and a resin layer laminated so that the other main surface is in contact with the main surface of the ceramic layer;
An interlayer connection conductor that penetrates the resin layer in the thickness direction of the resin layer, has a first end connected to the wiring conductor, and a second end connected to the electrode;
Including
The interlayer connection conductor is formed by using different materials for the first and second ends.
The electronic component, wherein the wiring conductor to which the first end portion of the interlayer connection conductor is connected is formed using a metal foil.
前記層間接続導体の前記第1の端部が、はんだペースト又は低融点金属を含む導電ペーストを用いて形成されたことを特徴とする、請求項1又は2に記載の電子部品。   The electronic component according to claim 1, wherein the first end portion of the interlayer connection conductor is formed using a solder paste or a conductive paste containing a low melting point metal. 少なくも前記第1の端部に接続される前記配線導体が銅箔を用いて形成され、
前記第1の端部が銅を主成分とする材料からなることを特徴とする、請求項1又は2に記載の電子部品。
The wiring conductor connected to at least the first end is formed using copper foil,
The electronic component according to claim 1, wherein the first end portion is made of a material mainly composed of copper.
前記層間接続導体が金属のナノ粒子を用いて形成されたことを特徴とする、請求項1乃至4のいずれか一つに記載の電子部品。   The electronic component according to claim 1, wherein the interlayer connection conductor is formed using metal nanoparticles. 前記セラミック層の前記主面に形成された前記電極と、前記層間接続導体の前記第2の端部とが、銀を主成分とする材料からなることを特徴とする、請求項2に記載の電子部品。   The said electrode formed in the said main surface of the said ceramic layer and the said 2nd edge part of the said interlayer connection conductor consist of a material which has silver as a main component, The feature of Claim 2 characterized by the above-mentioned. Electronic components. 第1の配線導体上に、下部ポスト電極を形成する第1の工程と、
前記下部ポスト電極上に上部ポスト電極を形成する第2の工程と、
前記下部ポスト電極と前記上部ポスト電極とを被覆するように樹脂層を形成する第3の工程と、
前記樹脂層上に前記上部ポスト電極に接するように、金属箔を用いて第2の配線導体を形成する第4の工程と、
を備える電子部品の製造方法。
A first step of forming a lower post electrode on the first wiring conductor;
A second step of forming an upper post electrode on the lower post electrode;
A third step of forming a resin layer so as to cover the lower post electrode and the upper post electrode;
A fourth step of forming a second wiring conductor using a metal foil so as to be in contact with the upper post electrode on the resin layer;
An electronic component manufacturing method comprising:
前記第1の配線導体がセラミック基板上に形成されていることを特徴とする、請求項7に記載の電子部品の製造方法。   The method of manufacturing an electronic component according to claim 7, wherein the first wiring conductor is formed on a ceramic substrate. 前記第2の工程において、前記上部ポスト電極は、はんだペースト又は低融点金属を含む導電ペーストを用いて形成することを特徴とする、請求項7又は8に記載の電子部品の製造方法。   9. The method of manufacturing an electronic component according to claim 7, wherein in the second step, the upper post electrode is formed using a solder paste or a conductive paste containing a low melting point metal. 前記第2の配線導体が銅箔を用いて形成され、前記上部ポスト電極が銅を主成分とする材料からなることを特徴とする、請求項7又は8に記載の電子部品の製造方法。   9. The method of manufacturing an electronic component according to claim 7, wherein the second wiring conductor is formed using a copper foil, and the upper post electrode is made of a material containing copper as a main component. 前記下部ポスト電極及び前記上部ポスト電極は、金属のナノ粒子を用いて形成することを特徴とする、請求項7乃至10のいずれか一つに記載の電子部品の製造方法。   11. The method of manufacturing an electronic component according to claim 7, wherein the lower post electrode and the upper post electrode are formed using metal nanoparticles. 11. 前記第1の配線導体と前記下部ポスト電極とが、銀を主成分とする材料からなることを特徴とする、請求項8に記載の電子部品の製造方法。   9. The method of manufacturing an electronic component according to claim 8, wherein the first wiring conductor and the lower post electrode are made of a material mainly composed of silver.
JP2011051294A 2011-03-09 2011-03-09 Electronic component Pending JP2012190887A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011051294A JP2012190887A (en) 2011-03-09 2011-03-09 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011051294A JP2012190887A (en) 2011-03-09 2011-03-09 Electronic component

Publications (1)

Publication Number Publication Date
JP2012190887A true JP2012190887A (en) 2012-10-04

Family

ID=47083762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011051294A Pending JP2012190887A (en) 2011-03-09 2011-03-09 Electronic component

Country Status (1)

Country Link
JP (1) JP2012190887A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080043A (en) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. Printed circuit substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342631A (en) * 2003-05-12 2004-12-02 Yamaichi Electronics Co Ltd Method for manufacturing multilayer printed circuit board
JP2005101552A (en) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd Method for manufacturing wiring and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342631A (en) * 2003-05-12 2004-12-02 Yamaichi Electronics Co Ltd Method for manufacturing multilayer printed circuit board
JP2005101552A (en) * 2003-08-15 2005-04-14 Semiconductor Energy Lab Co Ltd Method for manufacturing wiring and method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019080043A (en) * 2017-10-20 2019-05-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. Printed circuit substrate
JP7358715B2 (en) 2017-10-20 2023-10-11 サムソン エレクトロ-メカニックス カンパニーリミテッド. printed circuit board

Similar Documents

Publication Publication Date Title
JP3709882B2 (en) Circuit module and manufacturing method thereof
JP4073945B1 (en) Manufacturing method of multilayer wiring board
JP5427305B1 (en) Component-embedded substrate, manufacturing method thereof, and mounting body
US20110241203A1 (en) Semiconductor module, method for manufacturing semiconductor module, and portable apparatus
JP2006108211A (en) Wiring board, multilayered wiring circuit board using the board, and method of manufacturing the multilayered wiring circuit board
KR101868680B1 (en) Circuit board, production method of circuit board, and electronic equipment
KR100526079B1 (en) Printed circuit board with a built-in passive device, manufacturing method of the printed circuit board, and elemental board for the printed circuit board
WO2007077735A1 (en) Semiconductor mounting wiring board and method for manufacturing same, and semiconductor package
JPH1056099A (en) Multilayer circuit board and manufacture thereof
JP2001332866A (en) Circuit board and method of production
JP3416658B2 (en) Transfer material, method of manufacturing the same, and wiring board manufactured using the same
JP2006114621A (en) Wiring plate with built-in component and manufacturing method thereof
WO2010007715A1 (en) Manufacturing method of a parts installation module
WO2010067508A1 (en) Multilayer substrate and method for manufacturing same
JP2008182039A (en) Multilayer wiring board and its manufacturing method
JP5170570B2 (en) Resin multilayer module and method for manufacturing resin multilayer module
JP2005026573A (en) Manufacturing method of module with built-in component
JP5108253B2 (en) Component mounting module
JP2010278379A (en) Wiring board and method of manufacturing the same
JP2012190887A (en) Electronic component
JP5385699B2 (en) Manufacturing method of multilayer wiring board
JP2005135995A (en) Module with built-in circuit, its manufacturing method, and module with built-in multilayer-structure circuit and its manufacturing method
TW200840450A (en) Multilayer wiring board and method of manufacturing the same
JP2004311786A (en) Wiring board, multilayer wiring board, process for producing wiring board, and process for producing multilayer wiring board
JP2005045228A (en) Circuit board with built-in electronic component and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202