JP2012183824A - インクジェット記録ヘッド、及び、記録装置 - Google Patents

Abstract

【課題】記録ヘッドで用いられるインク色の数やノズル数の増加、記録ヘッドの長尺化に伴い増加するヘッドコンタクト数を削減することである。
【解決手段】記録ヘッドに備えられるヘッド基板上に、インク吐出を目的とした通常駆動パルスか吐出しない程度の短パルスかを示す識別符号が付与され、シリアライズされた制御パラメータを受信する受信手段を備える。さらに、そのヘッド基板上に受信した制御パラメータに基づき通常駆動パルスを生成する通常パルス生成手段と、受信した制御パラメータに基づき短パルスを生成する短パルス生成手段とを設ける。そして、制御パラメータの識別符号に応じて、通常駆動パルス又は短パルスのいずれかを出力するよう制御する。
【選択図】 図４

Description

本発明はインク滴を吐出して記録を行うインクジェット記録ヘッド、及び、そのインクジェット記録ヘッドを備えた記録装置に関する。

インクジェット記録ヘッド（以下、記録ヘッド）を用いて記録を行なうインクジェット記録において、ヘッド温度の変動が原因となって、記録中の吐出量が変動し、画像濃度にむらが生じる。この濃度むらの発生を抑制する構成として、発熱素子（ヒータ）に印加する駆動パルスを分割パルスとして供給する分割パルス幅変調駆動法が提案されている（特許文献１参照）。

この方法によれば、先ずパルス幅が可変のプレヒートパルスを印加し、その後、インターバルタイムを介してメインヒートパルスを印加して発熱素子を駆動する。プレヒートパルス（Ｐ１）は、主にノズル内のインク温度を制御するために用いられ、記録ヘッドの温度センサによって検出された温度等によってパルス幅が可変される。また、プレヒートパルス（Ｐ１）は、ノズルからインクが吐出しない程度に発熱素子を加熱するため印加される。インターバルタイム（Ｐ２）は、プレヒートとメインヒートが相互干渉しないように一定時間の間隔を設けたもので、ノズル内インクの温度分布を均一化する働きがある。メインヒートパルス（Ｐ３）は、発熱素子に発泡現象を発生させ、オリフィスよりインク液滴を吐出させるために用いられる。この分割パルス幅変調駆動法を用いると、記録中の吐出量変動による濃度変動や濃度ムラをかなりの部分無くすことが可能である。

しかし、記録中に全てのノズルを使ってインク吐出を行うとは限らず、画像データに応じて、例えば、記録ヘッドの片側半分だけのノズルを使って記録を行なったり、記録ヘッドの一部分だけを用いる場合もある。さらに、このように記録ヘッド内のノズルが均一に使用されず偏りがある場合、記録ヘッド内の温度分布も同様に偏りが発生し、その結果として部分的な記録濃度むらが発生する。

このため、記録動作前あるいは記録動作中に、記録ヘッドの温度が所定の範囲内となるように、インク滴を吐出させるための発熱素子を吐出が行われない程度の短いパルスで駆動する方法がある（短パルス加熱）。

以下では、インク滴の吐出を目的とした駆動パルスのことを通常駆動パルスと呼び、ヘッド保温のためのインク滴が吐出しない程度の短いパルスを短パルスと呼ぶことにする。

特許文献１は、通常駆動パルスを生成するパルス生成回路が、記録信号が存在するノズルには温度センサなどの温度情報に基づき、駆動パルスを定義するＰ１，Ｐ２，Ｐ３の内少なくとも１つ以上を変調して発熱素子に印加を行う構成を開示している。また、記録信号が入力されないノズルには駆動パルスＰ１のみ、又は、Ｐ１とＰ３に対し、発泡が起こらない範囲の短パルスを生成して発熱素子に印加する構成を開示している。

特許文献２は、通常駆動パルスを生成するパルス生成回路に加えて、短パルスを生成するパルス生成回路を設けた構成が取られている。特許文献２における短パルスを生成するパルス生成回路は周期Ｔｃ、デューティＴｏｎに設定されたＰＷＭと短パルスの発生回数分のアサート時間幅Ｔｐｎをもつ内部パルスとの論理積をとることにより短パルスを生成する。記録信号が入力されるノズルには、特許文献１と同様の方法でパルスを印加を行う。一方、記録に用いられないノズルに対しては、短パルス生成回路で設定したＴｐｎ、Ｔｃ、Ｔｏｎに基づいて発泡が起こらない範囲の連続した短パルスを任意の回数、発熱素子に印加する。

特開平８−１５６２５６号公報 特開２００３−８９１９６号公報

現在、インクジェット記録装置（以下、記録装置）は記録速度の高速化や画質の高画質化に対応するために、記録ヘッドに用いられるインク色の数やノズル数の増加、記録ヘッド長尺化が要求されている。しかしながら、これらの要求を満たすことに伴い記録ヘッドに供給する制御信号の数や信号量も増加するので、装置の小型化や装置の高速化に対応するためには、信号の転送速度の高速化や信号線数の削減が必要である。

特に、信号線数の増加は最終的にヘッド基板に接続するためのヘッドコンタクト数の増加に繋がり、記録ヘッドのコストダウンやスリム化の妨げなる点で問題である。

そこで、ヘッドコンタクト数を削減するために、ヘッド制御に関わる各基板上に制御回路を配し、各基板間でヘッド制御信号をシリアライズして送受信し、最終的にヘッド基板に到達する信号線数を低減させる構成が採用されている。またこれと、並行して低電圧差動信号（ＬＶＤＳ）を用いたデータ転送による転送速度の高速化も行われている。

ヘッド基板上の制御回路はシリアルデータをデシリアライズする機能の他に、ヘッドの発熱素子に印加する駆動パルスの生成と供給を制御する機能も有している。ここで、駆動パルスの制御パラメータは、記録装置本体部の制御基板に設けられた制御回路より記録データ信号などと共にヘッド基板上の制御回路に入力される。

例えば、特許文献２のように通常駆動パルスを生成するパルス生成回路と短パルスを生成するパルス生成回路との２つを備えた場合、以下のパラメータが必要である。即ち、通常駆動パルスを生成するためには制御パラメータとしてＰ１、Ｐ２、Ｐ３の時間幅を指定できるパラメータが、短パルスを生成するためには制御パラメータとしてＴｃ、Ｔｏｎ、Ｔｐｎの周期やデューティ、回数を指定できるパラメータが必要である。このように、異なる制御パラメータが必要であるため、通常駆動パルスを生成するパルス生成回路に入力を行う信号線の他に、短パルスを生成するパルス生成回路に入力を行う信号線を設ける必要がある。これは、ヘッドコンタクト数が増加するという問題を生じさせる。

一方、特許文献１のように通常駆動パルスを生成するパルス生成回路で短パルスの制御を行えば、パルス生成回路を動作させる制御パラメータの数が削減されるため、信号線数やデータビット長を極力少なくする点では有利である。この方式は特許文献１の方法が提案された当時として望まれるものであった。しかしながら、今日のように、記録ヘッドに実装するノズルの数が増加し、用いるインク色の数の増加に対応するためには、パルス発生回数の調整など自由度の高い短パルス波形のパターンが望まれるようになってきた。

この問題に対しては、通常駆動パルスを生成するパルス生成回路から多様な波形出力が可能なように拡張して解決する方法も考えられる。しかしながら、パルスの変化点を多数設定するために必要な制御パラメータのセットを変化点数分、用意することが必要なため、これを定義する入力データのビット長が増加し、結果としてデータ転送時間が増加するという問題がある。

本発明は上記従来例に鑑みてなされたもので、インクジェット記録ヘッドとのヘッドコンタクト数を削減する一方、高速な制御も可能なインクジェット記録ヘッド、及び、そのインクジェット記録ヘッドを備えた記録装置を提供することを目的としている。

上記目的を達成するために本発明のインクジェット記録ヘッドは次のような構成からなる。

即ち、インクジェット記録ヘッドであって、複数のヒータと、前記複数のヒータを駆動する駆動手段と、外部より同一の信号線により、インクを吐出するための第１の制御パラメータ、或は、インクを吐出させない程度にヒータを加熱するための第２の制御パラメータを識別符号とともに受信する受信手段と、前記第１の制御パラメータに基づいて、前記駆動手段に供給するパルスを生成する第１パルス生成手段と、前記第２の制御パラメータに基づいて、前記駆動手段に供給するパルスを生成する第２パルス生成手段と、前記識別符号に基づき、前記第１の制御パラメータの前記第１パルス生成手段への供給と前記第２の制御パラメータの前記第２パルス生成手段への供給を行う供給手段とを有することを特徴とする。

また本発明を別の側面から見れば、上記構成のインクジェット記録ヘッドをを有した記録装置であって、前記第１の制御パラメータと、前記第２の制御パラメータとを生成する生成手段と、前記生成手段により生成された前記第１の制御パラメータ或いは前記第２の制御パラメータを同一の信号線を用いて前記インクジェット記録ヘッドにシリアル転送する転送手段とを有することを特徴とする記録装置を備える。

従って本発明によれば、ダブルパルス或いは短パルスを生成するために必要な制御パラメータを同一の信号線で通信できるため、識別符号を付加するためのビットが増加するのみで転送信号量が増えることもなく、必要な信号線数を増えないという効果がある。これにより、インクジェット記録ヘッドのヘッドコンタクト数が増えないので、その小型化にも貢献する。また、転送信号量が著しく増えることもないので、データ転送時間も増えることはなく、高速化制御にも資する。

本発明に係るインクジェット記録装置の主要部の構成を示す斜視図である。 図１に示す記録装置の制御構成を示すブロック図である。 キャリッジの往路走査開始時の保温制御処理を示すフローチャートと、その処理で生成される制御パラメータのデータビット配列を表した図である。 駆動パルス制御回路の詳細な構成を示すブロック図と短パルスを説明する図と記録ヘッドの駆動周波数と各ブロックに対する駆動時間及び駆動パルスの関係を表す図である。

以下に、図面を参照しながら本発明の実施例について詳細に説明する
なお、この明細書において、「記録」（以下、「プリント」とも称する）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、広く記録媒体上に画像、模様、パターン等を形成する、又は媒体の加工を行う場合も表すものとする。また、人間が視覚で知覚し得るように顕在化したものであるか否かを問わない。

また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。

また、「インク」とは、上記「記録」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成又は記録媒体の加工、或いはインクの処理に供され得る液体を表すものとする。インクの処理としては、例えば記録媒体に付与されるインク中の色剤の凝固又は不溶化させることが挙げられる。

またさらに、「記録素子」（「ノズル」という場合もある）とは、特にことわらない限りインク吐出口乃至これに連通する液路及びインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。

図１は、本発明の代表的な実施例であるインクジェット記録ヘッドを用いてカラー記録を行うインクジェット記録装置（以下、記録装置）の全体構成を示す概略斜視図である。

図１に示すように、この記録装置は、４色のカラーインク（ブラック、シアン、マゼンタ、イエロ）を夫々収容したインクタンクと記録ヘッド１３３とから構成されているインクカートリッジ１３２を搭載したキャリッジ１３１をｘ方向に往復走査させる。即ち、インクカートリッジ１３２を搭載したキャリッジ１３１は、ガイド軸１２１と摺動自在に係合することによりガイド軸１２１に沿ってｘ方向に移動することができる。

キャリッジ１３１に対向する面にはｘ方向にエンコーダスケール（不図示）設けられており、そのエンコーダスケールには３００ｄｐｉの間隔でスリットが設けられている。そして、エンコーダセンサ（不図示）が発光した光をこのエンコーダスケールに照射して、その透過光に基づいてキャリッジ１３１の走査位置に関する信号を出力する。キャリッジ１３１は、記録装置が記録を行っていないとき、あるいは記録ヘッド１３３の回復動作を行うときには図の点線で示したホームポジション位置に待機するように制御される。

さて、搬送ローラ１１１は、補助ローラ１１２とともに記録紙のような記録媒体１０１を抑えながら図中の矢印方向に回転し、記録媒体１０１の給紙とｙ方向への搬送を行う。

記録開始前、図の位置（ホームポジション）に位置するキャリッジ１３１は、記録開始命令がくると、ｘ方向に移動しながら記録ヘッド１３３に設けられた記録素子を駆動して記録媒体１０１に記録ヘッドの記録幅に対応した領域の記録を行う。キャリッジ走査方向（ｘ方向）に沿って、記録媒体端部まで記録が終了すると、キャリッジ１３１はホームポジションに戻り、再びｘ方向への記録を行う。前回の記録走査が終了後、次の記録走査が始まる前に搬送ローラ１１１が図に示した矢印方向へ回転して必要な幅だけｙ方向へ記録媒体１０１を搬送する。このように記録のためのキャリッジ走査と記録媒体の搬送とを交互に繰り返すことにより記録媒体全体への記録が完成する。記録ヘッド１３３からインクを吐出する記録動作は、記録制御手段（不図示）からの制御に基づいて行われる。

また、記録速度を高めるため、キャリッジの往路走査時のみ記録を行うのではなく、往路走査における記録が終わりキャリッジをホームポジション側へ戻す際の復路走査においても記録を行う構成であってもよい。

また、以上説明した例では、インクを収容するインクタンクとインクを吐出する記録ヘッド１３３とがインクカートリッジ１３２として一体となった構成を用いたが、本発明はこれによって限定されるものではない。例えば、インクタンクと記録ヘッド１３３とが分離可能にキャリッジ１３１に保持されるように構成されていてもよい。さらに、一つの記録ヘッドから複数色のインクを吐出可能なカラー記録ヘッドを用いてもよい。

また、前述の回復動作を行う位置には記録ヘッドの前面（吐出口面）をキャップするキャッピング機構（不図示）や、キャップ状態で記録ヘッド内の粘度が高くなったインクや気泡を除去する等のヘッド回復動作を行う回復ユニット（不図示）が設けられている。また、キャッピング機構の側方にはクリーニングブレード（不図示）等が設けられ記録ヘッド１３３に向けて突出可能に支持され、記録ヘッドの前面との当接が可能となっている。これにより、回復動作後、クリーニングブレードを記録ヘッドの移動経路中に突出させ、記録ヘッドの移動に伴って記録ヘッド前面の不要なインク滴や汚れ等の払拭を行なう。

図２は図１に示した記録装置の制御構成を示すブロック図である。

図２において、エンコーダセンサとエンコーダスケールより構成されるエンコーダ２０２から出力される信号によってキャリッジ１３１の位置を検出することができる。

タイミング信号出力回路２１８は、エンコーダ２０２から出力されたキャリッジ１３１の位置情報信号を受信後、記録データ転送制御回路２１７と制御パラメータ生成回路２２２に対して、それぞれの回路が動作するためのタイミング信号を出力する。

ＳＤＲＡＭ２１６はホストコンピュータ（ＨＯＳＴ ＰＣ）２０１から転送された記録データを格納する。記録データ転送制御回路２１７は、タイミング信号出力回路２１８から出力されたタイミング信号に従ってＳＤＲＡＭ２１６から記録データを読み込み、そのデータを第１ヘッド基板２４１に転送する。記録データ転送制御回路２１７はこの他、ブロック選択情報等の制御情報を生成し、第１ヘッド基板２４１に転送する。駆動パルス制御回路２４３は、内蔵した通常駆動パルス生成回路（図４（ａ）の４０３）において、分割パルス幅変調駆動法に従って第２ヘッド基板２５１へ通常駆動パルスを出力する。駆動パルス制御回路２４３には短パルス生成回路（図４（ａ）の４０２）も内蔵しており、ノズルの温度調節を目的とする吐出しない程度の短パルスを記録素子に印加して記録ヘッド全体の温度を均等に保つ（短パルス加熱）。第２ヘッド基板２５１は、記録ヘッドの温度を測定するための温度センサ２５４を備える。

ＣＰＵ２１３は、ＣＰＵバス２１９を介してタイミング信号出力回路２１８、ＳＤＲＡＭ２１６、記録データ転送制御回路２１７と繋がっている。ＣＰＵ２１３は、ＳＤＲＡＭ２１６を除く各ブロックに対してはそれぞれの記録制御に関するレジスタの設定を行い、ＳＤＲＡＭ２１６に対しては、例えば、マルチパス記録を行う場合のマスクデータのセット等を行う。
この実施例の記録装置は、上述した記録動作や後述の記録データの生成に係る画像処理等を制御・実行するためのＣＰＵ２１３以外にも次の構成を備えている。即ち、ＲＯＭ２１５、ＲＡＭ２１４、ＡＳＩＣによりより構成される制御部（不図示）、外部のホストコンピュータ（以下、ホスト）２０１との間で記録データや各種制御情報をやり取りするためのインタフェース部（Ｉ／Ｆ）２１２である。さらに、機構部を構成するキャリッジ駆動用のキャリッジモータ（不図示）、給紙ローラ駆動用の給紙モータ（不図示）、搬送駆動用の搬送モータ等を駆動するためのモータドライバ（不図示）である。

記録装置はさらに、ユーザインタフェースとして入力による制御情報を入力するための操作パネル（不図示）等を備えている。

また、記録ヘッド１３３は記録素子２５３を駆動するためのヘッドドライバ２５２、記録ヘッド内部に設けられた温度検出素子（不図示）を備えている。記録ヘッド１３３は上述のように、第１ヘッド基板２４１と第２ヘッド基板２５１とを含む構成となっている。

コントローラ部２１１内の点線の部分は記録ヘッドまでの中継基板２２１上に制御回路を設けて、搭載する構成にしてもよい。中継基板はキャリッジ１３１にあり、コントローラ部２１１と中継基板２２１はフラットフレキケーブル２６１により接続される。中継基板２２１と第１ヘッド基板２４１はヘッドコンタクト部２６２で接続される。前記各基板間で送受信されるヘッド制御信号はシリアル信号として交換される。

中継基板２２１には制御パラメータ生成回路２２２と送信回路２２３とが含まれ、第１ヘッド基板２４１には受信回路２４２、駆動パルス制御回路２４３、記録データ転送制御回路２４４、ブロック選択回路２４５が含まれる。これらについては後で詳述する。

この実施例では短パルス加熱を用いることで記録ヘッドの温度制御を行う。

この実施例では、キャップオープン時から最初の記録走査前、次の記録走査以降（記録走査中）ではキャリッジが記録領域外にあるとき、連続走査記録の最初の記録走査前のタイミングで記録ヘッド上の各チップが目標温度に到達するように制御されている。

図３（ａ）は記録ヘッドの往路走査開始時に実行する保温制御の処理を示すフローチャートである。尚、復路開始時処理の保温制御も同様の処理であり、次の走査以降ではこれらの制御が繰り返される。

ステップＳ３０１において前回走査が終了すると、処理はステップＳ３０２に進み設定された記録許可温度Ｔｐ［℃］を取得し、ステップＳ３０３ではタイムカウントをスタートし、ステップＳ３０４において短パルス加熱シーケンスを開始する。

短パルス加熱シーケンスはＣＰＵ２１３の内部タイマによってｔ_init［秒］毎に割り込み処理が行われる。割り込み処理が起動されると、ステップＳ３０５では温度検出素子からの信号により記録ヘッドの内部温度Ｔint［℃］が求められ、それが記録許可温度Ｔｐ［℃］を越えているか否かの判定がなされる。その温度判定は各色インクに対応したヘッドチップ毎に行われる。ここで、Ｔint≦Ｔｐであれば、短パルス加熱をＯＮにし、ステップＳ３０６においてタイムカウント開始からの経過時間を確認し、その経過時間がＴｗ［秒］以下ならば再びステップＳ３０５へ戻る。これに対して、タイムカウント開始からＴｗ［秒］を超えて経過していた場合にはステップＳ３０７に進み、短パルス加熱シーケンスを終了する。一方、Ｔint＞Ｔｐであれば、処理はステップＳ３０７に進み、短パルス加熱シーケンスを終了する。

このように、短パルス加熱シーケンスはＴint＞Ｔｐとなった時点で終了し、その後、処理はステップＳ３０８に進む。一方、Ｔint≦Ｔｐであっても、タイムカウントのスタートからＴｗ［秒］経過後には、温度状態に関わらず、短パルス加熱シーケンスを終了する。そして、ステップＳ３０８においてキャリッジの走査を開始し、記録が開始する。

さて、短パルス加熱シーケンスにおいて短パルス加熱をＯＮとした場合、駆動パルス制御回路２４３により短パルスを記録ヘッド１３３へ供給するため、制御パラメータ生成回路２２２で生成された制御パラメータを用いる。

図３（ｂ）は制御パラメータ生成回路２２２で生成される制御パラメータのデータビット配列を示す図である。

短パルス加熱シーケンスにおいて短パルス加熱ＯＮ時は、制御パラメータ生成回路２２２で予め設定された短パルスの制御パラメータに基づいて、２６ビットの短パルス用データ３２を生成する。このデータの生成では、図３（ｂ）に示すデータビット配列Ｄ０〜Ｄ２４の２５ビットのデータにビットＤ２５のデータとしてそのパルスが短パルスであることを示す識別符号（値は“１”）が付与される。このようにして、データビット配列Ｄ０〜Ｄ２５が、駆動パルス制御回路２４３への入力データとして生成される。ここで、データビット配列のＤ０〜Ｄ７，Ｄ８〜Ｄ１５，Ｄ１６〜Ｄ２４にはそれぞれ、短パルスの回数、周期、ＯＮ時間の設定値が格納される。

一方、キャリッジの走査開始後は、制御パラメータ生成回路２２２において、記録データのドットカウントに基づいて選ばれた各パルステーブルのセットである通常駆動パルスの制御パラメータに基づいて、２６ビットの吐出用データ３１を生成する。そのデータの生成では、データビット配列のＤ０〜Ｄ２４の２５ビットに、ビットＤ２５として通常駆動パルスであることを示す識別符号（値は“０”）が付与される。このようにして、データビット配列Ｄ０〜Ｄ２５が、駆動パルス制御回路２４３への入力データとして生成される。ここで、データビット配列のＤ０〜Ｄ７，Ｄ８〜Ｄ１５，Ｄ１６〜Ｄ２４にはそれぞれ、プレヒートパルス時間（Ｐ１）、インターバル時間（Ｐ２）、メインヒートパルス時間（Ｐ３）の設定値が格納される。なお、通常駆動パルスはダブルパルスとしても知られている。

なお、ダブルパルス（通常駆動パルス）を生成するための制御パラメータを第１の制御パラメータ、短パルスを生成するための制御パラメータを第２の制御パラメータという。そして、図３（ｂ）からも明らかなように、第１の制御パラメータと第２の制御パラメータのデータサイズは同じであり、識別符号は同じビット位置に付与される。識別符号の値が“０”であるときには制御パラメータが第１の制御パラメータであることを示し、“１”であるときには制御パラメータが第２の制御パラメータであることを示す。

また後述するが、ビットＤ２５の識別符号は第１ヘッド基板２４１の制御回路内部において制御パラメータの処理を変更するために使用される。

送信回路２２３は、制御パラメータ生成回路２２２で生成したこれら制御パラメータのデータビット配列に誤り検出符号やラッチ符号などを追加し、シリアルデータとして、第１ヘッド基板２４１へ転送する。補足すると、送信回路２２３は、ブロック選択情報も、シリアルデータとして、第１ヘッド基板２４１へ転送する。

なお、中継基板２２１と第１ヘッド基板２４１とを接続するヘッドコンタクト部２６２のデータ伝送線路には、通常駆動パルスや短パルスの制御パラメータを転送するヒートデータ伝送線路の他に、記録データ信号を転送するための記録データ伝送線路がある。従って、中継基板２２１と第１ヘッド基板２４１との間には２系統のデータ伝送線路が存在する。

この実施例では、記録ヘッドが有する記録素子列を時分割駆動する構成としている。時分割駆動では、記録素子列を構成する複数の記録素子をある単位（ブロック）毎で分割し、その分割単位で同時に駆動する。そして、駆動するブロックを時間的に変えることで、記録素子列を構成する全記録素子の駆動を行う。図２に示したブロック選択回路２４５は、ヘッドドライバ２５２にブロック選択情報を転送する。ヘッドドライバ２５２は、ブロック選択情報に基づいて、駆動するブロックを選択し、選択したブロックに含まれる記録素子に駆動パルスを出力する。

この実施例においては説明を簡略にするため、１色のインクを吐出して記録を行う場合を例として説明している。しかしながら、複数色のインクを吐出して記録を行う場合は、各インク色のノズル列毎にヒートデータ信号と記録データ信号をブロック単位に生成し、転送する。このため、上述した２系統のデータ伝送線路もインク色数分だけ備える。また別の手段として、同一データ伝送線路を用い、時分割で複数色分のデータ転送を行っても良い。

次に、以上のようにして記録装置の本体側から転送された信号を受信する記録ヘッド側の動作について説明する。

シリアル転送された信号の受信は、第１ヘッド基板２４１の受信回路２４２が実行し、受信したシリアルデータのパラレルデータへの変換、誤り検出などが行われる。そして、駆動パルス制御回路２４３で制御パラメータの処理が行われる。受信回路は、識別符号の値が“０”であるときにはロウレベルの識別符号信号を出力し、識別符号の値が“１”であるときにはハイレベルの識別符号信号を出力する。

図４（ａ）は駆動パルス制御回路２４３の詳細な構成を示すブロック図である。図４（ａ）に示されるように、駆動パルス制御回路２４３は点線で囲まれた制御パラメータ切換回路４０１と通常駆動パルス生成回路（第１パルス生成手段）４０３と短パルス生成回路（第２パルス生成手段）４０２から構成される。制御パラメータ切換回路４０１は受信回路２４２からパラレル形式の制御パラメータ、タイミング信号、識別符号信号、クロック信号を受信する。制御パラメータ切換回路４０１は論理回路４０１ａとフリップフロップ４０１ｂを備える。論理回路４０１ａは識別符号の値に対応した識別符号信号に従って、制御パラメータの入力先を通常駆動パルス生成回路４０３か短パルス生成回路４０２かの何れかに切り換える。識別符号信号がハイレベルであれば、短パルス用データ３２を短パルス生成回路４０２へ転送する。また、短パルス生成回路４０２は、短パルス用データ３２の内容に従い、タイミング信号に同期して、短パルスのための駆動パルスを生成する。一方、識別符号信号がロウレベルであれば、吐出用データ３１を通常駆動パルス生成回路４０３へ転送する。補足すると、論理回路４０１ａは、タイミング信号と識別符号信号の論理積の演算を行い、その演算結果をフリップフロップ４０１ｂに出力する。フリップフロップ４０１ｂは、直前のタイミングシグナルの入力タイミングで制御パラメータのラッチを行い、直後のタイミングシグナルの入力タイミングでラッチした制御パラメータを出力する。

短パルスは短パルス生成回路４０２で生成される。

図４（ｂ）は短パルスを説明するための図である。

図４（ｂ）において、内部生成パルス２は設定された駆動周期と駆動デューティ（ＯＮ時間）に従って生成されるパルスである。また、内部生成パルス１は、設定された開始位置に従ってアサートされた後、内部パルス２が設定回数に達するとネゲートされるパルスである。短パルス生成回路４０２は、内部パルス２をカウントするためのパルスカウンタを備えている。この図では、内部パルス２が周期的に３回繰り返されると、ネゲートされる例を示している。そして、内部生成パルス１と内部生成パルス２の２つのパルスの論理積を取ることにより合成したシングルパルスが、短パルスとして記録ヘッド１３３に供給される。

尚、記録ヘッド１３３は、全ての記録素子（ヒータ）を２０個のブロックに分割して各ブロックを時分割駆動する構成としている。従って、駆動周波数（Ｆop）を設定することにより各ヒータを駆動する周期Ｔｎが決定される。

図４（ｃ）は駆動周波数（Ｆop）と各ブロックに対する駆動時間であるブロック時間Ｔｎ及び受信回路２４２がタイミング信号を生成するタイミングとヘッドドライバ２５２から各ブロックに対して印加される短パルスのタイミングとの関係を表した図である。なお、受信回路２４２は、制御パラメータ（短パルス用データ３２）の受信に同期してタイミング信号を生成する。また、矢印で示すように、ヘッドドライバ２５２から短パルス用データ３２の内容に対応して駆動パルスが出力される。上述したようにブロック選択回路２４５は、記録素子列のブロックの選択を行う。従って、駆動周波数（Ｆop）に対応する期間に、短パルス生成回路４０２で生成された駆動パルスは、ブロック１（Ｂｌｏｃｋ１）からブロック２０（Ｂｌｏｃｋ２０）へ順に供給される。

以上説明した実施例によれば、通常駆動パルスと短パルスの制御パラメータそれぞれ識別符号を付与し、同一の信号線を用いてヘッド基板の制御回路へ転送し、その識別符号の値に応じて、記録ヘッド内部で通常駆動パルスまたは短パルスのいずれかを生成する。そして、記録ヘッドの内部の制御回路が生成されたパルスでヘッドドライバを駆動することで記録ヘッドの記録素子（ヒータ）が駆動される。

従って、この実施例に従えば、通常駆動パルスと短パルスの制御パラメータを同一の信号線で転送できるため、識別符号程度のビット長増加のみで信号線数を増やす必要はない。このように信号線数が増えないので、記録ヘッドでのヘッドコンタクト数も増えることがなく、記録ヘッドの小型化にも貢献する。また、転送信号量が著しく増加することもないので、データ転送時間も増えることはなく、高速制御にも資することになる。

Claims (4)

1. インクジェット記録ヘッドであって、
   複数のヒータと、
   前記複数のヒータを駆動する駆動手段と、
   外部より同一の信号線により、インクを吐出するための第１の制御パラメータ、或は、インクを吐出させない程度にヒータを加熱するための第２の制御パラメータを識別符号とともに受信する受信手段と、
   前記第１の制御パラメータに基づいて、前記駆動手段に供給するパルスを生成する第１パルス生成手段と、
   前記第２の制御パラメータに基づいて、前記駆動手段に供給するパルスを生成する第２パルス生成手段と、
   前記識別符号に基づき、前記第１の制御パラメータの前記第１パルス生成手段への供給と前記第２の制御パラメータの前記第２パルス生成手段への供給を行う供給手段とを有することを特徴とするインクジェット記録ヘッド。
2. 前記第１パルス生成手段は、前記第１の制御パラメータに基づいて、複数のパルスを生成し、
   前記第２パルス生成手段は、前記第２の制御パラメータに基づいて、シングルパルスを予め定められた間隔で周期的に生成することを特徴とする請求項１に記載のインクジェット記録ヘッド。
3. 前記第１の制御パラメータは、前記複数のパルスのそれぞれの駆動時間の情報と前記複数のパルスの時間の間隔の情報とを含み、
   前記第２の制御パラメータは、前記シングルパルスの駆動時間の情報と前記シングルパルスの周期の情報と該駆動の回数の情報を含むことを特徴とする請求項２に記載のインクジェット記録ヘッド。
4. 請求項１乃至３のいずれか１項に記載のインクジェット記録ヘッドを有した記録装置であって、
   前記第１の制御パラメータと、前記第２の制御パラメータとを生成する生成手段と、
   前記生成手段により生成された前記第１の制御パラメータ或いは前記第２の制御パラメータを同一の信号線を用いて前記インクジェット記録ヘッドにシリアル転送する転送手段とを有することを特徴とする記録装置。

Images