JP2012182740A - Circuit board for isolator, isolator, and manufacturing method of circuit board and isolator - Google Patents
Circuit board for isolator, isolator, and manufacturing method of circuit board and isolator Download PDFInfo
- Publication number
- JP2012182740A JP2012182740A JP2011045542A JP2011045542A JP2012182740A JP 2012182740 A JP2012182740 A JP 2012182740A JP 2011045542 A JP2011045542 A JP 2011045542A JP 2011045542 A JP2011045542 A JP 2011045542A JP 2012182740 A JP2012182740 A JP 2012182740A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- coil
- isolator
- insulating layer
- coils
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004020 conductor Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 148
- 229910000679 solder Inorganic materials 0.000 description 37
- 230000000052 comparative effect Effects 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011247 coating layer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Filters And Equalizers (AREA)
- Networks Using Active Elements (AREA)
- Near-Field Transmission Systems (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、アイソレータ用回路基板、アイソレータ、アイソレータ用回路基板の製造方法およびアイソレータの製造方法に関する。 The present invention relates to an isolator circuit board, an isolator, a method for manufacturing an isolator circuit board, and a method for manufacturing an isolator.
従来より、入力信号と出力信号との分離のために、アイソレータが用いられる(例えば特許文献1および2参照)。特許文献1および2に記載されたアイソレータでは、アイソレータ用回路基板に複数のコイルが形成されるとともにアイソレータ用回路基板の複数のコイルとは異なる領域上に受信チップおよび送信チップが実装されている。アイソレータ用回路基板の複数のコイルは、複数のワイヤを用いて受信チップおよび送信チップに接続される。
Conventionally, an isolator is used to separate an input signal and an output signal (see, for example,
近年、MEMS(Micro Electro Mechanical Systems)技術を用いたアイソレータが開発されている。このアイソレータでは、複数のコイルがチップ(以下、コイルチップと呼ぶ)上にMEMS技術により微細に形成される。コイルチップは、受信チップおよび送信チップとともにリードフレーム上に配置される。コイルチップは、ワイヤにより受信チップおよび送信チップに接続される。 In recent years, an isolator using MEMS (Micro Electro Mechanical Systems) technology has been developed. In this isolator, a plurality of coils are finely formed on a chip (hereinafter referred to as a coil chip) by MEMS technology. The coil chip is disposed on the lead frame together with the receiving chip and the transmitting chip. The coil chip is connected to the receiving chip and the transmitting chip by wires.
上記の従来のアイソレータ用回路基板に形成されるコイルの寸法に制限はない。しかしながら、アイソレータ用回路基板のコイルとは異なる領域に受信チップおよび送信チップを実装するために、アイソレータ用回路基板の面積が大きくなる。それにより、アイソレータの全体の大きさが大きくなる。 There is no limitation on the dimensions of the coil formed on the conventional circuit board for isolator. However, since the receiving chip and the transmitting chip are mounted in a region different from the coil of the isolator circuit board, the area of the isolator circuit board increases. This increases the overall size of the isolator.
一方、MEMS技術によれば、コイルチップを小型化することが可能となる。それにより、アイソレータを小型化することができる。しかしながら、MEMS技術により形成されるコイルチップには、寸法上の制約がある。例えば、コイルチップに形成されるコイルの線幅および線間隔を大きくすることは困難である。そのため、コイルの抵抗を十分に小さくすることが困難である。 On the other hand, according to the MEMS technology, the coil chip can be reduced in size. Thereby, the isolator can be reduced in size. However, the coil chip formed by the MEMS technology has dimensional restrictions. For example, it is difficult to increase the line width and line interval of a coil formed on a coil chip. Therefore, it is difficult to sufficiently reduce the resistance of the coil.
また、従来のアイソレータ用回路基板を用いたアイソレータおよびMEMS技術を用いたアイソレータにおいては、コイルを受信チップおよび送信チップに接続するためにワイヤボンディングが必要となる。そのため、製造工程が煩雑となる。 Also, in an isolator using a conventional isolator circuit board and an isolator using MEMS technology, wire bonding is required to connect the coil to the receiving chip and the transmitting chip. Therefore, the manufacturing process becomes complicated.
本発明の目的は、コイルの設計の自由度の向上および小型化が可能でかつ容易に製造可能なアイソレータ用回路基板およびアイソレータならびにそれらの製造方法を提供することである。 An object of the present invention is to provide a circuit board for an isolator and an isolator which can improve the degree of freedom of design of a coil and can be miniaturized, and can be easily manufactured, and a manufacturing method thereof.
(1)第1の発明に係るアイソレータ用回路基板は、第1および第2の電子部品を有するアイソレータに用いられるアイソレータ用回路基板であって、第1の回路基板と、第2の回路基板とを備え、第1の回路基板は、第1のコイルと、第1のコイルに電気的に接続される第1の接続部とを含み、第2の回路基板は、第2のコイルと、第2のコイルに電気的に接続される第2の接続部とを含み、第1および第2の接続部は、第1のコイルと第2のコイルとが互いに重なるように第1および第2の回路基板が配置されるとともに第1および第2のコイルに重なるように第1および第2の電子部品が配置された場合に、第1および第2の電子部品の端子にそれぞれ接触可能な位置に設けられるものである。 (1) An isolator circuit board according to a first invention is an isolator circuit board used in an isolator having first and second electronic components, the first circuit board, the second circuit board, The first circuit board includes a first coil and a first connection portion electrically connected to the first coil, and the second circuit board includes the second coil, A second connection portion electrically connected to the two coils, wherein the first and second connection portions are arranged such that the first coil and the second coil overlap each other. When the circuit board is disposed and the first and second electronic components are disposed so as to overlap the first and second coils, the terminals can be brought into contact with the terminals of the first and second electronic components, respectively. It is provided.
そのアイソレータ用回路基板をアイソレータに用いた場合、アイソレータ用回路基板の第1のコイルと第2のコイルとが互いに重なるように第1および第2の回路基板を配置するとともに、第1および第2のコイルに重なるように第1および第2の電子部品を配置することにより、第1の回路基板の第1の接続部を第1の電子部品の端子に接続し、第2の回路基板の第2の接続部を第2の電子部品の端子に接続することができる。 When the isolator circuit board is used as an isolator, the first and second circuit boards are arranged so that the first coil and the second coil of the isolator circuit board overlap with each other. By arranging the first and second electronic components so as to overlap the coils of the first circuit board, the first connection portion of the first circuit board is connected to the terminal of the first electronic component, and the second circuit board The two connecting portions can be connected to the terminals of the second electronic component.
このように、第1および第2のコイルに重なるように第1および第2の電子部品を配置することができるので、第1および第2の回路基板の面積を大きくすることなく第1および第2のコイルが形成される領域を十分に広く確保することができる。それにより、コイルの設計の自由度を向上させることができる。その結果、第1および第2のコイルのインダクタンスの増加または抵抗の減少が可能となる。また、アイソレータ用回路基板の面積を小さくすることができるので、アイソレータの小型化が可能となる。さらに、ワイヤボンディングを用いることなく第1および第2の回路基板の第1および第2の接続部を第1および第2の電子部品の端子にそれぞれ接続することができる。それにより、アイソレータを容易に製造することが可能となる。 Thus, since the first and second electronic components can be arranged so as to overlap the first and second coils, the first and second circuit boards can be formed without increasing the area of the first and second circuit boards. The area where the second coil is formed can be secured sufficiently wide. Thereby, the freedom degree of design of a coil can be improved. As a result, the inductance or resistance of the first and second coils can be increased. In addition, since the area of the circuit board for isolator can be reduced, the isolator can be downsized. Furthermore, the first and second connection portions of the first and second circuit boards can be connected to the terminals of the first and second electronic components, respectively, without using wire bonding. Thereby, the isolator can be easily manufactured.
(2)アイソレータはリードフレームをさらに有し、第1の回路基板は、第1の配線パターンと、第1の配線パターンに電気的に接続される第3の接続部とをさらに含み、第2の回路基板は、第2の配線パターンと、第2の配線パターンに電気的に接続される第4の接続部とをさらに含み、第3および第4の接続部は、リードフレーム上に第1および第2の電子部品が配置された場合に、リードフレームに接触可能な位置に設けられてもよい。 (2) The isolator further includes a lead frame, and the first circuit board further includes a first wiring pattern and a third connection portion electrically connected to the first wiring pattern. The circuit board further includes a second wiring pattern and a fourth connection part electrically connected to the second wiring pattern, and the third and fourth connection parts are formed on the lead frame. When the second electronic component is disposed, the second electronic component may be provided at a position where it can contact the lead frame.
この場合、リードフレーム上に第1および第2の電子部品を配置することにより、第3および第4の接続部をリードフレームに接続することができる。したがって、ワイヤボンディングを用いることなく第1の回路基板の第1の配線パターンおよび第2の回路基板の第2の配線パターンをリードフレームに電気的に接続することができる。その結果、リードフレームを有する小型のアイソレータを容易に製造することが可能となる。 In this case, by arranging the first and second electronic components on the lead frame, the third and fourth connection portions can be connected to the lead frame. Therefore, the first wiring pattern of the first circuit board and the second wiring pattern of the second circuit board can be electrically connected to the lead frame without using wire bonding. As a result, a small isolator having a lead frame can be easily manufactured.
(3)第3の接続部は、第1の電子部品の厚み方向において第1の接続部よりも大きな高さを有し、第4の接続部は、第2の電子部品の厚み方向において第2の接続部よりも大きな高さを有してもよい。 (3) The third connection portion has a height higher than the first connection portion in the thickness direction of the first electronic component, and the fourth connection portion is the first height in the thickness direction of the second electronic component. You may have a height larger than two connection parts.
この場合、第1および第2の回路基板とリードフレームとの間に第1および第2の電子部品を配置した状態で、第1および第2の回路基板の第1および第2の接続部を第1および第2の電子部品の端子に容易に接続するとともに第1および第2の回路基板の第3および第4の接続部をリードフレームに容易に接続することができる。 In this case, the first and second connection portions of the first and second circuit boards are connected with the first and second electronic components disposed between the first and second circuit boards and the lead frame. The third and fourth connection portions of the first and second circuit boards can be easily connected to the lead frame while being easily connected to the terminals of the first and second electronic components.
(4)第1の回路基板は、一主面および他主面を有する第1の絶縁層と、第1の絶縁層の他主面に設けられ、第1のコイルの少なくとも一部分を構成する第1の導体層と、第1の導体層を覆うように第1の絶縁層の他主面上に形成される第1の被覆層とを含み、第2の回路基板は、一主面および他主面を有する第2の絶縁層と、第2の絶縁層の一主面に設けられ、第2のコイルの少なくとも一部分を構成する第2の導体層と、第2の導体層を覆うように第2の絶縁層の一主面上に形成される第2の被覆層とを含んでもよい。 (4) The first circuit board is provided on a first insulating layer having one main surface and another main surface and on the other main surface of the first insulating layer, and constitutes at least a part of the first coil. 1 conductor layer and a first covering layer formed on the other principal surface of the first insulating layer so as to cover the first conductor layer, and the second circuit board includes one principal surface and the other A second insulating layer having a main surface, a second conductive layer provided on one main surface of the second insulating layer, and constituting at least a part of the second coil, and so as to cover the second conductive layer And a second covering layer formed on one main surface of the second insulating layer.
この場合、第1の回路基板の第1のコイルが第1の被覆層で被覆されるとともに第2の回路基板の第2のコイルが第2の被覆層で被覆される。それにより、第1のコイルと第2のコイルとの間の絶縁性が十分に確保される。 In this case, the first coil of the first circuit board is covered with the first coating layer, and the second coil of the second circuit board is covered with the second coating layer. Thereby, sufficient insulation between the first coil and the second coil is ensured.
(5)第1および第2の回路基板は、第1の絶縁層の他主面が第2の絶縁層の一主面に向き合うように重ねられ、第1および第3の接続部は、第1の絶縁層の他主面上の第1の被覆層上に設けられ、第2および第4の接続部は、第2の絶縁層の他主面上に設けられてもよい。 (5) The first and second circuit boards are stacked such that the other main surface of the first insulating layer faces one main surface of the second insulating layer, and the first and third connection portions are The first insulating layer may be provided on the first cover layer on the other main surface, and the second and fourth connection portions may be provided on the other main surface of the second insulating layer.
この場合、第1の回路基板の第1のコイルと第2の回路基板の第2のコイルとを第1および第2の被覆層を挟んで対向させることができる。それにより、第1のコイルと第2のコイルとの間隔を小さくすることができる。その結果、アイソレータ用回路基板の面積を増加させることなく、第1および第2のコイルのインダクタンスを大きくすることが可能となる。 In this case, the first coil of the first circuit board and the second coil of the second circuit board can be opposed to each other with the first and second coating layers interposed therebetween. Thereby, the space | interval of a 1st coil and a 2nd coil can be made small. As a result, the inductances of the first and second coils can be increased without increasing the area of the circuit board for isolator.
(6)第1の回路基板は、第1の絶縁層の一主面に設けられ、第1のコイルの他の部分を構成する第3の導体層と、第3の導体層を覆うように第1の絶縁層の一主面上に形成される第3の被覆層とをさらに含み、第2の回路基板は、第2の絶縁層の他主面に設けられ、第2のコイルの他の部分を構成する第4の導体層と、第4の導体層を覆うように第2の絶縁層の他主面上に形成される第4の被覆層とを含んでもよい。 (6) The first circuit board is provided on one main surface of the first insulating layer so as to cover the third conductor layer and the third conductor layer constituting the other part of the first coil. And a third covering layer formed on one main surface of the first insulating layer, wherein the second circuit board is provided on the other main surface of the second insulating layer and the second coil. A fourth conductor layer that constitutes a portion of the second insulating layer, and a fourth covering layer formed on the other main surface of the second insulating layer so as to cover the fourth conductor layer.
この場合、第1のコイルが第1の回路基板の両面に形成され、第2のコイルが第2の回路基板の両面に形成される。それにより、第1および第2の回路基板の面積を増加させることなく、第1および第2のコイルの巻き数を増加させることができる。その結果、アイソレータ用回路基板の面積を増加させることなく、第1および第2のコイルのインダクタンスを大きくすることが可能となる。 In this case, the first coil is formed on both surfaces of the first circuit board, and the second coil is formed on both surfaces of the second circuit board. Thereby, the number of turns of the first and second coils can be increased without increasing the areas of the first and second circuit boards. As a result, the inductances of the first and second coils can be increased without increasing the area of the circuit board for isolator.
(7)第2の発明に係るアイソレータは、アイソレータ用回路基板と、第1および第2の電子部品とを備え、アイソレータ用回路基板は、第1の回路基板と、第2の回路基板とを備え、第1の回路基板は、第1のコイルと、第1のコイルに電気的に接続される第1の接続部とを含み、第2の回路基板は、第2のコイルと、第2のコイルに電気的に接続される第2の接続部とを含み、アイソレータ用回路基板の第1のコイルと第2のコイルとが互いに重なるように第1および第2の回路基板が配置されるとともに、第1および第2のコイルに重なるように第1および第2の電子部品が配置され、第1の回路基板の第1の接続部が第1の電子部品の端子に接続され、第2の回路基板の第2の接続部が第2の電子部品の端子に接続されるものである。 (7) An isolator according to a second invention includes an isolator circuit board and first and second electronic components, and the isolator circuit board includes the first circuit board and the second circuit board. The first circuit board includes a first coil and a first connection part electrically connected to the first coil, and the second circuit board includes a second coil and a second coil. The first and second circuit boards are arranged so that the first coil and the second coil of the circuit board for isolator overlap with each other. In addition, the first and second electronic components are disposed so as to overlap the first and second coils, the first connection portion of the first circuit board is connected to the terminal of the first electronic component, and the second The second connection portion of the circuit board is connected to the terminal of the second electronic component.
そのアイソレータにおいては、第1および第2のコイルに重なるように第1および第2の電子部品が配置されるので、第1および第2の回路基板の面積を大きくすることなく第1および第2のコイルが形成される領域を十分に広く確保することができる。それにより、コイルの設計の自由度を向上させることができる。その結果、第1および第2のコイルのインダクタンスの増加または抵抗の減少が可能となる。また、アイソレータ用回路基板の面積を小さくすることができるので、アイソレータの小型化が可能となる。さらに、ワイヤボンディングを用いることなく第1および第2の回路基板の第1および第2の接続部を第1および第2の電子部品の端子にそれぞれ接続することができる。それにより、アイソレータを容易に製造することが可能となる。 In the isolator, since the first and second electronic components are arranged so as to overlap the first and second coils, the first and second circuits are not increased without increasing the areas of the first and second circuit boards. It is possible to secure a sufficiently wide region where the coil is formed. Thereby, the freedom degree of design of a coil can be improved. As a result, the inductance or resistance of the first and second coils can be increased. In addition, since the area of the circuit board for isolator can be reduced, the isolator can be downsized. Furthermore, the first and second connection portions of the first and second circuit boards can be connected to the terminals of the first and second electronic components, respectively, without using wire bonding. Thereby, the isolator can be easily manufactured.
(8)アイソレータは、リードフレームをさらに有し、第1の回路基板は、第1の配線パターンと、第1の配線パターンに電気的に接続される第3の接続部とをさらに含み、第2の回路基板は、第2の配線パターンとをさらに含み、リードフレーム上に第1および第2の電子部品が配置され、第3および第4の接続部がリードフレームに接続されてもよい。 (8) The isolator further includes a lead frame, and the first circuit board further includes a first wiring pattern and a third connection portion electrically connected to the first wiring pattern. The second circuit board may further include a second wiring pattern, the first and second electronic components may be disposed on the lead frame, and the third and fourth connection portions may be connected to the lead frame.
この場合、リードフレーム上に第1および第2の電子部品が配置され、第3および第4の接続部がリードフレームに接続される。したがって、ワイヤボンディングを用いることなく第1の回路基板の第1の配線パターンおよび第2の回路基板の第2の配線パターンをリードフレームに電気的に接続することができる。その結果、リードフレームを有する小型のアイソレータを容易に製造することが可能となる。 In this case, the first and second electronic components are arranged on the lead frame, and the third and fourth connection portions are connected to the lead frame. Therefore, the first wiring pattern of the first circuit board and the second wiring pattern of the second circuit board can be electrically connected to the lead frame without using wire bonding. As a result, a small isolator having a lead frame can be easily manufactured.
(9)第3の発明に係るアイソレータ用回路基板の製造方法は、第1および第2の電子部品を有するアイソレータに用いられるアイソレータ用回路基板の製造方法であって、第1のコイルおよびその第1のコイルに電気的に接続される第1の接続部を有する第1の回路基板を作製する工程と、第2のコイルおよびその第2のコイルに電気的に接続される第2の接続部を有する第2の回路基板を作製する工程とを備え、第1および第2の接続部は、第1のコイルと第2のコイルとが互いに重なるように第1および第2の回路基板が配置されるとともに第1および第2のコイルに重なるように第1および第2の電子部品が配置された場合に、第1および第2の電子部品の端子にそれぞれ接触可能な位置に設けられるものである。 (9) A method of manufacturing an isolator circuit board according to a third aspect of the invention is a method of manufacturing an isolator circuit board used in an isolator having first and second electronic components, the first coil and the first coil thereof. Manufacturing a first circuit board having a first connection portion electrically connected to one coil, a second coil and a second connection portion electrically connected to the second coil The first and second connection portions are arranged such that the first coil and the second coil overlap with each other. In addition, when the first and second electronic components are arranged so as to overlap the first and second coils, they are provided at positions where they can contact the terminals of the first and second electronic components, respectively. is there.
その方法により製造されたアイソレータ用回路基板をアイソレータの製造に用いる場合、アイソレータ用回路基板の第1のコイルと第2のコイルとが互いに重なるように第1および第2の回路基板を配置するとともに、第1および第2のコイルに重なるように第1および第2の電子部品を配置する。それにより、第1の回路基板の第1の接続部を第1の電子部品の端子に接続し、第2の回路基板の第2の接続部を第2の電子部品の端子に接続することができる。 When the circuit board for an isolator manufactured by the method is used for manufacturing the isolator, the first and second circuit boards are arranged so that the first coil and the second coil of the circuit board for the isolator overlap each other. The first and second electronic components are arranged so as to overlap the first and second coils. Thereby, the first connection portion of the first circuit board is connected to the terminal of the first electronic component, and the second connection portion of the second circuit board is connected to the terminal of the second electronic component. it can.
このように、第1および第2のコイルに重なるように第1および第2の電子部品を配置することができるので、第1および第2の回路基板の面積を大きくすることなく第1および第2のコイルが形成される領域を十分に広く確保することができる。それにより、コイルの設計の自由度を向上させることができる。その結果、第1および第2のコイルのインダクタンスの増加または抵抗の減少が可能となる。また、アイソレータ用回路基板の面積を小さくすることができるので、アイソレータの小型化が可能となる。さらに、ワイヤボンディングを用いることなく第1および第2の回路基板の第1および第2の接続部を第1および第2の電子部品の端子にそれぞれ接続することができる。それにより、アイソレータを容易に製造することが可能となる。 Thus, since the first and second electronic components can be arranged so as to overlap the first and second coils, the first and second circuit boards can be formed without increasing the area of the first and second circuit boards. The area where the second coil is formed can be secured sufficiently wide. Thereby, the freedom degree of design of a coil can be improved. As a result, the inductance or resistance of the first and second coils can be increased. In addition, since the area of the circuit board for isolator can be reduced, the isolator can be downsized. Furthermore, the first and second connection portions of the first and second circuit boards can be connected to the terminals of the first and second electronic components, respectively, without using wire bonding. Thereby, the isolator can be easily manufactured.
(10)第4の発明に係るアイソレータの製造方法は、第1のコイルおよびその第1のコイルに電気的に接続される第1の接続部を有する第1の回路基板を作製する工程と、第2のコイルおよびその第2のコイルに電気的に接続される第2の接続部を有する第2の回路基板を作製する工程と、第1のコイルと第2のコイルとが互いに重なるように第1および第2の回路基板を配置するとともに第1および第2のコイルに重なるように第1および第2の電子部品を配置し、第1および第2の接続部をそれぞれ第1および第2の電子部品の端子に接続する工程とを含むものである。 (10) A method of manufacturing an isolator according to a fourth aspect of the invention includes a step of producing a first circuit board having a first coil and a first connection portion electrically connected to the first coil; The step of manufacturing the second circuit board having the second coil and the second connection portion electrically connected to the second coil, and the first coil and the second coil overlap each other. The first and second circuit boards are arranged, the first and second electronic components are arranged so as to overlap the first and second coils, and the first and second connection portions are respectively connected to the first and second connection parts. Connecting to the terminals of the electronic component.
そのアイソレータの製造方法によれば、第1および第2のコイルに重なるように第1および第2の電子部品が配置されるので、第1および第2の回路基板の面積を大きくすることなく第1および第2のコイルが形成される領域を十分に広く確保することができる。それにより、コイルの設計の自由度を向上させることができる。その結果、第1および第2のコイルのインダクタンスの増加または抵抗の減少が可能となる。また、アイソレータ用回路基板の面積を小さくすることができるので、アイソレータの小型化が可能となる。さらに、ワイヤボンディングを用いることなく第1および第2の回路基板の第1および第2の接続部を第1および第2の電子部品の端子にそれぞれ接続することができる。それにより、アイソレータを容易に製造することが可能となる。 According to the method for manufacturing the isolator, the first and second electronic components are arranged so as to overlap the first and second coils, so that the first and second circuit boards can be manufactured without increasing the area. A region where the first and second coils are formed can be secured sufficiently wide. Thereby, the freedom degree of design of a coil can be improved. As a result, the inductance or resistance of the first and second coils can be increased. In addition, since the area of the circuit board for isolator can be reduced, the isolator can be downsized. Furthermore, the first and second connection portions of the first and second circuit boards can be connected to the terminals of the first and second electronic components, respectively, without using wire bonding. Thereby, the isolator can be easily manufactured.
本発明によれば、コイルの設計の自由度が向上するとともに、アイソレータの小型化が可能でかつアイソレータを容易に製造することが可能となる。 According to the present invention, the degree of freedom in coil design is improved, the isolator can be reduced in size, and the isolator can be easily manufactured.
以下、本発明の実施の形態に係るアイソレータ用回路基板、アイソレータおよびそれらの製造方法について図面を参照しながら説明する。 Hereinafter, an isolator circuit board, an isolator, and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
(1)構成
図1は本発明の一実施の形態に係るアイソレータの断面図であり、図2は図1のアイソレータに用いられるアイソレータ用回路基板の平面図である。
(1) Configuration FIG. 1 is a cross-sectional view of an isolator according to an embodiment of the present invention, and FIG. 2 is a plan view of an isolator circuit board used in the isolator of FIG.
図1に示すように、アイソレータ1は、アイソレータ用回路基板100、リードフレーム30、送信チップ40、受信チップ50およびパッケージ60により構成される。アイソレータ用回路基板100は、フレキシブル配線回路基板(以下、回路基板と呼ぶ)10,20からなる。
As shown in FIG. 1, the
回路基板10は、例えばポリイミドからなるベース絶縁層11を有する。ベース絶縁層11の上面には、所定のパターンを有する導体層12が形成される。導体層12によりコイルCAが構成される。ベース絶縁層11の下面には、所定のパターンを有する導体層13が形成される。導体層13によりコイルCBおよび配線パターンPB(図2参照)が構成される。導体層12,13は例えば銅からなる。コイルCA,CBは互いに重なる位置に形成される。導体層12を覆うようにベース絶縁層11の上面上に例えばポリイミドからなるカバー絶縁層14が形成される。導体層13を覆うようにベース絶縁層11の下面上に例えばポリイミドからなるカバー絶縁層15が形成される。
The
回路基板20は、例えばポリイミドからなるベース絶縁層21を有する。ベース絶縁層21の上面には、所定のパターンを有する導体層22が形成される。導体層22によりコイルCCが構成される。ベース絶縁層21の下面には、所定のパターンを有する導体層23が形成される。導体層23によりコイルCDおよび配線パターンPD(図2参照)が構成される。導体層22,23は例えば銅からなる。コイルCC,CDは互いに重なる位置に形成される。導体層22を覆うようにベース絶縁層21の上面上に例えばポリイミドからなるカバー絶縁層24が形成される。導体層23を覆うようにベース絶縁層21の下面上に例えばポリイミドからなるカバー絶縁層25が形成される。
The
回路基板10のカバー絶縁層15の下面には、複数の半田バンプ16,17が設けられる。回路基板20のカバー絶縁層25の下面には、複数の半田バンプ26,27が設けられる。半田バンプ17,27の高さは、半田バンプ16,26の高さよりも、送信チップ40および受信チップ50の厚み分小さい。
A plurality of solder bumps 16 and 17 are provided on the lower surface of the insulating
リードフレーム30上に送信チップ40および受信チップ50が配置される。リードフレーム30は、後述する複数の部分により構成されるともに、複数の外部端子31を有する。複数のコイルCA,CB,CC,CDが互いに重なるように回路基板10,20が配置される。また、コイルCA,CB,CC,CDが送信チップ40および受信チップ50に重なるように回路基板10,20が送信チップ40上、受信チップ50上およびリードフレーム30上に配置される。半田バンプ16は送信チップ40の上面の端子に接合され、半田バンプ26は受信チップ50の上面の端子に接合される。半田バンプ17,27はリードフレーム30の上面に接合される。この状態でリードフレーム30の外部端子31を除く部分、送信チップ40、受信チップ50およびアイソレータ用回路基板100が封止樹脂からなるパッケージ60に収容される。
A
図3はアイソレータ用回路基板100を構成する一方の回路基板10の上面図である。図4は図3の回路基板10の下面図である。図3および図4では、カバー絶縁層14,15の図示が省略されている。
FIG. 3 is a top view of one
図3に示すように、回路基板10のベース絶縁層11(図1参照)の上面上には、複数(本例では2つ)のコイルCAが設けられる。図4に示すように、回路基板10のベース絶縁層11(図1参照)の下面上には、複数(本例では2つ)のコイルCBおよび複数の配線パターンPBが設けられる。コイルCAとコイルCBとは互いに重なるように配置される。
As shown in FIG. 3, a plurality (two in this example) of coils CA are provided on the upper surface of the base insulating layer 11 (see FIG. 1) of the
上面のコイルCAの中心の端部は接続層18を通して下面のコイルCBの中心の端部に接続される。それにより、コイルCAとコイルCBとが直列に接続される。また、コイルCAとコイルCBとは、上面側から見て逆向きの渦巻き状に延びる。それにより、コイルCAおよびコイルCBに同じ向きに電流が流れる。
The center end of the upper coil CA is connected to the center end of the lower coil CB through the
上面の複数のコイルCAの外側の端部にはそれぞれ端子部TAが設けられる。ベース絶縁層11の下面には、上面の端子部TAに重なるように端子部TBが設けられる。上面の端子部TAと下面の端子部TBとは接続層18(図3)を通して接続される。下面の複数のコイルCBの端部にはそれぞれ端子部TBが形成される。
Terminal portions TA are respectively provided at outer ends of the plurality of coils CA on the upper surface. A terminal portion TB is provided on the lower surface of the
複数の端子部TBおよび配線パターンPBの一端部には、それぞれ半田バンプ16が形成される。複数の半田バンプ16は、送信チップ40の上面の複数の端子に接触可能な位置に設けられる。複数の配線パターンPBの他端部には、矩形のパッドが形成され、そのパッドにそれぞれ半田バンプ17が形成される。複数の半田バンプ17は、後述するリードフレーム30の各部分に接触可能な位置に設けられる。
Solder bumps 16 are respectively formed at one end portions of the plurality of terminal portions TB and the wiring pattern PB. The plurality of solder bumps 16 are provided at positions where they can contact the plurality of terminals on the upper surface of the
図5はアイソレータ用回路基板100を構成する他方の回路基板20の上面図である。図6は図5の回路基板20の下面図である。図5および図6では、カバー絶縁層24,25の図示が省略されている。
FIG. 5 is a top view of the
図5に示すように、回路基板20のベース絶縁層21(図1参照)の上面上には、複数(本例では2つ)のコイルCCが設けられる。図6に示すように、回路基板20のベース絶縁層21(図1参照)の下面上には、複数(本例では2つ)のコイルCDおよび複数の配線パターンPDが設けられる。コイルCCとコイルCDとは互いに重なるように配置される。
As shown in FIG. 5, a plurality (two in this example) of coils CC are provided on the upper surface of the base insulating layer 21 (see FIG. 1) of the
上面のコイルCCの中心の端部は接続層28を通して下面のコイルCDの中心の端部に接続される。上面のコイルCCの中心の端部は接続層28を通して下面のコイルCDの中心の端部に接続される。それにより、コイルCCとコイルCDとが直列に接続される。また、コイルCCとコイルCDとは、上面側から見て逆向きの渦巻き状に延びる。それにより、コイルCCおよびコイルCDに同じ向きに電流が流れる。
The center end of the upper coil CC is connected to the center end of the lower coil CD through the
上面の複数のコイルCCの外側の端部にはそれぞれ端子部TCが設けられる。ベース絶縁層21の下面には、上面の端子部TCに重なるように端子部TDが設けられる。上面の端子部TCと下面の端子部TDとは接続層28(図5)を通して接続される。下面の複数のコイルCDの端部にはそれぞれ端子部TDが形成される。
Terminal portions TC are respectively provided at the outer ends of the plurality of coils CC on the upper surface. A terminal portion TD is provided on the lower surface of the
複数の端子部TDおよび配線パターンPDの一端部には、それぞれ半田バンプ26が形成される。複数の半田バンプ26は、受信チップ50の上面の複数の端子に接触可能な位置に設けられる。複数の配線パターンPDの他端部には、矩形のパッドが形成され、そのパッドにそれぞれ半田バンプ27が形成される。複数の半田バンプ27は、後述するリードフレーム30の各部分に接触可能な位置に設けられる。
Solder bumps 26 are respectively formed at one end portions of the plurality of terminal portions TD and the wiring pattern PD. The plurality of solder bumps 26 are provided at positions where they can contact a plurality of terminals on the upper surface of the receiving
回路基板10のコイルCA,CBにより第1のコイルが構成され、回路基板20のコイルCC,CDにより第2のコイルが構成される。第1のコイルと第2のコイルとによりトランスが構成される。
The coils CA and CB of the
図7は図1のアイソレータ1に用いられるリードフレーム30の平面図である。図7においては、リードフレーム30の外部端子31の図示が省略されている。
FIG. 7 is a plan view of a
リードフレーム30は、銅、アルミニウムまたはステンレス等の金属材料からなり、複数のリード部32および支持部34,35により構成される。各リード部32には、回路基板10の半田バンプ17または回路基板20の半田バンプ27が接合される。支持部34には送信チップ40が取り付けられる。支持部35には受信チップ50が取り付けられる。
The
図3および図4に示す送信チップ40の複数の端子は、回路基板10の半田バンプ16、配線パターンPBおよび半田バンプ17を通して図7のリードフレーム30の複数のリード部32にそれぞれ接続される。また、図5および図6に示す受信チップ50の複数の端子は、回路基板20の半田バンプ26、配線パターンPDおよび半田バンプ27を通して図7のリードフレーム30の複数のリード部32にそれぞれ接続される。
The plurality of terminals of the
コイルCA,CB,CC,CDを構成する線路の厚み(導体層12,13,22,23の厚み)は、例えば5μm以上35μm以下であり、9μm以上18μm以下であることが好ましい。コイルCA,CB,CC,CDを構成する線路の幅は、例えば30μm以上150μm以下であり、50μm以上100μm以下であることが好ましい。また、コイルCA,CB,CC.CDを構成する線路の間隔は、例えば30μm以上150μm以下であり、50μm以上100μm以下であることが好ましい。 The thickness of the lines constituting the coils CA, CB, CC, CD (the thickness of the conductor layers 12, 13, 22, 23) is, for example, 5 μm or more and 35 μm or less, and preferably 9 μm or more and 18 μm or less. The width of the lines constituting the coils CA, CB, CC, CD is, for example, 30 μm or more and 150 μm or less, and preferably 50 μm or more and 100 μm or less. In addition, coils CA, CB, CC. The interval between the lines constituting the CD is, for example, 30 μm or more and 150 μm or less, and preferably 50 μm or more and 100 μm or less.
ベース絶縁層11,21の厚みは、例えば5μm以上150μm以下であり、25μm以上100μm以下であることが好ましい。カバー絶縁層14,15,24,25の厚みは、例えば5μm以上150μm以下であり、25μm以上100μm以下であることが好ましい。
The thickness of the
半田バンプ16,26の直径は、例えば30μm以上100μm以下であり、50μm以上75μm以下であることが好ましい。半田バンプ17,27の直径は、例えば100μm以上500μm以下であり、150μm以上350μm以下であることが好ましい。 The diameter of the solder bumps 16 and 26 is, for example, 30 μm or more and 100 μm or less, and preferably 50 μm or more and 75 μm or less. The diameter of the solder bumps 17 and 27 is, for example, 100 μm or more and 500 μm or less, and preferably 150 μm or more and 350 μm or less.
ベース絶縁層11,21およびカバー絶縁層14,15,24,25の材料として、ポリイミドの代わりに、液晶ポリマーまたはポリエステル等を用いることができる。また、導体層12,13,22,23の材料として、銅の代わりに、金(Au)、アルミニウム等の他の金属、または銅合金、アルミニウム合金等の合金を用いることができる。
As materials for the
(2)製造方法
次に、本実施の形態に係るアイソレータ用回路基板100およびそれを用いたアイソレータ1の製造方法の一例について説明する。
(2) Manufacturing Method Next, an example of the manufacturing method of the
図8はアイソレータ用回路基板100を構成する回路基板10の製造工程を示す断面図である。図9はアイソレータ用回路基板100を用いたアイソレータ1の製造方法を示す断面図である。
FIG. 8 is a cross-sectional view showing a manufacturing process of the
まず、図8(a)に示すように、ポリイミドからなるベース絶縁層11の上面および下面に銅からなる導体層12,13が積層された三層基材を用意する。
First, as shown in FIG. 8A, a three-layer base material is prepared in which conductor layers 12 and 13 made of copper are laminated on the upper and lower surfaces of a
次に、図8(b)に示すように、導体層12をエッチングすることによりベース絶縁層11の上面にサブトラクティブ法によりコイルCAおよび端子部TA(図3参照)を形成する。また、導体層13をエッチングすることによりベース絶縁層11の下面にサブトラクティブ法によりコイルCB、配線パターンPBおよび端子部TB(図4参照)を形成する。
Next, as shown in FIG. 8B, the coil CA and the terminal portion TA (see FIG. 3) are formed on the upper surface of the
次に、図8(c)に示すように、レーザ加工により導体層12、ベース絶縁層11および導体層13に貫通孔THを形成する。レーザ加工の代わりにドリル加工等の他の方法により貫通孔THを形成してもよい。貫通孔THは、図3および図4のコイルCA,CBの中心の端部とコイルCA,CBの外側の端部に形成される。
Next, as shown in FIG. 8C, through holes TH are formed in the
さらに、図8(d)に示すように、導体層12上、貫通孔THの内面上および導体層13上に金属めっきにより接続層18を形成する。本例では、銅めっきにより接続層18を形成する。
Further, as shown in FIG. 8D, a
次に、図8(e)に示すように、コイルCAを覆うようにベース絶縁層11の上面上にカバー絶縁層14を形成する。また、コイルCBおよび配線パターンPBを覆うようにベース絶縁層11の下面上にカバー絶縁層15を形成する。
Next, as shown in FIG. 8E, the insulating
その後、図8(f)に示すように、図4の半田バンプ16,17が形成されるべきカバー絶縁層15の位置にレーザ加工により貫通孔VHを形成する。次いで、貫通孔VHの形成時に発生したスミア(残渣)を除去する。
Thereafter, as shown in FIG. 8F, a through hole VH is formed by laser processing at the position of the
次に、図8(g)に示すように、回路基板10のカバー絶縁層15の貫通孔VHの位置に半田ペーストを用いた印刷法より半田バンプ16,17を形成する。
Next, as shown in FIG. 8G, solder bumps 16 and 17 are formed at a position of the through hole VH of the
図8と同様の方法で回路基板20を製造する。このようにして、回路基板10および回路基板20からなるアイソレータ用回路基板100が製造される。
The
次に、図9に示すように、リードフレーム30上に送信チップ40および受信チップ50を配置する。さらに、コイルCA,CBとコイルCC,CDとが重なるように回路基板10のカバー絶縁層15と回路基板20のカバー絶縁層24とを接着剤で接着する。接着された回路基板10,20を送信チップ40および受信チップ50上に配置する。その後、図1に示すように、外部端子31を除くリードフレーム30の領域、送信チップ40、受信チップ50およびアイソレータ用回路基板100を封止樹脂からなるパッケージ60に収容する。
Next, as shown in FIG. 9, the
(3)効果
本実施の形態に係るアイソレータ用回路基板100によれば、コイルCA,CB,CC,CDに重なるように送信チップ40および受信チップ50を配置することができるので、回路基板10,20の面積を大きくすることなくコイルCA,CB,CC,CDが形成される領域を十分に広く確保することができる。それにより、コイルCA,CB,CC,CDの設計の自由度を向上させることができる。その結果、コイルCA,CB,CC,CDのインダクタンスの増加または抵抗の減少が可能となる。また、アイソレータ用回路基板100の面積を小さくすることができるので、アイソレータ1の小型化が可能となる。さらに、ワイヤボンディングを用いることなく回路基板10,20の半田バンプ16,26を送信チップ40および受信チップ50の端子にそれぞれ接合することができる。また、コイルCA,CB,CC,CDを作製するためにMEMS技術を用いる必要がない。それにより、アイソレータ1を容易に製造することが可能となる。
(3) Effect According to the circuit board for
また、リードフレーム30上に送信チップ40および受信チップ50を配置することにより、半田バンプ17.27をリードフレーム30に接合することができる。したがって、ワイヤボンディングを用いることなく回路基板10の配線パターンPBおよび回路基板20の配線パターンPDをリードフレーム30に電気的に接続することができる。その結果、外部端子31を有する小型のアイソレータ1を容易に製造することが可能となる。
Further, by arranging the transmitting
さらに、半田バンプ17,27は送信チップ40および受信チップ50の厚み方向において半田バンプ16,26よりも大きな高さを有するので、回路基板10,20とリードフレーム30との間に送信チップ40および受信チップ50を配置した状態で、回路基板10,20の半田バンプ16,26を送信チップ40および受信チップ50の端子に容易に接合するとともに回路基板10,20の半田バンプ17,27をリードフレーム30に容易に接合することができる。
Furthermore, since the solder bumps 17 and 27 have a height higher than that of the solder bumps 16 and 26 in the thickness direction of the
また、コイルCA,CBが回路基板10の両面に形成され、コイルCC,CDが回路基板20の両面に形成されるので、回路基板10,20の面積を増加させることなく、コイルCA,CBからなる第1のコイルの巻き数およびコイルCC,CDからなる第2のコイルの巻き数を増加させることができる。その結果、アイソレータ用回路基板100の面積を増加させることなく、第1および第2のコイルのインダクタンスを大きくすることが可能となる。
Further, since the coils CA and CB are formed on both surfaces of the
(4)他の実施の形態
図10は本発明の他の実施の形態に係るアイソレータ1の断面図である。図10のアイソレータ1が図1のアイソレータ1と異なるのは、次の点である。
(4) Other Embodiments FIG. 10 is a cross-sectional view of an
アイソレータ用回路基板100を構成する回路基板10のベース絶縁層11の上面にコイルCAおよびカバー絶縁層14が設けられず、ベース絶縁層11の下面にコイルCB、配線パターンPBおよびカバー絶縁層15が設けられる。また、回路基板20のベース絶縁層21の上面にコイルCCおよびカバー絶縁層24が設けられ、ベース絶縁層21の下面にコイルCDが設けられず、ベース絶縁層21の下面には配線パターンPBおよびカバー絶縁層15のみが設けられる。
The coil CA and the
本実施の形態に係るアイソレータ1では、第1のコイルがコイルCBからなり、第2のコイルがコイルCCからなる。この場合、回路基板10の製造のために二層基板を用いることができる。
In the
図11は本発明のさらに他の実施の形態に係るアイソレータ1の断面図である。図11のアイソレータ1が図1のアイソレータ1と異なるのは、次の点である。
FIG. 11 is a sectional view of an
アイソレータ用回路基板100を構成する回路基板10のベース絶縁層11の上面にコイルCAおよびカバー絶縁層14が設けられず、ベース絶縁層11の下面にコイルCB、配線パターンPBおよびカバー絶縁層15が設けられる。回路基板20の構成は、図1の回路基板20の構成と同様である。
The coil CA and the
本実施の形態に係るアイソレータ1では、第1のコイルがコイルCBからなり、第2のコイルがコイルCC,CDからなる。この場合、回路基板10の製造のために二層基板を用いることができる。また、コイルCBからなる第1のコイルの巻き数をコイルCC,CDからなる第2のコイルの巻き数の約半分にすることができる。それにより、アイソレータ1において変圧を容易に行うことができる。
In the
(5)実施例
本実施例では、図8および図9の製造方法により図1のアイソレータ1を作製し、MEMS技術により製造された比較例のアイソレータに対する特性の比較を行った。
(5) Example In this example, the
図12は比較例のアイソレータの平面図である。図12のアイソレータ1Aにおいて、リードフレーム300は、複数のリード部310および支持部320により構成される。支持部320には、コイルチップ100、送信チップ400および受信チップ500が取り付けられる。コイルチップ100は絶縁層110を有する。絶縁層100には、MEMS技術によりコイルC1,C2,C3,C4が形成される。コイルチップ100の複数の端子は、送信チップ400の端子および受信チップ500の端子にワイヤWLにより接続される。また、送信チップ400の端子および受信チップ500の端子は、リード部310および支持部320にワイヤWLにより接続される。
FIG. 12 is a plan view of an isolator of a comparative example. In the
比較例のアイソレータ1Aでは、コイルC1,C2,C3,C4を構成する線路の幅は2μmであり、コイルC1,C2,C3,C4を構成する線路間の間隔は5μmであり、コイルC1,C2,C3,C4を構成する線路の厚み(高さ)は9μmであり、絶縁層110の厚みは16μmである。各コイルC1,C2,C3,C4の巻き数は14である。各コイルC1,C2,C3,C4の外径は0.24mmであり、各コイルC1,C2,C3,C4の内径は0.14mmである。各コイルC1,C2,C3,C4の線路の長さは20mmである。各コイルC1,C2,C3,C4の抵抗値は19.11Ωである。各コイルC1,C2,C3,C4のインダクタンスは105.5nHである。
In the isolator 1A of the comparative example, the width of the lines constituting the coils C1, C2, C3, C4 is 2 μm, the interval between the lines constituting the coils C1, C2, C3, C4 is 5 μm, and the coils C1, C2 , C3, and C4 have a thickness (height) of 9 μm, and the insulating
また、比較例のアイソレータ1Aの外部端子を除く短辺の寸法L1は12.0mmであり、長辺の寸法L2は11.0mmである。 Moreover, the dimension L1 of the short side excluding the external terminal of the isolator 1A of the comparative example is 12.0 mm, and the dimension L2 of the long side is 11.0 mm.
実施例のアイソレータ1については、各コイルCA,CB,CC,CDのインダクタンスが比較例とほぼ同じになるように、コイルCA,CB,CC,CD、ベース絶縁層11,21およびカバー絶縁層14,15,24,25の寸法を設計した。
For the
実施例のアイソレータ1では、コイルCA,CB,CC,CDを構成する線路の幅は67μmであり、コイルCA,CB,CC,CDを構成する線路間の間隔は67μmであり、コイルCA,CB,CC,CDを構成する線路の厚みは12μmであり、ベース絶縁層11,21およびカバー絶縁層14,15,24,25の各々の厚みは25μmである。各コイルCA,CB,CC,CDの巻き数は5.8である。各コイルCA,CB,CC,CDの外径は2.0mmであり、各コイルCA,CB,CC,CDの内径は0.8mmである。各コイルCA,CB,CC,CDの線路の長さは50mmである。各コイルCA,CB,CC,CDの抵抗値は1.07Ωである。各コイルCA,CB,CC,CDのインダクタンスは105.6nHである。
In the
また、実施例のアイソレータ1の外部端子31を除く短辺の寸法LA(図2参照)は11.0mmであり、長辺の寸法LB(図2参照)は10.0mmである。
In addition, the short side dimension LA (see FIG. 2) excluding the
実施例のアイソレータ1および比較例のアイソレータ1Aの各部の寸法および特性を表1に示す。
Table 1 shows dimensions and characteristics of each part of the
このように、実施例のアイソレータ1では、コイルCA,CB,CC,CDのインダクタンスを比較例のコイルC1,C2,C3,C4のインダクタンスと同じにした場合に、コイルCA,CB,CC,CDの抵抗値が比較例のコイルC1,C2,C3,C4の抵抗値に比べて約18分の1と大幅に低減される。
Thus, in the
したがって、上記実施の形態に係るアイソレータ1においては、コイルCA,CB,CC,CDの寸法の設計によりコイルCA,CB,CC,CDのインダクタンスの増加およびコイルCA,CB,CC,CDの抵抗値の減少が可能となる。
Therefore, in the
(6)請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
(6) Correspondence between each component of claim and each part of embodiment The following describes an example of a correspondence between each component of the claim and each part of the embodiment. It is not limited.
上記実施の形態では、回路基板10が第1の回路基板の例であり、回路基板20が第2の回路基板の例であり、コイルCA,CBが第1のコイルの例であり、コイルCC,CDが第2のコイルの例であり、配線パターンPBが第1の配線パターンの例であり、配線パターンPDが第2の配線パターンの例であり、半田バンプ16が第1の接続部の例であり、半田バンプ26が第2の接続部の例であり、半田バンプ17が第3の接続部の例であり、半田バンプ27が第4の接続部の例であり、リードフレーム30がリードフレームの例であり、送信チップ40が第1の電子部品の例であり、受信チップ50が第2の電子部品の例である。
In the above embodiment, the
また、コイルCBが第1のコイルの一部分の例であり、コイルCAが第1のコイルの他の部分の例であり、コイルCCが第2のコイルの一部分の例であり、コイルCDが第2のコイルの他の部分の例であり、ベース絶縁層11が第1の絶縁層の例であり、導体層13が第1の導体層の例であり、カバー絶縁層15が第1の被覆層の例であり、ベース絶縁層21が第2の絶縁層の例であり、導体層22が第2の導体層の例であり、カバー絶縁層24が第2の被覆層の例であり、導体層12が第3の導体層の例であり、導体層23が第4の導体層の例である。
The coil CB is an example of a part of the first coil, the coil CA is an example of another part of the first coil, the coil CC is an example of a part of the second coil, and the coil CD is the first part. 2 is another example of the coil, the
さらに、ベース絶縁層11の上面が第1の絶縁層の一主面の例であり、ベース絶縁層11の下面が第1の絶縁層の他主面の例であり、ベース絶縁層21の上面が第2の絶縁層の一主面であり、ベース絶縁層21の下面が第2の絶縁層の他主面の例である。
Further, the upper surface of the
請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。 As each constituent element in the claims, various other elements having configurations or functions described in the claims can be used.
本発明は、種々の電気機器または電子機器等に有効に利用することができる。 The present invention can be effectively used for various electric devices or electronic devices.
1 アイソレータ
10,20 回路基板
11,21 ベース絶縁層
12,13,22,23 導体層
14,15,24,25 カバー絶縁層
16,17,26,27 半田バンプ
18,28 接続層
30 リードフレーム
31 外部端子
32 リード部
34,35 支持部
40 送信チップ
50 受信チップ
60 パッケージ
100 アイソレータ用回路基板
PB,PD 配線パターン
CA,CB,CC,CD コイル
TA,TB,TC 端子部
TH,VH 貫通孔
DESCRIPTION OF
Claims (10)
第1の回路基板と、
第2の回路基板とを備え、
前記第1の回路基板は、
第1のコイルと、
前記第1のコイルに電気的に接続される第1の接続部とを含み、
前記第2の回路基板は、
第2のコイルと、
前記第2のコイルに電気的に接続される第2の接続部とを含み、
前記第1および第2の接続部は、前記第1のコイルと前記第2のコイルとが互いに重なるように前記第1および第2の回路基板が配置されるとともに前記第1および第2のコイルに重なるように前記第1および第2の電子部品が配置された場合に、前記第1および第2の電子部品の端子にそれぞれ接触可能な位置に設けられることを特徴とするアイソレータ用回路基板。 A circuit board for an isolator used in an isolator having first and second electronic components,
A first circuit board;
A second circuit board,
The first circuit board is:
A first coil;
A first connection portion electrically connected to the first coil,
The second circuit board is:
A second coil;
A second connecting portion electrically connected to the second coil,
The first and second connection portions include the first and second coils and the first and second coils arranged so that the first coil and the second coil overlap each other. When the first and second electronic components are arranged so as to overlap with each other, the isolator circuit board is provided at a position where the first and second electronic components can contact the terminals of the first and second electronic components, respectively.
前記第1の回路基板は、
第1の配線パターンと、
前記第1の配線パターンに電気的に接続される第3の接続部とをさらに含み、
前記第2の回路基板は、
第2の配線パターンとをさらに含み、
前記第2の配線パターンに電気的に接続される第4の接続部とをさらに含み、
前記第3および第4の接続部は、前記リードフレーム上に前記第1および第2の電子部品が配置された場合に、前記リードフレームに接触可能な位置に設けられることを特徴とする請求項1記載のアイソレータ用回路基板。 The isolator further includes a lead frame,
The first circuit board is:
A first wiring pattern;
And a third connection portion electrically connected to the first wiring pattern,
The second circuit board is:
A second wiring pattern,
And a fourth connection part electrically connected to the second wiring pattern,
The third and fourth connection portions are provided at positions where they can contact the lead frame when the first and second electronic components are arranged on the lead frame. The circuit board for an isolator according to 1.
一主面および他主面を有する第1の絶縁層と、
前記第1の絶縁層の前記他主面に設けられ、前記第1のコイルの少なくとも一部分を構成する第1の導体層と、
前記第1の導体層を覆うように前記第1の絶縁層の前記他主面上に形成される第1の被覆層とを含み、
前記第2の回路基板は、
一主面および他主面を有する第2の絶縁層と、
前記第2の絶縁層の前記一主面に設けられ、前記第2のコイルの少なくとも一部分を構成する第2の導体層と、
前記第2の導体層を覆うように前記第2の絶縁層の前記一主面上に形成される第2の被覆層とを含むことを特徴とする請求項3記載のアイソレータ用回路基板。 The first circuit board is:
A first insulating layer having one main surface and another main surface;
A first conductor layer provided on the other principal surface of the first insulating layer and constituting at least a part of the first coil;
A first covering layer formed on the other main surface of the first insulating layer so as to cover the first conductor layer,
The second circuit board is:
A second insulating layer having one main surface and another main surface;
A second conductor layer provided on the one principal surface of the second insulating layer and constituting at least a part of the second coil;
4. The circuit board for an isolator according to claim 3, further comprising: a second covering layer formed on the one main surface of the second insulating layer so as to cover the second conductor layer. 5.
前記第1および第3の接続部は、前記第1の絶縁層の前記他主面上の前記第1の被覆層上に設けられ、
前記第2および第4の接続部は、前記第2の絶縁層の前記他主面上に設けられることを特徴とする請求項4記載のアイソレータ用回路基板。 The first and second circuit boards are stacked such that the other main surface of the first insulating layer faces the one main surface of the second insulating layer,
The first and third connecting portions are provided on the first covering layer on the other main surface of the first insulating layer,
5. The circuit board for an isolator according to claim 4, wherein the second and fourth connection portions are provided on the other main surface of the second insulating layer.
前記第1の絶縁層の前記一主面に設けられ、前記第1のコイルの他の部分を構成する第3の導体層と、
前記第3の導体層を覆うように前記第1の絶縁層の前記一主面上に形成される第3の被覆層とをさらに含み、
前記第2の回路基板は、
前記第2の絶縁層の前記他主面に設けられ、前記第2のコイルの他の部分を構成する第4の導体層と、
前記第4の導体層を覆うように前記第2の絶縁層の前記他主面上に形成される第4の被覆層とを含むことを特徴とする請求項5記載のアイソレータ用回路基板。 The first circuit board is:
A third conductor layer provided on the one principal surface of the first insulating layer and constituting another part of the first coil;
A third covering layer formed on the one main surface of the first insulating layer so as to cover the third conductor layer;
The second circuit board is:
A fourth conductor layer provided on the other main surface of the second insulating layer and constituting another part of the second coil;
6. The isolator circuit board according to claim 5, further comprising a fourth covering layer formed on the other main surface of the second insulating layer so as to cover the fourth conductor layer.
第1および第2の電子部品とを備え、
前記アイソレータ用回路基板は、
第1の回路基板と、
第2の回路基板とを備え、
前記第1の回路基板は、
第1のコイルと、
前記第1のコイルに電気的に接続される第1の接続部とを含み、
前記第2の回路基板は、
第2のコイルと、
前記第2のコイルに電気的に接続される第2の接続部とを含み、
前記アイソレータ用回路基板の前記第1のコイルと前記第2のコイルとが互いに重なるように前記第1および第2の回路基板が配置されるとともに、前記第1および第2のコイルに重なるように前記第1および第2の電子部品が配置され、前記第1の回路基板の前記第1の接続部が前記第1の電子部品の端子に接続され、前記第2の回路基板の前記第2の接続部が前記第2の電子部品の端子に接続されることを特徴とするアイソレータ。 A circuit board for an isolator;
First and second electronic components,
The circuit board for the isolator is
A first circuit board;
A second circuit board,
The first circuit board is:
A first coil;
A first connection portion electrically connected to the first coil,
The second circuit board is:
A second coil;
A second connecting portion electrically connected to the second coil,
The first and second circuit boards are arranged so that the first coil and the second coil of the circuit board for isolator overlap each other, and so as to overlap the first and second coils. The first and second electronic components are arranged, the first connection portion of the first circuit board is connected to a terminal of the first electronic component, and the second circuit board is connected to the second circuit board. An isolator, wherein a connecting portion is connected to a terminal of the second electronic component.
前記第1の回路基板は、
第1の配線パターンと、
前記第1の配線パターンに電気的に接続される第3の接続部とをさらに含み、
前記第2の回路基板は、
第2の配線パターンとをさらに含み、
前記リードフレーム上に前記第1および第2の電子部品が配置され、前記第3および第4の接続部が前記リードフレームに接続されることを特徴とするアイソレータ。 A lead frame,
The first circuit board is:
A first wiring pattern;
And a third connection portion electrically connected to the first wiring pattern,
The second circuit board is:
A second wiring pattern,
The isolator, wherein the first and second electronic components are disposed on the lead frame, and the third and fourth connection portions are connected to the lead frame.
第1のコイルおよびその第1のコイルに電気的に接続される第1の接続部を有する第1の回路基板を作製する工程と、
第2のコイルおよびその第2のコイルに電気的に接続される第2の接続部を有する第2の回路基板を作製する工程とを備え、
前記第1および第2の接続部は、前記第1のコイルと前記第2のコイルとが互いに重なるように前記第1および第2の回路基板が配置されるとともに前記第1および第2のコイルに重なるように前記第1および第2の電子部品が配置された場合に、前記第1および第2の電子部品の端子にそれぞれ接触可能な位置に設けられることを特徴とするアイソレータ用回路基板の製造方法。 A method for manufacturing a circuit board for an isolator used in an isolator having first and second electronic components,
Producing a first circuit board having a first coil and a first connection portion electrically connected to the first coil;
Producing a second circuit board having a second coil and a second connection part electrically connected to the second coil,
The first and second connection portions include the first and second coils and the first and second coils arranged so that the first coil and the second coil overlap each other. When the first and second electronic components are arranged so as to overlap with each other, the isolator circuit board is provided at a position where the first and second electronic components can contact each of the terminals of the first and second electronic components. Production method.
第2のコイルおよびその第2のコイルに電気的に接続される第2の接続部を有する第2の回路基板を作製する工程と、
前記第1のコイルと前記第2のコイルとが互いに重なるように前記第1および第2の回路基板を配置するとともに前記第1および第2のコイルに重なるように前記第1および第2の電子部品を配置し、前記第1および第2の接続部をそれぞれ前記第1および第2の電子部品の端子に接続する工程とを含むことを特徴とするアイソレータの製造方法。 Producing a first circuit board having a first coil and a first connection portion electrically connected to the first coil;
Producing a second circuit board having a second coil and a second connection portion electrically connected to the second coil;
The first and second circuits are disposed so that the first coil and the second coil overlap with each other, and the first and second electrons are overlapped with the first and second coils. Placing the component and connecting the first and second connecting portions to the terminals of the first and second electronic components, respectively.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011045542A JP5711572B2 (en) | 2011-03-02 | 2011-03-02 | Circuit board for isolator, isolator and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011045542A JP5711572B2 (en) | 2011-03-02 | 2011-03-02 | Circuit board for isolator, isolator and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012182740A true JP2012182740A (en) | 2012-09-20 |
JP5711572B2 JP5711572B2 (en) | 2015-05-07 |
Family
ID=47013540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011045542A Expired - Fee Related JP5711572B2 (en) | 2011-03-02 | 2011-03-02 | Circuit board for isolator, isolator and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5711572B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3032551A1 (en) * | 2014-12-01 | 2016-06-15 | Fuji Electric Co., Ltd. | Signal transfer device |
JP2018125414A (en) * | 2017-02-01 | 2018-08-09 | 新光電気工業株式会社 | Inductor device and method for manufacturing the same |
JP2019016799A (en) * | 2013-11-13 | 2019-01-31 | ローム株式会社 | Semiconductor device and semiconductor module |
JP2019097168A (en) * | 2017-11-21 | 2019-06-20 | 台湾東電化股▲ふん▼有限公司 | Wireless system and wireless device |
US11011297B2 (en) | 2013-11-13 | 2021-05-18 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
WO2023176270A1 (en) * | 2022-03-15 | 2023-09-21 | 株式会社デンソー | Semiconductor device |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008061236A (en) * | 2006-08-28 | 2008-03-13 | Avago Technologies General Ip (Singapore) Private Ltd | Improved galvanic isolator |
JP2009130179A (en) * | 2007-11-26 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | Micro transformer and manufacturing method therefor, and signal transmission device and manufacturing method therefor |
JP2009284657A (en) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | Electronic device, and method of connecting electronic circuit board |
JP2010212669A (en) * | 2009-02-12 | 2010-09-24 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | High-voltage resistant coil transducer (coil transducer) |
WO2010113383A1 (en) * | 2009-03-31 | 2010-10-07 | 日本電気株式会社 | Semiconductor device |
WO2010137090A1 (en) * | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | Semiconductor device |
JP2010283817A (en) * | 2009-06-02 | 2010-12-16 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | Galvanic isolator |
JP2011014903A (en) * | 2009-06-30 | 2011-01-20 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | Isolator package for coil transducer |
-
2011
- 2011-03-02 JP JP2011045542A patent/JP5711572B2/en not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008061236A (en) * | 2006-08-28 | 2008-03-13 | Avago Technologies General Ip (Singapore) Private Ltd | Improved galvanic isolator |
JP2009130179A (en) * | 2007-11-26 | 2009-06-11 | Fuji Electric Device Technology Co Ltd | Micro transformer and manufacturing method therefor, and signal transmission device and manufacturing method therefor |
JP2009284657A (en) * | 2008-05-22 | 2009-12-03 | Mitsubishi Electric Corp | Electronic device, and method of connecting electronic circuit board |
JP2010212669A (en) * | 2009-02-12 | 2010-09-24 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | High-voltage resistant coil transducer (coil transducer) |
WO2010113383A1 (en) * | 2009-03-31 | 2010-10-07 | 日本電気株式会社 | Semiconductor device |
WO2010137090A1 (en) * | 2009-05-28 | 2010-12-02 | パナソニック株式会社 | Semiconductor device |
JP2010283817A (en) * | 2009-06-02 | 2010-12-16 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | Galvanic isolator |
JP2011014903A (en) * | 2009-06-30 | 2011-01-20 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | Isolator package for coil transducer |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019016799A (en) * | 2013-11-13 | 2019-01-31 | ローム株式会社 | Semiconductor device and semiconductor module |
JP2020025102A (en) * | 2013-11-13 | 2020-02-13 | ローム株式会社 | Semiconductor device |
US11011297B2 (en) | 2013-11-13 | 2021-05-18 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
US11657953B2 (en) | 2013-11-13 | 2023-05-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor module |
EP3032551A1 (en) * | 2014-12-01 | 2016-06-15 | Fuji Electric Co., Ltd. | Signal transfer device |
US9899146B2 (en) | 2014-12-01 | 2018-02-20 | Fuji Electric Co., Ltd. | Signal transfer device |
JP2018125414A (en) * | 2017-02-01 | 2018-08-09 | 新光電気工業株式会社 | Inductor device and method for manufacturing the same |
US10854373B2 (en) | 2017-02-01 | 2020-12-01 | Shinko Electric Industries Co., Ltd. | Inductor device |
JP2019097168A (en) * | 2017-11-21 | 2019-06-20 | 台湾東電化股▲ふん▼有限公司 | Wireless system and wireless device |
JP7169172B2 (en) | 2017-11-21 | 2022-11-10 | 台湾東電化股▲ふん▼有限公司 | Radio system and radio equipment |
WO2023176270A1 (en) * | 2022-03-15 | 2023-09-21 | 株式会社デンソー | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP5711572B2 (en) | 2015-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6958525B2 (en) | Inductor parts | |
JP5756515B2 (en) | Chip component built-in resin multilayer substrate and manufacturing method thereof | |
JP3709882B2 (en) | Circuit module and manufacturing method thereof | |
JP4722795B2 (en) | Wiring board and electronic component module | |
US10123420B2 (en) | Coil electronic component | |
JP5711572B2 (en) | Circuit board for isolator, isolator and manufacturing method thereof | |
JP2018046051A (en) | Inductor component and inductor component built-in substrate | |
KR102105395B1 (en) | Chip electronic component and board having the same mounted thereon | |
KR102105392B1 (en) | Chip electronic component and board having the same mounted thereon | |
CN108811319A (en) | Electronic unit and its manufacturing method | |
KR102105396B1 (en) | Chip electronic component and board having the same mounted thereon | |
US20200135376A1 (en) | Chip electronic component and board having the same | |
US10418168B2 (en) | Inductor and method for manufacturing the same | |
JP2008198923A (en) | Coil component | |
JP4046088B2 (en) | Three-dimensional electronic circuit device and its relay substrate and relay frame | |
CN112712961A (en) | Inductor array component and substrate with built-in inductor array component | |
JP4393400B2 (en) | Three-dimensional electronic circuit device and its relay substrate | |
JP2023065654A (en) | Inductor component and substrate with built-in inductor component | |
JP5704840B2 (en) | Integrated circuit chip package, structure | |
KR101823189B1 (en) | Inductor Assembly | |
JP5958454B2 (en) | Built-in module | |
WO2014069107A1 (en) | Substrate with built-in component, and communication terminal apparatus | |
WO2017150614A1 (en) | Electronic component module, dc-dc converter, and electronic device | |
WO2017077837A1 (en) | Component-mounted substrate | |
JP6007485B2 (en) | Component built-in wiring board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140708 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150306 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5711572 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |