JP2012175005A - Semiconductor light-emitting device - Google Patents
Semiconductor light-emitting device Download PDFInfo
- Publication number
- JP2012175005A JP2012175005A JP2011037670A JP2011037670A JP2012175005A JP 2012175005 A JP2012175005 A JP 2012175005A JP 2011037670 A JP2011037670 A JP 2011037670A JP 2011037670 A JP2011037670 A JP 2011037670A JP 2012175005 A JP2012175005 A JP 2012175005A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- light emitting
- semiconductor
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
本発明は、半導体発光素子に関する。 The present invention relates to a semiconductor light emitting device.
近年、半導体発光素子の進展が目覚しい。特に、発光効率の高いGaInN、AlGaInP、GaAlAs半導体材料を発光層とした発光ダイオードが、実用化されている。そして、窒化ガリウム(GaN)などのIII族窒化物半導体が注目を集めている。
このようなIII族窒化物半導体を用いた半導体発光素子では、基板上にn型半導体層、発光層、p型半導体層からなる発光ダイオード(LED)構造を有する積層半導体層を形成し、最上部のp型半導体層に透光性の電極(透光性電極)を形成し、この透光性電極を介して発光を取り出している。
In recent years, the progress of semiconductor light emitting devices has been remarkable. In particular, light-emitting diodes using a light-emitting layer of GaInN, AlGaInP, or GaAlAs semiconductor materials with high luminous efficiency have been put into practical use. Group III nitride semiconductors such as gallium nitride (GaN) are attracting attention.
In such a semiconductor light emitting device using a group III nitride semiconductor, a laminated semiconductor layer having a light emitting diode (LED) structure including an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer is formed on a substrate, A translucent electrode (translucent electrode) is formed on the p-type semiconductor layer, and light emission is taken out through the translucent electrode.
特許文献1には、n型GaN系半導体層とp型GaN系半導体層を備えたGaN系半導体発光素子において、前記p型GaN系半導体層上に形成された透光性電極を備え、前記透光性電極は、前記p型GaN系半導体層に達する光出射用の複数の貫通孔を有することにより、透光性電極の吸光度を低減して出射効率を向上するGaN系半導体発光素子が記載されている。
In
ところで、半導体発光素子の出射光量(放射エネルギ)を増加させるためにIII族窒化物半導体のp型半導体層上の透光性電極に貫通孔を一様に設けると、p型半導体層とオーミック接触をしている透光性電極との接触面積が減り、半導体発光素子の順方向電圧が増加してしまう。これにより、半導体発光素子の駆動電圧が上昇し、結果的に半導体発光素子の発光効率が低下する。
また、p型半導体層の面積に対する貫通孔の面積の割合(開口率)は、透光性電極の抵抗制御をすることになり、その結果、電流の流れをコントロールする。しかしながら、従来の技術では、発光層への均一な電流供給がなされていなかった。例えば、電極の近傍(電極に近接する領域)に電流が集中し、発光層の一部に電流が集中することにより発光効率が低下していた。
よって、半導体発光素子の発光層全体へ均一な電流を供給し、出射光量を増加させるとともに、順方向電圧の増大を抑制することが求められている。
特に、長方形の半導体素子に於いて、発光層全体へ均一な電流を供給することは大きな課題である。
By the way, when the through-holes are uniformly provided in the translucent electrode on the p-type semiconductor layer of the group III nitride semiconductor in order to increase the emitted light amount (radiant energy) of the semiconductor light emitting device, ohmic contact with the p-type semiconductor layer is achieved. Therefore, the contact area with the translucent electrode is reduced, and the forward voltage of the semiconductor light emitting device is increased. As a result, the driving voltage of the semiconductor light emitting element increases, and as a result, the light emission efficiency of the semiconductor light emitting element decreases.
Further, the ratio of the area of the through hole to the area of the p-type semiconductor layer (opening ratio) controls the resistance of the translucent electrode, and as a result, controls the flow of current. However, in the conventional technique, a uniform current supply to the light emitting layer has not been made. For example, the current is concentrated in the vicinity of the electrode (region close to the electrode), and the current is concentrated in a part of the light emitting layer, so that the light emission efficiency is lowered.
Therefore, it is required to supply a uniform current to the entire light emitting layer of the semiconductor light emitting element to increase the amount of emitted light and to suppress an increase in forward voltage.
In particular, in a rectangular semiconductor element, it is a big problem to supply a uniform current to the entire light emitting layer.
本発明は、出射光量を増加させるとともに、順方向電圧の増大を抑制した発光効率の高い半導体発光素子を提供することを目的とする。 It is an object of the present invention to provide a semiconductor light emitting device with high luminous efficiency that increases the amount of emitted light and suppresses an increase in forward voltage.
本発明が適用される半導体発光素子は、例えば、第1導電型を有するIII−V族半導体の第1半導体層と、第1半導体層上に第1半導体層に接して設けられ、通電により発光するIII−V族半導体の発光層と、発光層上に発光層に接して設けられ、第1導電型とは逆の第2導電型を有するIII−V族半導体の第2半導体層と、第2半導体層上に第2半導体層に接して設けられ、発光層が出射する光に対して透過性を有する透光性電極と、透光性電極上の一部に透光性電極に接して設けられ、発光層に通電するための一方の端子となる第1電極と第1半導体層に接続されるとともに、第1電極と同一面側に設けられ、発光層に通電するための他方の端子となる第2電極とを備え、透光性電極は、第1電極または第2電極のいずれか一方に近接する領域に、第2半導体層の表面が露出するように厚さ方向に貫通する複数の貫通孔が設けられている。
なお、第1電極または第2電極に近接する領域は、第1電極と第2電極と間の中点を越えない範囲内にあって、いずれかの電極に近い領域である。
そして、第1電極または第2電極のいずれか一方に近接する複数の貫通孔が設けられる領域における第2半導体層の表面が露出する割合(開口率)は、10%〜30%であることを特徴とすることができる。
このような半導体発光素子において、透光性電極は、第1電極または第2電極のいずれか他方に近接する領域に、第2半導体層の表面が露出するように厚さ方向に貫通する複数の貫通孔がさらに設けられており、一方に近接する領域よりも第2半導体層の表面が露出する割合(開口率)が小さいことを特徴とすることができる。
さらに、第1電極または第2電極のいずれか他方に近接する領域における開口率は、15%以下であることを特徴とすることができる。
さらにまた、透光性電極は、第1電極に近接する領域と第2電極に近接する領域との間の中間領域に、第2半導体層の表面が露出するように厚さ方向に貫通する複数の貫通孔がさらに設けられていることを特徴とすることができる。
そして、透光性電極に設けられる複数の貫通孔による開口率は、第1電極と第2電極を結ぶ線に沿って変化していることを特徴とすることができる。この変化は、なだらかな変化でも、階段状の変化でも良い。
このような半導体発光素子の平面形状は、長辺の長さが短辺の長さの2倍以上の長方形であって、第1電極と第2電極とが、長方形の長手方向の両端部にそれぞれ設けられていることを特徴とすることができる。
また、開口率は、複数の貫通孔の密度または大きさによって設定されていることを特徴とすることができる。
そして、透光性電極は、酸化物導電材料で構成されていることを特徴とすることができる。
そしてまた、第1導電型がn型であって、第2導電型がp型であることを特徴とすることができる。
このとき、第1半導体層は第2電極に接続されるコンタクト層と発光層に接するクラッド層とからなり、コンタクト層の不純物濃度とコンタクト層の厚さとの積が1×1014cm−2〜1×1016cm−2であり、透光性電極のシート抵抗が5Ω/□〜50Ω/□であることを特徴とすることができる。
ここで、第1電極に近接する領域の開口率が、第2電極に近接する領域の開口率より大きいことを特徴とすることができる。
そして、第1電極に近接する領域の開口率1が、第2電極に近接する領域の開口率2より大きく、第1電極に近接する領域と第2電極に近接する領域との中間領域の開口率3は、開口率1と開口率2の間であることを特徴とすることができる。
さらに、第2半導体層が、透光性電極に接するコンタクト層と、発光層に接するクラッド層とからなり、コンタクト層の透光性電極に接する部分がコンタクト層のクラッド層に接触する部分よりMgの添加量が多く構成されていることを特徴とすることができる。
また、III−V族半導体が、III族窒化物半導体であることを特徴とすることができる。
さらに、貫通孔の幅は、1μm〜10μmであることを特徴とすることができる。
さらにまた、透光性電極の厚さは、50nm〜400nmであることを特徴とすることができる。
The semiconductor light emitting device to which the present invention is applied is, for example, a first semiconductor layer of a III-V semiconductor having a first conductivity type, and is provided on and in contact with the first semiconductor layer on the first semiconductor layer, and emits light when energized. A light emitting layer of a group III-V semiconductor, a second semiconductor layer of a group III-V semiconductor provided on the light emitting layer in contact with the light emitting layer and having a second conductivity type opposite to the first conductivity type, A translucent electrode provided on the two semiconductor layers in contact with the second semiconductor layer and having transparency to the light emitted from the light emitting layer; and a part of the translucent electrode in contact with the translucent electrode The other terminal connected to the first electrode and the first semiconductor layer, which is provided as one terminal for energizing the light emitting layer, and provided on the same side as the first electrode, for energizing the light emitting layer A translucent electrode on either the first electrode or the second electrode. The contact area, a plurality of through holes where the surface of the second semiconductor layer through the thickness direction so exposed is provided.
Note that the region close to the first electrode or the second electrode is a region close to one of the electrodes within a range not exceeding the midpoint between the first electrode and the second electrode.
The ratio (opening ratio) at which the surface of the second semiconductor layer is exposed in a region where a plurality of through holes close to either the first electrode or the second electrode is provided is 10% to 30%. Can be a feature.
In such a semiconductor light emitting device, the translucent electrode has a plurality of through holes in the thickness direction so that the surface of the second semiconductor layer is exposed in a region adjacent to either the first electrode or the second electrode. A through hole is further provided, and the ratio (opening ratio) at which the surface of the second semiconductor layer is exposed is smaller than the region adjacent to one of the through holes.
Furthermore, the aperture ratio in a region close to either the first electrode or the second electrode can be 15% or less.
Furthermore, the translucent electrode includes a plurality of penetrating in the thickness direction so that the surface of the second semiconductor layer is exposed in an intermediate region between the region adjacent to the first electrode and the region adjacent to the second electrode. Further through holes are further provided.
And the aperture ratio by the several through-hole provided in a translucent electrode can change along the line which connects a 1st electrode and a 2nd electrode, It can be characterized by the above-mentioned. This change may be a gentle change or a step-like change.
The planar shape of such a semiconductor light emitting device is a rectangle whose long side is twice or more the length of the short side, and the first electrode and the second electrode are at both ends in the longitudinal direction of the rectangle. Each may be provided.
Further, the aperture ratio can be characterized by being set by the density or size of the plurality of through holes.
And a translucent electrode can be characterized by being comprised with the oxide electrically-conductive material.
The first conductivity type may be n-type, and the second conductivity type may be p-type.
At this time, the first semiconductor layer includes a contact layer connected to the second electrode and a clad layer in contact with the light emitting layer, and the product of the impurity concentration of the contact layer and the thickness of the contact layer is 1 × 10 14 cm −2 to 1 × 10 16 cm −2 , and the sheet resistance of the translucent electrode is 5Ω / □ to 50Ω / □.
Here, the aperture ratio of the region close to the first electrode may be larger than the aperture ratio of the region close to the second electrode.
The
Further, the second semiconductor layer is composed of a contact layer in contact with the translucent electrode and a clad layer in contact with the light emitting layer, and the portion of the contact layer in contact with the translucent electrode is more Mg than the portion of the contact layer in contact with the clad layer. This is characterized in that a large amount of is added.
Further, the group III-V semiconductor may be a group III nitride semiconductor.
Furthermore, the width of the through hole may be 1 μm to 10 μm.
Furthermore, the thickness of the translucent electrode may be 50 nm to 400 nm.
本発明によって、出射光量を増加させるとともに、順方向電圧の増大を抑制した発光効率の高い半導体発光素子が提供できる。 According to the present invention, it is possible to provide a semiconductor light emitting element with high luminous efficiency that increases the amount of emitted light and suppresses an increase in forward voltage.
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は本実施の形態が適用される半導体発光素子(発光ダイオード)1の断面模式図の一例であり、図2は図1に示す半導体発光素子1の平面模式図の一例を説明する図である。なお、図1に示す半導体発光素子1の断面模式図は、図2のI−I線での断面図である。また、図2に示す半導体発光素子1の平面模式図は、図1の矢印IIから見た平面図である。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
FIG. 1 is an example of a schematic cross-sectional view of a semiconductor light-emitting element (light-emitting diode) 1 to which the present embodiment is applied, and FIG. 2 is a diagram for explaining an example of a schematic plan view of the semiconductor light-emitting
(半導体発光素子1)
図1に示すように、半導体発光素子1は、基板110と、基板110上に積層される中間層120と、中間層120上に積層される下地層130とを備える。また、半導体発光素子1は、下地層130上に積層される第1半導体層の一例としてのn型半導体層140と、n型半導体層140上に積層される発光層150と、発光層150上に積層される第2半導体層の一例としてのp型半導体層160とをさらに備える。なお、以下の説明においては、必要に応じて、これら中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160を、まとめて積層半導体層100と呼ぶ。
(Semiconductor light emitting element 1)
As shown in FIG. 1, the semiconductor
また、半導体発光素子1は、積層半導体層100の上面160c上に積層され、発光層150が出射する光に対して透過性を有する透光性電極170を備える。
そして、半導体発光素子1は、透光性電極170上の一部に積層される第1電極190と、p型半導体層160、発光層150およびn型半導体層140の一部を切り欠くことによって露出したn型半導体層140の半導体層露出面140c上の一部に積層される第2電極200とを備える。
In addition, the semiconductor
The semiconductor
透光性電極170は、厚さ方向に貫通して、p型半導体層160の表面を露出させる複数の貫通孔180を備える。後述するように、貫通孔180は、透光性電極170の表面の異なる領域(図1および図2では、領域A、領域B、領域C)において、p型半導体層160の表面が露出する割合(開口率)が異なるように設けられている。
さらに、半導体発光素子1は、第1電極190および第2電極200のそれぞれの表面の一部を除いて、透光性電極170の表面、積層半導体層100の表面および側面を覆う保護層210を備える。なお、保護層210は、貫通孔180においても、貫通孔180の底に露出したp型半導体層160の表面および貫通孔180の内側の側面(内壁)を覆っている。
The
Further, the semiconductor
図2に示すように、半導体発光素子1の平面形状は例えば長方形である。平面形状が円形の第1電極190と第2電極200とが、長方形の長手方向の端部にそれぞれ設けられている。半導体発光素子1の平面形状は、例えば350μm×850μmである。そして、第1電極190と第2電極200の平面形状は、例えば直径70μmの円形である。長辺と短辺の比が2倍以上の場合、電流密度を均一にし難いため、本発明の効果が大きい。
As shown in FIG. 2, the planar shape of the semiconductor
本実施の形態では、貫通孔180の平面形状は、例えば直径dの円形である。
透光性電極170の表面は、第2電極200に近接した領域A、第1電極190に近接した領域C、領域Aと領域Cとの間の領域Bの3つの領域に分けられている。第1電極190に近接した領域Cまたは第2電極200に近接した領域Aは、第1電極190と第2電極200と間の中点を越えない範囲内にあって、いずれかの電極に近い領域である。
そして、それぞれの領域において、貫通孔180は、互いに辺を共通にするように配列された複数の正三角形の頂点に位置するように配置されている。
なお、貫通孔180は、領域Aでは一辺長paの正三角形の頂点の位置に、領域Bでは一辺長pbの正三角形の頂点の位置に、領域Cでは一辺長pcの正三角形の頂点の位置に設けられている。そして、pa>pb>pcであるように、それぞれの領域の正三角形の一辺長が設定されている。よって、貫通孔180が直径dである場合、領域Aではp型半導体層160の表面が露出する割合が小さく、領域Cではp型半導体層160の表面が露出する割合が大きい。領域Bは領域Aと領域Cとの中間である。
貫通孔180の直径dは例えば3μmで、領域Aにおける正三角形の一辺長paは例えば12μm、領域Bにおける正三角形の一辺長pbは例えば9μm、領域Cにおける正三角形の一辺長pcは例えば6μmである。なお、一辺長pa、pb、pcをそれぞれ区別しないときは、一辺長pと表記する。貫通孔180の配置は、正三角形の頂点としたが、多角形の頂点あるいは不規則な配置でも良い。
In the present embodiment, the planar shape of the through
The surface of the
And in each area | region, the through-
The through-
The diameter d of the through-
なお、p型半導体層160の表面が露出する割合が小さい領域Aは、貫通孔180を設けない場合において単位面積当たりの光量が大きい領域であって、p型半導体層160の表面が露出する割合が大きい領域Cは、貫通孔180を設けない場合において光量が小さい領域である。この光量の差は、発光層150に流れる単位面積当たりの電流(電流密度)の差に起因するものである。
すなわち、貫通孔180を設けない場合において、単位面積当たりに出射する光量を反映した電流密度により、p型半導体層160の表面が露出する割合を変えている。単位面積当たりの光量が大きい領域はp型半導体層160の表面が露出する割合を小さくし、単位面積当たりの光量が小さい領域はp型半導体層160の表面が露出する割合を大きくしている。このようにp型半導体層160の表面が露出する割合を変化させることにより、単位面積当たりの光量、電流密度を均一化することができる。
なお、貫通孔180の平面形状は、上記した円形である必要はなく、正方形、長方形、三角形または他の形状であってもよい。
Note that the region A where the ratio of the surface of the p-
That is, in the case where the through
In addition, the planar shape of the through-
この半導体発光素子1においては、正極である第1電極190と、負極である第2電極200とを介してp型半導体層160、発光層150およびn型半導体層140に電流を流すことで、発光層150から光が出射するようになっている。したがって、半導体発光素子1を発光させる場合、第1電極190と第2電極200に電圧を印加することから電界の方向は、第1電極190と第2電極200を結ぶ方向である。
In this semiconductor
では次に、半導体発光素子1の各構成要素について、より詳細に説明する。
<基板110>
基板110としては、表面にIII−V族半導体の結晶がエピタキシャル成長する基板であれば、特に限定されず、各種の基板を選択して用いることができる。例えば、サファイア、SiC、シリコン、ゲルマニウム、GaAs、GaP,GaN、酸化亜鉛等からなる基板を用いることができる。また、基板にエピタキシャル成長後、他の材質の基板を貼り付け、エピタキシャル成長させた基板を除去することで、他の材質の基板である貼り付けた基板を基板110とすることもできる。
III族窒化物半導体の結晶の場合、上記基板の中でも、特に、c面を主面とするサファイア基板を用いることが好ましい。サファイア基板を用いる場合は、サファイアのc面上に中間層120(バッファ層)を形成すると格子定数の異なる結晶を良好な品質で成長できるので望ましい。
Next, each component of the semiconductor
<
The
In the case of a group III nitride semiconductor crystal, among the above substrates, it is particularly preferable to use a sapphire substrate having a c-plane as a main surface. In the case of using a sapphire substrate, it is desirable to form an intermediate layer 120 (buffer layer) on the c-plane of sapphire because crystals having different lattice constants can be grown with good quality.
<積層半導体層100>
積層半導体層100は、III族窒化物半導体からなる層であって、図1に示すように、基板110上に、中間層120、下地層130、n型半導体層140、発光層150およびp型半導体層160の各層がこの順で積層されて構成されている。
また、図1に示すように、n型半導体層140、発光層150およびp型半導体層160の各層は、それぞれ、複数の半導体層から構成してもよい。ここで、n型半導体層140は、電子をキャリアとする第1導電型にて電気伝導を行い、p型半導体層160は、正孔をキャリアとする第2導電型にて電気伝導を行う。
なお、積層半導体層100は、MOCVD法で形成すると結晶性の良いものが得られるが、スパッタ法によっても条件を最適化することで、MOCVD法よりも優れた結晶性を有する半導体層を形成できる。以下、順次説明する。
<
The
Further, as shown in FIG. 1, each of the n-
Note that although the stacked
<中間層120>
中間層120は、多結晶のAlxGa1−xN(0≦x≦1)からなるものが好ましく、単結晶のAlxGa1−xN(0≦x≦1)のものがより好ましい。
中間層120は、上述のように、例えば、多結晶のAlxGa1−xN(0≦x≦1)からなる厚さ0.01μm〜0.5μmのものとすることができる。中間層120の厚みが0.01μm未満であると、中間層120により基板110と下地層130との格子定数の違いを緩和する効果が十分に得られない場合がある。また、中間層120の厚みが0.5μmを超えると、中間層120としての機能には変化が無いのにも関わらず、中間層120の成膜処理時間が長くなり、生産性が低下するおそれがある。
<
The
As described above, the
中間層120は、基板110と下地層130との格子定数の違いを緩和し、特にc面を主面とするサファイアで基板110を構成した場合には、基板110の(0001)面(c面)上にc軸配向した単結晶層の形成を容易にする働きがある。したがって、中間層120の上に単結晶の下地層130を積層すると、より一層結晶性の良い下地層130が積層できる。なお、本発明においては、中間層を形成することが好ましいが、中間層を形成しなくても良い。
The
また、中間層120は、III族窒化物半導体からなる六方晶系の結晶構造を持つものであってもよい。また、中間層120をなすIII族窒化物半導体の結晶は、単結晶構造を有するものであってもよく、単結晶構造を有するものが好ましく用いられる。III族窒化物半導体の結晶は、成長条件を制御することにより、上方向だけでなく、面内方向にも成長して単結晶構造を形成する。このため、中間層120の成膜条件を制御することにより、単結晶構造のIII族窒化物半導体の結晶からなる中間層120とすることができる。このような単結晶構造を有する中間層120を基板110上に成膜した場合、中間層120のバッファ機能が有効に作用するため、その上に成膜されたIII族窒化物半導体は良好な配向性および結晶性を有する結晶膜となる。
The
また、中間層120をなすIII族窒化物半導体の結晶は、成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶(多結晶)とすることも可能である。なお、ここでの集合組織からなる柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
Further, the group III nitride semiconductor crystal forming the
<下地層130>
下地層130としては、AlxGayInzN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を用いることができるが、AlxGa1−xN(0≦x<1)を用いると結晶性の良い下地層130を形成できるため好ましい。
下地層130の膜厚は0.1μm以上が好ましく、より好ましくは0.5μm以上であり、1μm以上が最も好ましい。この膜厚以上にした方が、結晶性の良好な下地層130が得られやすい。
下地層130の結晶性を良くするためには、下地層130は不純物をドーピングしない方が望ましい。しかし、p型あるいはn型の導電性が必要な場合は、p型不純物(アクセプター)あるいはn型不純物(ドナー)を添加することができる。
<
As the
The film thickness of the
In order to improve the crystallinity of the
<n型半導体層140>
図1に示すように、n型半導体層140は、nコンタクト層140aとnクラッド層140bとから構成されるのが好ましい。なお、nコンタクト層140aがnクラッド層140bを兼ねることも可能である。また、前述の下地層130をn型半導体層140に含めてもよい。
<N-
As shown in FIG. 1, the n-
nコンタクト層140aは、第2電極200を設けるための層である。nコンタクト層140aとしては、AlxGa1−xN層(0≦x<1、好ましくは0≦x≦0.5、さらに好ましくは0≦x≦0.1)から構成されることが好ましい。
The
また、nコンタクト層140aにはn型不純物がドープされていることが好ましく、n型不純物を1×1017/cm3〜1×1020/cm3、好ましくは1×1018/cm3〜1×1019/cm3の濃度で含有すると、第2電極200との良好なオーミック接触を維持できる点で好ましい。n型不純物としては、特に限定されないが、例えば、Si、GeおよびSn等が挙げられ、好ましくはSiおよびGeが挙げられる。
The
nコンタクト層140aの膜厚は、0.5μm〜5μmとされることが好ましく、1μm〜3μmの範囲に設定することがより好ましい。nコンタクト層140aの膜厚が上記範囲にあると、発光層150等の結晶性が良好に維持される。
さらに、nコンタクト層140aの不純物の濃度と膜厚との積(Nd)は、nコンタクト層140aの電気抵抗と反比例する関係にあり、発光層150の電流密度を均一にし、順方向電圧Vfを低くするために望ましい範囲は、Nd=1×1014/cm2〜1×1016/cm2、好ましくは2×1014/cm2〜5×1015/cm2である。この積の値が小さすぎる場合は、第2電極200に近接する領域(近傍)の光量(電流密度)が大きく、順方向電圧Vfが高くなる。一方、この積の値が大きすぎる場合は、第1電極190に近い側の光量(電流密度)が大きくなり、nコンタクト層140aの結晶の品質低下により、静電破壊電圧の低下を招く。
The film thickness of the
Further, the product (Nd) of the impurity concentration and the film thickness of the
nコンタクト層140aと発光層150との間には、nクラッド層140bを設けることが好ましい。nクラッド層140bは、発光層150へのキャリアの注入とキャリアの閉じ込めとを行なう層である。nクラッド層140bはAlGaN、GaN、GaInNなどで形成することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造としてもよい。nクラッド層140bをGaInNで形成する場合には、発光層150のGaInNのバンドギャップよりも大きくすることが望ましい。なお、本明細書中には、AlGaN、GaInNについて、各元素の組成比を省略した形で記述する場合がある。
An n-clad
nクラッド層140bの膜厚は、特に限定されないが、好ましくは5nm〜500nmであり、より好ましくは5nm〜100nmである。nクラッド層140bのn型不純物濃度は1×1017/cm3〜1×1020/cm3が好ましく、より好ましくは1×1018/cm3〜1×1019/cm3である。不純物濃度がこの範囲であると、良好な結晶性の維持および素子の動作電圧低減の点で好ましい。
The thickness of the n-clad
なお、nクラッド層140bを、超格子構造を含む層とする場合には、詳細な図示を省略するが、10nm以下の膜厚を有したIII族窒化物半導体からなるn側第1層と、n側第1層と組成が異なるとともに10nm以下の膜厚を有したIII族窒化物半導体からなるn側第2層とが積層された構造を含むものであっても良い。
また、nクラッド層140bは、n側第1層とn側第2層とが交互に繰返し積層された構造を含んだものであってもよく、GaInNとGaNとの交互構造又は組成の異なるGaInN同士の交互構造であることが好ましい。
When the n-
Further, the n-
<発光層150>
n型半導体層140の上に積層される発光層150としては、単一量子井戸構造あるいは多重量子井戸構造などを採用することが望ましい。
図1では、発光層150を、障壁層150aと井戸層150bとが交互に積層されてなる多重量子井戸構造で示している。そして、発光層150のうち、nクラッド層140bと接する側および後述するpクラッド層160aと接する側は、それぞれ障壁層150aとなっている。多重量子井戸構造の井戸層150bとしては、Ga1−yInyN(0<y<0.4)からなるIII族窒化物半導体層が通常用いられる。井戸層150bの膜厚としては、量子効果の得られる程度の膜厚、例えば1nm〜10nmとすることができ、好ましくは2nm〜6nmとすると発光出力の点で好ましい。
また、多重量子井戸構造の発光層150の場合は、上記Ga1−yInyNを井戸層150bとし、井戸層150bよりバンドギャップエネルギーが大きいAlzGa1−zN(0≦z<0.3)を障壁層150aとする。井戸層150bおよび障壁層150aには、設計により不純物を添加してもしなくてもよい。
<
As the
In FIG. 1, the
In the case of the
<p型半導体層160>
p型半導体層160は、通常、pクラッド層160aおよびpコンタクト層160bから構成される。また、pコンタクト層160bがpクラッド層160aを兼ねることも可能である。
<P-
The p-
pクラッド層160aは、発光層150へのキャリアの閉じ込めとキャリアの注入とを行なう層である。pクラッド層160aとしては、発光層150のバンドギャップエネルギーより大きくなる組成であり、発光層150へのキャリアの閉じ込めができるものであれば特に限定されないが、例えばAlxGa1−xN(0<x≦0.4)のものが挙げられる。
The p-
pクラッド層160aが、このようなAlGaNからなると、発光層150へのキャリアの閉じ込めの点で好ましい。pクラッド層160aの膜厚は、特に限定されないが、好ましくは1nm〜400nmであり、より好ましくは5nm〜100nmである。
pクラッド層160aのp型不純物濃度は、1×1018/cm3〜1×1021/cm3が好ましく、より好ましくは1×1019/cm3〜1×1020/cm3である。p型不純物濃度が上記範囲であると、結晶性を低下させることなく良好なpクラッド層160aが得られる。
また、pクラッド層160aは、複数回積層した超格子構造としてもよく、この場合には、組成比が異なるAlGaNと他のAlGaNとの交互構造または組成が異なるAlGaNとGaNとの交互構造であることが好ましい。
It is preferable that the p-
The p-type impurity concentration of the p-clad
The p-
pコンタクト層160bは、透光性電極170を設けるための層である。pコンタクト層160bは、AlxGa1−xN(0≦x≦0.4)であることが好ましい。Al組成が上記範囲であると、良好な結晶性の維持および透光性電極170との良好なオーミック接触の維持が可能となる点で好ましい。
pコンタクト層160bでは、p型不純物を1×1018/cm3〜1×1021/cm3の濃度、好ましくは5×1019/cm3〜5×1020/cm3の濃度で含有していると、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。p型不純物としては、特に限定されないが、例えば好ましくはMgが挙げられる。
pコンタクト層160bの膜厚は、特に限定されないが、10nm〜500nmが好ましく、より好ましくは50nm〜200nmである。pコンタクト層160bの膜厚がこの範囲であると、順方向電圧Vfおよび出射光量Poの点で好ましい。
The
The p-
The thickness of the
また、pコンタクト層160bをp側第1層とp側第2層の2層とし、pクラッド層160aに接するp側第1層(部分)を、透光性電極170に接するp側第2層(部分)に比べ、Mgの添加量を少なくして、層抵抗(シート抵抗)が低くなるようにしてもよい。
接触抵抗(コンタクト抵抗)はMgの添加量に比例して低下するが、層抵抗には適正なMgの添加量の範囲があり、過剰にMgを添加すると抵抗が高くなる。このため、2層に分けて接触抵抗、層抵抗とも低くすることが望ましい。
このことにより、p型半導体層160の層抵抗を低減させるとともに、p型半導体層160と透光性電極170との接触抵抗も低減させることができる。
Further, the p-
The contact resistance (contact resistance) decreases in proportion to the added amount of Mg, but the layer resistance has an appropriate range of the added amount of Mg. If excessive Mg is added, the resistance increases. For this reason, it is desirable to lower both the contact resistance and the layer resistance in two layers.
As a result, the layer resistance of the p-
<透光性電極170>
図1に示すように、p型半導体層160の上には透光性電極170が積層されている。
図2に示すように平面視したときに、透光性電極170は、第2電極200を形成するために、エッチング等の手段によって一部が除去されたp型半導体層160の上面160cのほぼ全面を覆うように形成されている。
<
As shown in FIG. 1, a
When viewed in plan as shown in FIG. 2, the
透光性電極170は、p型半導体層160との接触抵抗が小さいものであることが好ましい。また、この半導体発光素子1では、発光層150からの光を第1電極190が形成された側に取り出すことから、透光性電極170は発光層150からの光に対する透過性に優れたものが好ましい。さらにまた、p型半導体層160の全面に渡って均一に電流を拡散させるために、透光性電極170は優れた導電性を有したものであることが好ましい。
The
以上のことから、透光性電極170として、インジウム(In)を含む酸化物の導電性材料(酸化物導電性材料)が用いられる。Inを含む酸化物の一部は、他の透明導電膜と比較して光透過性および導電性の両者がともに優れている点で好ましい。Inを含む導電性の酸化物としては、例えばITO(酸化インジウム錫(In2O3−SnO2))、IZO(酸化インジウム亜鉛(In2O3−ZnO))、IGO(酸化インジウムガリウム(In2O3−Ga2O3))、ICO(酸化インジウムセリウム(In2O3−CeO2))等が挙げられる。なお、これらの中に、例えばフッ素などが添加されていてもかまわない。
From the above, an oxide conductive material (oxide conductive material) containing indium (In) is used as the
これらの材料を、この技術分野で公知の手段で膜として堆積するとともに、公知の手段で加工(パターニング)することにより貫通孔180が設けられた透光性電極170を形成できる。また、透光性電極170を形成した後に、透光性電極170の透明化、低抵抗化を目的とした熱アニールを施す場合もある。
These materials are deposited as a film by means known in this technical field and processed (patterned) by a known means to form a
透光性電極170は、結晶化された構造のものを使用してよく、特に六方晶構造又はビックスバイト構造を有するIn2O3結晶を含む透明性が高く、抵抗の低い、ITO、IZOを好ましく使用することができる。
例えば、六方晶構造のIn2O3結晶を含むIZOを透光性電極170として使用する場合、エッチング性に優れたアモルファス状態のIZO膜を用いて貫通孔180が設けられた特定形状にパターニングすることができ、さらにその後、熱処理等によりアモルファス状態から結晶を含む構造に転移させることで、アモルファス状態のIZO膜よりも光の透過性に優れた透光性電極170に加工することができる。
As the
For example, when IZO containing hexagonal In 2 O 3 crystal is used as the
また、IZO膜としては、比抵抗が最も低くなる組成を使用することが好ましい。
例えば、IZO中のZnO濃度は1質量%〜20質量%であることが好ましく、5質量%〜15質量%の範囲であることがさらに好ましい。10質量%であると特に好ましい。また、IZO膜の膜厚は、低接触抵抗、高光透過率を得ることができる35nm〜10000nm(10μm)の範囲であることが好ましい。膜厚が35nmより薄いと接触抵抗が高くなる。光透過率の低下および生産コストの観点から、IZO膜の膜厚は1000nm(1μm)以下であることが好ましい。さらに、接触抵抗が低く、光透過率の高い50〜400nmが最適である。
電流密度の均一化のために、IZO膜のシート抵抗を5〜50Ω/□の範囲とすることが望ましい。さらに、望ましくは10〜40Ω/□である。シート抵抗が高いと、順方向電圧Vfが高くなり、発光効率が低下する。シート抵抗が低すぎると第2電極200付近の電流密度が高くなり、半導体発光素子1全体としての効率が低下する。
貫通孔180の幅は、1〜10μmの範囲が望ましく、さらに、2〜5μmが好ましい。幅が1μmより小さい場合は、貫通孔180の幅のバラツキが大きくなり、均一な電流密度が得られにくくなる。一方、10μmより大きいと貫通孔180の領域とそれ以外の領域とで、電流密度が異なり、発光層150への電流供給が不均一になり、半導体発光素子1全体としての発光効率が低下する。
IZO膜の微細な貫通孔180のパターニングは、熱処理を行なう前に行なうことが望ましい。熱処理により、アモルファス状態のIZO膜は結晶化されたIZO膜となるため、アモルファス状態のIZO膜と比較してエッチングが難しくなる。これに対し、熱処理前のIZO膜はアモルファス状態であるため、エッチング液を用いて容易に精度良くパターニングすることが可能である。
Further, it is preferable to use a composition having the lowest specific resistance as the IZO film.
For example, the ZnO concentration in IZO is preferably 1% by mass to 20% by mass, and more preferably 5% by mass to 15% by mass. 10% by mass is particularly preferable. The film thickness of the IZO film is preferably in the range of 35 nm to 10000 nm (10 μm) at which low contact resistance and high light transmittance can be obtained. When the film thickness is thinner than 35 nm, the contact resistance increases. From the viewpoint of reduction in light transmittance and production cost, the thickness of the IZO film is preferably 1000 nm (1 μm) or less. Furthermore, 50 to 400 nm with low contact resistance and high light transmittance is optimal.
In order to make the current density uniform, the sheet resistance of the IZO film is desirably in the range of 5 to 50Ω / □. Furthermore, it is desirably 10 to 40Ω / □. When the sheet resistance is high, the forward voltage Vf increases and the light emission efficiency decreases. If the sheet resistance is too low, the current density in the vicinity of the
The width of the through
The patterning of the fine through-
アモルファス状態のIZO膜の微細な貫通孔180のパターニングは、ドライエッチング装置を用いて行なっても良い。このとき、エッチングガスにはCl2、SiCl4、BCl3等を用いることができる。アモルファス状態のIZO膜は、例えば500℃〜1000℃の熱処理を行ない、条件を制御することで六方晶構造のIn2O3結晶を含むIZO膜や、ビックスバイト構造のIn2O3結晶を含むIZO膜にすることができる。六方晶構造のIn2O3結晶を含むIZO膜は前述したようにエッチングし難いので、上述のパターニングの後に熱処理することが好ましい。
Patterning of the fine through
特に、前述のように、熱処理によって結晶化したIZO膜は、アモルファス状態のIZO膜に比べて、第1電極190やp型半導体層160との密着性が良いため、本発明の実施形態において有効である。
In particular, as described above, an IZO film crystallized by heat treatment has better adhesion to the
<第1電極190>
透光性電極170上に形成され、透光性電極170とオーミック接触する第1電極190は、例えば、従来公知のAu、Al、Ti、V、Cr、Mn、Co、Zn、Ge、Zr、Nb、Mo、Ru、Ta、Ni、Pt、Cu等の材料から構成される。第1電極190の構造は特に限定されず、従来公知の構造を採用することができる。この技術分野で従来公知の手段で設けることができる。ワイヤボンド特性の向上のため、第1電極190の下の透光性電極170には、貫通孔180を設けないことが望ましい。
第1電極190の厚さは、例えば100nm〜2000nmの範囲内であり、好ましくは300nm〜1000nmの範囲内である。
<
The
The thickness of the
<第2電極200>
第2電極200は、n型半導体層140のnコンタクト層140aにオーミック接触している。すなわち、第2電極200は、積層半導体層100のp型半導体層160、発光層150およびn型半導体層140の一部を除去して、nコンタクト層140aの半導体層露出面140cを形成し、この半導体層露出面140c上に設けられている。
第2電極200は、第1電極190と同じ組成・構造でもよい。各種組成および構造の第2電極200が従来公知であり、これらの第2電極200を何ら制限無く用いることができる。この技術分野で従来公知の手段で設けることができる。
<
The
The
<保護層210>
保護層210は、半導体発光素子1の内部への水分等の進入を抑制するために、第1電極190および第2電極200のそれぞれの表面の一部を除いて、透光性電極170の表面、積層半導体層100の表面および側面を覆うように設けられている。
また、本実施の形態では、発光層150からの光を、保護層210を介して取り出すことから、保護層210は発光層150から出射する光に対する透過性に優れたものであることが望ましい。本実施の形態では、保護層210をSiO2で構成している。ただし、保護層210を構成する材料についてはこれに限られるものではなく、SiO2に代えて、TiO2、Si3N4、SiO2−Al2O3、Al2O3、AlN等を用いることができる。
<
The
In this embodiment mode, light from the light-emitting
(半導体発光素子1の製造方法)
次に、本実施の形態である半導体発光素子1の製造方法の一例について説明する。
先ず、サファイア基板等の基板110を用意し、前処理を施す。前処理としては、例えば、スパッタ装置のチャンバ内に基板110を配置し、中間層120を形成する前にスパッタするなどの方法によって行うことができる。中間層120はスパッタ法で形成することが望ましいが、MOCVD法で形成することもできる。
(Method for Manufacturing Semiconductor Light-Emitting Element 1)
Next, an example of a method for manufacturing the semiconductor
First, a
中間層120を形成した後、中間層120上に、単結晶の下地層130を形成する。下地層130は、公知のMOCVD法で形成すればよい。
下地層130の形成後、下地層130上にnコンタクト層140aおよびnクラッド層140bを積層してn型半導体層140を形成する。nコンタクト層140aおよびnクラッド層140bは、スパッタ法で形成してもよく、MOCVD法で形成してもよい。
After the formation of the
After the
発光層150の形成は、公知のMOCVD法で形成すればよい。具体的には、障壁層150aと井戸層150bとを交互に繰り返して積層し、且つ、n型半導体層140側およびp型半導体層160側に障壁層150aが配される順で積層すればよい。
The
p型半導体層160の形成は、公知のMOCVD法で形成すればよい。具体的には、発光層150上にpクラッド層160aと、pコンタクト層160bとを順次積層すればよい。
The p-
p型半導体層160上に、蒸着法、スパッタ法などの公知の手段により、透光性電極170を構成する膜(IZO膜、ITO膜など)を堆積し、公知の手段によってパターニングし、貫通孔180を備えた透光性電極170を形成する。なお、一度のエッチングで、貫通孔180が設けられた透光性電極170が形成できる。エッチングは、微細加工に優れるドライエッチング法が望ましい。
そして、公知の手段により積層半導体層100の一部を除去して、nコンタクト層140aの一部を露出させ、半導体層露出面140cを形成する。
A film (IZO film, ITO film, etc.) constituting the
Then, a part of the
そして、前述したように、透光性電極170上に第1電極190を、半導体層露出面140c上に第2電極200を形成する。
最後に、第1電極190および第2電極200のそれぞれの表面の一部(開口部)を除いて、透光性電極170の表面、積層半導体層100の表面および側面を覆うように、SiO2からなる保護層210を形成する。
以上により、半導体発光素子1が得られる。
Then, as described above, the
Finally, except for a part (opening) of each surface of the
Thus, the semiconductor
このようにして得られた半導体発光素子1を、例えば窒素などの不活性雰囲気下において、150℃〜600℃、より好ましくは200℃〜500℃の範囲の温度で熱処理してもよい。この熱処理は、透光性電極170と第1電極190との密着性、および、第2電極200と半導体層露出面140cとの密着性の向上、透光性電極170の透過率の向上、低効率の低下などの目的で行われる。この熱処理は、保護層210の形成前に実施してもよい。
The semiconductor
(透光性電極170に設けられた貫通孔180)
次に、透光性電極170に設けられた貫通孔180について説明する。
貫通孔180を設けない状態において、電流集中が起こっている領域では、発光層150の発光効率が低下する。この集中している電流を貫通孔180により発光層150に分散することで発光効率が向上する。すなわち、貫通孔180の開口率と配置を適正化することで、電流の流れを制御し、発光層150へ電流を均一に供給し、発光層150の発光効率を高めることができる。
また、透光性電極170は、発光層150から出射する光を約90%以上透過するように設けられているが、透過率が100%でないため、光の一部を吸収する。このため、透光性電極170の膜厚は、薄いほうが望ましく、さらに、透光性電極170に貫通孔180を設けてp型半導体層160の表面を露出させると、透光性電極170が吸収する光を抑制して、半導体発光素子1からの出射光量(放射エネルギ)を増加させる効果もある。
すなわち、透光性電極170に貫通孔180を多く設けると、表面が露出したp型半導体層160から出射した光は、透光性電極170により吸収されないため、半導体発光素子1からの出射光量が増加する。
しかし、透光性電極170に貫通孔180を多く設けると、透光性電極170とp型半導体層160との接触面積が減少し、接触抵抗が増加する。このため、半導体発光素子1の順方向電圧Vfが増大する。そして、半導体発光素子1の駆動電圧が上昇し、半導体発光素子1の発光効率が低下する。
(Through
Next, the through
In a state where the through
The
That is, if the light-transmitting
However, if a large number of through-
本実施の形態では、図1に示したように、貫通孔180は、透光性電極170の表面の複数の異なる領域において、p型半導体層160の表面が露出する割合(開口率)が異なるように設けられている。第1電極190に近い領域Cの開口率1、第2電極200に近い領域Aの開口率2、領域Aと領域Cとの間の領域B(中間領域)の開口率3は、開口率1>開口率3>開口率2の関係になっている。なお、開口率は領域Aから領域Cへと連続的に変化してもよい。
p型半導体層160の表面が露出する割合は次のように設定されている。すなわち、透光性電極170の表面において、貫通孔180を設けない場合に、単位面積当たりに出射する光量が大きい領域は、貫通孔180によりp型半導体層160の表面が露出する割合を小さくし、単位面積当たりに出射する光量が小さい領域は、貫通孔180によりp型半導体層160の表面が露出する割合を大きくしている。すなわち、電界の向きに合わせて、開口率を変化させて発光層150へ供給される電流密度を均一化し、発光効率を高めている。第1電極190と第2電極200とを結ぶ線に沿って、開口率を変化させるのが望ましい。
In the present embodiment, as shown in FIG. 1, the through-
The rate at which the surface of the p-
図1において、領域Aは、貫通孔180を設けない場合に単位面積当たりの光量が大きい領域であって、領域Cは貫通孔180を設けない場合に単位面積当たりの光量が小さい領域である。
図3は、透光性電極170に貫通孔180を設けない場合の、半導体発光素子1の断面模式図である。
単位面積当たりの光量が大きい領域Aは、透光性電極170側から見た場合、明るい領域であって、発光層150を流れる電流が多い(電流密度が高い)領域である。つまり、図3のIaで示すように、半導体発光素子1を流れる電流は、透光性電極170の領域Aに対応する発光層150の部分に多く流れている。一方、単位面積当たりの光量が小さい領域Cは、透光性電極170側から見た場合、暗い領域であって、図3のIcで示すように、発光層150を流れる電流が低い(電流密度が低い)領域である。そして、透光性電極170の領域Bに対応する発光層150を流れる電流(Ib)は、領域Aに対応する発光層150を流れる電流Iaと領域Cに対応する発光層150を流れる電流Icとの間の電流となる。なお、電流Ia、Ib、Icは模式的に示したものであって、実際の半導体発光素子1では、発光層150内を広がって流れている。
なお、単位面積当たりの光量が大きい領域Aは第2電極200に近接した領域であって、単位面積当たりの光量が小さい領域Cは第1電極190に近接した領域である。このように、透光性電極170の単位面積当たりの光量の分布は、第1電極190と第2電極200との間において、第1電極190から第2電極200に流れる電流の半導体発光素子1における分布(電流分布)によって決まる。
In FIG. 1, a region A is a region where the amount of light per unit area is large when the through
FIG. 3 is a schematic cross-sectional view of the semiconductor
The region A having a large amount of light per unit area is a bright region when viewed from the
The region A having a large light amount per unit area is a region close to the
貫通孔180を透光性電極170に一様に設けると透光性電極170とp型半導体層160との接触抵抗が一様に増加する。接触抵抗の増加の影響は、電流密度の高い領域Aにおいて顕著に現れて、半導体発光素子1の順方向電圧Vfが高くなる。
これに対し、本実施の形態では、電流密度の高い領域Aでは、p型半導体層160の表面が露出する割合を小さくし、透光性電極170とp型半導体層160との接触抵抗の増加を抑制している。一方、電流密度の低い領域Cでは、p型半導体層160の表面が露出する割合を大きくし、接触抵抗の増加を抑制するよりも、発光層150の出射する光の取り出しを優先するようにしている。これにより、半導体発光素子1の出射光量Poを増加させるとともに、順方向電圧Vfの増大を抑制している。
When the through-
On the other hand, in the present embodiment, in the region A where the current density is high, the rate at which the surface of the p-
以上説明した透光性電極170の貫通孔180と順方向電圧Vfとの関係を実験例で説明する。
図4は、透光性電極170に貫通孔180を設ける領域と半導体発光素子1の出射光量Po(mW)と順方向電圧Vf(V)との関係を調べた実験例を説明する図である。ここでは、貫通孔180の部分を除いて、図1に示したのと同様の構成の半導体発光素子1を用いている。そして、貫通孔180は、領域A、Cのいずれか1つの領域にのみ設けている。なお、順方向電流Ifは20mAである。
貫通孔180の直径dは3μmである。図4においては、領域Aで貫通孔180が配列される正三角形の一辺長pa(μm)、領域Cで貫通孔180が配列される正三角形の一辺長pc(μm)により(pa、−、pc)で表記している。そして、「−」は、貫通孔180が設けられていないことを示している。図4では、一辺長pa、pcはすべて6μmとしている。よって、例えば領域Aにのみ貫通孔180を設けた場合を#A(6、−、−)と表記している。
The relationship between the through
FIG. 4 is a diagram for explaining an experimental example in which the relationship between the region in which the through-
The diameter d of the through
そして、透光性電極170に貫通孔180を設けない場合(図4の#0)には、領域Aが最も明るく(単位面積当たりの光量が大きく)、領域B、Cにいくにつれ、暗く(単位面積当たりの光量が小さく)なっている。すなわち、領域Aに対応する発光層150の部分での電流密度が高く、領域B、Cにいくにしたがい電流密度が低くなっている。
And when the through-
図4に示すように、#0(−、−、−)で示す貫通孔180を設けない場合(Po=20.0mW、Vf=3.08V)に比べ、#A(6、−、−)(Po=21.5mW、Vf=3.10V)、#C(−、−、6)(Po=21.0mW、Vf=3.06V)のいずれの場合も出射光量Po(mW)は増加する。そして、順方向電圧Vf(V)は、領域Aに貫通孔180を設けた場合(#A)および領域Cに貫通孔180を設けた場合(#C)とも貫通孔180を設けない場合(#0)と同等である。
図4では、一辺長p(pa、pb、pc)が6μmの場合を示したが、9μm、12μmの場合も同様であった。
As shown in FIG. 4, #A (6,-,-) as compared to the case where the through
In FIG. 4, the case where the side length p (pa, pb, pc) is 6 μm is shown, but the case where the length is 9 μm and 12 μm is the same.
すなわち、実験例も、単位面積当たりの光量が大きく、発光層150を流れる電流が多い(電流密度が高い)領域Aのp型半導体層160の表面が露出する割合を小さくすることで、順方向電圧Vfの増大が抑制できることを示している。
That is, also in the experimental example, by reducing the ratio of exposing the surface of the p-
図5は、透光性電極170における貫通孔180の他の例を説明する図である。
ここでは、第2電極200に近接する領域が、単位面積当たりの光量が大きく、発光層150を流れる電流が多い(電流密度が高い)とし、第1電極190に近接する領域が、単位面積当たりの光量が小さく、発光層150を流れる電流が少ない(電流密度が低い)とする。
図5(a)は、透光性電極170の表面を2つの領域(領域A、B)に分けている。そして、単位面積当たりの光量が大きく、発光層150を流れる電流が多い(電流密度が高い)、第2電極200に近接する領域Aには貫通孔を設けていない。一方、単位面積当たりの光量が小さく、発光層150を流れる電流が少ない(電流密度が低い)、第1電極190に近接する領域Bには、貫通孔180を設けている。
このような場合であっても、半導体発光素子1の出射光量Poを増加させるとともに、順方向電圧Vfの増大が抑制できる。
FIG. 5 is a diagram for explaining another example of the through
Here, it is assumed that the region close to the
In FIG. 5A, the surface of the
Even in such a case, the emitted light amount Po of the semiconductor
図5(b)は、透光性電極170の表面を2つの領域(領域A、B)に分けている。そして、単位面積当たりの光量が大きく、発光層150を流れる電流が多い(電流密度が高い)、第2電極200に近接する領域Aには、p型半導体層160の表面が露出する割合が少なくなるように貫通孔180を設けている。一方、単位面積当たりの光量が小さく、発光層150を流れる電流が少ない(電流密度が低い)、第1電極190に近接する領域Bには、p型半導体層160の表面が露出する割合が多くなるように貫通孔180を設けている。
このような場合であっても、半導体発光素子1の出射光量Poを増加させるとともに、順方向電圧Vfの増大が抑制できる。
なお、図5(a)、(b)における領域Aと領域Bとは、必ずしも透光性電極170の表面を2等分して設ける必要はなく、適宜設定すればよい。
In FIG. 5B, the surface of the
Even in such a case, the emitted light amount Po of the semiconductor
Note that the region A and the region B in FIGS. 5A and 5B are not necessarily provided by dividing the surface of the
図5(c)は、透光性電極170の表面を図1と同様に、3つの領域(領域A、B、C)に分けている。そして、単位面積当たりの光量が大きく、発光層150を流れる電流が多い(電流密度が高い)、第2電極200に近接する領域Aには、貫通孔180を設けていない。一方、単位面積当たりの光量が小さく、発光層150を流れる電流が少ない(電流密度が低い)、第1電極190に近接する領域Cには、p型半導体層160の表面が露出する割合が多くなるように貫通孔180を設けている。領域Aと領域Cとの間の領域Bには、p型半導体層160の表面が露出する割合が領域Cよりも少なくなるように貫通孔180を設けている。
このような場合であっても、半導体発光素子1の出射光量Poを増加させるとともに、順方向電圧Vfの増大が抑制できる。
なお、領域A、B、Cは、必ずしも透光性電極170の表面を3等分して設ける必要はなく、適宜設定すればよい。
In FIG. 5C, the surface of the
Even in such a case, the emitted light amount Po of the semiconductor
Note that the regions A, B, and C are not necessarily provided by dividing the surface of the
また、図5では、貫通孔180が配置される正三角形の一辺長pを変えて、p型半導体層160の表面の露出する割合を変化させた。貫通孔180の直径dを変えて、p型半導体層160の表面の露出する割合を変化させてもよい。この場合、貫通孔180により表面が露出したp型半導体層160に流れる電流密度が低くなって、半導体発光素子1の出射光量Poが低下しないように、貫通孔180の直径dを設定すればよい。
Further, in FIG. 5, the side length p of the equilateral triangle in which the through
さらに、図示しないが、第1電極190に近接する領域が、単位面積当たりの光量が大きく、発光層150を流れる電流が多い(電流密度が高い)とし、第2電極200に近接する領域が、単位面積当たりの光量が小さく、発光層150を流れる電流が少ない(電流密度が低い)場合には、図1および図5に示した貫通孔180によりp型半導体層160が露出する割合をそれぞれの領域に対して、逆に設定すればよい。
Further, although not shown, the region close to the
なお、単位面積当たりの光量が大きい領域が、第1電極190に近接する領域と第2電極200に近接する領域とのいずれであるかは、n型半導体層140の層抵抗と、p型半導体層160および透光性電極170の積層部分の層抵抗との大きさの関係などによって決まると考えられる。n型半導体層140の層抵抗がp型半導体層160および透光性電極170の積層部分の層抵抗より大きい場合は、本実施の形態で示したように、第2電極200に近接した部分に電流が集中する。逆に、n型半導体層140の層抵抗がp型半導体層160および透光性電極170の積層部分の層抵抗より小さい場合は、第1電極190に近接した部分に電流が集中する。
Note that whether the region where the amount of light per unit area is large is the region close to the
以下、実施例により説明する。
表1には、実施例1〜4および比較例1、2のそれぞれの半導体発光素子1の透光性電極170に設けられる貫通孔180の構成および評価結果として、順方向電流Ifを20mA流した時の出射光量Po(mW)および順方向電圧Vf(V)を示している。このときの発光波長は、450nmであった。
実施例1〜4および比較例1、2のそれぞれの半導体発光素子1は、透光性電極170に設けられる貫通孔180を除いて、図1に示したのと同様の構成を有している。
そして、実施例1〜4においては、図1に示したように、透光性電極170は領域A、B、Cに分けられ、それぞれの領域に、表1に示す正三角形の一辺長p(pa、pb、pc)で、貫通孔180が設けられている。貫通孔180の直径dは3μmである。実施例1〜4では、いずれにおいても、領域Cが領域Aに比べ、p型半導体層160の表面が露出する割合が高くなっている。なお、p型半導体層160が露出する割合(開口率)は、貫通孔180が配置される正三角形の一辺長p(pa、pb、pc)が6μmである場合は20%、9μmである場合は10%、12μmである場合は5%である。表1では()内に示している。
一方、比較例1は、透光性電極170に貫通孔180を設けていない。この場合、第2電極200に近接する領域(実施例1〜4においては領域A)の単位面積当たりの光量が大きく、第1電極190に近接する領域(実施例1〜4においては領域C)の単位面積当たりの光量が小さくなっている。
そして、比較例2は、正三角形の一辺長p(pa、pb、pc)を6μmとして、透光性電極170に貫通孔180が一様に設けられている。
Hereinafter, an example explains.
In Table 1, as a configuration and evaluation result of the through-
Each of the semiconductor
In Examples 1 to 4, as shown in FIG. 1, the
On the other hand, in Comparative Example 1, the
In Comparative Example 2, the side length p (pa, pb, pc) of the equilateral triangle is 6 μm, and the through-
図6は、表1に評価結果として示した、実施例1〜4および比較例1、2の半導体発光素子1の出射光量Po(mW)と順方向電圧Vf(V)との関係を説明する図である。
表1および図6から分かるように、実施例1〜4では、出射光量Po(mW)が23.8mW〜22.1mWと、透光性電極170に貫通孔180を設けない比較例1の20.0mWに比べ、いずれも増加している。
一方、透光性電極170に貫通孔180を一様に設けた比較例2では、出射光量Po(mW)が21.1mWと、透光性電極170に貫通孔180を設けない比較例1の20.0mWに比べ増加している。しかし、比較例2の順方向電圧Vf(V)は3.14Vと、比較例1の3.07Vに比べ大幅に増大している。
これに対し、実施例1〜4では、順方向電圧Vf(V)が3.06V〜3.09Vと、比較例1の3.07Vに近い値に維持され、貫通孔180を設けることによる順方向電圧Vf(V)の増大が抑制されている。
FIG. 6 illustrates the relationship between the emitted light amount Po (mW) and the forward voltage Vf (V) of the semiconductor
As can be seen from Table 1 and FIG. 6, in Examples 1 to 4, the emitted light amount Po (mW) is 23.8 mW to 22.1 mW, and 20 of Comparative Example 1 in which the through-
On the other hand, in the comparative example 2 in which the through-
On the other hand, in Examples 1 to 4, the forward voltage Vf (V) is maintained at 3.06 V to 3.09 V, which is close to 3.07 V of Comparative Example 1, and the order by providing the through
以上説明したように、透光性電極170の表面を複数の領域に分け、p型半導体層160の表面が露出する割合を変化させることで、半導体発光素子1からの出射光量Poを大きくするとともに、順方向電圧Vfが大きくなることを抑制することができる。
As described above, the surface of the
1…半導体発光素子、100…積層半導体層、110…基板、120…中間層、130…下地層、140…n型半導体層、150…発光層、160…p型半導体層、170…透光性電極、180…貫通孔、190…第1電極、200…第2電極、210…保護層
DESCRIPTION OF
Claims (17)
前記第1半導体層上に当該第1半導体層に接して設けられ、通電により発光するIII−V族半導体の発光層と、
前記発光層上に当該発光層に接して設けられ、前記第1導電型とは逆の第2導電型を有するIII−V族半導体の第2半導体層と、
前記第2半導体層上に当該第2半導体層に接して設けられ、前記発光層が出射する光に対して透過性を有する透光性電極と、
前記透光性電極上の一部に当該透光性電極に接して設けられ、前記発光層に通電するための一方の端子となる第1電極と
前記第1半導体層に接続されるとともに、前記第1電極と同一面側に設けられ、前記発光層に通電するための他方の端子となる第2電極とを備え、
前記透光性電極は、前記第1電極または前記第2電極のいずれか一方に近接する領域に、前記第2半導体層の表面が露出するように厚さ方向に貫通する複数の貫通孔が設けられている半導体発光素子。 A first semiconductor layer of a III-V semiconductor having a first conductivity type;
A light-emitting layer of a III-V group semiconductor that is provided on the first semiconductor layer in contact with the first semiconductor layer and emits light when energized;
A second semiconductor layer of a III-V group semiconductor provided on the light emitting layer in contact with the light emitting layer and having a second conductivity type opposite to the first conductivity type;
A translucent electrode provided on and in contact with the second semiconductor layer on the second semiconductor layer and having transparency to the light emitted from the light emitting layer;
A part of the translucent electrode is provided in contact with the translucent electrode, connected to the first semiconductor layer and a first electrode serving as one terminal for energizing the light emitting layer, and A second electrode provided on the same side as the first electrode and serving as the other terminal for energizing the light emitting layer;
The translucent electrode is provided with a plurality of through holes penetrating in a thickness direction in a region adjacent to either the first electrode or the second electrode so that the surface of the second semiconductor layer is exposed. A semiconductor light emitting device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011037670A JP5569430B2 (en) | 2011-02-23 | 2011-02-23 | Semiconductor light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011037670A JP5569430B2 (en) | 2011-02-23 | 2011-02-23 | Semiconductor light emitting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012175005A true JP2012175005A (en) | 2012-09-10 |
JP5569430B2 JP5569430B2 (en) | 2014-08-13 |
Family
ID=46977589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011037670A Active JP5569430B2 (en) | 2011-02-23 | 2011-02-23 | Semiconductor light emitting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5569430B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154808A (en) * | 2013-02-13 | 2014-08-25 | Meijo University | Semiconductor light-emitting element and manufacturing method of the same |
CN105720138A (en) * | 2016-02-22 | 2016-06-29 | 厦门市三安光电科技有限公司 | Light emitting diode and manufacturing method therefor |
JP2017195212A (en) * | 2016-04-18 | 2017-10-26 | スタンレー電気株式会社 | Vertical resonator type light emitter |
CN111739878A (en) * | 2019-03-25 | 2020-10-02 | 群创光电股份有限公司 | Electronic device |
JP2021007136A (en) * | 2019-06-28 | 2021-01-21 | セイコーエプソン株式会社 | Light-emitting device and projector |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011033625A1 (en) * | 2009-09-16 | 2011-03-24 | 株式会社 東芝 | Semiconductor light emitting element |
-
2011
- 2011-02-23 JP JP2011037670A patent/JP5569430B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011033625A1 (en) * | 2009-09-16 | 2011-03-24 | 株式会社 東芝 | Semiconductor light emitting element |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014154808A (en) * | 2013-02-13 | 2014-08-25 | Meijo University | Semiconductor light-emitting element and manufacturing method of the same |
CN105720138A (en) * | 2016-02-22 | 2016-06-29 | 厦门市三安光电科技有限公司 | Light emitting diode and manufacturing method therefor |
JP2017195212A (en) * | 2016-04-18 | 2017-10-26 | スタンレー電気株式会社 | Vertical resonator type light emitter |
JP6990499B2 (en) | 2016-04-18 | 2022-01-12 | スタンレー電気株式会社 | Manufacturing method of vertical resonator type light emitting element and vertical resonance type light emitting element |
CN111739878A (en) * | 2019-03-25 | 2020-10-02 | 群创光电股份有限公司 | Electronic device |
JP2021007136A (en) * | 2019-06-28 | 2021-01-21 | セイコーエプソン株式会社 | Light-emitting device and projector |
JP7136020B2 (en) | 2019-06-28 | 2022-09-13 | セイコーエプソン株式会社 | Light-emitting device and projector |
Also Published As
Publication number | Publication date |
---|---|
JP5569430B2 (en) | 2014-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8502254B2 (en) | Group III nitride semiconductor light-emitting device and method of manufacturing the same, and lamp | |
JP5522032B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
US8436396B2 (en) | Semiconductor light emitting element, method for manufacturing semiconductor light emitting element, and lamp | |
US9099614B2 (en) | Semiconductor light emitting element | |
KR100703091B1 (en) | Nitride semiconductor light emitting device and method for manufacturing the same | |
TWI684291B (en) | Nitride semiconductor ultraviolet light emitting element | |
JP2012256918A (en) | Nitride-based semiconductor light-emitting element and manufacturing method for the same | |
JP2005244207A (en) | Nitride gallium based compound semiconductor luminous element | |
JP2010205988A (en) | Nitride semiconductor element and method for manufacturing the same | |
US20130134475A1 (en) | Semiconductor light emitting device | |
JP2003046127A (en) | Nitride semiconductor light-emitting element | |
KR20130042784A (en) | Nitride semiconductor light emitting device | |
JP5569430B2 (en) | Semiconductor light emitting device | |
JP2011066073A (en) | Semiconductor light-emitting element | |
JP2018190794A (en) | Light-emitting element | |
JP5434288B2 (en) | SEMICONDUCTOR LIGHT EMITTING DEVICE, SEMICONDUCTOR LIGHT EMITTING DEVICE MANUFACTURING METHOD, SEMICONDUCTOR LIGHT EMITTING DEVICE LAMP, LIGHTING DEVICE, AND ELECTRONIC DEVICE | |
JP2013026426A (en) | Group-iii nitride semiconductor light-emitting device | |
US20090278160A1 (en) | Radiation emitting semiconductor device | |
WO2010100900A1 (en) | Group iii nitride semiconductor light-emitting element and method for manufacturing the same, and lamp | |
JP2009246275A (en) | Group iii nitride semiconductor light emitting device and lamp | |
TWI455355B (en) | Light emitting diode structure | |
KR20110091246A (en) | Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same | |
CN115692557A (en) | Semiconductor device with a plurality of semiconductor chips | |
JP5942519B2 (en) | Semiconductor light emitting device | |
KR101335045B1 (en) | Light emitting diode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20121213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140327 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5569430 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |