KR20110091246A - Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same - Google Patents

Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same Download PDF

Info

Publication number
KR20110091246A
KR20110091246A KR1020100010986A KR20100010986A KR20110091246A KR 20110091246 A KR20110091246 A KR 20110091246A KR 1020100010986 A KR1020100010986 A KR 1020100010986A KR 20100010986 A KR20100010986 A KR 20100010986A KR 20110091246 A KR20110091246 A KR 20110091246A
Authority
KR
South Korea
Prior art keywords
layer
quantum barrier
quantum
barrier layer
light emitting
Prior art date
Application number
KR1020100010986A
Other languages
Korean (ko)
Inventor
천주영
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100010986A priority Critical patent/KR20110091246A/en
Publication of KR20110091246A publication Critical patent/KR20110091246A/en

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/104—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening using feather joints, e.g. tongues and grooves, with or without friction
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S8/00—Lighting devices intended for fixed installation
    • F21S8/04—Lighting devices intended for fixed installation intended only for mounting on a ceiling or the like overhead structures
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V17/00—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages
    • F21V17/10—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening
    • F21V17/16—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening by deformation of parts; Snap action mounting
    • F21V17/162—Fastening of component parts of lighting devices, e.g. shades, globes, refractors, reflectors, filters, screens, grids or protective cages characterised by specific fastening means or way of fastening by deformation of parts; Snap action mounting the parts being subjected to traction or compression, e.g. coil springs
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V21/00—Supporting, suspending, or attaching arrangements for lighting devices; Hand grips
    • F21V21/02—Wall, ceiling, or floor bases; Fixing pendants or arms to the bases
    • F21V21/03—Ceiling bases, e.g. ceiling roses

Abstract

PURPOSE: A method for manufacturing a semiconductor light emitting device and a semiconductor light emitting device manufactured thereby are provided to improve optical extraction efficiency by improve the crystalline quality of a quantum well layer and internal quantum efficiency. CONSTITUTION: An active layer(140) is formed by laminating at least one quantum barrier layer(141) by turns which sequentially is laminated with at least one or more quantum well layers, a first quantum barrier layer(143), and a second quantum barrier layer(145). The quantum well layers are formed on a first electrical conductive semiconductor layer. The first quantum barrier layer is formed at the growth temperature of the quantum well layer. The second quantum barrier layer is formed at higher temperature of the growth temperature of the quantum well layer. A second electrical conductive semiconductor layer is formed on the active layer.

Description

반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자 {Manufacturing method of semiconductor light emitting device and Semiconductor light emitting device manufactured by the same}Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same {Manufacturing method of semiconductor light emitting device and Semiconductor light emitting device manufactured by the same}

본 발명은 반도체 발광소자의 제조방법에 관한 것으로, 특히, 광추출 효율을 향상시킬 수 있는 반도체 발광소자의 제조방법 및 이에 의해 제조된 반도체 발광소자에 관한 것이다.
The present invention relates to a method for manufacturing a semiconductor light emitting device, and more particularly, to a method for manufacturing a semiconductor light emitting device capable of improving light extraction efficiency and a semiconductor light emitting device manufactured thereby.

질화물계 반도체 발광소자는 전자와 정공의 재결합원리를 이용하여 청색 또는 녹색 등의 단파장광을 포함한 넓은 파장대역의 광을 생성할 수 있는 발광소자로서, 기존의 단순한 디스플레이나 휴대용 액정 디스플레이용 시장에서 벗어나 그 활용범위가 고 전류/고 출력을 요구하는 BLU(Back Light Unit), 전장용, 조명용 등의 관련 기술분야로 확대되고 있다. 또한, 이러한 추세에 따라 질화물계 반도체 발광소자는 고휘도/고신뢰성이 요구되고 있다. A nitride semiconductor light emitting device is a light emitting device that can generate light of a wide wavelength band including short wavelength light such as blue or green light by using the recombination principle of electrons and holes. The scope of application is expanding to related technical fields such as BLU (Back Light Unit), electric field, and lighting that require high current / high output. In addition, according to this trend, nitride-based semiconductor light emitting devices are required to have high brightness and high reliability.

이러한 질화물 반도체 소자의 발광효율은 보통 활성층 내에서의 전자와 정공의 재결합확률, 즉 내부양자효율에 의해 결정된다. 일반적으로 활성층은 양자우물층과 양자장벽층이 교대로 형성된 다중양자우물 구조를 가진다. 이때, 양자우물층은 통상 InGaN을 이용하고, 양자장벽층은 GaN을 이용한다. 이러한 양자우물층과 양자장벽층을 교대로 형성할 경우, 저온에서 InGaN층을 형성한 후, 성장 온도를 올려 양자장벽층인 GaN층을 성장시킨다. 이 온도차에 의해 InGaN층의 In이 이탈하게 되어 양자우물층의 결정성이 나빠지는 문제점이 있다. 즉, 양자우물층의 결정성의 저하는 내부양자효율의 저하를 초래한다.
The luminous efficiency of such nitride semiconductor devices is usually determined by the probability of recombination of electrons and holes in the active layer, that is, internal quantum efficiency. In general, the active layer has a multi-quantum well structure in which a quantum well layer and a quantum barrier layer are alternately formed. In this case, the quantum well layer usually uses InGaN, and the quantum barrier layer uses GaN. When the quantum well layer and the quantum barrier layer are alternately formed, after forming the InGaN layer at low temperature, the growth temperature is raised to grow the GaN layer which is the quantum barrier layer. Due to this temperature difference, In is separated from the InGaN layer, resulting in poor crystallinity of the quantum well layer. That is, the lowering of the crystallinity of the quantum well layer causes a decrease in internal quantum efficiency.

상술한 종래의 문제를 해소하기 위해, 본 발명은 양자우물층의 결정성을 개선하여 광출력을 향상시킬 수 있는 반도체 발광소자의 제조방법을 제공하는데 그 목적이 있다.In order to solve the above-mentioned conventional problems, an object of the present invention is to provide a method of manufacturing a semiconductor light emitting device that can improve the light output by improving the crystallinity of the quantum well layer.

또한, 본 발명은 상기 반도체 발광소자의 제조 방법에 의해 제조된 반도체 발광소자를 제공하는데 다른 목적이 있다.
Another object of the present invention is to provide a semiconductor light emitting device manufactured by the method of manufacturing the semiconductor light emitting device.

상술한 목적을 달성하기 위해서, 본 발명의 일 측면은, 기판 상에 제1 도전형 반도체층을 형성하는 단계; 상기 제1 도전형 반도체층 상에 적어도 하나의 양자우물층과, 상기 양자우물층의 성장 온도에서 형성된 제1 양자장벽층 및 상기 양자우물층의 성장 온도보다 높은 온도에서 형성된 제2 양자장벽층이 순차 적층된 적어도 하나의 양자장벽층을 교대로 적층하여 활성층을 형성하는 단계; 및 상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법을 제공한다.
In order to achieve the above object, an aspect of the present invention, forming a first conductive semiconductor layer on a substrate; At least one quantum well layer, the first quantum barrier layer formed at the growth temperature of the quantum well layer and the second quantum barrier layer formed at a temperature higher than the growth temperature of the quantum well layer are formed on the first conductive semiconductor layer. Alternately stacking at least one quantum barrier layer sequentially stacked to form an active layer; And forming a second conductive semiconductor layer on the active layer.

이 경우, 상기 활성층을 형성하는 단계는, 복수 개의 양자우물층과 복수 개의 양자장벽층을 반복하여 적층하는 것에 의해 수행되는 것이며, 상기 활성층을 형성하는 단계는, 상기 제2 도전형 반도체층과 인접하는 상기 활성층의 최상층을 상기 제2 양자장벽층으로 형성하는 것이다.
In this case, the forming of the active layer is performed by repeatedly stacking a plurality of quantum well layers and a plurality of quantum barrier layers, and the forming of the active layer is adjacent to the second conductive semiconductor layer. The uppermost layer of the active layer is formed as the second quantum barrier layer.

또한, 상기 활성층을 형성하는 단계는, 상기 제1 양자장벽층을 상기 제2 양자장벽층 보다 큰 에너지 밴드갭을 갖도록 형성하는 것이며, 상기 활성층을 형성하는 단계는, 상기 제1 양자장벽층을 상기 제2 양자장벽층의 두께보다 얇도록 형성하는 것이다.
The forming of the active layer may include forming the first quantum barrier layer to have an energy band gap greater than that of the second quantum barrier layer, and the forming of the active layer may include forming the first quantum barrier layer. It is formed to be thinner than the thickness of a 2nd quantum barrier layer.

또한, 상기 활성층을 형성하는 단계는, 상기 양자우물층, 상기 제1 양자장벽층 및 상기 제2 양자장벽층이 순차 적층된 구조를 갖도록 수행되며, 상기 적층 구조는 InGaN, AlGaN 및 GaN을 순차 적층하는 것에 의해 형성되는 것이며, 상기 제1 양자장벽층의 두께는 1 ~ 5 nm 인 것이며, 상기반도체 발광소자의 제조방법은 상기 n형 반도체층 및 p형 반도체층 각각에 전기적으로 연결되는 전극을 형성하는 단계;를 더 포함하는 것이다.
The forming of the active layer may be performed such that the quantum well layer, the first quantum barrier layer, and the second quantum barrier layer are sequentially stacked, and the lamination structure is sequentially stacked with InGaN, AlGaN, and GaN. And a thickness of the first quantum barrier layer is 1 to 5 nm, and the method of manufacturing the semiconductor light emitting device forms an electrode electrically connected to each of the n-type semiconductor layer and the p-type semiconductor layer. It is to include; more.

한편, 본 발명의 다른 실시형태는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 형성되며, 적어도 하나의 양자우물층과, 상기 양자우물층 상에 형성되며, 서로 다른 에너지 밴드갭을 갖는 제1 및 제2 양자장벽층을 구비하는 적어도 하나의 양자장벽층이 교대로 적층되어 이루어진 활성층; 및 상기 활성층 상에 형성된 제2 도전형 반도체층;을 포함하는 반도체 발광소자를 제공한다.
On the other hand, another embodiment of the present invention, the first conductive semiconductor layer; At least one quantum well layer formed on the first conductivity type semiconductor layer, and having at least one quantum well layer and having first and second quantum barrier layers having different energy bandgaps; An active layer in which quantum barrier layers are alternately stacked; And a second conductivity type semiconductor layer formed on the active layer.

이 경우, 상기 제1 양자장벽층은 상기 제2 양자장벽층 보다 큰 에너지 밴드갭을 갖는 것이며, 상기 제1 양자장벽층은 상기 제2 양자장벽층의 두께보다 얇은 것이며, 상기 제1 양자장벽층의 두께는 1 ~ 5 nm 인 것이다.
In this case, the first quantum barrier layer has a larger energy bandgap than the second quantum barrier layer, the first quantum barrier layer is thinner than the thickness of the second quantum barrier layer, and the first quantum barrier layer is The thickness of is 1 to 5 nm.

또한, 상기 활성층은 상기 양자우물층, 상기 제1 양자장벽층 및 상기 제2 양자장벽층이 순차 적층된 적층구조를 갖되, 상기 적층구조는 순차 적층된 InGaN, AlGaN 및 GaN의 적층구조인 것이며, 상기 양자우물층은 상기 제1 도전형 반도체층에 인접하며, 상기 제2 양자장벽층은 상기 제2 도전형 반도체층에 인접하는 것이다.
In addition, the active layer has a laminated structure in which the quantum well layer, the first quantum barrier layer and the second quantum barrier layer is sequentially stacked, the laminated structure is a laminated structure of sequentially stacked InGaN, AlGaN and GaN, The quantum well layer is adjacent to the first conductivity type semiconductor layer, and the second quantum barrier layer is adjacent to the second conductivity type semiconductor layer.

또한, 상기 활성층은 복수 개의 양자우물층과 복수 개의 양자장벽층이 서로 교대로 적층된 구조이며, 상기 제2 도전형 반도체층과 인접하는 최상층이 상기 제2 양자장벽층인 것이며, 상기 반도체 발광소자는 상기 제1 도전형 반도체층의 하면에 형성된 기판; 및 상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 각각에 전기적으로 연결된 전극;을 더 포함하는 것이다.
The active layer has a structure in which a plurality of quantum well layers and a plurality of quantum barrier layers are alternately stacked, and the uppermost layer adjacent to the second conductive semiconductor layer is the second quantum barrier layer. A substrate formed on a bottom surface of the first conductivity type semiconductor layer; And an electrode electrically connected to each of the first conductive semiconductor layer and the second conductive semiconductor layer.

본 발명에 따르면, 양자우물층의 결정 품질을 개선함으로써 내부양자효율을 증가시킬 수 있고, 이로 인해 발광소자의 광출력을 향상시킬 수 있다.
According to the present invention, the internal quantum efficiency can be increased by improving the crystal quality of the quantum well layer, thereby improving the light output of the light emitting device.

도 1은 본 발명의 일 실시 형태에 따른 발광구조물을 개략적으로 나타내는 측단면도이다.
도 2는 도 1에 도시된 발광구조물의 에너지 밴드갭을 나타내는 다이어그램이다.
도 3은 도 1에 도시된 발광구조물에서 적층 방향에 따른 활성층의 성장 온도을 나타내는 그래프이다.
도 4는 본 발명의 제1 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 5 내지 도 8은 도 4에 도시된 본 발명의 제1 실시 형태에 따른 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.
도 9는 본 발명의 제2 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 측단면도이다.
도 10 내지 도 13은 도 9에 도시된 본 발명의 제2 실시 형태에 따른 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다.1 is a side cross-sectional view schematically showing a light emitting structure according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating an energy band gap of the light emitting structure illustrated in FIG. 1.
FIG. 3 is a graph showing the growth temperature of the active layer according to the stacking direction in the light emitting structure shown in FIG. 1.
4 is a side sectional view schematically showing a semiconductor light emitting device according to a first embodiment of the present invention.
5 to 8 are side cross-sectional views for each process for explaining the method for manufacturing the semiconductor light emitting device according to the first embodiment of the present invention shown in FIG.
9 is a side sectional view schematically showing a semiconductor light emitting device according to a second embodiment of the present invention.
10 to 13 are side cross-sectional views for each process for explaining a method of manufacturing the semiconductor light emitting device according to the second embodiment of the present invention illustrated in FIG. 9.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
However, embodiments of the present invention may be modified in various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art. Accordingly, the shape and size of elements in the drawings may be exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings are the same elements.

도 1은 본 발명의 일 실시 형태에 따른 발광구조물을 개략적으로 나타내는 측단면도이다. 도 1에 도시된 바와 같이, 본 실시 형태에 따른 발광구조물(100)은 n형 반도체층(130), p형 반도체층(150) 및 이들 사이에 형성된 활성층(140)을 구비한다. 그리고, 활성층(140)은 적어도 하나의 양자우물층(141), 제1 양자장벽층(143) 및 적어도 하나의 제2 양자장벽층(143)이 한 단위로 구성되어 있다.
1 is a side cross-sectional view schematically showing a light emitting structure according to an embodiment of the present invention. As shown in FIG. 1, the light emitting structure 100 according to the present embodiment includes an n-type semiconductor layer 130, a p-type semiconductor layer 150, and an active layer 140 formed therebetween. The active layer 140 includes at least one quantum well layer 141, a first quantum barrier layer 143, and at least one second quantum barrier layer 143 as a unit.

이때, n형 및 p형 반도체층(130, 150)은 질화물 반도체, 즉, AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 n형 불순물 및 p형 불순물이 도핑 된 반도체 물질로 이루어질 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 있다. 상기 n형 불순물로 Si, Ge, Se, Te 등이 사용될 수 있으며, 상기 p형 불순물로는 Mg, Zn, Be 등이 사용될 수 있다. 이러한 n형 및 p형 반도체층(130, 150)은 당 기술 분야에서 공지된 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다.
In this case, the n-type and p-type semiconductor layers 130, 150 are nitride semiconductors, that is, Al x In y Ga (1-xy) N composition formula (where 0≤x≤1, 0≤y≤1, 0≤x n-type impurity and p-type impurity having + y ≦ 1) may be formed of a semiconductor material doped, and typically GaN, AlGaN, and InGaN. Si, Ge, Se, Te, etc. may be used as the n-type impurity, and Mg, Zn, Be, etc. may be used as the p-type impurity. The n-type and p-type semiconductor layers 130 and 150 may be grown by MOCVD, MBE, HVPE processes and the like known in the art.

그리고, 본 실시 형태에 따른 발광구조물(100)에서, n형 및 p형 반도체층(130, 150) 사이에 형성된 활성층(140)은 전자와 정공의 발광 재결합에 의해 소정의 에너지를 갖는 광을 방출하며, n형 반도체층(130) 상에 적어도 하나의 양자우물층과 적어도 하나의 양자장벽층이 교대로 적층된 구조이며, 예를 들어, InGaN 양자우물층과 GaN 양자장벽층이 교대로 적층된 구조를 갖는 다중양자우물(Multi-Quantum Well) 구조로 형성될 수 있다.
In the light emitting structure 100 according to the present embodiment, the active layer 140 formed between the n-type and p-type semiconductor layers 130 and 150 emits light having a predetermined energy by light emission recombination of electrons and holes. At least one quantum well layer and at least one quantum barrier layer are alternately stacked on the n-type semiconductor layer 130. For example, an InGaN quantum well layer and a GaN quantum barrier layer are alternately stacked. It may be formed of a multi-quantum well structure having a structure.

구체적으로, 활성층(140)은 양자우물층(141)과 양자장벽층이 서로 교대로 적층되되, 양자장벽층으 서로 다른 에너지 밴드갭을 갖는 제1 및 제2 양자장벽층(141, 145)을 구비한다. 즉, 활성층(140)은 양자우물층(141)과, 제2 양자장벽층(145) 사이에 양자우물층(141)의 결정을 개선하기 위한 제1 양자장벽층(143)을 한 단위로 한 적층 구조를 구비한다. 이러한 본 발명의 활성층(140)은 3개의 층이 한 단위로 되는 단위 적층 구조를 1회 이상 반복 형성한 구조를 가진다. 그리고, 활성층(140)은 양자장벽층의 높이나 양자우물층의 두께, 조성 및 양자우물의 개수를 조절하여 파장이나 양자효율을 조절할 수 있다.In detail, the active layer 140 has the quantum well layer 141 and the quantum barrier layer alternately stacked, and the quantum barrier layer includes first and second quantum barrier layers 141 and 145 having different energy band gaps. do. That is, the active layer 140 is a unit of the first quantum barrier layer 143 for improving the crystal of the quantum well layer 141 between the quantum well layer 141 and the second quantum barrier layer 145. It has a laminated structure. The active layer 140 of the present invention has a structure in which a unit stack structure in which three layers are formed as one unit is repeatedly formed one or more times. The active layer 140 may control the wavelength or the quantum efficiency by adjusting the height of the quantum barrier layer or the thickness, composition, and number of quantum well layers.

도 2는 도 1에 도시된 발광구조물의 에너지 밴드갭을 나타내는 다이어그램이며, 도 3은 도 1에 도시된 발광구조물에서 적층 방향에 따른 활성층의 성장 온도을 나타내는 그래프이다. 도 2 및 도 3에 도시된 바와 같이, 본 실시 형태에 채용된 활성층(140)은 양자우물층(141)과 제1 및 제2 양자장벽층(143, 145)으로 구성된 3층의 단위 적층 구조이며, 이러한 단위 적층 구조는 그 기능에 따라 양자우물층(141)과 제2 양자장벽층(145) 사이에 위치한 제1 양자장벽층(143)을 구비한다.
FIG. 2 is a diagram illustrating an energy band gap of the light emitting structure illustrated in FIG. 1, and FIG. 3 is a graph showing a growth temperature of an active layer according to a stacking direction in the light emitting structure illustrated in FIG. 1. 2 and 3, the active layer 140 employed in the present embodiment has a three-layer unit stack structure composed of a quantum well layer 141 and first and second quantum barrier layers 143 and 145. The unit stack structure includes a first quantum barrier layer 143 positioned between the quantum well layer 141 and the second quantum barrier layer 145 according to its function.

여기서, 양자우물층(141)은 n형 반도체층(130)에 인접하는 층으로서 n형 반도체층(130)으로부터 전자가 가장 우선적으로 주입된다. 이러한 양자우물층(141)은 인듐 함량에 따라 밴드갭 에너지가 조절될 수 있으며, InxGa1 - xN(0≤x≤1) 등의 물질로 이루어질 수 있다.
Herein, the quantum well layer 141 is a layer adjacent to the n-type semiconductor layer 130, and electrons are first injected from the n-type semiconductor layer 130. The quantum well layer 141 may have a band gap energy controlled according to an indium content, and may be made of a material such as In x Ga 1 - x N (0 ≦ x ≦ 1).

그리고, 제1 양자장벽층(143)은 양자우물층(141)과 동일한 온도에서 형성되며, 그 이전에 적층된 양자우물층(141)의 결정 품질이 이후 고온 공정에서 저하되는 것을 방지하기 위해 제공되는 결정품질 개선층이다. 이러한 제1 양자장벽층(143)은 n형 반도체층(130), p형 반도체층(150) 및 제2 양자장벽층(145)을 이루는 GaN보다 에너지 밴드갭이 큰 물질을 이용할 수 있으며, 예를 들어, AlGaN을 이용할 수 있다. 즉, 제1 양자장벽층(143)을 양자우물층(141)과 제2 양자장벽층(145) 사이에 형성하되, 양자우물층(141)의 성장 온도와 동일한 성장 온도에서 형성함으로써, 양자우물층(141)의 In의 이탈을 방지할 수 있다. 이로써 양자우물층(141)의 결정 품질을 개선할 수 있다. 이때, 제1 양자장벽층(143)은 5nm 이하의 두께를 갖는 것이 바람직하다. 그 이유는 AlGaN층이 저온에서 5nm 이상의 두꺼운 두께로 성장될 경우 결정품질이 저하되기 때문이다.In addition, the first quantum barrier layer 143 is formed at the same temperature as the quantum well layer 141, and is provided to prevent the crystal quality of the previously deposited quantum well layer 141 from being degraded in a later high temperature process. It is a crystal quality improvement layer. The first quantum barrier layer 143 may use a material having a larger energy band gap than GaN constituting the n-type semiconductor layer 130, the p-type semiconductor layer 150, and the second quantum barrier layer 145. For example, AlGaN can be used. That is, the first quantum barrier layer 143 is formed between the quantum well layer 141 and the second quantum barrier layer 145, but formed at the same growth temperature as the growth temperature of the quantum well layer 141, Leaving of In of the layer 141 may be prevented. As a result, the crystal quality of the quantum well layer 141 may be improved. In this case, the first quantum barrier layer 143 preferably has a thickness of 5 nm or less. The reason is that the crystal quality is lowered when the AlGaN layer is grown to a thick thickness of 5 nm or more at low temperature.

그리고, 제2 양자장벽층(145)은 양자우물층(141) 및 제1 양자장벽층(143)을 성장시키는 온도보다 높은 온도에서 형성된다. 이러한 제2 양자장벽층(145)은 제1 양자장벽층(143)보다 에너지 밴드갭이 작은 물질을 이용할 수 있으며, AlxInyGa(1-x-y)N(0≤x≤1, 0<y≤1, 0<x+y≤1)으로 이루어질 수 있다. 바람직하게는, GaN일 수 있다. 그리고, 제2 양자장벽층(145)은 p형 반도체층(150)으로부터 주입되는 정공이 터널링가능한 두께를 갖는 초격자 구조로 이루어질 수 있으며, 10nm 이하의 두께를 가지는 것이 바람직하다. The second quantum barrier layer 145 is formed at a temperature higher than the temperature at which the quantum well layer 141 and the first quantum barrier layer 143 are grown. The second quantum barrier layer 145 may use a material having a smaller energy band gap than the first quantum barrier layer 143, and Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 < y≤1, 0 <x + y≤1). Preferably, it may be GaN. The second quantum barrier layer 145 may have a superlattice structure having a thickness in which holes injected from the p-type semiconductor layer 150 can be tunneled, and preferably have a thickness of 10 nm or less.

그리고, 제1 양자장벽층(143)과 제2 양자장벽층(145)을 합한 두께는 캐리어가 터널링 될 수 있는 두께를 가지는 것이 바람직하며, 이에 따라 캐리어들이 인접한 양자우물층으로 원활히 이동될 수 있도록 한다.
In addition, the thickness of the sum of the first quantum barrier layer 143 and the second quantum barrier layer 145 preferably has a thickness through which the carrier can be tunneled, so that the carriers can be smoothly moved to the adjacent quantum well layer. do.

또한, 본 실시 형태에서 채용된 다중양자우물 구조의 활성층(140)은 양자우물층(141), 제1 양자장벽층(143) 및 제2 양자장벽층(145)을 하나의 단위 적층 구조로 하여 복수 회 반복된 구조를 가질 수 있다. 여기서, 단위 적층 구조의 최적 반복 횟수는 소자가 구동되는 전류밀도에 따라 다르며 일반적으로는 전류밀도가 높을수록 최적의 반복횟수는 증가한다.
In addition, the active layer 140 of the multi-quantum well structure employed in the present embodiment has the quantum well layer 141, the first quantum barrier layer 143, and the second quantum barrier layer 145 as one unit stacked structure. It may have a structure repeated a plurality of times. Here, the optimum number of repetitions of the unit stack structure depends on the current density at which the device is driven. In general, the higher the current density, the greater the optimal number of repetitions.

상술한 바와 같이, 본 발명에서는 양자우물층(141)과 제2 양자장벽층(145) 사이에 제1 양자장벽층(143)을 양자우물층(141)과 동일한 성장 온도에서 형성함으로써, 이후 고온 공정에 따른 양자우물층(141)의 결정 품질의 저하를 방지할 수 있고, 이로써 광출력을 향상시킬 수 있다.
As described above, in the present invention, the first quantum barrier layer 143 is formed between the quantum well layer 141 and the second quantum barrier layer 145 at the same growth temperature as that of the quantum well layer 141, and thus, Degradation of the crystal quality of the quantum well layer 141 according to the process can be prevented, thereby improving the light output.

이하, 상술한 구조를 갖는 발광구조물을 이용한 반도체 발광소자 및 그 제조방법에 대해 설명한다.
Hereinafter, a semiconductor light emitting device using the light emitting structure having the above-described structure and a manufacturing method thereof will be described.

도 4는 본 발명의 제1 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 측단면도이다. 여기서, 도 4에 도시된 제1 실시 형태에 따른 발광소자(200)는 도 1의 발광구조물을 이용하고 있으며, 성장용 기판, 버퍼층 및 전극을 더 구비하고 있는 점에서 차이가 있으므로, 동일한 구성인 발광구조물에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
4 is a side sectional view schematically showing a semiconductor light emitting device according to a first embodiment of the present invention. Here, the light emitting device 200 according to the first embodiment shown in FIG. 4 uses the light emitting structure of FIG. 1, and has a difference in that it further includes a growth substrate, a buffer layer, and an electrode. The description of the light emitting structure will be omitted, and only the different configurations will be described.

도 4에 도시된 바와 같이, 본 제1 실시 형태에 따른 반도체 발광소자(200)는, 기판(210), 버퍼층(220), 발광구조물, n 전극(260) 및 p 전극(270)을 구비한다. 여기서, 발광구조물은 도 1에 도시된 발광구조물이며, n형 반도체층(230), p형 반도체층(250) 및 그 사이에 형성된 활성층(240)으로 이루어진다. 그리고, n형 반도체층(130)의 노출면 상에는 n형 전극(260)이 형성되며, p형 반도체층(250) 상면에는 p형 전극(270)이 형성될 수 있다.
As shown in FIG. 4, the semiconductor light emitting device 200 according to the first embodiment includes a substrate 210, a buffer layer 220, a light emitting structure, an n electrode 260, and a p electrode 270. . Here, the light emitting structure is the light emitting structure shown in FIG. 1 and includes an n-type semiconductor layer 230, a p-type semiconductor layer 250, and an active layer 240 formed therebetween. The n-type electrode 260 may be formed on the exposed surface of the n-type semiconductor layer 130, and the p-type electrode 270 may be formed on the upper surface of the p-type semiconductor layer 250.

기판(210)은 반도체 단결정, 특히, 질화물 단결정 성장을 위한 성장용 기판으로서, 사파이어, Si, ZnO, GaAs, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2 , GaN 등의 물질로 이루어진 기판을 사용할 수 있다. 이 경우, 사파이어는 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 특히, 질화물 반도체의 성장용 기판으로 주로 사용된다.
The substrate 210 is a growth substrate for growing semiconductor single crystals, particularly nitride single crystals, and includes sapphire, Si, ZnO, GaAs, SiC, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 , A substrate made of a material such as GaN can be used. In this case, the sapphire is a Hexa-Rhombo R3c symmetric crystal and the lattice constants of c-axis and a-direction are 13.001 13. and 4.758Å, respectively, C (0001) plane, A (1120) plane, R 1102 surface and the like. In this case, since the C surface is relatively easy to grow a nitride thin film and stable at high temperature, it is mainly used as a substrate for growing a nitride semiconductor.

그리고, 버퍼층(220)은 기판(210)과 n형 반도체층(230) 사이의 격자부정합을 완화하기 위해 기판(210) 상에 형성되며, AlN 또는 GaN을 포함하는 저온핵성장층일 수 있다. 이러한 버퍼층(220)은 필요에 따라 생략할 수 있다.
The buffer layer 220 is formed on the substrate 210 to mitigate lattice mismatch between the substrate 210 and the n-type semiconductor layer 230, and may be a low temperature nucleus growth layer including AlN or GaN. The buffer layer 220 may be omitted as necessary.

한편, 본 실시형태에서는 n형 및 p형 전극(260, 270)이 동일한 방향을 향하도록 배치된 수평형 질화물 반도체 소자 구조를 예시하였으나, 본 발명은 이에 한정되지 않으며 수직구조의 질화물 반도체 소자에도 적용될 수 있으며, 이에 대해서는 아래에서 도 9 내지 도 13을 참조하여 설명하도록 한다.
Meanwhile, in the present embodiment, the n-type and p-type electrodes 260 and 270 are exemplified in the horizontal nitride semiconductor device structure in which the same direction is disposed. However, the present invention is not limited thereto and may be applied to a nitride semiconductor device having a vertical structure. This will be described below with reference to FIGS. 9 to 13.

도 5 내지 도 8은 도 4에 도시된 본 발명의 제1 실시 형태에 따른 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다. 여기서, 도 1 및 도 4와 동일한 구성에 대한 설명은 생략한다.
5 to 8 are side cross-sectional views for each process for explaining the method for manufacturing the semiconductor light emitting device according to the first embodiment of the present invention shown in FIG. Here, the description of the same configuration as that of FIGS. 1 and 4 will be omitted.

먼저, 도 5에 도시된 바와 같이, 성장용 기판(210) 상에 버퍼층(220) 및 n형 반도체층(230)을 순차 형성한다. 여기서, n형 반도체층(230)은 MOCVD, MBE, HVPE 공정 등으로 성장될 수 있다.
First, as shown in FIG. 5, the buffer layer 220 and the n-type semiconductor layer 230 are sequentially formed on the growth substrate 210. Here, the n-type semiconductor layer 230 may be grown by a MOCVD, MBE, HVPE process or the like.

이어서, 도 6에 도시된 바와 같이, n형 반도체층(230) 상에 활성층(240)을 형성한다. 이때, 활성층(240)은 n형 반도체층(230) 상에 양자우물층(241), 제1 양자장벽층(243) 및 제2 양자장벽층(245)을 순차 형성하는 것에 의해 형성된다.
Subsequently, as shown in FIG. 6, the active layer 240 is formed on the n-type semiconductor layer 230. In this case, the active layer 240 is formed by sequentially forming the quantum well layer 241, the first quantum barrier layer 243, and the second quantum barrier layer 245 on the n-type semiconductor layer 230.

구체적으로, 먼저, n형 반도체층(230) 상에 양자우물층(241)을 형성한다. 그런 다음, 양자우물층(241) 상에 제1 양자장벽층(243)을 상기 양자우물층(241)과 동일한 성장 온도에서 형성한다. 그리고, 제1 양자장벽층(243) 상에 상기 양자우물층(241)의 성장 온도보다 높은 온도에서 제2 양자장벽층(245)을 형성하다. 즉, 제1 양자장벽층(243)을 양자우물층(241)의 성장 온도와 동일한 온도에서 형성함으로써, 이후 제2 양자장벽층(245)이 성장되는 높은 온도에서 양자우물층(241)의 In이 이탈하는 것을 방지할 수 있다. 이로써, 양자우물층(241)의 결정 품질을 개선할 수 있다. Specifically, first, the quantum well layer 241 is formed on the n-type semiconductor layer 230. Then, the first quantum barrier layer 243 is formed on the quantum well layer 241 at the same growth temperature as the quantum well layer 241. The second quantum barrier layer 245 is formed on the first quantum barrier layer 243 at a temperature higher than the growth temperature of the quantum well layer 241. That is, by forming the first quantum barrier layer 243 at the same temperature as the growth temperature of the quantum well layer 241, In of the quantum well layer 241 at a high temperature at which the second quantum barrier layer 245 is grown. This deviation can be prevented. As a result, the crystal quality of the quantum well layer 241 can be improved.

본 발명에서는 활성층(240)을 양자우물층(241), 제1 양자장벽층(243) 및 제2 양자장벽층(245)으로 이루어진 하나의 단위 적층 구조로 형성할 수도 있으며, 바람직하게는, 단위 적층 구조가 복수 회 반복되는 다중양자우물 구조로 형성할 수 있다.
In the present invention, the active layer 240 may be formed in one unit stack structure consisting of the quantum well layer 241, the first quantum barrier layer 243, and the second quantum barrier layer 245. The laminated structure may be formed of a multi-quantum well structure in which a plurality of times are repeated.

다음으로, 도 7에 도시된 바와 같이, 활성층(240) 상에 p형 반도체층(250)을 형성하다.
Next, as shown in FIG. 7, the p-type semiconductor layer 250 is formed on the active layer 240.

이어서, 도 8에 도시된 바와 같이, 발광구조물 중 활성층(240) 및 p형 반도체층(250)의 일부 영역을 메사 식각하여 n형 반도체층(230)을 노출시킨다. 그리고, 노출된 n형 반도체층(230) 상에 n형 전극(260)을 형성하고, p형 반도체층(250) 상에는 p형 전극(270)을 형성한다. 그리고, 도시하지는 않았지만, p형 반도체층(250)과 p형 전극(270) 사이에는 오믹 컨택 기능을 향상시키기 위하여 ITO, ZnO 등의 투명 전극을 더 형성할 수 있다.
Subsequently, as shown in FIG. 8, some regions of the active layer 240 and the p-type semiconductor layer 250 of the light emitting structure are mesa-etched to expose the n-type semiconductor layer 230. The n-type electrode 260 is formed on the exposed n-type semiconductor layer 230, and the p-type electrode 270 is formed on the p-type semiconductor layer 250. Although not shown, a transparent electrode such as ITO or ZnO may be further formed between the p-type semiconductor layer 250 and the p-type electrode 270 to improve ohmic contact function.

도 9는 본 발명의 제2 실시 형태에 따른 반도체 발광소자를 개략적으로 나타내는 측단면도이다. 여기서, 도 9에 도시된 제2 실시 형태에 따른 발광소자(300)는 도 1의 발광구조물을 이용하고 있으며, 도전성 기판, 고반사성 오믹컨택트층 및 전극을 더 구비하고 있는 점에서 차이가 있으므로, 동일한 구성인 발광구조물에 대한 설명은 생략하고, 달라지는 구성에 대해서만 설명한다.
9 is a side sectional view schematically showing a semiconductor light emitting device according to a second embodiment of the present invention. Here, the light emitting device 300 according to the second embodiment shown in FIG. 9 uses the light emitting structure of FIG. 1, and has a difference in that it further includes a conductive substrate, a highly reflective ohmic contact layer, and an electrode. A description of the light emitting structure having the same configuration will be omitted, and only a different configuration will be described.

도 9에 도시된 바와 같이, 본 제2 실시 형태에 따른 반도체 발광소자(300)는 도전성 기판(390), 고반사성 오믹컨택트층(380), 발광구조물 및 n 전극(360)을 구비한다. 여기서, 발광구조물은 도 1에 도시된 발광구조물이며, n형 반도체층(330), p형 반도체층(350) 및 그 사이에 형성된 활성층(340)으로 이루어진다.
As shown in FIG. 9, the semiconductor light emitting device 300 according to the second embodiment includes a conductive substrate 390, a highly reflective ohmic contact layer 380, a light emitting structure, and an n electrode 360. Here, the light emitting structure is the light emitting structure shown in FIG. 1 and includes an n-type semiconductor layer 330, a p-type semiconductor layer 350, and an active layer 340 formed therebetween.

도전성 기판(390)은 p형 전극 역할과 함께 레이저 리프트 오프 등의 공정에서 발광구조물을 지지하는 지지체의 역할을 수행한다. 즉, 반도체 단결정 성장용 기판은 레이저 리프트 오프 등의 공정에 의해 제거되며, 제거 공정 후의 n형 반도체층(330)의 노출 면에는 n형 전극(360)이 형성된다. 이 경우, 도전성 기판(390)은 Si, Cu, Ni, Au, W, Ti 등의 물질 또는 이들 중 선택된 금속 물질들의 합금으로 이루어질 수 있으며, 선택된 물질에 따라, 도금 또는 본딩 접합 등의 방법으로 형성될 수 있다.
The conductive substrate 390 serves as a support for supporting the light emitting structure in a process such as laser lift-off together with the p-type electrode. That is, the substrate for semiconductor single crystal growth is removed by a process such as laser lift-off, and the n-type electrode 360 is formed on the exposed surface of the n-type semiconductor layer 330 after the removal process. In this case, the conductive substrate 390 may be made of a material such as Si, Cu, Ni, Au, W, Ti, or an alloy of selected metal materials, and may be formed by plating or bonding bonding according to the selected material. Can be.

그리고, 고반사성 오믹컨택트층(380)은 p형 반도체층(350)과 도전성 기판(390) 사이에서 오믹컨택 기능과 광 반사 기능을 수행한다. 이러한 고반사성 오믹컨택트층(380)은 필수구성요소는 아니며 생략 가능하다.
The highly reflective ohmic contact layer 380 performs an ohmic contact function and a light reflection function between the p-type semiconductor layer 350 and the conductive substrate 390. The highly reflective ohmic contact layer 380 is not an essential component and may be omitted.

도 10 내지 도 13은 도 9에 도시된 본 발명의 제2 실시 형태에 따른 반도체 발광소자를 제조하는 방법을 설명하기 위한 공정별 측단면도이다. 여기서, 도 1 및 도 9와 동일한 구성에 대한 설명은 생략하며, 도 10 및 도 11은 도 5 내지 도 7에 도시된 공정과 동일한 공정이다.
10 to 13 are side cross-sectional views for each process for explaining a method of manufacturing the semiconductor light emitting device according to the second embodiment of the present invention illustrated in FIG. 9. Here, descriptions of the same configuration as those of FIGS. 1 and 9 are omitted, and FIGS. 10 and 11 are the same processes as those shown in FIGS. 5 to 7.

먼저, 도 10에 도시된 바와 같이, 성장용 기판(310) 상에 버퍼층(320), n형 반도체층(330)을 순차 형성하다.
First, as shown in FIG. 10, the buffer layer 320 and the n-type semiconductor layer 330 are sequentially formed on the growth substrate 310.

그런 다음, 도 11에 도시된 바와 같이, n형 반도체층(330) 상에 활성층(340) 및 p형 반도체층(350)을 순차 형성한다. 이때, 활성층(340)은 n형 반도체층(330) 상에 양자우물층(341), 제1 양자장벽층(343) 및 제2 양자장벽층(345)을 순차 형성하는 것에 의해 형성된다. 이러한 활성층(340)은 제1 양자장벽층(243)을 양자우물층(241)의 성장 온도와 동일한 온도에서 형성함으로써, 이후 제2 양자장벽층(245)이 성장되는 높은 온도에서 양자우물층(241)의 In이 이탈하는 것을 방지할 수 있다. 이로써, 양자우물층(241)의 결정 품질을 개선할 수 있다.
11, the active layer 340 and the p-type semiconductor layer 350 are sequentially formed on the n-type semiconductor layer 330. In this case, the active layer 340 is formed by sequentially forming the quantum well layer 341, the first quantum barrier layer 343, and the second quantum barrier layer 345 on the n-type semiconductor layer 330. The active layer 340 forms the first quantum barrier layer 243 at the same temperature as the growth temperature of the quantum well layer 241, and then at a high temperature at which the second quantum barrier layer 245 is grown. In of 241 can be prevented from escaping. As a result, the crystal quality of the quantum well layer 241 can be improved.

이어서, 도 12에 도시된 바와 같이, p형 반도체층(350) 상에 고반사성 오믹컨택트층(380) 및 도전성 기판(390)을 형성한다. 이때, p형 반도체층(350) 상에 고반사성 오믹컨택트층(380)을 형성한 후, 도전성 기판(390)을 형성할 수도 있으며, 도전성 기판(390) 상에 고반사성 오믹컨택트층(380)을 형성한 후 이를 p형 반도체층(350) 상에 접합할 수도 있다.
Next, as shown in FIG. 12, the highly reflective ohmic contact layer 380 and the conductive substrate 390 are formed on the p-type semiconductor layer 350. In this case, after the highly reflective ohmic contact layer 380 is formed on the p-type semiconductor layer 350, the conductive substrate 390 may be formed, and the highly reflective ohmic contact layer 380 is formed on the conductive substrate 390. After forming the semiconductor film may be bonded to the p-type semiconductor layer 350.

다음으로, 도 13에 도시된 바와 같이, 도 12와 같이 제조된 구조물로부터 성장용 기판(310)을 리프트오프(Lift Off) 공정 등을 이용하여 분리하고, 연마 등을 통해 버퍼층(320)을 제거한다. 그리고, 노출된 n형 반도체층(330) 상에 n형 전극(360)을 형성한다. 이때, 리프트 오프 공정으로는 레이저 리프트오프(LLO) 공정, 기계적 또는 화학적 리프트오프 공정 등을 이용할 수 있다. n형 전극(360)은 APCVD, LPCVD, PECVD 등을 이용한 금속박막증착 등으로 형성될 수 있으며, Ni/Au 등으로 이루어진 물질이 채용될 수 있다.
Next, as shown in FIG. 13, the growth substrate 310 is separated from the structure manufactured as shown in FIG. 12 by using a lift off process or the like, and the buffer layer 320 is removed by polishing or the like. do. The n-type electrode 360 is formed on the exposed n-type semiconductor layer 330. In this case, as a lift off process, a laser liftoff (LLO) process, a mechanical or chemical liftoff process, or the like may be used. The n-type electrode 360 may be formed by metal thin film deposition using APCVD, LPCVD, PECVD, or the like, and a material made of Ni / Au may be employed.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
The present invention is not limited by the above-described embodiment and the accompanying drawings, but by the appended claims. Therefore, it will be apparent to those skilled in the art that various forms of substitution, modification, and alteration are possible without departing from the technical spirit of the present invention described in the claims, and the appended claims. Will belong to the technical spirit described in.

100:발광구조물 130,230,330:n형 반도체층
140:활성층 141:양자우물층
143:제1 양자장벽층 145:제2 양자장벽층
150,250,350:p형 반도체층 200,300:반도체 발광소자
210,310:기판 220,320:버퍼층
240,340:활성층 260,360:n형 전극
270:p형 전극 380:고반사성 오믹컨택트층
390:도전성 기판100: light emitting structure 130, 230, 330: n-type semiconductor layer
140: active layer 141: quantum well layer
143: first quantum barrier layer 145: second quantum barrier layer
150,250,350: p-type semiconductor layer 200,300: semiconductor light emitting device
210,310: Substrate 220,320: Buffer layer
240,340: active layer 260,360: n-type electrode
270: p-type electrode 380: highly reflective ohmic contact layer
390: conductive substrate

Claims (16)

기판 상에 제1 도전형 반도체층을 형성하는 단계;
상기 제1 도전형 반도체층 상에 적어도 하나의 양자우물층과, 상기 양자우물층의 성장 온도에서 형성된 제1 양자장벽층 및 상기 양자우물층의 성장 온도보다 높은 온도에서 형성된 제2 양자장벽층이 순차 적층된 적어도 하나의 양자장벽층을 교대로 적층하여 활성층을 형성하는 단계; 및
상기 활성층 상에 제2 도전형 반도체층을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.Forming a first conductivity type semiconductor layer on the substrate;
At least one quantum well layer, the first quantum barrier layer formed at the growth temperature of the quantum well layer and the second quantum barrier layer formed at a temperature higher than the growth temperature of the quantum well layer are formed on the first conductive semiconductor layer. Alternately stacking at least one quantum barrier layer sequentially stacked to form an active layer; And
Forming a second conductivity type semiconductor layer on the active layer; 제1항에 있어서,
상기 활성층을 형성하는 단계는, 복수 개의 양자우물층과 복수 개의 양자장벽층을 반복하여 적층하는 것에 의해 수행되는 것을 특징으로 하는 반도체 발광소자의 제조방법. The method of claim 1,
The forming of the active layer is performed by repeatedly stacking a plurality of quantum well layers and a plurality of quantum barrier layers. 제1항에 있어서,
상기 활성층을 형성하는 단계는, 상기 제2 도전형 반도체층과 인접하는 상기 활성층의 최상층을 상기 제2 양자장벽층으로 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 1,
The forming of the active layer may include forming a top layer of the active layer adjacent to the second conductive semiconductor layer as the second quantum barrier layer. 제1항에 있어서,
상기 활성층을 형성하는 단계는, 상기 제1 양자장벽층을 상기 제2 양자장벽층 보다 큰 에너지 밴드갭을 갖도록 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 1,
The forming of the active layer may include forming the first quantum barrier layer to have an energy band gap larger than that of the second quantum barrier layer. 제1항에 있어서,
상기 활성층을 형성하는 단계는, 상기 제1 양자장벽층을 상기 제2 양자장벽층의 두께보다 얇도록 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 1,
The forming of the active layer may include forming the first quantum barrier layer to be thinner than the thickness of the second quantum barrier layer. 제1항에 있어서,
상기 활성층을 형성하는 단계는, 상기 양자우물층, 상기 제1 양자장벽층 및 상기 제2 양자장벽층이 순차 적층된 구조를 갖도록 수행되며, 상기 적층 구조는 InGaN, AlGaN 및 GaN을 순차 적층하는 것에 의해 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 1,
The forming of the active layer may be performed such that the quantum well layer, the first quantum barrier layer, and the second quantum barrier layer are sequentially stacked. Method for manufacturing a semiconductor light emitting device, characterized in that formed by. 제1항에 있어서,
상기 제1 양자장벽층의 두께는 1 ~ 5 nm 인 것을 특징으로 하는 질화물 반도체 발광소자의 제조방법.The method of claim 1,
The thickness of the first quantum barrier layer is a method for manufacturing a nitride semiconductor light emitting device, characterized in that 1 to 5 nm. 제1항에 있어서,
상기 n형 반도체층 및 p형 반도체층 각각에 전기적으로 연결되는 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 1,
And forming an electrode electrically connected to each of the n-type semiconductor layer and the p-type semiconductor layer. 제1 도전형 반도체층;
상기 제1 도전형 반도체층 상에 형성되며, 적어도 하나의 양자우물층과, 상기 양자우물층 상에 형성되며, 서로 다른 에너지 밴드갭을 갖는 제1 및 제2 양자장벽층을 구비하는 적어도 하나의 양자장벽층이 교대로 적층되어 이루어진 활성층; 및
상기 활성층 상에 형성된 제2 도전형 반도체층;을 포함하는 반도체 발광소자.A first conductive semiconductor layer;
At least one quantum well layer formed on the first conductivity type semiconductor layer, and having at least one quantum well layer and having first and second quantum barrier layers having different energy bandgaps; An active layer in which quantum barrier layers are alternately stacked; And
And a second conductivity type semiconductor layer formed on the active layer. 제9항에 있어서,
상기 제1 양자장벽층은 상기 제2 양자장벽층 보다 큰 에너지 밴드갭을 갖는 것을 특징으로 하는 반도체 발광소자.10. The method of claim 9,
And the first quantum barrier layer has a larger energy band gap than the second quantum barrier layer. 제9항에 있어서,
상기 제1 양자장벽층은 상기 제2 양자장벽층의 두께보다 얇은 것을 특징으로 하는 반도체 발광소자.10. The method of claim 9,
And the first quantum barrier layer is thinner than the thickness of the second quantum barrier layer. 제9항에 있어서,
상기 제1 양자장벽층의 두께는 1 ~ 5 nm 인 것을 특징으로 하는 질화물 반도체 발광소자.10. The method of claim 9,
The thickness of the first quantum barrier layer is a nitride semiconductor light emitting device, characterized in that 1 ~ 5 nm. 제9항에 있어서,
상기 활성층은 상기 양자우물층, 상기 제1 양자장벽층 및 상기 제2 양자장벽층이 순차 적층된 적층구조를 갖되, 상기 적층구조는 순차 적층된 InGaN, AlGaN 및 GaN의 적층구조인 것을 특징으로 하는 반도체 발광소자.10. The method of claim 9,
The active layer has a laminated structure in which the quantum well layer, the first quantum barrier layer and the second quantum barrier layer are sequentially stacked, and the laminated structure is a stacked structure of sequentially stacked InGaN, AlGaN, and GaN. Semiconductor light emitting device. 제9항에 있어서,
상기 양자우물층은 상기 제1 도전형 반도체층에 인접하며, 상기 제2 양자장벽층은 상기 제2 도전형 반도체층에 인접하는 것을 특징으로 하는 반도체 발광소자.10. The method of claim 9,
And the quantum well layer is adjacent to the first conductivity type semiconductor layer, and the second quantum barrier layer is adjacent to the second conductivity type semiconductor layer. 제9항에 있어서,
상기 활성층은 복수 개의 양자우물층과 복수 개의 양자장벽층이 서로 교대로 적층된 구조이며, 상기 제2 도전형 반도체층과 인접하는 최상층이 상기 제2 양자장벽층인 것을 특징으로 하는 반도체 발광소자. 10. The method of claim 9,
The active layer has a structure in which a plurality of quantum well layers and a plurality of quantum barrier layers are alternately stacked, and the uppermost layer adjacent to the second conductive semiconductor layer is the second quantum barrier layer. 제9항에 있어서,
상기 제1 도전형 반도체층의 하면에 형성된 기판; 및
상기 제1 도전형 반도체층 및 상기 제2 도전형 반도체층 각각에 전기적으로 연결된 전극;을 더 포함하는 것을 특징으로 하는 반도체 발광소자.10. The method of claim 9,
A substrate formed on a bottom surface of the first conductive semiconductor layer; And
And an electrode electrically connected to each of the first conductive semiconductor layer and the second conductive semiconductor layer.
KR1020100010986A 2010-02-05 2010-02-05 Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same KR20110091246A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100010986A KR20110091246A (en) 2010-02-05 2010-02-05 Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100010986A KR20110091246A (en) 2010-02-05 2010-02-05 Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same

Publications (1)

Publication Number Publication Date
KR20110091246A true KR20110091246A (en) 2011-08-11

Family

ID=44928717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100010986A KR20110091246A (en) 2010-02-05 2010-02-05 Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same

Country Status (1)

Country Link
KR (1) KR20110091246A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017204522A1 (en) * 2016-05-26 2017-11-30 서울바이오시스주식회사 High-efficiency long-wavelength light-emitting device
US11049995B2 (en) 2016-05-26 2021-06-29 Seoul Viosys Co., Ltd. High-efficiency long-wavelength light-emitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017204522A1 (en) * 2016-05-26 2017-11-30 서울바이오시스주식회사 High-efficiency long-wavelength light-emitting device
US11049995B2 (en) 2016-05-26 2021-06-29 Seoul Viosys Co., Ltd. High-efficiency long-wavelength light-emitting device

Similar Documents

Publication Publication Date Title
US20140191192A1 (en) Semiconductor light-emitting device
KR100835116B1 (en) Nitride semiconductor light emitting device
WO2010100844A1 (en) Nitride semiconductor element and method for manufacturing same
WO2010100949A1 (en) Group iii nitride semiconductor light-emitting element and method for manufacturing the same, and lamp
KR101007087B1 (en) Light emitting device and fabrication method thereof
US8779412B2 (en) Semiconductor light emitting device
JP5038382B2 (en) Semiconductor light emitting device
US20130228747A1 (en) Nitride semiconductor light emitting device
KR20130066870A (en) Semiconductor light emitting device
KR20130058406A (en) Semiconductor light emitting device
KR20130042784A (en) Nitride semiconductor light emitting device
KR20110090118A (en) Semiconductor light emitting device
US8716694B2 (en) Semiconductor light emitting device
WO2010100900A1 (en) Group iii nitride semiconductor light-emitting element and method for manufacturing the same, and lamp
KR101924372B1 (en) Uv light emitting device and light emitting device package
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR20110091246A (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device manufactured by the same
KR101459770B1 (en) group 3 nitride-based semiconductor devices
KR20130103070A (en) Semiconductor light emitting device
JP2011082248A (en) Semiconductor light emitting element and method of manufacturing the same, and lamp
KR20110091245A (en) Semiconductor light emitting device and manufacturing method of the same
US20140183589A1 (en) Method for manufacturing a semiconductor light-emitting element and semiconductor light-emitting element manufactured thereby
KR20110070545A (en) Nitride semiconductor light emitting device
KR20100133157A (en) Semiconductor light emitting device and manufacturing method of the same
KR101919109B1 (en) Uv light emitting deviceand uv light emitting device package

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination