JP2012165136A - 利得可変増幅器 - Google Patents

Abstract

【課題】ＤＣから５ＧＨｚまでの広帯域の歪みのない利得可変増幅器を実現する。
【解決手段】入力段に配置された入力バッファ増幅器１１と、出力段に配置された出力バッファ増幅器１２と、それぞれの出力端ＯＡ１〜ＯＡｎが出力バッファ増幅器１２の入力端Ｉ１２に、それぞれ、接続された中間増幅器Ａ１〜Ａｎを有する。また、それぞれの中間増幅器の入力端ＩＡ１〜ＩＡｎと接地との間に、それぞれ、接続された、制御抵抗Ｒａ１〜Ｒａｎとバイポーラトランジスタから成るスイッチ素子ＳＷａ１〜ＳＷａｎとの直列接続回路と、入力バッファ増幅器１１の出力端と、それぞれの中間増幅器の入力端との間に直列に配設され、入力バッファ増幅器の出力信号の減衰量を段階的に変化させる負荷抵抗群Ｒｓ１〜Ｒｓｎとを有する。中間増幅器の一つを選択的に動作させることにより、動作させる中間増幅器に入力する信号の減衰量を、段階的に変化させる。
【選択図】図２

Description

本発明は、少なくとも直流から５ＧＨｚに至る帯域の信号を増幅する広帯域直流増幅器において、信号の歪みを防止した利得可変増幅器に関する。

利得可変増幅器として、下記特許文献１に記載の増幅器が知られている。その利得可変増幅器は、図５に示すように、並列に配置された２つの差動増幅回路を、共通の負荷抵抗に対して交差させて接続した回路である。電流源６の電流が利得を可変するための制御電流となる。例えば、電流源６の電流を零とすると、トランジスタ４、５には電流は流れないので、トランジスタ１、２のみが入力された差動信号を増幅して、負荷抵抗７、８の端子から差動出力が得られる。すなわち、この利得可変増幅器の増幅率は、最大となる。電流源６の電流を増大させて、電流源３の電流に等しくすると、トランジスタ１、４を流れる電流は等しく、トランジスタ２、５を流れる電流は等しくなり、トランジスタ１、２を流れる電流の絶対値は等しく、位相は逆相となる。このため、負荷抵抗７には絶対値の等しい逆相電流が流れるため、負荷抵抗７には電流は流れない。同様に、負荷抵抗８には絶対値の等しい逆相電流が流れるため、負荷抵抗８には電流は流れない。すなわち、差動出力は零となり、利得可変増幅器の増幅率は零となる。下記特許文献１の利得可変増幅器はその利得を可変する回路である。

また、下記特許文献２は増幅器に入力段に挿入する抵抗ラダー式の電子ボリュームを開示している。図６に示すように、抵抗値を小間隔で段階的に変化できる抵抗ラダー回路を用いて、入力信号が大きい場合には、増幅器に入力する信号を減衰させて、歪みを抑制することができる。抵抗は線形範囲が広いので、このような回路を用いると、入力信号電力の大きな範囲に渡り、減衰させ、歪みが抑制された利得可変増幅を実現することができる。

特開２００５−６４７６６ 特開平１１−１７７３７１

ところが、特許文献１に示されている利得可変増幅器は、線形増幅する入力信号の電圧範囲が狭く、入力信号が大きくなると出力信号が歪む。出力信号の歪みを抑制するためには、電流源６の制御電流を増加させて、増幅率を減少させている。ところが、トランジスタ４、５を流れる直流電流が増加するために、負荷抵抗７、８による電圧降下により、トランジスタ４、５のコレクタのバイアス電圧が低下することになる。これにより、トランジスタ１、２、４、５は可能動作限界に達することになり、増幅率の低下にも限度がある。このため、特許文献１の利得可変増幅器は、入力信号が比較的、小さい場合に、増幅率を変化させるのに適しているが、入力信号が大きい場合に、増幅率を大きく低減させることには課題がある。

また、特許文献２の抵抗ラダー回路を用いる場合に、抵抗値を電気信号で変化させるために、スイッチにトランジスタによるトランスファーゲートを用いる必要がある。このスイッチは信号の伝送路に直列に挿入する必要がある。バイポーラトランジスタは直流バイアスを付与する関係上、伝送路の直列に挿入させて動作させることには不向きである。ＢｉＣＭＯＳによるＣＭＯＳトランスファーゲートを用いた場合には、高域での信号増幅器に課題があり、直流からＧＨｚ帯までの超広帯域信号を通過させることはできない。

ＤＣから１．２ＧＨｚまでの広帯域の増幅器が必要になるのは、準ミリ波、ミリ波のような高周波を用いたレーダに必要である。ＦＭＣＷ方式で対象物体の移動速度と距離を検出し、ＵＷＢのパルス方式で方位や距離の検出を行うレーダが要望されている。ＦＭＣＷ方式の場合には、帯域幅は１ＭＨｚと広い帯域が必要ではないが、送信と受信とが同時に行われるために、送信信号の受信回路への回り込みが大きく、受信回路のＩＦ増幅器の利得を低下させて、飽和を防止することが必要である。一方、ＵＷＢのパルス方式の場合には、送信と受信は同時に行われないために、受信回路への送信信号の回り込みは問題にはならない。しかし、周波数帯域はＤＣから１．２ＧＨｚまでの超広帯域が必要となる。この場合に、足りない利得を補うために、帯域幅の狭い演算増幅器を用いて次段で増幅するという方式を採用することができない。結局、ＦＭＣＷ方式とＵＷＢのパルス方式とを併用したレーダを実現するには、入力信号のダイナミックレンジが広い、且つ、ＤＣから１．２ＧＨｚまでの超広帯域の信号を増幅する利得可変増幅器が必要となる。

本発明は、上記課題を解決するために成されたものであり、その目的は、入力信号のダイナミックレンジが広い、且つ、ＤＣから５ＧＨｚまでの超広帯域の信号を増幅する利得可変増幅器を実現することである。

本発明は、少なくとも直流から５ＧＨｚに至る帯域の信号を増幅する利得可変増幅器において、入力段に配置された入力バッファ増幅器と、出力段に配置された出力バッファ増幅器と、それぞれの出力端が出力バッファ増幅器の入力端に、それぞれ、接続された中間増幅器と、それぞれの中間増幅器の入力端と接地との間に、それぞれ、接続された、制御抵抗とバイポーラトランジスタから成るスイッチ素子との直列接続回路と、入力バッファ増幅器の出力端と、それぞれの中間増幅器の入力端との間に直列に配設され、入力バッファ増幅器の出力信号の減衰量を段階的に変化させる負荷抵抗群と、を有し、中間増幅器の一つを選択的に動作させ、動作させる中間増幅器に接続されたスイッチ素子を導通させることにより、動作させる中間増幅器に入力する信号の減衰量を、段階的に変化させるようにしたことを特徴とする利得可変増幅器である。

本発明は、バイポーラトランジスタを信号の伝送路と接地との間に並列に挿入して、中間増幅器に入力する信号を段階的に負荷抵抗群により減衰させたことが特徴である。
上記発明において、負荷抵抗群の構成は、各種考えられる。その一つとして、負荷抵抗群は、入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、中間増幅器のうちの一つは、その入力端が入力バッファ増幅器の出力端に、抵抗を介することなく接続され、他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されている回路が考えられる。また、他の一つとして、負荷抵抗群は、入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、中間増幅器のうちの一つは、その入力端が入力バッファ増幅器の出力端に、抵抗を介することなく接続され、その中間増幅器の制御抵抗は、負荷抵抗群の各抵抗の直列接続で構成され、他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されている回路が考えられる。

中間増幅器に入力する信号の減衰量を、負荷抵抗群と制御抵抗との関係、及び、信号の伝送路と接地間に、スイッチ素子を設けていることから、このスイッチ素子を、バイポーラトランジスタで構成することができる。この結果、スイッチ素子を伝送路に直列に挿入する必要がないため、スイッチ素子が信号の周波数特性に影響を与えない。したがって、ＤＣから５ＧＨｚまでの超広帯域において、入力信号のダイナミックレンジの広い、歪みの抑制された利得可変増幅器を実現することができる。

本発明の具体的な実施例１に係る利得可変増幅器示すブロック図。 実施例１に係る利得可変増幅器の詳細な構成を示す回路図。 実施例２に係る利得可変増幅器の詳細な構成を示す回路図。 実施例１の利得可変増幅器の出力を示した波形図。 従来の利得可変増幅器の回路図。 従来の利得可変増幅器に用いられる抵抗ラダー式電子ボリュームの回路図。

以下、本発明を具体的な実施例に基づいて説明する。本発明は、以下の実施例に限定されるものではない。

実施例１は、請求項１の発明に含まれる実施例であり、具体的には、請求項３の発明に対応する実施例である。図１は、実施例１に係る利得可変増幅器１の構成を示すブロック図であり、図２は、その詳細な回路図である。図１において、入力信号Ｓ１が伝搬する伝送路Ｌ上に、入力バッファ増幅器１１と、出力バッファ増幅器１２が配設されている。入力バッファ増幅器１１と、出力バッファ増幅器１２との間には、それぞれの出力端ＯＡ１〜ＯＡｎが出力バッファ増幅器１２の入力端Ｉ１２に接続されたｎ個の中間増幅器Ａ１〜Ａｎが、並列に配列されている。第１番目の中間増幅器Ａ１の入力端ＩＡ１と接地との間には、ｎ個の抵抗値の等しい抵抗Ｒｓ１〜抵抗Ｒｓｎの直列接続回路と、その回路に直列に接続されたバイポーラトランジスタから成るスイッチ素子Ｓｗａ１とが配設されている。また、第２番目の中間増幅器Ａ２から第ｎ番目の中間増幅器Ａｎのそれぞれの入力端ＩＡ２〜ＩＡｎと接地との間には、それぞれ、制御抵抗Ｒａ２〜Ｒａｎとバイポーラトランジスタから成るスイッチ素子Ｓｗａ２〜ｗａｎとの、それぞれの直列接続回路が配設されている。また、各中間増幅器Ａ１〜Ａｎの入力端ＩＡ１〜ＩＡｎと出力バッファ増幅器１２の出力端Ｏ１２との間には、それぞれ、帰還抵抗Ｒｆ１〜Ｒｆｎが接続されている。

上記の構成において、抵抗Ｒｓ１〜抵抗Ｒｓｎが負荷抵抗群であり、本実施例では抵抗値の等しい抵抗の直列接続回路で構成されている。また、本実施例においては、抵抗Ｒｓ１〜抵抗Ｒｓｎの直列接続による抵抗が第１番目の中間増幅器Ａ１の入力端ＩＡ１と接地との間に接続される制御抵抗Ｒａ１をも構成している。すなわち、制御抵抗Ｒａ１は負荷抵抗群と共用されている。そして、入力バッファ増幅器１１の出力端Ｏ１１と第１番目の中間増幅器Ａ１の入力端ＩＡ１は、直接、線路で結合されており、この間にはコンデンサや抵抗は存在しない。したがって、第１番目の中間増幅器Ａ１には、入力信号を減衰させる負荷抵抗は存在しない。

図１の利得可変増幅器１を、詳細回路図である図２を用いて、さらに、詳しく説明する。入力バッファ増幅器１１は、トランジスタＴｒ１１ａと、トランジスタＴｒ１１ｂとの直列接続回路で構成されており、トランジスタＴｒ１１ａのベースが信号Ｓ１を入力する入力端Ｉ１１となっている。トランジスタＴｒ１１ｂのベースには、トランジスタＴｒ１１ａのエミッタにバイアス電圧を付与するための電圧が入力している。トランジスタＴｒ１１ａのエミッタが出力端Ｏ１１を構成しており、トランジスタＴｒ１１ａはエミッタホロワを構成している。すなわち、入力バッファ増幅器１１は電流源として機能する。トランジスタＴｒ１１ａのエミッタと接地との間には、ｎ個の抵抗値の等しい抵抗Ｒｓ１〜Ｒｓｎの直列接続回路が接続されている。これらの抵抗Ｒｓ１〜Ｒｓｎが負荷抵抗群である。

各中間増幅器Ａ１〜Ａｎは、それぞれ、トランジスタＴｒＡ１ａのエミッタとトランジスタＴｒＡ１ｂのコレクタとが接続された直列接続回路〜トランジスタＴｒＡｎａのエミッタとトランジスタＴｒＡｎｂのコレクタとが接続された直列接続回路で構成されている。トランジスタＴｒＡ１ａ〜ＴｒＡｎａのそれぞれのベースが、中間増幅器Ａ１〜Ａｎの入力端ＩＡ１〜ＩＡｎを構成し、それぞれのコレクタが出力端ＯＡ１〜ＯＡｎを構成している。そして、トランジスタＴｒＡ１ａ〜ＴｒＡｎａのそれぞれのベースと接地との間には、制御抵抗Ｒａ１とスイッチ素子ＳＷａ１との直列接続回路〜制御抵抗Ｒａｎとスイッチ素子ＳＷａｎとの直列接続回路が、それぞれ、接続されている。また、トランジスタＴｒＡ１ａ〜ＴｒＡｎａのそれぞれのコレクタと電源Ｖｃｃとの間には、負荷抵抗Ｒｃ１〜Ｒｃｎが、それぞれ、接続されている。

トランジスタＴｒＡ１ｂ〜ＴｒＡｎｂのそれぞれのベースには、トランジスタＴｒＡ１ａ〜ＴｒＡｎａのエミッタにバイアス電圧を付与するための制御電圧ＣＴＬ１〜ＣＴＬｎが入力している。すなわち、トランジスタＴｒＡ１ｂ〜ＴｒＡｎｂのそれぞれのベースに、それぞれの制御電圧ＣＴＬ１〜ＣＴＬｎを印加することにより、トランジスタＴｒＡ１ａ〜ＴｒＡｎａのエミッタをバイアスして（概ね接地電位にして）、トランジスタＴｒＡ１ａ〜ＴｒＡｎａを動作状態とすることができる。すなわち、トランジスタＴｒＡ１ａ〜ＴｒＡｎａをエミッタ接地回路とし、それらのコレクタを出力端とすることができる。

出力バッファ増幅器１２は、電源Ｖｃｃと接地との間に接続されたトランジスタＴｒ１２ａとそのエミッタに接続された負荷抵抗ＲＬとの直列接続回路で構成されている。トランジスタＴｒ１２ａのエミッタが出力バッファ増幅器１２の出力端Ｏ１２であり、そのベースが入力端Ｉ１２である。したがって、トランジスタＴｒ１２ａはエミッタホロワ回路である。すなわち、出力バッファ増幅器１２は電流源として機能する。また、トランジスタＴｒ１２ａのエミッタと、トランジスタＴｒＡ１ａ〜ＴｒＡｎａのそれぞれのベース間には、それぞれ、帰還抵抗ＲＦ１〜Ｒｆｎが接続されている。この帰還抵抗ＲＦ１〜Ｒｆｎは、トランジスタＴｒＡ１ａ〜ＴｒＡｎａの増幅率（中間増幅器Ａ１〜Ａｎの増幅率）を決定する抵抗である。本実施例では、それらの帰還抵抗ＲＦ１〜Ｒｆｎの抵抗値を、全て、等しくしている。

また、トランジスタＴｒ１１ａ（入力バッファ増幅器１１）のエミッタは、トランジスタＴｒＡ１ａのベースに直接接続されている。トランジスタＴｒＡ２ａ〜ＴｒＡｎａのそれぞれのベースは、抵抗Ｒｓ１、抵抗Ｒｓ１と抵抗Ｒｓ２との直列接続回路、…、抵抗Ｒｓ１〜Ｒｓｎ−１の直列接続回路を、それぞれ、介して、トランジスタＴｒ１１ａのエミッタに接続されている。すなわち、トランジスタＴｒＡ２ａ〜ＴｒＡｎａのそれぞれのベースは、負荷抵抗群である抵抗Ｒｓ１〜Ｒｓｎの直列接続回路の各抵抗の接続点に、それぞれ、接続されている。さらに、トランジスタＴｒＡ１ａ〜ＴｒＡｎａのベースと接地間には、制御抵抗Ｒａ１〜ＲａｎとトランジスタＳＷａ１〜ＳＷａｎとの直列接続回路が接続されている。ただし、制御抵抗Ｒａ１は、抵抗Ｒｓ１〜Ｒｓｎのｎ個の抵抗の直列接続回路である。

トランジスタＴｒ１１ａはエミッタホロワ回路であるので、そのエミッタ電圧Ｖ_e は、入力信号Ｓ１に等しくなる。今、全ての抵抗Ｒｓ１〜Ｒｓｎの値は等しく、その値をＲ₀ とする。すると、トランジスタＴｒ１１ａのエミッタと各トランジスタＴｒＡ１ａ〜Ａｎａのベースとの間に接続される抵抗（以下、エミッタベース間の負荷抵抗という）は、それぞれ、０、Ｒ₀ 、２Ｒ₀ 、…（ｎ−１）Ｒ₀ となる。エミッタ電圧Ｖ_e を、このエミッタベース間負荷抵抗と各トランジスタＴｒＡ１ａ〜Ａｎａのベースと接地間に存在する制御抵抗Ｒａ１〜Ｒａｎにより抵抗分割された電圧が、入力信号として、各トランジスタＴｒＡ１ａ〜Ａｎａのベースに印加されることになる。したがって、エミッタベース間負荷抵抗が大きくなる程、信号を減衰させて、各トランジスタＴｒＡ１ａ〜Ａｎａのベース電圧を低下させることができる。この結果、エミッタベース間負荷抵抗を大きくすることで、本利得可変増幅器１の増幅率を低減させることができる。

なお、本実施例において、全てのトランジスタは、ｎｐｎバイポーラトランジスタで構成されている。これは、ｐｎｐバイポーラトランジスタで構成しても良い。

次に、本利得可変増幅器１の動作について説明する。
まず、トランジスタＴｒＡ１ｂのベースに制御電圧を入力させてそのトランジスタのみをオンし、トランジスタＴｒＳＷａ１（スイッチ素子ＳＷａ１）のベースに制御電圧を入力してそのトランジスタのみをオンにする。これにより、中間増幅器Ａ１が動作することになる。この時、トランジスタＴｒＡ１ｂのベースとトランジスタＴｒ１１ａのエミッタ間のベースエミッタ間負荷抵抗は、零であるので、利得可変増幅器１の増幅率は最大となる。出力バッファ増幅器１２の出力レベルが所定の上限値を越えた場合には、この利得可変増幅器１は飽和し、出力信号は歪んでいると判断できる。そこで、この状態が検出されると、上記のエミッタベース間負荷抵抗を第２段のＲ₀ とするために、トランジスタＴｒＡ２ｂのベースに制御電圧を入力させてそのトランジスタのみをオンし、トランジスタＴｒＳＷａ２（スイッチ素子ＳＷａ２）のベースに制御電圧を入力してそのトランジスタのみをオンにする。これにより、トランジスタＴｒＡ２ｂのベースに入力する信号のレベルは低下し、出力バッファ増幅器１２の出力信号のレベルも低下する。

さらに、出力バッファ増幅器１２の出力信号のレベルが所定の上限値を超えた場合には、出力信号に歪みがあるとして、エミッタベース間負荷抵抗を、さらに、大きな値にする。上記のエミッタベース間負荷抵抗を第３段の２Ｒ₀ とするために、トランジスタＴｒＡ３ｂのベースに制御電圧を入力させてそのトランジスタのみをオンし、トランジスタＴｒＳＷａ３（スイッチ素子ＳＷａ３）のベースに制御電圧を入力してそのトランジスタのみをオンにする。これにより、トランジスタＴｒＡ３ｂのベースに入力する信号のレベルは、さらに、低下し、出力バッファ増幅器１２の出力信号のレベルも低下する。これを繰り返して、出力バッファ増幅器１２の出力が所定の上限値を越えないようにすることができる。

逆に、出力バッファ増幅器１２の出力が所定の下限値より低下した場合には、ベースエミッタ間負荷抵抗を、一段、小さい値とする。これは、そのベースエミッタ間負荷抵抗に対応するトランジスタＴｒＡ１ｂ〜ＴｒＡｎｂのうちの一つのトランジスタのベースと、トランジスタＴｒＳＷａ１〜ＴｒＳＷａｎ（スイッチ素子ＳＷａ１〜ＳＷａｎ）のうちの一つのトランジスタのベースに、制御電圧を印加して、それぞれのトランジスタをオンすることで実現できる。このように、出力バッファ増幅器１２の出力のレベルが下限値と上限値との間に存在するように、利得可変増幅器１の増幅率を変化させて、出力信号が歪まないようにすることができる。

図４は、出力バッファ増幅器１２の出力信号の波形を示している。中間増幅器Ａ１を用いた場合には、出力信号は歪んでいることが分かる。中間増幅器Ａ２〜Ａ４を用いると、順次、信号レベルは低下するが、歪みが小さくなっていることが分かる。このようにして、歪みの抑制された利得可変増幅器を実現することができる。

本発明で、上述したように、トランジスタＴｒＳＷａ１〜ＴｒＳＷａｎ（スイッチ素子ＳＷａ１〜ＳＷａｎ）を伝送路と接地間に配設しているので、スイッチ素子の周波数特性が、信号の周波数特性に影響を与えない。すなわち、スイッチ素子は、ＤＣ以上、５ＧＨｚ以下の範囲で、導通しさえすれば、このオン抵抗は、信号伝送に影響を与えないので、信号の周波数特性に影響を与えることがない。伝送路と接地間にトランジスタを配置できるので、このトランジスタをバイポーラトランジスタで構成することができる。伝送路にトランジスタが挿入されていないことから、ＤＣ以上、５ＧＨｚ以下の超広帯域の信号を歪みなく増幅することができる。望ましくは、ＤＣ以上、１．２ＧＨｚ以下の超広帯域の信号を歪みなく増幅することができる。

実施例２は、請求項１、２の発明の実施例である。図３は、実施例２に係る利得可変増幅器２の詳細な構成を示す回路図である。図２に示す利得可変増幅器１に対する相違点は、第１番目の中間増幅器Ａ１のベースと接地間に接続される制御抵抗Ｒａ１を負荷抵抗群とは別に設けたことである。図３に示すように、トランジスタＴｒＡ１ａのベースと接地間に制御抵抗Ｒａ１とトランジスタＴｒＳＷａ１（スイッチ素子ＳＷａ１）との直列接続回路が接続されている。制御抵抗Ｒａ１の抵抗値は、他の制御抵抗Ｒａ２〜Ｒａｎの抵抗値に等しい。負荷抵抗群は、抵抗Ｒｓ１〜Ｒｓｎ−１の直列接続回路から成り、抵抗Ｒｓ１はトランジスタＴｒ１１ａ（入力バッファ増幅器１１）のエミッタに接続され、抵抗Ｒｓｎ−１はトランジスタＴｒＡｎａ（中間増幅器Ａｎ）のベースに接続されている。実施例２では、負荷抵抗群の直列回路は接地には接続されていない。このような回路でも利得可変増幅器２を構成することができる。

本発明は、ＦＭＣＷ方式、ＵＷＢのパルス方式を併用したレーダ装置の増幅器のように、ＤＣから５ＧＨｚ帯までの超広帯域の信号を歪みなく増幅するための増幅器に用いることができる。

１１…入力バッファ増幅器
１２…出力バッファ増幅器
Ａ１〜Ａｎ…中間増幅器
ＳＷａ１〜ＳＷａｎ…スイッチ素子
Ｒａ１〜Ｒａｎ…制御抵抗
Ｒｓ１〜Ｒｓｎ…負荷抵抗群

Claims (3)

1. 少なくとも直流から５ＧＨｚに至る帯域の信号を増幅する利得可変増幅器において、
   入力段に配置された入力バッファ増幅器と、
   出力段に配置された出力バッファ増幅器と、
   それぞれの出力端が前記出力バッファ増幅器の入力端に、それぞれ、接続された中間増幅器と、
   それぞれの中間増幅器の入力端と接地との間に、それぞれ、接続された、制御抵抗とバイポーラトランジスタから成るスイッチ素子との直列接続回路と、
   前記入力バッファ増幅器の出力端と、それぞれの中間増幅器の入力端との間に直列に配設され、前記入力バッファ増幅器の出力信号の減衰量を段階的に変化させる負荷抵抗群と、
   を有し、
   前記中間増幅器の一つを選択的に動作させ、動作させる中間増幅器に接続されたスイッチ素子を導通させることにより、動作させる中間増幅器に入力する信号の減衰量を、段階的に変化させるようにしたことを特徴とする利得可変増幅器。
2. 前記負荷抵抗群は、前記入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、
   前記中間増幅器のうちの一つは、その入力端が前記入力バッファ増幅器の出力端に、抵抗を介することなく接続され、他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されていることを特徴とする請求項１に記載の利得可変増幅器。
3. 前記負荷抵抗群は、前記入力バッファ増幅器の出力端と接地との間に配設された複数の抵抗の直列接続回路からなり、
   前記中間増幅器のうちの一つは、その入力端が前記入力バッファ増幅器の出力端に、抵抗を介することなく接続され、その中間増幅器の制御抵抗は、前記負荷抵抗群の各抵抗の直列接続で構成され、
   他の中間増幅器のそれぞれの入力端は、それぞれの抵抗の接続点と接続されていることを特徴とする請求項１に記載の利得可変増幅器。

Images