CN111279611B - 混合可变增益放大器 - Google Patents

混合可变增益放大器 Download PDF

Info

Publication number
CN111279611B
CN111279611B CN201880069559.6A CN201880069559A CN111279611B CN 111279611 B CN111279611 B CN 111279611B CN 201880069559 A CN201880069559 A CN 201880069559A CN 111279611 B CN111279611 B CN 111279611B
Authority
CN
China
Prior art keywords
transistors
mode
transistor
control
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880069559.6A
Other languages
English (en)
Other versions
CN111279611A (zh
Inventor
基米亚·塔吉扎德·安萨里
泰勒·尼尔·罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN111279611A publication Critical patent/CN111279611A/zh
Application granted granted Critical
Publication of CN111279611B publication Critical patent/CN111279611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/022—Circuit arrangements, e.g. for generating deviation currents or voltages ; Components associated with high voltage supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0023—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier in emitter-coupled or cascode amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier
    • H03G1/0029—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid state elements of the amplifier using FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
    • H03G1/0082—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using bipolar transistor-type devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45246—Indexing scheme relating to differential amplifiers the dif amp being biased in the subthreshold region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了混合可变增益放大器以及控制混合VGA的方法。所述混合VGA包括第一部分，所述第一部分提供：正输入端和正输出端之间的电流通路，以及第一工作模式下的所述正输入端和负输出端之间的电流通路，或者第二工作模式下的所述正输入端和电压源之间的电流通路。所述VGA的第二部分提供：负输入端和所述负输出端之间的电流通路，以及所述第一工作模式下的所述负输入端和所述正输出端之间的电流通路，或者所述第二工作模式下的所述负输入端和所述电压源之间的电流通路。控制电压选择性地启用所述第一工作模式下的所述通路或所述第二工作模式下的所述通路。所述控制电压还控制流入所述启用的通路的电流量。

Description

混合可变增益放大器
相关申请案交叉引用
本申请要求2017年11月3日递交的发明名称为“混合可变增益放大器(HybridVariable Gain Amplifier)”的第15/802,905号美国专利申请的优先权，其全部内容以引用的方式并入本文中。
技术领域
本发明涉及可变增益放大器(variable gain amplifier，VGA)，尤其涉及用于在通信系统中使用的VGA的系统。
背景技术
可变增益放大器(variable gain amplifier，VGA)通过调整增益来保持输出信号的期望电平。VGA广泛用于射频(radio frequency，RF)通信系统中，特别是用于接收信号功率存在快速、大幅度变化的信号的收发器中。
收发器可以在各种便携式设备或基站中使用，在这些收发器中，通常需要控制解调信号的功率，以便进行适当的信号处理。此外，发射器可以在各种便携式设备或基站中使用，在这些发射器中，为了避免其它设备的过度干扰，控制发射功率通常也是有用的。
接收功率、发送功率和增益控制通常由自动增益控制(automatic gain control，AGC)电路通过VGA来实现。通常期望AGC在宽功率电平范围内具备高线性度和低噪声，这样信号在接收和发送时就不会产生失真或产生很小的失真。为了实现期望的AGC特性，VGA的dB增益最好能够根据宽动态范围内的增益控制信号而线性改变。
然而，VGA的性能在高动态范围内可能会明显降低。例如，当VGA以非常高的增益操作时，VGA对低电平信号的敏感度可能会降低；另一方面，如果VGA的增益不足以放大输入信号，则输入信号可能会淹没在噪声中。已经发现，传统VGA电路在增益上限范围或下限范围内会出现线性度劣化。
因此，期望实现VGA低噪声、高线性度和足够增益范围的方案，从而在各种应用中实现可调增益。
发明内容
在一些示例中，本发明描述了一种可以用于在具有宽动态范围的收发器中线性调整增益的混合可变增益放大器(variable gain amplifier，VGA)。根据期望增益，可以控制所述混合VGA在不同的工作模式下操作。例如，当期望增益较低时，第一工作模式可以用于实现更好的线性度，当期望增益较高时，第二工作模式可以用于实现更好的线性度。在一些示例中，控制所述混合VGA的操作包括设置控制电压控制所述混合VGA中的晶体管的操作。
在一些方面，本发明描述了一种混合VGA。所述混合VGA包括正输入端和负输入端以及正输出端和负输出端。所述混合VGA还包括所述VGA的第一部分，所述第一部分用于提供电流在所述正输入端和所述正输出端之间流动的电通路。第一部分还用于提供：第一工作模式下的电流在所述正输入端和负输出端之间流动的电通路，或者第二工作模式下的电流在所述正输入端和电压源之间流动的电通路。所述混合VGA还包括所述VGA的第二部分，所述第二部分用于提供电流在所述负输入端和所述负输出端之间流动的电通路。所述第二部分还用于提供：所述第一工作模式下的电流在所述负输入端和正输出端之间流动的电通路，或者所述第二工作模式下的电流在所述负输入端和所述电压源之间流动的电通路。所述VGA的所述第一部分和所述第二部分都包括与控制电压的连接，以选择性地启用所述第一工作模式下的所述电通路或所述第二工作模式下的所述电通路。所述控制电压还控制流入所述启用的电通路的电流量。
在上述任一方面/实施例中，所述混合VGA可以包括多个晶体管以提供相应的电通路。所述多个晶体管包括：耦合在所述正输入端和所述负输出端之间的第一晶体管，耦合在所述正输入端和所述电压源之间的第二晶体管，耦合在所述负输入端和所述正输出端之间的第三晶体管，以及耦合在所述负输入端和所述电压源之间的第四晶体管。所述第一、第二、第三和第四晶体管可以由所述控制电压控制以：在所述第一工作模式下，允许至少一些电流流经所述第一和第三晶体管且禁止电流流经所述第二和第四晶体管；在所述第二工作模式下，允许至少一些电流流经所述第二和第四晶体管且禁止电流流经所述第一和第三晶体管。
在上述任一方面/实施例中，所述VGA的所述第一部分还可以包括耦合在所述正输入端和所述正输出端之间的第五晶体管；所述VGA的所述第二部分还可以包括耦合在所述负输入端和所述负输出端之间的第六晶体管。所述控制电压可以通过以下方式控制所述第一至第六晶体管选择性地启用所述第一工作模式下的所述电通路或所述第二工作模式下的所述电通路：在所述第一工作模式下，控制所述第一和第三晶体管允许至少一些电流流动且控制所述第二和第四晶体管禁止电流流动；或者在所述第二工作模式下，控制所述第二和第四晶体管允许至少一些电流流动且控制所述第一和第三晶体管禁止电流流动。
在任一前述方面/实施例中，所述控制电压可以包括连接到所述第五和第六晶体管的第一控制电压，连接到所述第一和第三晶体管的第二控制电压，以及连接到所述第二和第四晶体管的第三控制电压。所述第一、第二和第三控制电压可以一起用于：选择性地启用所述第一工作模式下的所述电通路或所述第二工作模式下的所述电通路，以及控制流入所述启用的电通路的电流量。
在上述任一方面/实施例中，所述多个晶体管可以为双极型晶体管(bipolarjunction transistor，BJT)或异质结双极晶体管(heterojunction bipolar transistor，HBT)。所述控制电压可以连接到所述晶体管的基极，以控制所述VGA在所述第一工作模式或所述第二工作模式下操作，以及控制每种工作模式下流入所述启用的电通路的电流量。
在上述任一方面/实施例中，所述多个晶体管可以为金属氧化物半导体场效应晶体管(metal-oxide semiconductor field-effect transistor，MOSFET)或高速电子迁移率晶体管(high-electron-mobility transistor，HEMT)。所述控制电压可以连接到所述晶体管的栅极，以控制所述VGA在所述第一工作模式或所述第二工作模式下操作，以及控制每种工作模式下流入所述启用的电通路的电流量。
在一些方面，本发明提供了一种混合VGA。所述混合VGA包括正输入端和负输入端以及正输出端和负输出端。所述混合VGA还包括第一差分放大器和第二差分放大器。所述第一和第二差分放大器通过彼此相互耦合，所述第一和第二差分放大器均包括第一共用晶体管和第二共用晶体管。所述第一共用晶体管耦合在所述正输出端和所述正输入端之间，所述第二共用晶体管耦合在所述负输出端和所述负输入端之间。所述第一差分放大器还包括第一多个晶体管，所述第一多个晶体管将所述负输入端交叉连接到所述正输出端，将所述正输入端交叉连接到所述负输出端。所述第二差分放大器还包括连接到电压源的第二多个晶体管。所述第一和第二差分放大器包括与控制电压的连接，以控制所述混合VGA使用所述第一差分放大器在第一工作模式下操作或者使用所述第二差分放大器在第二工作模式下操作，以及在使用所述第一工作模式时，控制所述第一差分放大器中的电流引导，或者在使用所述第二工作模式时，控制所述第二差分放大器中的电流引导。
在上述任一方面/实施例中，所述控制电压可以包括连接到所述第一和第二共用晶体管的第一控制电压，连接到所述第一差分放大器中的所述第一多个晶体管的第二控制电压，以及连接到所述第二差分放大器中的所述第二多个晶体管的第三控制电压。所述第一、第二和第三控制电压可以一起用于控制所述混合VGA在所述第一工作模式或所述第二工作模式下操作，以及可以一起用于控制所述第一工作模式或所述第二工作模式下的电流引导。
在上述任一方面/实施例中，所述第一、第二和第三控制电压可以控制所述第一多个晶体管允许至少一些电流流动且控制所述第二多个晶体管禁止电流流动，以控制所述混合VGA在所述第一工作模式下操作；以及可以控制所述第二多个晶体管允许至少部分电流流动且控制所述第一多个晶体管禁止电流流动，以控制所述混合VGA在所述第二工作模式下操作。
在上述任一方面/实施例中，所述第一多个晶体管可以包括：耦合在所述正输入端和所述负输出端之间的第三晶体管以及耦合在所述负输入端和所述正输出端之间的第四晶体管。所述第二多个晶体管可以包括将所述正输入端交叉连接到所述电压源的第五晶体管以及将所述负输入端交叉连接到所述电压源的第六晶体管。所述控制电压可以通过以下方式控制所述混合VGA在所述第一工作模式或所述第二工作模式下操作：在所述第一工作模式下，控制所述第三和第四晶体管允许至少一些电流流动且控制所述第五和第六晶体管禁止电流流动，或者在所述第二工作模式下，控制所述第五和第六晶体管允许至少一些电流流动且控制所述第三和第四晶体管禁止电流流动。
在上述任一方面/实施例中，所述第一和第二共用晶体管、所述第一多个晶体管和所述第二多个晶体管可以为双极型晶体管(bipolar junction transistor，BJT)或异质结双极晶体管(heterojunction bipolar transistor，HBT)。所述控制电压可以连接到所述晶体管的基极，以控制所述VGA在所述第一工作模式或所述第二工作模式下操作，以及在使用所述第一工作模式时，控制所述第一差分放大器中的电流引导，或者在使用所述第二工作模式时，控制所述第二差分放大器中的电流引导。
在上述任一方面/实施例中，所述第一和第二共用晶体管、所述第一多个晶体管和所述第二多个晶体管可以为金属氧化物半导体场效应晶体管(metal-oxidesemiconductor field-effect transistor，MOSFET)或高速电子迁移率晶体管(high-electron-mobility transistor，HEMT)。所述控制电压连接到所述晶体管的栅极，以控制所述VGA在所述第一工作模式或所述第二工作模式下操作，以及在使用所述第一工作模式时，控制所述第一差分放大器中的电流引导，或者在使用所述第二工作模式时，控制所述第二差分放大器中的电流引导。
在一些方面，本发明提供了一种用于控制混合VGA的方法。可控制所述VGA在第一工作模式或第二工作模式下操作。在所述第一工作模式下，所述混合VGA提供电流从正输入端流向负输出端和从负输入端流向正输出端的电通路。在所述第二工作模式下，所述混合VGA提供电流从所述正输入端流向电压源和从所述负输入端流向所述电压源的电通路。所述方法包括：当期望增益小于第一阈值时，设置所述控制电压控制所述混合VGA在所述第一工作模式下操作。所述方法还包括：当所述期望增益等于或大于第二阈值时，设置所述控制电压控制所述混合VGA在所述第二工作模式下操作；该方法还包括进一步设置所述控制电压，以获得所述期望增益。
在上述任一方面/实施例中，所述第一阈值在值上可以小于所述第二阈值。当所述期望增益介于所述第一和第二阈值之间时，所述方法可以包括控制所述混合VGA在当前工作模式下操作。
在上述任一方面/实施例中，所述第一和第二阈值可以相等。
在上述任一方面/实施例中，所述混合VGA可以包括耦合在所述正输入端和所述负输出端之间的第一晶体管，耦合在所述正输入端和所述电压源之间的第二晶体管，耦合在所述负输入端和所述正输出端之间的第三晶体管，以及耦合在所述负输入端和所述电压源之间的第四晶体管。设置所述控制电压控制所述混合VGA在所述第一工作模式下操作包括：设置所述控制电压以允许至少一些电流流经所述第一和第三晶体管且禁止电流流经所述第二和第四晶体管以关闭。设置所述控制电压控制所述混合VGA在所述第二工作模式下操作包括：设置所述控制电压以允许至少一些电流流经所述第二和第四晶体管且禁止电流流经所述第一和第三晶体管以关闭。
附图说明
为了更完整地理解本发明及其优点，现在参考以下结合附图进行的描述，其中：
图1为根据示例性实施例的用于无线通信的收发器的示意图；
图2A为现有技术中的一种可变增益放大器的示意图；
图2B为图2A的可变增益放大器的输入三阶交调点(third order inputintercept point，IIP3)与增益的图表；
图3A为现有技术中的另一种可变增益放大器的示意图；
图3B为图3A的可变增益放大器的IIP3与增益的图表；
图4A为根据示例性实施例的混合可变增益放大器的示意图；
图4B示出了当图4A的示例性混合可变增益放大器在第一工作模式下操作时启用的电通路；
图4C示出了当图4A的示例性混合可变增益放大器在第二工作模式下操作时启用的电通路；
图4D为图4A的示例性混合可变增益放大器的IIP3与增益的曲线图；
图5为可以用于控制图4A的示例性混合可变增益放大器的示例性处理系统的示意性图示；
图6为根据示例性实施例的由图5的处理系统执行的一种方法的流程图。
在电子电路图中，传统电子组件标有常规的参考字母，后面是数字，表示该元件在电路中的重复情况。例如，R表示电阻器，C表示电容器，L表示电感器，Q表示双极型晶体管，M表示场效应晶体管。尽管本文所公开的示例已经使用某些类型的组件，例如，某些类型的晶体管，来实现，但应理解，这些示例仅是说明性的。例如，在一些实施例中，可以使用不同类型的晶体管，而在其它实施例中，可以使用不同类型的负载。每个电子组件都包含多个端子，电子组件通过这些端子连接到电线和其它组件。然而，使用“终端”一词并不意味着仅基于分立组件的实施方式，而是所描述的任意电路可以实现为集成电路(integratedcircuit，IC)。此外，在适当情况下，可以在图中重复使用附图标记来标示对应或类似的元件。
具体实施方式
在射频(radio frequency，RF)通信系统中，期望在收发器中使用高动态范围的线性可调混合可变增益放大器(variable gain amplifier，VGA)。下面描述了用于高动态范围混合VGA的示例性方法和系统。高动态范围混合VGA可以在RF通信系统中实现，有助于在相对较低的功耗下提高线性度。
图1为收发器100的示意图。本文描述的示例性混合可变增益放大器可以在收发器100中实现。在一些示例中，图1所示的架构可以在第五代(Fifth Generation，5G)无线通信网络等无线网络中的便携式电子设备(有时称为用户设备(user equipment，UE))或基站中实现。如图1所示，一个VGA用于接收机自动增益控制(automatic gain control，AGC)放大器109，另一个VGA用于发射机AGC放大器105。收发器100的前端接收机部分包括天线101、双工器107、低噪声放大器(low noise amplifier，LAN)和混频电路108。接收机AGC放大器109的输出提供给将模拟信号转换为数字信号的基带模拟专用集成电路(applicationspecific integrated circuit，ASIC)106。接收机AGC放大器109的增益由增益控制电路控制(图1中示为RX增益控制)，该增益控制电路向接收机AGC放大器109施加控制信号(例如，控制电压或数字控制字)，以改变接收机AGC放大器109的增益。虽然图1示出了基带模拟ASIC 106和在基带处操作的AGC 105和109，但应理解，在一些示例中，收发器100可以使用RF VGA和AGC来代替。
为了发射信号，基带模拟ASIC 106接收波形的基带调制数字表示或频率调制(frequency modulation，FM)波形的调制模拟表示。然后，基带模拟ASIC 106以恒定的信号电平将基带信号表示转换为模拟中频(intermediate frequency，IF)形式，并将模拟IF形式提供给发射机AGC放大器105。发射机AGC放大器105对信号进行功率控制，并将功率控制信号提供给上变频器104。上变频器104的输出提供给功率放大器(power amplifier，PA)和驱动电路103。PA和驱动电路103的输出提供给绝缘体102。绝缘体102的输出提供给双工器107。最后，从双工器107输出的双工信号提供给天线101进行传输。发射机AGC放大器105的增益由增益控制电路控制(图1中示为TX增益控制)，该增益控制电路向发射机AGC放大器105施加控制信号(例如，控制电压或数字控制字)，以改变发射机AGC放大器105的增益。
VGA的一个重要工作特性就是线性度，线性度是衡量输出信号强度与输入信号强度之间比例变化的度量。通常，VGA的dB增益最好能够根据输入信号幅度范围内的增益控制信号而线性改变。VGA线性度的标准度量称为输入三阶交调点(third order inputintercept point，IIP3)。VGA的IIP3为输入功率幅度，在该输入功率幅度处，基波输入信号的输出功率与三阶互调产物信号的输出功率幅度具有相同的幅度。某个VGA的IIP3值越大，该VGA的线性度就越高。同理，某个VGA的IIP3值越小，VGA的线性度就越低。传统VGA的一个缺点在于，IIP3由于在宽动态范围内控制VGA的增益而发生明显变化。对于通过电流引导来控制增益的传统VGA，IIP3随着在信号通路中流过晶体管的电流量的变化而变化，如下文参考示例性传统VGA进一步论述。这种IIP3变化是不利的，因为在调整电路增益使得在某些电平下操作时，VGA的线性度会降低，从而导致信号失真。
图2A示出了一种示例性传统VGA200。在这种方法中，VGA200基于差分放大器，并且通过电流引导来控制增益。该差分放大器包括由耦合到正输入端21的虚线圆圈201表示的正单元以及由耦合到负输入端22的虚线圆圈202表示的负单元。正单元201包括双极型晶体管(bipolar junction transistor，BJT)Q21和Q22，负单元202包括BJT Q23和Q24。VGA200中的每个晶体管都具有基极(B)、发射极(E)和集电极(C)端子。在一些实施方式中，晶体管还可以是异质结双极晶体管(heterojunction bipolar transistor，HBT)。晶体管Q21和Q24连接到电压轨Vdd，电压轨Vdd可以是芯片上提供的最高电压电平。通过改变流经差分放大器的正单元201中的晶体管Q22和负单元202中的晶体管Q23的电流量，控制VGA200的增益。流经正单元中的晶体管Q21的电流是变化的，这样正单元201中的总电流是基本恒定的；流经晶体管Q24的电流也是变化的，以确保负单元202中的电流是基本恒定的。控制信号205a和205b(通常称为控制信号205)分别施加到晶体管Q21和Q22，以控制流入正单元201的每个通路的电流量。类似地，将控制信号205施加到晶体管Q23和Q24，以控制流入负单元202的每个通路的电流量。控制流经平行通路的电流量或百分比(相比于流经这些通路的基本恒定的总电流量)也可以称为电流引导。当大部分电流流经晶体管Q21和Q24，而一小部分电流流经晶体管Q22和Q23时，VGA200的增益等于或接近最小值。然而，由于晶体管Q22和Q23中的电流不足，输出信号极大或完全受到抑制。在这种情况下，当增益等于或接近最小值时，线性度较差。
在VGA200中，流经晶体管Q22和Q23的电流不足会导致线性度在增益低时降低，这在图2B中通过VGA 200的IIP3与增益的关系图示出。具体而言，虚线圆圈210表示线性性能降低。在增益低时，VGA 200的IIP3值明显减小，说明线性度在增益低时较差。如果VGA200要用于宽动态范围的输入信号，这是不利的。
图3A示出了另一种示例性传统VGA 300。VGA 300基于差分放大器，并且通过电流引导来控制增益。该差分放大器包括由虚线圆圈303表示的正单元以及由虚线圆圈304表示的负单元。正单元303包括场效应晶体管(field effect transistor，FET)M1和M2，负单元304包括FET M3和M4。VGA 300中的每个晶体管都具有栅极(G)、源极(S)和漏极(D)端子。晶体管M2的源极耦合到位于晶体管M4的源极的负输出端302。类似地，晶体管M3的源极耦合到位于晶体管M1的源极的正输出端301。在正单元303中，电流在穿过晶体管M1的通路和穿过晶体管M2的通路之间引导；类似地，在负单元304中，电流在穿过晶体管M3的通路和穿过晶体管M4的通路之间引导。对于VGA 300，当大部分电流流经晶体管M1和M3，而一小部分电流流经晶体管M2和M4时，VGA300的增益将会等于或接近最大值。然而，流经晶体管M2和M4的电流不足可能会导致晶体管M2和M4关闭或接近关闭。
图3B是VGA 300的IIP3与增益的关系图。如图3B所示，当只有小电流流经晶体管M2和M4时，线性度才会明显降低。具体地，当VGA 300的增益接近最大值时，IIP3值明显减小，如虚线圆圈310所示。如果VGA300要用于宽动态范围的输入信号，这是不利的。而且，由于晶体管M2和M4加载了放大器的输出，所以VGA 300的最大增益较低。
上文论述的传统VGA 200和VGA 300在考虑宽动态范围时，线性度较差。解决这些缺点的传统方法可能包括：通过增大电源电压或增加电流或降低增益(必须在其它方面进行补偿)来提高线性度。这些方法可能需要更大的功耗、更短的电池寿命和更高的系统复杂度中的任一项或全部。这些方法可能不适合某些应用，例如5G相控阵系统，其中可能存在数百个VGA，而且总功耗或复杂度或总功耗和复杂度会有明显增加。
本文所公开的混合VGA可能有助于在宽动态增益范围内提高线性性能，而且可能会解决上述传统VGA的至少一些缺点。所公开的混合VGA可以用于各种应用，包括无线通信网络中的便携式设备或基站中的收发器。图4A为根据示例性实施例的混合VGA 400的示意图。
下面更详细地论述了可以控制混合VGA 400在第一工作模式或第二工作模式下操作，具体取决于期望增益。在第一工作模式下，启用图4B中实线所示的电通路，使得电流可以流入这些通路；禁用图4B中虚线所示的电通路，从而禁止电流流入这些通路。在第二工作模式下，启用图4C中实线所示的电通路，使得电流可以流入这些通路；禁用图4C中虚线所示的电通路，从而禁止电流流入这些通路。第一工作模式和第二工作模式具有不同的线性度特性。因此，一种工作模式可以弥补另一种工作模式的缺点。相比于之前论述的传统VGA，根据期望增益控制混合VGA 400在特定工作模式下工作，混合VGA 400的整体线性度可以得到提高。
现在参考图4A论述混合VGA 400的详细内容。混合VGA 400包含正输入端403、负输入端404、正输出端401和负输出端402。混合VGA 400的第一部分与正输入端403连接，第二部分与负输入端404连接。在所示示例中，第一部分包括通过晶体管Q41从正输入端403到正输出端401的电通路。该电通路在第一工作模式和第二工作模式下都启用。第一部分还包括通过晶体管Q42从正输入端403到负输出端402的电通路。当混合VGA 400在第一工作模式下操作时，启用该电通路。第一部分还包括通过晶体管Q43从正输入端403到电压源Vdd的电通路。当混合VGA 400在第二工作模式下操作时，启用该电通路。
混合VGA 400的第二部分类似于第一部分。在所示示例中，第二部分包括通过晶体管Q46从负输入端404到负输出端402的电通路。该电通路在第一工作模式和第二工作模式下都启用。第二部分还包括通过晶体管Q45从负输入端404到正输出端012的电通路。当混合VGA 400在第一工作模式下操作时，启用该电通路。第二部分还包括通过晶体管Q44从负输入端404到电压源Vdd的电通路。当混合VGA 400在第二工作模式下操作时，启用该电通路。
混合VGA 400包括与控制信号的连接，即本示例中的三个控制电压V1、V2、V3(但是在其它实施方式中，可以使用较少或较多的控制信号)。控制电压V1用于控制晶体管Q41和Q46，控制电压V2用于控制晶体管Q42和Q45，控制电压V3用于控制晶体管Q43和Q44。控制电压V1、V2、V3选择性地在第一工作模式或第二工作模式下启用电通路。例如，为了在第一工作模式下操作混合VGA 400，控制电压V1、V2、V3控制晶体管Q42和Q45的操作，使得这些晶体管允许至少一些电流流动(例如，至少部分导通晶体管Q42、Q45)，同时控制晶体管Q43和Q44的操作，使得这些晶体管禁止电流流动(例如，关闭晶体管Q43和Q44)。例如，为了在第二工作模式下操作混合VGA 400，控制电压V1、V2、V3控制晶体管Q43和Q44的操作，使得这些晶体管允许至少一些电流流动(例如，至少部分导通晶体管Q43、Q44)，同时控制晶体管Q42和Q45的操作，使得这些晶体管禁止电流流动(例如，关闭晶体管Q42、Q45)。同时，控制电压V1、V2、V3用于电流引导，以控制电流流入不同启用的电通路的总量或百分比。
为了帮助理解混合VGA 400，混合VGA 400可以被视为包含通过共用晶体管Q41和Q46耦合的第一和第二差分放大器。
现在参考图4B描述第一差分放大器。在第一工作模式下，当启用实线所示的电通路，并且禁止电流在虚线所示的通路中流动时，混合VGA 400使用第一差分放大器进行操作。第一差分放大器包括第一共用晶体管Q41、第二共用晶体管Q46和第一多个晶体管Q42、Q45(由虚线框412表示)。在第一多个晶体管中，晶体管Q42将正输入端403与负输出端402交叉连接，晶体管Q45将负输入端404与正输出端401交叉连接。第一共用晶体管Q41耦合在正输出端和正输入端之间，第二共用晶体管Q46耦合在负输出端和负输入端之间，第一多个晶体管Q42、Q45将正/负输入端交叉连接到负/正输出端，这种构造可以称为交叉连接拓扑。在第一工作模式下使用第一差分放大器操作混合VGA 400，在增益低时提供了良好的线性度。
现在参考图4C描述第二差分放大器。在第二工作模式下，当启用实线所示的电通路，并且禁止电流在虚线所示的通路中流动时，混合VGA 400使用第二差分放大器进行操作。第二差分放大器包括第一共用晶体管Q41、第二共用晶体管Q46和第二多个晶体管Q43、Q44(由虚线框411表示)。第二多个晶体管Q43、Q44中的每一个都与电压源Vdd连接。第一共用晶体管Q41耦合在正输出端和正输入端之间，第二共用晶体管Q46耦合在负输出端和负输入端之间，第二多个晶体管Q43、Q44耦合在电压源Vdd和正/负输入端之间，这种构造可以称为连接到Vdd拓扑。混合VGA 400使用第二差分放大器在第二工作模式下的操作在增益高时提供了良好的线性度。
如上所述，控制信号，即本示例中的三个控制电压V1、V2、V3，控制晶体管的操作，以使混合VGA 400在第一或第二工作模式下操作。例如，第一控制电压V1连接到第一和第二共用晶体管Q41、Q46，第二控制电压V2连接到第一多个晶体管Q42、Q45，第三控制电压V3连接到第二多个晶体管Q43、Q44。然后，控制电压V1、V2、V3可以用于根据情况导通或关闭晶体管，以在第一工作模式(使用第一差分放大器，参见图4B)或第二工作模式(使用第二差分放大器，参见图4C)下操作，以及进行电流引导，如前所述。
因此，在所示示例中，控制电压V1、V2、V3使得混合VGA 400能够作为电流引导放大器进行操作。在图4A中，混合VGA 400被示为使用双极晶体管来实现，但是可以使用任何类型的晶体管来实现混合VGA 400。在使用BJT或HBT实现混合VGA 400的情况下，如图4A所示，混合VGA 400作为共基放大器进行操作，其中的输入信号注入每个晶体管的发射极，通过每个晶体管的集电极流出。在一些示例中，可以使用不同类型的晶体管，所以混合VGA 400还可以作为共源共栅放大器或共射极放大器进行操作。
再次参考图4A。在操作中，提供(例如，通过控制电路或处理器)控制电压V1、V2、V3，以使混合VGA 400在第一工作模式或第二工作模式下操作，具体取决于混合VGA 400的期望性能。
例如，当混合VGA 400的期望增益较低时，混合VGA 400可以在第一工作模式下操作(即，使用第一差分放大器，具有交叉连接拓扑)。为此，设置控制电压V3来控制晶体管Q43和Q44，以禁止电流流动(例如，关闭)。这时，控制电压V1和V2可以用于通过控制晶体管Q41、Q42、Q45和Q46的操作来执行电流引导，以放大具有期望增益的输入信号。
当混合VGA 400的期望增益较高时，混合VGA 400可以在第二工作模式下操作(即，使用第二差分放大器，具与连接到Vdd拓扑)。为此，设置控制电压V2来控制晶体管Q42和Q45，以禁止电流流动(例如，关闭)。这时，控制电压V1和V3可以用于通过控制晶体管Q41、Q43、Q44和Q46的操作来执行电流引导，以放大具有期望增益的输入信号。
作为非限制性示例，在一种可能构造中，正输出端401通过电感器405耦合到电压源Vdd，负输出端402通过另一电感器406耦合到电压源Vdd，正输入端403通过电感器407耦合到接地，负输入端404通过另一电感器408耦合到接地。虽然本示例示出了电感器，但也有可能是电容器和电阻器等其它负载以及电容器、电感器和电阻器中的任一或所有的组合。在各种示例中，可以通过任何合适的方式设置混合VGA 400中的偏置电压或偏置电流。
在所示示例中，使用BJT或HBT等双极晶体管来实现混合VGA 400，并且控制电压V1、V2、V3连接到晶体管的基极以控制晶体管的操作。混合VGA 400可以使用其它类型的晶体管来实现，并通过适当的控制电压进行控制。例如，可以使用金属氧化物半导体场效应晶体管(metal-oxide semiconductor field-effect transistor，MOSFET)或高速电子迁移率晶体管(high-electron-mobility transistor，HEMT)等FET来实现混合VGA 400，并且控制电压可以连接到晶体管的栅极以通过上述方式控制晶体管的操作。在其它示例中，可以使用其它晶体管来实现，例如，其它类型的FET(包括金属半导体场效晶体管(metal–semiconductor field-effect transistor，MESFET))、其它类型的双极晶体管，等等。本文使用的“晶体管”通常是指任何有源电路，而且不限于图中所示的特定实施方式。在各种示例中，例如，根据增益规格，混合VGA 400中使用的晶体管可以有不同尺寸。
图4D示出了示例性混合VGA 400的IIP3与增益的关系图。如图4D所示，在增益较低时(例如，在约–30dB至约–10dB的范围内)，混合VGA 400(如420所示)的性能优于图2A的传统VGA 200的性能(如421所示)。这是因为在增益较低时，混合VGA 400可以在第一工作模式下操作，第一工作模式在增益较低时产生良好的线性度。在增益较高时(例如，在约–10dB至约10dB的范围内)，混合VGA 400(如423所示)的性能优于图3A的传统VGA 300(如422所示)的性能。这是因为在增益较高时，混合VGA 400可以在第二工作模式下操作，第二工作模式在增益较高时产生良好的线性度。通常，可以控制混合VGA 400在第一或第二工作模式下操作，以便在比使用传统VGA 200、300时可能的动态范围宽的动态范围内保持良好的线性度。此外，可以在不显著增加功耗、芯片面积或增益损失的情况下实现所公开的示例性混合VGA400。
图5为示例性处理系统500的示意图。处理器系统500可以用于实施本文公开的方法和系统。例如，处理系统500可以用于在5G通信网络中实现的包括上文公开的混合VGA的便携式设备或基站。处理系统500还可以用于控制混合VGA的操作，如下进一步论述。可以使用适用于实施本发明所述示例的其它处理系统，这些处理系统包括的组件可以不同于下文所论述的组件。虽然图5示出了每个组件的单个实例，但是处理系统500中可能存在每个组件的多个实例，并且处理系统500可以使用并行系统或分布式系统或并行系统和分布式系统来实现。
处理系统500可以包括一个或多个处理设备505，例如处理器、微处理器、专用集成电路(application-specific integrated circuit，ASIC)、现场可编程门阵列(field-programmable gate array，FPGA)、专用逻辑电路或其组合。处理系统500还可以包括一个或多个可选输入/输出(input/output，I/O)接口510，I/O接口510可以与一个或多个可选输入设备535或输出设备570进行接口连接。处理系统500可以包括一个或多个网络接口515，用于与网络(例如，内网、互联网、P2P网络、WAN、LAN和无线接入网(Radio Access Network，RAN)中的任一项或全部)或其它节点进行有线或无线通信。网络接口515可以包括连接到有线网络和无线网络的一个或多个接口。有线网络可以使用有线链路(例如，以太网电缆)。使用无线网络时，无线网络可以使用通过天线575等天线传输的无线连接。例如，网络接口515可以通过一个或多个发射器或发射天线以及一个或多个接收器或接收天线提供无线通信。在本示例中，示出了单个天线575，天线575既可以用作发射器也可以用作接收器。然而，在其它示例中，可以存在用于发射和接收的单独天线。处理系统500还可以包括一个或多个存储单元520，存储单元520可以包括大容量存储单元，例如固态硬盘、硬盘驱动器、磁盘驱动器和光盘驱动器中的任意一个或多个。
处理系统500可以包括一个或多个存储器525，存储器525可以包括物理存储器540，物理存储器540可以包括易失性或非易失性存储器(例如，闪存、随机存取存储器(random access memory，RAM)和只读存储器(read-only memory，ROM)中的任意一个或多个)。非瞬时性存储器525(以及存储单元520)可以存储由处理设备505执行的指令，例如，以执行本发明所描述的那些方法。存储器525可以包括其它软件指令，例如，用于实现操作系统(operating system，OS)，以及其它应用/功能。在一些示例中，一个或多个数据集或模块可以由外部存储器(例如，与处理系统500进行有线或无线通信的外部驱动器)提供，也可以由瞬时性或非瞬时性计算机可读介质提供。非瞬时性计算机可读介质的示例包括RAM、ROM、可擦除可编程ROM(erasable programmable ROM，EPROM)、电可擦除可编程ROM(electrically erasable programmable ROM，EEPROM)、闪存、CD-ROM或其它便携式存储器。
还可能存在总线530，在处理系统500的组件之间提供通信。总线530可以是任何合适的总线架构，例如，包括存储器总线、外设总线或视频总线。可选输入设备535(例如，键盘、鼠标、麦克风、触摸屏或小键盘)以及可选输出设备570(例如，显示器、扬声器或打印机)示为在处理系统500的外部，并且连接到可选I/O接口510。在其它示例中，输入设备535和所述输出设备570中的一个或多个可以认为是处理系统500的一个组件。
混合VGA可以认为是处理系统500的一个组件，例如，信号通路中通过天线575发射和接收信号的一个组件。处理系统500也可以用于控制混合VGA的操作。
图6示出了可以通过处理系统500实施的以控制混合VGA在第一或第二工作模式下操作的方法的一个示例。在一些示例中，使得处理设备505执行图6所示方法的指令可以存储在处理系统500的存储单元520中。
该方法可选地包括：在601处，接收指令以提供混合VGA的期望增益。在一些示例中，可以在不接收外部指令的情况下设置混合VGA的期望增益(例如，可以根据处理系统的内部确定或根据混合VGA的内部反馈环路来设置期望增益).
根据期望增益设置控制电压(例如，图4A中的V1、V2、V3)来控制混合VGA，使得混合VGA在第一或第二工作模式下操作。
在602处，判断在第一工作模式下操作还是在第二工作模式下操作混合VGA。这可以通过比较阈值来确定，例如，阈值可以是预设的或动态变化的。阈值可以根据设备规格或混合VGA的预期操作或者设备规格和混合VGA的预期操作来设置(例如，混合VGA主要针对高增益还是低增益)。在一些示例中，根据不同期望性能或不同期望条件或不同期望性能和不同期望条件，阈值可以是动态变化的(例如，实时响应输入信号)。
在603处，如果期望增益小于第一阈值，则设置控制电压控制混合VGA在第一工作模式下操作，因为第一工作模式在增益低时产生较好的线性度。
在604处，如果期望增益大于或等于第二阈值，则设置控制电压控制混合VGA在第二工作模式下操作，因为第二工作模式在增益较高时具有较好的线性度。
第一和第二阈值可以相等，这样实际上存在一个与期望增益相比较的有效阈值。
第一阈值和第二阈值可以不同，第一阈值在值上小于第二阈值。这可能会产生滞后效应。当期望增益小于第一阈值时，使用第一工作模式；当期望增益大于第二阈值时，使用第二工作模式；当期望增益介于第一和第二阈值之间时，维持当前使用的工作模式，即第一工作模式或第二工作模式。这种滞后效应可以避免在两种工作模式之间频繁切换，有助于提高性能稳定性。
在605处，进一步设置控制电压控制混合VGA，以获得期望增益。在图4A的示例性混合VGA中，控制电压用于电流引导以控制获得的增益。
在本发明中，描述了一种示例性混合VGA，以及一种用于控制混合VGA的操作的方法和系统。通过调整控制电压，可以控制混合VGA在合适的工作模式下操作，以便在高增益和低增译时相比于传统VGA提高线性度。相比于传统VGA，所公开的示例性混合VGA可以在对电路的尺寸产生很小影响或不产生影响的情况下实现。
在各种示例中，混合VGA可以提高高增益和低增益时的功率处理能力。所公开的示例性混合VGA可以用于5G通信系统等中的便携式设备和基站中，以提高性能同时对电池使用产生很小损失或没有损失，因为混合VGA对效率和功耗产生很小影响或没有影响。
在一些示例中，相比于传统放大器，所公开的混合VGA可以仅使用两个额外的晶体管，对控制电路的增加忽略不计(例如，只需要几个额外的模拟复用器和数字控制门)。因此，混合VGA的RF电路设计的复杂度可能没有明显增加。此外，最大可能增益可以保持不变。在针对增益规格和线性度规格设计时，所公开的混合VGA具有更大的自由度。所公开的混合VGA还可以使用数字控制来实现。
虽然本发明通过特定顺序的步骤来描述方法和过程，但是可以适当地省略或修改方法和过程中的一个或多个步骤。在适当情况下，可以按照不同于所述顺序执行一个或多个步骤。
虽然本发明至少一部分是根据方法进行描述的，但是本领域普通技术人员将理解，本发明还涉及用于执行至少一些方面和所述方法的特征的各种组件，无论其是硬件组件、软件还是两者的任意组合。相应地，本发明的技术方案可通过软件产品的形式体现。合适的软件产品可以存储在预先记录的存储设备或其它类似的非易失性或非瞬时性计算机可读介质中，例如，DVD、CD-ROM、USB闪存盘、可移动硬盘或其它存储介质等。软件产品包括有形存储在该软件产品中的指令，该指令可以使得处理设备(例如，个人计算机、服务器或网络设备)能够执行本文所公开的方法的示例。
可以对所描述的实施例进行某些改编和修改。因此，上述讨论的实施例被视为是示意性的，而不是限制性的。虽然已参考说明性实施例描述了本发明，但此描述并不意图限制本发明。所属领域的技术人员在参考该描述后，将会明白说明性实施例的各种修改和组合，以及本发明其它实施例。因此，所附权利要求书意图涵盖任何此类修改或实施例。

Claims (16)

1.一种混合可变增益放大器，其特征在于，包括：
正输入端和负输入端，正输出端和负输出端；
所述混合可变增益放大器的第一部分，用于提供：第一工作模式和第二工作模式下的电流在所述正输入端和所述正输出端之间流动的电通路，以及用于提供：仅所述第一工作模式下的电流在所述正输入端和负输出端之间流动的电通路，以及仅所述第二工作模式下的电流在所述正输入端和电压源之间流动的电通路；
所述混合可变增益放大器的第二部分，用于提供：所述第一工作模式和所述第二工作模式下的电流在所述负输入端和所述负输出端之间流动的电通路，以及用于提供：仅所述第一工作模式下的电流在所述负输入端和正输出端之间流动的电通路，以及仅所述第二工作模式的电流在所述负输入端和所述电压源之间流动的电通路，其中
所述混合可变增益放大器的所述第一部分和所述第二部分都包括与控制电压的连接，以选择性地启用所述第一工作模式下的所述电通路或所述第二工作模式下的所述电通路，所述控制电压还控制流入所述启用的电通路的电流量。
2.根据权利要求1所述的混合可变增益放大器，其特征在于，包括多个晶体管以提供相应的电通路，所述多个晶体管包括：
耦合在所述正输入端和所述负输出端之间的第一晶体管，所述第一晶体管直接耦合至所述正输入端并直接耦合至所述负输出端；
耦合在所述正输入端和所述电压源之间的第二晶体管，所述第二晶体管直接耦合至所述正输入端并直接耦合至所述电压源；
耦合在所述负输入端和所述正输出端之间的第三晶体管，所述第三晶体管直接耦合至所述负输入端并直接耦合至所述正输出端；
耦合在所述负输入端和所述电压源之间的第四晶体管，所述第四晶体管直接耦合至所述负输入端并直接耦合至所述电压源；
其中，所述第一、第二、第三和第四晶体管由所述控制电压控制以：
在所述第一工作模式下，允许至少一些电流流经所述第一和第三晶体管且禁止电流流经所述第二和第四晶体管；
在所述第二工作模式下，允许至少一些电流流经所述第二和第四晶体管且禁止电流流经所述第一和第三晶体管。
3.根据权利要求2所述的混合可变增益放大器，其特征在于，
所述混合可变增益放大器的所述第一部分还包括：
耦合在所述正输入端和所述正输出端之间的第五晶体管，所述第五晶体管直接耦合至所述正输入端并直接耦合至所述正输出端；
所述混合可变增益放大器的所述第二部分还包括：
耦合在所述负输入端和所述负输出端之间的第六晶体管，所述第六晶体管直接耦合至所述负输入端并直接耦合至所述负输出端；
所述控制电压通过以下方式控制所述第一至第六晶体管选择性地启用所述第一工作模式下的所述电通路或所述第二工作模式下的所述电通路：
在所述第一工作模式下，控制所述第一和第三晶体管允许至少一些电流流动且控制所述第二和第四晶体管禁止电流流动；或者
在所述第二工作模式下，控制所述第二和第四晶体管允许至少一些电流流动且控制所述第一和第三晶体管禁止电流流动。
4.根据权利要求3所述的混合可变增益放大器，其特征在于，
所述控制电压包括连接到所述第五和第六晶体管的第一控制电压，连接到所述第一和第三晶体管的第二控制电压，以及连接到所述第二和第四晶体管的第三控制电压；
所述第一、第二和第三控制电压一起用于：选择性地启用所述第一工作模式的所述电通路或所述第二工作模式下的所述电通路，以及控制流入所述启用的电通路的电流量。
5.根据权利要求4所述的混合可变增益放大器，其特征在于，所述多个晶体管为双极型晶体管或异质结双极晶体管；所述控制电压连接到所述晶体管的基极，以控制所述混合可变增益放大器在所述第一工作模式或所述第二工作模式下操作，以及控制每种工作模式下流入所述启用的电通路的电流量。
6.根据权利要求4所述的混合可变增益放大器，其特征在于，所述多个晶体管为金属氧化物半导体场效应晶体管或高速电子迁移率晶体管；所述控制电压连接到所述晶体管的栅极，以控制所述混合可变增益放大器在所述第一工作模式或所述第二工作模式下操作，以及控制每种工作模式下流入所述启用的电通路的电流量。
7.一种混合可变增益放大器，其特征在于，包括：
正输入端和负输入端，正输出端和负输出端；
第一差分放大器和第二差分放大器，其中，所述第一差分放大器具有第一多个晶体管和共用晶体管组，所述第二差分放大器具有第二多个晶体管和所述共用晶体管组，所述第一和第二差分放大器通过所述共用晶体管组相互耦合，所述共用晶体管组包括第一共用晶体管和第二共用晶体管，所述第一共用晶体管耦合在所述正输出端和所述正输入端之间，所述第二共用晶体管耦合在所述负输出端和所述负输入端之间；
在所述第一差分放大器中，所述第一多个晶体管将所述负输入端交叉连接到所述正输出端，将所述正输入端交叉连接到所述负输出端；
在所述第二差分放大器中，所述第二多个晶体管连接(tied)到电压源；
所述第一和第二差分放大器包括与控制电压的连接，以控制所述混合可变增益放大器使用所述第一差分放大器在第一工作模式下操作或者使用所述第二差分放大器在第二工作模式下操作，以及在使用所述第一工作模式时，控制所述第一差分放大器中的电流引导，或者在使用所述第二工作模式时，控制所述第二差分放大器中的电流引导。
8.根据权利要求7所述的混合可变增益放大器，其特征在于，
所述控制电压包括连接到所述第一和第二共用晶体管的第一控制电压，连接到所述第一差分放大器中的所述第一多个晶体管的第二控制电压，以及连接到所述第二差分放大器中的所述第二多个晶体管的第三控制电压；
所述第一、第二和第三控制电压一起用于控制所述混合可变增益放大器在所述第一工作模式或所述第二工作模式下操作，以及一起用于控制所述第一工作模式或所述第二工作模式下的电流引导。
9.根据权利要求8所述的混合可变增益放大器，其特征在于，所述第一、第二和第三控制电压控制所述第一多个晶体管允许至少一些电流流动且控制所述第二多个晶体管禁止电流流动，以控制所述混合可变增益放大器在所述第一工作模式下操作；控制所述第二多个晶体管允许至少部分电流流动且控制所述第一多个晶体管禁止电流流动，以控制所述混合可变增益放大器在所述第二工作模式下操作；以及控制所述共用晶体管组在所述第一工作模式下和所述第二工作模式下允许至少部分电流流动。
10.根据权利要求7至9中任一项所述的混合可变增益放大器，其特征在于，
所述第一多个晶体管包括：
耦合在所述正输入端和所述负输出端之间的第三晶体管，所述第三晶体管直接耦合至所述正输入端并直接耦合至所述负输出端；
耦合在所述负输入端和所述正输出端之间的第四晶体管；所述第四晶体管直接耦合至所述负输入端并直接耦合至所述正输出端；
所述第二多个晶体管包括：
将所述正输入端交叉连接到所述电压源的第五晶体管，所述第五晶体管直接耦合至所述正输入端并直接耦合至所述电压源；
将所述负输入端交叉连接到所述电压源的第六晶体管；所述第六晶体管直接耦合至所述负输入端并直接耦合至所述电压源；
所述控制电压通过以下方式控制所述混合可变增益放大器在所述第一工作模式或所述第二工作模式下操作：
在所述第一工作模式下，控制所述第三和第四晶体管允许至少一些电流流动且控制所述第五和第六晶体管禁止电流流动，或者
在所述第二工作模式下，控制所述第五和第六晶体管允许至少一些电流流动且控制所述第三和第四晶体管禁止电流流动；以及
其中，所述控制电压控制所述共用晶体管组在所述第一工作模式下和所述第二工作模式下允许至少一些电流流动。
11.根据权利要求7至9中任一项所述的混合可变增益放大器，其特征在于，所述第一和第二共用晶体管、所述第一多个晶体管和所述第二多个晶体管为双极型晶体管或异质结双极晶体管；所述控制电压连接到所述晶体管的基极，以控制所述混合可变增益放大器在所述第一工作模式或所述第二工作模式下操作，以及在使用所述第一工作模式时，控制所述第一差分放大器中的电流引导，或者在使用所述第二工作模式时，控制所述第二差分放大器中的电流引导。
12.根据权利要求7至9中任一项所述的混合可变增益放大器，其特征在于，所述第一和第二共用晶体管、所述第一多个晶体管和所述第二多个晶体管为金属氧化物半导体场效应晶体管或高速电子迁移率晶体管；所述控制电压连接到所述晶体管的栅极，以控制所述混合可变增益放大器在所述第一工作模式或所述第二工作模式下操作，以及在使用所述第一工作模式时，控制所述第一差分放大器中的电流引导，或者在使用所述第二工作模式时，控制所述第二差分放大器中的电流引导。
13.一种用于控制混合可变增益放大器的方法，其特征在于，可控制所述混合可变增益放大器在第一工作模式或第二工作模式下操作；在所述第一工作模式下，所述混合可变增益放大器提供电流从正输入端流向负输出端和从负输入端流向正输出端的电通路；在所述第二工作模式下，所述混合可变增益放大器提供电流从所述正输入端流向电压源和从所述负输入端流向所述电压源的电通路；以及在所述第一工作模式和所述第二工作模式下，所述混合可变增益放大器提供电流从所述正输入端流向所述正输出端和从所述负输入端流向所述负输出端的电通路；所述方法包括：
当期望增益小于第一阈值时，设置控制电压控制所述混合可变增益放大器在所述第一工作模式下操作；
当所述期望增益等于或大于第二阈值时，设置所述控制电压控制所述混合可变增益放大器在所述第二工作模式下操作；
进一步设置所述控制电压，以获得所述期望增益。
14.根据权利要求13所述的方法，其特征在于，所述第一阈值在值上小于所述第二阈值；当所述期望增益介于所述第一和第二阈值之间时，控制所述混合可变增益放大器在当前工作模式下操作。
15.根据权利要求13或14所述的方法，其特征在于，所述第一阈值和第二阈值相等。
16.根据权利要求13或14所述的方法，其特征在于，
所述混合可变增益放大器包括：
耦合在所述正输入端和所述负输出端之间的第一晶体管，所述第一晶体管直接耦合至所述正输入端并直接耦合至所述负输出端；
耦合在所述正输入端和所述电压源之间的第二晶体管，所述第二晶体管直接耦合至所述正输入端并直接耦合至所述电压源；
耦合在所述负输入端和所述正输出端之间的第三晶体管，所述第三晶体管直接耦合至所述负输入端并直接耦合至所述正输出端；
耦合在所述负输入端和所述电压源之间的第四晶体管，所述第四晶体管直接耦合至所述负输入端并直接耦合至所述电压源；
设置所述控制电压控制所述混合可变增益放大器在所述第一工作模式下操作包括：设置所述控制电压以允许至少一些电流流经所述第一和第三晶体管且禁止电流流经所述第二和第四晶体管以关闭；
设置所述控制电压控制所述混合可变增益放大器在所述第二工作模式下操作包括：设置所述控制电压以允许至少一些电流流经所述第二和第四晶体管且禁止电流流经所述第一和第三晶体管以关闭。
CN201880069559.6A 2017-11-03 2018-10-26 混合可变增益放大器 Active CN111279611B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/802,905 2017-11-03
US15/802,905 US10367466B2 (en) 2017-11-03 2017-11-03 Hybrid variable gain amplifier
PCT/CN2018/112088 WO2019085830A1 (en) 2017-11-03 2018-10-26 Hybrid variable gain amplifier

Publications (2)

Publication Number Publication Date
CN111279611A CN111279611A (zh) 2020-06-12
CN111279611B true CN111279611B (zh) 2022-04-05

Family

ID=66327720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880069559.6A Active CN111279611B (zh) 2017-11-03 2018-10-26 混合可变增益放大器

Country Status (4)

Country Link
US (1) US10367466B2 (zh)
EP (1) EP3698473A4 (zh)
CN (1) CN111279611B (zh)
WO (1) WO2019085830A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11218120B2 (en) * 2019-05-22 2022-01-04 Integrated Device Technology, Inc. Programmable amplifiers
US11121687B1 (en) 2020-04-29 2021-09-14 Stmicroelectronics International N.V. Voltage gain amplifier architecture for automotive radar

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103391049A (zh) * 2012-05-09 2013-11-13 晨星软件研发(深圳)有限公司 可调整增益的低噪声放大器
CN104270110A (zh) * 2014-09-25 2015-01-07 西安电子科技大学 基于压控感性负载的可变增益放大器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933771A (en) * 1997-06-20 1999-08-03 Nortel Networks Corporation Low voltage gain controlled mixer
US5867778A (en) * 1997-12-24 1999-02-02 Northern Telecom Limited Switched gain element
JP2990147B2 (ja) * 1998-02-20 1999-12-13 日本電気アイシーマイコンシステム株式会社 利得可変増幅回路
JP2001196872A (ja) * 2000-01-17 2001-07-19 Sony Corp 利得制御回路およびこれを用いた無線通信装置
US6392487B1 (en) * 2000-08-02 2002-05-21 Rf Micro Devices, Inc Variable gain amplifier
DE10155912A1 (de) * 2000-11-30 2002-10-10 Philips Corp Intellectual Pty Steuerbare Verstärkeranordnung und Anordnung zum Verarbeiten elektrischer Signale mit wenigstens einer solchen Verstärkeranordnung
US6657491B2 (en) * 2001-08-15 2003-12-02 Broadcom Corporation System and method for activating gain stages in an amplification module
US6710657B2 (en) * 2001-10-12 2004-03-23 Anadigics, Inc. Gain control circuit with well-defined gain states
DE10333816B3 (de) * 2003-07-24 2005-03-10 Infineon Technologies Ag Verstärkeranordnung und Regelkreis mit der Verstärkeranordnung
WO2008074149A1 (en) 2006-12-21 2008-06-26 Icera Canada ULC Current controlled biasing for current-steering based rf variable gain amplifiers
US7881681B2 (en) * 2006-08-28 2011-02-01 Mediatek Inc. Self-calibrating direct conversion transmitter with converting/steering device
US7893765B2 (en) * 2008-09-10 2011-02-22 Texas Instruments Incorporated Current canceling variable gain amplifier and transmitter using same
US9647618B1 (en) 2016-03-30 2017-05-09 Qualcomm Incorporated System and method for controlling common mode voltage via replica circuit and feedback control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103391049A (zh) * 2012-05-09 2013-11-13 晨星软件研发(深圳)有限公司 可调整增益的低噪声放大器
CN104270110A (zh) * 2014-09-25 2015-01-07 西安电子科技大学 基于压控感性负载的可变增益放大器

Also Published As

Publication number Publication date
EP3698473A1 (en) 2020-08-26
US10367466B2 (en) 2019-07-30
EP3698473A4 (en) 2020-12-23
WO2019085830A1 (en) 2019-05-09
CN111279611A (zh) 2020-06-12
US20190140609A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
US10601374B2 (en) Power amplifier module
US11038469B2 (en) Power amplification module
WO2015001851A1 (ja) 電力増幅モジュール
US10224892B2 (en) Power amplification module
JP5979160B2 (ja) 増幅器
JP2014207651A (ja) 無線周波数増幅回路及び電力増幅モジュール
US12088268B2 (en) Variable-gain amplifier and phased array system
CN111279611B (zh) 混合可变增益放大器
CN114070215A (zh) 功率放大器、功率放大器系统及其操作方法
CN113508526A (zh) 用于优化共源共栅放大器中三阶截取点的晶体管偏置调整
US11431311B2 (en) High-linearity variable gain amplifier and electronic apparatus
US10418973B2 (en) DC control circuit for controlling resistance of a RF transistor
US8232839B2 (en) Semiconductor integrated circuit device and transmission and reception system
US9553563B1 (en) Apparatus and methods for a variable gain passive attenuator with multiple layer attenuation devices
US20070018727A1 (en) Variable gain amplifier and wireless communication apparatus including the same
JP5983968B2 (ja) 電力増幅回路及び電力増幅モジュール
US7501887B2 (en) Controllable amplifier and its use
US20220094306A1 (en) Segmented power amplifier arrangements with feedforward adaptive bias circuits
US8237507B1 (en) Method and system for transmitter linearization
JPH11168334A (ja) 可変抵抗器、利得制御増幅回路、ミクサ回路および受信回路
US11159136B2 (en) Variable gain amplifier and method thereof
CN117749192A (zh) 补偿转换器中的非线性电容的系统及方法
CN112769406A (zh) 具有多个放大增益的低噪声放大器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant