JP2012165079A

JP2012165079A - Chopper amplifier circuit

Info

Publication number: JP2012165079A
Application number: JP2011022106A
Authority: JP
Inventors: Hideki Hosokawa; 秀記細川; Norikazu Ota; 則一太田; Takao Tsuruhara; 貴男鶴原
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2011-02-03
Filing date: 2011-02-03
Publication date: 2012-08-30
Anticipated expiration: 2031-02-03
Also published as: JP5612501B2

Abstract

PROBLEM TO BE SOLVED: To solve such a problem of a conventional chopper amplifier circuit that since the voltage in a period where chopper noise is not superimposed is held so as to remove the chopper noise synchronized with the chopper clock, and the voltage thus held is output, phase is shifted between the input voltage and the output voltage.SOLUTION: The voltage demodulated by an output side switch circuit 18 is held by sample hold circuits 20, 22 which hold the value of a chopper clock before inversion until the chopper clock is inverted. Effects of chopper noise can be removed by the sample hold circuits 20, 22. Preferably, the amplifier circuit is configured by a pre-stage charge amplifier and a post-stage charge amplifier, and the holding time can be shortened. Output voltage fluctuation rate can be reduced by increasing the feedback resistance. A resistance ensuring a fluctuation rate of 5% or lower is preferably used.

Description

本発明は、微弱な電圧（増幅前電圧）を増幅する回路に関する。 The present invention relates to a circuit that amplifies a weak voltage (voltage before amplification).

チョッパ式増幅回路が知られている。チョッパ式増幅回路は、一般的に、回路の１／ｆノイズを除去するために用いられる。図１に示すように、チョッパ式増幅回路は、＋側入力端子２、−側入力端子４、入力側スイッチ回路６、増幅回路１６、出力側スイッチ回路１８、＋側出力端子２４、並びに−側出力端子２６を備えている。
＋側入力端子２に、（ａ）に例示する増幅前の第１電圧が入力する。−側入力端子４に、（ｂ）に例示する増幅前の第２電圧が入力する。第２電圧は第１電圧を反転したものであってもよいが、反転したものには限定されない。以下では、＋側入力端子２に入力する電圧を＋増幅前電圧といい、−側入力端子４に入力する電圧を−増幅前電圧という。
増幅回路１６は、＋側入力８、−側入力１０、＋側出力１２、並びに−側出力１４を備えている。本明細書では、増幅回路１６の＋側入力端子８を、＋側入力端子２と区別するために、＋側入力８と呼ぶ。同様の理由で、増幅回路１６の−側入力端子１０を−側入力１０と呼び、＋側出力端子１２を＋側出力１２と呼び、−側出力端子１４を−側出力１４と呼ぶ。
入力側スイッチ回路６は、時間の経過に伴って反転するチョッパクロック（ｃに示す）に同期して、＋側入力端子２を＋側入力８に接続するとともに−側入力端子４を−側入力１０に接続する第１状態（Ａに示す）と、＋側入力端子２を−側入力１０に接続するとともに−側入力端子４を＋側入力８に接続する第２状態（Ｂに示す）の間で交互に切り換える。図1では、図示の明瞭化のために、チョッパクロック（ｃ）の周期が引き伸ばされて表示されている。実際のチョッパクロック（ｃ）は、（ａ）に例示する＋増幅前電圧あるいは（ｂ）に例示する−増幅前電圧の変化周期に比して、図示されているよりも短周期で反転する。
出力側スイッチ回路１８は、チョッパクロック（ｃ）に同期して、＋側出力１２を＋側出力端子２４に接続するとともに−側出力１４を−側出力端子２６に接続する第１状態（Ａに示す）と、＋側出力１２を−側出力端子２６に接続するとともに−側出力１４を＋側出力端子２４に接続する第２状態（Ｂに示す）の間で交互に切り換える。 A chopper type amplifier circuit is known. A chopper type amplifier circuit is generally used to remove 1 / f noise of a circuit. As shown in FIG. 1, the chopper type amplifier circuit includes a + side input terminal 2, a − side input terminal 4, an input side switch circuit 6, an amplifier circuit 16, an output side switch circuit 18, a + side output terminal 24, and a − side. An output terminal 26 is provided.
The first voltage before amplification illustrated in (a) is input to the + side input terminal 2. The second voltage before amplification illustrated in (b) is input to the negative side input terminal 4. The second voltage may be an inversion of the first voltage, but is not limited to an inversion. Hereinafter, a voltage input to the + side input terminal 2 is referred to as a “+ amplification voltage”, and a voltage input to the −side input terminal 4 is referred to as a “−amplification voltage”.
The amplifier circuit 16 includes a + side input 8, a − side input 10, a + side output 12, and a − side output 14. In the present specification, the + side input terminal 8 of the amplifier circuit 16 is referred to as a + side input 8 in order to distinguish it from the + side input terminal 2. For the same reason, the − side input terminal 10 of the amplifier circuit 16 is called a − side input 10, the + side output terminal 12 is called a + side output 12, and the − side output terminal 14 is called a − side output 14.
The input side switch circuit 6 connects the + side input terminal 2 to the + side input 8 and the − side input terminal 4 to the − side input in synchronization with a chopper clock (shown in c) that reverses with time. 10 in the first state (shown in A) connected to 10 and the second state (shown in B) in which the + side input terminal 2 is connected to the − side input 10 and the − side input terminal 4 is connected to the + side input 8. Alternate between. In FIG. 1, the period of the chopper clock (c) is extended and displayed for clarity of illustration. The actual chopper clock (c) is inverted in a shorter cycle than shown in comparison with the change cycle of the voltage before amplification illustrated in (a) or the voltage before amplification illustrated in (b).
The output side switch circuit 18 synchronizes with the chopper clock (c), and connects the + side output 12 to the + side output terminal 24 and connects the − side output 14 to the − side output terminal 26 in the first state (A). And the second state (shown in B) in which the + side output 12 is connected to the − side output terminal 26 and the − side output 14 is connected to the + side output terminal 24.

図１に示すチョッパ式増幅装置の場合、チョッパクロック（ｃ）に同期して入力側スイッチ回路６がチョッピング動作するために、＋増幅前電圧（ａ）と−増幅前電圧（ｂ）が変調され、＋側入力８に（ｄ）に例示する電圧が入力され、−側入力１０に（ｅ）に例示する電圧が入力される。また、＋側出力１２に（ｆ）に例示する電圧が出力され、−側出力１４に（ｇ）に例示する電圧が出力される。（ｆ）と（ｇ）の電圧は、出力側スイッチ回路１８がチョッピング動作するために、復調される。＋側出力端子２４には、＋増幅前電圧（ａ）を増幅した電圧（ｈ）が出力され、−側出力端子２６には、−増幅前電圧（ｂ）を増幅した電圧（ｉ）が出力される。 In the case of the chopper type amplification device shown in FIG. 1, since the input side switch circuit 6 performs a chopping operation in synchronization with the chopper clock (c), the + amplified voltage (a) and the −amplified voltage (b) are modulated. The voltage illustrated in (d) is input to the + side input 8, and the voltage illustrated in (e) is input to the − side input 10. Further, the voltage illustrated in (f) is output to the + side output 12, and the voltage illustrated in (g) is output to the − side output 14. The voltages of (f) and (g) are demodulated because the output side switch circuit 18 performs a chopping operation. The + side output terminal 24 outputs a voltage (h) obtained by amplifying the + amplified voltage (a), and the − side output terminal 26 outputs a voltage (i) obtained by amplifying the −amplified voltage (b). Is done.

図１に示すチョッパ式増幅装置の場合、＋側出力端子２４に出力される電圧（ｈ）にはノイズ２８が重畳しており、−側出力端子２６に出力される電圧（ｉ）にはノイズ３０が重畳している。これらのノイズはスパイクノイズと呼ばれることがある。これらのノイズは、チョッパクロック（ｃ）の反転に同期して生じることから、本明細書では、チョッパノイズという。
出力電圧（ｈ），（ｉ）にチョッパノイズ２８，３０が重畳してしまうと、重畳したチョッパノイズ２８，３０を除去するのに面倒な処理が必要とされる。低次のＬＰＦではノイズを除去しきれず、カットオフ周波数がチョッパノイズの周波数よりも十分に低周波に設定されている高次のＬＰＦを用いる必要が生じる。カットオフ周波数を低周波化した高次のＬＰＦで処理すると、出力電圧（ｈ），（ｉ）の位相が遅れるといった問題が発生する。また、チョッパノイズが重畳した増幅後電圧をＬＰＦ処理すると、チョッパ式増幅回路の容量比（または抵抗比）で決まるはずの増幅度を安定的に得ることができなくなってしまうという問題も発生する。
出力電圧（ｈ），（ｉ）にチョッパノイズ２８，３０が重畳しないようにする技術が必要とされている。 In the case of the chopper type amplifying device shown in FIG. 1, noise 28 is superimposed on the voltage (h) output to the + side output terminal 24, and noise is applied to the voltage (i) output to the − side output terminal 26. 30 are superimposed. These noises are sometimes called spike noises. Since these noises are generated in synchronization with the inversion of the chopper clock (c), they are referred to as chopper noises in this specification.
If the chopper noises 28 and 30 are superimposed on the output voltages (h) and (i), a troublesome process is required to remove the superimposed chopper noises 28 and 30. The low-order LPF cannot remove the noise, and it is necessary to use a high-order LPF whose cut-off frequency is set sufficiently lower than the frequency of the chopper noise. If processing is performed with a high-order LPF with a cut-off frequency, the problem arises that the phases of the output voltages (h) and (i) are delayed. In addition, when the amplified voltage on which chopper noise is superimposed is subjected to LPF processing, there is a problem that it is impossible to stably obtain the amplification degree that should be determined by the capacitance ratio (or resistance ratio) of the chopper type amplifier circuit.
A technique for preventing the chopper noises 28 and 30 from being superimposed on the output voltages (h) and (i) is required.

特許文献１に、図２のチョッパ式増幅装置が開示されている。図２のチョッパ式増幅装置は、出力電圧にチョッパノイズが重畳しないように改良されている。このチョッパ式増幅装置は、＋側入力端子２、−側入力端子４、入力側スイッチ回路６、増幅回路１６、出力側スイッチ回路３２，３８，４０，４６、第１サンプルホールド回路３４、第２サンプルホールド回路３６、第３サンプルホールド回路４２、第４サンプルホールド回路４４、＋側出力端子２４、並びに−側出力端子２６を備えている。
図１の場合と同様に、＋側出力１２に、図１（ｆ）に例示する電圧が出力され、−側出力１４に、図１（ｇ）に例示する電圧が出力される。重複説明は省略する。 Patent Document 1 discloses the chopper type amplifying device of FIG. The chopper type amplifying device of FIG. 2 is improved so that chopper noise is not superimposed on the output voltage. This chopper type amplifying device includes a + side input terminal 2, a − side input terminal 4, an input side switch circuit 6, an amplifier circuit 16, output side switch circuits 32, 38, 40, 46, a first sample hold circuit 34, a second A sample hold circuit 36, a third sample hold circuit 42, a fourth sample hold circuit 44, a + side output terminal 24, and a − side output terminal 26 are provided.
As in FIG. 1, the voltage illustrated in FIG. 1F is output to the + side output 12, and the voltage illustrated in FIG. 1G is output to the − side output 14. A duplicate description is omitted.

図２の（Ａ）に示す第１状態では、出力側スイッチ回路３２によって、＋側出力１２の出力電圧（ｆ）が第１サンプルホールド回路３４に入力され、−側出力１４の出力電圧（ｇ）が第２サンプルホールド回路３６に入力され、出力側スイッチ回路４６によって、第３サンプルホールド回路４２が保持している電圧が＋側出力端子２４に出力され、第４サンプルホールド回路４４が保持している電圧が−側出力端子２６に出力される。
図２の（Ｂ）に示す第２状態では、出力側スイッチ回路４０によって、＋側出力１２の出力電圧（ｆ）が第３サンプルホールド回路４２に入力され、−側出力１４の出力電圧（ｇ）が第４サンプルホールド回路４４に入力され、出力側スイッチ回路３８によって、第１サンプルホールド回路３４が保持している電圧が＋側出力端子２４に出力され、第２サンプルホールド回路３６が保持している電圧が−側出力端子２６に出力される。
第１サンプルホールド回路３４と第２サンプルホールド回路３６は、（Ｂ）に示す第２状態の間、（Ａ）に示す第１状態から（Ｂ）に示す第２状態に切り換わる直前の値を保持している。このタイミングでは、チョッパノイズは消失している。また、第３サンプルホールド回路４２と第４サンプルホールド回路４４は、（Ａ）に示す第１状態の間、（Ｂ）に示す第２状態から（Ａ）に示す第１状態に切り換わる直前の値を保持している。このタイミングでは、チョッパノイズは消失している。
図２のチョッパ式増幅装置によると、＋側出力端子２４と−側出力端子２６から、チョッパノイズの影響を受けない増幅後電圧が出力される。 In the first state shown in FIG. 2A, the output voltage (f) of the positive output 12 is input to the first sample hold circuit 34 by the output switch circuit 32, and the output voltage (g) of the negative output 14 is shown. ) Is input to the second sample-and-hold circuit 36, the output-side switch circuit 46 outputs the voltage held by the third sample-and-hold circuit 42 to the + -side output terminal 24, and the fourth sample-and-hold circuit 44 holds the voltage. The output voltage is output to the negative output terminal 26.
In the second state shown in FIG. 2B, the output voltage (f) of the positive output 12 is input to the third sample hold circuit 42 by the output switch circuit 40 and the output voltage (g) of the negative output 14. ) Is input to the fourth sample-and-hold circuit 44, and the output-side switch circuit 38 outputs the voltage held by the first sample-and-hold circuit 34 to the + -side output terminal 24, and the second sample-and-hold circuit 36 holds the voltage. The output voltage is output to the negative output terminal 26.
The first sample-and-hold circuit 34 and the second sample-and-hold circuit 36 have values immediately before switching from the first state shown in (A) to the second state shown in (B) during the second state shown in (B). keeping. At this timing, the chopper noise disappears. Further, the third sample hold circuit 42 and the fourth sample hold circuit 44 are in the first state shown in (A) and immediately before switching from the second state shown in (B) to the first state shown in (A). Holds the value. At this timing, the chopper noise disappears.
According to the chopper type amplification device of FIG. 2, the amplified voltage that is not affected by the chopper noise is output from the + side output terminal 24 and the − side output terminal 26.

特開２００７−２１４６１３号公報JP 2007-214613 A

図２のチョッパ式増幅装置では、（Ａ）に示す第１状態における増幅後電圧を保持しておいて（Ｂ）に示す第２状態となったときに出力する。すなわち、チョッパクロックの１／２周期分だけ保持しておいてから出力する。また、（Ｂ）に示す第２状態における増幅後電圧を保持しておいて（Ａ）に示す第１状態となったときに出力する。この場合も、チョッパクロックの１／２周期分だけ保持しておいてから出力する。この結果、出力電圧（増幅後電圧）が入力電圧（増幅前電圧）よりも、チョッパクロックの１／２周期分だけ遅れてしまう。また、増幅後電圧はチョッパクロックの１／２周期幅の階段状となり、同一階段幅内にある間は増幅前電圧の変化に追従できない。このことも、増幅後電圧の位相を増幅前電圧の位相から遅らせる。
高速で変化する物理現象をセンサ等で検出する場面が増えており、増幅後電圧が増幅前電圧よりも遅れてしまうことが許されないケースが増加している。本発明では、チョッパノイズが重畳しておらず、しかも増幅前電圧から遅れない増幅後電圧を出力するチョッパ式増幅装置を提供する。 In the chopper type amplifying device of FIG. 2, the amplified voltage in the first state shown in (A) is held and output when the second state shown in (B) is reached. That is, the data is output after being held for ½ period of the chopper clock. Further, the amplified voltage in the second state shown in (B) is held and output when the first state shown in (A) is reached. In this case as well, the data is output after being held for ½ period of the chopper clock. As a result, the output voltage (post-amplification voltage) is delayed from the input voltage (pre-amplification voltage) by a half period of the chopper clock. Further, the amplified voltage has a stepped shape having a ½ period width of the chopper clock, and cannot follow the change in the voltage before amplification while it is within the same stepped width. This also delays the phase of the amplified voltage from the phase of the pre-amplified voltage.
The number of cases in which a physical phenomenon that changes at high speed is detected by a sensor or the like is increasing, and the number of cases where the amplified voltage is not allowed to be delayed from the pre-amplified voltage is increasing. The present invention provides a chopper type amplifying apparatus that outputs a post-amplification voltage that is not superimposed with chopper noise and that is not delayed from the pre-amplification voltage.

本明細書で開示するチョッパ式増幅装置は、図３に模式的に例示するように、＋側入力端子２、−側入力端子４、入力側スイッチ回路６、増幅回路１６、出力側スイッチ回路１８、＋側サンプルホ−ルド回路２０、−側サンプルホ−ルド回路２２、＋側出力端子２４、並びに−側出力端子２６を備えている。
＋側入力端子２には、＋増幅前電圧（ａ）が入力する。−側入力端子４には、−増幅前電圧（ｂ）が入力する。−増幅前電圧（ｂ）は＋増幅前電圧（ａ）を反転したであってもよいが、反転したものに限られない。
増幅回路１６は、＋側入力８、−側入力１０、＋側出力１２、並びに−側出力１４を備えている。図3では、＋側入力８と＋側出力１２が上側に配置され、−側入力１０と−側出力１４が下側に配置されているが、空間的位置関係は重要でなく、いずれの位置関係であってもよい。
入力側スイッチ回路６は、時間の経過に伴って反転するチョッパクロック（ｃ）に同期して、＋側入力端子２を＋側入力８に接続するとともに−側入力端子４を−側入力１０に接続する第１状態（Ａ）と、＋側入力端子２を−側入力１０に接続するとともに−側入力端子４を＋側入力８に接続する第２状態（Ｂ）の間で交互に切換える。
出力側スイッチ回路１８は、チョッパクロック（ｃ）に同期して、＋側出力１２を＋側サンプルホ−ルド回路２０に接続するとともに−側出力１４を−側サンプルホ−ルド回路２２に接続する第１状態（Ａ）と、＋側出力１２を−側サンプルホ−ルド回路２２に接続するとともに−側出力１４を＋側サンプルホ−ルド回路２０に接続する第２状態（Ｂ）の間で交互に切換える。
＋側サンプルホ−ルド回路２０と−側サンプルホ−ルド回路２２は、チョッパクロック（ｃ）の反転前の電圧をチョッパクロックの反転後まで保持する。例えば、図３の第２状態（Ｂ）に切り換わった直後における＋側出力端子２４の電圧は、直前の第１状態（Ａ）における＋側出力１2の電圧を維持し、その後に、−側出力１４の電圧に等しくなる。同様に、第２状態（Ｂ）に切り換わった直後における−側出力端子２６の電圧は、直前の第１状態（Ａ）における−側出力１４の電圧を維持し、その後に、＋側出力１２の電圧に等しくなる。また、第１状態（Ａ）に切り換わった直後における＋側出力端子２４の電圧は、直前の第２状態（Ｂ）における−側出力１４の電圧を維持し、その後に、＋側出力１２の電圧に等しくなる。同様に、第１状態（Ａ）に切り換わった直後における−側出力端子２６の電圧は、直前の第２状態（Ｂ）における＋側出力１２の電圧を維持し、その後に、−側出力１４の電圧に等しくなる。 As schematically illustrated in FIG. 3, the chopper type amplifying device disclosed in this specification includes a + side input terminal 2, a − side input terminal 4, an input side switch circuit 6, an amplifier circuit 16, and an output side switch circuit 18. , + Side sample hold circuit 20, − side sample hold circuit 22, + side output terminal 24, and − side output terminal 26.
The + pre-amplification voltage (a) is input to the + side input terminal 2. The negative voltage (b) is input to the negative input terminal 4. The pre-amplification voltage (b) may be an inversion of the + amplification voltage (a), but is not limited to the inversion.
The amplifier circuit 16 includes a + side input 8, a − side input 10, a + side output 12, and a − side output 14. In FIG. 3, the + side input 8 and the + side output 12 are arranged on the upper side, and the − side input 10 and the − side output 14 are arranged on the lower side. Relationship may be.
The input side switch circuit 6 connects the + side input terminal 2 to the + side input 8 and the − side input terminal 4 to the − side input 10 in synchronization with the chopper clock (c) that is inverted with the passage of time. The first state (A) to be connected and the second state (B) in which the positive input terminal 2 is connected to the negative input 10 and the negative input terminal 4 is connected to the positive input 8 are alternately switched.
The output side switch circuit 18 connects the + side output 12 to the + side sample hold circuit 20 and connects the − side output 14 to the − side sample hold circuit 22 in synchronization with the chopper clock (c). Between the first state (A) and the second state (B) in which the + side output 12 is connected to the − side sample hold circuit 22 and the − side output 14 is connected to the + side sample hold circuit 20. Switch alternately.
The + side sample hold circuit 20 and the − side sample hold circuit 22 hold the voltage before the inversion of the chopper clock (c) until after the inversion of the chopper clock. For example, the voltage of the + side output terminal 24 immediately after switching to the second state (B) in FIG. 3 maintains the voltage of the + side output 12 in the immediately preceding first state (A), and then the − side It becomes equal to the voltage of the output 14. Similarly, the voltage of the − side output terminal 26 immediately after switching to the second state (B) maintains the voltage of the − side output 14 in the immediately preceding first state (A), and then the + side output 12 Is equal to the voltage of. Further, the voltage of the + side output terminal 24 immediately after switching to the first state (A) maintains the voltage of the − side output 14 in the immediately preceding second state (B). Equal to the voltage. Similarly, the voltage at the − side output terminal 26 immediately after switching to the first state (A) maintains the voltage at the + side output 12 in the immediately preceding second state (B), and then the − side output 14 Is equal to the voltage of.

増幅回路１６等が内蔵しているＣ，Ｒ成分によって、増幅回路１６には応答遅れが発生する。応答遅れが含まれている増幅後電圧を出力側スイッチ回路１８で復調するために、チョッパクロック（ｃ）の反転タイミングでは増幅回路１６の応答遅れの影響が顕在化してしまう。出力側スイッチ回路１８等が内蔵しているＣ，Ｒ成分によって、復調過程でも応答遅れが発生する。これらの応答遅れが生じるために、チョッパクロック（ｃ）の反転タイミングに同期してチョッパノイズが現れる。
＋側サンプルホ−ルド回路２０と−側サンプルホ−ルド回路２２が、チョッパクロック（ｃ）の反転前の電圧をチョッパクロックの反転後まで保持するものであれば、チョッパクロック（ｃ）の反転タイミングに同期して生じるチョッパノイズは、＋側サンプルホ−ルド回路２０と−側サンプルホ−ルド回路２２によって除去される。チョッパノイズが、＋側出力端子２４と−側出力端子２６に伝播することはない。
＋側サンプルホ−ルド回路２０と−側サンプルホ−ルド回路２２は、チョッパクロックの反転後まで保持するとともに、保持時間の終了に伴って保持状態を停止する。保持時間の終了後は、＋側出力１２と−側出力１４の電圧を遅れなく、＋側出力端子２４と−側出力端子２６に伝達する。チョッパノイズが減衰した後は、＋側出力１２と−側出力１４の電圧を遅れなく＋側出力端子２４と−側出力端子２６に伝達する。
以上から、第２状態（Ｂ）に切り換わった直後における＋側出力端子２４の電圧は、直前の第１状態（Ａ）における＋側出力１2の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は−側出力１４の電圧に等しくなる。同様に、第１状態（Ａ）に切り換わった直後における＋側出力端子２４の電圧は、直前の第２状態（Ｂ）における−側出力１４の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は＋側出力１２の電圧に等しくなる。この結果、＋側出力端子２４の電圧は、復調された＋出力電圧となり、チョッパノイズが影響しておらず、＋増幅前電圧を遅れなく増幅した＋増幅後電圧となる。図３のチョッパ式増幅装置は、チョッパノイズが重畳しておらず、しかも＋増幅前電圧から遅れない＋増幅後電圧を出力する。
同様に、第２状態（Ｂ）に切り換わった直後における−側出力端子２６の電圧は、直前の第１状態（Ａ）における−側出力１４の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は＋側出力１２の電圧に等しくなる。同様に、第１状態（Ａ）に切り換わった直後における−側出力端子２６の電圧は、直前の第２状態（Ｂ）における＋側出力１２の電圧を維持するのでチョッパノイズが影響しないものとなり、チョッパノイズが減衰した後は−側出力１４の電圧に等しくなる。この結果、−側出力端子２６の電圧は、復調された−出力電圧となり、チョッパノイズが影響しておらず、−増幅前電圧を遅れなく増幅した−増幅後電圧となる。図３のチョッパ式増幅装置は、チョッパノイズが重畳しておらず、しかも−増幅前電圧から遅れない−増幅後電圧を出力する。 Due to the C and R components built in the amplifier circuit 16 and the like, a response delay occurs in the amplifier circuit 16. Since the output side switch circuit 18 demodulates the amplified voltage including the response delay, the influence of the response delay of the amplifier circuit 16 becomes obvious at the inversion timing of the chopper clock (c). Due to the C and R components incorporated in the output side switch circuit 18 and the like, a response delay occurs even in the demodulation process. Since these response delays occur, chopper noise appears in synchronization with the inversion timing of the chopper clock (c).
If the + side sample hold circuit 20 and the − side sample hold circuit 22 hold the voltage before the inversion of the chopper clock (c) until the inversion of the chopper clock, the inversion of the chopper clock (c) Chopper noise generated in synchronization with the timing is removed by the + side sample hold circuit 20 and the − side sample hold circuit 22. The chopper noise does not propagate to the + side output terminal 24 and the − side output terminal 26.
The + side sample hold circuit 20 and the − side sample hold circuit 22 hold until the inversion of the chopper clock and stop the holding state as the holding time ends. After the holding time ends, the voltages of the + side output 12 and the − side output 14 are transmitted to the + side output terminal 24 and the − side output terminal 26 without delay. After the chopper noise is attenuated, the voltages of the + side output 12 and the − side output 14 are transmitted to the + side output terminal 24 and the − side output terminal 26 without delay.
From the above, the voltage of the + side output terminal 24 immediately after switching to the second state (B) maintains the voltage of the + side output 12 in the immediately preceding first state (A), so that the chopper noise does not affect. After the chopper noise is attenuated, it becomes equal to the voltage of the negative output 14. Similarly, the voltage at the + side output terminal 24 immediately after switching to the first state (A) maintains the voltage at the − side output 14 in the immediately preceding second state (B), so that chopper noise does not affect the voltage. After the chopper noise is attenuated, it becomes equal to the voltage of the positive side output 12. As a result, the voltage at the + side output terminal 24 becomes a demodulated + output voltage, is not affected by chopper noise, and becomes a + after-amplification voltage obtained by amplifying the + before-amplification voltage without delay. The chopper type amplifying apparatus of FIG. 3 outputs a + amplified voltage that is not superimposed with a chopper noise and that is not delayed from the + amplified voltage.
Similarly, the voltage of the negative output terminal 26 immediately after switching to the second state (B) maintains the voltage of the negative output 14 in the immediately preceding first state (A), so that chopper noise does not affect the voltage. After the chopper noise is attenuated, it becomes equal to the voltage of the positive side output 12. Similarly, the voltage of the negative output terminal 26 immediately after switching to the first state (A) maintains the voltage of the positive output 12 in the immediately preceding second state (B), so that the chopper noise does not affect. After the chopper noise is attenuated, it becomes equal to the voltage of the negative output 14. As a result, the voltage at the negative side output terminal 26 becomes a demodulated negative output voltage, which is not influenced by chopper noise, and is a negative voltage after amplification without delay. The chopper type amplifying device of FIG. 3 outputs a post-amplification voltage that is not superimposed with chopper noise and is not delayed from the pre-amplification voltage.

チャージアンプの出力電圧は、入力電圧が時間の経過にともなって変化しなくても、チョッパクロックの１／２周期の間に変化する性質を持っている。出力電圧の変動率は、帰還容量値と帰還抵抗値によって決まる時定数によって変化し、帰還容量値が一定であれば帰還抵抗値が大きいほど出力電圧の変動率は小さくなる。
チャージアンプの出力電圧が、チョッパクロックの１／２周期の間に５％を超えて変化すると、チョッパノイズをサンプルホールド方式で除去するローパスフィルタ後のゲインの誤差が大きい。さらに、スムースな復調後電圧（増幅後電圧）を得ることができない。それに対して、チョッパクロックの１／２周期の間における変化率が５％以下であれば、チョッパノイズをサンプルホールド方式で除去するローパスフィルタ後のゲインの誤差が十分に小さい。さらに、一次のローパスフィルタで処理可能な程度にスムースな復調後電圧（増幅後電圧）を得ることができる。
そこで、増幅回路をチャージアンプで構成する場合には、チョッパクロックの１／２周期におけるチャージアンプの出力電圧の変動率が５％となる抵抗値よりも大きな抵抗値を持つ帰還抵抗を用いることが好ましい。
増幅回路を前段チャージアンプと後段チャージアンプで構成する場合、チョッパクロックの１／２周期における前段チャージアンプの出力電圧の変動率が５％となる抵抗値よりも大きな抵抗を前段チャージアンプの帰還抵抗に用い、チョッパクロックの１／２周期における後段チャージアンプの出力電圧の変動率が５％となる抵抗値よりも大きな抵抗を後段チャージアンプの帰還抵抗に用いることが好ましい。 The output voltage of the charge amplifier has a property of changing during a half cycle of the chopper clock even if the input voltage does not change with time. The variation rate of the output voltage varies depending on a time constant determined by the feedback capacitance value and the feedback resistance value. If the feedback capacitance value is constant, the variation rate of the output voltage decreases as the feedback resistance value increases.
When the output voltage of the charge amplifier changes by more than 5% during a half period of the chopper clock, the gain error after the low-pass filter that removes the chopper noise by the sample hold method is large. Furthermore, a smooth post-demodulation voltage (post-amplification voltage) cannot be obtained. On the other hand, if the rate of change during a ½ cycle of the chopper clock is 5% or less, the gain error after the low-pass filter that removes the chopper noise by the sample hold method is sufficiently small. Furthermore, a post-demodulation voltage (post-amplification voltage) that is smooth enough to be processed by the primary low-pass filter can be obtained.
Therefore, when the amplifier circuit is constituted by a charge amplifier, it is necessary to use a feedback resistor having a resistance value larger than the resistance value at which the fluctuation rate of the output voltage of the charge amplifier in a half cycle of the chopper clock is 5%. preferable.
When the amplifier circuit is composed of a front-stage charge amplifier and a rear-stage charge amplifier, a resistance larger than the resistance value at which the fluctuation rate of the output voltage of the front-stage charge amplifier in a half cycle of the chopper clock is 5% is a feedback resistance of the front-stage charge amplifier. It is preferable that a resistance larger than the resistance value at which the fluctuation rate of the output voltage of the post-stage charge amplifier in a half cycle of the chopper clock is 5% is used for the feedback resistance of the post-stage charge amplifier.

増幅回路を一段のチャージアンプで構成してもよいが、多段のチャージアンプで構成してもよい。例えば、前段チャージアンプと後段チャージアンプで構成してもよい。
増幅回路を、前段チャージアンプと後段チャージアンプ等によって多段階で構成すると、増幅回路の応答時間が高速化され、チョッパクロックの１／４周期よりも短い時間内にチョッパノイズが減衰する現象を得ることができる。＋側サンプルホ−ルド回路と−側サンプルホ−ルド回路の保持時間を、チョッパクロックの１／４周期よりも短くすることができる。
また増幅回路に、チャージアンプを用いると、オペアンプのオフセット電圧が増幅されないことから、復調した後の電圧において、チョッパクロックがハイであった間の電圧とチョッパクロックがローであった間の電圧の差が小さい。すなわち、スムースな復調後電圧が得られる。一次のローパスフィルタでも処理可能な復調電圧（増幅後電圧）を得ることができる。また、抵抗比増幅と比較したときに、回路のホワイトノイズを低減できるメリットも得られる。 The amplifier circuit may be composed of a single stage charge amplifier, but may be composed of multistage charge amplifiers. For example, a front-stage charge amplifier and a rear-stage charge amplifier may be used.
When the amplifier circuit is configured in multiple stages using a front-stage charge amplifier and a rear-stage charge amplifier, the response time of the amplifier circuit is increased, and the phenomenon that the chopper noise attenuates within a time shorter than a quarter cycle of the chopper clock is obtained. be able to. The holding time of the positive side sample hold circuit and the negative side sample hold circuit can be made shorter than a quarter period of the chopper clock.
In addition, if a charge amplifier is used in the amplifier circuit, the offset voltage of the operational amplifier is not amplified. Therefore, in the demodulated voltage, the voltage between when the chopper clock is high and the voltage when the chopper clock is low are The difference is small. That is, a smooth post-demodulation voltage is obtained. A demodulated voltage (amplified voltage) that can be processed by a primary low-pass filter can be obtained. Further, when compared with resistance ratio amplification, there is an advantage that white noise of the circuit can be reduced.

＋側出力端子２４と−側出力端子２６に接続されており、両者の電圧差を出力する差分回路と、差分回路の出力端子に接続されているローパスフィルタ回路が付加されていてもよい。差分回路とローパスフィルタ回路を兼用する一つの回路を利用してもよい。差分回路とローパスフィルタ回路が用意されていると、サンプルホールド後に残るスイッチングノイズやホワイトノイズが低減された増幅後電圧を得ることができる。 A difference circuit that outputs a voltage difference between the positive side output terminal 24 and the negative side output terminal 26 and a low-pass filter circuit that is connected to the output terminal of the difference circuit may be added. A single circuit that serves both as a difference circuit and a low-pass filter circuit may be used. If a difference circuit and a low-pass filter circuit are prepared, an amplified voltage in which switching noise and white noise remaining after sample and hold are reduced can be obtained.

本明細書に開示されている技術によると、チョッパノイズが重畳しておらず、しかも増幅前電圧から遅れのない増幅後電圧を出力するチョッパ式増幅装置を提供することができる。高速で変化する物理現象をセンサ等で検出する場面が増えており、増幅前電圧が高周波数化している。増幅前電圧と増幅後電圧の時間差を１０マイクロ秒以下にしたいといった要請が増えている。本明細書に開示されている技術によると、この種の要請に応えることが可能となる。 According to the technique disclosed in this specification, a chopper type amplifying apparatus that outputs a post-amplification voltage that is not superimposed on chopper noise and that is not delayed from the pre-amplification voltage can be provided. The number of scenes where a physical phenomenon that changes at high speed is detected by a sensor or the like is increasing, and the voltage before amplification is increased in frequency. There is an increasing demand for the time difference between the pre-amplification voltage and the post-amplification voltage to be 10 microseconds or less. According to the technology disclosed in this specification, it is possible to meet this type of request.

従来のチョッパ式増幅装置の回路構成を示す。The circuit structure of the conventional chopper type amplifier is shown. 特許文献１のチョッパ式増幅装置の回路構成を示す。The circuit structure of the chopper type amplifier of patent document 1 is shown. 本明細書で開示するチョッパ式増幅装置の回路構成を示す。1 shows a circuit configuration of a chopper type amplifying device disclosed in this specification. 実施例のチョッパ式増幅装置の回路構成を示す。The circuit structure of the chopper type amplifier of an Example is shown. 実施例のサンプルホールド回路の回路構成を示す。The circuit structure of the sample hold circuit of an Example is shown. 実施例の差分／ローパスフィルタ回路の回路構成を示す。The circuit structure of the difference / low-pass filter circuit of an Example is shown. 増幅後電圧と、復調電圧と、サンプルホールドされた電圧の関係を示す。The relationship between the amplified voltage, the demodulated voltage, and the sampled and held voltage is shown. 帰還抵抗と、復調電圧と、ローパスフィルタ回路で処理した後の電圧の関係を示す。The relationship between the feedback resistor, the demodulated voltage, and the voltage after being processed by the low-pass filter circuit is shown. ローパスフィルタ回路で処理した後の電圧と時間の関係を示す。The relationship between voltage and time after processing by the low-pass filter circuit is shown.

下記で説明する実施例の主要な特長を以下に例示する。
（特長１）差分回路と一次のローパスフィルタ回路が一体化されている。
（特徴２）チャージアンプの帰還抵抗がMOSで形成されている。 The main features of the embodiments described below are exemplified below.
(Feature 1) A differential circuit and a primary low-pass filter circuit are integrated.
(Characteristic 2) The feedback resistor of the charge amplifier is formed of MOS.

図４は実施例の回路構成を示している。入力側スイッチ回路６は、（ｃ）に示すチョッパクロックがローの間は接続状態になるとともにハイの間は非接続状態になる一対のスイッチＳ１と、ローの間は非接続状態になるとともにハイの間は接続状態となる一対のスイッチＳ２で構成されている。チョッパクロックがローの間は、一対のスイッチＳ１が接続状態となり、一対のスイッチＳ２が非接続状態となり、＋側入力端子２が増幅回路１６の＋側入力８に接続され、−側入力端子４が増幅回路１６の−側入力１０に接続される（第１状態）。チョッパクロックがハイの間は、一対のスイッチＳ１が非接続状態となり、一対のスイッチＳ２が接続状態となり、＋側入力端子２が増幅回路１６の−側入力１０に接続され、−側入力端子４が増幅回路１６の＋側入力８に接続される（第２状態）。（ｃ）に示すように、チョッパクロックは経過時間に伴って、ハイからローに反転してローからハイに反転する現象を繰り返す。この結果、入力側スイッチ回路６は、時間の経過に伴って、第１状態と第２状態の間で交互に切換える。 FIG. 4 shows a circuit configuration of the embodiment. The input-side switch circuit 6 is connected to a pair of switches S1 which are in a connected state while the chopper clock shown in (c) is low and disconnected in a high state. A pair of switches S2 are in a connected state. While the chopper clock is low, the pair of switches S1 are connected, the pair of switches S2 are not connected, the + side input terminal 2 is connected to the + side input 8 of the amplifier circuit 16, and the − side input terminal 4 is connected. Is connected to the negative input 10 of the amplifier circuit 16 (first state). While the chopper clock is high, the pair of switches S1 are disconnected, the pair of switches S2 are connected, the + side input terminal 2 is connected to the − side input 10 of the amplifier circuit 16, and the − side input terminal 4 Is connected to the + side input 8 of the amplifier circuit 16 (second state). As shown in (c), the chopper clock repeats the phenomenon of reversing from high to low and reversing from low to high over time. As a result, the input-side switch circuit 6 switches alternately between the first state and the second state with the passage of time.

増幅回路１６は、前段のチャージアンプ５０と後段のチャージアンプ５２で構成されている。前段のチャージアンプ５０で増幅された電圧を後段のチャージアンプ５２でさらに増幅する２段階増幅回路である。
前段のチャージアンプ５０は、オペアンプ７２と、容量６０，６２と、帰還容量６４，６６と、帰還抵抗６８，７０で構成されている。前段のチャージアンプ５０は、＋側入力８の電圧を容量６０／容量６４の比で決まる増幅率で増幅した電圧を出力して容量８０を充電し、−側入力１０の電圧を容量６２／容量６６で決まる増幅率で増幅した電圧を出力して容量８２を充電する。
本実施例では、オペアンプ７２の＋出力を−入力へフィードバックしており、オペアンプ７２の−出力を＋入力へフィードバックしている。これによって、全差動増幅する。
オペアンプ７２は電荷を増幅するものであり、チャージアンプとして機能する。オペアンプ７２の出力電圧に、オペアンプ７２のオフセット電圧を増幅した電圧は含まれない。オペアンプ７２の出力電圧に含まれるものは、オペアンプ７２のオフセット電圧自体であり、それを増幅した電圧ではない。
オペアンプ７２の出力電圧に、オペアンプ７２のオフセット電圧を増幅した電圧が含まれていると、出力側スイッチ回路１８によって復調した後の電圧に、オフセット電圧を増幅した電圧が影響してしまう。たとえば、出力側スイッチ回路１８のスイッチＳ１が接続状態である間の電圧が、スイッチＳ１が非続状態である間の電圧に比して、オフセット電圧を増幅した電圧だけ高くなってしまう現象が生じる。オペアンプ７２がチャージアンプとして機能する場合、オペアンプ７２の出力電圧に含まれるものはオペアンプ７２のオフセット電圧自体であり、増幅されたものでない。このために、スイッチＳ１が接続状態である間の電圧と非接続状態である間の電圧の差は、オフセット電圧自体であり、増幅されたものでない。
オペアンプ７２がチャージアンプとして機能する場合、復調後の電圧がスムースなものとなり、一次のローパスフィルタで処理できるほどにスムースな復調後電圧が得られる。 The amplifier circuit 16 includes a front-stage charge amplifier 50 and a rear-stage charge amplifier 52. This is a two-stage amplifier circuit that further amplifies the voltage amplified by the front-stage charge amplifier 50 by the subsequent-stage charge amplifier 52.
The front-stage charge amplifier 50 includes an operational amplifier 72, capacitors 60 and 62, feedback capacitors 64 and 66, and feedback resistors 68 and 70. The charge amplifier 50 in the previous stage outputs a voltage obtained by amplifying the voltage of the + side input 8 at an amplification factor determined by the ratio of the capacity 60 / capacitance 64 to charge the capacity 80, and the voltage of the negative side input 10 is changed to capacity 62 / capacity. A voltage amplified at an amplification factor determined by 66 is output to charge the capacitor 82.
In this embodiment, the + output of the operational amplifier 72 is fed back to the − input, and the − output of the operational amplifier 72 is fed back to the + input. As a result, full differential amplification is performed.
The operational amplifier 72 amplifies the electric charge and functions as a charge amplifier. The output voltage of the operational amplifier 72 does not include a voltage obtained by amplifying the offset voltage of the operational amplifier 72. What is included in the output voltage of the operational amplifier 72 is the offset voltage itself of the operational amplifier 72, and is not a voltage obtained by amplifying it.
If the output voltage of the operational amplifier 72 includes a voltage obtained by amplifying the offset voltage of the operational amplifier 72, the voltage obtained by amplifying the offset voltage affects the voltage demodulated by the output side switch circuit 18. For example, a phenomenon occurs in which the voltage while the switch S1 of the output-side switch circuit 18 is in the connected state is higher than the voltage while the switch S1 is in the non-connected state by the voltage obtained by amplifying the offset voltage. . When the operational amplifier 72 functions as a charge amplifier, what is included in the output voltage of the operational amplifier 72 is the offset voltage itself of the operational amplifier 72 and is not amplified. For this reason, the difference between the voltage while the switch S1 is in the connected state and the voltage between the non-connected state is the offset voltage itself and not amplified.
When the operational amplifier 72 functions as a charge amplifier, the demodulated voltage is smooth, and the demodulated voltage is so smooth that it can be processed by the primary low-pass filter.

オペアンプ７２がチャージアンプとして機能する場合、復調後電圧は図８の（ｈ）−１に示すように変化する。ここで、参照符号１０８に示す変化はチョッピングに伴う変化であり、後記するようにして除去する。参照符号１１０に示す変化は、チャージアンプが微分特性を備えていることに起因する変化であり、オペアンプ７２に入力する電圧が一定値に維持されていても変化する。
参照符号１１０に示す変化の速度は、帰還容量６４と帰還抵抗６８の大きさで決まる時定数によって決定される。帰還容量６４が一定であれば帰還抵抗６８が大きいほど、変化速度は緩やかである。本実施例では、帰還抵抗６８の大きさを１２０Ｍオームという高抵抗に設定している。この結果、チャージアンプ７２の動作信号帯域が低周波側に延び、参照符号１１０に示す変化の速度が低速化されている。本実施例では、１２０Ｍオームという高抵抗に設定することで、（ｈ）−３に例示するように、チョッピングノイズ１０８さえ除去すれば、除去後の電圧は非常に安定したものとなるように調整されている。チョッピングノイズ１０８の除去後の電圧は、一次のローパスフィルタで処理できるほどにスムースなものとなる。
本実施例では、１２０Ｍオームという高抵抗を得るためにＭＯＳトランジスタ構造を利用している。ゲート電圧を調整することによって、１２０Ｍオームという高抵抗を得ることができる。ＭＯＳトランジスタ構造は小型化することができる。小型の回路素子で１２０Ｍオームという高抵抗を得ている。
オペアンプ７２の−出力７６に出力される電圧についても同様である。 When the operational amplifier 72 functions as a charge amplifier, the demodulated voltage changes as indicated by (h) -1 in FIG. Here, the change indicated by reference numeral 108 is a change accompanying chopping, and is removed as described later. The change indicated by reference numeral 110 is a change caused by the charge amplifier having a differential characteristic, and changes even if the voltage input to the operational amplifier 72 is maintained at a constant value.
The speed of change indicated by reference numeral 110 is determined by a time constant determined by the size of the feedback capacitor 64 and the feedback resistor 68. If the feedback capacitor 64 is constant, the rate of change is slower as the feedback resistor 68 is larger. In this embodiment, the feedback resistor 68 is set to a high resistance of 120 Mohm. As a result, the operation signal band of the charge amplifier 72 extends to the low frequency side, and the rate of change indicated by reference numeral 110 is reduced. In this embodiment, by setting the resistance as high as 120 M ohms, the voltage after the removal is adjusted to be very stable as long as the chopping noise 108 is removed, as illustrated in (h) -3. Has been. The voltage after the removal of the chopping noise 108 is so smooth that it can be processed by the primary low-pass filter.
In this embodiment, a MOS transistor structure is used to obtain a high resistance of 120 Mohm. By adjusting the gate voltage, a high resistance of 120 M ohms can be obtained. The MOS transistor structure can be miniaturized. A small circuit element has a high resistance of 120 Mohm.
The same applies to the voltage output to the negative output 76 of the operational amplifier 72.

後段のチャージアンプ５２は、基本的に前段のチャージアンプ５０と同様である。その出力電圧に含まれるオフセット電圧は、オペアンプ９２のオフセット電圧自体であり、それを増幅したものでない。また帰還抵抗８８の抵抗値が大きく、図８の（ｈ）−１に例示した変化１１０の速度は非常に緩やかであり、（ｈ）−３に例示するように、チョッピングノイズ１０８さえ除去すれば、除去後の電圧は非常に安定したものとなるように調整されている。除去後の電圧は、一次のローパスフィルタで処理できるほどにスムースなものとなる。オペアンプ９２の−出力１４に出力される電圧についても同様である。 The latter stage charge amplifier 52 is basically the same as the former stage charge amplifier 50. The offset voltage included in the output voltage is the offset voltage itself of the operational amplifier 92 and is not an amplification of it. Further, the resistance value of the feedback resistor 88 is large, and the speed of the change 110 illustrated in (h) -1 of FIG. 8 is very slow. As illustrated in (h) -3, only the chopping noise 108 is removed. The voltage after removal is adjusted to be very stable. The voltage after removal becomes so smooth that it can be processed by the primary low-pass filter. The same applies to the voltage output to the negative output 14 of the operational amplifier 92.

増幅回路１６が、前段のチャージアンプ５０と後段のチャージアンプ５２からなる２段階増幅回路で構成されていると、増幅回路１６の応答速度が高速化され、増幅時の応答遅れが起因となって生じるチョッパノイズ（図８の参照番号１０８参照）は、短時間で減衰する。本実施例では、図４の（ｃ）に示すチョッパクロックの１／４周期よりも短い期間内で、チョッパノイズが減衰する。
図４の（ｍ）は、チョッパクロック（ｃ）の反転タイミングの直前に立ち上がり、チョッパクロックの１／４周期だけハイを維持してからローに立ち下がるクロックを示す。後記するサンプルホールド回路２０，２２には、図４の（ｍ）のクロックが伝えられる。サンプルホールド回路２０，２２は、図４の（ｍ）のクロックがハイの間は、ハイに立ち上がった時の値を保持する。サンプルホールド回路２０，２２は、図４の（ｍ）のクロックがローの間は、入力電圧をそのまま出力する。
チョッパノイズがチョッパクロックの１／４周期よりも短い期間内で減衰すれば、図４の（ｍ）のクロックと、サンプルホールド回路２０，２２によって、チョッパノイズを除去することができる。 If the amplifier circuit 16 is composed of a two-stage amplifier circuit including a front-stage charge amplifier 50 and a rear-stage charge amplifier 52, the response speed of the amplifier circuit 16 is increased, resulting in a response delay during amplification. The resulting chopper noise (see reference numeral 108 in FIG. 8) attenuates in a short time. In this embodiment, the chopper noise is attenuated within a period shorter than a quarter cycle of the chopper clock shown in FIG.
FIG. 4 (m) shows a clock that rises immediately before the inversion timing of the chopper clock (c), maintains high for a quarter period of the chopper clock, and then falls to low. A clock of (m) in FIG. 4 is transmitted to sample hold circuits 20 and 22 to be described later. The sample hold circuits 20 and 22 hold the values when they rise to high while the clock in FIG. 4M is high. The sample hold circuits 20 and 22 output the input voltage as it is while the clock in FIG. 4 (m) is low.
If the chopper noise attenuates within a period shorter than ¼ period of the chopper clock, the chopper noise can be removed by the clock of FIG. 4 (m) and the sample hold circuits 20 and 22.

図８の参照符号１１０，１１２で示す変化の速度が遅ければ、一次のローパスフィルタで処理することができる。実際には、チョッパクロックの１／２周期内における増幅後電圧の変化率が５％以下であれば、二次のローパスフィルタを使用する必要がなく、一次のローパスフィルタで処理することができる。次の式、すなわち、「帰還抵抗６８の抵抗Ｒ＞−１／(２×帰還容量６４の容量×チョッパクロックの周波数×log e ０．９５)」の条件を満たす抵抗Ｒを選択すれば、増幅後電圧のチョッパクロックの１／２周期内における変化率が５％以下となる。チョッパクロックの周波数が４００ｋHzであり、ゲインが１０倍であるとすると、増幅回路１６の応答遅れを許容値以内に抑えるためにはコンデンサ６０の容量を１００ｐＦ以下に抑えなければならないことから、帰還抵抗６８の抵抗値Ｒは、２．４３７Ｍオーム以上であることが求められる。実際には、コンデンサ６０の容量が２０ｐＦであることが好ましく、この場合、帰還抵抗６８の抵抗Ｒは、１２Ｍオーム以上となる。本実施例では、１２０Ｍオームとしている。 If the rate of change indicated by reference numerals 110 and 112 in FIG. 8 is slow, processing can be performed with a primary low-pass filter. Actually, if the rate of change of the amplified voltage within a half cycle of the chopper clock is 5% or less, it is not necessary to use a secondary low-pass filter, and processing can be performed with a primary low-pass filter. If a resistor R satisfying the following equation, that is, “resistance R of feedback resistor 68> −1 / (2 × capacitance of feedback capacitor 64 × frequency of chopper clock × log 0.95)” is selected, amplification is performed. The rate of change of the post-voltage chopper clock within a half cycle is 5% or less. If the frequency of the chopper clock is 400 kHz and the gain is 10 times, the capacitance of the capacitor 60 must be suppressed to 100 pF or less in order to suppress the response delay of the amplifier circuit 16 within an allowable value. The resistance value R of 68 is required to be 2.437 Mohm or more. Actually, the capacitance of the capacitor 60 is preferably 20 pF. In this case, the resistance R of the feedback resistor 68 is 12 MΩ or more. In this embodiment, it is 120 M ohms.

帰還抵抗６８の抵抗Ｒが大きすぎる場合、帰還抵抗を介したフィードバックがかからなくなってしまう。次式、すなわち、「帰還抵抗６８の抵抗Ｒ＜−ｔ／(帰還容量６４の容量×log e ０．００１)の条件を満たす抵抗Ｒを選択すれば、時間ｔの間に０．１％以下の電圧差となるようフィードバックがかかる。ゲインが１０倍であるとすると、増幅回路１６の応答遅れを許容値以内に抑えるためにはコンデンサ６０の容量を１００ｐＦ以下に抑えなければならないことから、抵抗Ｒが１４．５Ｇオーム以下であれば、１秒以内に０．１％以下の電圧差となるようなフィードバックがかかる。実際には、コンデンサ６０の容量は２０ｐＦであることが好ましく、この場合、帰還抵抗６８の抵抗Ｒは、７４Ｇオーム以下となる。帰還抵抗７０、８８、帰還抵抗９０についても同様である。 If the resistance R of the feedback resistor 68 is too large, feedback via the feedback resistor is not applied. If a resistor R satisfying the following equation, that is, “resistance R of feedback resistor 68 <−t / (capacitance of feedback capacitor 64 × log 0.001)” is selected, it is 0.1% or less during time t. Feedback is applied so that the voltage difference becomes 10. If the gain is 10 times, the capacitance of the capacitor 60 must be suppressed to 100 pF or less in order to keep the response delay of the amplifier circuit 16 within an allowable value. If R is 14.5 G ohms or less, feedback is applied such that the voltage difference is 0.1% or less within 1 second.In practice, the capacitance of the capacitor 60 is preferably 20 pF, The resistance R of the feedback resistor 68 is 74 G ohms or less, and the same applies to the feedback resistors 70 and 88 and the feedback resistor 90.

出力側スイッチ回路１８は、（ｃ）に示すチョッパクロックがローの間は接続状態になるとともにハイの間は非接続状態になる一対のスイッチＳ１と、ローの間は非接続状態になるとともにハイの間は接続状態となる一対のスイッチＳ２で構成されている。チョッパクロックがローの間は、一対のスイッチＳ１が接続状態となり、一対のスイッチＳ２が非接続状態となり、＋側出力１２が＋側サンプルホールド回路２０に接続され、−側出力１４が−側サンプルホールド回路２２に接続される（第１状態）。チョッパクロックがハイの間は、＋側出力１２が−側サンプルホールド回路２２に接続され、−側出力１４が＋側サンプルホールド回路２０に接続される（第２状態）。（ｃ）に示すように、チョッパクロックは、時間の経過に伴って、ハイからローに反転してローからハイに反転する現象を繰り返す。この結果、出力側スイッチ回路１８は、経過時間とともに第１状態と第２状態の間で交互に切換える。 The output-side switch circuit 18 is connected to a pair of switches S1 that are connected while the chopper clock shown in (c) is low and disconnected during a high state, and is disconnected and high between low. A pair of switches S2 are in a connected state. While the chopper clock is low, the pair of switches S1 are connected, the pair of switches S2 are not connected, the + side output 12 is connected to the + side sample hold circuit 20, and the-side output 14 is connected to the-side sample. Connected to the hold circuit 22 (first state). While the chopper clock is high, the positive output 12 is connected to the negative sample hold circuit 22 and the negative output 14 is connected to the positive sample hold circuit 20 (second state). As shown in (c), the chopper clock repeats the phenomenon of inverting from high to low and inverting from low to high over time. As a result, the output side switch circuit 18 switches alternately between the first state and the second state with the elapsed time.

入力側スイッチ回路６と出力側スイッチ回路１８は、同時に同期して、第１状態と第２状態の間で交互に切換わる。
このことは、増幅回路１６の＋入力８に＋増幅前電圧と−増幅前電圧を交互に所定時間毎に入力して増幅し、増幅回路１６の−入力１０に−増幅前電圧と＋増幅前電圧を交互に所定時間毎に入力して増幅し、＋入力８の電圧を増幅した電圧と−入力１０の電圧を増幅した電圧を交互に所定時間毎に＋側サンプルホールド回路２０に入力し、−入力１０の電圧を増幅した電圧と＋入力８の電圧を増幅した電圧を交互に所定時間毎に−側サンプルホールド回路２２に入力することになる。結局、入力側スイッチ回路６で、＋増幅前電圧と−増幅前電圧をチョッパし、出力側スイッチ回路１８で、チョッパした電圧を復調することになる。＋側サンプルホールド回路２０には＋増幅前電圧を増幅した電圧が入力し、−側サンプルホールド回路２２には−増幅前電圧を増幅した電圧が入力する。ただし、＋側サンプルホールド回路２０に入力する電圧にも、−側サンプルホールド回路２２入力する電圧にも、チョッパノイズが含まれている。 The input-side switch circuit 6 and the output-side switch circuit 18 are alternately switched between the first state and the second state in synchronization at the same time.
This is because the positive input voltage and the negative pre-amplification voltage are alternately input to the positive input 8 of the amplifier circuit 16 every predetermined time for amplification, and the negative input voltage and the positive pre-amplification voltage are input to the negative input 10 of the amplifier circuit 16. The voltage is alternately input every predetermined time and amplified, and the voltage obtained by amplifying the voltage of the + input 8 and the voltage obtained by amplifying the voltage of the −input 10 are alternately input to the + side sample hold circuit 20 every predetermined time, The voltage obtained by amplifying the voltage at the input 10 and the voltage obtained by amplifying the voltage at the + input 8 are alternately input to the negative side sample hold circuit 22 every predetermined time. Eventually, the input-side switch circuit 6 choppers the + amplified voltage and the −amplified voltage, and the output-side switch circuit 18 demodulates the choppered voltage. A voltage obtained by amplifying the + amplified voltage is input to the + side sample hold circuit 20, and a voltage obtained by amplifying the −amplified voltage is input to the −side sample hold circuit 22. However, chopper noise is included in both the voltage input to the + side sample and hold circuit 20 and the voltage input to the − side sample and hold circuit 22.

図５は、＋側サンプルホールド回路２０と−側サンプルホールド回路２２の回路構成を示している。サンプルホールド回路２０，２２の入力端子９４は、出力側スイッチング回路１８に接続されている。＋側サンプルホールド回路２０には、復調された＋増幅後電圧が入力され、−側サンプルホールド回路２２には、復調された−増幅後電圧が入力される。
トランジスタ９６のゲートGには、図４の（ｍ）に示したクロックが入力される。トランジスタ９６は、（ｍ）に示したクロックがハイの間はオフとなり、（ｍ）に示したクロックがローの間はオンする。（ｍ）に示したクロックがローの間はトランジスタ９６がオンし、コンデンサ９８の非接地側電極の電位は復調された増幅後電圧に等しくなる。オペアンプ１０２は高入力インピーダンスの電圧フォロワーとして作動し、出力端子２４，２６の電圧を、オペアンプ１０２の非接地側電極１００の電圧に等しくする。（ｍ）に示したクロックがローの間は、復調された増幅後電圧が出力端子２４，２６に伝達される。
（ｍ）に示したクロックが立ち上がると、トランジスタ９６がオフし、コンデンサ９８の非接地側電極の電圧は、（ｍ）に示したクロックが立ち上がる直前における復調された増幅後電圧に維持される。 FIG. 5 shows a circuit configuration of the + side sample and hold circuit 20 and the − side sample and hold circuit 22. The input terminals 94 of the sample and hold circuits 20 and 22 are connected to the output side switching circuit 18. The demodulated + amplified voltage is input to the + side sample and hold circuit 20, and the demodulated −amplified voltage is input to the −side sample and hold circuit 22.
The clock shown in FIG. 4M is input to the gate G of the transistor 96. The transistor 96 is turned off while the clock shown in (m) is high, and turned on while the clock shown in (m) is low. While the clock shown in (m) is low, the transistor 96 is turned on, and the potential of the non-grounded electrode of the capacitor 98 becomes equal to the demodulated amplified voltage. The operational amplifier 102 operates as a voltage follower with a high input impedance, and makes the voltage at the output terminals 24 and 26 equal to the voltage of the non-grounded electrode 100 of the operational amplifier 102. While the clock shown in (m) is low, the demodulated amplified voltage is transmitted to the output terminals 24 and 26.
When the clock shown in (m) rises, the transistor 96 is turned off, and the voltage of the non-grounded electrode of the capacitor 98 is maintained at the demodulated amplified voltage just before the clock shown in (m) rises.

図7の（ｆ）は、増幅回路１６の＋出力１２から出力される電圧を例示しており、（ｇ）は、増幅回路１６の−出力１４から出力される電圧を例示しており、（ｃ）は、出力側スイッチ回路１８に印加されるクロックを示している。（ｈ）は、出力側スイッチ回路１８で復調された＋増幅後電圧を示し、（ｉ）は、出力側スイッチ回路１８で復調された−増幅後電圧を示している。図示１０８は、チョッパノイズである。 FIG. 7F illustrates the voltage output from the + output 12 of the amplifier circuit 16, and FIG. 7G illustrates the voltage output from the −output 14 of the amplifier circuit 16. c) shows a clock applied to the output side switch circuit 18. (H) shows the + amplified voltage demodulated by the output side switch circuit 18, and (i) shows the -amplified voltage demodulated by the output side switch circuit 18. Reference numeral 108 denotes chopper noise.

図８の（ｈ）−３は、出力側スイッチング回路１８で復調された＋増幅後電圧を例示している。参照番号１０８はチョッパノイズを示している。図８の（ｍ）には、サンプルホールド回路２０に加えられるクロックも示されている。（ｈ）−３と（ｍ）では、時間軸が揃えて示されている。
（ｈ）−３と（ｍ）が図示の関係にある場合、サンプルホールド回路２０が電圧を保持している間に、チョッパノイズ１０８が発生して減衰する。すなわち、サンプルホールド回路２０がタイミングｔ１において電圧を保持し始めた後に、チョッパノイズ１０８が発生し始める（タイミングｔ２）。また、チョッパノイズ１０８が減衰するタイミングｔ３以降も（タイミングｔ４まで）、サンプルホールド回路２０は電圧を保持し続ける。以上によって、サンプルホールド回路２０が出力端子２４に出力する電圧には、チョッパノイズ１０８の影響が除去されることがわかる。図８の（ｊ）−３は、サンプルホールド回路２０が出力端子２４に出力する電圧を例示しており、チョッパノイズ１０８が除去されることが確認される。
図８の（ｈ）−１と（ｊ）−１は、帰還抵抗６８，７０，８８，９０の抵抗値が小さい場合を示している。図８の（ｈ）−３と（ｊ）−３は、帰還抵抗６８，７０，８８，９０の抵抗値が大きい場合を示している。帰還抵抗６８，７０，８８，９０の抵抗値が大きいと、サンプルホールド回路２０で、チョッパノイズ１０８が除去された後の電圧は、非常にスムースである。入力電圧が変化しなければ、出力端子２４の電圧も変化しない。
復調された−増幅後電圧を出力する出力端子２６の電圧も同様であり、−増幅前電圧を純粋に増幅したものに近く、−増幅前電圧が変化しなければ、出力端子２６の電圧も変化しない。 (H) -3 in FIG. 8 illustrates the + amplified voltage demodulated by the output side switching circuit 18. Reference numeral 108 indicates chopper noise. FIG. 8 (m) also shows a clock applied to the sample and hold circuit 20. In (h) -3 and (m), the time axes are shown aligned.
When (h) -3 and (m) are in the relationship shown in the figure, the chopper noise 108 is generated and attenuated while the sample hold circuit 20 holds the voltage. That is, after the sample and hold circuit 20 starts to hold the voltage at the timing t1, the chopper noise 108 starts to be generated (timing t2). In addition, after the timing t3 when the chopper noise 108 attenuates (until timing t4), the sample hold circuit 20 continues to hold the voltage. From the above, it can be seen that the influence of the chopper noise 108 is removed from the voltage output from the sample hold circuit 20 to the output terminal 24. (J) -3 in FIG. 8 illustrates the voltage output from the sample hold circuit 20 to the output terminal 24, and it is confirmed that the chopper noise 108 is removed.
(H) -1 and (j) -1 in FIG. 8 show cases where the resistance values of the feedback resistors 68, 70, 88, 90 are small. (H) -3 and (j) -3 in FIG. 8 show cases where the resistance values of the feedback resistors 68, 70, 88, 90 are large. When the resistance values of the feedback resistors 68, 70, 88, 90 are large, the voltage after the chopper noise 108 is removed by the sample-and-hold circuit 20 is very smooth. If the input voltage does not change, the voltage at the output terminal 24 also does not change.
The same applies to the demodulated voltage at the output terminal 26 that outputs the amplified voltage, which is similar to that obtained by purely amplifying the voltage before amplification. If the voltage before amplification does not change, the voltage at the output terminal 26 also changes. do not do.

図４の５４は、＋出力端子２４に出力される＋増幅後電圧と−出力端子２６に出力される−増幅後電圧の差、若しくはその差を増幅した値を出力する差分機能と、ローパスフィルタ機能を合わせ持つ回路である。＋出力端子２４に出力される＋増幅後電圧も、−出力端子２６に出力される−増幅後電圧もスムースであることから、両者の差を示す電圧波形もスムースであり、一次のローパスフィルタ回路でもノイズを除去することができる。図６は、差分機能とローパスフィルタ機能をあわせもつ回路５４の実施例である。回路５４から出力端子５８に出力される電圧は、＋増幅前電圧Ｖin+と−増幅前電圧Ｖin-の差を増幅した波形となる。 4 is a difference function for outputting a difference between a + amplified voltage output to the + output terminal 24 and a -amplified voltage output to the -output terminal 26, or a value obtained by amplifying the difference, and a low-pass filter. This circuit has both functions. Since the + amplified voltage output to the + output terminal 24 and the −amplified voltage output to the −output terminal 26 are both smooth, the voltage waveform indicating the difference between them is also smooth, and the primary low-pass filter circuit But noise can be removed. FIG. 6 shows an embodiment of a circuit 54 having both a difference function and a low-pass filter function. The voltage output from the circuit 54 to the output terminal 58 has a waveform obtained by amplifying the difference between the + amplified voltage Vin + and the −amplified voltage Vin−.

図９は、ローパスフィルタ回路で処理した後の出力信号の電圧と時間の関係を示している。カーブＱは、サンプルホールド回路２０，２２でチョッパノイズを除去しなかった増幅後電圧を、カットオフ周波数７０ＫＨｚのローパスフィルタで処理した後の信号を示しており、電圧強度が低下し、ノイズが残っている。これに対して、カーブＰは、サンプルホールド回路２０，２２でチョッパノイズを除去した増幅後電圧を、カットオフ周波数７０ＫＨｚのローパスフィルタで処理した後の信号を示しており、電圧強度は低下せず、ノイズが除去されている。破線Ｒは、理想的なローパスフィルタによる場合を示している。
サンプルホールド回路２０，２２でチョッパノイズを除去すると、増幅後電圧から一次のローパスフィルタでノイズを除去することができ、電圧強度は低下しない。すなわち、二次以上のローパスフィルタを利用する必要がなく、一次のローパスフィルタが利用可能となる。応答時間が長い二次以上のローパスフィルタでなく、応答時間が短い一次のローパスフィルタで済むことから、カーブＰに示すように、８０％応答時間を１０μsec以下に抑えることができる。フィルタ処理の結果、出力波形は入力波形よりも遅れる。その遅れの程度はフィルタの次数に依存する。一次のローパスフィルタで処理できれば、出力波形の入力波形からの遅れを最小とすることができる。本実施例によると、入力波形からの遅れが小さな出力波形が利用できることから、検出タイミングが遅れるといった問題が最小に抑制される。また、一次のローパスフィルタで処理することができれば、簡単な回路でローパスフィルタ回路を実現でき、ローパスフィルタ回路を小型化できる。 FIG. 9 shows the relationship between the voltage of the output signal after processing by the low-pass filter circuit and time. Curve Q shows the signal after the amplified voltage, which has not removed the chopper noise by the sample and hold circuits 20 and 22, is processed by a low-pass filter with a cut-off frequency of 70 KHz, and the voltage intensity decreases and noise remains. ing. On the other hand, the curve P shows the signal after the amplified voltage from which the chopper noise has been removed by the sample hold circuits 20 and 22 is processed by the low-pass filter having a cutoff frequency of 70 KHz, and the voltage strength does not decrease. The noise has been removed. A broken line R indicates a case where an ideal low-pass filter is used.
When the chopper noise is removed by the sample hold circuits 20 and 22, the noise can be removed from the amplified voltage by the primary low-pass filter, and the voltage intensity does not decrease. That is, it is not necessary to use a secondary or higher-order low-pass filter, and a primary low-pass filter can be used. Since a primary low-pass filter with a short response time is sufficient instead of a secondary or higher-order low-pass filter with a long response time, the 80% response time can be suppressed to 10 μsec or less as shown by curve P. As a result of the filtering process, the output waveform is delayed from the input waveform. The degree of the delay depends on the order of the filter. If processing can be performed with a primary low-pass filter, the delay of the output waveform from the input waveform can be minimized. According to this embodiment, since an output waveform with a small delay from the input waveform can be used, the problem that the detection timing is delayed is minimized. Further, if processing can be performed with a primary low-pass filter, the low-pass filter circuit can be realized with a simple circuit, and the low-pass filter circuit can be downsized.

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで実施例を例示するものである。 The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical utility by achieving one of the objects.
The technical scope of the claims described below is not limited to the examples. The examples are merely illustrative.

２：＋側入力端子
４：−側入力端子
６：入力側スイッチ回路
１６：増幅回路
１８：出力側スイッチ回路
２０：＋側サンプルホ−ルド回路
２２：−側サンプルホ−ルド回路
２４：＋側出力端子２４
２６：−側出力端子２６
５０：前段チャージアンプ
５２：後段チャージアンプ
５４：差分機能とローパスフィルタ機能を併せもつ回路
2: + side input terminal 4:-side input terminal 6: input side switch circuit 16: amplifier circuit 18: output side switch circuit 20: + side sample hold circuit 22:-side sample hold circuit 24: + side Output terminal 24
26: negative output terminal 26
50: front stage charge amplifier 52: rear stage charge amplifier 54: circuit having both a differential function and a low-pass filter function

Claims

+ Side input terminal,-side input terminal, input side switch circuit, amplifier circuit, output side switch circuit, + side sample hold circuit,-side sample hold circuit, + side output terminal, and-side output terminal Has
+ Pre-amplification voltage is input to the + side input terminal,
-Pre-amplification voltage is input to the-side input terminal,
The amplifier circuit has a + side input, a − side input, a + side output, and a − side output.
The input side switch circuit is connected to the + side input terminal and the − side input terminal to the − side input in synchronization with a chopper clock that reverses with time. Alternately switching between a second state in which the side input terminal is connected to the-side input and the-side input terminal is connected to the + side input;
The output side switch circuit is synchronized with the chopper clock, the first state in which the + side output is connected to the + side sample hold circuit and the − side output is connected to the − side sample hold circuit, and the + side output Are alternately switched between the second states of connecting the negative side output to the negative side sample hold circuit and connecting the negative side output to the positive side sample hold circuit,
The + side sample hold circuit and the − side sample hold circuit hold the voltage before the inversion of the chopper clock until after the inversion of the chopper clock.

The amplifier circuit consists of a charge amplifier,
2. The chopper type amplifying apparatus according to claim 1, wherein the feedback resistance of the charge amplifier is equal to or greater than a resistance value at which a fluctuation rate of the output voltage of the charge amplifier in a half cycle of the chopper clock is 5%.

The amplifier circuit is composed of multistage charge amplifiers.
3. The chopper type amplifying device according to claim 1, wherein the holding time of the positive side sample hold circuit and the holding time of the negative side sample hold circuit are shorter than a quarter period of the chopper clock. .