JP2012164799A - Semiconductor device and manufacturing method of the same - Google Patents

Semiconductor device and manufacturing method of the same Download PDF

Info

Publication number
JP2012164799A
JP2012164799A JP2011023816A JP2011023816A JP2012164799A JP 2012164799 A JP2012164799 A JP 2012164799A JP 2011023816 A JP2011023816 A JP 2011023816A JP 2011023816 A JP2011023816 A JP 2011023816A JP 2012164799 A JP2012164799 A JP 2012164799A
Authority
JP
Japan
Prior art keywords
island
lead
frame
semiconductor device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011023816A
Other languages
Japanese (ja)
Inventor
Makoto Tsubonoya
誠 坪野谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2011023816A priority Critical patent/JP2012164799A/en
Publication of JP2012164799A publication Critical patent/JP2012164799A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To solve the problem occurring in a semiconductor device in the past that it is difficult to downsize a package size depending on the size of the semiconductor element.SOLUTION: In a semiconductor device of the present invention, a semiconductor element 9 is fastened to an island 7 and leads 4 arranged around the island 7 are connected with the semiconductor element 9 by thin metallic wires 10. Because the island 7 and the lead 4 are formed from different frames, adjustment of a film thickness and adjustment of a departure distance L1 become easy, and downsizing and thinning of a resin sealed body 2 are achieved.

Description

本発明は、複数枚のフレームを用い、パッケージサイズの小型化や薄型化を実現する半導体装置及びその製造方法に関する。   The present invention relates to a semiconductor device that uses a plurality of frames and realizes a reduction in package size and thickness, and a method for manufacturing the same.

従来の半導体装置の一実施例として、下記の構造が知られている。   As an example of a conventional semiconductor device, the following structure is known.

図８（Ａ）に示す如く、半導体装置５１は、例えば、ＭＡＰ（Ｍａｔｒｉｘ Ａｒｒａｙ Ｐａｃｋａｇｉｎｇ ｍｅｔｏｄ）方式により形成され、半導体装置５１の樹脂パッケージ５２の側面５３は切断面となる。そして、樹脂パッケージ５２の側面５３からはリード５４が露出し、リード５４はその側面５３と、実質、同一面を形成する。尚、図８（Ａ）では、説明の都合上、樹脂パッケージ５２内の半導体素子５５等を図示している。   As shown in FIG. 8A, the semiconductor device 51 is formed by, for example, a MAP (Matrix Array Packaging Method) method, and the side surface 53 of the resin package 52 of the semiconductor device 51 is a cut surface. Then, the lead 54 is exposed from the side surface 53 of the resin package 52, and the lead 54 forms substantially the same surface as the side surface 53. In FIG. 8A, the semiconductor element 55 and the like in the resin package 52 are illustrated for convenience of explanation.

図８（Ｂ）は、図８（Ａ）に示すＣ−Ｃ線方向の断面図である。アイランド５６上には、例えば、Ａｇペースト、半田等の接着材（図示せず）により半導体素子５５が固着される。半導体素子５５の電極パッド（図示せず）とリード５４とは、金属細線５７により電気的に接続される。そして、リード５４は、アイランド５６の周囲に配置され、リード５４の一部は、裏面側からエッチングされる。また、アイランド５６及びリード５４は、樹脂パッケージ５２の裏面５８から露出し、樹脂パッケージ５２から露出するリード５４は、半導体装置５１の実装領域として用いられる（例えば、特許文献１参照。）。   FIG. 8B is a cross-sectional view in the direction of the line CC shown in FIG. On the island 56, for example, the semiconductor element 55 is fixed by an adhesive (not shown) such as Ag paste or solder. An electrode pad (not shown) of the semiconductor element 55 and the lead 54 are electrically connected by a thin metal wire 57. The lead 54 is disposed around the island 56, and a part of the lead 54 is etched from the back surface side. Further, the island 56 and the lead 54 are exposed from the back surface 58 of the resin package 52, and the lead 54 exposed from the resin package 52 is used as a mounting region of the semiconductor device 51 (see, for example, Patent Document 1).

特開２０１０−１７７２７２号公報（第５−７頁、第１−３図）JP 2010-177272 A (page 5-7, Fig. 1-3)

前述したように、半導体素子５５は、アイランド５６上面に固着され、半導体素子５５の平面的サイズは、アイランド５６の平面的サイズと、実質、同等である。そして、リード５４は、アイランド５６と完全に分離し、アイランド５６の周囲に離間距離Ｌ２を有して配置される。   As described above, the semiconductor element 55 is fixed to the upper surface of the island 56, and the planar size of the semiconductor element 55 is substantially equal to the planar size of the island 56. The lead 54 is completely separated from the island 56 and is disposed around the island 56 with a separation distance L2.

このとき、図８（Ｃ）に示すように、アイランド５６及びリード５４は、１枚のリードフレーム５９に対してエッチング加工等を行うことで形成される。そのため、１枚のリードフレーム５９では、リードフレーム５９の厚みに対応して加工幅に制限が発生するため、アイランド５６とリード５４との離間距離Ｌ２を一定幅以上は狭め難いという問題がある。一方、離間距離Ｌ２を狭めることを優先した場合には、リードフレーム５９の厚みが薄くなり、アイランド５６やリード５４の機械的強度が得られないという新たな問題が発生する。   At this time, as shown in FIG. 8C, the island 56 and the lead 54 are formed by performing etching processing or the like on one lead frame 59. For this reason, in one lead frame 59, the processing width is limited in accordance with the thickness of the lead frame 59. Therefore, there is a problem that it is difficult to reduce the distance L2 between the island 56 and the lead 54 beyond a certain width. On the other hand, when priority is given to reducing the separation distance L2, the lead frame 59 becomes thin, and a new problem arises that the mechanical strength of the island 56 and the lead 54 cannot be obtained.

この構造により、アイランド５６上面に固着される半導体素子５５の平面的サイズが大きくなることで、樹脂パッケージ５２の平面的サイズも大きくなり、樹脂パッケージ５２の小型化を実現し難いという問題がある。   With this structure, since the planar size of the semiconductor element 55 fixed to the upper surface of the island 56 is increased, the planar size of the resin package 52 is also increased, and it is difficult to reduce the size of the resin package 52.

また、樹脂パッケージ５２の小型化を実現するためには、リード５４の面積を狭めることも考えられる。しかしながら、この場合には、樹脂パッケージ５２の裏面５８から露出するリード５４の面積が小さくなり、半導体装置５１の実装強度が弱まってしまうという問題が発生する。   Further, in order to realize the miniaturization of the resin package 52, it is conceivable to reduce the area of the lead 54. However, in this case, there is a problem that the area of the lead 54 exposed from the back surface 58 of the resin package 52 is reduced, and the mounting strength of the semiconductor device 51 is weakened.

また、樹脂パッケージ５２の薄型化を実現するために、アイランド５６の膜厚をリード５４の膜厚よりも薄くし、アイランド５６表面をリード５４表面よりも低い位置にすることも考えられる。しかしながら、前述したように１枚のリードフレーム５９をエッチング加工により部分的な膜厚調整を行うことで、製造方法が煩雑化し、製造コストや材料コストが嵩むという問題もある。更に、アイランド５６の半導体素子５５との固着面をエッチング加工することで、その固着面の平坦性を維持することは難しく、半導体素子５５が傾いて固着され、ワイヤーボンディングが行い難くなる等、製品品質を維持し難いという問題が発生する。更に、リード５４の金属細線５７との固着面をエッチング加工することで、その表面が粗面化し、リード５４と金属細線５７との接続強度が得られ難いという問題が発生する。   In order to reduce the thickness of the resin package 52, it is also conceivable that the film thickness of the island 56 is made thinner than the film thickness of the lead 54, and the surface of the island 56 is positioned lower than the surface of the lead 54. However, as described above, there is also a problem that the manufacturing method becomes complicated and the manufacturing cost and the material cost increase by partially adjusting the film thickness of one lead frame 59 by etching. Furthermore, it is difficult to maintain the flatness of the fixing surface by etching the fixing surface of the island 56 with the semiconductor element 55, and the semiconductor element 55 is inclined and fixed, making it difficult to perform wire bonding. The problem that it is difficult to maintain quality occurs. Further, the surface of the lead 54 that is fixed to the fine metal wire 57 is etched, so that the surface becomes rough and the connection strength between the lead 54 and the fine metal wire 57 is difficult to obtain.

前述した各事情に鑑みて成されたものであり、本発明の半導体装置は、アイランドと、前記アイランドを囲むように配置された複数のリードと、前記アイランド上に固着された半導体素子と、前記半導体素子と前記リードとを電気的に接続する金属細線と、前記アイランド、前記リード、前記金属細線及び前記半導体素子を被覆する樹脂封止体とを有する半導体装置において、前記リードが配置されたフレームは、前記アイランドが配置されたフレームとは別のフレームであり、前記リード及び前記アイランドは、前記樹脂封止体の裏面側から露出することを特徴とする。   The present invention has been made in view of the circumstances described above, and a semiconductor device according to the present invention includes an island, a plurality of leads arranged so as to surround the island, a semiconductor element fixed on the island, A frame in which the lead is arranged in a semiconductor device having a metal fine wire that electrically connects a semiconductor element and the lead, and a resin sealing body that covers the island, the lead, the metal fine wire, and the semiconductor element Is a frame different from the frame in which the island is arranged, and the lead and the island are exposed from the back side of the resin encapsulant.

また、本発明の半導体装置の製造方法は、粘着シート、アイランドが配置されたフレーム及びリードが配置されたフレームを準備し、前記粘着シート上に前記アイランドが配置されたフレーム及び前記リードが配置されたフレームを積層して貼り合わせ、前記アイランド上面に半導体素子を固着し、前記半導体素子と前記リードとを金属細線により接続した後、前記アイランド、前記リード、前記半導体素子及び前記金属細線を被覆するように樹脂封止体を形成することを特徴とする。   Also, the method for manufacturing a semiconductor device of the present invention prepares an adhesive sheet, a frame in which islands are arranged, and a frame in which leads are arranged, and the frame and leads in which the islands are arranged on the adhesive sheet. After laminating and laminating the frames, the semiconductor element is fixed to the upper surface of the island, the semiconductor element and the lead are connected by a thin metal wire, and then the island, the lead, the semiconductor element, and the fine metal wire are covered. Thus, the resin sealing body is formed.

本発明では、アイランドとフレームとが別フレームから構成されることで、それらの膜厚調整や両者間の離間距離の調整が容易となり、パッケージサイズの小型化や薄型化が実現される。   In the present invention, since the island and the frame are composed of separate frames, it is easy to adjust the film thickness and the distance between the two, thereby realizing a reduction in package size and thickness.

また、本発明では、アイランドの膜厚が薄くなり、金属細線のループ高さを低くでき、パッケージサイズの薄型化が実現される。   Moreover, in the present invention, the film thickness of the island is reduced, the loop height of the fine metal wire can be reduced, and the package size can be reduced.

また、本発明では、アイランド及びリードの側面が、パッケージ裏面に対して逆テーパー状の傾斜面となることで、アイランド及びリードが、パッケージから抜け落ち難い構造が実現される。   In the present invention, the side surfaces of the island and the lead are inclined surfaces having a reverse taper shape with respect to the back surface of the package, thereby realizing a structure in which the island and the lead are not easily detached from the package.

また、本発明では、半導体素子は、エッチング加工が施されていないアイランド上面に固着され、金属細線は、エッチング加工が施されていないリード上面に接続され、製品品質が向上される。   In the present invention, the semiconductor element is fixed to the upper surface of the island that has not been etched, and the metal thin wire is connected to the upper surface of the lead that has not been etched, thereby improving the product quality.

また、本発明では、リードの膜厚が調整され、リード領域が増大することで、実装強度が向上し、パッケージからリードの抜け落ち難い構造が実現される。   Further, in the present invention, the lead film thickness is adjusted and the lead area is increased, so that the mounting strength is improved and a structure in which the lead is not easily detached from the package is realized.

また、本発明では、２枚のフレームを積層し、リードのワイヤーボンディング領域の膜厚を厚くすることで、ワイヤーボンディングの際に、リードが折れ曲がることが防止される。   Further, in the present invention, by laminating two frames and increasing the thickness of the wire bonding region of the lead, the lead is prevented from being bent during wire bonding.

また、本発明では、２枚のフレームを準備し、フレームは、それぞれのフレームの貫通領域を介して粘着シート上に積層して固着されることで、リードの積層厚みを抑え、パッケージサイズの小型化や薄型化が実現される。   Further, in the present invention, two frames are prepared, and the frames are laminated and fixed on the adhesive sheet through the through regions of the respective frames, thereby suppressing the lamination thickness of the leads and reducing the package size. And thinner.

本発明の実施の形態における半導体装置を説明するための（Ａ）斜視図、（Ｂ）断面図、（Ｃ）断面図である。BRIEF DESCRIPTION OF THE DRAWINGS (A) Perspective view, (B) Cross-sectional view, (C) Cross-sectional view for explaining a semiconductor device in an embodiment of the present invention. 本発明の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）平面図である。BRIEF DESCRIPTION OF THE DRAWINGS (A) Top view for demonstrating the semiconductor device in embodiment of this invention, (B) Plan view. 本発明の実施の形態における半導体装置を説明するための（Ａ）斜視図、（Ｂ）断面図である。1A is a perspective view for explaining a semiconductor device in an embodiment of the present invention, and FIG. 本発明の実施の形態における半導体装置の製造方法を説明するための（Ａ）断面図、（Ｂ）平面図である。It is (A) sectional drawing and (B) top view for demonstrating the manufacturing method of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device in embodiment of this invention. 本発明の実施の形態における半導体装置の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the semiconductor device in embodiment of this invention. 従来の実施の形態における半導体装置を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）平面図である。It is (A) top view, (B) sectional drawing, and (C) top view for demonstrating the semiconductor device in conventional embodiment.

以下に、本発明の半導体装置について説明する。図１（Ｂ）は、図１（Ａ）に示す半導体装置のＡ−Ａ線方向の断面図である。図１（Ｃ）は、図１（Ｂ）に示す半導体装置の一部を拡大した断面図である。図２（Ａ）及び（Ｂ）は、半導体装置に用いられるフレームを説明する平面図である。図３（Ｂ）は、図３（Ａ）に示す半導体装置のＢ−Ｂ線方向の断面図である。   The semiconductor device of the present invention will be described below. FIG. 1B is a cross-sectional view of the semiconductor device illustrated in FIG. FIG. 1C is an enlarged cross-sectional view of a part of the semiconductor device illustrated in FIG. 2A and 2B are plan views illustrating a frame used in a semiconductor device. FIG. 3B is a cross-sectional view of the semiconductor device illustrated in FIG.

先ず、図１（Ａ）に示す如く、半導体装置１は、例えば、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）型パッケージから成る。詳細な製造方法の説明は後述するが、積層されたフレームの複数の搭載部を一括して封止した後、ダイシングにより個片化するため、樹脂封止体２の側面３からリード４が露出する。そして、露出するリード４は、樹脂封止体２の側面３とほぼ同一面を形成する。尚、樹脂封止体２は、概ね、その表面５、裏面６及び４つの側面３から成る６面体である。   First, as shown in FIG. 1A, the semiconductor device 1 is formed of, for example, a QFN (Quad Flat Non-leaded) type package. Although a detailed description of the manufacturing method will be described later, the leads 4 are exposed from the side surface 3 of the resin encapsulant 2 in order to seal a plurality of mounting portions of the stacked frames together and then separate them by dicing. To do. The exposed leads 4 form substantially the same surface as the side surface 3 of the resin sealing body 2. The resin sealing body 2 is generally a hexahedron composed of a front surface 5, a back surface 6, and four side surfaces 3.

樹脂封止体２の裏面６にはアイランド７が露出し、このアイランド７は、樹脂封止体２の裏面６とほぼ同一面を形成する。また、樹脂封止体２の裏面６にはリード４が露出し、アイランド７を囲むように配置される。尚、樹脂モールドする際に、フレームの裏面に粘着シートを採用すると、アイランド７やリード４は、樹脂封止体２の裏面６から、若干、突出する場合もある。   An island 7 is exposed on the back surface 6 of the resin sealing body 2, and the island 7 forms substantially the same surface as the back surface 6 of the resin sealing body 2. Further, the lead 4 is exposed on the back surface 6 of the resin sealing body 2 and is disposed so as to surround the island 7. When an adhesive sheet is used on the back surface of the frame when resin molding is performed, the island 7 and the leads 4 may slightly protrude from the back surface 6 of the resin sealing body 2.

次に、図１（Ｂ）は、アイランド７の近傍にリード４が配置される断面を示す。アイランド７上には、例えば、Ａｇペースト、半田等の接着材８により半導体素子９が固着される。半導体素子９上面には複数の電極パッド（図示せず）が形成され、その電極パッドとリード４とは金属細線１０により接続される。金属細線１０としては、金線や銅線が用いられる。   Next, FIG. 1B shows a cross section in which the lead 4 is disposed in the vicinity of the island 7. On the island 7, for example, a semiconductor element 9 is fixed by an adhesive material 8 such as Ag paste or solder. A plurality of electrode pads (not shown) are formed on the upper surface of the semiconductor element 9, and the electrode pads and the leads 4 are connected by a thin metal wire 10. As the thin metal wire 10, a gold wire or a copper wire is used.

図示したように、リード４の厚みＴ１は、アイランド７の厚みＴ２よりも厚く形成される。リード４を構成するフレーム１７（図２（Ｂ）参照）とアイランド７を構成するフレーム１４（図２（Ａ）参照）とは別のフレームであり、この２枚のフレーム１４、１７を積層することで１つの搭載部が形成される。具体的には、リード４を構成するフレーム１７は、例えば、その厚さが約２００μｍの銅を主材料とするフレームから成り、アイランド７を構成するフレーム１４は、例えば、その厚さが約１００μｍの銅を主材料とするフレームから成る。この構造により、リード４の表面４Ａ側及びアイランド７の表面７Ａ側をエッチング加工することなく、それぞれの厚みＴ１、Ｔ２を調整することができる。その結果、リード４の表面４Ａがエッチング加工により粗面化することなく、金属細線１０との接続強度が悪化することはない。また、アイランド７の表面７Ａがエッチング加工により凹凸状態となることなく、半導体素子９が傾いて固着されることを防止し、その傾きによりワイヤーボンディング工程での位置認識精度が悪化する等の悪影響を防止できる。   As illustrated, the thickness T1 of the lead 4 is formed to be thicker than the thickness T2 of the island 7. The frame 17 (see FIG. 2B) constituting the lead 4 and the frame 14 (see FIG. 2A) constituting the island 7 are different frames, and the two frames 14 and 17 are laminated. Thus, one mounting portion is formed. Specifically, the frame 17 constituting the lead 4 is made of, for example, a frame whose main material is copper having a thickness of about 200 μm, and the frame 14 constituting the island 7 is, for example, about 100 μm in thickness. It consists of a frame mainly made of copper. With this structure, the thicknesses T1 and T2 can be adjusted without etching the surface 4A side of the lead 4 and the surface 7A side of the island 7. As a result, the surface 4A of the lead 4 is not roughened by etching, and the connection strength with the fine metal wire 10 does not deteriorate. Further, the surface 7A of the island 7 is prevented from being unevenly formed by the etching process, and the semiconductor element 9 is prevented from being tilted and fixed, and the tilt causes adverse effects such as deterioration of position recognition accuracy in the wire bonding process. Can be prevented.

また、前述したように、リード４及びアイランド７は、樹脂封止体２の裏面６と同一面を形成するように配置され、その厚みＴ１、Ｔ２が相違する。この構造により、半導体素子９の電極パッドとリードの表面４Ａとの高低差が低減され、金属細線１０のループ高さを低くすることができる。その結果、樹脂封止体２の厚みも薄くすることがき、半導体装置１の薄型化が実現される。尚、金属細線１０のループ高さは、ステッチボンディングの際に、金属細線１０が半導体素子９端部と接触し、切断されない程度において調整される。   Further, as described above, the lead 4 and the island 7 are disposed so as to form the same surface as the back surface 6 of the resin sealing body 2, and the thicknesses T 1 and T 2 thereof are different. With this structure, the height difference between the electrode pad of the semiconductor element 9 and the lead surface 4A can be reduced, and the loop height of the thin metal wire 10 can be reduced. As a result, the thickness of the resin sealing body 2 can be reduced, and the semiconductor device 1 can be reduced in thickness. The loop height of the fine metal wire 10 is adjusted to the extent that the fine metal wire 10 contacts the end of the semiconductor element 9 and is not cut during stitch bonding.

更に、リード４が、アイランド７よりも厚くなることで、金属細線１０をワイヤーボンディングする際の衝撃により、リード４が折れ曲がることが防止される。   Further, since the lead 4 is thicker than the island 7, the lead 4 is prevented from being bent by an impact when wire-bonding the metal thin wire 10.

次に、図１（Ｃ）は、図１（Ｂ）の丸印１１にて示す領域であり、リード４とアイランド７との対向領域を拡大した断面を示す。リード４及びアイランド７は、それぞれのフレーム１４、１７（図２（Ａ）、（Ｂ）参照）をエッチング加工等することで形成される。そして、フレーム１４、１７は、リード４の表面４Ａ及びアイランド７の表面７Ａとの反対面側からエッチング加工される。この加工方法により、リード４及びアイランド７の側面は、樹脂封止体２の裏面６に対して逆テーパー状の傾斜面あるいは曲面となり、丸印１２にて示すように、リード４の表面４Ａ及びアイランド７の表面７Ａ側が突出する形状となる。そして、この領域にも樹脂が充填されることで、アンカー効果が得られ、樹脂封止体２とリード４及びアイランド７との密着性が向上され、リード４及びアイランド７が、樹脂封止体２から抜け落ち難い構造となる。   Next, FIG. 1C is an area indicated by a circle 11 in FIG. 1B, and shows a cross-sectional view in which a facing area between the lead 4 and the island 7 is enlarged. The lead 4 and the island 7 are formed by etching the frames 14 and 17 (see FIGS. 2A and 2B). The frames 14 and 17 are etched from the opposite side of the surface 4A of the lead 4 and the surface 7A of the island 7. By this processing method, the side surface of the lead 4 and the island 7 becomes an inclined surface or a curved surface having a reverse taper shape with respect to the back surface 6 of the resin sealing body 2. The surface 7A side of the island 7 protrudes. By filling this region with resin, an anchor effect is obtained, the adhesion between the resin sealing body 2 and the leads 4 and islands 7 is improved, and the leads 4 and islands 7 are connected to the resin sealing body. It becomes a structure which is hard to come off from 2.

また、前述したように、リード４とアイランド７とは、別のフレームから構成されるため、リード４とアイランド７との離間距離Ｌ１は、両者が接着材８や半導体素子９を介してショートしない範囲にて短くすることが可能となり、半導体装置１の小型化が実現される。この構造により、アイランド７の平面的サイズは、固着される半導体素子９の平面的サイズに合わせて広げることも可能となり、固着後の半導体素子９の安定性が向上され、ワイヤーボンディング時の衝撃により、半導体素子９がアイランド７から剥離することも防止される。また、離間距離Ｌ１を狭めることで、半導体装置１の平面的サイズを大きくすることなく、リード４の露出面積を増大することもでき、この場合には、半導体装置１の実装強度が向上される。   Further, as described above, since the lead 4 and the island 7 are composed of different frames, the distance L1 between the lead 4 and the island 7 is not short-circuited via the adhesive 8 or the semiconductor element 9. Thus, the semiconductor device 1 can be reduced in size. With this structure, the planar size of the island 7 can be expanded in accordance with the planar size of the semiconductor element 9 to be fixed, and the stability of the semiconductor element 9 after fixing is improved. The semiconductor element 9 is also prevented from peeling from the island 7. Further, by reducing the separation distance L1, the exposed area of the lead 4 can be increased without increasing the planar size of the semiconductor device 1, and in this case, the mounting strength of the semiconductor device 1 is improved. .

更に、接着材８を介して半導体素子９とアイランド７との接着領域が増大することで、半導体素子９からアイランド７への放熱性が向上される。また、樹脂封止体２の裏面６側から露出するアイランド７の面積も増大することで、樹脂封止体２から外部への放熱性も向上される。   Furthermore, the heat dissipation from the semiconductor element 9 to the island 7 is improved by increasing the adhesion region between the semiconductor element 9 and the island 7 via the adhesive 8. Moreover, the heat dissipation from the resin sealing body 2 to the outside is also improved by increasing the area of the island 7 exposed from the back surface 6 side of the resin sealing body 2.

次に、図２（Ａ）は、主に、アイランド７及び吊りリード１３が配置されるフレーム１４を示す。フレーム１４としては、一般には銅を主材料とするフレームが用いられるが、Ｆｅを主材料とするフレームの場合でも良い。また、フレーム１４の厚みは、例えば、１００μｍである。フレーム１４には、一点鎖線にて示す搭載部１５が複数形成され、マトリックス状に配置される。そして、フレーム１４の搭載部１５が、例えば、３行３列の９つ集まることで、１つの集合ブロックが形成され、この集合ブロック毎に一体に樹脂モールドされる。   Next, FIG. 2A mainly shows a frame 14 on which the island 7 and the suspension leads 13 are arranged. As the frame 14, a frame mainly made of copper is generally used, but a frame mainly made of Fe may be used. The thickness of the frame 14 is, for example, 100 μm. A plurality of mounting portions 15 indicated by alternate long and short dash lines are formed on the frame 14 and arranged in a matrix. Then, for example, nine mounting portions 15 of the frame 14 gather in three rows and three columns to form one collective block, and the resin blocks are integrally molded for each collective block.

具体的には、フレーム１４に対してエッチング加工や打ち抜き加工等を行うことで、搭載部１５には、アイランド７と、アイランド７を支持する吊りリード１３が形成される。そして、吊りリード１３は、アイランド７の４つのコーナー部から延在し、フレーム１４と連結し、アイランド７が、フレーム１４に支持される。また、アイランド７の４側辺に沿った周囲には、フレーム１７の複数のリード４が配置される貫通領域１６が形成される。   Specifically, by performing etching processing, punching processing, or the like on the frame 14, the island 7 and the suspension leads 13 that support the island 7 are formed on the mounting portion 15. The suspension leads 13 extend from the four corners of the island 7 and are connected to the frame 14 so that the island 7 is supported by the frame 14. In addition, a penetrating region 16 in which the plurality of leads 4 of the frame 17 are arranged is formed around the four sides of the island 7.

次に、図２（Ｂ）は、主に、リード４が配置されるフレーム１７を示す。フレーム１７としては、一般には銅を主材料とするフレームが用いられるが、Ｆｅを主材料とするフレームの場合でも良い。また、フレーム１７の厚みは、例えば、２００μｍである。フレーム１７には、一点鎖線にて示す搭載部１８が複数形成され、マトリックス状に配置される。そして、フレーム１７の搭載部１８は、フレーム１４の搭載部１５と同じ大きさであり、フレーム１４、１７を積層した際には、それぞれの搭載部１５、１８同士が、位置対応し１つの搭載部が構成される。尚、フレーム１４と同様に、フレーム１７の搭載部１８が、例えば、３行３列の９つ集まることで、１つの集合ブロックが形成され、この集合ブロック毎に一体に樹脂モールドされる。   Next, FIG. 2B mainly shows the frame 17 on which the leads 4 are arranged. As the frame 17, a frame mainly made of copper is generally used, but a frame mainly made of Fe may be used. The thickness of the frame 17 is, for example, 200 μm. A plurality of mounting portions 18 indicated by alternate long and short dash lines are formed on the frame 17 and arranged in a matrix. The mounting portion 18 of the frame 17 is the same size as the mounting portion 15 of the frame 14. When the frames 14 and 17 are stacked, the mounting portions 15 and 18 correspond to each other and correspond to one mounting position. The part is composed. As in the case of the frame 14, for example, nine mounting portions 18 of the frame 17 are gathered in three rows and three columns to form one collective block, and the resin blocks are integrally molded for each collective block.

具体的には、フレーム１７に対してエッチング加工や打ち抜き加工等を行うことで、搭載部１８には、複数のリード４と、複数のリード４を支持するタイバー１９が形成される。そして、タイバー１９は、フレーム１７と連結し、複数のリード４が、フレーム１７に支持される。また、複数のリード４に囲まれた領域には、フレーム１４のアイランド７及び吊りリード１３が配置される貫通領域２０が形成される。   Specifically, the mounting portion 18 is formed with a plurality of leads 4 and tie bars 19 that support the plurality of leads 4 by performing etching processing, punching processing, or the like on the frame 17. The tie bar 19 is connected to the frame 17, and the plurality of leads 4 are supported by the frame 17. Further, a through region 20 in which the island 7 of the frame 14 and the suspension lead 13 are disposed is formed in a region surrounded by the plurality of leads 4.

詳細は半導体装置の製造方法の説明にて後述するが、粘着シート上面にフレーム１４を貼り合せた後、フレーム１４と位置合わせを行いながら、フレーム１７をフレーム１４上面に積層させる。このとき、フレーム１７のリード４及びタイバー１９は、フレーム１４の貫通領域１６を介して粘着シート上面に貼り合わされ、フレーム１７も粘着シートに固定される。一方、フレーム１４のアイランド７及び吊りリード１３は、フレーム１７の貫通領域２０内に配置されることで、フレーム１４、１７の積層後の総厚みは、主に、２００μｍ程度以内に抑えられる。このフレーム１４、１７構造により、積層するフレーム１４、１７間に接着材を利用する必要はなく、フレームの薄膜化が実現され、前述した半導体装置１の小型化や薄型化の効果等が得られる。   Although details will be described later in the description of the manufacturing method of the semiconductor device, after the frame 14 is bonded to the upper surface of the adhesive sheet, the frame 17 is laminated on the upper surface of the frame 14 while aligning with the frame 14. At this time, the lead 4 and the tie bar 19 of the frame 17 are bonded to the upper surface of the adhesive sheet through the penetrating region 16 of the frame 14, and the frame 17 is also fixed to the adhesive sheet. On the other hand, the island 7 and the suspension lead 13 of the frame 14 are arranged in the through region 20 of the frame 17, so that the total thickness of the frames 14 and 17 after being stacked is mainly suppressed within about 200 μm. With the structure of the frames 14 and 17, it is not necessary to use an adhesive between the frames 14 and 17 to be stacked, and the frame can be thinned, and the above-described effects of downsizing and thinning the semiconductor device 1 can be obtained. .

また、アイランド７用のフレーム１４とリード４用のフレーム１７とが別フレームとなることで、それぞれ異なるメッキを施すことも可能となる。例えば、リード４用のフレームには、ＰｄメッキやＡｇメッキやＮｉ／Ｐｄ／Ａｇメッキ等を施し、アイランド７用のフレーム１４には、半田メッキを施し、あるいは、メッキレスとする場合でも良い。尚、フレーム１４、１７に対して同じ種類のメッキを施す場合でも良く、フレーム１４、１７に部分的にメッキを施す場合でも良い。   Also, since the frame 14 for the island 7 and the frame 17 for the lead 4 are separate frames, different plating can be performed. For example, the lead 4 frame may be subjected to Pd plating, Ag plating, Ni / Pd / Ag plating or the like, and the island 14 frame 14 may be subjected to solder plating or may be plating-less. Note that the same type of plating may be applied to the frames 14 and 17, or the frames 14 and 17 may be partially plated.

尚、搭載部１５、１８以外の領域では、フレーム１４、１７が積層することで、その厚みが３００μｍ程度となるが、樹脂モールド後のダイシング工程にて除去される領域であり、半導体装置１の薄型化を妨げるものではない。   Note that, in the region other than the mounting portions 15 and 18, the frames 14 and 17 are laminated to have a thickness of about 300 μm, but the region is removed in the dicing process after the resin molding. This does not prevent thinning.

次に、図３（Ａ）及び図３（Ｂ）に示す半導体装置２１は、図１及び図２を用いて説明した半導体装置１とは、主に、リード２２の構造が異なるが、２枚のフレームを積層して形成される特徴は同じである。尚、粘着シートを用いて２枚のフレームを積層させる方法は、前述した説明と同じであり、ここではその説明を参照し、詳細の説明は割愛する。   Next, the semiconductor device 21 shown in FIGS. 3A and 3B is different from the semiconductor device 1 described with reference to FIGS. The features formed by laminating the frames are the same. Note that the method of laminating two frames using an adhesive sheet is the same as described above, and here, the description is referred to and the detailed description is omitted.

先ず、図３（Ａ）に示す如く、半導体装置２１は、例えば、ＱＦＮ型パッケージから成る。積層されたフレームの複数の搭載部を一括して封止した後、ダイシングにより個片化するため、樹脂封止体２３の側面２４からリード２２が露出する。そして、露出するリード２２は、樹脂封止体２３の側面２４とほぼ同一面を形成する。尚、樹脂封止体２３は、概ね、その表面２５、裏面２６及び４つの側面２４から成る６面体である。   First, as shown in FIG. 3A, the semiconductor device 21 is formed of, for example, a QFN type package. After the plurality of mounting portions of the stacked frames are sealed together and separated into pieces by dicing, the leads 22 are exposed from the side surfaces 24 of the resin sealing body 23. The exposed leads 22 form substantially the same surface as the side surface 24 of the resin sealing body 23. The resin sealing body 23 is generally a hexahedron composed of a front surface 25, a back surface 26 and four side surfaces 24.

樹脂封止体２３の裏面２６にはアイランド２７が露出し、このアイランド２７は、樹脂封止体２３の裏面２６とほぼ同一面を形成する。また、樹脂封止体２３の裏面２６にはリード２２が露出し、アイランド２７を囲むように配置される。尚、樹脂モールドする際に、フレームの裏面に粘着シートを採用すると、アイランド２７やリード２２は、樹脂封止体２３の裏面２６から、若干、突出する場合もある。   An island 27 is exposed on the back surface 26 of the resin sealing body 23, and the island 27 forms substantially the same surface as the back surface 26 of the resin sealing body 23. Further, the lead 22 is exposed on the back surface 26 of the resin sealing body 23 and is disposed so as to surround the island 27. When an adhesive sheet is used on the back surface of the frame when resin molding is performed, the island 27 and the leads 22 may slightly protrude from the back surface 26 of the resin sealing body 23.

次に、図３（Ｂ）は、アイランド２７上面にリード２２が配置される断面を示す。アイランド２７上には、例えば、Ａｇペースト、半田等の接着材２８により半導体素子２９が固着される。半導体素子２９上面には複数の電極パッド（図示せず）が形成され、その電極パッドとリード２２とは金属細線３０により接続される。金属細線３０としては、金線や銅線が用いられる。   Next, FIG. 3B shows a cross section in which the lead 22 is disposed on the upper surface of the island 27. On the island 27, for example, a semiconductor element 29 is fixed by an adhesive 28 such as Ag paste or solder. A plurality of electrode pads (not shown) are formed on the upper surface of the semiconductor element 29, and the electrode pads and the leads 22 are connected by a thin metal wire 30. As the thin metal wire 30, a gold wire or a copper wire is used.

図示したように、リード２２は、樹脂封止体２３から露出する領域の厚みＴ３は、例えば、２００μｍであり、その領域からアイランド２７側へと延在する領域の厚みＴ４は、例えば、１００μｍである。一方、アイランド２７は、一定の厚みＴ５により形成され、その厚みＴ５は、例えば、１００μｍである。そして、リード２２の一部は、アイランド２７上面に配置され、例えば、絶縁性接着材３１によりアイランド２７と固定される。このリード２２とアイランド２７との積層領域のリード厚みは、例えば、２００μｍであり、リード２２の表面２２Ａ側の平坦性が維持される。そして、金属細線３０は、一定の厚みを有する積層領域に対してワイヤーボンディングされることで、リード２２が折れ曲がることが防止される。   As illustrated, the lead 22 has a thickness T3 of an area exposed from the resin sealing body 23 of, for example, 200 μm, and a thickness T4 of an area extending from the area to the island 27 side is, for example, 100 μm. is there. On the other hand, the island 27 is formed with a constant thickness T5, and the thickness T5 is, for example, 100 μm. A part of the lead 22 is disposed on the top surface of the island 27 and is fixed to the island 27 by, for example, an insulating adhesive 31. The lead thickness of the laminated region of the leads 22 and the islands 27 is, for example, 200 μm, and the flatness on the surface 22A side of the leads 22 is maintained. The metal thin wire 30 is wire-bonded to the laminated region having a certain thickness, thereby preventing the lead 22 from being bent.

また、リード２２の厚みＴ４から成る領域は、完全に樹脂封止体２３内に配置され、その領域の下方には、樹脂が充填される窪み領域が形成される。更に、リード２２は、少なくとも２種類の厚みＴ３、Ｔ４から構成され、アイランド２７上面まで延在する。この構造により、半導体装置２１は小型化されるが、リード２２の長さは長くなり、リード２２と樹脂封止体２３との密着性が向上され、リード２２が、樹脂封止体２３から抜け落ち難い構造が実現される。一方、リード２２の厚みＴ３から成る領域を広げる場合には、樹脂封止体２３の裏面２６から露出する領域が増大し、半導体装置２１の実装強度が向上される。   In addition, a region composed of the thickness T4 of the lead 22 is completely disposed in the resin sealing body 23, and a recessed region filled with resin is formed below the region. Furthermore, the lead 22 is composed of at least two types of thicknesses T3 and T4 and extends to the upper surface of the island 27. With this structure, the semiconductor device 21 is reduced in size, but the length of the lead 22 is increased, the adhesion between the lead 22 and the resin sealing body 23 is improved, and the lead 22 is detached from the resin sealing body 23. Difficult structures are realized. On the other hand, in the case where the region composed of the thickness T3 of the lead 22 is expanded, the region exposed from the back surface 26 of the resin sealing body 23 increases, and the mounting strength of the semiconductor device 21 is improved.

尚、図１の半導体装置１と同様に、リード２２の表面２２Ａ側及びアイランド２７の表面２７Ａ側は、エッチング加工されることなく、リード２２と金属細線３０との接続強度の維持やアイランド２７と半導体素子２９との安定した固着が実現される。また、半導体素子２９の電極パッドとリードの表面２２Ａとの高低差が低減され、半導体装置２１の薄型化が実現される。また、リード２２及びアイランド２７の側面は、樹脂封止体２３の裏面２６に対して逆テーパー状の傾斜面あるいは曲面となることで、リード２２及びアイランド２７が、樹脂封止体２３から抜け落ち難い構造が実現される。   As in the semiconductor device 1 of FIG. 1, the surface 22A side of the lead 22 and the surface 27A side of the island 27 are not etched, and the connection strength between the lead 22 and the thin metal wire 30 is maintained and the island 27 Stable fixation with the semiconductor element 29 is realized. Further, the difference in height between the electrode pad of the semiconductor element 29 and the lead surface 22A is reduced, and the semiconductor device 21 is made thinner. Further, the side surfaces of the leads 22 and the islands 27 are inclined or curved surfaces having a reverse taper shape with respect to the back surface 26 of the resin sealing body 23, so that the leads 22 and the islands 27 are not easily dropped from the resin sealing body 23. A structure is realized.

また、図３に示す半導体装置２１では、リード２２をアイランド２７側へと延在させる構造について説明したが、この場合に限定するものではない。例えば、アイランド２７をリード２２側へと更に広げる場合でも良い。この場合には、樹脂封止体２３の裏面２６側から露出するアイランド２７の面積も増大することで、樹脂封止体２３から外部への放熱性も向上される。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。   In the semiconductor device 21 shown in FIG. 3, the structure in which the lead 22 extends to the island 27 side has been described. However, the present invention is not limited to this case. For example, the island 27 may be further expanded toward the lead 22 side. In this case, by increasing the area of the island 27 exposed from the back surface 26 side of the resin sealing body 23, the heat dissipation from the resin sealing body 23 to the outside is also improved. In addition, various modifications can be made without departing from the scope of the present invention.

次に、本発明の実施の形態である半導体装置の製造方法について説明する。図４（Ａ）及び（Ｂ）は、積層されたフレーム上に半導体素子が固着された状態を説明する図である。図５は、金属細線がワイヤーボンディングされた状態を説明する図である。図６は、樹脂モールドされた状態を説明する図である。図７は、樹脂モールド後の個片化作業を説明する図である。尚、本実施の形態では、図１及び図２に示す構造の製造方法を説明するため、同一の構成部材には同一の符番を付し、また、適宜、図１〜図２を用いて説明する。   Next, a method for manufacturing a semiconductor device according to an embodiment of the present invention will be described. 4A and 4B are diagrams illustrating a state in which a semiconductor element is fixed on a stacked frame. FIG. 5 is a diagram for explaining a state in which a fine metal wire is wire-bonded. FIG. 6 is a diagram for explaining a resin molded state. FIG. 7 is a diagram for explaining the individualization work after the resin molding. In the present embodiment, in order to describe the manufacturing method of the structure shown in FIGS. 1 and 2, the same reference numerals are given to the same constituent members, and FIGS. explain.

先ず、図４（Ａ）に示す如く、粘着シート４１、フレーム１４、１７を準備する。粘着シート４１は、樹脂モールド工程まで用いられるため、例えば、耐熱用のポリイミドテープから成る。そして、フレーム１４は、図２（Ａ）を用いて前述したように、搭載部１５毎にアイランド７と吊りリード１３とが配置されたダイパッド用のフレームである。一方、フレーム１７は、図２（Ｂ）を用いて前述したように、搭載部１７毎に複数のリード４とタイバー１９とが配置された端子用のフレームである。尚、フレーム１４、１７の説明は、図２（Ａ）及び（Ｂ）の説明を参照し、ここでは割愛する。   First, as shown in FIG. 4A, an adhesive sheet 41 and frames 14 and 17 are prepared. Since the adhesive sheet 41 is used up to the resin molding process, it is made of, for example, a heat-resistant polyimide tape. As described above with reference to FIG. 2A, the frame 14 is a die pad frame in which the island 7 and the suspension lead 13 are arranged for each mounting portion 15. On the other hand, the frame 17 is a terminal frame in which a plurality of leads 4 and tie bars 19 are arranged for each mounting portion 17 as described above with reference to FIG. The description of the frames 14 and 17 will be omitted here with reference to the description of FIGS. 2 (A) and 2 (B).

次に、粘着シート４１の粘着面側にフレーム１４を貼り合わせる。尚、粘着シート４１上面にフレーム１４が貼り合せた状態のものを準備する場合でも良い。次に、フレーム１４と位置合わせを行いながら、フレーム１７をフレーム１４上面に積層させる。このとき、図４（Ｂ）に示すように、フレーム１７のリード４及びタイバー１９は、フレーム１４の貫通領域１６を介して粘着シート４１上面に貼り合わされ、フレーム１７も粘着シート４１上に固定される。一方、フレーム１４のアイランド７及び吊りリード１３は、フレーム１７の貫通領域２０内に配置されることで、フレーム１４、１７の積層後の総厚みは、主に、２００μｍ程度以内に抑えられる。この製造方法により、フレーム１４、１７間の接着材を省くことができ、積層フレーム厚みを薄く出来る。また、貫通領域１６、２０を利用することで、フレームのかしめ加工等を行うことなく、簡易な方法にて積層されたフレーム１４、１７の位置固定が実現でき、製造工程の簡略化が実現される。   Next, the frame 14 is bonded to the adhesive surface side of the adhesive sheet 41. In addition, you may prepare the thing with the flame | frame 14 bonding on the adhesive sheet 41 upper surface. Next, the frame 17 is laminated on the upper surface of the frame 14 while aligning with the frame 14. At this time, as shown in FIG. 4B, the lead 4 and the tie bar 19 of the frame 17 are bonded to the upper surface of the adhesive sheet 41 through the through region 16 of the frame 14, and the frame 17 is also fixed on the adhesive sheet 41. The On the other hand, the island 7 and the suspension lead 13 of the frame 14 are arranged in the through region 20 of the frame 17, so that the total thickness of the frames 14 and 17 after being stacked is mainly suppressed within about 200 μm. With this manufacturing method, the adhesive between the frames 14 and 17 can be omitted, and the thickness of the laminated frame can be reduced. In addition, by using the penetrating regions 16 and 20, it is possible to fix the positions of the frames 14 and 17 stacked by a simple method without performing caulking processing of the frame, thereby simplifying the manufacturing process. The

尚、粘着シート４１によるフレーム１４、１７の固定の他に、更に、ダイシング工程にて除去される領域のフレーム１４、１７同士を接着材により貼り合わせる場合でも良い。この場合には、フレーム１４、１７同士も接着材により固定され、作業中にフレーム１４、１７がずれることで、例えば、アイランド７とリード４とが位置ずれすることが防止される。その結果、作業中におけるフレーム１４、１７の位置ずれにより、金属細線１０の断線や剥離等の製品不良が防止され、歩留まりの低下も防止される。   In addition to the fixing of the frames 14 and 17 by the adhesive sheet 41, the frames 14 and 17 in the region to be removed in the dicing process may be bonded together with an adhesive. In this case, the frames 14 and 17 are also fixed to each other with an adhesive, and the frames 14 and 17 are displaced during the operation, thereby preventing the island 7 and the lead 4 from being displaced, for example. As a result, due to the displacement of the frames 14 and 17 during the work, product defects such as disconnection and peeling of the thin metal wires 10 are prevented, and a decrease in yield is also prevented.

次に、例えば、加熱機構が組み込まれたダイボンド装置の載置台上に、フレーム１４、１７が固定された粘着シート４１を配置し、クランパーにてフレーム１４、１７を載置台上に固定する。そして、アイランド７やその作業領域内を、例えば、２５０〜２６０℃程度に加熱した状態にして、アイランド７上に接着材８を用いて半導体素子９を固着する。   Next, for example, the pressure-sensitive adhesive sheet 41 to which the frames 14 and 17 are fixed is disposed on a mounting table of a die bonding apparatus in which a heating mechanism is incorporated, and the frames 14 and 17 are fixed on the mounting table by a clamper. Then, the island 7 and the work area thereof are heated to, for example, about 250 to 260 ° C., and the semiconductor element 9 is fixed onto the island 7 using the adhesive 8.

次に、図５に示す如く、半導体素子９が固着されたフレーム１４、１７をワイヤーボンディング装置の載置台（図示せず）上に配置する。そして、半導体素子９の電極パッド（図示せず）とリード４とを金属細線１０にて電気的に接続する。図示したように、リード４が配置されるフレーム１７は、２００μｍの厚みを有し、機械的強度を有することで、ワイヤーボンディング時の衝撃により折れ曲がることはない。尚、金属細線１０としては、例えば、金線、銅線等が用いられる。   Next, as shown in FIG. 5, the frames 14 and 17 to which the semiconductor element 9 is fixed are placed on a mounting table (not shown) of the wire bonding apparatus. Then, an electrode pad (not shown) of the semiconductor element 9 and the lead 4 are electrically connected by a thin metal wire 10. As shown in the drawing, the frame 17 on which the leads 4 are arranged has a thickness of 200 μm and has mechanical strength, so that it is not bent by an impact during wire bonding. For example, a gold wire or a copper wire is used as the metal thin wire 10.

次に、図６に示す如く、樹脂封止金型（図示せず）内にフレーム１４、１７が固定された粘着シート４１を配置し、樹脂封止金型のキャビティ内へ樹脂を注入し、共通の樹脂封止体４２を形成する。前述したように、共通の樹脂封止体４２内には、例えば、９つの搭載部が含まれる。そして、樹脂封止体４２が、トランスファーモールドにより形成される場合には、熱硬化性樹脂が用いされ、インジェクションモールドにより形成される場合には、熱可塑性樹脂が用いられる。樹脂封止体４２内には、熱伝導率の向上させるための酸化シリコン等のフィラーが混入される場合でも良い。尚、粘着シート４１を用いて樹脂モールドを行うことで、リード４やアイランド７の裏面側への樹脂の廻り込みを防止し、樹脂封止体４２の裏面側の平坦性が維持される。   Next, as shown in FIG. 6, the adhesive sheet 41 with the frames 14 and 17 fixed thereto is placed in a resin-sealed mold (not shown), and the resin is injected into the cavity of the resin-sealed mold. A common resin sealing body 42 is formed. As described above, the common resin sealing body 42 includes, for example, nine mounting portions. When the resin sealing body 42 is formed by transfer molding, a thermosetting resin is used. When the resin sealing body 42 is formed by injection molding, a thermoplastic resin is used. The resin sealing body 42 may be mixed with a filler such as silicon oxide for improving the thermal conductivity. In addition, by performing resin molding using the adhesive sheet 41, the wraparound of the resin to the back side of the lead 4 and the island 7 is prevented, and the flatness of the back side of the resin sealing body 42 is maintained.

最後に、図７に示す如く、フレーム１４、１７から粘着シート４１（図６参照）を剥がし、共通の樹脂封止体４２側へダイシング用シート４３を貼り合わせる。そして、フレーム１４、１７側から搭載部毎に共通の樹脂封止体４２を切断して、個々の樹脂封止体２へと個片化する。具体的には、スクライブ装置のダイシングブレード４４を用い、一点鎖線にて示すダイシングライン４５に沿って共通の樹脂封止体４２とフレーム１４、１７とを同時に切断する。このとき、ダイシング用シート４３は、その一部のみが切断されることで、個片化された個々の樹脂封止体２は、ダイシング用シート４３上に支持される。また、フレーム１７の窪んだ領域４６をダイシングブレード４４にて切断することで、ダイシングブレード４４の負担が軽減され、長期間の使用が可能となる。   Finally, as shown in FIG. 7, the adhesive sheet 41 (see FIG. 6) is peeled off from the frames 14 and 17, and the dicing sheet 43 is bonded to the common resin sealing body 42 side. Then, the common resin sealing body 42 is cut for each mounting portion from the frames 14 and 17 side, and is separated into individual resin sealing bodies 2. Specifically, using the dicing blade 44 of the scribing device, the common resin sealing body 42 and the frames 14 and 17 are simultaneously cut along the dicing line 45 indicated by a one-dot chain line. At this time, only a part of the dicing sheet 43 is cut, so that the individual resin sealing bodies 2 separated into pieces are supported on the dicing sheet 43. Further, by cutting the recessed region 46 of the frame 17 with the dicing blade 44, the load on the dicing blade 44 is reduced, and the long-term use becomes possible.

尚、本実施の形態では、アイランド７が配置されるフレーム１４とリード４が配置されるフレーム１７とを準備し、両フレーム１４、１７を粘着シート４１上に積層し、固定することで、アイランドの周囲に複数のリードが配置される搭載部を形成する場合について説明したが、この場合に限定するものではない。例えば、アイランド７が配置されるフレーム１４を準備し、粘着シート４１上にそのフレーム１４を貼り合わせた後、複数のリード４がタイバー１９に固定されたものを複数準備し、搭載部のアイランド４の１側辺毎の貫通領域１６を介して個別に粘着シート４１上に貼り合わせる場合でも良い。つまり、アイランド７とリード４とを別に準備することで、その厚みの調整や離間距離Ｌ１の調整が容易となり、前述した効果が得られる。   In the present embodiment, a frame 14 on which the island 7 is arranged and a frame 17 on which the lead 4 is arranged are prepared, and both the frames 14 and 17 are laminated on the adhesive sheet 41 and fixed, whereby the island is arranged. Although the case where the mounting portion in which a plurality of leads are arranged is formed around is described, it is not limited to this case. For example, after preparing the frame 14 on which the island 7 is arranged and pasting the frame 14 on the adhesive sheet 41, a plurality of ones in which a plurality of leads 4 are fixed to the tie bar 19 are prepared, and the island 4 of the mounting portion is prepared. Alternatively, the adhesive sheet 41 may be individually pasted through the penetrating region 16 for each side. That is, by preparing the island 7 and the lead 4 separately, the adjustment of the thickness and the adjustment of the separation distance L1 are facilitated, and the above-described effects can be obtained.

また、複数の搭載部毎に一括樹脂モールドし、その後、ダイシングにより搭載部毎に個片化する場合について説明したが、この場合に限定するものではない。例えば、搭載部毎に個別に樹脂モールドする場合でも同様な効果が得られる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。   Moreover, although the case where it lump-molds resin mold | die for every some mounting part, and divides into each mounting part by dicing after that was demonstrated, it does not limit to this case. For example, the same effect can be obtained even when resin molding is individually performed for each mounting portion. In addition, various modifications can be made without departing from the scope of the present invention.

１ 半導体装置
２ 樹脂封止体
４ リード
７ アイランド
９ 半導体素子
１０ 金属細線
１３ 吊りリード
１４ フレーム
１５ 搭載部
１６ 貫通領域
１７ フレーム
１８ 搭載部
１９ タイバー
２０ 貫通領域
４１ 粘着シート DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Resin sealing body 4 Lead 7 Island 9 Semiconductor element 10 Metal thin wire 13 Hanging lead 14 Frame 15 Mounting part 16 Through area 17 Frame 18 Mounting part 19 Tie bar 20 Through area 41 Adhesive sheet

Claims (10)

アイランドと、前記アイランドを囲むように配置された複数のリードと、前記アイランド上に固着された半導体素子と、前記半導体素子と前記リードとを電気的に接続する金属細線と、前記アイランド、前記リード、前記金属細線及び前記半導体素子を被覆する樹脂封止体とを有する半導体装置において、
前記リードが配置されたフレームは、前記アイランドが配置されたフレームとは別のフレームであり、前記リード及び前記アイランドは、前記樹脂封止体の裏面側から露出することを特徴とする半導体装置。 An island, a plurality of leads arranged so as to surround the island, a semiconductor element fixed on the island, a metal thin wire electrically connecting the semiconductor element and the lead, the island, the lead In the semiconductor device having the metal fine wire and the resin sealing body covering the semiconductor element,
The frame in which the lead is arranged is a frame different from the frame in which the island is arranged, and the lead and the island are exposed from the back side of the resin sealing body. 前記リードが配置されたフレームは、前記アイランドが配置されたフレームよりも厚く、前記アイランドの前記半導体素子との固着面は、前記リードの前記金属細線との接続面よりも前記樹脂封止体の裏面側に位置することを特徴とする請求項１に記載の半導体装置。 The frame in which the leads are arranged is thicker than the frame in which the islands are arranged, and the fixing surface of the islands to the semiconductor element is more than the connecting surface of the leads to the metal wires. The semiconductor device according to claim 1, wherein the semiconductor device is located on a back surface side. 前記樹脂封止体に被覆される前記リード及び前記アイランドの側面は、前記樹脂封止体の裏面側から逆テーパー状の傾斜面となることを特徴とする請求項２に記載の半導体装置。 3. The semiconductor device according to claim 2, wherein a side surface of the lead and the island covered with the resin sealing body is an inclined surface having a reverse taper shape from a back surface side of the resin sealing body. 前記アイランドの固着面及び前記リードの接続面は、それぞれ前記フレームの非エッチング加工面であることを特徴とする請求項２または請求項３に記載の半導体装置。 4. The semiconductor device according to claim 2, wherein the island fixing surface and the lead connecting surface are non-etched surfaces of the frame. 前記リードは、少なくとも２種類の厚みの異なる領域を有し、前記リードの厚みの薄い領域は、前記樹脂封止体内に被覆され、且つ、前記アイランド上面まで延在し、前記アイランドと絶縁接続することを特徴とする請求項２に記載の半導体装置。 The lead has at least two kinds of regions having different thicknesses, and the thin region of the lead is covered in the resin sealing body and extends to the upper surface of the island, and is insulatively connected to the island. The semiconductor device according to claim 2. 前記金属細線は、前記絶縁接続領域上の前記リードに接続されることを特徴とする請求項５に記載の半導体装置。 The semiconductor device according to claim 5, wherein the thin metal wire is connected to the lead on the insulating connection region. 前記アイランドの固着面及び前記リードの接続面は、それぞれ前記フレームの非エッチング加工面であることを特徴とする請求項５または請求項６に記載の半導体装置。 7. The semiconductor device according to claim 5, wherein the island fixing surface and the lead connecting surface are non-etched surfaces of the frame. 粘着シート、アイランドが配置されたフレーム及びリードが配置されたフレームを準備し、前記粘着シート上に前記アイランドが配置されたフレーム及び前記リードが配置されたフレームを積層して貼り合わせ、
前記アイランド上面に半導体素子を固着し、前記半導体素子と前記リードとを金属細線により接続した後、前記アイランド、前記リード、前記半導体素子及び前記金属細線を被覆するように樹脂封止体を形成することを特徴とする半導体装置の製造方法。 Preparing an adhesive sheet, a frame in which islands are arranged and a frame in which leads are arranged, and laminating and laminating the frame in which the islands are arranged and the frame in which the leads are arranged on the adhesive sheet;
A semiconductor element is fixed to the upper surface of the island, the semiconductor element and the lead are connected by a fine metal wire, and then a resin sealing body is formed so as to cover the island, the lead, the semiconductor element, and the fine metal wire A method for manufacturing a semiconductor device. 前記アイランドが配置されたフレームには、前記アイランドの周囲に前記リードが配置されるリード用貫通領域を有し、
前記リードが配置されたフレームには、前記リードの配置領域の内側に前記アイランドが配置されるアイランド用貫通領域を有し、
前記アイランドが配置されたフレームは、前記アイランド用貫通領域を介して前記粘着シート上に固着され、前記リードが配置されたフレームは、前記リード用貫通領域を介して前記粘着シート上に固着されることを特徴とする請求項８に記載の半導体装置の製造方法。 The frame in which the island is arranged has a lead through region in which the lead is arranged around the island,
The frame in which the leads are arranged has an island penetrating region where the island is arranged inside the lead arranging region,
The frame in which the island is arranged is fixed on the adhesive sheet through the island penetrating region, and the frame in which the lead is arranged is fixed on the adhesive sheet through the lead penetrating region. The method for manufacturing a semiconductor device according to claim 8. 前記アイランドが配置されたフレームは、前記リードが配置されたフレームよりも薄いフレームであり、前記半導体素子が固着される前記アイランドの固着面及び前記金属細線が接続される前記リードの接続面には、エッチング加工が施されないことを特徴とする請求項８または請求項９に記載の半導体装置の製造方法。 The frame in which the island is arranged is a frame thinner than the frame in which the lead is arranged, and the island fixing surface to which the semiconductor element is fixed and the lead connecting surface to which the thin metal wire is connected 10. The method of manufacturing a semiconductor device according to claim 8, wherein the etching process is not performed.
JP2011023816A 2011-02-07 2011-02-07 Semiconductor device and manufacturing method of the same Withdrawn JP2012164799A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011023816A JP2012164799A (en) 2011-02-07 2011-02-07 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011023816A JP2012164799A (en) 2011-02-07 2011-02-07 Semiconductor device and manufacturing method of the same

Publications (1)

Publication Number Publication Date
JP2012164799A true JP2012164799A (en) 2012-08-30

Family

ID=46843907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011023816A Withdrawn JP2012164799A (en) 2011-02-07 2011-02-07 Semiconductor device and manufacturing method of the same

Country Status (1)

Country Link
JP (1) JP2012164799A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027614A (en) * 2014-07-07 2016-02-18 ローム株式会社 Electronic device and mounting structure of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016027614A (en) * 2014-07-07 2016-02-18 ローム株式会社 Electronic device and mounting structure of the same
US10192845B2 (en) 2014-07-07 2019-01-29 Rohm Co., Ltd. Electronic device and mounting structure of the same
US10790258B2 (en) 2014-07-07 2020-09-29 Rohm Co., Ltd. Electronic device and mounting structure of the same

Similar Documents

Publication Publication Date Title
US6909168B2 (en) Resin encapsulation semiconductor device utilizing grooved leads and die pad
JP3205235B2 (en) Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method
JP5634033B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
US7410834B2 (en) Method of manufacturing a semiconductor device
JP2009099697A (en) Semiconductor apparatus and method of manufacturing the same
JP2014220439A (en) Method of manufacturing semiconductor device and semiconductor device
US20050051877A1 (en) Semiconductor package having high quantity of I/O connections and method for fabricating the same
JP3540793B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP5144294B2 (en) Lead frame and method of manufacturing circuit device using the same
TWI775747B (en) Manufacturing method of semiconductor device and semiconductor device
JP2008091527A (en) Method of manufacturing semiconductor device
JP5621712B2 (en) Semiconductor chip
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP2016162964A (en) Semiconductor device manufacturing method and semiconductor device
JP2012164798A (en) Semiconductor device and manufacturing method of the same
JP2011204863A (en) Semiconductor device, and method of manufacturing the same
JP2012164799A (en) Semiconductor device and manufacturing method of the same
US9418920B2 (en) Integrated circuit (IC) package with thick die pad functioning as a heat sink
JP5285289B2 (en) Circuit device and manufacturing method thereof
JP2003046053A (en) Semiconductor device and manufacturing method therefor
JP2011091146A (en) Method of manufacturing semiconductor device
JP2013026316A (en) Semiconductor device and manufacturing method therefor
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP4911635B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513