JP2012146754A - Anisotropic etching method, three-dimensional structure, and device - Google Patents
Anisotropic etching method, three-dimensional structure, and device Download PDFInfo
- Publication number
- JP2012146754A JP2012146754A JP2011002490A JP2011002490A JP2012146754A JP 2012146754 A JP2012146754 A JP 2012146754A JP 2011002490 A JP2011002490 A JP 2011002490A JP 2011002490 A JP2011002490 A JP 2011002490A JP 2012146754 A JP2012146754 A JP 2012146754A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- anisotropic etching
- dimensional structure
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
本発明は、ＲＩＥ（Reactive Ion Etching（反応性イオンエッチング））を用いた異方性エッチング方法、該異方性エッチング方法を用いて形成可能な三次元構造体、及び、該三次元構造体を備えたデバイスに関するものである。 The present invention relates to an anisotropic etching method using RIE (Reactive Ion Etching), a three-dimensional structure that can be formed using the anisotropic etching method, and the three-dimensional structure. It relates to the device provided.
従来から、下記特許文献１（段落００２３）に開示されているように、湿式の異方性エッチング方法が公知となっており、下記特許文献１の図５に示されているホーン型形状となるようなエッチングが可能である。また、下記特許文献２（段落０１２４、０１２５）には、湿式の異方性エッチング方法及びＲＩＥを用いた異方性エッチング方法が開示されており、下記特許文献２の図２（ａ）〜（ｄ）に示すような断面形状の細孔を形成することが可能である。 Conventionally, as disclosed in the following Patent Document 1 (paragraph 0023), a wet anisotropic etching method has been known, and the horn shape shown in FIG. 5 of the following Patent Document 1 is obtained. Such etching is possible. Further, the following Patent Document 2 (paragraphs 0124 and 0125) discloses a wet anisotropic etching method and an anisotropic etching method using RIE, and FIGS. It is possible to form pores having a cross-sectional shape as shown in d).
しかしながら、上記特許文献１、２における湿式の異方性エッチング方法に対して、さらなるエッチング速度の向上が望まれている。また、上記特許文献２におけるＲＩＥを用いた異方性エッチング方法では、基板面に対して垂直方向へのエッチングには適しているが、湿式の異方性エッチング方法のような結晶配向性に依存したエッチングには適さない。したがって、上記特許文献１、２どちらにおいても、所望する形状を形成するためのエッチングを効率よく行うことが困難であった。 However, further improvement in the etching rate is desired with respect to the wet anisotropic etching method in Patent Documents 1 and 2. The anisotropic etching method using RIE in Patent Document 2 is suitable for etching in the direction perpendicular to the substrate surface, but depends on crystal orientation as in the wet anisotropic etching method. It is not suitable for etching. Therefore, in both Patent Documents 1 and 2, it is difficult to efficiently perform etching for forming a desired shape.
そこで、本発明の目的は、被対象物を効率よく所望する形状となるようにエッチングすることが可能な異方性エッチング方法、該異方性エッチング方法を用いて形成可能な三次元構造体、及び、該三次元構造体を備えたデバイスを提供することである。 Accordingly, an object of the present invention is to provide an anisotropic etching method capable of efficiently etching an object to have a desired shape, a three-dimensional structure that can be formed using the anisotropic etching method, And it is providing the device provided with this three-dimensional structure.
（１） 本発明の異方性エッチング方法は、表面に所定形状のマスクを有した基板に対して、ＳＦ６とＣ４Ｆ８とを含む混合ガス、又は、ＳＦ６とＣ４Ｆ８とＯ２とを含む混合ガスを用いた反応性イオンエッチングによって、所定条件下で結晶異方性エッチングを行う結晶異方性エッチング工程を有しているものである。 (1) the anisotropic etching process of the present invention, the substrate having a mask of a predetermined shape on the surface, a mixed gas containing SF 6 and C 4 F 8, or the SF 6 and C 4 F 8 It has a crystal anisotropic etching step of performing crystal anisotropic etching under a predetermined condition by reactive ion etching using a mixed gas containing O 2 .
上記（１）の構成によれば、ウェットエッチングに比べてエッチング速度が速い反応性イオンエッチングによって結晶異方性エッチングを行うことが可能である。また、結晶異方性ウェットエッチングでは、（１１１）ウェハに対するエッチングレートが非常に遅く、実用的でないが、上記（１）の結晶異方性エッチングでは、（１１１）ウェハに対して実用的な速度でエッチングすることが可能である。 According to the configuration of (1) above, it is possible to perform crystal anisotropic etching by reactive ion etching, which has a higher etching rate than wet etching. Further, in the crystal anisotropic wet etching, the etching rate for the (111) wafer is very slow and not practical, but in the crystal anisotropic etching of the above (1), a practical speed for the (111) wafer. It is possible to etch with.
（２） 上記（１）の異方性エッチング方法においては、前記マスクが円形状又は長方形状の開口部を備えたものであって、前記基板の表面が｛１００｝面、｛１１０｝面、又は、｛１１１｝面であることが好ましい。ここで、｛１００｝面には、（１００）面及び（１００）面と等価な対称性をもつ（０１０）面、（００１）面、（−１００）面、（０−１０）面、（００−１）面、すべてが含まれる。また、｛１１０｝面については、（１１０）面及び（１１０）面と等価な対称性をもつ面のすべてが含まれる。｛１１１｝面についても、（１１１）面及び（１１１）面と等価な対称性をもつ面のすべてが含まれる。 (2) In the anisotropic etching method of (1), the mask has a circular or rectangular opening, and the surface of the substrate is a {100} plane, a {110} plane, Alternatively, the {111} plane is preferable. Here, the {100} plane includes (010) plane, (001) plane, (−100) plane, (0-10) plane, (0−10) plane, (100) plane and (100) plane equivalent symmetry. 00-1) plane, all included. The {110} plane includes all of the (110) plane and a plane having symmetry equivalent to the (110) plane. The {111} plane also includes all the planes having symmetry equivalent to the (111) plane and the (111) plane.
上記（２）の構成によれば、反応性イオンエッチングによって、所定形状（例えば、円錐形状、四角錐形状など）の穴部を形成することができる。例えば、一方の面に｛１００｝面を有している基板に対しては、内部の少なくとも一部に該一方の面に対して５４．７°の角度に沿った｛１１１｝面を含む穴部を形成することができる。また、一方の面に｛１１０｝面を有している基板に対しては、内部の少なくとも一部に該一方の面に対して垂直方向に沿った｛１１１｝面を含む穴部を形成することができる。また、一方の面に｛１１１｝面を有している基板に対しては、内部の少なくとも一部に該一方の面に対して７０．５°又は１０９．５°の角度に沿った｛１１１｝面を含む穴部を形成することができる。 According to the configuration of (2) above, a hole having a predetermined shape (for example, a cone shape, a quadrangular pyramid shape, etc.) can be formed by reactive ion etching. For example, for a substrate having a {100} plane on one side, a hole including a {111} plane along an angle of 54.7 ° with respect to the one side in at least a part of the inside. The part can be formed. For a substrate having a {110} surface on one surface, a hole including a {111} surface along the direction perpendicular to the one surface is formed in at least a part of the inside. be able to. For a substrate having a {111} plane on one side, {111} along the angle of 70.5 ° or 109.5 ° with respect to the one side at least in part of the inside. } A hole including a surface can be formed.
（３） 上記（１）の異方性エッチング方法においては、前記マスクがフォトリソグラフィにより作製されたフォトレジストであることが好ましい。 (3) In the anisotropic etching method of (1), the mask is preferably a photoresist produced by photolithography.
結晶異方性ウェットエッチングでは、アルカリ溶液などに耐性のあるシリコン酸化膜又はシリコン窒化膜を使用する必要があり、シリコン酸化膜又はシリコン窒化膜を成膜するためには高温処理工程が必要になる。この高温処理工程を経ることで、所望する基板（デバイス）の特性が変化してしまうことがあるので、該変化を防ぐために追加工程を施す必要がある。また、該追加工程によって、エッチングの全工程を迅速に行うことができない。これらに対して、上記（３）の構成によれば、従来の半導体プロセスで一般的に利用されるフォトレジスト(低温で使用可能)をマスクに使用できるため、所望する基板（デバイス）の特性を変化させることなく、エッチング工程を簡素化できる。 In crystalline anisotropic wet etching, it is necessary to use a silicon oxide film or silicon nitride film that is resistant to an alkaline solution or the like, and a high-temperature treatment process is required to form the silicon oxide film or silicon nitride film. . Since the characteristics of the desired substrate (device) may change through this high-temperature treatment process, it is necessary to perform an additional process to prevent the change. Moreover, the entire etching process cannot be performed quickly due to the additional process. On the other hand, according to the configuration of (3) above, the photoresist (which can be used at a low temperature) generally used in the conventional semiconductor process can be used as a mask. The etching process can be simplified without changing it.
（４） 上記（１）〜（３）の異方性エッチング方法においては、ＳＦ６とＣ４Ｆ８とを含む混合ガス、又は、ＳＦ６とＣ４Ｆ８とＯ２とを含む混合ガスを用いた反応性イオンエッチングによって、前記マスクを有した基板に対して、Ｂｏｓｃｈ法による垂直異方性エッチングを行う垂直異方性エッチング工程を有しているものであってもよい。 (4) above (1) In the anisotropic etching method to (3), mixed gas containing SF 6, C 4 F 8, or a mixed gas containing the O 2 SF 6 and C 4 F 8 The substrate may be provided with a vertical anisotropic etching step in which vertical anisotropic etching is performed by the Bosch method on the substrate having the mask by reactive ion etching using the above.
上記（４）の構成によれば、反応性イオンエッチングによって、基板両面に形成されている穴部のそれぞれに接続される孔を形成することもできるので、従来よりも容易且つ迅速に、所定形状の貫通孔を形成することが可能となる。 According to the configuration of (4) above, the holes connected to each of the hole portions formed on both surfaces of the substrate can be formed by reactive ion etching. It is possible to form through holes.
（５） 本発明の三次元構造体は、一方の面及び他方の面に｛１００｝面を有し、内部の少なくとも一部に前記一方の面に対して５４．７°の角度に沿った｛１１１｝面を含む第１の穴部を前記一方の面側に有しているとともに、内部の少なくとも一部に前記他方の面に対して５４．７°の角度に沿った｛１１１｝面を含む第２の穴部を前記他方の面側に有している基板からなるものである。また、前記基板には、前記一方の面及び前記他方の面に対して垂直方向に貫通している貫通孔が設けられており、前記貫通孔の一端に前記第１の穴部が形成されており、前記貫通孔の他端に前記第２の穴部が形成されているものである。 (5) The three-dimensional structure of the present invention has {100} planes on one side and the other side, and along at least a part thereof, the angle of 54.7 ° with respect to the one side. {111} surface having a first hole portion including a {111} surface on the one surface side and an angle of 54.7 ° with respect to the other surface in at least a part of the inside It consists of a board | substrate which has the 2nd hole part containing this in the said other surface side. Further, the substrate is provided with a through hole penetrating in a direction perpendicular to the one surface and the other surface, and the first hole portion is formed at one end of the through hole. The second hole is formed at the other end of the through hole.
上記（５）の構成によれば、ウェハレベルパッケージングにおいて、はんだボールを穴部に埋め込むことができ、複数枚のウェハの積層などに使用することができる。また、穴部に平面を有することから、フォトリソグラフィによるパターニングが容易である。さらに、スパッタリングなどにより第１の穴部から貫通孔を介して第２の穴部にかけて電気的な配線を行うことも可能である。また、鋭角・垂直段差がなく、テトラエトキシシラン（ＴＥＯＳ）を原料ガスとして用いるプラズマＣＶＤ法による酸化膜の成膜、金属のスパッタリングによる成膜などにおいて、基板表面に対して垂直に貫通しただけの孔であるＴＳＶ（Through Silicon Via）と比較して、コンフォーマルに成膜することが容易な形状の穴部及び貫通孔を有したものである。また、スプレーコーティングで、ポリイミド又はレジストをコンフォーマルに成膜することが容易な形状の穴部及び貫通孔を有したものである。 According to the configuration of (5) above, in the wafer level packaging, the solder ball can be embedded in the hole, and can be used for laminating a plurality of wafers. In addition, since the hole has a flat surface, patterning by photolithography is easy. Furthermore, it is also possible to perform electrical wiring from the first hole part to the second hole part through the through hole by sputtering or the like. In addition, there is no acute angle / vertical step difference, and the oxide film is formed by plasma CVD using tetraethoxysilane (TEOS) as a source gas. Compared with TSV (Through Silicon Via) which is a hole, it has a hole part and a through-hole which are easy to form in a conformal manner. Moreover, it has the hole part and through-hole of a shape which are easy to form a polyimide or a resist conformally by spray coating.
（６） 上記（５）の三次元構造体においては、前記貫通孔の一端及び他端の開口部が長方形状であり、前記第１の穴部及び前記第２の穴部の形状が、前記貫通孔へ向かって縮幅している四角錐台形状であり、前記貫通孔の一端の開口部が前記第１の穴部の底部であり、前記貫通孔の他端の開口部が前記第２の穴部の底部であってもよい。 (6) In the three-dimensional structure according to (5), the openings at one end and the other end of the through hole are rectangular, and the shapes of the first hole and the second hole are It has a quadrangular frustum shape that is reduced in width toward the through hole, the opening at one end of the through hole is the bottom of the first hole, and the opening at the other end of the through hole is the second. It may be the bottom of the hole.
上記（６）の構成によれば、第１の穴部から貫通孔を介して第２の穴部にかけて配線を複数本通すことが可能なものとなる。したがって、上記（６）の構成の三次元構造体を、第１の穴部から貫通孔を介して第２の穴部にかけて配線を複数本通したデバイスなどの基板として用いた場合、従来よりもスペース効率を向上させることができる。 According to the configuration of (6) above, a plurality of wires can be passed from the first hole portion to the second hole portion through the through hole. Therefore, when the three-dimensional structure having the above configuration (6) is used as a substrate of a device or the like in which a plurality of wires are passed from the first hole portion to the second hole portion through the through hole, compared to the conventional case. Space efficiency can be improved.
（７） 本発明のデバイスは、上記（５）の三次元構造体を複数備えたものであり、前記基板の一方の面側から、順に、前記第１の穴部、前記貫通孔、前記第２の穴部を介して、前記基板の他方の面側にかけて電気的な配線が設けられているとともに、前記第１の穴部及び前記第２の穴部に嵌合した略球状の導電部材によって、各三次元構造体の配線同士を通電可能に接続するものである。 (7) The device of the present invention includes a plurality of the three-dimensional structures according to (5) above, and in order from one surface side of the substrate, the first hole, the through hole, and the first Electrical wiring is provided to the other surface side of the substrate through the two holes, and a substantially spherical conductive member fitted into the first hole and the second hole. The wirings of the three-dimensional structures are connected to each other so as to be energized.
（８） 本発明のデバイスは、上記（６）の三次元構造体を備えたものであり、前記基板の一方の面から、順に、前記第１の穴部、前記貫通孔、前記第２の穴部を介して、前記基板の他方の面にかけて複数の電気的な配線がそれぞれ独立して設けられているものである。 (8) The device of the present invention includes the three-dimensional structure according to (6) above, and in order from one surface of the substrate, the first hole portion, the through hole, and the second hole. A plurality of electrical wirings are independently provided over the other surface of the substrate through the hole.
以下、図を参照しながら、本発明の実施形態に係る三次元構造体、デバイス、及び、結晶異方性エッチング方法について説明する。 Hereinafter, a three-dimensional structure, a device, and a crystal anisotropic etching method according to an embodiment of the present invention will be described with reference to the drawings.
＜第１実施形態＞
図１（ａ）に示すように、三次元構造体１０は、ＴＳＶ（Through Silicon
Via）と呼ばれる孔２０を備えた基板（例えば、Ｓｉ基板、ＧａＡｓ基板など）からなるものである。該基板は、一方の面（図１紙面上部側の面）及び他方の面（図１紙面下部側の面）に｛１００｝面を有しているものである。また、孔２０は、基板の一方の面側に形成された第１の穴部２１と、基板の他方の面側に形成された第２の穴部２２と、上記基板の一方の面及び他方の面に対して垂直方向に貫通している貫通孔２３とを有したものである。
<First Embodiment>
As shown in FIG. 1A, the three-dimensional structure 10 is composed of TSV (Through Silicon
It is made of a substrate (for example, Si substrate, GaAs substrate, etc.) provided with a hole 20 called “via”. The substrate has {100} planes on one side (the upper surface in FIG. 1) and the other side (the lower surface in FIG. 1). The hole 20 includes a first hole portion 21 formed on one surface side of the substrate, a second hole portion 22 formed on the other surface side of the substrate, the one surface of the substrate, and the other surface. And a through hole 23 penetrating in a direction perpendicular to the surface.
穴部２１は、上記基板の一方の面に対して５４．７°の角度に沿った｛１１１｝面を含むとともに、内部に向かって縮幅している略四角錐台形状の凹部となっている。また、穴部２２は、貫通孔２３を中心として、穴部２１と対称形状となるように形成されているものである。 The hole portion 21 includes a {111} plane along an angle of 54.7 ° with respect to one surface of the substrate, and is a substantially square frustum-shaped concave portion that is reduced in width toward the inside. Yes. The hole 22 is formed so as to be symmetrical with the hole 21 around the through hole 23.
貫通孔２３は、一端に第１の穴部２１と接続するように形成されているとともに、他端に第２の穴部２２が接続するように形成されているものである。また、貫通孔２３の開口部は、第１の穴部２１及び第２の穴部２２の底部と同様の形状、大きさとなるように形成されている。 The through hole 23 is formed so as to be connected to the first hole portion 21 at one end and to be connected to the second hole portion 22 at the other end. The opening of the through hole 23 is formed to have the same shape and size as the bottoms of the first hole 21 and the second hole 22.
ここで、三次元構造体１０と、三次元構造体１０と同構成の三次元構造体とを用いたウェハパッケージ構造（デバイス）の一例について説明する。図１（ｂ）に示したように、三次元構造体１０の孔２０、及び、三次元構造体１０と同構成の三次元構造体１１、１２の孔を導電材料で形成された配線４０で塞ぐとともに、配線４０が通電可能となるように、はんだボール３０を三次元構造体１０の穴部２２、三次元構造体１１、１２の穴部に適宜埋め込んで、三次元構造体１０、１１、１２を積層する。これにより、従来よりも、ウェハパッケージ構造１００を容易且つ精度良く形成することができる。なお、はんだボール３０は配線同士を通電させることが可能な導電部材であれば、どのようなものであってもかまわない。 Here, an example of a wafer package structure (device) using the three-dimensional structure 10 and a three-dimensional structure having the same configuration as the three-dimensional structure 10 will be described. As shown in FIG. 1B, the holes 20 of the three-dimensional structure 10 and the holes of the three-dimensional structures 11 and 12 having the same configuration as the three-dimensional structure 10 are formed by the wiring 40 formed of a conductive material. The solder balls 30 are appropriately embedded in the holes 22 of the three-dimensional structure 10 and the holes of the three-dimensional structures 11 and 12 so that the wiring 40 can be energized, and the three-dimensional structures 10, 11, 12 are laminated. Thereby, the wafer package structure 100 can be formed more easily and accurately than in the past. The solder ball 30 may be any conductive member as long as it is a conductive member capable of energizing the wirings.
次に、図２を用いて、三次元構造体１０の製造方法について説明する。まず、三次元構造体１０の前駆体１０ａの一方の面にフォトレジスト５０を塗布する（図２（ａ）参照）。次に、フォトレジスト５０にリソグラフィにより円形状の開口部５０ａを形成し、後述する結晶異方性エッチング用のマスクとして使用する（図２（ｂ）参照）。 Next, the manufacturing method of the three-dimensional structure 10 is demonstrated using FIG. First, a photoresist 50 is applied to one surface of the precursor 10a of the three-dimensional structure 10 (see FIG. 2A). Next, a circular opening 50a is formed in the photoresist 50 by lithography and used as a mask for crystal anisotropic etching described later (see FIG. 2B).
続いて、（i）ＳＦ６とＣ４Ｆ８とを含む混合ガス、又は、（ii）ＳＦ６とＣ４Ｆ８とＯ２とを含む混合ガスを用いた反応性イオンエッチングによって、所定条件下で前駆体１０ａの一方の面側から結晶異方性エッチングを行って、第１の穴部２１を形成する（図２（ｃ）参照）。具体的には、例えば、４インチのウェハ（基板温度：−３０〜３０（℃）のいずれかの値）について、ＩＣＰ−ＲＩＥ装置（住友精密工業(株)製 ＰＥＧＡＳＵＳ（登録商標））を、コイルパワー６００〜２５００（Ｗ）のいずれかの値、プラテンパワー５〜５０（Ｗ）のいずれかの値でエッチングに使用する。また、ＩＣＰ−ＲＩＥ装置の雰囲気内の圧力を２．５〜２０（Ｐａ）のいずれかの値としつつ、上記（i）又は（ii）の混合ガス（ＳＦ６を８０〜２４０（ｓｃｃｍ（スタンダード：０℃／１ａｔｍ、ｃｃ／ｍｉｎ。以下同様））のいずれかの値、Ｃ４Ｆ８を１０〜２００（ｓｃｃｍ）のいずれかの値、Ｏ２を０〜６００（ｓｃｃｍ）のいずれかの値で混合したガス）を流して、エッチングを行う。このような結晶異方性エッチングによれば、ウェットエッチングに比べて速いエッチング速度を得ることが可能である。また、従来の半導体プロセスで一般的に利用されるフォトレジスト(低温で使用可能)をマスクとして使用できるため、所望する基板又はデバイスの特性を変化させることなく、エッチング工程を簡素化できる。また、結晶異方性ウェットエッチングでは、（１１１）ウェハに対するエッチングレートが非常に遅く、実用的でないが、上記（１）の結晶異方性エッチングでは、（１１１）ウェハに対して実用的な速度でエッチングすることが可能である。 Subsequently, predetermined conditions are obtained by reactive ion etching using (i) a mixed gas containing SF 6 and C 4 F 8 or (ii) a mixed gas containing SF 6 , C 4 F 8 and O 2. Below, crystal anisotropic etching is performed from one surface side of the precursor 10a to form the first hole 21 (see FIG. 2C). Specifically, for example, for a 4-inch wafer (substrate temperature: any value of −30 to 30 (° C.)), an ICP-RIE apparatus (PEGASUS (registered trademark) manufactured by Sumitomo Precision Industries, Ltd.) It is used for etching at any value of coil power 600 to 2500 (W) and any value of platen power 5 to 50 (W). Further, the pressure in the atmosphere of the ICP-RIE apparatus is set to any value of 2.5 to 20 (Pa), and the mixed gas (SF 6 ) (SF 6 is set to 80 to 240 (sccm (standard)). : 0 ° C./1 atm, cc / min. The same applies below)), C 4 F 8 is any one of 10 to 200 (sccm), and O 2 is any one from 0 to 600 (sccm) Etching is performed by flowing a gas mixed by value). According to such crystal anisotropic etching, it is possible to obtain a higher etching rate than wet etching. In addition, since a photoresist (which can be used at a low temperature) generally used in a conventional semiconductor process can be used as a mask, the etching process can be simplified without changing the characteristics of a desired substrate or device. Further, in the crystal anisotropic wet etching, the etching rate for the (111) wafer is very slow and not practical, but in the crystal anisotropic etching of the above (1), a practical speed for the (111) wafer. It is possible to etch with.
続いて、三次元構造体１０の前駆体１０ａの他方の面にフォトレジスト５１を塗布し、開口部５０ａに対して正面対向するように、フォトレジスト５１にリソグラフィにより円形状の開口部５１ａを形成する。その後、前駆体１０ａの他方の面側から、上述した結晶異方性エッチングと同様のエッチングを行い、第２の穴部２２を形成する（図２（ｄ）参照）。 Subsequently, a photoresist 51 is applied to the other surface of the precursor 10a of the three-dimensional structure 10, and a circular opening 51a is formed in the photoresist 51 by lithography so as to face the opening 50a. To do. Thereafter, etching similar to the above-described crystal anisotropic etching is performed from the other surface side of the precursor 10a to form the second hole 22 (see FIG. 2D).
続いて、第１の穴部２１及び第２の穴部２２との間に、Ｂｏｓｃｈ法で垂直貫通エッチングを行い、貫通孔２３を形成する（図２（ｅ）参照）。そして、フォトレジスト５１、５２を除去することにより、三次元構造体１０が完成する。このようにして、所定形状の貫通孔２３を有した三次元構造体１０を従来よりも容易且つ迅速に形成することが可能となる。 Subsequently, vertical through-etching is performed between the first hole 21 and the second hole 22 by the Bosch method to form a through-hole 23 (see FIG. 2E). Then, the three-dimensional structure 10 is completed by removing the photoresists 51 and 52. In this manner, the three-dimensional structure 10 having the predetermined shape of the through hole 23 can be formed more easily and more quickly than in the past.
上述した三次元構造体１０は、上述したように、ウェハレベルパッケージングにおいて、はんだボールを第１の穴部２１、第２の穴部２２に埋め込むことができ、複数枚のウェハの積層などすることが可能である。また、第１の穴部２１内、第２の穴部２２内に平面を有することから、フォトリソグラフィによるパターニングが容易である。また、三次元構造体１０は、鋭角・垂直段差がなく、テトラエトキシシラン（ＴＥＯＳ）を原料ガスとして用いるプラズマＣＶＤ法による酸化膜の成膜、金属のスパッタリングによる成膜などにおいて、基板表面に対して垂直に貫通しただけの孔であるＴＳＶと比較して、コンフォーマルに成膜することが容易な形状の孔２０を有したものである。また、三次元構造体１０は、スプレーコーティングで、ポリイミド又はレジストをコンフォーマルに成膜することが容易な形状の孔２０を有したものである。 As described above, the above-described three-dimensional structure 10 can embed solder balls in the first hole portion 21 and the second hole portion 22 in wafer level packaging, and stack a plurality of wafers. It is possible. Further, since the first hole portion 21 and the second hole portion 22 have a flat surface, patterning by photolithography is easy. In addition, the three-dimensional structure 10 has no acute angle / vertical step and has an oxide film formation by plasma CVD method using tetraethoxysilane (TEOS) as a source gas, and a film formation by metal sputtering, etc. Compared with TSV, which is a hole that only penetrates vertically, the hole 20 has a shape that is easy to form in a conformal manner. The three-dimensional structure 10 has a hole 20 having a shape that allows easy formation of polyimide or a resist conformally by spray coating.
＜第２実施形態＞
次に、本発明の第２実施形態に係る三次元構造体、デバイス、及び、結晶異方性エッチング方法について説明する。
Second Embodiment
Next, a three-dimensional structure, a device, and a crystal anisotropic etching method according to the second embodiment of the present invention will be described.
図３（ａ）、（ｂ）に示すように、三次元構造体５２は、ＴＳＶ（Through Silicon
Via）と呼ばれる孔６０を備えた基板（例えば、Ｓｉ基板、ＧａＡｓ基板など）からなるものである。該基板は、一方の面（図３紙面上部側の面）及び他方の面（図３紙面下部側の面）に｛１００｝面を有しているものである。また、孔２０は、基板の一方の面側に形成された第１の穴部６１と、基板の他方の面側に形成された第２の穴部６２と、上記基板の一方の面及び他方の面に対して垂直方向に貫通している貫通孔６３とを有したものである。
As shown in FIGS. 3A and 3B, the three-dimensional structure 52 is composed of TSV (Through Silicon
It is made of a substrate (for example, Si substrate, GaAs substrate, etc.) provided with a hole 60 called “Via”. The substrate has {100} surfaces on one surface (the surface on the upper side in FIG. 3) and the other surface (the surface on the lower side in FIG. 3). The hole 20 includes a first hole 61 formed on one surface of the substrate, a second hole 62 formed on the other surface of the substrate, one surface of the substrate, and the other. And a through hole 63 penetrating in a direction perpendicular to the surface.
穴部６１は、上記基板の一方の面に対して５４．７°の角度に沿った｛１１１｝面を含むとともに、内部に向かって縮幅している略四角錐台形状の凹部となっている。また、穴部６２は、貫通孔６３を中心として、穴部６１と対称形状となるように形成されているものである。 The hole 61 includes a {111} plane along an angle of 54.7 ° with respect to one surface of the substrate, and is a substantially square frustum-shaped concave portion that is reduced in width toward the inside. Yes. The hole 62 is formed so as to be symmetrical with the hole 61 with the through hole 63 as the center.
貫通孔６３は、一端に第１の穴部６１と接続するように形成されているとともに、他端に第２の穴部６２が接続するように形成されているものである。また、貫通孔６３の開口部は、底部と同様の形状、大きさとなるように形成されている。 The through-hole 63 is formed so as to be connected to the first hole 61 at one end and to be connected to the second hole 62 at the other end. The opening of the through hole 63 is formed to have the same shape and size as the bottom.
ここで、三次元構造体５２を用いたデバイスの一例について説明する。本発明に係るデバイス２００は、図４に示したように、三次元構造体５２の一方の面から、孔６０（第１の穴部６１、貫通孔６３、第２の穴部６２）を介して、三次元構造体５２の他方の面にかけて、複数の薄膜状の配線７０をそれぞれ独立して形成したものである。なお、三次元構造体５２の表面には、配線７０を形成する前に、スプレーコーティングによるポリイミド被膜、又は、ＣＶＤによるテトラエトキシシラン（ＴＥＯＳ）などの絶縁被膜を形成しておく。また、配線７０は、スパッタリングなどにより形成することが可能である。 Here, an example of a device using the three-dimensional structure 52 will be described. As shown in FIG. 4, the device 200 according to the present invention is arranged from one surface of the three-dimensional structure 52 through a hole 60 (first hole 61, through hole 63, second hole 62). A plurality of thin-film wirings 70 are independently formed over the other surface of the three-dimensional structure 52. Note that a polyimide coating by spray coating or an insulating coating such as tetraethoxysilane (TEOS) by CVD is formed on the surface of the three-dimensional structure 52 before the wiring 70 is formed. The wiring 70 can be formed by sputtering or the like.
次に、三次元構造体５２の製造方法について説明する。基本的に第１実施形態での製造方法と同様であるが、エッチングに使用するマスクの形状を長方形状とした点が異なっている。この点以外は、第１実施形態と同様の工程を行うことで、三次元構造体５２を製造することができるので、同様部分の説明は省略する。 Next, a method for manufacturing the three-dimensional structure 52 will be described. This is basically the same as the manufacturing method in the first embodiment, except that the mask used for etching has a rectangular shape. Except for this point, the three-dimensional structure 52 can be manufactured by performing the same processes as those in the first embodiment, and thus the description of the same parts is omitted.
上述した三次元構造体５２は、第１の穴部２１内、第２の穴部２２内に平面を有することから、フォトリソグラフィによるパターニングが容易である。また、三次元構造体５２は、鋭角・垂直段差がなく、テトラエトキシシラン（ＴＥＯＳ）を原料ガスとして用いるプラズマＣＶＤ法による酸化膜の成膜、金属のスパッタリングによる成膜などにおいて、基板表面に対して垂直に貫通しただけの孔であるＴＳＶと比較して、コンフォーマルに成膜することが容易な形状の孔６０を有したものである。また、三次元構造体５２は、スプレーコーティングで、ポリイミド又はレジストをコンフォーマルに成膜することが容易な形状の孔６０を有したものである。 Since the three-dimensional structure 52 described above has a flat surface in the first hole portion 21 and the second hole portion 22, patterning by photolithography is easy. The three-dimensional structure 52 does not have an acute angle / vertical step, and has an oxide film formed by a plasma CVD method using tetraethoxysilane (TEOS) as a source gas, a film formed by sputtering of a metal, etc. Compared with TSV, which is a hole that only penetrates vertically, it has a hole 60 having a shape that allows easy film formation conformally. The three-dimensional structure 52 has holes 60 having a shape that allows easy formation of polyimide or resist conformally by spray coating.
次に、本発明について、実施例を用いて説明する。 Next, the present invention will be described using examples.
（実施例１）
図５（ａ）に示したマスク（中央部に円形状の開口部（径：６０μｍ）を設けたもの）を厚さが５２５μｍ程度（５２５ｕｍ±２５ｕｍ）のシリコン基板（後述する３種のもの）の一方の面上に形成し、ＩＣＰ−ＲＩＥ装置（住友精密工業(株)製 ＰＥＧＡＳＵＳ（登録商標））を用いて下記条件下でエッチング（エッチング時間５０分）を行った。
Example 1
The silicon substrate (three types described later) having a thickness of about 525 μm (525 μm ± 25 μm) as shown in FIG. 5A (the mask provided with a circular opening (diameter: 60 μm) at the center). Then, etching (etching time 50 minutes) was performed under the following conditions using an ICP-RIE apparatus (PEGASUS (registered trademark) manufactured by Sumitomo Precision Industries, Ltd.).
上記ＩＣＰ−ＲＩＥ装置内の雰囲気中の圧力を１０Ｐａに保持したまま、上記ＩＣＰ−ＲＩＥ装置のコイルパワーを１２００Ｗ、プラテンパワーを２５Ｗとして、混合ガス（ＳＦ6ガス：１６０ｓｃｃｍ、Ｃ4Ｆ8ガス：１２０ｓｃｃｍ、Ｏ2ガス：２００ｓｃｃｍ）を流しながら、エッチングを行った。なお、シリコン基板の温度は１０℃とした。 While maintaining the pressure in the atmosphere in the ICP-RIE apparatus at 10 Pa, the coil power of the ICP-RIE apparatus is 1200 W, the platen power is 25 W, and mixed gas (SF 6 gas: 160 sccm, C 4 F 8 gas: Etching was performed while flowing 120 sccm and O 2 gas: 200 sccm). The temperature of the silicon substrate was 10 ° C.
上述のような条件で、（１００）面をエッチングする面に有した基板にエッチングを行った結果を示すＳＥＭ写真を図５（ｂ）、（ｃ）、（１１０）面をエッチングする面に有した基板にエッチングを行った結果を示すＳＥＭ写真を図５（ｄ）、（ｅ）、（１１１）面をエッチングする面に有した基板にエッチングを行った結果を示すＳＥＭ写真を図５（ｆ）、（ｇ）に示す。なお、図５（ｃ）は図５（ｂ）のＩＩ−ＩＩ矢視断面写真、図５（ｅ）は図５（ｄ）のＩＩＩ−ＩＩＩ矢視断面写真、図５（ｇ）は図５（ｆ）のＩＶ−ＩＶ矢視断面写真である。 Under the conditions described above, SEM photographs showing the results of etching the substrate having the (100) plane to be etched are shown in FIGS. 5 (b), (c) and (110). 5 (f) is a SEM photograph showing the result of etching the substrate having the surfaces etched in FIGS. 5 (d), (e) and (111). ) And (g). 5 (c) is a cross-sectional photograph taken along the line II-II in FIG. 5 (b), FIG. 5 (e) is a cross-sectional photograph taken along the line III-III in FIG. 5 (d), and FIG. It is an IV-IV arrow cross-sectional photograph of (f).
（１００）面をエッチングする面に有した基板に、上述の条件でエッチングを行った場合、図５（ｃ）の写真に示したような平面８０が形成される。この平面８０は（１１１）面であり、＜１１０＞方向に対して５４．７°の角度で形成されている。すなわち、結晶異方性に依存したエッチングをＲＩＥによって達成できたことがわかる。 When the substrate having the (100) plane to be etched is etched under the above-described conditions, a plane 80 as shown in the photograph of FIG. 5C is formed. The plane 80 is a (111) plane and is formed at an angle of 54.7 ° with respect to the <110> direction. That is, it can be seen that etching depending on crystal anisotropy could be achieved by RIE.
（１１０）面をエッチングする面に有した基板に、上述の条件でエッチングを行った場合、図５（ｅ）の写真に示したような平面８１が形成される。この平面８１は（１１１）面であり、＜１１１＞方向に対して略９０°の角度で形成されている。すなわち、結晶異方性に依存したエッチングをＲＩＥによって達成できたことがわかる。 When the substrate having the (110) plane to be etched is etched under the above-described conditions, a plane 81 as shown in the photograph of FIG. 5 (e) is formed. The plane 81 is a (111) plane, and is formed at an angle of approximately 90 ° with respect to the <111> direction. That is, it can be seen that etching depending on crystal anisotropy could be achieved by RIE.
（１１１）面をエッチングする面に有した基板に、上述の条件でエッチングを行った場合、図５（ｇ）の写真に示したような平面８２が形成される。この平面８２は（１１１）面であり、＜１１０＞方向に対して７０．５°又は１０９．５の角度で形成されている。すなわち、結晶異方性に依存したエッチングをＲＩＥによって達成できたことがわかる。 When the substrate having the (111) plane to be etched is etched under the above-described conditions, a flat surface 82 as shown in the photograph of FIG. 5G is formed. The plane 82 is a (111) plane and is formed at an angle of 70.5 ° or 109.5 with respect to the <110> direction. That is, it can be seen that etching depending on crystal anisotropy could be achieved by RIE.
（実施例２）
次に、実施例１で得た図５（ｂ）、（ｃ）に示した基板の他方の面側にも図５（ａ）と同様のマスク（ただし、開口部の径は１００μｍ）を設けて、実施例１と同様の条件で結晶異方性エッチングを行って（ただし、エッチング時間は両面に対して５０分）、基板の中心部に対して対称的な一対の穴部を形成した後、Ｂｏｓｃｈ法によって両穴部の底部同士を接続すべく、垂直貫通エッチングを行った。このようにして得られた基板の断面ＳＥＭ写真を図６（ａ）、基板の上視ＳＥＭ写真を図６（ｂ）に示す。
(Example 2)
Next, the same mask as that of FIG. 5A (however, the diameter of the opening is 100 μm) is provided also on the other surface side of the substrate shown in FIGS. 5B and 5C obtained in Example 1. Then, after performing crystal anisotropic etching under the same conditions as in Example 1 (however, the etching time is 50 minutes for both sides) and forming a pair of symmetrical holes with respect to the center of the substrate In order to connect the bottoms of both hole parts by the Bosch method, vertical through etching was performed. A cross-sectional SEM photograph of the substrate thus obtained is shown in FIG. 6A, and a top-view SEM photograph of the substrate is shown in FIG. 6B.
本実施例から、上記第１実施形態に示した三次元構造体１０を、従来よりも容易に得られることがわかる。 From this example, it can be seen that the three-dimensional structure 10 shown in the first embodiment can be obtained more easily than in the past.
（実施例３）
本実施例では、実施例１と同様の条件で、マスクの開口部の径を１００μｍとして（１００）面方位のシリコン基板にエッチングを行った場合（エッチング時間５０分）の結果（図７（ａ）の上視写真参照）と、マスクの開口部の径を２０μｍとして（１００）面方位のシリコン基板にエッチングを行った場合（エッチング時間５０分）の結果（図７（ｂ）の上視写真参照）との比較を行った。また、混合ガスにＯ２ガスを含まないものとした以外、実施例１と同様の条件で、マスクの開口部の径を１００μｍとしてシリコン基板にエッチングを行った場合（エッチング時間５０分）の結果（図７（ｃ）の上視写真参照）と、マスクの開口部の径を２０μｍとしてシリコン基板にエッチングを行った場合（エッチング時間５０分）の結果（図７（ｄ）の上視写真参照）との比較を行った。
(Example 3)
In this example, under the same conditions as in Example 1, when the silicon substrate having the (100) plane orientation was etched with the diameter of the opening of the mask being 100 μm (etching time 50 minutes) (FIG. 7A ) And a result of etching (etching time 50 minutes) when the diameter of the opening of the mask is 20 μm and etching is performed on the silicon substrate with the (100) plane orientation (upper view photograph in FIG. 7B). Comparison). In addition, when the silicon substrate was etched (etching time 50 minutes) under the same conditions as in Example 1 except that the mixed gas did not contain O 2 gas, the diameter of the opening of the mask was set to 100 μm. (See the top view photograph in FIG. 7 (c)) and the result when the silicon substrate was etched with the diameter of the opening of the mask being 20 μm (etching time 50 minutes) (see the top view photograph in FIG. 7 (d)) ).
図７（ａ）及び図７（ｂ）においては、シリコン基板におけるエッチング後の形状（穴部の開口部の形状）が正方形に近くなっていることがわかる。したがって、実施例１と同様の条件であれば、マスクの開口部の径が１００μｍであっても２０μｍであっても、結晶異方性に依存したエッチングを行うことが可能であることがわかった。 7A and 7B, it can be seen that the shape after etching in the silicon substrate (the shape of the opening of the hole) is close to a square. Therefore, under the same conditions as in Example 1, it was found that etching depending on crystal anisotropy can be performed regardless of whether the diameter of the opening of the mask is 100 μm or 20 μm. .
また、図７（ｃ）においては、シリコン基板におけるエッチング後の形状（穴部の開口部の形状）が円形状に近くなっていることがわかる。図７（ｄ）においては、シリコン基板におけるエッチング後の形状（穴部の開口部の形状）が正方形に近くなっていることがわかる。したがって、マスクの開口部の径を２０μｍとして、混合ガスにＯ２ガスを含まないものとした以外、実施例１と同様の条件とした場合は、結晶異方性に依存したエッチングを行うことが可能であることがわかった。また、マスクの開口部の径を１００μｍとして、混合ガスにＯ２ガスを含まないものとした以外、実施例１と同様の条件とした場合は、結晶異方性に依存したエッチングを行うことが可能であるものの、マスクの開口部の径を２０μｍにした場合と比べ、結晶異方性への依存の程度は弱いものとなることがわかった。 In FIG. 7C, it can be seen that the shape after etching in the silicon substrate (shape of the opening of the hole) is close to a circle. In FIG. 7D, it can be seen that the shape after etching in the silicon substrate (the shape of the opening of the hole) is close to a square. Therefore, when the conditions are the same as in Example 1 except that the diameter of the opening of the mask is 20 μm and the mixed gas does not contain O 2 gas, etching depending on crystal anisotropy can be performed. I found it possible. Etching depending on crystal anisotropy can be performed under the same conditions as in Example 1 except that the diameter of the opening of the mask is 100 μm and the mixed gas does not contain O 2 gas. Although it was possible, it was found that the degree of dependence on crystal anisotropy was weaker than when the diameter of the opening of the mask was 20 μm.
（実施例４）
本実施例では、シリコン基板の温度を２０℃とし、混合ガス中のＯ２ガスの流量を１００ｓｃｃｍとした以外、実施例１と同様の条件で、マスクの開口部の径を１００μｍとして（１００）面方位のシリコン基板にエッチング（エッチング時間は３０分）を行った場合の結果（図８（ａ）の上視写真参照）と、実施例１と同様の条件で、マスクの開口部の径を１００μｍとして（１００）面方位のシリコン基板にエッチング（エッチング時間は３０分）を行った場合の結果（図８（ｂ）の上視写真参照）と、混合ガス中のＯ２ガスの流量を３００ｓｃｃｍとした以外、実施例１と同様の条件で、マスクの開口部の径を１００μｍとして（１００）面方位のシリコン基板にエッチング（エッチング時間は３０分）を行った場合の結果（図８（ｃ）の上視写真参照）と、の比較を行った。
Example 4
In this example, the diameter of the opening of the mask was set to 100 μm under the same conditions as in Example 1 except that the temperature of the silicon substrate was 20 ° C. and the flow rate of O 2 gas in the mixed gas was 100 sccm (100). The diameter of the opening of the mask is adjusted under the same conditions as in Example 1 (see the top view photograph in FIG. 8A) when etching is performed on a silicon substrate in the plane orientation (etching time is 30 minutes). Results of etching (etching time: 30 minutes) on a silicon substrate with a (100) orientation of 100 μm (see the top view photograph in FIG. 8B), and the flow rate of O 2 gas in the mixed gas is 300 sccm In the same conditions as in Example 1, except that the diameter of the opening of the mask is 100 μm and etching is performed on the silicon substrate with the (100) plane orientation (etching time is 30 minutes) (FIG. 8C And a reference top view photo) of, were compared.
図８（ａ）〜（ｃ）から、上視で穴部の縁形状が四角に近いほど結晶異方性が高いと考えられるが、混合ガス中のＯ２ガスの流量を２００ｓｃｃｍとした場合が最も結晶異方性が高く、混合ガス中のＯ２ガスの流量を１００ｓｃｃｍ、３００ｓｃｃｍとした場合は、混合ガス中のＯ２ガスの流量を２００ｓｃｃｍとした場合に比べて結晶異方性が弱くなるという結果が得られた。 8 (a) to 8 (c), it is considered that the crystal anisotropy is higher as the edge shape of the hole portion is closer to a square when viewed from above, but the flow rate of O 2 gas in the mixed gas may be 200 sccm. The crystal anisotropy is the highest. When the flow rate of O 2 gas in the mixed gas is 100 sccm and 300 sccm, the crystal anisotropy is weaker than when the flow rate of O 2 gas in the mixed gas is 200 sccm. The result was obtained.
なお、本発明は上記実施形態及び実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。 In addition, this invention is not limited to the said embodiment and Example, A various deformation | transformation is possible based on the meaning of this invention, and these are not excluded from the scope of the present invention.
１０、１１、１２、５２ 三次元構造体
１０ａ 前駆体
２０、６０ 孔
２１、２２、６１、６２ 穴部
２３、６３ 貫通孔
３０ はんだボール
４０、７０ 配線
５０、５１ フォトレジスト
５０ａ、５１ａ 開口部
８０、８１、８２ 平面
１００ ウェハパッケージ構造
10, 11, 12, 52 Three-dimensional structure 10a Precursor 20, 60 Hole 21, 22, 61, 62 Hole 23, 63 Through hole 30 Solder ball 40, 70 Wiring 50, 51 Photoresist 50a, 51a Opening 80 81, 82 Planar 100 Wafer package structure
Claims (8)
前記基板に、前記一方の面及び前記他方の面に対して垂直方向に貫通している貫通孔が設けられており、前記貫通孔の一端に前記第１の穴部が形成されており、前記貫通孔の他端に前記第２の穴部が形成されているものであることを特徴とする三次元構造体。 A first hole portion having a {100} plane on one side and the other side and including a {111} plane along an angle of 54.7 ° with respect to the one side in at least a part of the inside; The second surface has a second hole portion including a {111} surface along the angle of 54.7 ° with respect to the other surface in at least a part of the inner surface. Consisting of a substrate on the side,
The substrate is provided with a through hole penetrating in a direction perpendicular to the one surface and the other surface, and the first hole is formed at one end of the through hole, A three-dimensional structure characterized in that the second hole is formed at the other end of the through hole.
前記第１の穴部及び前記第２の穴部の形状が、前記貫通孔へ向かって縮幅している四角錐台形状であり、
前記貫通孔の一端の開口部が前記第１の穴部の底部であり、前記貫通孔の他端の開口部が前記第２の穴部の底部であることを特徴とする請求項５に記載の三次元構造体。 The opening at one end and the other end of the through hole is rectangular,
The shape of the first hole and the second hole is a truncated pyramid shape that is reduced in width toward the through hole,
The opening at one end of the through hole is the bottom of the first hole, and the opening at the other end of the through hole is the bottom of the second hole. Three-dimensional structure.
前記基板の一方の面側から、順に、前記第１の穴部、前記貫通孔、前記第２の穴部を介して、前記基板の他方の面側にかけて電気的な配線が設けられているとともに、前記第１の穴部及び前記第２の穴部に嵌合した略球状の導電部材によって、各三次元構造体の配線同士を通電可能に接続するものであることを特徴とするデバイス。 A plurality of the three-dimensional structures according to claim 5 are provided,
Electrical wiring is provided from the one surface side of the substrate to the other surface side of the substrate through the first hole portion, the through hole, and the second hole portion in order. The device is characterized in that the wirings of the three-dimensional structures are connected to each other by a substantially spherical conductive member fitted in the first hole and the second hole so as to be energized.
前記基板の一方の面から、順に、前記第１の穴部、前記貫通孔、前記第２の穴部を介して、前記基板の他方の面にかけて複数の電気的な配線がそれぞれ独立して設けられているものであることを特徴とするデバイス。 The three-dimensional structure according to claim 6 is provided,
A plurality of electrical wirings are provided independently from one surface of the substrate to the other surface of the substrate through the first hole, the through hole, and the second hole in order. A device characterized in that it is a device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011002490A JP5187705B2 (en) | 2011-01-07 | 2011-01-07 | Anisotropic etching method, three-dimensional structure, and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011002490A JP5187705B2 (en) | 2011-01-07 | 2011-01-07 | Anisotropic etching method, three-dimensional structure, and device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012146754A true JP2012146754A (en) | 2012-08-02 |
| JP5187705B2 JP5187705B2 (en) | 2013-04-24 |
Family
ID=46790054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011002490A Expired - Fee Related JP5187705B2 (en) | 2011-01-07 | 2011-01-07 | Anisotropic etching method, three-dimensional structure, and device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5187705B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013069848A (en) * | 2011-09-22 | 2013-04-18 | Spp Technologies Co Ltd | Plasma etching method |
| JP2015133459A (en) * | 2014-01-16 | 2015-07-23 | 株式会社ディスコ | Method for dividing wafer |
| US9412610B2 (en) | 2014-03-07 | 2016-08-09 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| JP2020044499A (en) * | 2018-09-19 | 2020-03-26 | イビデン株式会社 | Filter membrane and filtration method using the filter membrane |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004128063A (en) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | Semiconductor device and its manufacturing method |
| JP2005148048A (en) * | 2003-04-25 | 2005-06-09 | Jsr Corp | Biochip, biochip kit, and method for manufacturing and using the same |
| JP2006012889A (en) * | 2004-06-22 | 2006-01-12 | Canon Inc | Method for manufacturing semiconductor chip and semiconductor device |
| JP2007142374A (en) * | 2005-11-14 | 2007-06-07 | Schott Ag | Plasma etching with tapered structure |
| JP2008271568A (en) * | 2008-04-28 | 2008-11-06 | Omron Corp | Vibration sensor |
| JP2010205921A (en) * | 2009-03-03 | 2010-09-16 | Olympus Corp | Semiconductor apparatus, and method of manufacturing semiconductor apparatus |
| JP2010206217A (en) * | 2002-08-16 | 2010-09-16 | Unaxis Usa Inc | Sidewall smoothing in high aspect ratio/deep etching using discrete gas switching method |
| JP2010225778A (en) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | Imaging apparatus |
| JP2010263130A (en) * | 2009-05-08 | 2010-11-18 | Olympus Corp | Semiconductor device and method of manufacturing semiconductor device |
| JP2011086773A (en) * | 2009-10-15 | 2011-04-28 | Seiko Epson Corp | Semiconductor device, circuit board, and electronic apparatus |
| JP2011086850A (en) * | 2009-10-19 | 2011-04-28 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus |
-
2011
- 2011-01-07 JP JP2011002490A patent/JP5187705B2/en not_active Expired - Fee Related
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010206217A (en) * | 2002-08-16 | 2010-09-16 | Unaxis Usa Inc | Sidewall smoothing in high aspect ratio/deep etching using discrete gas switching method |
| JP2004128063A (en) * | 2002-09-30 | 2004-04-22 | Toshiba Corp | Semiconductor device and its manufacturing method |
| JP2005148048A (en) * | 2003-04-25 | 2005-06-09 | Jsr Corp | Biochip, biochip kit, and method for manufacturing and using the same |
| JP2006012889A (en) * | 2004-06-22 | 2006-01-12 | Canon Inc | Method for manufacturing semiconductor chip and semiconductor device |
| JP2007142374A (en) * | 2005-11-14 | 2007-06-07 | Schott Ag | Plasma etching with tapered structure |
| JP2008271568A (en) * | 2008-04-28 | 2008-11-06 | Omron Corp | Vibration sensor |
| JP2010205921A (en) * | 2009-03-03 | 2010-09-16 | Olympus Corp | Semiconductor apparatus, and method of manufacturing semiconductor apparatus |
| JP2010225778A (en) * | 2009-03-23 | 2010-10-07 | Toshiba Corp | Imaging apparatus |
| JP2010263130A (en) * | 2009-05-08 | 2010-11-18 | Olympus Corp | Semiconductor device and method of manufacturing semiconductor device |
| JP2011086773A (en) * | 2009-10-15 | 2011-04-28 | Seiko Epson Corp | Semiconductor device, circuit board, and electronic apparatus |
| JP2011086850A (en) * | 2009-10-19 | 2011-04-28 | Seiko Epson Corp | Semiconductor device, method of manufacturing the same, circuit board, and electronic apparatus |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013069848A (en) * | 2011-09-22 | 2013-04-18 | Spp Technologies Co Ltd | Plasma etching method |
| JP2015133459A (en) * | 2014-01-16 | 2015-07-23 | 株式会社ディスコ | Method for dividing wafer |
| US9412610B2 (en) | 2014-03-07 | 2016-08-09 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of manufacturing the same |
| JP2020044499A (en) * | 2018-09-19 | 2020-03-26 | イビデン株式会社 | Filter membrane and filtration method using the filter membrane |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5187705B2 (en) | 2013-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244663B2 (en) | Wafer reinforcement structure and methods of fabrication | |
| US8569154B2 (en) | Three dimensional integration and methods of through silicon via creation | |
| JP2009295851A (en) | Semiconductor device, and method for manufacturing thereof | |
| JP5187705B2 (en) | Anisotropic etching method, three-dimensional structure, and device | |
| JP5916105B2 (en) | Manufacturing method of semiconductor device | |
| CN112499576B (en) | MEMS device and method of manufacturing the same | |
| CN108666284A (en) | The manufacturing method and semiconductor device of semiconductor device | |
| US7745308B2 (en) | Method of fabricating micro-vertical structure | |
| JP2007005401A (en) | Semiconductor device and its manufacturing method | |
| JP2013065772A (en) | Semiconductor device manufacturing method | |
| US20170330892A1 (en) | Manufacturing method of a semiconductor device and semiconductor device | |
| CN214528128U (en) | MEMS device | |
| US8822141B1 (en) | Front side wafer ID processing | |
| JP4909912B2 (en) | Pattern formation method | |
| US10008442B2 (en) | Through-electrode substrate, method for manufacturing same, and semiconductor device in which through-electrode substrate is used | |
| JP2010171432A (en) | System and method for stacking 3d integrated circuit stacking | |
| US9530692B2 (en) | Method of forming through wiring | |
| US9371427B2 (en) | Pattern forming method | |
| JP2008284656A (en) | Manufacturing method for structure | |
| JP6467981B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN105428208B (en) | The processing method of semiconductor structure and forming method thereof, semiconductor structure | |
| JP2014236131A (en) | Semiconductor device and method of manufacturing the same | |
| EP3029725A1 (en) | Chuck for collective bonding of semiconductor dies, method of making the same and methods of usingthe same | |
| US9960081B1 (en) | Method for selective etching using dry film photoresist | |
| JP2004349550A (en) | Semiconductor device and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |