JP2012145994A - Electronic device - Google Patents

Electronic device Download PDF

Info

Publication number
JP2012145994A
JP2012145994A JP2011001646A JP2011001646A JP2012145994A JP 2012145994 A JP2012145994 A JP 2012145994A JP 2011001646 A JP2011001646 A JP 2011001646A JP 2011001646 A JP2011001646 A JP 2011001646A JP 2012145994 A JP2012145994 A JP 2012145994A
Authority
JP
Japan
Prior art keywords
pad
rfid chip
electronic device
antenna
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011001646A
Other languages
Japanese (ja)
Inventor
Takafumi Kobayashi
尚文 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011001646A priority Critical patent/JP2012145994A/en
Publication of JP2012145994A publication Critical patent/JP2012145994A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic device capable of suitably reading information on the device from the outside without increasing the size.SOLUTION: In a semiconductor chip 10, a circuit block 11 having an RFID chip 30 for readably storing information on a device from the outside mounted thereon is molded with a mold member 16 and is packaged. The RFID chip 30 is arranged on an inspection pad 20 which is not connected to the outside in a state of being molded with the mold member 16 out of a plurality of pads 13 formed on a circuit.

Description

本発明は、装置に関する情報が外部から読み取り可能に記憶されるＲＦＩＤチップを搭載する電子装置に関するものである。   The present invention relates to an electronic device including an RFID chip in which information about the device is stored so as to be readable from the outside.

従来、装置に関する情報が外部から読み取り可能に記憶されるＲＦＩＤチップを搭載する電子装置に関する技術として、下記特許文献１に開示される集積回路が知られている。この集積回路には、所定の情報が外部から読み取り可能に構成されたＲＦＩＤブロックが、ＩＣ回路上の一部に配置されている。このＲＦＩＤブロックに当該集積回路等の装置に関する情報を格納し、ＲＦＩＤ用のリーダ等を用いて集積回路のＲＦＩＤブロックに記憶された情報を無線通信により読み取ることで、当該装置に関する情報を外部から容易に読み取ることができる。このため、読み取った情報を、例えば、製造履歴を追跡調査する際のトレーサビリティ情報として活用することで、電子装置に関するトレーサビリティを容易に実現させることができる。   2. Description of the Related Art Conventionally, an integrated circuit disclosed in Patent Document 1 below is known as a technique related to an electronic device including an RFID chip in which information related to the device is stored so as to be readable from the outside. In this integrated circuit, an RFID block configured so that predetermined information can be read from the outside is arranged in a part of the IC circuit. Information on the device such as the integrated circuit is stored in the RFID block, and information stored in the RFID block of the integrated circuit is read by wireless communication using an RFID reader or the like, so that the information on the device can be easily externally transmitted. Can be read. For this reason, the traceability regarding an electronic device can be easily implement | achieved by utilizing the read information as traceability information at the time of tracking investigation of a manufacturing history, for example.

特表２００９−５０７３８２号公報Special table 2009-507382

ところで、上記特許文献１に開示されるような電子装置の構成では、ＲＦＩＤブロック（ＲＦＩＤチップ）をＩＣ回路上に配置する必要があるために、回路面積が大きくなってしまい、電子装置の小型化の阻害要因となる。また、小型化が求められる電子装置では、無駄なスペースを極力なくしているために、ＩＣ回路上と異なる場所に単にＲＦＩＤブロックを配置しても、電子装置が大型化してしまう。また、ＩＣ回路上に直接ＲＦＩＤブロックを配置すると、ＲＦＩＤブロックに対する読み取り時に当該ＩＣ回路からの高周波ノイズ等を受ける場合があり、ＲＦＩＤブロックに関する通信感度が低下するという問題がある。   By the way, in the configuration of the electronic device as disclosed in Patent Document 1, since it is necessary to arrange the RFID block (RFID chip) on the IC circuit, the circuit area becomes large, and the electronic device is downsized. It becomes an obstruction factor. In addition, in an electronic device that is required to be downsized, wasteful space is minimized as much as possible, and even if an RFID block is simply placed at a location different from the IC circuit, the electronic device becomes large. Further, when the RFID block is directly arranged on the IC circuit, there is a case where high frequency noise or the like is received from the IC circuit when reading the RFID block, and there is a problem that communication sensitivity related to the RFID block is lowered.

本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、大型化を招くことなく装置に関する情報を外部から好適に読み取り得る電子装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an electronic apparatus that can suitably read information on the apparatus from the outside without causing an increase in size.

上記目的を達成するため、特許請求の範囲に記載の請求項１の電子装置では、装置に関する情報が外部から読み取り可能に記憶されるＲＦＩＤチップを搭載する回路が封止部材により封止されて構成される電子装置において、前記ＲＦＩＤチップは、前記回路上に形成される複数のパッドのうち前記封止部材により封止された状態で外部に接続されていない非接続パッド上に配置されることを特徴とする。   In order to achieve the above object, in the electronic device according to claim 1, a circuit including an RFID chip in which information related to the device is readable and stored is sealed by a sealing member. In the electronic device, the RFID chip is disposed on a non-connected pad that is not connected to the outside in a state of being sealed by the sealing member among a plurality of pads formed on the circuit. Features.

請求項２の発明は、請求項１に記載の電子装置において、前記非接続パッドは、前記封止部材により封止される前段階にて検査時に使用する検査用パッドであることを特徴とする。   According to a second aspect of the present invention, in the electronic device according to the first aspect, the non-connection pad is an inspection pad used at the time of inspection at a stage before being sealed by the sealing member. .

請求項３の発明は、請求項１または２に記載の電子装置において、前記ＲＦＩＤチップは、直下の前記非接続パッドに電気的に接続されて当該非接続パッドをアンテナとして利用可能に配置されることを特徴とする。   According to a third aspect of the present invention, in the electronic device according to the first or second aspect, the RFID chip is electrically connected to the non-connected pad directly below, and the non-connected pad can be used as an antenna. It is characterized by that.

請求項４の発明は、請求項１または２に記載の電子装置において、前記ＲＦＩＤチップは、２つの前記非接続パッドにそれぞれ電気的に接続されてこれら両非接続パッドをダイポールアンテナとして利用可能に配置されることを特徴とする。   According to a fourth aspect of the present invention, in the electronic device according to the first or second aspect, the RFID chip is electrically connected to each of the two non-connected pads so that the two non-connected pads can be used as a dipole antenna. It is characterized by being arranged.

請求項５の発明は、請求項３または４に記載の電子装置において、前記ＲＦＩＤチップが配置される前記非接続パッドは、少なくとも一部がループ状に形成されることを特徴とする。   According to a fifth aspect of the present invention, in the electronic device according to the third or fourth aspect, at least a part of the non-connection pad on which the RFID chip is disposed is formed in a loop shape.

請求項６の発明は、請求項３〜５のいずれか一項に記載の電子装置において、前記非接続パッドは、複数の配線層を備えており、これら複数の配線層のうちの一部が前記アンテナとして利用されることを特徴とする。   According to a sixth aspect of the present invention, in the electronic device according to any one of the third to fifth aspects, the non-connecting pad includes a plurality of wiring layers, and a part of the plurality of wiring layers is provided. It is used as the antenna.

請求項１の発明では、装置に関する情報が外部から読み取り可能に記憶されるＲＦＩＤチップは、回路上に形成される複数のパッドのうち封止部材により封止された状態で外部に接続されていない非接続パッド上に配置されている。   According to the first aspect of the present invention, the RFID chip in which information relating to the device is stored so as to be readable from the outside is not connected to the outside while being sealed by a sealing member among a plurality of pads formed on the circuit. Arranged on unconnected pads.

これにより、ＲＦＩＤ用のリーダ等を用いてＲＦＩＤチップに記憶された情報を無線通信により読み取ることで、当該装置に関する情報、例えば、トレーサビリティ情報を外部から容易に読み取ることができる。特に、ＲＦＩＤチップは、外部に接続されていない非接続パッド上に配置されるため、本来使用されていなかったスペースに配置されることとなるので、ＲＦＩＤチップを搭載することによる回路面積の増大を招くこともない。さらに、ＲＦＩＤチップが非接続パッド上に配置されるため、他の電子素子からの高周波ノイズ等の影響が非接続パッドにより低減される磁気シールド効果が得られ、通信感度を向上させることができる。
したがって、たとえウエハレベルの電子装置であっても、大型化を招くことなく装置に関する情報を外部から好適に読み取ることができる。 Thus, by reading information stored in the RFID chip using an RFID reader or the like by wireless communication, information about the device, for example, traceability information can be easily read from the outside. In particular, since the RFID chip is disposed on a non-connected pad that is not connected to the outside, the RFID chip is disposed in a space that was not originally used. There is no invitation. Furthermore, since the RFID chip is disposed on the non-connected pad, a magnetic shield effect can be obtained in which the influence of high-frequency noise and the like from other electronic elements is reduced by the non-connected pad, and communication sensitivity can be improved.
Therefore, even if it is a wafer level electronic apparatus, the information regarding an apparatus can be read suitably from the exterior, without causing enlargement.

請求項２の発明では、非接続パッドは、封止部材により封止される前段階にて検査時に使用する検査用パッドであるため、本来使用されていなかったパッドおよびそのスペースを有効に活用して、ＲＦＩＤチップを搭載することによる回路面積の増大を抑制することができる。   In the invention of claim 2, since the non-connected pad is an inspection pad used at the time of inspection before being sealed by the sealing member, the pad that was not originally used and its space are effectively utilized. Thus, an increase in circuit area due to the mounting of the RFID chip can be suppressed.

請求項３の発明では、ＲＦＩＤチップは、直下の非接続パッドに電気的に接続されて当該非接続パッドをアンテナとして利用可能に配置されるため、ＲＦＩＤチップがアンテナを内蔵する場合と比較して、アンテナを広く設けることができ、通信感度を確実に向上させることができる。   In the invention of claim 3, since the RFID chip is electrically connected to the non-connected pad directly below and is arranged so that the non-connected pad can be used as an antenna, compared with the case where the RFID chip incorporates the antenna. The antenna can be provided widely, and the communication sensitivity can be improved reliably.

請求項４の発明では、ＲＦＩＤチップは、２つの非接続パッドにそれぞれ電気的に接続されてこれら両非接続パッドをダイポールアンテナとして利用可能に配置されるため、アンテナをより広く設けることができ、通信感度を確実に向上させることができる。   In the invention of claim 4, since the RFID chip is electrically connected to each of the two non-connected pads and both the non-connected pads can be used as a dipole antenna, the antenna can be provided more widely. Communication sensitivity can be improved reliably.

請求項５の発明では、ＲＦＩＤチップが配置される非接続パッドは、少なくとも一部がループ状に形成されるため、非接続パッドによるアンテナ効果が高められて、通信感度をより確実に向上させることができる。   In the invention of claim 5, since the non-connected pad on which the RFID chip is arranged is at least partially formed in a loop shape, the antenna effect by the non-connected pad is enhanced, and the communication sensitivity is more reliably improved. Can do.

請求項６の発明のように、非接続パッドが有する複数の配線層のうちの一部をアンテナとして利用してもよい。この場合、アンテナとして利用される配線層よりもＲＦＩＤチップから離れた配線層が高周波ノイズ等の影響を低減する磁気シールドが発揮されるため、通信感度をさらに向上させることができる。   As in the invention of claim 6, a part of the plurality of wiring layers of the non-connection pad may be used as an antenna. In this case, since the wiring layer farther from the RFID chip than the wiring layer used as an antenna exhibits a magnetic shield that reduces the influence of high frequency noise and the like, the communication sensitivity can be further improved.

第１実施形態に係る半導体チップの構成を概略的に示す説明図であり、図１（Ａ）は上面図であり、図１（Ｂ）は側面図である。1A and 1B are explanatory views schematically showing a configuration of a semiconductor chip according to a first embodiment, in which FIG. 1A is a top view and FIG. 1B is a side view. 図２（Ａ）は、ＲＦＩＤチップが搭載された検査用パッドを示す断面図であり、図２（Ｂ）は、図２（Ａ）の２Ｂ−２Ｂ線相当の切断面による断面図である。2A is a cross-sectional view showing an inspection pad on which an RFID chip is mounted, and FIG. 2B is a cross-sectional view taken along the line 2B-2B in FIG. 2A. ＲＦＩＤチップの電気的構成を例示するブロック図である。2 is a block diagram illustrating an electrical configuration of an RFID chip. FIG. 検査用パッドによる磁気シールド効果を説明するための説明図である。It is explanatory drawing for demonstrating the magnetic shield effect by the pad for a test | inspection. 図５（Ａ）は、第２実施形態に係る検査用パッドを示す断面図であり、図５（Ｂ）は、図５（Ａ）の５Ｂ−５Ｂ線相当の切断面による断面図である。FIG. 5A is a cross-sectional view showing a test pad according to the second embodiment, and FIG. 5B is a cross-sectional view taken along the line 5B-5B in FIG. 5A. 図６（Ａ）は、第３実施形態に係る検査用パッドを示す断面図であり、図６（Ｂ）は、図６（Ａ）の６Ｂ−６Ｂ線相当の切断面による断面図である。FIG. 6A is a cross-sectional view showing a test pad according to the third embodiment, and FIG. 6B is a cross-sectional view taken along the line 6B-6B in FIG. 6A. 図７（Ａ）は、第４実施形態に係る検査用パッドを示す断面図であり、図７（Ｂ）は、図７（Ａ）の７Ｂ−７Ｂ線相当の切断面による断面図である。FIG. 7A is a cross-sectional view showing a test pad according to the fourth embodiment, and FIG. 7B is a cross-sectional view taken along a cut surface corresponding to the line 7B-7B in FIG. 7A. 第５実施形態に係る半導体チップの構成を概略的に示す上面図である。It is a top view which shows roughly the structure of the semiconductor chip concerning 5th Embodiment. 図９（Ａ）は、第５実施形態に係る検査用パッドを示す断面図であり、図９（Ｂ）は、図９（Ａ）の９Ｂ−９Ｂ線相当の切断面による断面図である。FIG. 9A is a cross-sectional view showing an inspection pad according to the fifth embodiment, and FIG. 9B is a cross-sectional view taken along the line 9B-9B in FIG. 9A. 図１０（Ａ）は、第５実施形態の変形例に係る検査用パッドを示す断面図であり、図１０（Ｂ）は、図１０（Ａ）の１０Ｂ−１０Ｂ線相当の切断面による断面図である。FIG. 10A is a cross-sectional view showing an inspection pad according to a modification of the fifth embodiment, and FIG. 10B is a cross-sectional view taken along the line 10B-10B in FIG. It is. 各実施形態の変形例に係る半導体チップの構成を概略的に示す説明図であり、図１１（Ａ）は側面図であり、図１１（Ｂ）は上面図である。FIG. 11 is an explanatory diagram schematically showing a configuration of a semiconductor chip according to a modification of each embodiment, FIG. 11A is a side view, and FIG. 11B is a top view.

［第１実施形態］
以下、本発明に係る電子装置を半導体チップに適用した第１実施形態について、図面を参照して説明する。図１は、第１実施形態に係る半導体チップ１０の構成を概略的に示す説明図であり、図１（Ａ）は上面図であり、図１（Ｂ）は側面図である。図２（Ａ）は、ＲＦＩＤチップ３０が搭載された検査用パッド２０を示す断面図であり、図２（Ｂ）は、図２（Ａ）の２Ｂ−２Ｂ線相当の切断面による断面図である。図３は、ＲＦＩＤチップ３０の電気的構成を例示するブロック図である。図４は、検査用パッド２０による磁気シールド効果を説明するための説明図である。なお、図４では、便宜上、モールド部材１６等を省略して図示している。また、図２等では、便宜上、ビア２６が形成される層のハッチング表示を省略して図示している。 [First Embodiment]
Hereinafter, a first embodiment in which an electronic device according to the present invention is applied to a semiconductor chip will be described with reference to the drawings. FIG. 1 is an explanatory diagram schematically showing a configuration of a semiconductor chip 10 according to the first embodiment, FIG. 1 (A) is a top view, and FIG. 1 (B) is a side view. 2A is a cross-sectional view showing the inspection pad 20 on which the RFID chip 30 is mounted, and FIG. 2B is a cross-sectional view taken along the line 2B-2B in FIG. 2A. is there. FIG. 3 is a block diagram illustrating an electrical configuration of the RFID chip 30. FIG. 4 is an explanatory diagram for explaining the magnetic shield effect by the inspection pad 20. In FIG. 4, the mold member 16 and the like are omitted for convenience. In FIG. 2 and the like, the hatching display of the layer in which the via 26 is formed is omitted for convenience.

図１に示すように、半導体チップ１０は、ウエハ上に所定の半導体製造工程によって生成されるＣＰＵ、メモリ、ロジックなどとして回路ブロック１１を備えている。この回路ブロック１１には入出力用として複数のパッド１３が設けられており、当該回路ブロック１１は、ＩＣダイ１２に載置された状態で各パッド１３およびボンディングワイヤ１４を介して所定のリード１５に対してそれぞれ接続されている。半導体チップ１０は、各リード１５の一部がピンとして露出するように回路ブロック１１およびＩＣダイ１２がエポキシ樹脂等のモールド部材１６によりモールド（封止）されてパッケージ化されている。   As shown in FIG. 1, the semiconductor chip 10 includes a circuit block 11 as a CPU, memory, logic, etc. generated by a predetermined semiconductor manufacturing process on a wafer. The circuit block 11 is provided with a plurality of pads 13 for input / output, and the circuit block 11 is placed on the IC die 12 and has predetermined leads 15 via the pads 13 and bonding wires 14. Are connected to each other. The semiconductor chip 10 is packaged by molding (sealing) the circuit block 11 and the IC die 12 with a molding member 16 such as epoxy resin so that a part of each lead 15 is exposed as a pin.

この回路ブロック１１には、上述した複数のパッド１３だけでなく、ウエハ状態時に検査用に針当ての電極として使用しリードに接続されない検査用パッド２０が設けられている。検査用パッド２０は、図２に示すように、３層の配線層２１〜２３が複数のビア２６を介して電気的に接続されて構成されている。この検査用パッド２０は、各パッド１３と異なり、モールド部材１６によりパッケージされた状態では、外部に接続されていない非接続パッドである。なお、本実施形態では、配線層２１〜２３は、例えば、アルミニウム層として形成されている。   In addition to the plurality of pads 13 described above, the circuit block 11 is provided with an inspection pad 20 that is used as a needle contact electrode for inspection in a wafer state and is not connected to a lead. As shown in FIG. 2, the inspection pad 20 is configured by electrically connecting three wiring layers 21 to 23 via a plurality of vias 26. Unlike the pads 13, the test pads 20 are non-connected pads that are not connected to the outside when packaged by the mold member 16. In the present embodiment, the wiring layers 21 to 23 are formed, for example, as aluminum layers.

図１および図２に示すように、検査用パッド２０上には、ＲＦＩＤチップ３０がスタック配置されている。このＲＦＩＤチップ３０は、ハードウェア的には例えば公知のＲＦＩＤチップとして構成され、図３に示すように、アンテナ３１，電源回路３２，復調回路３３，制御回路３４，メモリ３５，変調回路３６などによって構成されている。電源回路３２は、アンテナ３１を介して受信したＲＦＩＤリーダ１からの送信信号（キャリア信号）を整流、平滑して動作用電源を生成するものであり、その動作用電源を、制御回路３４をはじめとする各構成要素に供給している。また、復調回路３３は、送信信号（キャリア信号）に重畳されているデータを復調して制御回路３４に出力している。   As shown in FIGS. 1 and 2, RFID chips 30 are stacked on the test pad 20. The RFID chip 30 is configured, for example, as a known RFID chip in hardware, and includes an antenna 31, a power circuit 32, a demodulation circuit 33, a control circuit 34, a memory 35, a modulation circuit 36, and the like as shown in FIG. It is configured. The power supply circuit 32 rectifies and smoothes the transmission signal (carrier signal) received from the RFID reader 1 via the antenna 31 to generate an operation power supply. The operation power supply includes the control circuit 34 and the like. Is supplied to each component. The demodulation circuit 33 demodulates the data superimposed on the transmission signal (carrier signal) and outputs it to the control circuit 34.

メモリ３５には、装置に関する情報、例えば、シリアル番号や製造情報など製造履歴を追跡調査する際のトレーサビリティ情報が記憶されている。制御回路３４は、メモリ３５から上記情報を読み出し、それを送信データとして変調回路３６に出力する構成をなしており、変調回路３６は、キャリア信号を当該送信データで負荷変調してアンテナ３１から反射波として送信するように構成されている。   The memory 35 stores information related to the apparatus, for example, traceability information for tracking a manufacturing history such as a serial number and manufacturing information. The control circuit 34 reads out the information from the memory 35 and outputs it as transmission data to the modulation circuit 36. The modulation circuit 36 performs load modulation on the carrier signal with the transmission data and reflects it from the antenna 31. It is configured to transmit as a wave.

このように、検査用パッド２０上にＲＦＩＤチップ３０が配置されてパッケージされた半導体チップ１０では、公知のＲＦＩＤリーダ１を用いてＲＦＩＤチップ３０に記憶された情報を無線通信により読み取ることができる。これにより、図１に示すように半導体チップ１０がパッケージされて製品化された後であっても、上述したトレーサビリティ情報を外部から容易に読み取ることができる。   As described above, in the semiconductor chip 10 in which the RFID chip 30 is arranged and packaged on the inspection pad 20, information stored in the RFID chip 30 can be read by wireless communication using the known RFID reader 1. Thereby, even after the semiconductor chip 10 is packaged and commercialized as shown in FIG. 1, the above-described traceability information can be easily read from the outside.

特に、ＲＦＩＤチップ３０を検査用パッド２０上に配置することで、本来使用されていなかったスペースにＲＦＩＤチップ３０が配置されることとなる。このため、本来使用されていなかったパッドおよびそのスペースを有効に活用することができ、半導体チップ１０にＲＦＩＤチップ３０を搭載しても、回路面積の増大をまねくこともない。   In particular, by arranging the RFID chip 30 on the inspection pad 20, the RFID chip 30 is arranged in a space not originally used. For this reason, the pad and the space which were not used originally can be used effectively, and even if the RFID chip 30 is mounted on the semiconductor chip 10, the circuit area is not increased.

さらに、図４に示すように、ＲＦＩＤチップ３０が検査用パッド２０上に配置されるため、パッド側からの高周波ノイズに対して検査用パッド２０内で渦電流が発生して磁気エネルギが低下する磁気シールド効果が得られる。このように、検査用パッド２０により磁気シールド効果が発揮されることで、高周波ノイズに起因する無線通信時の影響が低減されるので、ＲＦＩＤチップ３０の通信感度を向上させることができる。
したがって、たとえウエハレベルの電子装置であっても、大型化を招くことなく装置に関する情報を外部から好適に読み取ることができる。 Further, as shown in FIG. 4, since the RFID chip 30 is disposed on the inspection pad 20, an eddy current is generated in the inspection pad 20 due to high-frequency noise from the pad side, and the magnetic energy is reduced. Magnetic shielding effect can be obtained. As described above, since the magnetic shielding effect is exhibited by the inspection pad 20, the influence at the time of wireless communication due to the high frequency noise is reduced, so that the communication sensitivity of the RFID chip 30 can be improved.
Therefore, even if it is a wafer level electronic apparatus, the information regarding an apparatus can be read suitably from the exterior, without causing enlargement.

［第２実施形態］
次に、本発明の第２実施形態に係る半導体チップについて図５を用いて説明する。図５（Ａ）は、第２実施形態に係る検査用パッド２０ａを示す断面図であり、図５（Ｂ）は、図５（Ａ）の５Ｂ−５Ｂ線相当の切断面による断面図である。 [Second Embodiment]
Next, a semiconductor chip according to a second embodiment of the present invention will be described with reference to FIG. FIG. 5A is a cross-sectional view showing an inspection pad 20a according to the second embodiment, and FIG. 5B is a cross-sectional view taken along the line 5B-5B in FIG. 5A. .

本実施形態では、検査用パッド２０およびＲＦＩＤチップ３０に代えて検査用パッド２０ａおよびＲＦＩＤチップ３０ａを採用し、この検査用パッド２０ａをＲＦＩＤチップ３０ａにてモノポールアンテナとして利用する点が上記第１実施形態と異なる。   In the present embodiment, the inspection pad 20a and the RFID chip 30a are employed instead of the inspection pad 20 and the RFID chip 30, and the inspection pad 20a is used as a monopole antenna by the RFID chip 30a. Different from the embodiment.

図５（Ａ），（Ｂ）に示すように、検査用パッド２０ａは、５層の配線層２１ａ〜２５ａを備えており、この５層の配線層２１ａ〜２５ａのうち最下層の配線層２１ａを除く各配線層２２ａ〜２５ａは、複数のビア２６を介して電気的に接続されて構成されている。また、ＲＦＩＤチップ３０ａは、ＲＦＩＤチップ３０に対して、内蔵されるアンテナ３１に代えて外部アンテナに接続するための接続端子３７を有するように構成されている。   As shown in FIGS. 5A and 5B, the test pad 20a includes five wiring layers 21a to 25a, and the lowermost wiring layer 21a among the five wiring layers 21a to 25a. Each of the wiring layers 22 a to 25 a except for is electrically connected through a plurality of vias 26. Further, the RFID chip 30 a is configured to have a connection terminal 37 for connecting to an external antenna instead of the built-in antenna 31 with respect to the RFID chip 30.

このように構成されるＲＦＩＤチップ３０ａは、接続端子３７を介して直下の検査用パッド２０ａの最上層の配線層２５ａに電気的に接続されて、当該検査用パッド２０ａを外部アンテナとして利用可能にスタック配置される。これにより、検査用パッド２０ａがＲＦＩＤチップ３０ａのモノポールアンテナとして機能するので、ＲＦＩＤチップがアンテナを内蔵する場合と比較して、アンテナを広く設けることができ、当該ＲＦＩＤチップ３０ａの通信感度を向上させることができる。   The thus configured RFID chip 30a is electrically connected to the uppermost wiring layer 25a of the inspection pad 20a directly below via the connection terminal 37 so that the inspection pad 20a can be used as an external antenna. Stacked. Thereby, since the test pad 20a functions as a monopole antenna of the RFID chip 30a, the antenna can be provided wider than when the RFID chip incorporates the antenna, and the communication sensitivity of the RFID chip 30a is improved. Can be made.

特に、検査用パッド２０ａの５層の配線層２１ａ〜２５ａのうち最下層の配線層２１ａが電気的に分離されているので、磁気シールド効果が発揮されることで、高周波ノイズに起因する無線通信時の影響を低減して、通信感度をさらに向上させることができる。   In particular, since the lowermost wiring layer 21a among the five wiring layers 21a to 25a of the test pad 20a is electrically separated, wireless communication caused by high-frequency noise is exhibited by exerting a magnetic shielding effect. The influence of time can be reduced and communication sensitivity can be further improved.

［第３実施形態］
次に、本発明の第３実施形態に係る半導体チップについて図６を用いて説明する。図６（Ａ）は、第３実施形態に係る検査用パッド２０ｂを示す断面図であり、図６（Ｂ）は、図６（Ａ）の６Ｂ−６Ｂ線相当の切断面による断面図である。 [Third Embodiment]
Next, a semiconductor chip according to a third embodiment of the present invention will be described with reference to FIG. 6A is a cross-sectional view showing a test pad 20b according to the third embodiment, and FIG. 6B is a cross-sectional view taken along the line 6B-6B in FIG. 6A. .

本実施形態では、検査用パッド２０ａに代えて検査用パッド２０ｂを採用し、この検査用パッド２０ｂの一部をＲＦＩＤチップ３０ａにてループアンテナとして利用する点が上記第２実施形態と異なる。   The present embodiment is different from the second embodiment in that an inspection pad 20b is used instead of the inspection pad 20a, and a part of the inspection pad 20b is used as a loop antenna in the RFID chip 30a.

図６（Ａ），（Ｂ）に示すように、検査用パッド２０ｂは、５層の配線層２１ｂ〜２５ｂを備えており、この５層の配線層２１ｂ〜２５ｂのうち最上層の配線層２５ｂは、ループ状に形成されている。また、第４層の配線層２４ｂは、配線層２５ｂの内方に形成される開口部２７ｂから露出するように形成されており、最上層の配線層２５ｂを除く各配線層２１ｂ〜２４ｂは、複数のビア２６を介して電気的に接続されて構成されている。   As shown in FIGS. 6A and 6B, the test pad 20b includes five wiring layers 21b to 25b, and the uppermost wiring layer 25b among the five wiring layers 21b to 25b. Is formed in a loop shape. The fourth wiring layer 24b is formed so as to be exposed from the opening 27b formed inside the wiring layer 25b. The wiring layers 21b to 24b excluding the uppermost wiring layer 25b are It is configured to be electrically connected through a plurality of vias 26.

そして、ＲＦＩＤチップ３０ａは、接続端子３７を介して直下の検査用パッド２０ｂの最上層の配線層２５ｂに電気的に接続されて、当該検査用パッド２０ｂを外部アンテナとして利用可能にスタック配置される。これにより、検査用パッド２０ｂの一部がＲＦＩＤチップ３０ａのループアンテナとして機能するので、ＲＦＩＤチップがアンテナを内蔵する場合と比較して、アンテナを広く設けることができ、当該ＲＦＩＤチップ３０ａの通信感度を向上させることができる。   The RFID chip 30a is electrically connected to the uppermost wiring layer 25b of the inspection pad 20b directly below via the connection terminal 37, and the inspection pad 20b is stacked to be used as an external antenna. . Thereby, a part of the inspection pad 20b functions as a loop antenna of the RFID chip 30a, so that the antenna can be provided wider than in the case where the RFID chip incorporates the antenna, and the communication sensitivity of the RFID chip 30a. Can be improved.

特に、最上層の配線層２５ｂの内方に形成される開口部２７ｂから第４層の配線層２４ｂが露出しているので、検査用プローブ等による針当ての障害になることもない。さらに、最上層の配線層２５ｂを除く各配線層２１ｂ〜２４ｂによって磁気シールド効果が発揮されることで、高周波ノイズに起因する無線通信時の影響を低減することができる。   In particular, since the fourth wiring layer 24b is exposed from the opening 27b formed inside the uppermost wiring layer 25b, there is no hindrance to needle contact by the inspection probe or the like. Furthermore, since the magnetic shielding effect is exhibited by the wiring layers 21b to 24b excluding the uppermost wiring layer 25b, it is possible to reduce the influence during radio communication due to high frequency noise.

［第４実施形態］
次に、本発明の第４実施形態に係る半導体チップについて図７を用いて説明する。図７（Ａ）は、第４実施形態に係る検査用パッド２０ｃを示す断面図であり、図７（Ｂ）は、図７（Ａ）の７Ｂ−７Ｂ線相当の切断面による断面図である。 [Fourth Embodiment]
Next, a semiconductor chip according to a fourth embodiment of the invention will be described with reference to FIG. FIG. 7A is a cross-sectional view showing a test pad 20c according to the fourth embodiment, and FIG. 7B is a cross-sectional view taken along the line 7B-7B in FIG. 7A. .

本実施形態では、検査用パッド２０ａに代えて検査用パッド２０ｃを採用し、この検査用パッド２０ｃの一部をＲＦＩＤチップ３０ａにてループアンテナとして利用する点が上記第２実施形態と異なる。   The present embodiment is different from the second embodiment in that an inspection pad 20c is employed instead of the inspection pad 20a, and a part of the inspection pad 20c is used as a loop antenna in the RFID chip 30a.

図７（Ａ），（Ｂ）に示すように、検査用パッド２０ｃは、５層の配線層２１ｃ〜２５ｃを備えている。これら５層の配線層２１ｃ〜２５ｃのうち第４層の配線層２４ｃは、ｎ回巻きのコイル状に形成されており、その一端が第３層の配線層２３ｃの一端にビア２６を介して接続されている。また、最上層の配線層２５ｃには、第４層の配線層２４ｃに接続されるＲＦＩＤチップ３０ａを露出させるための開口部２７ｃが形成されている。そして、第２層の配線層２２ｃおよび最下層の配線層２１ｃは、複数のビア２６を介して電気的に接続されて構成されている。   As shown in FIGS. 7A and 7B, the test pad 20c includes five wiring layers 21c to 25c. Of these five wiring layers 21c to 25c, the fourth wiring layer 24c is formed in an n-turn coil shape, one end of which is connected to one end of the third wiring layer 23c via a via 26. It is connected. The uppermost wiring layer 25c is formed with an opening 27c for exposing the RFID chip 30a connected to the fourth wiring layer 24c. The second wiring layer 22 c and the lowermost wiring layer 21 c are configured to be electrically connected through a plurality of vias 26.

そして、ＲＦＩＤチップ３０ａは、開口部２７ｃから露出するように、接続端子３７を介して直下の検査用パッド２０ｃの第４層の配線層２４ｃの他端と第３層の配線層２３ｃの他端とに電気的に接続されて、当該検査用パッド２０ｃをｎ回巻きのアンテナコイルとして利用可能にスタック配置される。これにより、検査用パッド２０ｃがＲＦＩＤチップ３０ａのループアンテナとして機能するので、ＲＦＩＤチップがアンテナを内蔵する場合と比較して、アンテナを広く設けることができ、当該ＲＦＩＤチップ３０ａの通信感度を向上させることができる。   The RFID chip 30a is exposed from the opening 27c via the connection terminal 37, the other end of the fourth wiring layer 24c and the other end of the third wiring layer 23c of the inspection pad 20c directly below. The test pads 20c are stacked so that they can be used as n-turn antenna coils. Thereby, since the test pad 20c functions as a loop antenna of the RFID chip 30a, the antenna can be provided wider than when the RFID chip incorporates the antenna, and the communication sensitivity of the RFID chip 30a is improved. be able to.

特に、第２層の配線層２２ｃおよび最下層の配線層２１ｃによって磁気シールド効果が発揮されることで、高周波ノイズに起因する無線通信時の影響を低減することができる。なお、配線層２１ｃ，２２ｃをビア２６等を介して最上層の配線層２５ｃと接続することで、回路ブロックにおける配線接続等の検査について、最下層の配線層２１ｃ側からでも実施することができる。   In particular, since the magnetic shielding effect is exhibited by the second wiring layer 22c and the lowermost wiring layer 21c, it is possible to reduce the influence during radio communication due to high frequency noise. Note that by connecting the wiring layers 21c and 22c to the uppermost wiring layer 25c through the vias 26 and the like, the inspection of the wiring connection and the like in the circuit block can be performed even from the lowermost wiring layer 21c side. .

［第５実施形態］
次に、本発明の第５実施形態に係る半導体チップについて図８および図９を用いて説明する。図８は、第５実施形態に係る半導体チップ１０の構成を概略的に示す上面図である。図９（Ａ）は、第５実施形態に係る検査用パッド２０ｄを示す断面図であり、図９（Ｂ）は、図９（Ａ）の９Ｂ−９Ｂ線相当の切断面による断面図である。なお、図８では、便宜上、モールド部材１６やボンディングワイヤ１４、リード１５等を省略して図示している。 [Fifth Embodiment]
Next, a semiconductor chip according to a fifth embodiment of the invention will be described with reference to FIGS. FIG. 8 is a top view schematically showing the configuration of the semiconductor chip 10 according to the fifth embodiment. FIG. 9A is a cross-sectional view showing a test pad 20d according to the fifth embodiment, and FIG. 9B is a cross-sectional view taken along the line 9B-9B in FIG. 9A. . In FIG. 8, the mold member 16, the bonding wire 14, the lead 15, and the like are omitted for convenience.

本実施形態では、検査用パッド２０ａに代えて隣接する２つの検査用パッド２０ｄを採用し、これら両検査用パッド２０ｄをＲＦＩＤチップ３０ａにてダイポールアンテナとして利用する点が上記第２実施形態と異なる。   The present embodiment is different from the second embodiment in that two adjacent test pads 20d are employed instead of the test pads 20a, and both the test pads 20d are used as dipole antennas in the RFID chip 30a. .

図８に示すように、回路ブロック１１には、ウエハ状態時に検査用に針当ての電極として使用しリードに接続されない非接続パッドであって、互いに隣接する２つの検査用パッド２０ｄが設けられている。これら両検査用パッド２０ｄは、図９（Ａ），（Ｂ）に示すように、それぞれ、５層の配線層２１ｄ〜２５ｄが複数のビア２６を介して電気的に接続されるように構成されている。なお、本実施形態では、回路ブロック１１は、複数の回路部が配線１７等を介して接続されて構成されており、他の実施形態においても、複数の回路部が配線１７等を介して接続されて構成されてもよい。   As shown in FIG. 8, the circuit block 11 is provided with two inspection pads 20d that are non-connected pads that are used as needle contact electrodes for inspection in the wafer state and are not connected to the leads, and are adjacent to each other. Yes. These two inspection pads 20d are configured such that five wiring layers 21d to 25d are electrically connected via a plurality of vias 26, as shown in FIGS. 9A and 9B. ing. In the present embodiment, the circuit block 11 is configured by connecting a plurality of circuit units via the wiring 17 or the like, and in other embodiments, the plurality of circuit units are connected via the wiring 17 or the like. May be configured.

そして、ＲＦＩＤチップ３０ａは、接続端子３７を介して直下の両検査用パッド２０ｄの最上層の配線層２５ｄにそれぞれ電気的に接続されて、当該両検査用パッド２０ｄをダイポールアンテナとして利用可能にスタック配置される。なお、両検査用パッド２０ｄ間の保護膜の凸凹は平坦除去されており、ＲＦＩＤチップ３０ａが両検査用パッド２０ｄに対して水平に配置されている。   The RFID chip 30a is electrically connected to the uppermost wiring layer 25d of both inspection pads 20d directly below via the connection terminals 37, and the inspection pads 20d can be used as a dipole antenna. Be placed. The unevenness of the protective film between the two inspection pads 20d is removed flat, and the RFID chip 30a is disposed horizontally with respect to both the inspection pads 20d.

これにより、両検査用パッド２０ｄがＲＦＩＤチップ３０ａのダイポールアンテナとして機能するので、ＲＦＩＤチップがアンテナを内蔵する場合や１つの検査用パッドがモノポールアンテナとして利用される場合と比較して、アンテナをより広く設けることができ、当該ＲＦＩＤチップ３０ａの通信感度をさらに向上させることができる。   As a result, both inspection pads 20d function as a dipole antenna of the RFID chip 30a, so that the antenna can be compared with the case where the RFID chip incorporates an antenna or when one inspection pad is used as a monopole antenna. The communication sensitivity of the RFID chip 30a can be further improved.

図１０（Ａ）は、第５実施形態の変形例に係る検査用パッド２０ｄを示す断面図であり、図１０（Ｂ）は、図１０（Ａ）の１０Ｂ−１０Ｂ線相当の切断面による断面図である。
図１０（Ａ），（Ｂ）に示すように、第５実施形態の変形例として、両検査用パッド２０ｄの各配線層のうち下層側の配線層を上層側の配線層からそれぞれ電気的に分離して、これら下層側の配線層同士を電気的に接続してもよい。本変形例では、図１０（Ｂ）に例示するように、最下層の配線層２１ｄが上層側の配線層２２ｄ〜２５ｄから電気的に分離され、互いに接続されている。 FIG. 10A is a cross-sectional view showing an inspection pad 20d according to a modification of the fifth embodiment, and FIG. 10B is a cross-sectional view taken along the line 10B-10B in FIG. FIG.
As shown in FIGS. 10A and 10B, as a modification of the fifth embodiment, the lower wiring layer of each wiring layer of both test pads 20d is electrically connected to the upper wiring layer. These lower wiring layers may be electrically connected to each other. In this modification, as illustrated in FIG. 10B, the lowermost wiring layer 21d is electrically separated from the upper wiring layers 22d to 25d and connected to each other.

これにより、接続された２つの配線層２１ｄによって磁気シールド効果が発揮されることで、高周波ノイズに起因する無線通信時の影響を低減して、当該ＲＦＩＤチップ３０ａの通信感度をさらに向上させることができる。   Thereby, the magnetic shield effect is exhibited by the two connected wiring layers 21d, thereby reducing the influence at the time of wireless communication due to the high frequency noise and further improving the communication sensitivity of the RFID chip 30a. it can.

なお、本発明は上記実施形態およびその変形例に限定されるものではなく、以下のように具体化してもよい。
（１）図１１は、各実施形態の変形例に係る半導体チップ１０ａの構成を概略的に示す説明図であり、図１１（Ａ）は側面図であり、図１１（Ｂ）は上面図である。
本発明に係る電子装置は、上述したワイヤーボンディング構造の半導体チップ１０に採用されることに限らず、例えば、図１１に例示するように、外部端子４１を介して他の装置と電気的に接続される所定の回路基板４０に対してバンプ１８を介してフリップチップ実装される半導体チップ１０ａなど他の電子装置に採用されてもよい。この場合、半導体チップ１０ａ等の検査用パッド２０には、上述したＲＦＩＤチップ３０がスタック配置されることで、上述した作用効果を奏する。ここで、検査用パッド２０およびＲＦＩＤチップ３０は、上述した各実施形態およびその変形例等にて記載した特徴的構成を採用することで、それらの作用効果も奏することができる。 In addition, this invention is not limited to the said embodiment and its modification, You may actualize as follows.
(1) FIG. 11 is an explanatory view schematically showing a configuration of a semiconductor chip 10a according to a modification of each embodiment, FIG. 11 (A) is a side view, and FIG. 11 (B) is a top view. is there.
The electronic device according to the present invention is not limited to the semiconductor chip 10 having the wire bonding structure described above. For example, as illustrated in FIG. 11, the electronic device is electrically connected to another device via the external terminal 41. It may be employed in other electronic devices such as the semiconductor chip 10a that is flip-chip mounted on the predetermined circuit board 40 via the bumps 18. In this case, the RFID chip 30 described above is stacked on the test pad 20 such as the semiconductor chip 10a, and thus the above-described operational effects can be obtained. Here, the test pad 20 and the RFID chip 30 can also exhibit their operational effects by adopting the characteristic configurations described in the above-described embodiments and the modifications thereof.

（２）ＲＦＩＤチップ３０，３０ａは、検査用パッド２０にスタック配置されること限らず、例えば、リード１５に接続されていないパッドなど、モールド部材１６によりパッケージされた状態では外部に接続されていない非接続パッドにスタック配置されてもよい。 (2) The RFID chips 30 and 30a are not necessarily stacked on the inspection pad 20, and are not connected to the outside when packaged by the mold member 16, such as pads not connected to the leads 15, for example. A stack may be arranged on the non-connected pads.

（３）ＲＦＩＤチップ３０，３０ａは、ＲＦＩＤリーダ１を用いた無線通信により、メモリ３５に記憶された情報を読み取り可能に構成されることに限らず、メモリ３５に記憶された情報を読み書き可能に構成されてもよい。 (3) The RFID chips 30 and 30a are not limited to be configured to be able to read information stored in the memory 35 by wireless communication using the RFID reader 1, but can read and write information stored in the memory 35. It may be configured.

１０，１０ａ…半導体チップ（電子装置）
１１…回路ブロック
１３…パッド
１６…モールド部材（封止部材）
２０，２０ａ〜２０ｄ…検査用パッド（非接続パッド）
３０，３０ａ…ＲＦＩＤチップ 10, 10a ... Semiconductor chip (electronic device)
DESCRIPTION OF SYMBOLS 11 ... Circuit block 13 ... Pad 16 ... Mold member (sealing member)
20, 20a to 20d ... pad for inspection (non-connected pad)
30, 30a ... RFID chip

Claims (6)

装置に関する情報が外部から読み取り可能に記憶されるＲＦＩＤチップを搭載する回路が封止部材により封止されて構成される電子装置において、
前記ＲＦＩＤチップは、前記回路上に形成される複数のパッドのうち前記封止部材により封止された状態で外部に接続されていない非接続パッド上に配置されることを特徴とする電子装置。 In an electronic device configured by sealing a circuit mounted with an RFID chip in which information about the device is stored so as to be readable from the outside by a sealing member,
The electronic device, wherein the RFID chip is disposed on a non-connected pad that is not connected to the outside in a state of being sealed by the sealing member among a plurality of pads formed on the circuit. 前記非接続パッドは、前記封止部材により封止される前段階にて検査時に使用する検査用パッドであることを特徴とする請求項１に記載の電子装置。   The electronic device according to claim 1, wherein the non-connecting pad is an inspection pad used at the time of inspection before being sealed by the sealing member. 前記ＲＦＩＤチップは、直下の前記非接続パッドに電気的に接続されて当該非接続パッドをアンテナとして利用可能に配置されることを特徴とする請求項１または２に記載の電子装置。   3. The electronic device according to claim 1, wherein the RFID chip is electrically connected to the non-connected pad directly below, and the non-connected pad can be used as an antenna. 4. 前記ＲＦＩＤチップは、２つの前記非接続パッドにそれぞれ電気的に接続されてこれら両非接続パッドをダイポールアンテナとして利用可能に配置されることを特徴とする請求項１または２に記載の電子装置。   3. The electronic device according to claim 1, wherein the RFID chip is electrically connected to each of the two non-connected pads, and the two non-connected pads can be used as a dipole antenna. 4. 前記ＲＦＩＤチップが配置される前記非接続パッドは、少なくとも一部がループ状に形成されることを特徴とする請求項３または４に記載の電子装置。   5. The electronic device according to claim 3, wherein at least a part of the non-connection pad on which the RFID chip is disposed is formed in a loop shape. 前記非接続パッドは、複数の配線層を備えており、これら複数の配線層のうちの一部が前記アンテナとして利用されることを特徴とする請求項３〜５のいずれか一項に記載の電子装置。   6. The non-connecting pad includes a plurality of wiring layers, and a part of the plurality of wiring layers is used as the antenna. 6. Electronic equipment.
JP2011001646A 2011-01-07 2011-01-07 Electronic device Pending JP2012145994A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011001646A JP2012145994A (en) 2011-01-07 2011-01-07 Electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011001646A JP2012145994A (en) 2011-01-07 2011-01-07 Electronic device

Publications (1)

Publication Number Publication Date
JP2012145994A true JP2012145994A (en) 2012-08-02

Family

ID=46789516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011001646A Pending JP2012145994A (en) 2011-01-07 2011-01-07 Electronic device

Country Status (1)

Country Link
JP (1) JP2012145994A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251392A (en) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd Semiconductor device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251392A (en) * 2012-05-31 2013-12-12 Fujitsu Semiconductor Ltd Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TWI586054B (en) Memory card adapter
US7630209B2 (en) Universal PCB and smart card using the same
US20140084416A1 (en) Stacked Package and Method of Manufacturing the Same
CN103000608B (en) Chip packaging structure of a plurality of assemblies
JP4597512B2 (en) Single package including multiple integrated circuit devices and method for packaging semiconductor devices
US20160275391A1 (en) Miniature rfid tag with coil on ic package
TW201511205A (en) Semiconductor package comprising ferrite antenna for near field communication and manufacturing method thereof
US8338941B2 (en) Semiconductor packages and methods of fabricating the same
US20100164076A1 (en) Stacked semiconductor package
KR20110066701A (en) Package substrate and semiconductor package having same
CN107197595B (en) Printed circuit board and welding design thereof
JP6358664B2 (en) Circuit assembly
JP2014178731A (en) Method for manufacturing semiconductor device
JPWO2015178127A1 (en) RFID tag and communication device including the same
CN101909408B (en) Method for implanting RFID (radio frequency identification) signal into PCB (printed circuit board)
KR200457484Y1 (en) Package for electronic storage device
JP2015064651A (en) Rfid tag and automatic recognition system
JP2012145994A (en) Electronic device
KR101450758B1 (en) Integrated circuit package
JP5648587B2 (en) RFID tag and communication device using the same
CN109075157A (en) Semiconductor device, the manufacturing method of semiconductor device and electronic device
JP2009080843A (en) Semiconductor device
CN204968241U (en) Active label module
CN105163492A (en) Active tag module and manufacturing method thereof
KR101332873B1 (en) Interposer for providing capacitance and lead frame type semiconductor package using the same