JP2012142695A - 回路基板およびそれを用いた通信装置 - Google Patents

回路基板およびそれを用いた通信装置 Download PDF

Info

Publication number
JP2012142695A
JP2012142695A JP2010292504A JP2010292504A JP2012142695A JP 2012142695 A JP2012142695 A JP 2012142695A JP 2010292504 A JP2010292504 A JP 2010292504A JP 2010292504 A JP2010292504 A JP 2010292504A JP 2012142695 A JP2012142695 A JP 2012142695A
Authority
JP
Japan
Prior art keywords
communication system
reception
transmission
terminal
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010292504A
Other languages
English (en)
Other versions
JP5660450B2 (ja
Inventor
Shigeru Kenmochi
茂 釼持
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2010292504A priority Critical patent/JP5660450B2/ja
Publication of JP2012142695A publication Critical patent/JP2012142695A/ja
Application granted granted Critical
Publication of JP5660450B2 publication Critical patent/JP5660450B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transceivers (AREA)
  • Radio Transmission System (AREA)

Abstract

【課題】 回路全体の大型化を抑えつつ、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能な回路基板を提供する。
【解決手段】 時分割複信の第1の通信システムおよび周波数分割複信の第2、第3の通信システムの無線通信をするためのアンテナ端子と、ダイプレクサとを有し、前記ダイプレクサの一方の分岐端子に接続した第1の通信システムの送受信経路は第1のFETスイッチを用いて送信経路と受信経路を切り換え、前記ダイプレクサの他方の分岐端子に接続した信号経路は、第2のFETスイッチを介して第2の通信システムまたは第3の通信システムの送受信経路に切り換え、前記第2、第3の通信システムの送受信経路は、それぞれデュプレクサと接続し、前記第1のFETスイッチを含む回路と、第2のFETスイッチを含む回路とは、それぞれ別々のモジュールで構成して、回路基板に実装した。
【選択図】 図1

Description

本発明は、無線通信装置に用いられる、複数の通信システムの送受信の切り換えを行う高周波回路を有する回路基板およびそれを用いた通信装置に関する。
世界の携帯電話には種々のアクセス方式があり、またそれぞれの地域において複数のアクセス方式が混在している。たとえば、TDMA(Time Division Multiple Access、時分割多元接続)方式を採用している主な通信方式として、現在広く普及しているGSM (Global System for Mobile Communications) 系の方式(システム)があり、日本および韓国を除く世界の多くの地域で使用されている。その他に米国や日本等で普及しているアクセス方式にCDMA (Code Division Multiple Access、符号分割多元接続)方式がある。代表的な規格として米国を中心としたIS−95 (Interim Standard−95) がある。また高速データ伝送を実現し得る第3世代通信方式のIMT―2000準拠の通信方式のW−CDMA (Wideband CDMA)も実用化されている(欧州ではUMTS(Universal Mobile Telecommunications System)と呼ばれている)。中国では、アクセス方式としてはCDMAを用いるが、送信と受信の時間的にずらした、TD−SCDMAも使用されている。
上記のような様々な通信方式に対応するための複合部品の一例として、特許文献1には異なる複数の送受信系を選択して取り扱うアンテナスイッチ積層モジュールが開示されている。その図12には、EGSM900、GSM1800およびW−CDMAの三つの経路を取り扱う回路ブロック図が示されている。該ブロック図では、アンテナからの入力部に分波回路が接続され、該分波回路の出力にスイッチ回路AS1およびAS2が接続されている。スイッチ回路AS1はEGSM900の送受信の切り換えを行い、スイッチ回路AS2はPCS(IS−95)とW−CDMAとの切り換えを行い、PCS(IS−95)とW−CDMAの経路は、それぞれアンテナ共用器DUPによって送信経路と受信経路とが分離される。
今後、携帯電話においては、さらに超高速大容量通信の実現が期待される第4世代通信システムが控えており、第3世代通信システムと第4世代通信システムとの間の通信システムとして、第3.9世代通信方式と称されるLTE(Long Term Evolution)もサービスが開始されつつある。
特開2002−208873号公報
上記第3世代のW−CDMA、UMTS等は送信と受信を異なる周波数帯で行い同時送受信を行う周波数分割複信を採用している。一方、LTEのうち、TD−LTEは全二重化のモードとしてTDD(時分割複信)を採用している。この場合は、多重化技術だけでなく、全二重化モードも異なる通信システムが混在することとなる。携帯端末はその性格上、小型であることが常に求められる。そのような中で、上記のように多種多様な通信システムが混在する場合、送受信の切り換えを行う回路の小型化は、よりいっそう重要かつ困難な課題となっていた。しかしながら、特許文献1に示すアンテナスイッチモジュールは、周波数帯域や多重化技術の異なる通信システムを対象としており、全二重化モードが異なる通信システムまでもが混在する場合について明示されているものではない。すなわち特許文献1に代表される従来技術では、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えに対して、それを実現する具体的な手段を提供するには至っていなかった。
そこで、本発明では、回路全体の大型化を抑えつつ、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能な高周波回路を有する回路基板およびこれを用いた通信装置を提供することを目的とする。
本発明の回路基板は、使用周波数帯域の異なる複数の通信システムの送信と受信を切り換えるための高周波回路を構成した回路基板であって、前記複数の通信システムには、時分割複信の第1の通信システムおよび周波数分割複信の第2および第3の通信システムが少なくとも含まれ、前記第1〜第3の通信システムの無線通信をするための第1のアンテナ端子と、共通端子と二つの分岐端子を有する第1のダイプレクサとを有し、前記第1のダイプレクサの共通端子が前記第1のアンテナ端子に接続されるとともに、前記第1のダイプレクサの一方の分岐端子に接続された前記第1の通信システムの第1の送受信経路は第1のFETスイッチを用いて第1の送信経路または第1の受信経路に切り換えられ、前記第1のダイプレクサの他方の分岐端子に接続された信号経路は、第2のFETスイッチを介して前記第2の通信システムの送受信経路または第3の通信システムの送受信経路に切り換えられ、前記第2および第3の通信システムの送受信経路は、それぞれデュプレクサを用いて送信経路と第1の受信経路とに分岐され、前記第1のダイプレクサの一方の分岐端子に接続された、前記第1のFETスイッチを含む回路と、前記第1のダイプレクサの他方の分岐端子に接続された、第2のFETスイッチを含む回路とは、それぞれ別々のモジュールで構成されて、前記回路基板に実装されていることを特徴とする。かかる構成によれば、回路全体の大型化を抑えつつ、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能である。
また、前記回路基板において、前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第4の通信システムが含まれ、前記第2のFETスイッチは前記信号経路と前記第4の通信システムの送信経路または受信経路との接続の切り換えも行うことが好ましい。前記回路基板の構成を採用することで、回路基板全体の大型化を抑制しつつ、送信と受信を異なるタイミングで行う通信システムの回路を追加する拡張が容易である。
さらに、前記回路基板において、前記第1〜第3の通信システムの無線通信をするための第2のアンテナ端子と、共通端子と二つの分岐端子を有する第2のダイプレクサとをさらに有し、前記第2のダイプレクサの共通端子が前記第2のアンテナ端子に接続されるとともに、前記第2のダイプレクサの一方の分岐端子には前記第1の通信システムの第2の受信経路が接続され、前記第2のダイプレクサの他方の分岐端子に接続された信号経路は、第3のFETスイッチを介して前記第2の通信システムの第2の受信経路または前記第3の通信システムの第2の受信経路に切り換えられ、前記第2のダイプレクサの他方の分岐端子に接続された、前記第3のFETスイッチを含む回路は、前記第1および第2のFETスイッチを含む回路が構成されたモジュールとは別のモジュールに構成されて前記回路基板に実装されていることが好ましい。かかる構成によって、第1の通信システムにおいて、異なるアンテナからの同時受信が可能となる。
さらに、前記回路基板において、第4のFETスイッチおよび第5のFETスイッチを有し、前記第2のダイプレクサの一方の分岐端子に接続された信号経路は前記第4のFETスイッチを用いて前記第1の通信システムの第2の送信経路または第2の受信経路に切り換えられ、前記第1の通信システムの送信端子は、前記第5のFETスイッチを介して、前記第1の通信システムの第1の送信経路または第2の送信経路を選択して接続され、前記第2のダイプレクサの一方の分岐端子に接続された、前記第4のFETスイッチを含む回路と前記第5のFETスイッチとを含む回路とは、前記第1のFETスイッチを含む回路が構成されたモジュールに構成されていることが好ましい。かかる構成によって、第1の通信システムにおいて、ダイバーシティ送信が可能となる。
さらに、前記回路基板において、前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第5の通信システムが含まれ、前記第2の通信システムの第1の受信経路および第3の通信システムの第1の受信経路のうちの一方が、前記第5の通信システムの受信経路を兼ねることが好ましい。かかる構成によって、回路基板全体の大型化を抑制しつつ、より多くの通信システムの通信にも対応可能である。
本発明の通信装置は、前記回路基板を用いたことを特徴とする。
本発明によれば、回路全体の大型化を抑えつつ、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能な高周波回路を有する回路基板およびこれを用いた通信装置を提供することが可能となる。
本発明に係る回路基板の一実施形態の構成を示す回路ブロック図である。 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。 本発明に係る回路基板の他の実施形態の構成を示す回路ブロック図である。 本発明に係る回路基板の一実施形態を示す斜視図である。 本発明に係る回路基板の一実施形態の構成を示す平面図である。 本発明に係る回路基板の他の実施形態の構成を示す平面図である。
本発明は、使用周波数帯域の異なる複数の通信システムの送信と受信を切り換えるための高周波回路を構成した回路基板に係る。以下、図面を参照しつつ、本発明の回路基板の実施形態について説明するが、本発明がこれに限定されるものではない。
(第1の実施形態)
図1は本発明に係る回路基板の第1の実施形態の構成を示す回路ブロック図である。前記複数の通信システムには、時分割複信の第1の通信システムおよび周波数分割複信の第2および第3の通信システムが少なくとも含まれる。以下の実施形態では、第1の通信システムの周波数帯域よりも第2および第3の通信システムの通信システムの周波数帯域の方が低くなっている。具体的には、時分割複信の第1の通信システムの例として2570〜2620MHz帯を使用するTD−LTEを想定している。また、周波数分割複信の第2の通信システムの例として送信1920〜1980MHz帯/受信2110〜2170MHz帯を使用するUMTSを、周波数分割複信の第3の通信システムの例として送信880〜915MHz帯/受信925〜960MHz帯を使用するUMTSを想定している。
図1に示す実施形態は、第1〜第3の通信システムの無線通信をするための第1のアンテナに接続される第1のアンテナ端子ANT1と、共通端子と二つの分岐端子を有する第1のダイプレクサDip1とを有する。第1のダイプレクサDip1の共通端子は第1のアンテナ端子ANT1に接続され、高周波側の分岐端子はSPDT(Single Pole Double Throw)型の第1のFETスイッチSW1の共通端子に、低周波側の分岐端子はSPDT型の第2のFETスイッチSW2の共通端子に接続されている。第1のFETスイッチSW1の二つの切り換え端子には、それぞれ第1の通信システムの送信端子TDTxと第1の受信端子TDRx1が接続されている。かかる構成により、第1のダイプレクサDip1の一方の分岐端子に接続された第1の通信システムの第1の送受信経路は第1のFETスイッチSW1を用いて第1の送信経路または第1の受信経路に切り換えられる。一方、第1のダイプレクサDip1の他方の分岐端子に接続された信号経路は、第2のFETスイッチSW2を介して第2の通信システムの送受信経路または第3の通信システムの送受信経路に切り換えられる。第2および第3の通信システムの送受信経路は、それぞれデュプレクサDup1、Dup2を用いて送信経路と第1の受信経路とに分岐される。第2の通信システム用のデュプレクサDup1の送信側分岐端子および受信側分岐端子には、それぞれ第2の通信システムの第1の送信端子UTx1および第1の受信端子URx1−1が接続されている。同様に、第3の通信システム用のデュプレクサDup2の送信側分岐端子および受信側分岐端子には、それぞれ第3の通信システムの第1の送信端子UTx8および第1の受信端子URx8−1が接続されている。図1に示す、かかる構成によって、周波数分割複信の通信システムと時分割複信の通信システムが混在する複数の通信システムの送受信の切り換えが可能となっている。第2の通信システムの第1の受信経路および第3の通信システムの第1の受信経路はデュプレクサDup1、Dup2によって不平衡−平衡変換されており、第2の通信システムの第1の受信端子URx1−1および第3の通信システムの第1の受信端子URx8−1は平衡端子である。
第1のダイプレクサDip1の高周波側の分岐端子に接続された回路についてさらに詳述する。第1の通信システムの第1の送信経路には、第1のFETスイッチSW1側から順にローパスフィルタLPF、高周波増幅器HPA、バンドパスフィルタBPFおよびバランBALが配置されている。平衡端子である第1の通信システムの送信端子TDTxはバランBALを介して高周波増幅器HPAへと接続されている。第1の通信システムの送信端子TDTxから入力する送信信号は高周波増幅器HPAによって増幅される。高周波増幅器HPAの入力側に設けられたBPFは高周波増幅器HPAに不要な信号が入力することを防ぎ、高周波増幅器HPAの出力側に設けられたLPFは高周波増幅器HPAで発生する高調波を減衰させる。また、高周波増幅器HPAの出力側には高周波信号の出力電力を検出するためのカプラが設けられ、該カプラからの出力を検波端子DETで検出する。一方、第1の通信システムの第1の受信経路には、第1のFETスイッチSW1側から順にバンドパスフィルタBPF、低雑音増幅器LNA、バンドパスフィルタBPFおよびバランBALが配置されている。低雑音増幅器LNAで増幅された受信信号は、バランBALを介して平衡端子である第1の受信端子TDRx1に出力される。低雑音増幅器LNAの入力側および出力側に設けられたバンドパスフィルタBPFは、それぞれ低雑音増幅器LNAに不要な信号が入力すること、不要な信号が第1の受信端子TDRx1から出力されることを抑制する。上記の各フィルタ、カプラ、バランは、用途や必要とされる特性等に応じて、省略したり、配置を変更したりすることができる。
上述のように第1の通信システムの周波数帯域と第2および第3の通信システムの周波数帯域とは400MHz以上の差があるため、これらの通信システムの送受信経路は第1のダイプレクサDip1を用いて分岐する。さらに、第1の通信システムは時分割複信であるため、その送受信経路はFETスイッチSW1を用いて送信経路と受信経路とに切り換える。一方、第2の通信システムの周波数帯域よりも第3の通信システムの周波数帯域の方が低く、その差は1000MHz以上である。該周波数帯域差は第1のダイプレクサDip1で分岐する通信システム間の帯域差よりも大きいが、第2の通信システムの送受信経路と第3の通信システムの送受信経路の分岐はFETスイッチSW2を用いて行う。これは、周波数分割複信の複数の通信システムを取り扱う高周波回路において、低損失化や小型化を図るためである。特に、FETスイッチを用いることには、さらに別の通信システムにも対応可能な回路を構成する場合にも、拡張しやすく、回路の大型化を抑制できるという利点がある。
図1に示す実施形態ではFETスイッチSW1、SW2はSPDT型のスイッチを用いているが、SPDTの機能に加えてさらに切り換え端子等を備えたmPnT(m,nは2以上の自然数)スイッチを用いてもよい。本発明に係る回路基板においては、スイッチ回路はGaAs等の電界効果トランジスタで構成されたFETスイッチを用いる。回路基板に構成される高周波回路自体は、FETスイッチ以外のスイッチ(例えばダイオードスイッチ)を用いて構成することも可能であるが、回路基板全体の小型化を図るためにFETスイッチを用いている。かかる回路基板の構成について以下説明する。
図1に示す実施形態では、第1のダイプレクサDip1の一方の分岐端子に接続された、第1のFETスイッチSW1を含む回路と、第1のダイプレクサDip1の他方の分岐端子に接続された、第2のFETスイッチSW2を含む回路とは、それぞれ別々のモジュールで構成されている。モジュール1に構成されているのは、第1のFETスイッチSW1の共通端子から、第1の通信システムの送信端子TDTxおよび第1の受信端子TDRx1までの破線で囲まれた回路部分である。一方、モジュール2に構成されているのは、第2のFETスイッチSW2の共通端子から、第2の通信システムの送信端子UTx1および第1の受信端子URx1−1並びに第3の通信システムの送信端子UTx8および第1の受信端子URx8−1までの一点鎖線で囲まれた回路部分である。
各モジュールはセラミックス、樹脂等の誘電体または絶縁体で構成された基板部品である。かかる基板部品は、LTCC(低温同時焼成セラミックス)の製法等、従来から知られている基板部品の製法によって製造することができる。図1に示す実施形態の各モジュールは、複数の誘電体層を用いて構成された積層基板であるが、各モジュールの構成はこれに限定されるものではない。モジュール1において、バンドパスフィルタBPF、ローパスフィルタLPFおよびバランBALは、誘電体層に形成された電極パターンを用いて積層基板の中に構成され、高周波増幅器HPA、低雑音増幅器LNAおよびFETスイッチSW1はチップ部品として前記積層基板の表面に実装されている。インダクタンス素子、キャパスタンス素子、抵抗素子等の回路素子のうち、積層体に構成されないものは積層基板上にチップ部品として実装される。なお、チップ部品が実装されたモジュール表面は樹脂封止等が施される場合が多いが、かかる樹脂封止等した場合であっても、チップ部品の実装面をもって表面と称することとする。積層基板の裏面には、第1のFETスイッチSW1の共通端子、第1の通信システムの送信端子TDTxおよび第1の受信端子TDRx1等、他の回路に接続するための端子が、裏面の周縁に沿って形成されている。一方、モジュール2においては、FETスイッチSW2並びに第1および第2のデュプレクサDup1、Dup2はチップ部品として積層基板の表面に実装されている。モジュール1と同様に、積層基板の裏面には、第2のFETスイッチSW2の共通端子、第2の通信システムの送信端子UTx1および第1の受信端子URx1−1並びに第3の通信システムの送信端子UTx8および第1の受信端子URx8−1等、他の回路に接続するための端子が形成されている。なお、第1のダイプレクサDip1はモジュール1またはモジュール2に組み込むことも可能であるが、ここではDip1はモジュール1およびモジュール2とは別に構成している。モジュール1等が回路基板に実装されて、図1に示す高周波回路を有する回路基板が構成される。
第1、第2のFETスイッチSW1、SW2はICチップとして大きな実装面積を占める。しかも図1に示す実施形態が有する高周波回路では、回路規模が大きい第1、第2のデュプレクサDup1、Dup2をチップ素子として備えており、これらを一つのモジュールに構成しようとすると、実装素子の増大によってモジュールが大型化してしまうとともに、各信号経路間のアイソレーションも取りづらくなってしまう。そこで図1に示す実施形態のように、複数のFETスイッチを互いに別のモジュールに実装することで、回路基板全体としての小型化等を図っている。図1に示す実施形態は、ICチップとしてさらに高周波増幅器HPA、低雑音増幅器LNAも備えているが、これらの増幅器と、前記デュプレクサも互いに別々のモジュールに搭載されるように構成されているので、かかる点においてもモジュールの大型化が抑制されている。また、各モジュールに配置されたFETスイッチは、各モジュールに構成された回路の末端に位置しており、モジュールの表面においても端に寄せて配置しやすい。より好ましくは、他のチップ素子を介さずにモジュール表面の周縁に寄せて配置するとよい。モジュール表面で大きな占有面積を占めるFETスイッチを端に寄せることで、高周波増幅器、低雑音増幅器、デュプレクサ、表面弾性波フィルタ等、他の大きなチップ素子も同時に搭載する際に、配置面積のロスを少なくすることができる。また、FETスイッチを表面の周縁に寄せて配置することによって、裏面の周縁に沿って形成された共通端子との接続距離を短くし、低損失化にも寄与する。
なお、以下の他の実施形態においては、上記第1の実施形態と、構成、機能、作用効果が同様のものはその説明を適宜省略している。
(第2の実施形態)
次に図2を参照しつつ第2の実施形態について説明する。図2は第2の実施形態の回路基板の構成を示す回路ブロック図である。かかる第2の実施形態では、複数の通信システムに、さらに送信と受信を異なるタイミングで行う第4の通信システムを含む。第4の通信システムとして想定しているのは、例えば送信824〜849MHz帯/受信869〜894MHz帯を使用するGSM850である。第2の実施形態では、第2のFETスイッチに係る構成が、第1の実施形態のそれと異なる。他の部分は図1に示す第1の実施形態と同様であるので説明を省略する。第2の実施形態では第2のFETスイッチSW2’として、図1のSPDT型の第2のFETスイッチSW2にさらに切り換え端子が二つ追加されたSP4T型のFETスイッチを用いている。かかる切り換え端子を利用して、第2のFETスイッチSW2’は、第1のダイプレクサDip1の他方の分岐端子に接続された信号経路と第4の通信システムの送信経路または受信経路との接続の切り換えも行う。該第4の通信システムの受信経路には不平衡−平衡型の表面弾性波フィルタSAWが配置され、第4の通信システムの受信信号は平衡端子である受信端子Rx1から出力される。一方、第4の通信システムの送信経路にはローパスフィルタLPFが配置され、送信端子Tx1から入力される送信信号の高調波等が抑制される。
図2に示すように、モジュール2に構成されているのは、第2のFETスイッチSW2’の共通端子から、第2の通信システムの送信端子UTx1および第1の受信端子URx1−1、第3の通信システムの送信端子UTx8および第1の受信端子URx8−1、並びに第4の通信システムの送信端子Tx1および受信端子Rx1までの一点鎖線で囲まれた回路部分である。第4の通信システムの受信経路に配置された表面弾性波フィルタSAWはモジュール2の表面に実装され、第4の通信システムの送信経路に配置されたローパスフィルタLPFは、誘電体層に形成された電極パターンを用いてモジュール2の内部に構成されている。第2のFETスイッチSW2’が第4の通信システムの送信・受信の切り換えも兼ねているので、回路基板が大型化するのを抑えつつ、さらに多くの通信システムの送受信に対応可能な回路基板が提供される。また、図2に示すように、表面弾性波フィルタSAWは、高周波増幅器HPAが搭載されていないモジュールにおいて用い、高周波増幅器HPAが搭載されているモジュールでは用いない構成がより好ましい。これによって高周波増幅器HPAの発熱による特性変動が抑制される。
(第3の実施形態)
次に、図3を参照しつつ第3の実施形態について説明する。図3は第3の実施形態の回路基板の構成を示す回路ブロック図である。かかる第3の実施形態では、上記第2の実施形態に対して、第1〜第3の通信システムの無線通信をするための第2のアンテナ端子ANT2と、共通端子と二つの分岐端子を有する第2のダイプレクサDip2とをさらに有する。なお、第1のアンテナ端子ANT1に接続されている回路部分は図2に示す第2の実施形態と同様であるので、説明を省略する。第2のダイプレクサDip2の共通端子は第2のアンテナ端子ANT2に接続されるとともに、第2のダイプレクサDip2の一方の分岐端子には第1の通信システムの第2の受信経路が接続されている。第1の通信システムの第2の受信経路には、第2のダイプレクサDip2側から順にバンドパスフィルタBPF、低雑音増幅器LNA、バンドパスフィルタBPFおよびバランBALが配置されている。低雑音増幅器LNAで増幅された受信信号は、バランBALを介して平衡端子である第2の受信端子TDRx2に出力される。
また、第2のダイプレクサDip2の他方の分岐端子に接続された信号経路は、第3のFETスイッチSW3を介して第2の通信システムの第2の受信経路または第3の通信システムの第2の受信経路に切り換えられる。第2の通信システムの第2の受信経路および第3の通信システムの第2の受信経路には不平衡−平衡型の表面弾性波フィルタSAWが配置され、第2通信システムの受信信号は平衡端子である第2の通信システムの第2の受信端子URx1−2から、第3通信システムの受信信号は平衡端子である第3の通信システムの第2の受信端子URx8−2から出力される。図3に示す実施形態では、第1の通信システムの第2の受信経路は、第1の受信経路が接続された第1のアンテナ端子とは別の、第2のアンテナ端子に接続されており、それぞれ異なるアンテナ端子に接続された二つの受信端子に同時に受信信号を出力することが可能になっている。すなわち、第1の通信システムに対して1T2R型のMIMO(なお、ここでは、送信は一つであるが、受信が二以上のものも便宜的にMIMOと称することとする。以下同じ。)の送受信が可能な回路が実現されている。第2の通信システムまたは第3の通信システムにおいても、それぞれ異なるアンテナ端子に接続された二つの受信端子に同時に受信信号を出力することが可能になっている。すなわち、第2の通信システムまたは第3の通信システムに対しても1T2R型の送受信が可能な回路が実現されている。
第2のダイプレクサDip2の高周波側の分岐端子に接続された第1の通信システムの第2の受信経路はモジュール1に構成されている。モジュール1に構成されている、バンドパスフィルタBPFから第2の受信端子TDRx2までの回路のうち、低雑音増幅器LNAはモジュール1を構成する積層基板の表面に実装され、二つのバンドパスフィルタおよびバランBALは誘電体層に形成された電極パターンを用いてモジュール1を構成する積層基板の内部に設けられている。一方、第2のダイプレクサDip2の低周波側の分岐端子に接続された、第2の通信システムおよび第3の通信システムの第2の受信経路はモジュール3に構成されている。モジュール3に構成されているのは、第3のFETスイッチSW3の共通端子から、第2の通信システムの第2の受信端子URx1−2および第3の通信システムの第2の受信端子URx8−2までの二点鎖線で囲まれた回路部分である。第2の通信システムの第2の受信経路および第3の通信システムの第2の受信経路に配置された表面弾性波フィルタSAWはモジュール3の表面に実装されている。第2のダイプレクサDip2の他方の分岐端子に接続された、第3のFETスイッチSW3を含む回路は、第1および第2のFETスイッチSW1、SW2’を含む回路が構成されたモジュール1、2とは別のモジュール3に構成されて回路基板に実装されている。すなわち第3のFETスイッチを含む第3の実施形態においても、複数のFETスイッチを互いに別のモジュールに実装することで、回路基板全体としての小型化等を図っている。
(第4の実施形態)
次に、図4を参照しつつ第4の実施形態について説明する。図4に示す第4の実施形態は、図3に示した第3の実施形態とは、第1の通信システムの送信経路に係る部分が異なる。すなわち、第4の実施形態は、第4のFETスイッチSW4および第5のFETスイッチSW5を有し、第2のダイプレクサDip2の一方の分岐端子に接続された信号経路は第4のFETスイッチSW4を用いて第1の通信システムの第2の送信経路または第2の受信経路に切り換えられ、第1の通信システムの送信端子TDTxは、第5のFETスイッチSW5を介して、第1の通信システムの第1の送信経路または第2の送信経路を選択して接続される。かかる構成によって、第1の通信システムの送信に関しては、第1のアンテナ端子ANT1と第2のアンテナ端子ANT2とを選択して接続する、ダイバーシティ送信が可能である。第2のダイプレクサDip2の一方の分岐端子に接続された、第4のFETスイッチSW4を含む回路と第5のFETスイッチSW5とを含む回路とは、第1のFETスイッチSW1を含む回路が構成されたモジュール1に構成されている。
(第5の実施形態)
次に、図5を参照しつつ第5の実施形態について説明する。図5に示す第5の実施形態は、図4に示した第4の実施形態とは、第2のFETスイッチSW2’を含む回路が構成されたモジュール2の使用形態が異なる。すなわち、第5の実施形態は、複数の通信システムに、さらに送信と受信を異なるタイミングで行う第5の通信システムが含まれ、第2の通信システムの第1の受信経路および第3の通信システムの第1の受信経路のうちの一方が、第5の通信システムの受信経路を兼ねている。第2の通信システムおよび第3の通信システムのうち、第5の通信システムと使用周波数帯域の重なりを持つ方の通信システムを選択して、第5の通信システムとの間で、受信経路を共用させればよい。ここで第5の通信システムとして想定しているのは、例えば送信880〜915MHz帯/受信925〜960MHz帯を使用するGSM900である。第4の通信システムであるGSM850の送信端子Tx1は、GSM系の通信システムである第5の通信システムの送信端子としても用いる。一方、第5の通信システムであるGSM900の受信周波数帯域は、第3の通信システムであるUMTSの周波数帯域(受信925〜960MHz帯)と重なるため、受信端子URx8−1(Rx2)を共通化し、同じデュプレクサを介して第2のFETスイッチに接続できる。第5の実施形態は、第4の実施形態に対して、回路およびモジュールの変更を伴わずに、すなわち回路全体の大型化を抑えつつ、より多くの通信システムの送受信にも対応可能になっている。
(第6の実施形態)
次に、図6を参照しつつ第5の実施形態について説明する。第6の実施形態は、上述の第2のFETスイッチと第3のFETスイッチを用いて、さらに多くの通信システムに対応可能な構成である。図6に示す第6の実施形態は、図5に示した第5の実施形態に対して、以下の構成を追加したものである。モジュール2では、第2のFETスイッチSW2’’はSP9T型とし、その切り換え端子には周波数分割複信の第6および第7の通信システムの送受信端子UTRx2、UTRx5が接続されており、第1のアンテナ端子ANT1と第6および第7の通信システムの送受信経路との切り換えも可能になっている。第6および第7の通信システムとして想定しているのは、それぞれ、例えば送信1850〜1910MHz帯/受信1930〜1990MHz帯を使用するUMTS、送信824〜849MHz帯/受信869〜894MHz帯を使用するUMTSである。なお、モジュール2における第6および第7の通信システムの送受信経路には、デュプレクサは配置されていないが、これはモジュール2以外の部分に設ければよい。また、第2のFETスイッチSW2’’の切り換え端子には、さらに送信と受信を異なるタイミングで行う第8の通信システムおよび第9の通信システムの受信端子Rx3、Rx4およびそれらの通信システムに共通の送信端子Tx2が接続されており、第1のアンテナ端子ANT1と第8および第9の通信システムの送信経路/受信経路との切り換えも可能になっている。第8および第9の通信システムとして想定しているのは、それぞれ、例えば送信1710〜1785MHz帯/受信1805〜1880MHz帯を使用するGSM1800、送信1850〜1910MHz帯/受信1930〜1990MHz帯を使用するGSM1900である。一方、モジュール3では、第3のFETスイッチSW3’はSP4T型とし、その切り換え端子には周波数分割複信の第6および第7の通信システムの第2受信端子URx2−2、URx5−2が接続されており、第6および第7の通信システムに対しても、1T2R型のMIMOの送受信が可能となっている。
次に上記各実施形態における各モジュールの回路基板上の配置について、特に高周波回路部分について説明する。各モジュールはLGA、BGA等の態様で回路基板に実装される。図7は、図3〜図6に示すモジュール1〜3の、回路基板面に垂直な方向から見た回路基板上の配置を示している。第1、第2のダイプレクサDip1、Dip2を介して第1、第2のアンテナ端子ANT1、ANT2(図7では図の左側に位置する)に接続されるモジュール1〜3は、第1、第2のアンテナ端子ANT1、ANT2側から見て、モジュール2、モジュール3、モジュール1の順に並べて配置されている。また、モジュール2、モジュール3およびモジュール1を挟んで第1、第2のアンテナ端子ANT1、ANT2の反対側にはIC1〜3が順に並べられている。第2の通信システムおよび第3の通信システムなどのUMTS系と第4の通信システムなどのGSM系の回路が構成されたモジュール2と、第2の通信システムおよび第3の通信システムなどのUMTS系の回路が構成されたモジュール3は並べて配置され、それぞれ共通の高周波信号の変調/復調を行なうRF−IC(IC2)、HPA(IC1)に接続されて、回路全体の大型化が抑えられている。一方、第1の通信システムであるTD−LTEの回路が構成されたモジュール1が端に配置され、それに接続するTD−LTEを取り扱うRF−IC(IC3)も対応して端に配置されている。GSM系およびUMTS系のRF−IC(IC2)および/あるいはTD−LTEのRF−IC(IC3)は、それらの後段に接続されるデジタル信号の処理を行なうBB−IC(図示せず)と一体化される場合もある。
図8は、図3〜図6に示すモジュール1〜3の別の配置形態を示している。第1、第2のダイプレクサDip1、Dip2を介して第1、第2のアンテナ端子ANT1、ANT2(図8では図の左側に位置する)に接続されるモジュール1〜3は、第1、第2のアンテナ端子ANT1、ANT2側から見て、モジュール2、モジュール1、モジュール3の順に並べて配置されている。また、モジュール2、モジュール1およびモジュール3を挟んで第1、第2のアンテナ端子ANT1、ANT2の反対側にはIC1および4が並べられている。図8に示す実施形態では、図7に示すTD−LTE系のRF−IC(IC3)とGSM/UMTS系のRF−IC(IC2)の機能がIC4に一体化され、回路全体のいっそうの小型化が図られている。また、図7に示す実施形態の場合は、各モジュールのアンテナ端子側において、各モジュールに接続される信号線路を、積層基板で構成された回路基板の異なる層に形成して交差させる必要がある。これに対して、図8に示す実施形態では、第1の通信システムであるTD−LTEの回路が構成されたモジュール1が、モジュール2とモジュール3の間に配置されていることから、各モジュールのアンテナ端子側においてかかる信号線路を交差させる必要がない。そのため図8の実施形態の構成は、特性の安定化にも寄与する。
各モジュールが搭載される回路基板は、例えば携帯電話のメインボードであり、通常、樹脂基板が用いられる。信号線路やFETスイッチの制御電源線路を交差させる場合など、各線路の配置が複雑になる場合には、回路基板として積層樹脂基板を用いることが好ましい。本発明に係る回路基板は、携帯電話等の携帯端末をはじめとした各種通信装置に用いることができる。本発明に係る回路基板を用いることによって、通信装置の小型化に寄与する。
ANT1、2:アンテナ端子 Dip1,2:ダイプレクサ
SW1〜5:FETスイッチ BPF:バンドパスフィルタ
LPF:ローパスフィルタ BAL:バラン HPA:高周波増幅器
LNA:低雑音増幅器 SAW:表面弾性波フィルタ Dup1、2:デュプレクサ

Claims (6)

  1. 使用周波数帯域の異なる複数の通信システムの送信と受信を切り換えるための高周波回路を構成した回路基板であって、
    前記複数の通信システムには、時分割複信の第1の通信システムおよび周波数分割複信の第2および第3の通信システムが少なくとも含まれ、
    前記第1〜第3の通信システムの無線通信をするための第1のアンテナ端子と、共通端子と二つの分岐端子を有する第1のダイプレクサとを有し、
    前記第1のダイプレクサの共通端子が前記第1のアンテナ端子に接続されるとともに、
    前記第1のダイプレクサの一方の分岐端子に接続された前記第1の通信システムの第1の送受信経路は第1のFETスイッチを用いて第1の送信経路または第1の受信経路に切り換えられ、
    前記第1のダイプレクサの他方の分岐端子に接続された信号経路は、第2のFETスイッチを介して前記第2の通信システムの送受信経路または第3の通信システムの送受信経路に切り換えられ、
    前記第2および第3の通信システムの送受信経路は、それぞれデュプレクサを用いて送信経路と第1の受信経路とに分岐され、
    前記第1のダイプレクサの一方の分岐端子に接続された、前記第1のFETスイッチを含む回路と、前記第1のダイプレクサの他方の分岐端子に接続された、第2のFETスイッチを含む回路とは、それぞれ別々のモジュールで構成されて、前記回路基板に実装されていることを特徴とする回路基板。
  2. 前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第4の通信システムが含まれ、
    前記第2のFETスイッチは前記信号経路と前記第4の通信システムの送信経路または受信経路との接続の切り換えも行うことを特徴とする請求項1に記載の回路基板。
  3. 前記第1〜第3の通信システムの無線通信をするための第2のアンテナ端子と、
    共通端子と二つの分岐端子を有する第2のダイプレクサとをさらに有し、
    前記第2のダイプレクサの共通端子が前記第2のアンテナ端子に接続されるとともに、
    前記第2のダイプレクサの一方の分岐端子には前記第1の通信システムの第2の受信経路が接続され、
    前記第2のダイプレクサの他方の分岐端子に接続された信号経路は、第3のFETスイッチを介して前記第2の通信システムの第2の受信経路または前記第3の通信システムの第2の受信経路に切り換えられ、
    前記第2のダイプレクサの他方の分岐端子に接続された、前記第3のFETスイッチを含む回路は、前記第1および第2のFETスイッチを含む回路が構成されたモジュールとは別のモジュールに構成されて前記回路基板に実装されていることを特徴とする請求項1または2に記載の回路基板。
  4. 第4のFETスイッチおよび第5のFETスイッチを有し、
    前記第2のダイプレクサの一方の分岐端子に接続された信号経路は前記第4のFETスイッチを用いて前記第1の通信システムの第2の送信経路または第2の受信経路に切り換えられ、
    前記第1の通信システムの送信端子は、前記第5のFETスイッチを介して、前記第1の通信システムの第1の送信経路または第2の送信経路を選択して接続され、
    前記第2のダイプレクサの一方の分岐端子に接続された、前記第4のFETスイッチを含む回路と前記第5のFETスイッチとを含む回路とは、前記第1のFETスイッチを含む回路が構成されたモジュールに構成されていることを特徴とする請求項1〜3のいずれか一項に記載の回路基板。
  5. 前記複数の通信システムには、さらに送信と受信を異なるタイミングで行う第5の通信システムが含まれ、
    前記第2の通信システムの第1の受信経路および第3の通信システムの第1の受信経路のうちの一方が、前記第5の通信システムの受信経路を兼ねることを特徴とする請求項1〜4のいずれか一項に記載の回路基板。
  6. 請求項1〜5のいずれか一項に記載の回路基板を用いた通信装置。
JP2010292504A 2010-12-28 2010-12-28 回路基板およびそれを用いた通信装置 Expired - Fee Related JP5660450B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010292504A JP5660450B2 (ja) 2010-12-28 2010-12-28 回路基板およびそれを用いた通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010292504A JP5660450B2 (ja) 2010-12-28 2010-12-28 回路基板およびそれを用いた通信装置

Publications (2)

Publication Number Publication Date
JP2012142695A true JP2012142695A (ja) 2012-07-26
JP5660450B2 JP5660450B2 (ja) 2015-01-28

Family

ID=46678561

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010292504A Expired - Fee Related JP5660450B2 (ja) 2010-12-28 2010-12-28 回路基板およびそれを用いた通信装置

Country Status (1)

Country Link
JP (1) JP5660450B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017153357A (ja) * 2013-07-31 2017-08-31 インテル コーポレイション 無線デバイスのための無線充電ユニット及びカプラーに基づくドッキングコンボ
US10812129B2 (en) 2014-06-16 2020-10-20 Telefonaktiebolaget Lm Ericsson (Publ) Method and entity in TDD radio communications
WO2021215536A1 (ja) * 2020-04-24 2021-10-28 株式会社村田製作所 高周波モジュール及び通信装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156651A (ja) * 1998-11-19 2000-06-06 Hitachi Ltd Tdma/cdma共用通信端末
JP2001267952A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 無線端末装置
JP2002208873A (ja) * 2001-01-09 2002-07-26 Hitachi Metals Ltd アンテナスイッチ積層モジュール複合部品
JP2006340257A (ja) * 2005-06-06 2006-12-14 Renesas Technology Corp マルチモード高周波回路
JP2009094713A (ja) * 2007-10-05 2009-04-30 Hitachi Media Electoronics Co Ltd モジュール及びそれを用いた移動通信端末

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156651A (ja) * 1998-11-19 2000-06-06 Hitachi Ltd Tdma/cdma共用通信端末
JP2001267952A (ja) * 2000-03-22 2001-09-28 Matsushita Electric Ind Co Ltd 無線端末装置
JP2002208873A (ja) * 2001-01-09 2002-07-26 Hitachi Metals Ltd アンテナスイッチ積層モジュール複合部品
JP2006340257A (ja) * 2005-06-06 2006-12-14 Renesas Technology Corp マルチモード高周波回路
JP2009094713A (ja) * 2007-10-05 2009-04-30 Hitachi Media Electoronics Co Ltd モジュール及びそれを用いた移動通信端末

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017153357A (ja) * 2013-07-31 2017-08-31 インテル コーポレイション 無線デバイスのための無線充電ユニット及びカプラーに基づくドッキングコンボ
US10812129B2 (en) 2014-06-16 2020-10-20 Telefonaktiebolaget Lm Ericsson (Publ) Method and entity in TDD radio communications
WO2021215536A1 (ja) * 2020-04-24 2021-10-28 株式会社村田製作所 高周波モジュール及び通信装置
CN115398810A (zh) * 2020-04-24 2022-11-25 株式会社村田制作所 高频模块以及通信装置

Also Published As

Publication number Publication date
JP5660450B2 (ja) 2015-01-28

Similar Documents

Publication Publication Date Title
US11018727B2 (en) Diversity modules for processing radio frequency signals
KR101127022B1 (ko) 고주파 회로 및 고주파 부품
US9917615B2 (en) Radio-frequency module
US11476226B2 (en) Radio-frequency module and communication device
KR101280127B1 (ko) 다중 대역 또는 다중 모드 전단 안테나 스위치
ES2640348T3 (es) Disposiciones frontales para motores de comunicación de modo múltiple de banda múltiple
KR100966518B1 (ko) 다중 대역 이동 단말기들을 위한 다목적 rf 프론트-엔드
US20200287575A1 (en) Devices and methods for radio frequency front end systems
US20050085201A1 (en) Mimo and diversity front-end arrangements for multiband multimode communication engines
CN112005501B (zh) 高频模块以及具备该高频模块的通信装置
US20090128254A1 (en) High frequency electronic component
JP2006129419A (ja) 高周波選択回路、高周波モジュール及び無線通信装置
JP2009094713A (ja) モジュール及びそれを用いた移動通信端末
WO2013063952A1 (zh) 滤波装置、天线开关模组和双模终端
JP5729640B2 (ja) 回路基板およびそれを用いた通信装置
JP5660450B2 (ja) 回路基板およびそれを用いた通信装置
JP2010010765A (ja) 移動通信端末用電子回路モジュール及びこれを備えた移動通信端末用回路
JP2004032673A (ja) フロントエンドモジュール
JP2006237978A (ja) マルチバンド高周波モジュールおよびこれを用いたマルチバンド通信装置
CN115004562B (zh) 高频电路和通信装置
JP2009218649A (ja) 高周波電子部品
JP2021170750A (ja) 高周波モジュール及び通信装置
JP2009159411A (ja) 高周波回路、高周波部品および通信装置
JP3830369B2 (ja) 高周波回路、複合高周波部品及びそれを用いた通信装置
Liu et al. A new architecture design for WCDMA and GSM dual-mode mobile phones

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141120

R150 Certificate of patent or registration of utility model

Ref document number: 5660450

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees