JP2012138462A - Semiconductor device manufacturing method - Google Patents
Semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2012138462A JP2012138462A JP2010289724A JP2010289724A JP2012138462A JP 2012138462 A JP2012138462 A JP 2012138462A JP 2010289724 A JP2010289724 A JP 2010289724A JP 2010289724 A JP2010289724 A JP 2010289724A JP 2012138462 A JP2012138462 A JP 2012138462A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- back surface
- oxide film
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device.
半導体パッケージなどの各種の半導体装置に用いられる半導体ウエーハは、半導体装置の低背化(薄型化)のために、裏面研削によって薄肉化されることが一般的である。 In general, a semiconductor wafer used in various semiconductor devices such as a semiconductor package is thinned by back surface grinding in order to reduce the height (thinner thickness) of the semiconductor device.
しかし、半導体ウエーハは、裏面研削により薄肉化されると、その周縁部で割れ(クラック)や欠け(チッピング)が生じやすくなる。半導体ウエーハが薄肉化されるほど、その端面の断面形状が鋭角化し、割れや欠けが生じやすくなる。 However, when the semiconductor wafer is thinned by backside grinding, cracks and chipping (chipping) are likely to occur at the periphery. The thinner the semiconductor wafer, the sharper the cross-sectional shape of the end face, and the easier it is to crack or chip.
このような割れや欠けを抑制するための技術としては、特許文献1、2に記載のものがある。
As techniques for suppressing such cracks and chips, there are those described in
特許文献1の技術では、半導体ウエーハの端面と裏面とのなす角度が鋭角になる前の段階で裏面研削を終えることにより、割れや欠けを抑制する。 In the technique of Patent Document 1, cracking and chipping are suppressed by finishing the back surface grinding before the angle formed between the end surface and the back surface of the semiconductor wafer becomes an acute angle.
特許文献2の技術では、裏面研削を行った後の半導体ウエーハの端面を特殊な研削加工機により丸め加工することによって、割れや欠けを抑制する。特許文献2の研削加工機は、ドーム型の回転体と、その回転体の内周面に設けられた砥石と、を有し、その砥石によって半導体ウエーハの端面を丸め加工する。
In the technique of
しかしながら、特許文献1の技術では、半導体ウエーハの端面と裏面とが連続的な曲面にならず、それらの境界に鈍角ではあるものの角部が存在するため、割れや欠けを十分に抑制することは困難である。
また、特許文献2の技術では、半導体ウエーハの端面の丸め加工用の特殊な研削加工機が必要となる。
However, in the technique of Patent Document 1, since the end surface and the back surface of the semiconductor wafer are not continuous curved surfaces, and there are corners that are obtuse at their boundaries, it is possible to sufficiently suppress cracking and chipping. Have difficulty.
Further, the technique of
このように、特殊な装置を要さずに、裏面研削された半導体ウエーハの割れや欠けを十分に抑制することは困難だった。 Thus, it has been difficult to sufficiently suppress the cracking and chipping of the back-ground ground semiconductor wafer without requiring a special apparatus.
本発明は、裏面研削後の半導体ウエーハの周縁部の裏面側を選択的に酸化させることで酸化膜を形成する工程と、
前記酸化膜をエッチング除去する工程と、
を有することを特徴とする半導体装置の製造方法を提供する。
The present invention includes a step of forming an oxide film by selectively oxidizing the back surface side of the peripheral portion of the semiconductor wafer after back surface grinding,
Removing the oxide film by etching;
A method for manufacturing a semiconductor device is provided.
この半導体装置の製造方法によれば、裏面研削後の半導体ウエーハの周縁部の裏面側を選択的に酸化させることで酸化膜を形成し、その酸化膜をエッチング除去することによって、半導体ウエーハの裏面から周縁部にかけての部位の面取りを行うことができる。これにより、裏面と周縁部との境界の角部を無くし、裏面から周縁部にかけて連続的な曲面とすることができる。よって、裏面と周縁部との境界に角部が存在する場合と比べて、その境界部への応力集中を抑制できる。よって、半導体ウエーハの周縁部の割れや欠けを十分に抑制することができる。
つまり、特殊な装置を要さずに、裏面研削された半導体ウエーハの割れや欠けを十分に抑制することができる。
According to this method for manufacturing a semiconductor device, an oxide film is formed by selectively oxidizing the back surface side of the peripheral portion of the semiconductor wafer after the back surface grinding, and the oxide film is removed by etching to thereby remove the back surface of the semiconductor wafer. The chamfering of the site | part from a peripheral part can be performed. Thereby, the corner | angular part of the boundary of a back surface and a peripheral part can be eliminated, and it can be set as a continuous curved surface from a back surface to a peripheral part. Therefore, compared with the case where a corner | angular part exists in the boundary of a back surface and a peripheral part, the stress concentration to the boundary part can be suppressed. Therefore, it is possible to sufficiently suppress the cracking and chipping of the peripheral portion of the semiconductor wafer.
That is, it is possible to sufficiently suppress cracking and chipping of the back-ground ground semiconductor wafer without requiring a special device.
本発明によれば、特殊な装置を要さずに、裏面研削された半導体ウエーハの割れや欠けを十分に抑制することができる。 According to the present invention, it is possible to sufficiently suppress cracking and chipping of a back-ground ground semiconductor wafer without requiring a special apparatus.
以下、本発明の実施形態について、図面を用いて説明する。なお、すべての図面において、同様の構成要素には同一の符号を付し、適宜に説明を省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same components are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
図1は実施形態に係る半導体装置の製造方法の一連の工程を示す側断面図である。 FIG. 1 is a side cross-sectional view showing a series of steps of a method for manufacturing a semiconductor device according to an embodiment.
本実施形態に係る半導体装置の製造方法は、裏面研削後の半導体ウエーハ2の周縁部の裏面側(裏面周縁部1)を選択的に酸化させることで酸化膜4を形成する工程と、酸化膜4をエッチング除去する工程と、を有する。以下、詳細に説明する。
The manufacturing method of the semiconductor device according to the present embodiment includes a step of forming the oxide film 4 by selectively oxidizing the back surface side (back surface peripheral portion 1) of the peripheral portion of the
先ず、図1(a)に示すように、裏面研削された半導体ウエーハ2を準備する。半導体ウエーハ2は、例えばシリコンウエーハである。
ここで、半導体ウエーハ2は、裏面研削が行われる前に、予め、その周縁部(ベベル部)6が面取り加工されている。この面取り加工は、例えば、半導体ウエーハ2の表面(おもてめん)9から周縁部6にかけて緩やかに傾斜角度が変化するように行われ、同様に、半導体ウエーハ2の裏面(図1(a)には示されない裏面研削前の裏面)から周縁部6にかけて緩やかに傾斜角度が変化するように行われている。
ただし、図1(a)に示すように裏面研削が行われる結果、裏面5と周縁部6との境界に角部7が形成されている。
First, as shown in FIG. 1A, a
Here, the
However, as shown in FIG. 1A, as a result of the back surface grinding, corner portions 7 are formed at the boundary between the
次に、図1(b)に示すように、半導体ウエーハ2の裏面5にレジスト3を形成し、マスクとする。ここで、レジスト3は、裏面5の周縁部(裏面周縁部1)が露出するように形成する。より具体的には、レジスト3の外周端3aの位置が、表面9と周縁部6との境界8よりも、半導体ウエーハ2の端部寄りに位置するように形成することが好ましい。レジスト3は、例えば、感光性有機膜を裏面5に塗布し、露光及び現像することにより形成することができる。
Next, as shown in FIG. 1B, a resist 3 is formed on the
次に、半導体ウエーハ2の裏面5側から酸素イオンを注入する。この酸素イオン注入は、レジスト3をマスクとして行われる。このため、裏面周縁部1に対して選択的に、酸素イオンが注入される。
ここで、酸素イオンの注入時に、半導体ウエーハ2の外周から中央に向かってイオン注入エネルギーを徐々に小さくすることによって、半導体ウエーハ2の中央寄りの部分ほど浅く、半導体ウエーハ2の外周寄りの部分ほど深く、酸素イオンを注入する。
Next, oxygen ions are implanted from the
Here, when oxygen ions are implanted, by gradually decreasing the ion implantation energy from the outer periphery of the semiconductor wafer 2 toward the center, the portion closer to the center of the
図2は酸素イオンを注入する工程を説明するための図である。このうち図2(a)は酸素イオン注入時の半導体ウエーハ2の側面図、図2(b)は酸素イオンが注入された半導体ウエーハ2の裏面側を示す図、図2(c)は酸素イオンが注入された半導体ウエーハ2の周縁部における酸素イオンの打ち込み深さのプロファイルを示す図である。なお、図2(a)ではレジスト3の図示を省略している。
FIG. 2 is a diagram for explaining a process of implanting oxygen ions. 2A is a side view of the
図2(a)に示すように、半導体ウエーハ2の裏面周縁部1に対する酸素イオンの注入は、裏面周縁部1と対応する位置にスリット11が形成されたマスク10を介して酸素イオンを打ち込むことによって行う。イオン注入時に半導体ウエーハ2をその板面と平行な面内において回転させることにより、裏面周縁部1に沿って環状に酸素イオンを注入することができる(図2(b)参照)。ここで、半導体ウエーハ2の半径方向において酸素イオンの注入エネルギーを徐々に変化させる(半導体ウエーハ2の外周から中央に向かってイオン注入エネルギーを徐々に小さくする)ことにより、半導体ウエーハ2の中央寄りの部分ほど浅く、半導体ウエーハ2の外周寄りの部分ほど深く、酸素イオンを注入することができる(図2(c))。
As shown in FIG. 2A, oxygen ions are implanted into the back surface peripheral portion 1 of the
次に、半導体ウエーハ2をアニール処理する。これにより、半導体ウエーハ2において酸素イオンが注入された部分、すなわち裏面周縁部1が選択的に酸化され、裏面周縁部1に選択的に酸化膜4が形成される(図1(c))。ここで、酸化膜4は、図1(c)に示すように、半導体ウエーハ2の中央寄りの部分ほど浅く、半導体ウエーハ2の外周寄りの部分ほど深くなる。
Next, the
このように、本実施形態では、半導体ウエーハ2の裏面5における周縁部(裏面周縁部1)以外の部分をマスク(レジスト3)により覆った状態で、酸化膜4を形成する。
また、酸化膜4を形成する工程は、半導体ウエーハ2の周縁部6の裏面側(裏面周縁部1)に選択的に酸素イオンを注入する工程と、周縁部6の裏面側(裏面周縁部1)をアニールにより熱酸化する工程と、を有する。
また、酸素イオンを注入する工程は、半導体ウエーハ2の中央寄りの部分ほど酸素イオンの打ち込み深さが浅くなるようにして行う。
As described above, in the present embodiment, the oxide film 4 is formed in a state in which a portion other than the peripheral portion (back surface peripheral portion 1) on the
The oxide film 4 is formed by selectively implanting oxygen ions into the back surface side (back surface peripheral portion 1) of the
The step of implanting oxygen ions is performed such that the portion closer to the center of the
次に、レジスト3を除去する。 Next, the resist 3 is removed.
次に、図1(d)に示すように、酸化膜4をエッチングにより除去することによって、半導体ウエーハ2における裏面5から周縁部6にかけての部位の面取りを行う。これにより、裏面5と周縁部6との境界の角部7が無くなり、裏面5から周縁部6にかけて連続的な曲面となる。
なお、酸化膜4は、半導体ウエーハ2の中央寄りの部分ほど浅く、半導体ウエーハ2の外周寄りの部分ほど深いので、この酸化膜4を除去することにより、容易に、半導体ウエーハ2の周縁部6を丸みを帯びた形状に形成することができる。
このエッチングは、等方性の高いエッチング(等方性エッチング)であることが好ましい。等方性の高いエッチングを行うことにより、裏面5から周縁部6に亘って連続的な曲面を形成しやすく、角部7をより確実に無くすことができる。このエッチングは、例えば、ウェットエッチングとすることができる。
このエッチングは、半導体ウエーハ2の全体をエッチング液に浸漬することによって行っても良いし、半導体ウエーハ2の周縁部6(裏面周縁部1を含む)のみをエッチング液に浸漬することによって行っても良い。
ここで、半導体ウエーハ2(つまり、主にシリコン)よりも、酸化膜4(つまり、酸化シリコン)の方が、エッチングレートが高くなるようなエッチング液を用いることにより、酸化膜4の除去による面取りを行うことが可能である。
Next, as shown in FIG. 1 (d), the oxide film 4 is removed by etching, thereby chamfering a portion from the
Since the oxide film 4 is shallower toward the center of the
This etching is preferably highly isotropic etching (isotropic etching). By performing highly isotropic etching, it is easy to form a continuous curved surface from the
This etching may be performed by immersing the
Here, the chamfering by removing the oxide film 4 is performed by using an etching solution in which the oxide film 4 (that is, silicon oxide) has a higher etching rate than the semiconductor wafer 2 (that is, mainly silicon). Can be done.
このように面取りを行うことにより角部7を無くすことができるため、角部7が存在する場合と比べて、応力集中を抑制できる。よって、半導体ウエーハ2の周縁部6(特に裏面周縁部1)の割れや欠けを十分に抑制することができる。
Since the corner 7 can be eliminated by chamfering in this way, stress concentration can be suppressed as compared with the case where the corner 7 exists. Therefore, it is possible to sufficiently suppress the cracking and chipping of the peripheral edge portion 6 (particularly the back surface peripheral edge portion 1) of the
以上のような実施形態によれば、裏面研削後の半導体ウエーハ2の周縁部6の裏面側(裏面周縁部1)を選択的に酸化させることで酸化膜4を形成する工程と、酸化膜4をエッチング除去する工程と、を行う。よって、半導体ウエーハ2の裏面5から周縁部6にかけての部位の面取りを行うことができる。これにより、裏面5と周縁部6との境界の角部7を無くし、裏面5から周縁部6にかけて連続的な曲面とすることができる。よって、裏面5と周縁部6との境界に角部7が存在する場合と比べて、その境界部への応力集中を抑制できる。よって、半導体ウエーハ2の周縁部6の割れや欠けを十分に抑制することができる。
つまり、特殊な装置を要さずに、裏面研削された半導体ウエーハ2の割れや欠けを十分に抑制することができる。
According to the embodiment as described above, the step of forming the oxide film 4 by selectively oxidizing the back surface side (back surface periphery 1) of the
That is, it is possible to sufficiently suppress the cracking and chipping of the back-
なお、特許文献1の技術では、半導体ウエーハの端面と裏面とのなす角度が鋭角になる前の段階で裏面研削を終えるため、半導体ウエーハを所望の肉厚に加工できない場合がある。これに対し、本実施形態では、図1(a)の段階では、半導体ウエーハ2の端面(周縁部6)と裏面5とのなす角度が鋭角であっても良く、半導体ウエーハ2を所望の肉厚となるまで薄肉化することができる。
In the technique of Patent Document 1, since the back surface grinding is finished before the angle between the end surface and the back surface of the semiconductor wafer becomes an acute angle, the semiconductor wafer may not be processed to a desired thickness. On the other hand, in the present embodiment, at the stage of FIG. 1A, the angle formed between the end surface (peripheral portion 6) of the
1 裏面周縁部
2 半導体ウエーハ
3 レジスト
3a 外周端
4 酸化膜
5 裏面
6 周縁部
7 角部
8 境界
9 表面
10 マスク
11 スリット
DESCRIPTION OF SYMBOLS 1 Back surface
Claims (5)
前記酸化膜をエッチング除去する工程と、
を有することを特徴とする半導体装置の製造方法。 Forming an oxide film by selectively oxidizing the back side of the peripheral edge of the semiconductor wafer after back grinding; and
Removing the oxide film by etching;
A method for manufacturing a semiconductor device, comprising:
前記半導体ウエーハの前記周縁部の前記裏面側に選択的に酸素イオンを注入する工程と、
前記周縁部の前記裏面側をアニールにより熱酸化する工程と、
を有することを特徴とする請求項1に記載の半導体装置の製造方法。 The step of forming the oxide film includes
Selectively implanting oxygen ions into the back side of the peripheral edge of the semiconductor wafer;
Thermally oxidizing the back surface side of the peripheral portion by annealing;
The method of manufacturing a semiconductor device according to claim 1, wherein:
前記半導体ウエーハの裏面における前記周縁部以外の部分をマスクにより覆った状態で行うことを特徴とする請求項1乃至4の何れか一項に記載の半導体装置の製造方法。 The step of forming the oxide film includes
5. The method of manufacturing a semiconductor device according to claim 1, wherein the method is performed in a state where a portion other than the peripheral portion on the back surface of the semiconductor wafer is covered with a mask.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289724A JP2012138462A (en) | 2010-12-27 | 2010-12-27 | Semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010289724A JP2012138462A (en) | 2010-12-27 | 2010-12-27 | Semiconductor device manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012138462A true JP2012138462A (en) | 2012-07-19 |
Family
ID=46675658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010289724A Pending JP2012138462A (en) | 2010-12-27 | 2010-12-27 | Semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012138462A (en) |
-
2010
- 2010-12-27 JP JP2010289724A patent/JP2012138462A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105097482B (en) | Method for processing wafer | |
TWI413208B (en) | Process of forming ultra thin wafers having an edge support ring | |
US9966293B2 (en) | Wafer arrangement and method for processing a wafer | |
US8383489B2 (en) | SOI wafer and method for forming the same | |
JP2005123425A (en) | Semiconductor substrate manufacturing method, semiconductor substrate and method for manufacturing semiconductor device | |
JP6107709B2 (en) | Manufacturing method of bonded SOI wafer | |
JP2009176793A (en) | Method of dividing wafer | |
JP2006086519A (en) | Manufacturing method of semiconductor device | |
JPH0624200B2 (en) | Semiconductor device substrate processing method | |
EP2887383A1 (en) | Soi wafer manufacturing method | |
TWI748057B (en) | Masking a zone at the edge of a donor substrate during an ion implantation step | |
JP2011009341A (en) | Method of manufacturing semiconductor device | |
JP2007208145A (en) | Semiconductor device manufacturing method | |
JP2007242699A (en) | Method of manufacturing semiconductor element and semiconductor substrate | |
JP2012138462A (en) | Semiconductor device manufacturing method | |
TW200300575A (en) | Manufacturing method of bonding wafer | |
JP2022018162A (en) | Laser slicing peeling device and slicing peeling method using the same | |
JP2010171259A (en) | Method of manufacturing semiconductor device | |
US10079153B2 (en) | Semiconductor storage device | |
JP2002158198A (en) | Method for manufacturing semiconductor element | |
JP2008218820A (en) | Wafer and method of manufacturing the same | |
JP2005079389A (en) | Method and board for separating laminated wafer | |
JP2008166704A (en) | High-voltage c-mos element and method of manufacturing the same | |
JP2017208411A (en) | Manufacturing method for semiconductor device | |
CN101303963B (en) | Method and apparatus for eliminating migration of etching pattern |