JP2012132709A - Low voltage protection circuit - Google Patents
Low voltage protection circuit Download PDFInfo
- Publication number
- JP2012132709A JP2012132709A JP2010283084A JP2010283084A JP2012132709A JP 2012132709 A JP2012132709 A JP 2012132709A JP 2010283084 A JP2010283084 A JP 2010283084A JP 2010283084 A JP2010283084 A JP 2010283084A JP 2012132709 A JP2012132709 A JP 2012132709A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switch
- main signal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 25
- 101150110971 CIN7 gene Proteins 0.000 abstract description 11
- 101150110298 INV1 gene Proteins 0.000 abstract description 11
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 abstract description 11
- 238000007599 discharging Methods 0.000 abstract 2
- 230000000052 comparative effect Effects 0.000 description 12
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 4
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Protection Of Static Devices (AREA)
Abstract
Description
本発明は、消費電力を削減しつつ、正しい低電圧保護を行うことができる低電圧保護回路に関する。 The present invention relates to a low voltage protection circuit capable of performing correct low voltage protection while reducing power consumption.
ドライバー回路は、マイコンなどの外部装置から入力されるメイン信号に基づいて、パワーＭＯＳＦＥＴやＩＧＢＴなどの外部負荷を駆動する駆動信号を出力する。ドライバー回路に供給される電源電圧が低下した場合、駆動信号の振幅が十分でない状態で外部負荷が駆動されてしまう。これを防止するため、ドライバー回路は、電源電圧が所定の値より大きいか否かを判定するＵＶ判定を行う低電圧保護回路を有する。低電圧保護回路は、電源電圧が所定電圧より低い場合には、メイン信号の論理に関わらず強制的に駆動信号を遮断する。 The driver circuit outputs a drive signal for driving an external load such as a power MOSFET or IGBT based on a main signal input from an external device such as a microcomputer. When the power supply voltage supplied to the driver circuit decreases, the external load is driven in a state where the amplitude of the drive signal is not sufficient. In order to prevent this, the driver circuit includes a low voltage protection circuit that performs UV determination to determine whether the power supply voltage is greater than a predetermined value. The low voltage protection circuit forcibly cuts off the drive signal regardless of the logic of the main signal when the power supply voltage is lower than the predetermined voltage.
一般の低電圧保護回路では、電圧比較回路の後段に、信号を平滑化するフィルター回路を設けることが多い。このような低電圧保護回路は、ノイズによる短時間の電源電圧降下（電源電圧が所定の値以下となる時間が短い場合）であれば、駆動信号を遮断しない。 In general low voltage protection circuits, a filter circuit for smoothing a signal is often provided after the voltage comparison circuit. Such a low voltage protection circuit does not cut off the drive signal if the power supply voltage drop due to noise is short (when the time when the power supply voltage is equal to or lower than a predetermined value is short).
また、メイン信号がＬの場合、ドライバー回路は駆動信号を出力しない。この場合にはＵＶ判定は必要ないので、消費電力を削減するために低電圧保護回路への電源供給を遮断する技術が考案されている（例えば、特許文献１参照） When the main signal is L, the driver circuit does not output a drive signal. In this case, since UV determination is not necessary, a technique for cutting off the power supply to the low voltage protection circuit has been devised in order to reduce power consumption (see, for example, Patent Document 1).
特許文献１の電圧比較回路の後段にフィルター回路を設けた低電圧保護回路が考えられる。この従来の回路では、ＵＶ判定不要状態からＵＶ判定必要状態に切り替わった時に、フィルター回路の起動時間を経過しなければ正しいＵＶ判定を行うことができない。例えば、ＵＶ判定不要状態に電源電圧が低下していた場合、ＵＶ判定必要状態に切り替わると速やかにＵＶ判定を行って、駆動信号を遮断する必要がある。しかし、従来の回路ではそのような正しい低電圧保護を行うことはできなかった。 A low voltage protection circuit in which a filter circuit is provided in the subsequent stage of the voltage comparison circuit of Patent Document 1 can be considered. In this conventional circuit, when switching from the UV determination unnecessary state to the UV determination necessary state, correct UV determination cannot be performed unless the activation time of the filter circuit has elapsed. For example, if the power supply voltage has been lowered to a UV determination unnecessary state, it is necessary to quickly perform UV determination and shut off the drive signal when the UV determination is required. However, the conventional circuit cannot perform such a correct low voltage protection.
本発明は、上述のような課題を解決するためになされたもので、その目的は消費電力を削減しつつ、正しい低電圧保護を行うことができる低電圧保護回路を得るものである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a low-voltage protection circuit that can perform correct low-voltage protection while reducing power consumption.
本発明に係る低電圧保護回路は、電源の電圧を抵抗分割する抵抗分圧回路と、前記抵抗分圧回路の出力電圧と参考電圧を比較する電圧比較回路と、一端が接地された容量と、前記出力電圧が前記参考電圧より低い場合に前記容量を充電し、前記出力電圧が前記参考電圧より高い場合に前記容量を放電する充放電回路と、前記容量の前記他端の電圧を反転するインバータと、前記インバータの出力信号とメイン信号のＡＮＤ演算を行うＡＮＤ回路と、前記メイン信号がＬの場合に、前記充放電回路への電源供給を停止する第１のスイッチと、前記メイン信号がＬの場合に、前記容量を充電する第２のスイッチとを備えることを特徴とする。 A low voltage protection circuit according to the present invention includes a resistance voltage dividing circuit that divides a voltage of a power source by resistance, a voltage comparison circuit that compares an output voltage of the resistance voltage dividing circuit and a reference voltage, a capacitor having one end grounded, A charge / discharge circuit that charges the capacitor when the output voltage is lower than the reference voltage and discharges the capacitor when the output voltage is higher than the reference voltage, and an inverter that inverts the voltage at the other end of the capacitor An AND circuit that performs an AND operation on the output signal of the inverter and the main signal, a first switch that stops power supply to the charge / discharge circuit when the main signal is L, and the main signal is L In this case, a second switch for charging the capacitor is provided.
本発明により、消費電力を削減しつつ、正しい低電圧保護を行うことができる。 According to the present invention, correct low voltage protection can be performed while reducing power consumption.
本発明の実施の形態に係る低電圧保護回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。 A low voltage protection circuit according to an embodiment of the present invention will be described with reference to the drawings. The same or corresponding components are denoted by the same reference numerals, and repeated description may be omitted.
実施の形態１．
図１は、本発明の実施の形態１に係る低電圧保護回路を示す図である。電源と接地点の間に抵抗Ｒ１と抵抗Ｒ２が直列に接続されている。この抵抗Ｒ１，Ｒ２により抵抗分圧回路１０が構成される。抵抗分圧回路１０は、抵抗Ｒ１と抵抗Ｒ２の接続点の電圧を出力する。電圧比較回路ＣＰ１は、抵抗分圧回路１０の出力電圧を＋入力端子から入力し、参考電圧Ｖｒｅｆを−入力端子から入力して比較するオペアンプである。
Embodiment 1 FIG.
FIG. 1 is a diagram showing a low voltage protection circuit according to Embodiment 1 of the present invention. A resistor R1 and a resistor R2 are connected in series between the power source and the ground point. The resistors R1 and R2 constitute a resistor voltage dividing
電源と接地点の間に定電流回路Ｉ１とスイッチＮ１が直列に接続されている。スイッチＮ１はＮチャネルＭＯＳトランジスタである。スイッチＮ１は電圧比較回路ＣＰ１の出力信号により制御される。定電流回路Ｉ１とスイッチＮ１により充放電回路１２が構成される。
A constant current circuit I1 and a switch N1 are connected in series between the power source and the grounding point. The switch N1 is an N channel MOS transistor. The switch N1 is controlled by the output signal of the voltage comparison circuit CP1. The charge /
容量Ｃ１の一端が接地され、他端（Ａ点）が定電流回路Ｉ１とスイッチＮ１の接続点に接続されている。インバータＩＮＶ１のアノードが容量の他端に接続されている。ＡＮＤ回路１４は、インバータＩＮＶ１の出力信号とメイン信号を入力する。
One end of the capacitor C1 is grounded, and the other end (point A) is connected to a connection point between the constant current circuit I1 and the switch N1. The anode of the inverter INV1 is connected to the other end of the capacitor. The
電源と定電流回路Ｉ１の間にスイッチＰ１が接続され、電源と抵抗Ｒ１の間にスイッチＰ２が接続されている。電源と容量Ｃ１の他端の間にスイッチＰ３が接続されている。スイッチＰ１，Ｐ２，Ｐ３はＰチャネルＭＯＳトランジスタである。インバータＩＮＶ２はメイン信号を反転させ、インバータＩＮＶ３はインバータＩＮＶ２の出力信号を反転させる。スイッチＰ１，Ｐ２は、インバータＩＮＶ２の出力信号により制御される。スイッチＰ３は、インバータＩＮＶ３の出力信号により制御される。 A switch P1 is connected between the power supply and the constant current circuit I1, and a switch P2 is connected between the power supply and the resistor R1. A switch P3 is connected between the power source and the other end of the capacitor C1. Switches P1, P2, and P3 are P-channel MOS transistors. The inverter INV2 inverts the main signal, and the inverter INV3 inverts the output signal of the inverter INV2. The switches P1 and P2 are controlled by the output signal of the inverter INV2. The switch P3 is controlled by the output signal of the inverter INV3.
続いて、本実施の形態に係る低電圧保護回路の動作を説明する。抵抗分圧回路１０は、電源の電圧を抵抗分割する。電圧比較回路ＣＰ１は、抵抗分圧回路１０の出力電圧と参考電圧Ｖｒｅｆを比較する。充放電回路１２は、電圧比較回路ＣＰ１の比較結果を入力して、出力電圧が参考電圧より低い場合に容量Ｃ１を充電し、出力電圧が参考電圧Ｖｒｅｆより高い場合に容量Ｃ１を放電する。インバータＩＮＶ１は、容量Ｃ１の他端の電圧を反転する。ＡＮＤ回路１４は、インバータＩＮＶ１の出力信号とメイン信号のＡＮＤ演算を行う。
Next, the operation of the low voltage protection circuit according to this embodiment will be described. The resistance voltage dividing
スイッチＰ１は、メイン信号がＬの場合に、充放電回路１２への電源供給を停止する。スイッチＰ２は、メイン信号がＬの場合に、抵抗分圧回路１０への電源供給を停止する。スイッチＰ３は、メイン信号がＬの場合に、容量Ｃ１を充電する。
The switch P1 stops power supply to the charge /
続いて、本実施の形態に係る低電圧保護回路の効果について比較例１，２と比較して説明する。図２は、比較例１に係る低電圧保護回路を示す図である。比較例１には、実施の形態１と比べてスイッチＰ１，Ｐ２、Ｐ３とインバータＩＮＶ２，ＩＮＶ３が無い。従って、比較例１では、メイン信号の論理に関わらず常に回路が動作して電力を消費する。一方、本実施の形態では、メイン信号がＬの場合にはＵＶ判定が必要ないので、スイッチＰ１，Ｐ２により電源供給を遮断する。これにより、消費電力を削減することができる。 Next, the effect of the low voltage protection circuit according to the present embodiment will be described in comparison with Comparative Examples 1 and 2. FIG. 2 is a diagram illustrating a low voltage protection circuit according to the first comparative example. The comparative example 1 does not include the switches P1, P2, and P3 and the inverters INV2 and INV3 as compared with the first embodiment. Therefore, in Comparative Example 1, the circuit always operates and consumes power regardless of the logic of the main signal. On the other hand, in the present embodiment, when the main signal is L, UV determination is not necessary, and therefore power supply is shut off by the switches P1 and P2. Thereby, power consumption can be reduced.
図３は、比較例２に係る低電圧保護回路を示す図である。比較例２には、実施の形態１と比べてスイッチＰ３とインバータＩＮＶ３が無い。従って、比較例２では、メイン信号がＬの場合には容量Ｃ１は充電されない。 FIG. 3 is a diagram illustrating a low voltage protection circuit according to the second comparative example. The comparative example 2 does not have the switch P3 and the inverter INV3 as compared with the first embodiment. Therefore, in the comparative example 2, when the main signal is L, the capacitor C1 is not charged.
図４は、実施の形態１と比較例２の回路の動作を示すタイミングチャートである。電源電圧ＶＢＳが所定電圧ＶＵＶより大きい場合（ＶＢＳ＞ＶＵＶ）、スイッチＮ１がＯＮし、Ａ点の電圧は０Ｖとなり、インバータＩＮＶ１の出力信号はＨとなる。従って、ＡＮＤ回路１４の出力はメイン信号と同じ論理になる。ここで、ＶＵＶ＝（Ｒ１＋Ｒ２）／Ｒ２×Ｖｒｅｆである。
FIG. 4 is a timing chart showing the operation of the circuits of the first embodiment and the comparative example 2. When the power supply voltage VBS is larger than the predetermined voltage VUV (VBS> VUV), the switch N1 is turned ON, the voltage at the point A becomes 0V, and the output signal of the inverter INV1 becomes H. Therefore, the output of the
一方、ＶＢＳがＶＵＶより小さい場合（ＶＢＳ＜ＶＵＶ）、スイッチＮ１がＯＦＦし、Ａ点の電圧は高電圧となり、インバータＩＮＶ１の出力信号はＬとなる。従って、ＡＮＤ回路１４の出力は、メイン信号の論理に関わらず強制的にＬになる。
On the other hand, when VBS is smaller than VUV (VBS <VUV), the switch N1 is turned OFF, the voltage at the point A becomes a high voltage, and the output signal of the inverter INV1 becomes L. Therefore, the output of the
また、定電流回路Ｉ１、スイッチＮ１，容量Ｃ１、及びインバータＩＮＶ１によりフィルター回路が構成される。このフィルター回路により、電源電圧が通常電圧から低電圧に変化した場合に、その状態が一定時間経過した後にＡＮＤ回路１４の出力が強制的にＬになる。これにより、ノイズによる短時間の電源電圧降下による論理制御を防ぐことができる。
The constant current circuit I1, the switch N1, the capacitor C1, and the inverter INV1 constitute a filter circuit. With this filter circuit, when the power supply voltage changes from a normal voltage to a low voltage, the output of the AND
しかし、比較例２では、メイン信号がＬの場合にスイッチＰ１により定電流回路Ｉ１による容量Ｃ１の充電が行われない。従って、メイン信号がＬからＨに変わった場合に、Ａ点の電圧が０Ｖから徐々に上昇する。このため、ＶＢＳがＶＵＶより小さい場合でも、所定の起動時間の経過後にしか、ＡＮＤ回路１４の出力がＬにならない。なお、起動時間は、定電流Ｉ１の電流値、容量Ｃ１の容量値、インバータＩＮＶ１の閾値により設定される。
However, in Comparative Example 2, when the main signal is L, the capacitor C1 is not charged by the constant current circuit I1 by the switch P1. Therefore, when the main signal changes from L to H, the voltage at the point A gradually increases from 0V. For this reason, even when VBS is smaller than VUV, the output of the AND
一方、本実施の形態では、メイン信号がＬの場合に、スイッチＰ３により容量Ｃ１を充電する。従って、メイン信号がＬからＨに変わった場合に、Ａ点の電圧は既に高電圧になっている。このため、ＶＢＳがＶＵＶより小さい場合に、速やかにＡＮＤ回路１４の出力がＬになる。よって、正しい低電圧保護を行うことができる。
On the other hand, in the present embodiment, when the main signal is L, the capacitor C1 is charged by the switch P3. Therefore, when the main signal changes from L to H, the voltage at the point A is already high. For this reason, when VBS is smaller than VUV, the output of the AND
実施の形態２．
図５は、本発明の実施の形態２に係る低電圧保護回路を示す図である。実施の形態１の構成に、容量Ｃ１の他端とスイッチＮ１の間に接続されたスイッチＮ２が追加されている。スイッチＮ２は、インバータＩＮＶ３の出力信号により制御され、メイン信号がＬの場合に容量Ｃ１の他端を接地点から切断する。これにより、スイッチＰ３がＯＮした場合に電源から接地点に貫通電流Ｉａが流れるのを防ぐことができる。
Embodiment 2. FIG.
FIG. 5 is a diagram showing a low voltage protection circuit according to the second embodiment of the present invention. A switch N2 connected between the other end of the capacitor C1 and the switch N1 is added to the configuration of the first embodiment. The switch N2 is controlled by the output signal of the inverter INV3, and disconnects the other end of the capacitor C1 from the ground point when the main signal is L. Thereby, it is possible to prevent the through current Ia from flowing from the power source to the ground point when the switch P3 is turned on.
実施の形態３．
図６は、本発明の実施の形態３に係る低電圧保護回路を示す図である。実施の形態２の構成に比べて、スイッチＰ２の代わりに、抵抗Ｒ２と接地点の間に接続されたスイッチＮ３が設けられている。スイッチＮ３は、インバータＩＮＶ３の出力信号により制御され、メイン信号がＬの場合に抵抗分圧回路１０を接地点から切断する。これにより、スイッチＰ２と同様に抵抗分圧回路１０の消費電力を削減することができる。
Embodiment 3 FIG.
FIG. 6 is a diagram showing a low voltage protection circuit according to Embodiment 3 of the present invention. Compared to the configuration of the second embodiment, a switch N3 connected between the resistor R2 and the ground point is provided instead of the switch P2. The switch N3 is controlled by the output signal of the inverter INV3. When the main signal is L, the switch N3 is disconnected from the ground point. Thereby, the power consumption of the resistance
１０ 抵抗分圧回路
１２ 充放電回路
１４ ＡＮＤ回路
Ｃ１ 容量
ＣＰ１ 電圧比較回路
ＩＮＶ１ インバータ
Ｎ２ スイッチ（第４のスイッチ）
Ｎ３ スイッチ（第５のスイッチ）
Ｐ１ スイッチ（第１のスイッチ）
Ｐ３ スイッチ（第２のスイッチ）
Ｐ２ スイッチ（第３のスイッチ）
10 resistor
N3 switch (fifth switch)
P1 switch (first switch)
P3 switch (second switch)
P2 switch (third switch)
Claims (4)
前記抵抗分圧回路の出力電圧と参考電圧を比較する電圧比較回路と、
一端が接地された容量と、
前記出力電圧が前記参考電圧より低い場合に前記容量を充電し、前記出力電圧が前記参考電圧より高い場合に前記容量を放電する充放電回路と、
前記容量の前記他端の電圧を反転するインバータと、
前記インバータの出力信号とメイン信号のＡＮＤ演算を行うＡＮＤ回路と、
前記メイン信号がＬの場合に、前記充放電回路への電源供給を停止する第１のスイッチと、
前記メイン信号がＬの場合に、前記容量を充電する第２のスイッチとを備えることを特徴とする低電圧保護回路。 A resistance voltage dividing circuit for dividing the voltage of the power supply by resistance;
A voltage comparison circuit that compares the output voltage of the resistance voltage divider circuit with a reference voltage;
A capacitor with one end grounded;
A charge / discharge circuit that charges the capacitor when the output voltage is lower than the reference voltage, and discharges the capacitor when the output voltage is higher than the reference voltage;
An inverter for inverting the voltage at the other end of the capacitor;
An AND circuit that performs an AND operation on the output signal of the inverter and the main signal;
A first switch for stopping power supply to the charge / discharge circuit when the main signal is L;
A low voltage protection circuit comprising: a second switch that charges the capacitor when the main signal is L.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283084A JP5434896B2 (en) | 2010-12-20 | 2010-12-20 | Low voltage protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010283084A JP5434896B2 (en) | 2010-12-20 | 2010-12-20 | Low voltage protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012132709A true JP2012132709A (en) | 2012-07-12 |
| JP5434896B2 JP5434896B2 (en) | 2014-03-05 |
Family
ID=46648484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010283084A Active JP5434896B2 (en) | 2010-12-20 | 2010-12-20 | Low voltage protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5434896B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103499730A (en) * | 2013-10-16 | 2014-01-08 | 国网山东省电力公司青岛供电公司 | Safety electricity testing and discharging device |
| CN109188306A (en) * | 2018-07-18 | 2019-01-11 | 深圳市华星光电半导体显示技术有限公司 | Detect the circuit and method of the input voltage rate of climb |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337276A (en) * | 1993-04-02 | 1994-12-06 | Seiko Instr Inc | Electric signal delay circuit |
| JPH1173253A (en) * | 1997-08-29 | 1999-03-16 | Sanyo Electric Co Ltd | Low voltage detecting circuit |
| JP2003279603A (en) * | 2002-03-25 | 2003-10-02 | Citizen Watch Co Ltd | Power-supply voltage detection circuit |
-
2010
- 2010-12-20 JP JP2010283084A patent/JP5434896B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337276A (en) * | 1993-04-02 | 1994-12-06 | Seiko Instr Inc | Electric signal delay circuit |
| JPH1173253A (en) * | 1997-08-29 | 1999-03-16 | Sanyo Electric Co Ltd | Low voltage detecting circuit |
| JP2003279603A (en) * | 2002-03-25 | 2003-10-02 | Citizen Watch Co Ltd | Power-supply voltage detection circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103499730A (en) * | 2013-10-16 | 2014-01-08 | 国网山东省电力公司青岛供电公司 | Safety electricity testing and discharging device |
| CN109188306A (en) * | 2018-07-18 | 2019-01-11 | 深圳市华星光电半导体显示技术有限公司 | Detect the circuit and method of the input voltage rate of climb |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5434896B2 (en) | 2014-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220209768A1 (en) | Load driver | |
| KR101387266B1 (en) | Level shift device | |
| JP4756138B2 (en) | High voltage power switch using low voltage transistors | |
| US9973082B1 (en) | Load driving circuit | |
| CN107483045B (en) | Level shift circuit and display device | |
| JP2010028424A (en) | Reset signal generating circuit | |
| JP5481042B2 (en) | Overvoltage protection circuit and electronic device using the same | |
| US8803565B2 (en) | Driving circuits, power devices and electronic devices including the same | |
| JP2012175804A (en) | Ground fault protection circuit and switch driving device using the same | |
| JP5434896B2 (en) | Low voltage protection circuit | |
| US8350838B2 (en) | Power supply circuit for liquid crystal display | |
| JP2017077138A (en) | Semiconductor device | |
| JP2017073872A (en) | Charge pump circuit | |
| JP5481327B2 (en) | Power supply circuit using rechargeable battery | |
| JP5226474B2 (en) | Semiconductor output circuit | |
| JP7438037B2 (en) | charge pump device | |
| JP2020065399A (en) | Load drive circuit | |
| US8907651B2 (en) | Power supply circuit for reduced wake-up time | |
| CN113708747B (en) | Controlled switch switching circuit and switching device | |
| JP2017022684A (en) | Load drive circuit | |
| JP2023018810A (en) | Semiconductor device | |
| CN106249453B (en) | Low-power source electrode driving circuit | |
| JP2024065260A (en) | Semiconductor integrated circuit device | |
| JP4783189B2 (en) | Driving circuit | |
| JP5453800B2 (en) | Voltage detection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121217 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5434896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |