JP2012130136A - Integrated circuit - Google Patents
Integrated circuit Download PDFInfo
- Publication number
- JP2012130136A JP2012130136A JP2010278424A JP2010278424A JP2012130136A JP 2012130136 A JP2012130136 A JP 2012130136A JP 2010278424 A JP2010278424 A JP 2010278424A JP 2010278424 A JP2010278424 A JP 2010278424A JP 2012130136 A JP2012130136 A JP 2012130136A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- terminal
- switching element
- voltage
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、集積回路に関する。 The present invention relates to integrated circuits.
液晶ディスプレイなどの電子機器で使用される直流電圧を生成する電源として、入力電圧をスイッチングして所望の直流電圧を生成するスイッチング電源が一般に知られている。
例えば、特許文献１の図１６および１７では、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御によってスイッチング信号を生成するスイッチング電源が開示されている。また、例えば、特許文献１の図１５では、ヒステリシス制御（リップル制御）によってスイッチング信号を生成するスイッチング電源が開示されている。
このようにして、ＰＷＭ制御やヒステリシス制御によってスイッチング信号を生成し、所望の直流電圧を生成することができる。
2. Description of the Related Art A switching power supply that generates a desired DC voltage by switching an input voltage is generally known as a power supply that generates a DC voltage used in electronic devices such as liquid crystal displays.
For example, FIGS. 16 and 17 of
In this way, a switching signal can be generated by PWM control or hysteresis control, and a desired DC voltage can be generated.
上記のようなスイッチング電源回路では、例えば図１２に示すように、スイッチング制御回路１２から出力されるスイッチング信号（Ｓａ，Ｓｂ１）は、出力回路（１４ａ，１４ｃ、特許文献１においてはドライバ３７）によってバッファリングされ、スイッチング素子（３，２）に供給される。そして、出力回路１４ａおよび１４ｃは、例えば図１２に示すように、１段以上のＣＭＯＳ（Complementary Metal-Oxide Semiconductor：相補型金属酸化膜半導体）インバータで構成される。
In the switching power supply circuit as described above, for example, as shown in FIG. 12, the switching signals (Sa, Sb1) output from the
ところで、例えば図１３に示すように、スイッチング電源回路を集積回路１ｄとして構成した場合、スイッチング素子２および３の接続点（スイッチングノード）に接続される端子９４が、端子９７と短絡するなどして、グランド（接地電圧ＧＮＤ）に短絡される可能性があり得る。そして、スイッチング素子２は、この状態（グランド短絡状態）でオンとなると、大きな電流が流れ、当該大電流（大電力）によって破壊されたり発煙したりする場合もある。
Incidentally, for example, as shown in FIG. 13, when the switching power supply circuit is configured as an integrated circuit 1 d, the
また、例えば図１４に示すように、ダイオードＤ１とともにブートストラップ回路を構成するコンデンサＣ１（ブートストラップコンデンサ）が、端子９２に接続されない可能性もあり得る。そして、この状態（ブートオープン状態）では、スイッチング素子２は、ゲート・ソース間の閾値電圧Ｖｔ付近の電圧でオンとなり、オン抵抗Ｒｏｎが高い状態で電流が流れ、当該大電力によって破壊されたり発煙したりする場合もある。
Further, for example, as shown in FIG. 14, there is a possibility that the capacitor C1 (bootstrap capacitor) constituting the bootstrap circuit together with the diode D1 is not connected to the
そのため、スイッチング電源回路用の集積回路は、スイッチング素子を内蔵する場合には、このような大電力を検知してスイッチング素子を保護する保護回路を備えることが望ましい。しかしながら、図１２に示したような、外付けのスイッチング素子を駆動する集積回路では、当該大電力を直接検知することができない。 Therefore, when an integrated circuit for a switching power supply circuit has a built-in switching element, it is desirable to include a protection circuit that detects such high power and protects the switching element. However, an integrated circuit that drives an external switching element as shown in FIG. 12 cannot directly detect the high power.
前述した課題を解決する主たる本発明は、第１の直流電圧が入力電極に入力されるハイサイドのスイッチング素子の制御電極が接続される第１の端子と、前記ハイサイドのスイッチング素子と直列に接続され、前記ハイサイドのスイッチング素子と相補的にオン・オフ制御されるローサイドのスイッチング素子の制御電極が接続される第２の端子と、前記ハイサイドのスイッチング素子と前記ローサイドのスイッチング素子との接続点が接続される第３の端子と、前記第１の直流電圧が印加される第４の端子と、前記ハイサイドのスイッチング素子および前記ローサイドのスイッチング素子をそれぞれオン・オフ制御するための第１および第２のスイッチング信号を生成する信号生成回路と、前記第１および第２のスイッチング信号をそれぞれバッファリングして前記第１および第２の端子から出力する出力回路と、を有し、前記出力回路は、前記第３の端子と前記第４の端子との間の電圧が所定の電圧以上の場合に、前記ハイサイドのスイッチング素子をオフするための制御信号を出力する保護回路を含むことを特徴とする集積回路である。 The main present invention for solving the above-described problem is that a first terminal to which a control electrode of a high-side switching element to which a first DC voltage is input to an input electrode is connected, and the high-side switching element are connected in series. A second terminal connected to a control electrode of a low-side switching element that is connected and controlled on and off complementarily with the high-side switching element; and the high-side switching element and the low-side switching element A third terminal to which a connection point is connected, a fourth terminal to which the first DC voltage is applied, a first terminal for controlling on / off of the high-side switching element and the low-side switching element, respectively. A signal generation circuit for generating first and second switching signals, and the first and second switching signals, respectively. An output circuit for buffering and outputting from the first and second terminals, and the output circuit has a voltage between the third terminal and the fourth terminal equal to or higher than a predetermined voltage. In some cases, the integrated circuit includes a protection circuit that outputs a control signal for turning off the high-side switching element.
本発明の他の特徴については、添付図面及び本明細書の記載により明らかとなる。 Other features of the present invention will become apparent from the accompanying drawings and the description of this specification.
本発明によれば、ハイサイドのスイッチング素子を大電力による破壊から保護することができる。 According to the present invention, it is possible to protect the high-side switching element from being destroyed by high power.
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。 At least the following matters will become apparent from the description of this specification and the accompanying drawings.
＜第１実施形態＞
＝＝＝スイッチング電源回路全体の構成の概略＝＝＝
以下、図２を参照して、本発明の第１の実施形態におけるスイッチング電源回路全体の構成の概略について説明する。
<First Embodiment>
=== Overall Configuration of Switching Power Supply Circuit ===
Hereinafter, the overall configuration of the switching power supply circuit according to the first embodiment of the present invention will be described with reference to FIG.
図２に示されているスイッチング電源回路は、集積回路１ａ、スイッチング素子２、３、コイル４、コンデンサ５、Ｃ１、Ｃ２、抵抗６、７、およびダイオードＤ１を含んで構成されている。また、集積回路１ａは、端子９１ないし９８を備え、電圧調整回路１１、スイッチング制御回路１２、レベルシフト回路１３ａ、および出力回路１４ａ、１５ａを含んで構成されている。なお、本実施形態では、一例として、スイッチング素子２および３がいずれもＮＭＯＳ（N-channel MOS：Ｎチャネル金属酸化膜半導体）トランジスタである場合について説明する。
The switching power supply circuit shown in FIG. 2 includes an
電圧調整回路１１には、（第４の）端子９１を介して入力電圧Ｖｉｎ（第１の直流電圧）が入力されている。また、電圧調整回路１１からは、電圧ＶＤＤが出力されている。
An input voltage Vin (first DC voltage) is input to the
スイッチング制御回路１２（信号生成回路）には、電圧ＶＤＤが供給されている。また、スイッチング制御回路１２には、端子９８を介して帰還電圧Ｖｆｂが入力されている。そして、スイッチング制御回路１２からは、スイッチング信号ＳａおよびＳｂ１が出力されている。
A voltage VDD is supplied to the switching control circuit 12 (signal generation circuit). In addition, the feedback voltage Vfb is input to the
（第２の）スイッチング信号Ｓａは、出力回路１４ａに入力されている。また、出力回路１４ａからは、（第２の）端子９６を介して駆動信号Ｌｄｒｖが出力されている。なお、出力回路１４ａは、端子９５および９７間の電圧を電源とし、端子９５には、電圧ＶＤＤが印加され、端子９７は、グランドに接続されている。そして、端子９５および９７間には、コンデンサＣ２が接続されている。
The (second) switching signal Sa is input to the
一方、（第１の）スイッチング信号Ｓｂ１は、レベルシフト回路１３ａに入力されている。また、レベルシフト回路１３ａからは、スイッチング信号Ｓｂ２が出力されている。なお、レベルシフト回路１３ａは、端子９２および９７間の電圧を電源とし、（第５の）端子９２には、電圧Ｖｂｔが印加されている。
On the other hand, the (first) switching signal Sb1 is input to the
出力回路１５ａには、スイッチング信号Ｓｂ２が入力されている。また、出力回路１５ａからは、（第１の）端子９３を介して駆動信号Ｈｄｒｖが出力されている。さらに、出力回路１５ａからスイッチング制御回路１２には、ハイサイドイネーブル信号Ｈｅｎが入力されている。なお、出力回路１５ａは、端子９２および９４間の電圧と、端子９１および９７間の電圧とを電源とし、端子９４には、電圧Ｖｓｗが印加されている。そして、端子９２および９４間には、コンデンサＣ１が接続され、端子９５には、ダイオードＤ１のアノードが接続され、端子９２には、ダイオードＤ１のカソードが接続されている。
A switching signal Sb2 is input to the
スイッチング素子２のドレイン（入力電極）には、入力電圧Ｖｉｎが入力され、ゲート（制御電極）には、端子９３を介して駆動信号Ｈｄｒｖが入力されている。また、スイッチング素子３のソースは、端子９７に接続され、ドレインは、スイッチング素子２のソースに接続され、ゲート（制御電極）には、端子９６を介して駆動信号Ｌｄｒｖが入力されている。そして、スイッチング素子２および３の接続点は、（第３の）端子９４に接続されている。
The input voltage Vin is input to the drain (input electrode) of the
コイル４の一端は、スイッチング素子２および３の接続点に接続され、他端は、コンデンサ５の一端に接続されている。また、コンデンサ５の他端は、グランドに接続されている。そして、コイル４とコンデンサ５との接続点は、出力電圧Ｖｏｕｔ（第２の直流電圧）を出力する、当該スイッチング電源回路の出力ノードとなっている。
One end of the coil 4 is connected to a connection point between the switching
抵抗６および７は、直列に接続され、抵抗６の一端が出力ノードに接続され、抵抗７の一端がグランドに接続されている。また、抵抗６および７の接続点は、端子９８に接続され、当該接続点の電圧が帰還電圧Ｖｆｂとして集積回路１ａに入力されている。
The resistors 6 and 7 are connected in series, one end of the resistor 6 is connected to the output node, and one end of the resistor 7 is connected to the ground. The connection point of the resistors 6 and 7 is connected to the terminal 98, and the voltage at the connection point is input to the
＝＝＝スイッチング電源回路全体の動作の概略＝＝＝
次に、本実施形態におけるスイッチング電源回路全体の動作の概略について説明する。
=== Overall Operation of Switching Power Supply Circuit ===
Next, an outline of the operation of the entire switching power supply circuit in the present embodiment will be described.
集積回路１ａの電圧調整回路１１は、入力電圧Ｖｉｎから電圧ＶＤＤを生成し、電圧ＶＤＤは、スイッチング制御回路１２および出力回路１４ａに供給され、電源として用いられる。また、コンデンサＣ１およびダイオードＤ１は、ブートストラップ回路を構成し、電圧ＶＤＤから、スイッチング素子２をオン・オフ制御するための電圧Ｖｂｔ（ブートストラップ電圧）を生成する。
The
ハイサイドのスイッチング素子２は、駆動信号Ｈｄｒｖに応じてオン・オフ制御され、入力電圧Ｖｉｎをスイッチングして交流電圧に変換する。また、ローサイドのスイッチング素子３は、駆動信号Ｌｄｒｖに応じて、スイッチング素子２と相補的にオン・オフ制御される。そして、スイッチング素子３、コイル４、およびコンデンサ５は、整流平滑回路を構成し、上記交流電圧を整流および平滑化して、直流電圧である出力電圧Ｖｏｕｔを出力する。なお、コイル４に流れる電流Ｉ３は、スイッチング素子２がオンの間に流れる電流Ｉ１と、スイッチング素子３がオンの間に流れる電流Ｉ２との和となる。
The high-
抵抗６および７は、出力電圧Ｖｏｕｔを分圧し、帰還電圧Ｖｆｂを生成する。また、スイッチング制御回路１２は、帰還電圧Ｖｆｂに基づいて、出力電圧Ｖｏｕｔが所望の目標電圧となるよう、ＰＷＭ制御やヒステリシス制御によってスイッチング信号ＳａおよびＳｂ１を生成する。ここで、スイッチング信号ＳａおよびＳｂ１は、ハイ・レベルおよびロー・レベルの電圧がそれぞれ電圧ＶＤＤおよび接地電圧ＧＮＤであり、レベルシフト回路１３ａは、スイッチング信号Ｓｂ１（ＧＮＤ〜ＶＤＤ）の振幅をレベルシフトして、スイッチング信号Ｓｂ２（ＧＮＤ〜Ｖｂｔ）を出力する。
Resistors 6 and 7 divide output voltage Vout to generate feedback voltage Vfb. Further, the switching
出力回路１４ａは、スイッチング信号Ｓａ（ＧＮＤ〜ＶＤＤ）をバッファリングして、駆動信号Ｌｄｒｖ（ＧＮＤ〜ＶＤＤ）を端子９６から出力する。一方、出力回路１５ａは、スイッチング信号Ｓｂ２（ＧＮＤ〜Ｖｂｔ）をバッファリングして、駆動信号Ｈｄｒｖ（Ｖｓｗ〜Ｖｂｔ）を端子９３から出力する。
The
なお、スイッチング素子２および３は、いずれもＮＭＯＳトランジスタであるので、それぞれ駆動信号ＨｄｒｖおよびＬｄｒｖがハイ・レベルの間オンとなり、ロー・レベルの間オフとなる。したがって、出力電圧Ｖｏｕｔが目標電圧より低い場合には、駆動信号Ｈｄｒｖがハイ・レベルとなる時間、すなわち、スイッチング素子２のオン時間が相対的に長くなり、出力電圧Ｖｏｕｔが上昇する。一方、出力電圧Ｖｏｕｔが目標電圧より高い場合には、駆動信号Ｌｄｒｖがハイ・レベルとなる時間、すなわち、スイッチング素子３のオン時間が相対的に長くなり、出力電圧Ｖｏｕｔが低下する。
Since the
このようにして、本実施形態のスイッチング電源回路は、出力電圧Ｖｏｕｔに応じて生成されるスイッチング信号（Ｓａ，Ｓｂ１）を出力回路（１４ａ，１５ａ）によってバッファリングして、スイッチング素子（３，２）に供給する。 In this manner, the switching power supply circuit according to the present embodiment buffers the switching signals (Sa, Sb1) generated according to the output voltage Vout by the output circuits (14a, 15a), and switches the switching elements (3, 2). ).
なお、後述するように、本実施形態のスイッチング電源回路において、出力回路１５ａは、スイッチング素子２をオンした場合に、前述したグランド短絡状態やブートオープン状態を検知すると、ハイサイドイネーブル信号Ｈｅｎをロー・レベルとする。そして、スイッチング制御回路１２は、当該ロー・レベルのハイサイドイネーブル信号Ｈｅｎ（制御信号）に基づいて、スイッチング素子２をオフするようなスイッチング信号Ｓｂ１を出力する。
As will be described later, in the switching power supply circuit of this embodiment, when the
＝＝＝レベルシフト回路および出力回路の構成＝＝＝
以下、図１を参照して、本実施形態におけるレベルシフト回路および出力回路の構成について説明する。なお、ローサイドの出力回路１４ａは、図１２に示した出力回路１４ａと同様の構成となっており、ここでは、レベルシフト回路１３ａおよびハイサイドの出力回路１５ａの構成について説明するものとする。
=== Configuration of Level Shift Circuit and Output Circuit ===
Hereinafter, the configuration of the level shift circuit and the output circuit in the present embodiment will be described with reference to FIG. The low-
図１に示されているレベルシフト回路１３ａは、（ＣＭＯＳ）インバータＩＶ４、ＮＭＯＳトランジスタＮ１、Ｎ２、およびＰＭＯＳ（P-channel MOS：Ｐチャネル金属酸化膜半導体）トランジスタＰ１、Ｐ２を含んで構成されている。また、出力回路１５ａは、インバータＩＶ１ないしＩＶ３、ＰＭＯＳトランジスタＰ３ないしＰ５、電流源Ｓ１、および電流検知回路ＩＳＮを含んで構成されている。
The
スイッチング信号Ｓｂ１は、インバータＩＶ４を介してＮＭＯＳトランジスタＮ１のゲートに入力されている。また、スイッチング信号Ｓｂ１は、ＮＭＯＳトランジスタＮ２のゲートにも入力されている。さらに、ＮＭＯＳトランジスタＮ１およびＮ２のソースは、いずれも端子９７に接続されている。 The switching signal Sb1 is input to the gate of the NMOS transistor N1 via the inverter IV4. The switching signal Sb1 is also input to the gate of the NMOS transistor N2. Further, the sources of the NMOS transistors N1 and N2 are both connected to the terminal 97.
ＰＭＯＳトランジスタＰ１は、ＮＭＯＳトランジスタＮ１と直列に接続され、ＰＭＯＳトランジスタＰ２は、ＮＭＯＳトランジスタＮ２と直列に接続されている。また、ＰＭＯＳトランジスタＰ１およびＰ２のソースは、いずれも端子９２に接続されている。そして、ＰＭＯＳトランジスタＰ１のゲートは、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２との接続点に接続され、ＰＭＯＳトランジスタＰ２のゲートは、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１との接続点に接続されている。さらに、ＰＭＯＳトランジスタＰ２とＮＭＯＳトランジスタＮ２との接続点は、スイッチング信号Ｓｂ２の出力ノードとなっている。 The PMOS transistor P1 is connected in series with the NMOS transistor N1, and the PMOS transistor P2 is connected in series with the NMOS transistor N2. The sources of the PMOS transistors P1 and P2 are both connected to the terminal 92. The gate of the PMOS transistor P1 is connected to the connection point between the PMOS transistor P2 and the NMOS transistor N2, and the gate of the PMOS transistor P2 is connected to the connection point between the PMOS transistor P1 and the NMOS transistor N1. Further, the connection point between the PMOS transistor P2 and the NMOS transistor N2 is an output node of the switching signal Sb2.
出力回路１５ａは、バッファ回路と保護回路とに大別することができる。バッファ回路は、３段のインバータＩＶ１ないしＩＶ３で構成され、保護回路は、ＰＭＯＳトランジスタＰ３ないしＰ５、電流源Ｓ１、および電流検知回路ＩＳＮで構成されている。
The
インバータＩＶ１ないしＩＶ３は、端子９２および９４間の電圧を電源とし、それぞれの出力信号が次段のインバータに入力されるように、当該順序で直列に接続されている。そして、インバータＩＶ１には、スイッチング信号Ｓｂ２が入力され、インバータＩＶ３から出力される駆動信号Ｈｄｒｖは、端子９３を介してスイッチング素子２のゲートに入力されている。
The inverters IV1 to IV3 are connected in series in this order so that the voltage between the
ダイオード接続されたＰＭＯＳトランジスタＰ４のソースは、端子９１に接続され、ドレインは、端子９７に接続された電流源Ｓ１に接続されている。また、ＰＭＯＳトランジスタＰ３のソースは、端子９１に接続され、ドレインは、ＰＭＯＳトランジスタＰ４のドレインに接続され、ゲートは、端子９４に接続されている。さらに、ＰＭＯＳトランジスタＰ５は、ＰＭＯＳトランジスタＰ４とカレントミラー回路を構成し、ＰＭＯＳトランジスタＰ５に流れる電流Ｉ５は、電流検知回路ＩＳＮに入力されている。そして、電流検知回路ＩＳＮから出力されるハイサイドイネーブル信号Ｈｅｎは、スイッチング制御回路１２に入力されている。
The source of the diode-connected PMOS transistor P 4 is connected to the terminal 91, and the drain is connected to the
＝＝＝レベルシフト回路および出力回路の動作＝＝＝
以下、図３ないし図５を適宜参照して、レベルシフト回路１３ａおよび出力回路１５ａの動作について説明する。
なお、以下の説明においては、一例として、Ｖｉｎ＝１５Ｖ、ＶＤＤ＝５Ｖ、ＧＮＤ＝０Ｖとする。また、一例として、スイッチング素子を含むＭＯＳトランジスタのゲート・ソース間の閾値電圧Ｖｔ（絶対値）を１．３Ｖとする。
=== Operation of Level Shift Circuit and Output Circuit ===
Hereinafter, the operations of the
In the following description, as an example, Vin = 15V, VDD = 5V, and GND = 0V. As an example, the threshold voltage Vt (absolute value) between the gate and source of a MOS transistor including a switching element is set to 1.3V.
まず、図３を参照して、集積回路１ａの端子９４がグランド短絡状態でもなく、端子９２がブートオープン状態でもない、通常時の動作について説明する。
レベルシフト回路１３ａは、スイッチング信号Ｓｂ１（ＧＮＤ〜ＶＤＤ）の振幅をレベルシフトしつつ、論理レベルを反転して、スイッチング信号Ｓｂ２（ＧＮＤ〜Ｖｂｔ）を出力する。また、インバータＩＶ１ないしＩＶ３は、スイッチング信号Ｓｂ２の論理レベルを反転して、駆動信号Ｈｄｒｖ（Ｖｓｗ〜Ｖｂｔ）を出力する。
First, with reference to FIG. 3, the normal operation in which the
The
したがって、図３に示すように、スイッチング信号Ｓｂ１がハイ・レベルとなると、駆動信号Ｈｄｒｖもハイ・レベルとなり、スイッチング素子２はオンとなる。また、スイッチング素子２がオンとなると、端子９４の電圧Ｖｓｗは、端子９１の電圧Ｖｉｎと等しくなるため、ＰＭＯＳトランジスタＰ３は、ゲート・ソース間電圧Ｖｇｓ（＝Ｖｉｎ−Ｖｓｗ）が０Ｖ（＜Ｖｔ）となり、オフとなる。さらに、ＰＭＯＳトランジスタＰ３がオフとなると、ＰＭＯＳトランジスタＰ４およびＰ５にそれぞれ電流Ｉ４およびＩ５が流れることとなる。そして、電流検知回路ＩＳＮは、電流Ｉ５が流れていることを検知して、ハイ・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
Therefore, as shown in FIG. 3, when the switching signal Sb1 becomes high level, the drive signal Hdrv also becomes high level, and the
一方、スイッチング信号Ｓｂ１がロー・レベルとなると、駆動信号Ｈｄｒｖもロー・レベルとなり、スイッチング素子２はオフとなる。また、スイッチング素子２と相補的にオン・オフ制御されるスイッチング素子３がオンとなり、端子９４の電圧Ｖｓｗは、接地電圧ＧＮＤとなるため、ＰＭＯＳトランジスタＰ３は、ゲート・ソース間電圧Ｖｇｓが１５Ｖ（＞Ｖｔ）となり、オンとなる。さらに、ＰＭＯＳトランジスタＰ３がオンとなると、ＰＭＯＳトランジスタＰ４およびＰ５には、電流が流れなくなる。そして、電流検知回路ＩＳＮは、電流Ｉ５が流れていないことを検知して、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
On the other hand, when the switching signal Sb1 becomes low level, the drive signal Hdrv also becomes low level, and the
このようにして、通常時には、出力回路１５ａは、スイッチング信号Ｓｂ２をバッファリングして、スイッチング信号Ｓｂ１と同相の駆動信号Ｈｄｒｖをスイッチング素子２に供給する。
In this way, normally, the
なお、前述したように、スイッチング制御回路１２は、ハイサイドイネーブル信号Ｈｅｎがロー・レベルの場合に、スイッチング素子２をオフするように、スイッチング信号Ｓｂ１をロー・レベルとする。しかしながら、通常時においては、ハイサイドイネーブル信号Ｈｅｎがロー・レベルとなるのは、スイッチング信号Ｓｂ１がロー・レベルの場合であるため、ハイサイドイネーブル信号Ｈｅｎは、スイッチング素子２のオン・オフ制御に影響を与えない。
As described above, the switching
次に、図４を参照して、集積回路１ａの端子９４がグランドに短絡されたグランド短絡状態の場合の動作について説明する。
通常時と同様に、スイッチング信号Ｓｂ１がハイ・レベルとなると、駆動信号Ｈｄｒｖもハイ・レベルとなり、スイッチング素子２はオンとなる。しかしながら、グランド短絡状態では、端子９４の電圧Ｖｓｗは、接地電圧ＧＮＤとなるため、ＰＭＯＳトランジスタＰ３は、ゲート・ソース間電圧Ｖｇｓが１５Ｖ（＞Ｖｔ）となり、オンとなる。そのため、ＰＭＯＳトランジスタＰ４およびＰ５には、電流が流れなくなり、電流検知回路ＩＳＮは、電流Ｉ５が流れていないことを検知して、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
Next, with reference to FIG. 4, the operation in the case of a ground short-circuit state in which the
Similarly to the normal time, when the switching signal Sb1 becomes high level, the drive signal Hdrv also becomes high level, and the
したがって、図４に示すように、スイッチング制御回路１２は、スイッチング信号Ｓｂ１をハイ・レベルからロー・レベルへと切り替えることによって、駆動信号Ｈｄｒｖもロー・レベルとし、スイッチング素子２をオフする。
Therefore, as shown in FIG. 4, the switching
このようにして、グランド短絡状態においては、出力回路１５ａの保護回路は、ゲート・ソース間電圧Ｖｇｓ（＝Ｖｉｎ−Ｖｓｗ）が閾値電圧Ｖｔ（所定の電圧）以上となり、ＰＭＯＳトランジスタＰ３がオンとなる場合に、ロー・レベルのハイサイドイネーブル信号Ｈｅｎ（制御信号）を出力して、スイッチング素子２をオフする。したがって、スイッチング素子２は、大きな電流が流れ続けることはなく、大電力による破壊から保護されている。
Thus, in the ground short circuit state, the protection circuit of the
次に、図５を参照して、集積回路１ａの端子９２にコンデンサＣ１が接続されていないブートオープン状態の場合の動作について説明する。この場合、ダイオードＤ１の順方向降下電圧ＶＤを０．７Ｖとすると、端子９２の電圧Ｖｂｔは、４．３Ｖ（＝ＶＤＤ−ＶＤ）となる。
Next, the operation in the boot open state in which the capacitor C1 is not connected to the
通常時と同様に、スイッチング信号Ｓｂ１がハイ・レベルとなると、駆動信号Ｈｄｒｖもハイ・レベルとなる。しかしながら、ブートオープン状態では、駆動信号Ｈｄｒｖのハイ・レベルの電圧は４．３Ｖ（＝Ｖｂｔ）であるため、端子９４の電圧Ｖｓｗは、スイッチング素子２が閾値電圧Ｖｔ付近の電圧でオンとなる、３Ｖ（＝Ｖｂｔ−Ｖｔ）付近に次第に収束する。この場合、ＰＭＯＳトランジスタＰ３は、ゲート・ソース間電圧Ｖｇｓが１２Ｖ（＞Ｖｔ）となり、オンとなる。そのため、ＰＭＯＳトランジスタＰ４およびＰ５には、電流が流れなくなり、電流検知回路ＩＳＮは、電流Ｉ５が流れていないことを検知して、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
Similarly to the normal time, when the switching signal Sb1 becomes high level, the drive signal Hdrv also becomes high level. However, since the high level voltage of the drive signal Hdrv is 4.3 V (= Vbt) in the boot open state, the voltage Vsw at the terminal 94 is turned on when the switching
したがって、図５に示すように、スイッチング制御回路１２は、スイッチング信号Ｓｂ１をハイ・レベルからロー・レベルへと切り替えることによって、駆動信号Ｈｄｒｖもロー・レベルとし、スイッチング素子２をオフする。
Therefore, as shown in FIG. 5, the switching
このようにして、ブートオープン状態においても、グランド短絡状態と同様に、出力回路１５ａの保護回路は、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力して、スイッチング素子２をオフする。したがって、スイッチング素子２は、オン抵抗Ｒｏｎが高い状態で電流が流れ続けることはなく、大電力による破壊から保護されている。
In this way, even in the boot open state, similarly to the ground short-circuit state, the protection circuit of the
＜第２実施形態＞
＝＝＝スイッチング電源回路全体の構成の概略＝＝＝
以下、図６を参照して、本発明の第２の実施形態におけるスイッチング電源回路全体の構成の概略について説明する。
Second Embodiment
=== Overall Configuration of Switching Power Supply Circuit ===
Hereinafter, the overall configuration of the switching power supply circuit according to the second embodiment of the present invention will be described with reference to FIG.
図６に示されているスイッチング電源回路は、集積回路１ｂ、スイッチング素子３、８、コイル４、コンデンサ５、Ｃ１、Ｃ２、および抵抗６、７を含んで構成されている。また、集積回路１ｂは、端子９１、９３ないし９９を備え、電圧調整回路１１、スイッチング制御回路１２、レベルシフト回路１３ｂ、および出力回路１４ａ、１５ｂを含んで構成されている。なお、本実施形態では、ハイサイドのスイッチング素子８がＰＭＯＳトランジスタであり、ローサイド側の構成は、第１実施形態のスイッチング電源回路と同様である。以下、主としてハイサイド側の構成について説明する。
The switching power supply circuit shown in FIG. 6 includes an
電圧調整回路１１には、端子９１を介して入力電圧Ｖｉｎが入力されている。また、電圧調整回路１１からは、電圧ＶＤＤおよびＶｉｎ−５が出力されている。
スイッチング制御回路１２から出力されるスイッチング信号Ｓｂ１は、レベルシフト回路１３ｂに入力されている。また、レベルシフト回路１３ｂからは、スイッチング信号Ｓｂ２が出力されている。なお、レベルシフト回路１３ｂは、端子９１および９７間の電圧を電源とし、端子９７は、グランドに接続されている。
An input voltage Vin is input to the
The switching signal Sb1 output from the switching
出力回路１５ｂには、スイッチング信号Ｓｂ２および端子９４の電圧Ｖｓｗが入力されている。また、出力回路１５ｂからは、端子９３を介して駆動信号Ｈｄｒｖが出力されている。さらに、出力回路１５ｂからスイッチング制御回路１２には、ハイサイドイネーブル信号Ｈｅｎが入力されている。なお、出力回路１５ｂは、端子９１および９９間の電圧と、端子９１および９７間の電圧とを電源とし、端子９９には、電圧Ｖｉｎ−５が印加されている。そして、端子９１および９９間には、コンデンサＣ１が接続されている。なお、本実施形態では、ブートストラップ電圧を生成するためのダイオードは不要である。
The
スイッチング素子８のソース（入力電極）には、入力電圧Ｖｉｎが入力され、ドレインは、スイッチング素子３のドレインに接続され、ゲート（制御電極）には、端子９３を介して駆動信号Ｈｄｒｖが入力されている。そして、スイッチング素子８および３の接続点は、端子９４に接続されている。
The input voltage Vin is input to the source (input electrode) of the
＝＝＝スイッチング電源回路全体の動作の概略＝＝＝
次に、本実施形態におけるスイッチング電源回路全体の動作の概略について説明する。
=== Overall Operation of Switching Power Supply Circuit ===
Next, an outline of the operation of the entire switching power supply circuit in the present embodiment will be described.
集積回路１ｂの電圧調整回路１１は、入力電圧Ｖｉｎから電圧ＶＤＤおよびＶｉｎ−５を生成する。また、電圧ＶＤＤは、スイッチング制御回路１２および出力回路１４ａに供給され、電源として用いられる。一方、電圧Ｖｉｎ−５は、出力回路１５ｂに供給され、電源として用いられる。
The
スイッチング制御回路１２は、帰還電圧Ｖｆｂに基づいてスイッチング信号ＳａおよびＳｂ１を生成する。ここで、スイッチング信号ＳａおよびＳｂ１は、ハイ・レベルおよびロー・レベルの電圧がそれぞれ電圧ＶＤＤおよび接地電圧ＧＮＤであり、レベルシフト回路１３ｂは、スイッチング信号Ｓｂ１（ＧＮＤ〜ＶＤＤ）の振幅をレベルシフトして、スイッチング信号Ｓｂ２（ＧＮＤ〜Ｖｉｎ）を出力する。
The switching
出力回路１４ａは、スイッチング信号Ｓａ（ＧＮＤ〜ＶＤＤ）をバッファリングして、駆動信号Ｌｄｒｖ（ＧＮＤ〜ＶＤＤ）を端子９６から出力する。一方、出力回路１５ｂは、スイッチング信号Ｓｂ２（ＧＮＤ〜Ｖｉｎ）をバッファリングして、駆動信号Ｈｄｒｖ（Ｖｉｎ−５〜Ｖｉｎ）を端子９３から出力する。そして、スイッチング素子８および３は、それぞれ駆動信号Ｈｄｒｖおよび駆動信号Ｌｄｒｖに応じて、相補的にオン・オフ制御される。
The
なお、スイッチング素子８は、ＰＭＯＳトランジスタであるので、駆動信号Ｈｄｒｖがハイ・レベルの間オフとなり、ロー・レベルの間オンとなる。一方、スイッチング素子３は、ＮＭＯＳトランジスタであるので、駆動信号Ｌｄｒｖがハイ・レベルの間オンとなり、ロー・レベルの間オフとなる。したがって、出力電圧Ｖｏｕｔが目標電圧より低い場合には、駆動信号ＨｄｒｖおよびＬｄｒｖがロー・レベルとなる時間、すなわち、スイッチング素子８のオン時間が相対的に長くなり、出力電圧Ｖｏｕｔが上昇する。一方、出力電圧Ｖｏｕｔが目標電圧より高い場合には、駆動信号ＨｄｒｖおよびＬｄｒｖがハイ・レベルとなる時間、すなわち、スイッチング素子３のオン時間が相対的に長くなり、出力電圧Ｖｏｕｔが低下する。
Since the
このようにして、本実施形態のスイッチング電源回路は、出力電圧Ｖｏｕｔに応じて生成されるスイッチング信号（Ｓａ，Ｓｂ１）を出力回路（１４ａ，１５ｂ）によってバッファリングして、スイッチング素子（３，８）に供給する。 In this way, the switching power supply circuit according to the present embodiment buffers the switching signals (Sa, Sb1) generated according to the output voltage Vout by the output circuits (14a, 15b), and switches the switching elements (3, 8). ).
なお、本実施形態のスイッチング電源回路において、出力回路１５ｂは、スイッチング素子８をオンした場合に、グランド短絡状態を検知すると、ハイサイドイネーブル信号Ｈｅｎをロー・レベルとする。そして、スイッチング制御回路１２は、当該ロー・レベルのハイサイドイネーブル信号Ｈｅｎに基づいて、スイッチング素子８をオフするようなスイッチング信号Ｓｂ１を出力する。
In the switching power supply circuit of the present embodiment, when the
＝＝＝レベルシフト回路および出力回路の構成＝＝＝
以下、図７を参照して、本実施形態におけるレベルシフト回路および出力回路の構成について説明する。ここでは、レベルシフト回路１３ｂおよびハイサイドの出力回路１５ｂの構成について説明するものとする。
=== Configuration of Level Shift Circuit and Output Circuit ===
Hereinafter, the configuration of the level shift circuit and the output circuit in this embodiment will be described with reference to FIG. Here, the configurations of the
図７に示されているレベルシフト回路１３ｂは、インバータＩＶ４、ＮＭＯＳトランジスタＮ１、Ｎ２、およびＰＭＯＳトランジスタＰ１、Ｐ２を含んで構成されている。また、出力回路１５ｂは、インバータＩＶ１、ＩＶ２、ＰＭＯＳトランジスタＰ３ないしＰ５、電流源Ｓ１、および電流検知回路ＩＳＮを含んで構成されている。なお、レベルシフト回路１３ｂの構成は、ＰＭＯＳトランジスタＰ１およびＰ２のソースが端子９１に接続されている点を除いて、レベルシフト回路１３ａと同様である。
The
出力回路１５ｂのうち、バッファ回路は、２段のインバータＩＶ１およびＩＶ２で構成され、保護回路は、ＰＭＯＳトランジスタＰ３ないしＰ５、電流源Ｓ１、および電流検知回路ＩＳＮで構成されている。なお、出力回路１５ｂにおいて、保護回路の構成は、出力回路１５ａと同様である。
In the
インバータＩＶ１およびＩＶ２は、端子９１および９９間の電圧を電源とし、当該順序で直列に接続されている。そして、インバータＩＶ１には、スイッチング信号Ｓｂ２が入力され、インバータＩＶ２には、インバータＩＶ１の出力信号が入力され、インバータＩＶ２から出力される駆動信号Ｈｄｒｖは、端子９３を介してスイッチング素子８のゲートに入力されている。
Inverters IV1 and IV2 use the voltage between
＝＝＝レベルシフト回路および出力回路の動作＝＝＝
以下、図８を適宜参照して、レベルシフト回路１３ｂおよび出力回路１５ｂの動作について説明する。
なお、以下の説明においては、一例として、Ｖｉｎ＝１５Ｖ、Ｖｉｎ−５＝１０Ｖ、ＧＮＤ＝０Ｖとする。また、ＭＯＳトランジスタのゲート・ソース間の閾値電圧Ｖｔとして、第１実施形態と同様の一例を用いることとする。
=== Operation of Level Shift Circuit and Output Circuit ===
Hereinafter, the operations of the
In the following description, as an example, Vin = 15V, Vin-5 = 10V, and GND = 0V. In addition, as the threshold voltage Vt between the gate and the source of the MOS transistor, an example similar to the first embodiment is used.
まず、集積回路１ｂの端子９４がグランド短絡状態でない、通常時の動作について説明する。
レベルシフト回路１３ｂは、スイッチング信号Ｓｂ１（ＧＮＤ〜ＶＤＤ）の振幅をレベルシフトしつつ、論理レベルを反転して、スイッチング信号Ｓｂ２（ＧＮＤ〜Ｖｉｎ）を出力する。また、インバータＩＶ１およびＩＶ２は、スイッチング信号Ｓｂ２の論理レベルを反転せずに、駆動信号Ｈｄｒｖ（Ｖｉｎ−５〜Ｖｉｎ）を出力する。
First, a normal operation in which the
The
したがって、スイッチング信号Ｓｂ１がハイ・レベルとなると、駆動信号Ｈｄｒｖはロー・レベルとなり、スイッチング素子８はオンとなる。そして、第１実施形態と同様に、電流検知回路ＩＳＮは、ハイ・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。一方、スイッチング信号Ｓｂ１がロー・レベルとなると、駆動信号Ｈｄｒｖはハイ・レベルとなり、スイッチング素子８はオフとなる。そして、第１実施形態と同様に、電流検知回路ＩＳＮは、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
Therefore, when the switching signal Sb1 becomes high level, the drive signal Hdrv becomes low level, and the
このようにして、通常時には、出力回路１５ｂは、スイッチング信号Ｓｂ２をバッファリングして、スイッチング信号Ｓｂ１と逆相の駆動信号Ｈｄｒｖをスイッチング素子８に供給する。
In this way, normally, the
次に、図８を参照して、集積回路１ｂの端子９４がグランドに短絡されたグランド短絡状態の場合の動作について説明する。
通常時と同様に、スイッチング信号Ｓｂ１がハイ・レベルとなると、駆動信号Ｈｄｒｖはロー・レベルとなり、スイッチング素子８はオンとなる。しかしながら、グランド短絡状態では、端子９４の電圧Ｖｓｗは、接地電圧ＧＮＤとなるため、ＰＭＯＳトランジスタＰ３は、ゲート・ソース間電圧Ｖｇｓが１５Ｖ（＞Ｖｔ）となり、オンとなる。そのため、ＰＭＯＳトランジスタＰ４およびＰ５には、電流が流れなくなり、電流検知回路ＩＳＮは、電流Ｉ５が流れていないことを検知して、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
Next, with reference to FIG. 8, an operation in the case of a ground short-circuit state in which the
As in the normal state, when the switching signal Sb1 becomes high level, the drive signal Hdrv becomes low level, and the
したがって、図８に示すように、スイッチング制御回路１２は、スイッチング信号Ｓｂ１をハイ・レベルからロー・レベルへと切り替えることによって、駆動信号Ｈｄｒｖをハイ・レベルとし、スイッチング素子８をオフする。
Therefore, as shown in FIG. 8, the switching
このようにして、グランド短絡状態においては、出力回路１５ｂの保護回路は、ゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔ以上となり、ＰＭＯＳトランジスタＰ３がオンとなる場合に、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力して、スイッチング素子８をオフする。したがって、スイッチング素子８は、大きな電流が流れ続けることはなく、大電力による破壊から保護されている。
In this way, in the ground short-circuit state, the protection circuit of the
＜第３実施形態＞
＝＝＝スイッチング電源回路全体の構成の概略＝＝＝
以下、図９を参照して、本発明の第３の実施形態におけるスイッチング電源回路全体の構成の概略について説明する。
<Third Embodiment>
=== Overall Configuration of Switching Power Supply Circuit ===
Hereinafter, with reference to FIG. 9, an outline of a configuration of the entire switching power supply circuit according to the third embodiment of the present invention will be described.
図９に示されているスイッチング電源回路は、集積回路１ｃ、スイッチング素子３、８、コイル４、コンデンサ５、Ｃ１、Ｃ２、および抵抗６、７を含んで構成されている。また、集積回路１ｃは、端子９１、９３、９４、９６ないし９８を備え、スイッチング制御回路１２、および出力回路１４ｂ、１５ｃを含んで構成されている。なお、本実施形態では、第２実施形態と同様に、ハイサイドのスイッチング素子８がＰＭＯＳトランジスタである。
The switching power supply circuit shown in FIG. 9 includes an
スイッチング制御回路１２には、入力電圧Ｖｉｎが供給されている。また、スイッチング制御回路１２には、端子９８を介して帰還電圧Ｖｆｂが入力されている。そして、スイッチング制御回路１２からは、スイッチング信号ＳａおよびＳｂ１が出力されている。
An input voltage Vin is supplied to the switching
出力回路１４ｂには、スイッチング信号Ｓａが入力され、出力回路１４ｂからは、端子９６を介して駆動信号Ｌｄｒｖが出力されている。一方、出力回路１５ｃには、スイッチング信号Ｓｂ１および端子９４の電圧Ｖｓｗが入力され、出力回路１５ｃからは、端子９３を介して駆動信号Ｈｄｒｖが出力されている。さらに、出力回路１５ｃからスイッチング制御回路１２には、ハイサイドイネーブル信号Ｈｅｎが入力されている。なお、出力回路１４ｂおよび１５ｃは、いずれも端子９１および９７間の電圧を電源とし、端子９７は、グランドに接続されている。そして、端子９１および９７間には、コンデンサＣ１が接続されている。
A switching signal Sa is input to the
スイッチング素子８のソース（入力電極）には、入力電圧Ｖｉｎが入力され、ドレインは、スイッチング素子３のドレインに接続され、ゲート（制御電極）には、端子９３を介して駆動信号Ｈｄｒｖが入力されている。そして、スイッチング素子８および３の接続点は、端子９４に接続されている。
The input voltage Vin is input to the source (input electrode) of the
＝＝＝スイッチング電源回路全体の動作の概略＝＝＝
次に、本実施形態におけるスイッチング電源回路全体の動作の概略について説明する。
=== Overall Operation of Switching Power Supply Circuit ===
Next, an outline of the operation of the entire switching power supply circuit in the present embodiment will be described.
集積回路１ｃのスイッチング制御回路１２は、帰還電圧Ｖｆｂに基づいてスイッチング信号ＳａおよびＳｂ１を生成する。ここで、スイッチング信号ＳａおよびＳｂ１は、ハイ・レベルおよびロー・レベルの電圧がそれぞれ入力電圧Ｖｉｎおよび接地電圧ＧＮＤであり、出力回路１４ｂは、スイッチング信号Ｓａ（ＧＮＤ〜Ｖｉｎ）をバッファリングして、駆動信号Ｌｄｒｖ（ＧＮＤ〜Ｖｉｎ）を端子９６から出力する。一方、出力回路１５ｃは、スイッチング信号Ｓｂ１（ＧＮＤ〜Ｖｉｎ）をバッファリングして、駆動信号Ｈｄｒｖ（ＧＮＤ〜Ｖｉｎ）を端子９３から出力する。そして、スイッチング素子８および３は、第２実施形態と同様に、それぞれ駆動信号Ｈｄｒｖおよび駆動信号Ｌｄｒｖに応じて、相補的にオン・オフ制御される。
The switching
このようにして、本実施形態のスイッチング電源回路は、出力電圧Ｖｏｕｔに応じて生成されるスイッチング信号（Ｓａ，Ｓｂ１）を出力回路（１４ｂ，１５ｃ）によってバッファリングして、スイッチング素子（３，８）に供給する。 In this manner, the switching power supply circuit according to the present embodiment buffers the switching signals (Sa, Sb1) generated according to the output voltage Vout by the output circuits (14b, 15c), and switches the switching elements (3, 8). ).
なお、本実施形態のスイッチング電源回路において、出力回路１５ｃは、スイッチング素子８をオンした場合に、グランド短絡状態を検知すると、ハイサイドイネーブル信号Ｈｅｎをロー・レベルとする。そして、スイッチング制御回路１２は、当該ロー・レベルのハイサイドイネーブル信号Ｈｅｎに基づいて、スイッチング素子８をオフするようなスイッチング信号Ｓｂ１を出力する。
In the switching power supply circuit of the present embodiment, when the
＝＝＝出力回路の構成＝＝＝
以下、図１０を参照して、本実施形態における出力回路の構成について説明する。なお、ローサイドの出力回路１４ｂは、端子９１および９７間の電圧を電源とする点を除いて、図１２に示した出力回路１４ａと同様の構成となっており、ここでは、ハイサイドの出力回路１５ｃの構成について説明するものとする。
=== Configuration of Output Circuit ===
Hereinafter, the configuration of the output circuit in the present embodiment will be described with reference to FIG. The low-
図１０に示されている出力回路１５ｃは、インバータＩＶ１ないしＩＶ３、ＰＭＯＳトランジスタＰ３ないしＰ５、電流源Ｓ１、および電流検知回路ＩＳＮを含んで構成されている。
The
出力回路１５ｃのうち、バッファ回路は、３段のインバータＩＶ１ないしＩＶ３で構成され、保護回路は、ＰＭＯＳトランジスタＰ３ないしＰ５、電流源Ｓ１、および電流検知回路ＩＳＮで構成されている。なお、出力回路１５ｃにおいて、保護回路の構成は、出力回路１５ａおよび１５ｂと同様である。
Of the
インバータＩＶ１ないしＩＶ３は、端子９１および９７間の電圧を電源とし、それぞれの出力信号が次段のインバータに入力されるように、当該順序で直列に接続されている。そして、インバータＩＶ１には、スイッチング信号Ｓｂ１が入力され、インバータＩＶ３から出力される駆動信号Ｈｄｒｖは、端子９３を介してスイッチング素子８のゲートに入力されている。
The inverters IV1 to IV3 are connected in series in this order so that the voltage between the
＝＝＝出力回路の動作＝＝＝
以下、図１１を適宜参照して、出力回路１５ｃの動作について説明する。
なお、以下の説明においては、一例として、Ｖｉｎ＝１５Ｖ、ＧＮＤ＝０Ｖとする。また、ＭＯＳトランジスタのゲート・ソース間の閾値電圧Ｖｔとして、第１および第２実施形態と同様の一例を用いることとする。
=== Operation of Output Circuit ===
Hereinafter, the operation of the
In the following description, as an example, Vin = 15V and GND = 0V. In addition, as the threshold voltage Vt between the gate and the source of the MOS transistor, an example similar to the first and second embodiments is used.
まず、集積回路１ｃの端子９４がグランド短絡状態でない、通常時の動作について説明する。
インバータＩＶ１ないしＩＶ３は、スイッチング信号Ｓｂ１（ＧＮＤ〜Ｖｉｎ）の論理レベルを反転して、駆動信号Ｈｄｒｖ（ＧＮＤ〜Ｖｉｎ）を出力する。したがって、第２実施形態と同様に、スイッチング信号Ｓｂ１がハイ・レベルとなると、駆動信号Ｈｄｒｖはロー・レベルとなり、スイッチング素子８はオンとなり、電流検知回路ＩＳＮは、ハイ・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。一方、スイッチング信号Ｓｂ１がロー・レベルとなると、駆動信号Ｈｄｒｖはハイ・レベルとなり、スイッチング素子８はオフとなり、電流検知回路ＩＳＮは、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
このようにして、通常時には、出力回路１５ｃは、スイッチング信号Ｓｂ１をバッファリングして、スイッチング信号Ｓｂ１と逆相の駆動信号Ｈｄｒｖをスイッチング素子８に供給する。
First, a normal operation in which the
Inverters IV1 to IV3 invert the logic level of switching signal Sb1 (GND to Vin) and output drive signal Hdrv (GND to Vin). Therefore, as in the second embodiment, when the switching signal Sb1 becomes high level, the drive signal Hdrv becomes low level, the switching
In this way, normally, the
次に、図１１を参照して、集積回路１ｃの端子９４がグランドに短絡されたグランド短絡状態の場合の動作について説明する。
通常時と同様に、スイッチング信号Ｓｂ１がハイ・レベルとなると、駆動信号Ｈｄｒｖはロー・レベルとなり、スイッチング素子８はオンとなる。しかしながら、グランド短絡状態では、端子９４の電圧Ｖｓｗは、接地電圧ＧＮＤとなるため、ＰＭＯＳトランジスタＰ３は、ゲート・ソース間電圧Ｖｇｓが１５Ｖ（＞Ｖｔ）となり、オンとなる。そのため、ＰＭＯＳトランジスタＰ４およびＰ５には、電流が流れなくなり、電流検知回路ＩＳＮは、電流Ｉ５が流れていないことを検知して、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力する。
Next, with reference to FIG. 11, an operation in the case of a ground short-circuit state in which the
As in the normal state, when the switching signal Sb1 becomes high level, the drive signal Hdrv becomes low level, and the
したがって、図１１に示すように、スイッチング制御回路１２は、スイッチング信号Ｓｂ１をハイ・レベルからロー・レベルへと切り替えることによって、駆動信号Ｈｄｒｖをハイ・レベルとし、スイッチング素子８をオフする。
Therefore, as shown in FIG. 11, the switching
このようにして、グランド短絡状態においては、出力回路１５ｃの保護回路は、ゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔ以上となり、ＰＭＯＳトランジスタＰ３がオンとなる場合に、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力して、スイッチング素子８をオフする。したがって、スイッチング素子８は、大きな電流が流れ続けることはなく、大電力による破壊から保護されている。
In this way, in the ground short-circuit state, the protection circuit of the
前述したように、集積回路１ａないし１ｃにおいて、スイッチングノードが接続される端子９４と、入力電圧Ｖｉｎが印加される端子９１との間の電圧（Ｖｉｎ−Ｖｓｗ）が所定の電圧Ｖｔ以上の場合に、ロー・レベルのハイサイドイネーブル信号Ｈｅｎを出力することによって、グランド短絡状態の場合やブートオープン状態の場合に、ハイサイドのスイッチング素子をオフして、大電力による破壊から保護することができる。
As described above, in the
また、バッファ回路を１段以上のＣＭＯＳインバータインバータで構成することによって、通常時には、スイッチング信号Ｓｂ１（Ｓａ）をバッファリングして、同相または逆相の駆動信号Ｈｄｒｖ（Ｌｄｒｖ）をスイッチング素子に供給することができる。 Further, by configuring the buffer circuit with one or more stages of CMOS inverter inverters, in normal times, the switching signal Sb1 (Sa) is buffered and the driving signal Hdrv (Ldrv) having the same phase or the opposite phase is supplied to the switching element. be able to.
また、ハイサイドのスイッチング素子２がＮＭＯＳトランジスタである場合に、スイッチング信号Ｓｂ１を出力回路１５ａによってバッファリングして、スイッチング素子２に供給することによって、グランド短絡状態だけでなく、ブートオープン状態も検知して、ハイサイドのスイッチング素子をオフして、大電力による破壊から保護することができる。
When the high-
また、ＰチャネルＭＯＳトランジスタＰ３のソースを端子９１に接続し、ゲートを端子９４に接続することによって、ゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖｔ以上となり、ＰＭＯＳトランジスタＰ３がオンとなる場合に、グランド短絡状態やブートオープン状態を検知することができる。 Further, by connecting the source of the P-channel MOS transistor P3 to the terminal 91 and connecting the gate to the terminal 94, when the gate-source voltage Vgs becomes equal to or higher than the threshold voltage Vt and the PMOS transistor P3 is turned on, A short circuit state or a boot open state can be detected.
また、出力回路１５ａないし１５ｃをそれぞれスイッチング電源回路用の集積回路１ａないし１ｃに用いることによって、外付けのスイッチング素子を駆動する方式のスイッチング電源回路においても、ハイサイドのスイッチング素子を大電力による破壊から保護することができる。
In addition, in the switching power supply circuit of the type that drives an external switching element by using the
なお、上記実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物も含まれる。 In addition, the said embodiment is for making an understanding of this invention easy, and is not for limiting and interpreting this invention. The present invention can be changed and improved without departing from the gist thereof, and the present invention includes equivalents thereof.
上記実施形態では、スイッチング電源回路用の集積回路１ａないし１ｃについて説明したが、これに限定されるものではない。出力回路１５ａないし１５ｃは、例えばモータ駆動回路用のプリドライバなど、外付けのＭＯＳトランジスタを駆動する他の集積回路にも用いることができる。
In the above embodiment, the
１ａ〜１ｄ 集積回路
２、３、８ スイッチング素子
４ コイル
５ コンデンサ
６、７ 抵抗
１１ 電圧調整回路
１２ スイッチング制御回路
１３ａ〜１３ｃ レベルシフト回路
１４ａ〜１４ｃ、１５ａ〜１５ｃ 出力回路
９１〜９９ 端子
Ｐ１〜Ｐ５ ＰＭＯＳ（Ｐチャネル金属酸化膜半導体）トランジスタ
Ｎ１、Ｎ２ ＮＭＯＳ（Ｎチャネル金属酸化膜半導体）トランジスタ
Ｃ１、Ｃ２ コンデンサ
Ｄ１ ダイオード
Ｓ１ 電流源
ＩＳＮ 電流検知回路
ＩＶ１〜ＩＶ４ （ＣＭＯＳ）インバータ
DESCRIPTION OF
Claims (5)
前記ハイサイドのスイッチング素子と直列に接続され、前記ハイサイドのスイッチング素子と相補的にオン・オフ制御されるローサイドのスイッチング素子の制御電極が接続される第２の端子と、
前記ハイサイドのスイッチング素子と前記ローサイドのスイッチング素子との接続点が接続される第３の端子と、
前記第１の直流電圧が印加される第４の端子と、
前記ハイサイドのスイッチング素子および前記ローサイドのスイッチング素子をそれぞれオン・オフ制御するための第１および第２のスイッチング信号を生成する信号生成回路と、
前記第１および第２のスイッチング信号をそれぞれバッファリングして前記第１および第２の端子から出力する出力回路と、
を有し、
前記出力回路は、前記第３の端子と前記第４の端子との間の電圧が所定の電圧以上の場合に、前記ハイサイドのスイッチング素子をオフするための制御信号を出力する保護回路を含むことを特徴とする集積回路。 A first terminal to which a control electrode of a high-side switching element through which a first DC voltage is input to the input electrode is connected;
A second terminal connected in series with the high-side switching element and connected to a control electrode of a low-side switching element that is complementarily controlled on and off with the high-side switching element;
A third terminal to which a connection point between the high-side switching element and the low-side switching element is connected;
A fourth terminal to which the first DC voltage is applied;
A signal generation circuit for generating first and second switching signals for on / off control of the high-side switching element and the low-side switching element, respectively;
An output circuit for buffering and outputting the first and second switching signals from the first and second terminals, respectively;
Have
The output circuit includes a protection circuit that outputs a control signal for turning off the high-side switching element when a voltage between the third terminal and the fourth terminal is equal to or higher than a predetermined voltage. An integrated circuit characterized by that.
前記ハイサイドのスイッチング素子および前記ローサイドのスイッチング素子は、いずれもＮチャネルＭＯＳトランジスタであり、
前記出力回路は、少なくとも、前記第３の端子と前記第５の端子との間の電圧を電源とし、前記第１のスイッチング信号が入力されるＣＭＯＳインバータを含むことを特徴とする請求項２に記載の集積回路。 A fifth terminal to which one end is connected to the third terminal and the other end of a bootstrap capacitor that supplies a voltage for driving the high-side switching element is connected;
The high-side switching element and the low-side switching element are both N-channel MOS transistors,
3. The output circuit includes at least a CMOS inverter that receives a voltage between the third terminal and the fifth terminal as a power source and receives the first switching signal. An integrated circuit as described.
ソースが前記第４の端子に接続され、ゲートが前記第３の端子に接続されるＰチャネルＭＯＳトランジスタを含み、
前記ＰチャネルＭＯＳトランジスタがオンとなる場合に、前記ハイサイドのスイッチング素子をオフするための前記制御信号を出力することを特徴とする請求項１ないし請求項３の何れかに記載の集積回路。 The protection circuit is
A P-channel MOS transistor having a source connected to the fourth terminal and a gate connected to the third terminal;
4. The integrated circuit according to claim 1, wherein when the P-channel MOS transistor is turned on, the control signal for turning off the high-side switching element is output.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010278424A JP2012130136A (en) | 2010-12-14 | 2010-12-14 | Integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010278424A JP2012130136A (en) | 2010-12-14 | 2010-12-14 | Integrated circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012130136A true JP2012130136A (en) | 2012-07-05 |
Family
ID=46646553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010278424A Pending JP2012130136A (en) | 2010-12-14 | 2010-12-14 | Integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2012130136A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018180753A1 (en) * | 2017-03-31 | 2018-10-04 | 株式会社村田製作所 | Power supply device |
| US10340910B2 (en) | 2017-09-21 | 2019-07-02 | Kabushiki Kaisha Toshiba | Drive circuit |
-
2010
- 2010-12-14 JP JP2010278424A patent/JP2012130136A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018180753A1 (en) * | 2017-03-31 | 2018-10-04 | 株式会社村田製作所 | Power supply device |
| JPWO2018180753A1 (en) * | 2017-03-31 | 2019-12-12 | 株式会社村田製作所 | Power supply |
| US10630180B2 (en) | 2017-03-31 | 2020-04-21 | Murata Manufacturing Co., Ltd. | Power supply apparatus |
| US10340910B2 (en) | 2017-09-21 | 2019-07-02 | Kabushiki Kaisha Toshiba | Drive circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3799341B2 (en) | Gate drive circuit and semiconductor device | |
| JP5315026B2 (en) | Semiconductor device | |
| JP4901445B2 (en) | Drive circuit and semiconductor device using the same | |
| US9379699B2 (en) | Switch driver with a low-cost cross-conduction-preventing circuit | |
| JP2010193431A (en) | Output circuit and motor drive apparatus | |
| JP2012070333A (en) | Level shift circuit and switching regulator using the same | |
| JP2008131227A (en) | Power-on reset circuit | |
| KR101350545B1 (en) | Level shifter circuit and gate driver circuit including the same | |
| JP7416087B2 (en) | Comparison circuit, semiconductor device | |
| JP2004260730A (en) | Pulse generating circuit, and high-side driver circuit using the same | |
| JP6259782B2 (en) | Level shift circuit | |
| JP2007201595A (en) | Drive device | |
| JP5389762B2 (en) | Level shift circuit | |
| JP2010028522A (en) | Semiconductor device | |
| JP2010011131A (en) | Switching drive circuit | |
| JP2012130136A (en) | Integrated circuit | |
| JP2008148378A (en) | Semiconductor integrated circuit and power supply | |
| CN108199708B (en) | Gate drive circuit, method and device | |
| US11196243B2 (en) | Pin-short detection circuits | |
| JP6648745B2 (en) | Charge pump circuit | |
| JP2006025085A (en) | Cmos driving circuit | |
| JP4475257B2 (en) | Current limit circuit | |
| JP6711251B2 (en) | Drive | |
| JP2012130135A (en) | Integrated circuit | |
| JP6610223B2 (en) | Semiconductor integrated circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130213 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130405 |