JP2012129305A - Electronic apparatus - Google Patents
Electronic apparatus Download PDFInfo
- Publication number
- JP2012129305A JP2012129305A JP2010278210A JP2010278210A JP2012129305A JP 2012129305 A JP2012129305 A JP 2012129305A JP 2010278210 A JP2010278210 A JP 2010278210A JP 2010278210 A JP2010278210 A JP 2010278210A JP 2012129305 A JP2012129305 A JP 2012129305A
- Authority
- JP
- Japan
- Prior art keywords
- resin multilayer
- substrate
- multilayer substrate
- housing
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3731—Ceramic materials or glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/20—Modifications to facilitate cooling, ventilating, or heating
- H05K7/20845—Modifications to facilitate cooling, ventilating, or heating for automotive electronic casings
- H05K7/20854—Heat transfer by conduction from internal heat source to heat radiating structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0999—Circuit printed on or in housing, e.g. housing as PCB; Circuit printed on the case of a component; PCB affixed to housing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thermal Sciences (AREA)
- Combinations Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、比較的大きい発熱を行う高発熱素子を一の基板に搭載し、高発熱素子に比べて発熱の小さい低発熱素子を他の基板に搭載し、これら両基板を筐体に搭載してなる電子装置に関し、たとえば車両に搭載されるECUなどに用いられるものである。 In the present invention, a high heat generating element that generates relatively large heat is mounted on one board, a low heat generating element that generates less heat than a high heat generating element is mounted on another board, and both the boards are mounted on a housing. For example, the electronic device is used in an ECU mounted on a vehicle.
従来より、この種の電子装置としては、たとえば特許文献1に記載のものが提案されている。このものは、高発熱素子を搭載する金属基板からなる副基板と、低発熱素子を搭載する樹脂基板からなる主基板とを、筺体としての冷却フィンに搭載したものである。この場合、副基板は、絶縁性の接着剤または専用の取付枠で冷却フィンに固定され、主基板は、絶縁シートを介して、締結ねじで冷却フィンに固定されている。 Conventionally, as this type of electronic apparatus, for example, an apparatus described in Patent Document 1 has been proposed. In this device, a sub-substrate made of a metal substrate on which a high heat generating element is mounted and a main substrate made of a resin substrate on which a low heat generating element is mounted are mounted on a cooling fin as a casing. In this case, the sub-board is fixed to the cooling fin with an insulating adhesive or a dedicated mounting frame, and the main board is fixed to the cooling fin with a fastening screw via an insulating sheet.
しかしながら、上記従来の電子装置においては、主基板と冷却フィン間には絶縁シートを、副基板と冷却フィン間には絶縁性の接着剤を使用するために、素材コストが高くなるという問題がある。また、主基板と冷却フィン間には絶縁シートがあるため、主基板に比較的高発熱な素子を実装する場合に、放熱性が劣ることが問題となる。 However, in the above-described conventional electronic device, since an insulating sheet is used between the main substrate and the cooling fin and an insulating adhesive is used between the sub-substrate and the cooling fin, there is a problem that the material cost becomes high. . In addition, since there is an insulating sheet between the main board and the cooling fin, when a relatively high heat generating element is mounted on the main board, there is a problem that heat dissipation is inferior.
本発明は、上記問題に鑑みてなされたものであり、高発熱素子を一の基板に搭載し、高発熱素子に比べて発熱の小さい低発熱素子を他の基板に搭載し、これら両基板を筐体に搭載してなる電子装置において、放熱性に優れるとともに安価な構成を有する電子装置を提供することを目的とする。 The present invention has been made in view of the above problems. A high heat generating element is mounted on one substrate, and a low heat generating element that generates less heat than the high heat generating element is mounted on another substrate. An object of the present invention is to provide an electronic device which is excellent in heat dissipation and has an inexpensive configuration in an electronic device mounted on a housing.
上記目的を達成するため、請求項1に記載の発明では、金属製の筐体(200)と、一方の主面を筐体(200)に対向させて筐体(200)の一面側に搭載されたセラミック基板(100)と、セラミック基板(100)の他方の主面上にベアチップ状態で搭載され、駆動時に発熱する半導体チップ(500)と、一方の主面を筐体(200)に対向させて筐体(200)の一面側に搭載され、樹脂よりなる複数の層が積層されてなることにより内部および外面に配線を有する樹脂多層基板(101)と、樹脂多層基板(101)の他方の主面上に搭載され、半導体チップ(500)よりも駆動時の発熱が小さい低発熱素子(600)と、を備え、セラミック基板(100)および樹脂多層基板(101)は共に、筐体(200)の一面に対して熱伝導性且つ電気絶縁性を有する接着剤(400)により接着固定されていることを特徴としている。 To achieve the above object, according to the first aspect of the present invention, a metal casing (200) is mounted on one side of the casing (200) with one main surface facing the casing (200). Ceramic substrate (100), semiconductor chip (500) mounted on the other main surface of ceramic substrate (100) in a bare chip state and generating heat during driving, and one main surface facing housing (200) The resin multilayer substrate (101) which is mounted on one surface side of the housing (200) and has a plurality of layers made of resin and has wiring inside and outside, and the other of the resin multilayer substrate (101) And a low heat-generating element (600) that generates less heat during driving than the semiconductor chip (500), and both the ceramic substrate (100) and the resin multilayer substrate (101) 200) It is characterized by being bonded by to thermally conductive and adhesive having electrically insulating (400).
それによれば、セラミック基板(100)および樹脂多層基板(101)の両方を、熱伝導性且つ電気絶縁性を有する接着剤(400)を介して筐体(200)の一面に接着固定したので、これら両基板(100、101)からの熱を、接着剤(400)を介して効率よく筐体(200)に放熱でき、従来のような基板−筐体間の絶縁シートが不要となる。よって、放熱性に優れるとともに安価な構成を有する電子装置を提供することができる。 According to this, since both the ceramic substrate (100) and the resin multilayer substrate (101) are bonded and fixed to one surface of the housing (200) via the adhesive (400) having thermal conductivity and electrical insulation, Heat from both the substrates (100, 101) can be efficiently radiated to the housing (200) via the adhesive (400), and a conventional insulating sheet between the substrate and the housing becomes unnecessary. Therefore, an electronic device having excellent heat dissipation and an inexpensive configuration can be provided.
ここで、請求項2に記載の発明のように、請求項1に記載の電子装置においては、セラミック基板(100)と樹脂多層基板(101)とはアルミよりなるボンディングワイヤ(110)によって電気的に接続されているものにできる。
Here, as in the invention described in
請求項3に記載の発明では、請求項2に記載の電子装置において、樹脂多層基板(101)におけるワイヤボンディング用ランド(112)に、金属よりなる端子部材(115)がはんだ付けされており、この端子部材(115)上にボンディングワイヤ(110)が接続されていることを特徴とする。
In the invention according to
それによれば、樹脂多層基板(101)のワイヤボンディング用ランド(112)の表面状態に依存することなく、端子部材(115)によってワイヤボンディング性を確保できる。 Accordingly, the wire bonding property can be secured by the terminal member (115) without depending on the surface state of the wire bonding land (112) of the resin multilayer substrate (101).
請求項4に記載の発明では、請求項1ないし3のいずれか1つに記載の電子装置において、筐体(200)は、当該筐体(200)の一面側においてセラミック基板(100)が接着される部位が、樹脂多層基板(101)が接着される部位よりも低くなっているものであり、セラミック基板(100)の他方の主面上には、半導体チップ(500)を被覆するように防滴材(503)が設けられており、この防滴材(503)は樹脂多層基板(101)が接着される部位よりも低い位置にあることを特徴とする。 According to a fourth aspect of the present invention, in the electronic device according to any one of the first to third aspects, the ceramic substrate (100) is bonded to the housing (200) on one side of the housing (200). The part to be applied is lower than the part to which the resin multilayer substrate (101) is bonded, and the other main surface of the ceramic substrate (100) is covered with the semiconductor chip (500). A drip-proof material (503) is provided, and the drip-proof material (503) is located at a position lower than a portion to which the resin multilayer substrate (101) is bonded.
それによれば、ベアチップ実装された半導体チップ(500)を保護する防滴材(503)を、セラミック基板(100)上に塗布したとき、防滴材(503)の樹脂多層基板(101)側への侵入を防止するのに適した構成が実現できる。 According to this, when the drip-proof material (503) for protecting the semiconductor chip (500) mounted on the bare chip is applied on the ceramic substrate (100), the drip-proof material (503) is moved to the resin multilayer substrate (101) side. It is possible to realize a configuration suitable for preventing the intrusion.
請求項5に記載の発明では、請求項1ないし4のいずれか1つに記載の電子装置において、筐体(200)の一面側のうち樹脂多層基板(101)が接着される部位には、接着剤(400)のはみ出しを抑制する溝(210)が設けられていることを特徴とする。 According to a fifth aspect of the present invention, in the electronic device according to any one of the first to fourth aspects, a portion of the one surface side of the housing (200) to which the resin multilayer substrate (101) is bonded is A groove (210) for suppressing the protrusion of the adhesive (400) is provided.
それによれば、樹脂多層基板(101)の接着時に過剰な接着剤(400)が溝(210)に溜められるので、接着剤(400)の過剰なはみ出しを防止することができる。 According to this, since the excessive adhesive (400) is accumulated in the groove (210) when the resin multilayer substrate (101) is bonded, excessive protrusion of the adhesive (400) can be prevented.
請求項6に記載の発明では、請求項1ないし5のいずれか1つに記載の電子装置において、筐体(200)の一面側には突起(220)が設けられており、樹脂多層基板(101)は突起(200)に対応する位置に穴(221)を備えており、この穴(221)に突起(220)が挿入されることにより、筐体(200)に対する樹脂多層基板(101)の位置決めがなされていることを特徴とする。 According to a sixth aspect of the present invention, in the electronic device according to any one of the first to fifth aspects, a protrusion (220) is provided on one surface side of the housing (200), and a resin multilayer substrate ( 101) has a hole (221) at a position corresponding to the protrusion (200), and the protrusion (220) is inserted into the hole (221), so that the resin multilayer substrate (101) with respect to the housing (200) is provided. Is positioned.
それによれば、樹脂多層基板(101)を接着剤(400)上に搭載したときに、樹脂多層基板(101)が位置ずれするのを防止できるから、好ましい。 According to this, it is preferable because the resin multilayer substrate (101) can be prevented from being displaced when the resin multilayer substrate (101) is mounted on the adhesive (400).
請求項7に記載の発明では、請求項1ないし6のいずれか1つに記載の電子装置において、樹脂多層基板(101)は、その一方の主面の一部が筐体(200)と接着剤(400)を介して接着されている接着領域とされており、樹脂多層基板(101)における当該接着領域の周辺部には、樹脂多層基板(101)を一方の主面から他方の主面まで厚さ方向に貫通する貫通穴(120)が設けられていることを特徴とする。 According to a seventh aspect of the present invention, in the electronic device according to any one of the first to sixth aspects, the resin multilayer substrate (101) has a part of one main surface bonded to the housing (200). The resin multilayer substrate (101) is disposed on the periphery of the adhesive region in the resin multilayer substrate (101) from one main surface to the other main surface. A through hole (120) penetrating in the thickness direction is provided.
それによれば、樹脂多層基板(101)を接着剤(400)上に搭載したときに、貫通穴(120)から接着剤(400)が見えれば、接着領域の周辺部まで接着剤(400)が十分に拡がっていることが確認される。逆に、貫通穴(120)から接着剤(400)が見えなければ、接着領域の周辺部まで接着剤(400)が拡がっていないことが確認される。つまり、この貫通穴(120)を介して、接着剤(400)が所望の位置にあるかどうかを判定できる。 According to this, when the adhesive (400) can be seen from the through hole (120) when the resin multilayer substrate (101) is mounted on the adhesive (400), the adhesive (400) reaches the periphery of the adhesion region. It is confirmed that it has spread sufficiently. Conversely, if the adhesive (400) cannot be seen from the through hole (120), it is confirmed that the adhesive (400) has not spread to the periphery of the adhesion region. That is, whether or not the adhesive (400) is at a desired position can be determined through the through hole (120).
請求項8に記載の発明では、請求項1ないし7のいずれか1つに記載の電子装置において、セラミック基板(100)は、セラミックよりなる複数の層が積層されてなることにより内部および外面に配線を有する積層基板であることを特徴とする。 According to an eighth aspect of the present invention, in the electronic device according to any one of the first to seventh aspects, the ceramic substrate (100) is formed on the inner and outer surfaces by laminating a plurality of layers made of ceramic. It is a laminated substrate having wiring.
それによれば、高発熱素子である半導体チップ(500)を搭載する基板を、セラミック積層基板としたので、当該基板に大規模な回路を形成する場合に、単層基板に比べて基板サイズの増大抑制が期待できる。 According to this, since the substrate on which the semiconductor chip (500), which is a high heat generating element, is mounted is a ceramic laminated substrate, the substrate size is increased compared to a single-layer substrate when a large-scale circuit is formed on the substrate. Suppression can be expected.
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。 In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following drawings, parts that are the same or equivalent to each other are given the same reference numerals in the drawings for the sake of simplicity.
図1は、本実施形態の電子装置1をエンジンブロック2に取り付けた状態を示す概略外観図である。また、図2は、図1中の電子装置1の筺体200を示す概略斜視図であり、後述する各基板100、101、102を筐体200に接着する接着剤400を配置した状態にて示し、当該接着剤400には識別のため点ハッチングを施してある。また、図3は、同電子装置1の内部構成を示す概略斜視図であり、筺体200に各種部品が取り付けられた状態を示している。
FIG. 1 is a schematic external view showing a state in which an electronic device 1 of the present embodiment is attached to an
この電子装置1は、図1に示されるように、たとえば車両のエンジンブロック2に取り付けられるECUとして適用される。電子装置1は、大きくは、筺体200と、筺体200内に搭載された各基板100、101、102等の部品と、筺体200に取り付けられて筺体200内の各部品を被覆保護する蓋3と、筺体200に搭載された各部品と外部との電気的接続を行うコネクタ300とを備えて構成されている。
As shown in FIG. 1, the electronic device 1 is applied as an ECU attached to an
ここで、蓋3は、たとえばアルミダイカストなどの金属よりなる。また、コネクタ300には、さらに外部から雌コネクタ4が接続され、この雌コネクタ4を介して、電子装置1は、エンジンに設けられている各種センサやアクチュエータ、及びボデーに設けられているメータ類などの外部装置に接続されている。そして、これにより、これら外部装置を本電子装置1で制御するようにしている。
Here, the
筺体200は、図2に示されるように、ここでは、略矩形の板状をなし、その一面側が各種基板100、101、102等を搭載する搭載面201側とされているものである。ここで、搭載面201は、図2に示されるように、各凹部203、204や貫通穴205を有する凹凸状の面として構成されている。この筺体200は、アルミや鉄系金属などの金属よりなるものであるが、ここではアルミダイカストよりなる。
As shown in FIG. 2, the
また、筺体200には、筺体200を車両のエンジンブロック2に取り付けるための取付穴202が設けられている。ここでは、矩形板状の筺体200における四隅部にそれぞれ取付穴202が設けられている。
The
そして、図1に示されるように、この取付穴202にネジ5を挿入し、このネジ5によってエンジンブロック2にネジ止めを行うことにより、筺体200すなわち本電子装置1はエンジンブロック2に固定されている。ここにおいて、図1、図2に示されるように、筐体200における取付穴202が設けられている部位が、エンジンブロック2側に突出していることにより、蓋3はエンジンブロック2から離れた状態とされている。
Then, as shown in FIG. 1, the
ここで、図3に示されるように、筺体200の一面側すなわち搭載面201側には、セラミック基板100、第1の樹脂多層基板101、第2の樹脂多層基板102が搭載されている。
Here, as shown in FIG. 3, the
これら各基板100、101、102は、それぞれ一方の主面を筐体200の搭載面201に対向させて筐体200の搭載面201側に搭載されており、いずれも、筐体200の搭載面201に対して熱伝導性且つ電気絶縁性を有する接着剤400(図2参照)により接着固定されている。
Each of these
ここでは、図2に示されるように、セラミック基板100は、その一方の主面の全体を接着領域として接着剤400で固定され、各樹脂多層基板101、102は、その一方の主面の一部、具体的には一方の主面の周辺部を接着領域として接着剤400で固定されている。
Here, as shown in FIG. 2, the
そして、図2に示されるように、各樹脂多層基板101、102の一方の主面の非接着領域に対向する搭載面201部分は、コネクタ300や後述のスルーホール実装部品700、800を収納するために凹んだ凹部203、204とされ、各樹脂多層基板101、102の一方の主面とは離れている。
As shown in FIG. 2, the mounting
ここでは、第1の樹脂多層基板101の一方の主面の非接着領域に対向する凹部203を第1の凹部203とし、第2の樹脂多層基板102の一方の主面の非接着領域に対向する凹部204を第2の凹部204とする。そして、各樹脂多層基板101、102は、これら凹部203、204を覆って蓋をするように搭載面201に搭載・接着されている。
Here, the
この接着剤400としては、熱伝導性且つ電気絶縁性を有するものであれば特に限定しないが、たとえばアルミナなどのセラミックフィラーを含有するシリコン樹脂などの樹脂よりなる接着剤を採用することができる。このような接着剤400は、塗布・硬化を行うことにより接着を行うものである。 The adhesive 400 is not particularly limited as long as it has thermal conductivity and electrical insulation, but an adhesive made of a resin such as a silicon resin containing a ceramic filler such as alumina can be employed. Such an adhesive 400 is bonded by applying and curing.
ここで、図4は図3中のA−A線に沿った一部を示す概略断面図、図5は図3中のB−B線に沿った一部を示す概略断面図、図6は図3中のC−C線に沿った一部を示す概略断面図であり、これら図4〜図6は、上記接着剤を介した各基板100、101、102と筺体200との接続構成や、各基板100、101、102への各種部品の搭載状態等を示している。
4 is a schematic cross-sectional view showing a part along the line AA in FIG. 3, FIG. 5 is a schematic cross-sectional view showing a part along the line BB in FIG. 3, and FIG. FIG. 4 is a schematic cross-sectional view showing a part along the line C-C in FIG. 3, and FIGS. 4 to 6 show the connection configuration between the
セラミック基板100は、アルミナなどよりなる配線基板であり、多層基板でも単層基板でもよい。多層基板の場合は、セラミックよりなる複数の層が積層されてなることにより基板の内部および外面に配線を有する一般的なものが採用できる。
The
ここで、図4に示されるように、セラミック基板100の他方の主面上には、半導体チップ500がベアチップ状態で搭載されている。この半導体チップ500は、ワイヤボンド実装でも、フリップチップ実装でもよいが、ここでは、はんだなどのダイマウント材501を介してセラミック基板100と半導体チップ500とが接合され、さらに半導体チップ500とセラミック基板100とはボンディングワイヤ502により電気的に接続されている。
Here, as shown in FIG. 4, the
この半導体チップ500は、駆動時に発熱する発熱素子であり、たとえばMOSトランジスタやダイオードなどのパワー素子が採用される。そして、図3、図4に示されるように、セラミック基板100の他方の主面上には、半導体チップ500を被覆するように防滴材503が設けられている。この防滴材503はシリコンゲルなどのゲル材料よりなる一般的なもので、半導体チップ500を保護するものである。
The
ここで、セラミック基板100を積層基板とした場合、高発熱素子である半導体チップ500を搭載する基板を従来の金属基板に代えて、積層基板とすることになるので、大規模な回路を形成する場合に、基板サイズの増大抑制が期待できる。
Here, when the
また、第1の樹脂多層基板101、第2の樹脂多層基板102は、ともにエポキシ樹脂などの樹脂よりなる多層配線基板である。具体的には、これら樹脂多層基板101、102としては、PALAP(登録商標)やビルドアップ基板など、樹脂よりなる複数の層が積層されてなることにより基板の内部および外面に配線を有する一般的なものが採用できる。
The first
ここで、第1の樹脂多層基板101の他方の主面上には、半導体チップ500よりも駆動時の発熱が小さい低発熱素子600が搭載されている。これら低発熱素子600は、はんだや導電性接着剤などにより表面実装される一般的な表面実装部品である。
Here, on the other main surface of the first
低発熱素子600としては、たとえばICチップ、チップコンデンサ、SOP(スモールアウトラインパッケージ)やQFP(クワッドフラットパッケージ)のようなパッケージ部品などが挙げられる。
Examples of the low
ここで、この第1の樹脂多層基板101の一方の主面側のうち上記した第1の凹部203に対応する位置には、図示しない表面実装部品が搭載されていてもよい。また、本実施形態では、図3に示されるように、この第1の樹脂多層基板101の一方の主面側のうち第1の凹部203に対応する位置には、コネクタ300が取り付けられている。
Here, a surface mount component (not shown) may be mounted at a position corresponding to the
ここで、図7は、第1の樹脂多層基板101、筐体200およびコネクタ300の結合構成を示す概略断面図であり、第1の樹脂多層基板101の基板厚さ方向に沿った概略断面構成を示すものである。
Here, FIG. 7 is a schematic cross-sectional view showing a coupling configuration of the first
図3、図7に示されるように、コネクタ300は、樹脂よりなる本体部302に当該本体部302より突出する導電金属製のピン301を設けてなるものであって第1の樹脂多層基板101と外部とを電気的に接続するものである。
As shown in FIGS. 3 and 7, the
ここで、図2、図7に示されるように、筐体200の搭載面201の第1の凹部203には、貫通穴205が設けられている。この貫通穴205は、搭載面201から当該搭載面201とは反対側の面まで筐体200を貫通する穴である。そして、第1の樹脂多層基板101は、その一方の主面を搭載面201に対向させつつ第1の凹部203および貫通穴205を覆う状態で搭載面201に搭載されている。
Here, as shown in FIGS. 2 and 7, a through
また、コネクタ300は、本体部302が貫通穴205に挿入された状態で、筐体200側から第1の樹脂多層基板101に組み付けられている。すなわち、コネクタ300は、第1の樹脂多層基板101に設けられたコネクタ用の穴101aに対して第1の樹脂多層基板101の一方の主面側からピン301が挿入されている。
Further, the
そして、このコネクタ用の穴101aにて、ピン301は、はんだ101bで固定されることにより、第1の樹脂多層基板101とコネクタ300とが電気的に接続されている。このはんだ101bとしては、一般的なPbフリーはんだや共晶はんだ等を採用することができる。
The
また、コネクタ300の本体部302は、筐体200の貫通穴205を介して、筐体200の内部から外部へ突出しており、この突出部分に、上記雌コネクタ4(図1参照)が嵌合などにより接続されるようになっている。具体的には、図示しないが、本体部302の当該突出部分に、ピン301における第1の樹脂多層基板101とは反対側の端部が露出しており、このピン301の露出部分が雌コネクタ4に挿入されて両コネクタ300、4が電気的に接続されるという一般的な構成とされている。
Further, the
ここで、コネクタ300の本体部302には、金属製のナット303がインサート成形により設けられている。このナット303は、本体部302と第1の樹脂多層基板101とのねじ止めを行うためのものであり、当該ねじ止めが可能ならば、本体部302の任意の部位に設けることができるものである。
Here, the
本実施形態では、好ましい形態として、図7に示されるように、本体部302の一部は、貫通穴205の周囲に広がって搭載面201と第1の樹脂多層基板101との間に介在する部位である介在部302aとされておいる。
In the present embodiment, as a preferred form, as shown in FIG. 7, a part of the
そして、この介在部302aにナット303が設けられており、介在部302aにて第1の樹脂多層基板101とのネジ結合がなされている。ここでは、介在部302aは、本体部302のうち貫通穴205に挿入されている部位に比べて薄肉部とされている。
A
このナット303は、PPS(ポリフェニレンサルファイド)やPBT(ポリブチレンテレフタレート)などのコネクタに適した樹脂により、本体部302を成型するときに、インサート成形により一体成形されるものである。
The
そして、図7に示されるように、第1の樹脂多層基板101と本体部302とは、第1の樹脂多層基板101を貫通してナット303に挿入された金属製のネジ304を介して、ねじ止めされている。たとえば、ネジ304を雄ねじ、ナット303の内面を雌ねじとして、これらネジ304とナット303とのネジ結合により、第1の樹脂多層基板101とコネクタ300の本体部302とが固定されている。
As shown in FIG. 7, the first
また、上述したように、第1の樹脂多層基板101は筺体200の搭載面201に対して、接着剤400により接着されているが、本実施形態では、好ましい形態として、さらに、本体部302の介在部302aが筐体200の搭載面201に、コネクタ接着用の接着剤401にて接着されている。このコネクタ接着用の接着剤401としては、たとえばシリコン樹脂などよりなる接着剤が挙げられる。
In addition, as described above, the first
そして、図7に示されるように、介在部302aにおける筐体200との接着部位には、筐体200側へ突出する凸部305が形成され、筐体200には凸部305にかみ合う凹部206が形成されている。
Then, as shown in FIG. 7, a
この凸部305、凹部206の凹凸形状は、たとえば断面V字形状、断面U字形状など特に限定されない。また、その平面パターンについては、断続的に複数個の凹凸部206、305が配置されたものでもよいが、ここでは、図2に示されるように、凹部206は貫通穴205を取り囲む環状溝状のものとされており、凸部305は図示しないが、これに対応する環状壁状のものとされている。
The concavo-convex shape of the
また、ここでは、図7に示されるように、第1の樹脂多層基板101とコネクタ300の本体部302とがネジ304およびナット303によるネジ結合により固定されている部位では、ネジ304の先端部は本体部302より露出して筐体200の搭載面201に面している。
In addition, here, as shown in FIG. 7, at the portion where the first
そして、ネジ304の先端部が面する搭載面201の部位は、当該部位の周囲よりも窪んだ窪み部207とされている。そして、この窪み部207には熱伝導性を有する熱伝導性接着剤402が配置され、この熱伝導性接着剤402を介してネジ304と筐体200とが接着されている。
The part of the mounting
この熱伝導性接着剤402としては、たとえば上記各基板100〜102と筺体200とを接着する接着剤400と同様のものを採用できるが、この熱伝導性接着剤402としては、熱伝導性に優れていればよく、電気絶縁性はあっても無くてもよく、はんだで接続されていても構わない。
As the heat conductive adhesive 402, for example, the
このような第1の樹脂多層基板101、筐体200およびコネクタ300の結合構成は、次のようにして形成される。まず、第1の樹脂多層基板101のコネクタ用の穴101aに、コネクタ300のピン301を挿入するとともに、ネジ304を介して第1の樹脂多層基板101とコネクタ300とをねじ止めする。
Such a coupling structure of the first
このとき、第1の樹脂多層基板101には、ネジ304を挿入するための貫通穴を形成しておく。そして、当該ねじ止めにおいては、ピン301の挿入とともに第1の樹脂多層基板101の上記貫通穴とナット303とを位置合わせした状態で、当該基板101とコネクタ300とを重ね、ネジ304によるねじ止めを行っていく。
At this time, a through hole for inserting a
こうして、当該ねじ止めを行った後に、ピン301と第1の樹脂多層基板101とをはんだ接続する。このはんだ付けは、一般的なコネクタのピンと配線基板との接続方法であるはんだフロー実装方法による。これにより、コネクタ用の穴101aに入り込んだはんだ101bにより、ピン301がはんだ付けされる。
In this way, after screwing, the
その後、コネクタ300とともに第1の樹脂多層基板101を、接着剤400を介して、筐体200の搭載面201に搭載して固定する。こうして、図7に示されるような第1の樹脂多層基板101、筐体200およびコネクタ300の結合構成が形成される。
Thereafter, the first
次に、上記したように、第2の樹脂多層基板102も、一方の主面を筐体200に対向させて筐体200の搭載面201側に搭載されている。ここで、図3に示されるように、第2の樹脂多層基板102の他方の主面上には、上記低発熱素子600が搭載されているが、この低発熱素子600の搭載は無くてもよい。
Next, as described above, the second
そして、本実施形態では、図3、図5、図6に示されるように、第2の樹脂多層基板102における筺体200側である一方の主面に、スルーホール実装部品700、800が搭載されている。
In this embodiment, as shown in FIGS. 3, 5, and 6, through-
スルーホール実装部品700、800は、外方に突出するリード701、801を有し、このリード701、801を第2の樹脂多層基板102の孔102aに挿入するスルーホール実装により第2の樹脂多層基板102に搭載される一般的なものである。
The through-
図3、図5、図6では、スルーホール実装部品としては、アルミ電解コンデンサ700、コイル800が示されている。そして、これらスルーホール実装部品700、800のリード701、801は、第2の樹脂多層基板102の孔102aに挿入されて、はんだ102bにより電気的・機械的に接合されている。
3, 5, and 6, an aluminum
また、ここでは、スルーホール実装部品700、800は、第2の樹脂多層基板102の一方の主面側に搭載されているが、筐体200の搭載面201側には上記第2の凹部204が設けられ、第2の樹脂多層基板102の一方の主面より突出するスルーホール実装部品700、800は、この第2の凹部204に収納されている。
Here, the through-
そして、図5、図6に示されるように、この第2の凹部204にて、スルーホール実装部品700、800は筐体200にスルーホール実装部品用の接着剤404により接着固定されている。このスルーホール実装部品用の接着剤404は、たとえばシリコン樹脂などよりなる一般的な接着剤である。
As shown in FIGS. 5 and 6, the through-
また、図3に示されるように、本電子装置1においては、接着剤400で接着・固定されている各樹脂多層基板101、102は、さらに補強用ネジ900でねじ止めされており、筺体200へのより強固な固定が実現されている。ただし、この補強用ネジ900によるねじ止めは不要ならば省略してもよいものである。
Further, as shown in FIG. 3, in the electronic apparatus 1, the
また、図3〜図6に示されるように、本電子装置1においては、セラミック基板100、第1の樹脂多層基板101、および第2の樹脂多層基板102は、互いにアルミよりなるボンディングワイヤ110によって電気的に接続されている。
3 to 6, in the electronic apparatus 1, the
このボンディングワイヤ110は、一般的なワイヤボンディング法により形成されるものである。これにより、各基板100〜102および各基板100〜102に実装されている各部品は、電気的に接続され、さらにコネクタ300を介して外部と電気的に接続可能となる。
The
ここで、ボンディングワイヤ110は、各基板100〜102の他方の主面に設けられているワイヤボンディング用ランド111、112、113に接続されている。セラミック基板100のワイヤボンディング用ランド111は、Cuなどよりなる一般的なものであり、第1の樹脂多層基板101のワイヤボンディング用ランド112、第2の樹脂多層基板102のワイヤボンディング用ランド113は、直接ワイヤボンディングする場合は、CuにAu/Niめっき、またはAu/Pd/Niめっきを施してなる一般的なものであり、端子部材115を介在させる場合は、Cuにプリフラックス処理されてなる一般的なものである。
Here, the
ここで、図8は、第1および第2の樹脂多層基板101、102におけるボンディングワイヤ110の接続の好ましい形態を示す概略断面図である。
Here, FIG. 8 is a schematic cross-sectional view showing a preferable form of connection of the
図8に示されるように、第1の樹脂多層基板101におけるワイヤボンディング用ランド112、および、第2の樹脂多層基板102におけるワイヤボンディング用ランド113に、金属よりなる端子部材115が、はんだ114によりはんだ付けされており、この端子部材115上にボンディングワイヤ110が接続されている。
As shown in FIG. 8, a
この端子部材115を採用することは、本発明者の実験検討の結果によるものであり、端子部材115は、ワイヤボンディング用ランド112、113と同一の平面形状を有する板材である。
The adoption of the
セラミック基板100では、Cu系またはAg系のランド111上にワイヤボンディングを行うが、本発明者の実験検討によれば、セラミック基板100ではワイヤボンディングの接続性に問題はなかった。
In the
それに対して、各樹脂多層基板101、102では、一般と同様にワイヤボンディング用ランド112、113は、Cu上にNiやAuのめっきを施したものであり、そのめっき上にワイヤボンディングするが、この場合、本発明者の実験検討によれば、高温高湿(たとえば85℃、85%RH)環境にて接合部の腐食が発生し、接合強度の低下がみられた。
In contrast, in each of the
ここで、めっき条件を適切なものに調整すればよいと考えられるが、めっき条件を高精度に管理することは難しく、歩留まりなどの点で不利である。そこで、本発明者は、樹脂多層基板101、102の線膨張係数(15ppm/℃程度)に近い金属よりなる端子部材115を、樹脂多層基板101、102のランド112、113にはんだ付けし、その端子部材115上にワイヤボンディングすることを検討した。具体的には、端子部材115としては42アロイなどのFe−Ni合金を用いた。
Here, it is considered that the plating conditions may be adjusted to an appropriate one, but it is difficult to manage the plating conditions with high accuracy, which is disadvantageous in terms of yield. Therefore, the inventor solders the
それによれば、上記高温高湿環境においても、ワイヤボンドの接合強度の低下がみられなかった。つまり、この端子部材115を用いることにより、樹脂多層基板101、102のワイヤボンディング用ランド112、113の表面状態に依存することなく、端子部材115によってワイヤボンディング性を確保できるのである。
According to this, even in the high temperature and high humidity environment, the bonding strength of the wire bond was not reduced. That is, by using the
なお、上記ワイヤボンディング用ランド112、113のめっき条件が適切に管理できるならば、端子部材115を用いなくてもよく、当該ランド112、113に直接ワイヤボンディングしてもよいことはもちろんである。
Of course, if the plating conditions of the wire bonding lands 112 and 113 can be appropriately managed, the
また、上記図4、図6に示されるように、本実施形態においては、筐体200は、当該筐体200の搭載面201側においてセラミック基板100が接着される部位が、第1の樹脂多層基板101が接着される部位および第2の樹脂多層基板102が接着される部位よりも低くなっていることが望ましい。
As shown in FIGS. 4 and 6, in the present embodiment, the
つまり、筺体200の搭載面201では、セラミック基板100の接着部位が各樹脂多層基板101、102の接着部位よりも外方に対して引っ込んだ位置にあることが望ましい。以下、この構成を、セラミック基板−樹脂多層基板間で高低差を付けた構成という。
That is, on the mounting
そして、このセラミック基板−樹脂多層基板間で高低差を付けた構成とすることで、本電子装置1においては、図4、図6に示されるように、セラミック基板100の他方の主面にて半導体チップ500を被覆する防滴材503の表面が、上記した搭載面201における第1の樹脂多層基板101の接着部位および第2の樹脂多層基板102の接着部位よりも低い位置にあるものとされている。
And by setting it as the structure which gave the height difference between this ceramic substrate-resin multilayer substrate, in this electronic device 1, as FIG. 4, FIG. 6 shows, on the other main surface of the
この構成によれば、ベアチップ実装された半導体チップ500を保護する防滴材503を、セラミック基板100上に塗布したとき、防滴材503が第1の樹脂多層基板101側、および第2の樹脂多層基板102側への侵入するのを防止するのに適した構成とされる。そして、この防滴材503の侵入防止のための枠体などが不要となり、安価な構成が期待できる。
According to this configuration, when the drip-
なお、不要ならば防滴材503は無くてもよいが、ベアチップ実装された半導体チップ500の保護のためには防滴材503による半導体チップ500の被覆を行った方が望ましい。また、防滴材503の各樹脂多層基板101、102側への侵入の可能性が小さい場合には、上記したセラミック基板−樹脂多層基板間で高低差を付けた構成を採用しなくてもよい。
Note that the drip-
また、本実施形態では、図2、図3〜図6に示されるように、筐体200の搭載面201側のうち第1の樹脂多層基板101が接着される部位および第2の樹脂多層基板102が接着される部位には、狙いの接着領域からの接着剤400のはみ出しを抑制する溝210が設けられている。この溝210は、各樹脂多層基板101、102の接着領域の端部近傍すなわち周辺部に設けられている。
Moreover, in this embodiment, as FIG. 2, FIG. 3-6 shows, the site | part to which the 1st
ここで、図9は、筺体200における溝210の周辺部を示す概略断面図である。仮に、この溝210が無い構成の場合、図9中の破線に示されるように、接着剤400は所望の接着領域よりも大きくはみ出してしまう恐れがある。それに対して、溝210を設ければ、第1および第2の樹脂多層基板101、102の接着時に過剰な接着剤400が溝210に溜められるので、接着剤400の過剰なはみ出しを防止することができる。
Here, FIG. 9 is a schematic cross-sectional view showing the periphery of the
この溝210の形状としては、U字溝、V字溝など各種の形状が可能である。また、第1および第2の樹脂多層基板101、102の搭載時に接着剤400の過剰なはみ出しが発生しにくい場合には、この溝210は省略された構成であってもよい。
As the shape of the
また、図2に示されるように、筐体200の搭載面201には、第1の樹脂多層基板101の位置決め、および第2の樹脂多層基板102の位置決め用の突起220が設けられている。ここで、図10は、本電子装置1における突起220の周辺部を拡大して示す概略断面図である。
Further, as shown in FIG. 2, the mounting
図10に示されるように、第1の樹脂多層基板101、第2の樹脂多層基板102はそれぞれ、位置決め用の突起220に対応する位置に、位置決め用の穴221を備えている。ここでは、位置決め用の穴221は基板厚さ方向に貫通する貫通穴である。そして、この穴221に突起220が挿入されることにより、筐体200に対する各樹脂多層基板101、102の位置決めがなされている。
As shown in FIG. 10, each of the first
これによれば、第1および第2の樹脂多層基板101、102を接着剤400上に搭載したときに、突起220と穴221とが噛み合って、これら樹脂多層基板101、102が位置ずれするのを防止できる。なお、各樹脂多層基板101、102の位置ずれが問題無い場合には、これら突起220および穴221は省略してもよい。
According to this, when the first and second
また、図11は、本電子装置1の各樹脂多層基板101、102における好ましい形態を示す図であり、(a)は概略平面図、(b)は(a)の概略断面図である。
FIGS. 11A and 11B are views showing a preferred form in each of the
本実施形態では、上述したが、第1の樹脂多層基板101および第2の樹脂多層基板102は、共に、その一方の主面の一部、具体的には周辺部が筐体200と接着剤400を介して接着されている接着領域とされている。そして、この接着領域よりも内側は、接着剤400が存在しない非接着領域とされている。
In the present embodiment, as described above, both the first
図11では、筺体200と各樹脂多層基板101、102との間において、接着剤400は狙いの接着領域まで拡がっており、接着性が確保されている。仮に、接着剤400が狙いの接着領域まで拡がらない場合には、接着性が不十分となる恐れがある。
In FIG. 11, the adhesive 400 extends to the target adhesion region between the
ここにおいて、図11に示される構成では、第1の樹脂多層基板101について、第1の樹脂多層基板101における接着領域の周辺部に、第1の樹脂多層基板101を一方の主面から他方の主面まで厚さ方向に貫通する接着剤確認用の貫通穴120を設け、第2の樹脂多層基板102についても同様に、第2の樹脂多層基板102における接着領域の周辺部に、第2の樹脂多層基板102を一方の主面から他方の主面まで厚さ方向に貫通する接着剤確認用の貫通穴120を設けている。
Here, in the configuration shown in FIG. 11, the first
そして、第1および第2の樹脂多層基板101、102を接着剤400上に搭載したときに、この貫通穴120から接着剤400が視認できるようになっている。この図11の構成によれば、第1および第2の樹脂多層基板101、102を接着剤400上に搭載したときに、貫通穴120から接着剤400が見えれば、接着領域の周辺部まで接着剤400が十分に拡がっていることが確認される。
When the first and second
逆に、貫通穴120から接着剤400が見えなければ、接着領域の周辺部まで接着剤400が拡がっていないことが確認される。つまり、各樹脂多層基板101、102の搭載時には、この貫通穴120を介して、接着剤400が所望の位置にまで拡がっているかどうかを判定することができる。なお、接着剤400の拡がりの確認が不要な場合には、この接着剤400確認用の貫通穴120は省略してもよい。
Conversely, if the adhesive 400 is not visible from the through
このような電子装置は、次のようにして製造される。まず、半導体チップ500が実装されたセラミック基板100、低発熱素子600とコネクタ300が実装された第1の樹脂多層基板101、スルーホール実装部品700、800が実装された第2の樹脂多層基板102を用意し、これら各基板100、101、102を、筺体200の搭載面201に接着・固定する。なお、第1の樹脂多層基板101の組み付けの詳細については、上述のとおりである。
Such an electronic device is manufactured as follows. First, the
次に、各基板100〜102間をボンディングワイヤ110で結線した後、セラミック基板100および半導体チップ500を防滴材503で被覆する。その後、上記蓋3を筺体200へ組付けることで、本電子装置1ができあがる。
Next, after the
このような本実施形態の電子装置1によれば、セラミック基板100、第1の樹脂多層基板101、第2の樹脂多層基板102の三者を、熱伝導性且つ電気絶縁性を有する接着剤400を介して筐体200の搭載面201に接着固定したので、これら三者の基板100〜102からの熱を、接着剤400を介して効率よく筐体200に放熱でき、従来のような基板−筐体間の絶縁シートが不要となる。よって、本実施形態によれば、放熱性に優れるとともに安価な構成を有する電子装置1を提供することができる。
According to such an electronic device 1 of the present embodiment, the adhesive 400 having thermal conductivity and electrical insulation is applied to the
また、本電子装置1によれば、スルーホール実装部品700、800が搭載されている第2の樹脂多層基板102と筺体200とを接着するだけでなく、さらに、スルーホール実装部品700、800と筐体200とを、第2の凹部204にて接着しているから、振動が加わったとき、筐体200、第2の樹脂多層基板102、スルーホール実装部品700、800の三者が一体に振動しやすくなり、当該三者の振動の位相差が生じにくくなる。
Further, according to the electronic apparatus 1, not only the second
そのため、第2の樹脂多層基板102に挿入されているスルーホール実装部品700、800のリード701、801が折れにくくなる。よって、本実施形態によれば、さらに耐振性に優れる電子装置を提供することができる。
Therefore, the
また、本電子装置1においては、第1の樹脂多層基板101に搭載される複数個の低発熱素子600のうち比較的高発熱な素子については、その素子を接着剤400の直上に配置することが望ましい。接着剤400は熱伝導性にも優れているので、放熱性の向上の点で好ましい。
In the electronic apparatus 1, for a relatively high heat generating element among the plurality of low
また、本電子装置1によれば、上記図7に示したように、コネクタ300の本体部302にインサート成形によりナット303が一体化されており、このナット303を用いてコネクタ300を第1の樹脂多層基板101にネジ結合しているので、従来のように別体のフランジを用いることなく、第1の樹脂多層基板101とネジ止め可能な構成を有するコネクタ300を提供することができる。
Further, according to the electronic apparatus 1, as shown in FIG. 7, the
また、本電子装置1では、コネクタ300について、本体部302を上記筺体200の貫通穴205に挿入した状態で、第1の樹脂多層基板101の一方の主面側から第1の樹脂多層基板101の穴101aにピン301を挿入・はんだ付けするとともに、本体部302の一部である上記介在部302aにナット303を設けて、この介在部302aにてねじ止めを行っている。
Further, in the electronic device 1, the
それによれば、エンジン振動時や雌コネクタ4を嵌合する時など、コネクタ300の本体部302が第1の樹脂多層基板101から外れようとする方向に力が加わる場合に、第1の樹脂多層基板101には筐体200の搭載面201に押し付けられる方向に力が加わる。そのため、第1の樹脂多層基板101が、がたつきにくくなり、ピン301に加わる応力も大きくなりにくいという利点がある。
According to this, when a force is applied in a direction in which the
また、第1の樹脂多層基板101は、筺体200の搭載面201に対して、接着剤400により接着されているから、第1の樹脂多層基板101と筺体200とが接着固定された状態となって一体に振動しやすくなり、コネクタ300のピン301に加わる応力が抑制されるという効果が期待できる。
In addition, since the first
また、上記図7に示したように、本実施形態によれば、コネクタ300の本体部302の介在部302aにおける筐体200との接着部位に、上記凸部305を形成し、この凸部305を筐体200側の凹部206と噛み合わせて接着している。そのため、介在部302aと筺体200との接着面積の増加が図れ、接着強度が向上するという効果が期待できる。
Further, as shown in FIG. 7, according to the present embodiment, the
また、上記図7に示したように、本実施形態によれば、第1の樹脂多層基板101とコネクタ300とをネジ結合するネジ304の先端部が面する搭載面201の部位に、窪み部207を設け、この窪み部207に熱伝導性接着剤402を配置して、ネジ304と筐体200とを接着している。
In addition, as shown in FIG. 7, according to the present embodiment, a recess is formed in the portion of the mounting
そのため、筺体200、第1の樹脂多層基板101、コネクタ300間の接合が熱伝導性接着剤402により、強固になるとともに、第1の樹脂多層基板101の熱を、ネジ304から熱伝導性接着剤402を介して筐体200に放熱することができ、放熱性の向上が期待できる。
Therefore, the bonding between the
なお、上記図7に示した第1の樹脂多層基板101、筐体200およびコネクタ300の結合構成の形成方法では、先に第1の樹脂多層基板101にコネクタ300を組み付けてから、これらを筺体200に組み付けたが、これとは逆に、先にコネクタ300を筺体200に組み付けてからコネクタ300を第1の樹脂多層基板101に組み付けてもよい。
In the method of forming the coupling structure of the first
しかし、先にコネクタ300を第1の樹脂多層基板101に組み付けた方が、コネクタ300のピン301をコネクタ用の穴101aに位置決めして挿入しやすいなどの点で、作業性に優れるものとなる。
However, when the
(他の実施形態)
なお、上記実施形態では、第2の樹脂多層基板102における筺体200側である一方の主面に、スルーホール実装部品700、800が搭載されていたが、可能ならば、第2の樹脂多層基板102における他方の主面側にスルーホール実装部品700、800が搭載されていてもよい。
(Other embodiments)
In the above-described embodiment, the through-
また、コネクタ300は、配線基板としての第1の樹脂多層基板101に接続されたものであったが、このようなナット303を用いたコネクタ300の接続構成は、配線基板であれば、当該樹脂多層基板以外にも、たとえば、単層の樹脂基板やセラミック基板にも適用できることはもちろんである。
Further, the
また、コネクタ300は、第1の樹脂多層基板101における筐体200の搭載面201に対向する一方の主面側に取り付けられていたが、可能ならば、これとは反対側の他方の主面側に取り付けられていてもよい。この場合も、上記したナット303によるねじ止めを同様に行えばよいことはもちろんである。
In addition, the
また、上記実施形態では、第1の樹脂多層基板101、第2の樹脂多層基板102の2枚の樹脂多層基板が備えられていたが、可能ならば、第2の樹脂多層基板102を省略して、第2の樹脂多層基板102の実装部品を第1の樹脂多層基板101側に集約する等により、樹脂多層基板としては第1の樹脂多層基板101の1枚のみとしてもよい。
In the above embodiment, the two resin multilayer substrates, the first
100 セラミック基板
101 第1の樹脂多層基板
110 ボンディングワイヤ
112 第1の樹脂多層基板のワイヤボンディング用ランド
115 端子部材
120 接着剤確認用の貫通穴
200 筐体
210 溝
220 突起
221 第1の樹脂多層基板における位置決め用の穴
400 接着剤
500 半導体チップ
503 防滴材
DESCRIPTION OF
Claims (8)
一方の主面を前記筐体(200)に対向させて前記筐体(200)の一面側に搭載されたセラミック基板(100)と、
前記セラミック基板(100)の他方の主面上にベアチップ状態で搭載され、駆動時に発熱する半導体チップ(500)と、
一方の主面を前記筐体(200)に対向させて前記筐体(200)の一面側に搭載され、樹脂よりなる複数の層が積層されてなることにより内部および外面に配線を有する樹脂多層基板(101)と、
前記樹脂多層基板(101)の他方の主面上に搭載され、前記半導体チップ(500)よりも駆動時の発熱が小さい低発熱素子(600)と、を備え、
前記セラミック基板(100)および前記樹脂多層基板(101)は共に、前記筐体(200)の一面に対して熱伝導性且つ電気絶縁性を有する接着剤(400)により接着固定されていることを特徴とする電子装置。 A metal housing (200);
A ceramic substrate (100) mounted on one side of the casing (200) with one main surface facing the casing (200);
A semiconductor chip (500) mounted in a bare chip state on the other main surface of the ceramic substrate (100) and generating heat during driving;
Resin multilayer having wiring on the inner and outer surfaces by mounting a plurality of layers made of resin on one side of the housing (200) with one main surface facing the housing (200) A substrate (101);
A low heating element (600) mounted on the other main surface of the resin multilayer substrate (101) and generating less heat during driving than the semiconductor chip (500),
Both the ceramic substrate (100) and the resin multilayer substrate (101) are bonded and fixed to one surface of the housing (200) with an adhesive (400) having thermal conductivity and electrical insulation. Electronic device characterized.
前記セラミック基板(100)の他方の主面上には、前記半導体チップ(500)を被覆するように防滴材(503)が設けられており、この防滴材(503)は前記樹脂多層基板(101)が接着される部位よりも低い位置にあることを特徴とする請求項1ないし3のいずれか1つに記載の電子装置。 In the case (200), the part to which the ceramic substrate (100) is bonded is lower than the part to which the resin multilayer substrate (101) is bonded on one side of the case (200). And
A drip-proof material (503) is provided on the other main surface of the ceramic substrate (100) so as to cover the semiconductor chip (500), and the drip-proof material (503) is the resin multilayer substrate. 4. The electronic device according to claim 1, wherein the electronic device is located at a position lower than a portion to be bonded.
前記樹脂多層基板(101)は前記突起(200)に対応する位置に穴(221)を備えており、この穴(221)に前記突起(220)が挿入されることにより、前記筐体(200)に対する前記樹脂多層基板(101)の位置決めがなされていることを特徴とする請求項1ないし5のいずれか1つに記載の電子装置。 A protrusion (220) is provided on one side of the housing (200),
The resin multilayer substrate (101) includes a hole (221) at a position corresponding to the protrusion (200), and the protrusion (220) is inserted into the hole (221), whereby the housing (200) is provided. The electronic device according to claim 1, wherein the resin multilayer substrate (101) is positioned with respect to the electronic device.
前記樹脂多層基板(101)における当該接着領域の周辺部には、前記樹脂多層基板(101)を前記一方の主面から前記他方の主面まで厚さ方向に貫通する貫通穴(120)が設けられていることを特徴とする請求項1ないし6のいずれか1つに記載の電子装置。 The resin multilayer substrate (101) is a bonding region in which a part of one main surface is bonded to the housing (200) via the adhesive (400),
A through hole (120) penetrating the resin multilayer substrate (101) from the one main surface to the other main surface in the thickness direction is provided at a peripheral portion of the adhesion region in the resin multilayer substrate (101). The electronic device according to claim 1, wherein the electronic device is provided.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278210A JP2012129305A (en) | 2010-12-14 | 2010-12-14 | Electronic apparatus |
DE102011088285.5A DE102011088285B4 (en) | 2010-12-14 | 2011-12-12 | ELECTRONIC DEVICE |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010278210A JP2012129305A (en) | 2010-12-14 | 2010-12-14 | Electronic apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012129305A true JP2012129305A (en) | 2012-07-05 |
Family
ID=46144862
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010278210A Pending JP2012129305A (en) | 2010-12-14 | 2010-12-14 | Electronic apparatus |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2012129305A (en) |
DE (1) | DE102011088285B4 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014123626A (en) * | 2012-12-20 | 2014-07-03 | Denso Corp | Electronic device |
JP2014225630A (en) * | 2013-04-22 | 2014-12-04 | 株式会社デンソー | Electronic control device |
JP2020064992A (en) * | 2018-10-18 | 2020-04-23 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224336A (en) * | 1985-03-28 | 1986-10-06 | Nec Kansai Ltd | Hybrid integrated circuit device |
JPH0432566U (en) * | 1990-07-13 | 1992-03-17 | ||
JPH11505074A (en) * | 1996-01-25 | 1999-05-11 | シーメンス アクチエンゲゼルシャフト | Controllers especially for automobiles |
JP2005217247A (en) * | 2004-01-30 | 2005-08-11 | Clarion Co Ltd | Heatsink, heat dissipation structure, and electronic apparatus |
JP2005222747A (en) * | 2004-02-04 | 2005-08-18 | Denso Corp | Discharge lamp lighting device |
JP2006049501A (en) * | 2004-08-03 | 2006-02-16 | Denso Corp | Heat dissipation structure of electronic apparatus |
JP2007201283A (en) * | 2006-01-27 | 2007-08-09 | Denso Corp | Electronic control device and casing therefor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11163490A (en) * | 1997-11-27 | 1999-06-18 | Mitsubishi Electric Corp | Electronic device |
JP2008141122A (en) * | 2006-12-05 | 2008-06-19 | Denso Corp | Resin mold electronic component, and its manufacturing method |
DE102008040290A1 (en) * | 2008-07-09 | 2010-01-14 | Robert Bosch Gmbh | Hybrid circuit structure for use in automotive-area, has low-current substrate for carrying low current components, and power substrate comprising front side with contact surface section, where low-current substrate is fastened to section |
JP2010147116A (en) * | 2008-12-17 | 2010-07-01 | Mitsubishi Electric Corp | Semiconductor device |
-
2010
- 2010-12-14 JP JP2010278210A patent/JP2012129305A/en active Pending
-
2011
- 2011-12-12 DE DE102011088285.5A patent/DE102011088285B4/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224336A (en) * | 1985-03-28 | 1986-10-06 | Nec Kansai Ltd | Hybrid integrated circuit device |
JPH0432566U (en) * | 1990-07-13 | 1992-03-17 | ||
JPH11505074A (en) * | 1996-01-25 | 1999-05-11 | シーメンス アクチエンゲゼルシャフト | Controllers especially for automobiles |
JP2005217247A (en) * | 2004-01-30 | 2005-08-11 | Clarion Co Ltd | Heatsink, heat dissipation structure, and electronic apparatus |
JP2005222747A (en) * | 2004-02-04 | 2005-08-18 | Denso Corp | Discharge lamp lighting device |
JP2006049501A (en) * | 2004-08-03 | 2006-02-16 | Denso Corp | Heat dissipation structure of electronic apparatus |
JP2007201283A (en) * | 2006-01-27 | 2007-08-09 | Denso Corp | Electronic control device and casing therefor |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014123626A (en) * | 2012-12-20 | 2014-07-03 | Denso Corp | Electronic device |
JP2014225630A (en) * | 2013-04-22 | 2014-12-04 | 株式会社デンソー | Electronic control device |
JP2020064992A (en) * | 2018-10-18 | 2020-04-23 | 富士電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
CN111081643A (en) * | 2018-10-18 | 2020-04-28 | 富士电机株式会社 | Semiconductor device and method for manufacturing semiconductor device |
JP7238330B2 (en) | 2018-10-18 | 2023-03-14 | 富士電機株式会社 | Semiconductor device and method for manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE102011088285B4 (en) | 2020-02-13 |
DE102011088285A1 (en) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102332362B1 (en) | Ultra-thin embedded semiconductor device package and method of manufacturing therof | |
JP3748253B2 (en) | In-vehicle electronic device housing structure | |
JP6666927B2 (en) | Electronic control unit | |
US9258918B2 (en) | Module for integrated control electronics having simplified design | |
US8358514B2 (en) | Electronic control device | |
JP6472462B2 (en) | Electronic control unit | |
EP3358920B1 (en) | Electronic control device, and manufacturing method for vehicle-mounted electronic control device | |
US10699917B2 (en) | Resin-sealed vehicle-mounted control device | |
JP2016502279A (en) | Electronic module with electronic circuit coated with plastic and method of manufacturing the electronic module | |
JP2006190726A (en) | Electronic controller and its manufacturing method | |
US10517181B2 (en) | Electronic control device and manufacturing method for same | |
JP2006294974A (en) | Electronic equipment and its manufacturing method | |
JP2003124662A (en) | On-vehicle electronic device | |
JP2013514674A (en) | Printed wiring board having a plurality of printed wiring board layers provided to be overlapped by bare die attachment for use as a transmission control device | |
JP5338797B2 (en) | Electronic equipment | |
JP5392243B2 (en) | Electronic device and manufacturing method thereof | |
JP4864742B2 (en) | Modular equipment | |
WO2014203521A1 (en) | Electronic apparatus | |
JP2012129305A (en) | Electronic apparatus | |
US8339795B2 (en) | Transmission control apparatus and mechanically and electrically integrated type electronic control apparatus | |
KR20150031029A (en) | Semiconductor Package and Method of Manufacturing for the same | |
JP4513758B2 (en) | Mold package and manufacturing method thereof | |
JP2003218317A (en) | Semiconductor power conversion device | |
JP6928129B2 (en) | Power converter | |
WO2017145321A1 (en) | Circuit board mounting structure and circuit board mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130910 |