JP2012120289A - Switching power circuit and electronic apparatus using the same - Google Patents

Switching power circuit and electronic apparatus using the same Download PDF

Info

Publication number
JP2012120289A
JP2012120289A JP2010266515A JP2010266515A JP2012120289A JP 2012120289 A JP2012120289 A JP 2012120289A JP 2010266515 A JP2010266515 A JP 2010266515A JP 2010266515 A JP2010266515 A JP 2010266515A JP 2012120289 A JP2012120289 A JP 2012120289A
Authority
JP
Japan
Prior art keywords
voltage
error amplifier
output
switching power
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010266515A
Other languages
Japanese (ja)
Inventor
Yoshinori Ikuta
吉紀 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2010266515A priority Critical patent/JP2012120289A/en
Publication of JP2012120289A publication Critical patent/JP2012120289A/en
Pending legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a switching power supply circuit that is of a current control system, depends on an output voltage and uses an oscillation circuit, capable of suppressing oscillation of an output voltage during a soft start while suppressing a cost increase.SOLUTION: An error amplifier EA10 into which a soft start voltage Vss, a reference voltage Vref and a feedback voltage Vadj are input switches a gain according to an output of a comparator 8 that compares between the soft start voltage Vss and the reference voltage Vs.

Description

本発明は、スイッチング電源回路に関するものである。   The present invention relates to a switching power supply circuit.

従来の電流制御方式のスイッチング電源回路の回路構成を図8に示す。図8に示す従来のスイッチング電源回路は、定電流源Icと、コンデンサCsと、エラーアンプEA100と、コンパレータ1と、発振回路2と、ロジック部3と、バッファ4、5と、スイッチSW1、SW2と、電流アンプ6と、スロープ補償部7と、平滑用コイルLと、抵抗R10、R20と、平滑用コンデンサCoと、を備えている。   FIG. 8 shows a circuit configuration of a conventional current control switching power supply circuit. The conventional switching power supply circuit shown in FIG. 8 includes a constant current source Ic, a capacitor Cs, an error amplifier EA100, a comparator 1, an oscillation circuit 2, a logic unit 3, buffers 4, 5, and switches SW1, SW2. A current amplifier 6, a slope compensation unit 7, a smoothing coil L, resistors R 10 and R 20, and a smoothing capacitor Co.

グランドと電源電圧VDDとの間に定電流源IcとコンデンサCsが直列接続され、定電流源IcとコンデンサCsとの接続点の電圧であるソフトスタート電圧VssがエラーアンプEA100の二つの非反転端子の一方に入力される。エラーアンプEA100の他方の非反転端子には基準電圧Vrefが入力される。また、エラーアンプEA100の反転端子には、出力電圧Voを抵抗R10と抵抗R20で分圧した帰還電圧Vadjが入力される。なお、電源電圧VDDは、例えば、不図示のシリーズレギュレータにより入力電圧VINから生成される。   A constant current source Ic and a capacitor Cs are connected in series between the ground and the power supply voltage VDD, and a soft start voltage Vss which is a voltage at a connection point between the constant current source Ic and the capacitor Cs is two non-inverting terminals of the error amplifier EA100. Is input to one of the The reference voltage Vref is input to the other non-inverting terminal of the error amplifier EA100. Further, a feedback voltage Vadj obtained by dividing the output voltage Vo by the resistors R10 and R20 is input to the inverting terminal of the error amplifier EA100. The power supply voltage VDD is generated from the input voltage VIN by a series regulator (not shown), for example.

エラーアンプEA100は、非反転端子に入力された基準電圧Vrefとソフトスタート電圧Vssのうち最小のものと、反転端子に入力された帰還電圧Vadjとの差分を増幅してエラーアンプ出力電圧Veをコンパレータ1に出力する。平滑コイルLに流れるコイル電流ILの検出電圧を電流アンプ6が増幅して出力し、その出力電圧がスロープ補償部7により補償された電流アンプ出力電圧Vcがコンパレータ1に入力される。低周波発振を防ぐために電流帰還ループにスロープ補償を行っている。   The error amplifier EA100 amplifies a difference between the reference voltage Vref input to the non-inverting terminal and the soft start voltage Vss, and the feedback voltage Vadj input to the inverting terminal, and compares the error amplifier output voltage Ve with a comparator. Output to 1. The current amplifier 6 amplifies and outputs the detected voltage of the coil current IL flowing through the smoothing coil L, and the current amplifier output voltage Vc whose output voltage is compensated by the slope compensator 7 is input to the comparator 1. In order to prevent low frequency oscillation, slope compensation is performed in the current feedback loop.

コンパレータ1は、エラーアンプ出力電圧Veと電流アンプ出力電圧Vcとを比較し、比較結果をロジック部3に出力する。発振回路2は、帰還電圧Vadjに応じて発振周波数を変化させ、発振信号をロジック部3に出力する。ロジック部3は、例えばRSフリップフロップで構成され、発振回路2が出力する発振信号とコンパレータ1の出力に基づきパルス信号を生成してバッファ4および5に出力する。バッファ4および5は、ロジック部3の出力するパルス信号に基づきスイッチSW1、SW2の駆動用の駆動信号を生成してスイッチSW1、SW2に出力する。スイッチSW1とスイッチSW2は交互にオンオフするよう制御され、スイッチSW1とスイッチSW2の接続点であるノードVSWには入力電圧VINからグランドまでの振幅を有するパルス信号が発生する。発生したパルス信号は平滑用コイルLと平滑用コンデンサCoにより平滑化され、出力電圧Voとして出力される。   The comparator 1 compares the error amplifier output voltage Ve and the current amplifier output voltage Vc, and outputs the comparison result to the logic unit 3. The oscillation circuit 2 changes the oscillation frequency according to the feedback voltage Vadj and outputs an oscillation signal to the logic unit 3. The logic unit 3 is configured by, for example, an RS flip-flop, generates a pulse signal based on the oscillation signal output from the oscillation circuit 2 and the output of the comparator 1, and outputs the pulse signal to the buffers 4 and 5. The buffers 4 and 5 generate drive signals for driving the switches SW1 and SW2 based on the pulse signals output from the logic unit 3, and output the drive signals to the switches SW1 and SW2. The switches SW1 and SW2 are controlled to turn on and off alternately, and a pulse signal having an amplitude from the input voltage VIN to the ground is generated at the node VSW which is a connection point between the switches SW1 and SW2. The generated pulse signal is smoothed by the smoothing coil L and the smoothing capacitor Co and output as the output voltage Vo.

帰還電圧Vadjに応じて発振周波数を変化させる発振回路2を備えているが、これは、過電流保護機能などで出力電圧Voが低下した場合に発振周波数を下げることによって最小ONパルス幅で制限されるデューティ比以下のデューティ比での動作を可能とし、過電流設定値の超過を防ぐことを目的としている。   The oscillation circuit 2 that changes the oscillation frequency according to the feedback voltage Vadj is provided, but this is limited by the minimum ON pulse width by lowering the oscillation frequency when the output voltage Vo is lowered by an overcurrent protection function or the like. The purpose is to prevent the overcurrent set value from being exceeded by enabling operation with a duty ratio less than or equal to the specified duty ratio.

また、図8で示す従来のスイッチング電源回路は、スイッチング電源回路の起動時に入力電圧VINからの突入電流を抑制するために出力電圧Voを緩やかに立ち上げるソフトスタート機能を有している。なお、従来のソフトスタート機能の一例としては例えば特許文献1に開示されている。   In addition, the conventional switching power supply circuit shown in FIG. 8 has a soft start function that gently raises the output voltage Vo in order to suppress an inrush current from the input voltage VIN when the switching power supply circuit is activated. An example of a conventional soft start function is disclosed in Patent Document 1, for example.

特開平10−257759号公報Japanese Patent Laid-Open No. 10-257759

しかし、上記従来のスイッチング電源回路のソフトスタート機能については、以下のような問題点があった。図9の上段に従来の出力電圧Voの波形例を、図9の下段にソフトスタート電圧Vssの波形例を示す。また、図10に従来のスイッチング電源回路におけるソフトスタート時の各部信号の波形例を示す。   However, the soft start function of the conventional switching power supply circuit has the following problems. 9 shows an example of the waveform of the conventional output voltage Vo, and the lower part of FIG. 9 shows an example of the waveform of the soft start voltage Vss. FIG. 10 shows a waveform example of each signal at the time of soft start in the conventional switching power supply circuit.

スイッチング電源回路の起動タイミングであるタイミングt1からソフトスタート電圧Vssは立ち上がり、ソフトスタート電圧Vssはタイミングt2で基準電圧Vrefに達する(図9の下段)。タイミングt1からタイミングt2までの期間がソフトスタート期間であり、この期間ではエラーアンプEA100はソフトスタート電圧Vssと帰還電圧Vadjとの差分を増幅してエラーアンプ出力電圧Veを出力する。タイミングt2以降もソフトスタート電圧Vssは上昇し、あるタイミングで一定電圧となる。タイミングt2以降、エラーアンプEA100は、基準電圧Vrefと帰還電圧Vadjとの差分を増幅してエラーアンプ出力電圧Veを出力する。タイミングt2以降が通常動作期間となる。   The soft start voltage Vss rises from the timing t1, which is the start timing of the switching power supply circuit, and the soft start voltage Vss reaches the reference voltage Vref at the timing t2 (lower stage in FIG. 9). A period from timing t1 to timing t2 is a soft start period. In this period, the error amplifier EA100 amplifies the difference between the soft start voltage Vss and the feedback voltage Vadj and outputs an error amplifier output voltage Ve. The soft start voltage Vss also rises after the timing t2, and becomes a constant voltage at a certain timing. After timing t2, the error amplifier EA100 amplifies the difference between the reference voltage Vref and the feedback voltage Vadj and outputs an error amplifier output voltage Ve. The normal operation period is after timing t2.

発振防止のためエラーアンプEA100のゲインを従来低めに設定している場合があり、その場合、ソフトスタート機能開始時にエラーアンプEA100の出力であるエラーアンプ出力電圧Veが出力電圧Voに追従しない(図10)。そして、追従しない間に発振回路2により発振周波数が上昇し、コイル電流ILに対応する電流アンプ出力電圧Vcのリップルが小さくなり、コイル電流ILの平均値となる出力電流Ioが上昇する。出力電流Ioの急激な上昇により、出力電圧Voはソフトスタート電圧Vssによる設定値より高い値にオーバーシュートし、発振してしまう。その出力電圧Voの発振波形の一例が図9の上段に示される。   In some cases, the gain of the error amplifier EA100 is set to a lower value in order to prevent oscillation. In this case, the error amplifier output voltage Ve, which is the output of the error amplifier EA100, does not follow the output voltage Vo when the soft start function starts (see FIG. 10). Then, the oscillation frequency is increased by the oscillation circuit 2 without tracking, the ripple of the current amplifier output voltage Vc corresponding to the coil current IL is reduced, and the output current Io that is the average value of the coil current IL is increased. Due to the rapid increase of the output current Io, the output voltage Vo overshoots to a value higher than the set value by the soft start voltage Vss and oscillates. An example of the oscillation waveform of the output voltage Vo is shown in the upper part of FIG.

上記問題点を鑑み、本発明は、電流制御方式で出力電圧に依存する発振回路を用いたスイッチング電源回路において、コスト上昇を抑えつつソフトスタート時の出力電圧の発振を抑えることができるスイッチング電源回路を提供することを目的とする。   In view of the above problems, the present invention provides a switching power supply circuit that uses an oscillation circuit that depends on an output voltage in a current control method, and that can suppress oscillation of the output voltage during soft start while suppressing an increase in cost. The purpose is to provide.

上記目的を達成するために本発明は、起動時に徐々に増加するソフトスタート電圧と第1基準電圧と出力電圧に応じた帰還電圧とを入力とするエラーアンプと、前記帰還電圧に発振周波数が依存する発振回路と、前記エラーアンプの出力とスイッチングによる電流の検出信号とを比較する第1コンパレータと、前記第1コンパレータの出力と前記発振回路の出力とに基づきスイッチングのためのパルス信号を生成するパルス信号生成部と、を備えたスイッチング電源回路において、前記ソフトスタート電圧と第2基準電圧とを比較する第2コンパレータを備え、前記エラーアンプは、前記第2コンパレータの出力に応じてゲインを変更可能である構成とする。   In order to achieve the above object, the present invention provides an error amplifier that receives a soft start voltage that gradually increases at start-up, a first reference voltage, and a feedback voltage corresponding to the output voltage, and an oscillation frequency that depends on the feedback voltage. Generating a pulse signal for switching based on the output of the oscillation circuit, the first comparator for comparing the output of the error amplifier and the detection signal of the current by switching, and the output of the first comparator and the output of the oscillation circuit A switching power supply circuit comprising: a pulse signal generation unit; and a second comparator that compares the soft start voltage with a second reference voltage, wherein the error amplifier changes a gain according to an output of the second comparator A configuration is possible.

このような構成によれば、ソフトスタート時にエラーアンプのゲインを高めにすることで、エラーアンプの出力が出力電圧に追従し、発振回路による発振周波数が上昇して電流の検出信号のリップルが小さくなっても出力電圧が急激に上昇することがなく、出力電圧の発振を抑えることができる。また、エラーアンプのゲインを変更する構成は少ない回路の追加で実現でき、コスト上昇を抑えることができる。   According to such a configuration, by increasing the gain of the error amplifier at the time of soft start, the output of the error amplifier follows the output voltage, the oscillation frequency by the oscillation circuit is increased, and the ripple of the current detection signal is reduced. Even if this occurs, the output voltage does not rise rapidly, and oscillation of the output voltage can be suppressed. Further, the configuration for changing the gain of the error amplifier can be realized by adding a small number of circuits, and an increase in cost can be suppressed.

また、上記構成において、前記エラーアンプは、差動入力部である入力トランジスタと、テール電流を流すテール電流トランジスタと、前記入力トランジスタのソースまたはエミッタと前記テール電流トランジスタとの間に接続される抵抗と、を有し、前記第2コンパレータの出力に応じて前記抵抗はショートするか否かが切替えられる構成としてもよい。   In the above configuration, the error amplifier includes an input transistor that is a differential input section, a tail current transistor that allows a tail current to flow, and a resistor connected between the source or emitter of the input transistor and the tail current transistor. And whether the resistor is short-circuited or not can be switched according to the output of the second comparator.

また、上記構成において、前記エラーアンプは、スイッチと、前記スイッチの切替えに応じて接続が切替えられる電流制限抵抗と、前記電流制限抵抗により制限された電流をテール電流へ変換するカレントミラー回路と、を有し、前記第2コンパレータの出力に応じて前記スイッチは切替えられる構成としてもよい。   Further, in the above configuration, the error amplifier includes a switch, a current limiting resistor whose connection is switched in accordance with switching of the switch, a current mirror circuit that converts a current limited by the current limiting resistor into a tail current, The switch may be switched according to the output of the second comparator.

また、上記構成において、前記エラーアンプは、差動入力部である入力トランジスタと、前記入力トランジスタのドレインまたはコレクタに接続されるゲイン設定用抵抗と、を有し、前記第2コンパレータの出力に応じて前記ゲイン設定用抵抗はショートするか否かが切替えられる構成としてもよい。   Further, in the above configuration, the error amplifier includes an input transistor that is a differential input unit, and a gain setting resistor connected to a drain or a collector of the input transistor, according to the output of the second comparator. Thus, the gain setting resistor may be configured to switch whether or not to short-circuit.

また、上記構成において、前記エラーアンプは、差動入力部である入力トランジスタと、前記入力トランジスタの一方の前段に設けられ前記帰還電圧を入力とするソースフォロアまたはエミッタフォロアと、前記入力トランジスタの他方の前段に設けられ前記ソフトスタート電圧および前記第1基準電圧を入力とするソースフォロアまたはエミッタフォロアと、を有し、前記第2基準電圧は前記第1基準電圧である構成としてもよい。   Further, in the above configuration, the error amplifier includes an input transistor that is a differential input unit, a source follower or emitter follower that is provided at one stage of the input transistor and that receives the feedback voltage, and the other of the input transistors. And a source follower or emitter follower that receives the soft start voltage and the first reference voltage as input, and the second reference voltage may be the first reference voltage.

また、本発明の電子機器は、上記いずれかの構成のスイッチング電源回路を備えることとする。   In addition, an electronic apparatus according to the present invention includes a switching power supply circuit having any one of the above configurations.

本発明によると、電流制御方式で出力電圧に依存する発振回路を用いたスイッチング電源回路において、コスト上昇を抑えつつソフトスタート時の出力電圧の発振を抑えることができる。   According to the present invention, in a switching power supply circuit using an oscillation circuit that depends on an output voltage in a current control system, it is possible to suppress oscillation of the output voltage during soft start while suppressing an increase in cost.

本発明の実施形態に係るスイッチング電源回路の構成例を示す図である。It is a figure which shows the structural example of the switching power supply circuit which concerns on embodiment of this invention. 本発明の実施形態に係るスイッチング電源回路におけるソフトスタート時の各部信号の波形例を示す図である。It is a figure which shows the example of a waveform of each part signal at the time of the soft start in the switching power supply circuit which concerns on embodiment of this invention. 本発明の実施形態に係るスイッチング電源回路をLED照明装置に適用した例を示す図である。It is a figure which shows the example which applied the switching power supply circuit which concerns on embodiment of this invention to LED lighting apparatus. 本発明に係るエラーアンプの構成例を示す図である。It is a figure which shows the structural example of the error amplifier which concerns on this invention. 本発明に係るエラーアンプの構成例を示す図である。It is a figure which shows the structural example of the error amplifier which concerns on this invention. 本発明に係るエラーアンプの構成例を示す図である。It is a figure which shows the structural example of the error amplifier which concerns on this invention. 本発明に係るエラーアンプの構成例を示す図である。It is a figure which shows the structural example of the error amplifier which concerns on this invention. 従来のスイッチング電源回路の構成例を示す図である。It is a figure which shows the structural example of the conventional switching power supply circuit. 従来および本発明における出力電圧の波形例と、ソフトスタート電圧の波形例を示す図である。It is a figure which shows the example of a waveform of the output voltage in the past and this invention, and the example of a waveform of a soft start voltage. 従来のスイッチング電源回路におけるソフトスタート時の各部信号の波形例を示す図である。It is a figure which shows the example of a waveform of each part signal at the time of the soft start in the conventional switching power supply circuit.

以下に本発明の実施形態を図面を参照して説明する。なお、以下の説明に用いる図面では、同一の部分には同一の符号を付している。それらの名称および機能は同一であるため、それらについての詳細な説明は繰り返さない。   Embodiments of the present invention will be described below with reference to the drawings. In the drawings used for the following description, the same portions are denoted by the same reference numerals. Since their names and functions are the same, detailed description thereof will not be repeated.

本発明の実施形態に係るスイッチング電源回路の構成例を図1に示す。図1に示すスイッチング電源回路は、上述した図8に示す従来の電流制御方式のスイッチング電源回路においてエラーアンプとしてエラーアンプEA10を用い、コンパレータ8を追加した構成としている。コンパレータ8の反転端子にはソフトスタート電圧Vssが入力され、非反転端子には基準電圧Vsが入力される(基準電圧Vsは基準電圧Vrefと同一の値である)。そして、コンパレータ8の出力であるコンパレータ出力電圧Vcompがエラーアンプ10に入力される。   A configuration example of a switching power supply circuit according to an embodiment of the present invention is shown in FIG. The switching power supply circuit shown in FIG. 1 has a configuration in which an error amplifier EA10 is used as an error amplifier and a comparator 8 is added to the conventional current control switching power supply circuit shown in FIG. The soft start voltage Vss is input to the inverting terminal of the comparator 8, and the reference voltage Vs is input to the non-inverting terminal (the reference voltage Vs is the same value as the reference voltage Vref). Then, the comparator output voltage Vcomp that is the output of the comparator 8 is input to the error amplifier 10.

エラーアンプEA10は、エラーアンプ出力VcompがHighレベルの場合にゲインを高くし、Lowレベルの場合にゲインを低くする機能を有する。図2に本発明の実施形態に係るスイッチング電源回路におけるソフトスタート時の各部信号の波形例を示す。また、図9の中段に本発明の実施形態に係るスイッチング電源回路の出力電圧Voの波形例を示す。スイッチング電源回路が起動しソフトスタート電圧Vssが基準電圧Vs(=Vref)より低いと、エラーアンプ出力VcompがHighレベルとなり、エラーアンプEA10はゲインを高くする。これにより、エラーアンプ出力電圧Veが出力電圧Voに追従するので、発振回路2による発振周波数の上昇により電流アンプ出力電圧Vcのリップルが小さくなっても、出力電流Ioが急激に上昇することはなくなる(図2)。従って、出力電圧Voがオーバーシュートすることがなくなり、出力電圧Voの発振を抑えることができる(図2の下段、図9の中段)。   The error amplifier EA10 has a function of increasing the gain when the error amplifier output Vcomp is at a high level and decreasing the gain when the error amplifier output Vcomp is at a low level. FIG. 2 shows a waveform example of each signal at the time of soft start in the switching power supply circuit according to the embodiment of the present invention. 9 shows an example of the waveform of the output voltage Vo of the switching power supply circuit according to the embodiment of the present invention. When the switching power supply circuit is activated and the soft start voltage Vss is lower than the reference voltage Vs (= Vref), the error amplifier output Vcomp becomes High level, and the error amplifier EA10 increases the gain. As a result, the error amplifier output voltage Ve follows the output voltage Vo. Therefore, even if the ripple of the current amplifier output voltage Vc decreases due to the increase of the oscillation frequency by the oscillation circuit 2, the output current Io does not increase rapidly. (FIG. 2). Therefore, the output voltage Vo does not overshoot, and the oscillation of the output voltage Vo can be suppressed (lower stage in FIG. 2, middle stage in FIG. 9).

本発明の実施形態に係るスイッチング電源回路をLED照明装置に適用した構成例を図3に示す。交流電圧VaをダイオードブリッジDB1および平滑用コンデンサC1により直流電圧である入力電圧VINに変換してスイッチング電源回路に入力する。スイッチング電源回路の出力側に一または複数のLEDからなるLEDモジュールLED1が接続される。本発明の実施形態に係るスイッチング電源回路によりソフトスタート時の出力電圧Voの発振を抑えることで、交流ラインへのノイズ混入低減、輻射ノイズ低減を行うことができる。   FIG. 3 shows a configuration example in which the switching power supply circuit according to the embodiment of the present invention is applied to an LED lighting device. The AC voltage Va is converted into an input voltage VIN which is a DC voltage by the diode bridge DB1 and the smoothing capacitor C1, and is input to the switching power supply circuit. An LED module LED1 composed of one or a plurality of LEDs is connected to the output side of the switching power supply circuit. By suppressing the oscillation of the output voltage Vo at the time of soft start by the switching power supply circuit according to the embodiment of the present invention, it is possible to reduce noise mixing into the AC line and radiation noise.

図1で示す本発明の実施形態に係るスイッチング電源回路におけるエラーアンプEA10の構成例を図4に示す。図4で示すエラーアンプは、差動入力部であるNchMOSトランジスタN1、N2と、ゲインに関わる抵抗R1、R2、R3、R4と、テール電流を流すNchMOSトランジスタN3と、テール電流を2分割するPchMOSトランジスタP1、P2と、スイッチ用のNchMOSトランジスタN4、N5と、最小電圧選択回路9と、エラーアンプ出力段10と、を有している。最小電圧選択回路9は、入力される基準電圧Vrefとソフトスタート電圧Vssを比較し、小さい方の電圧をNchMOSトランジスタN2のゲートに出力する。また、NchMOSトランジスタN1のゲートには帰還電圧Vadjが入力される。エラーアンプ出力段10は、差動回路の出力を受け、それらの差を増幅してエラーアンプ出力電圧Veを出力する。   FIG. 4 shows a configuration example of the error amplifier EA10 in the switching power supply circuit according to the embodiment of the present invention shown in FIG. The error amplifier shown in FIG. 4 includes NchMOS transistors N1 and N2 that are differential inputs, resistors R1, R2, R3, and R4 related to gain, an NchMOS transistor N3 that supplies a tail current, and a PchMOS that divides the tail current into two. Transistors P1 and P2, switching NchMOS transistors N4 and N5, a minimum voltage selection circuit 9, and an error amplifier output stage 10 are provided. The minimum voltage selection circuit 9 compares the input reference voltage Vref and the soft start voltage Vss, and outputs the smaller voltage to the gate of the NchMOS transistor N2. A feedback voltage Vadj is input to the gate of the Nch MOS transistor N1. The error amplifier output stage 10 receives the output of the differential circuit, amplifies the difference between them, and outputs an error amplifier output voltage Ve.

NchMOSトランジスタN1のソースとNchMOSトランジスタN4のドレインとの接続点と、NchMOSトランジスタN2のソースとNchMOSトランジスタN5のドレインとの接続点とは、抵抗R3と抵抗R4により直列接続される。抵抗R3と抵抗R4との接続点は、NchMOSトランジスタN4のソースとNchMOSトランジスタN5のソースとの接続点と接続される。NchMOSトランジスタN4のソースとNchMOSトランジスタN5のソースとの接続点は、NchMOSトランジスタN3のドレインと接続される。NchMOSトランジスタN4とNchMOSトランジスタN5のゲートにはそれぞれコンパレータ出力電圧Vcompが入力される。   A connection point between the source of the Nch MOS transistor N1 and the drain of the Nch MOS transistor N4 and a connection point between the source of the Nch MOS transistor N2 and the drain of the Nch MOS transistor N5 are connected in series by a resistor R3 and a resistor R4. A connection point between the resistors R3 and R4 is connected to a connection point between the source of the Nch MOS transistor N4 and the source of the Nch MOS transistor N5. A connection point between the source of the Nch MOS transistor N4 and the source of the Nch MOS transistor N5 is connected to the drain of the Nch MOS transistor N3. Comparator output voltage Vcomp is input to the gates of NchMOS transistor N4 and NchMOS transistor N5, respectively.

コンパレータ出力電圧Vcompはソフトスタート時にはHighレベルとなっており、NchMOSトランジスタN4、N5は共にON状態となり、抵抗R3と抵抗R4がショートされる。これにより、エラーアンプのゲインは高くなる。また、ソフトスタートが終わり通常動作時にはコンパレータ出力電圧VcompはLowレベルとなっており、NchMOSトランジスタN4、N5は共にOFF状態となり、抵抗R3と抵抗R4が効くようになり、エラーアンプのゲインは低くなる。   The comparator output voltage Vcomp is at a high level at the time of soft start, both the Nch MOS transistors N4 and N5 are turned on, and the resistors R3 and R4 are short-circuited. This increases the gain of the error amplifier. At the end of the soft start and normal operation, the comparator output voltage Vcomp is at the low level, the NchMOS transistors N4 and N5 are both turned off, the resistors R3 and R4 are activated, and the gain of the error amplifier is reduced. .

ここで、NchMOSトランジスタN1、N2のトランスコンダクタンスをgmとし、抵抗R3、R4の抵抗値をrとすると、抵抗R3とR4がショートされていない場合、差動入力部のトランスコンダクタンスGmは(1)式のように表せる。
Gm=gm/(1+gm・r) (1)
また、抵抗R3とR4がショートされている場合は、Gmは(2)式のように表せる。
Gm=gm (2)
このことから、抵抗R3とR4がショートされている場合のほうがエラーアンプのゲインが高くなる。
Here, when the transconductance of the Nch MOS transistors N1 and N2 is gm and the resistance values of the resistors R3 and R4 are r, the transconductance Gm of the differential input section is (1) when the resistors R3 and R4 are not short-circuited. It can be expressed as an expression.
Gm = gm / (1 + gm · r) (1)
In addition, when the resistors R3 and R4 are short-circuited, Gm can be expressed by the equation (2).
Gm = gm (2)
Therefore, the gain of the error amplifier is higher when the resistors R3 and R4 are short-circuited.

このような図4の構成のエラーアンプを図1のスイッチング電源回路に適用することにより、ソフトスタート時の出力電圧Voの発振を抑えることができる。なお、図4の構成のエラーアンプにおいて、差動入力部のNchMOSトランジスタN1、N2の代わりにnpn型バイポーラトランジスタとし、npn型バイポーラトランジスタのコレクタを抵抗R1、R2に接続し、エミッタを抵抗R3、R4に接続し、ベースに帰還電圧Vadjと最小電圧選択回路9の出力を入力するようにしてもよい。   By applying the error amplifier having the configuration shown in FIG. 4 to the switching power supply circuit shown in FIG. 1, the oscillation of the output voltage Vo at the time of soft start can be suppressed. In the error amplifier having the configuration shown in FIG. 4, an npn bipolar transistor is used instead of the Nch MOS transistors N1 and N2 in the differential input section, the collector of the npn bipolar transistor is connected to the resistors R1 and R2, and the emitter is the resistor R3. It may be connected to R4, and the feedback voltage Vadj and the output of the minimum voltage selection circuit 9 may be input to the base.

図1で示す本発明の実施形態に係るスイッチング電源回路におけるエラーアンプEA10の別の構成例を図5に示す。図5に示すエラーアンプは、差動入力部であるNchMOSトランジスタN1、N2と、ゲインに関わる抵抗R1、R2と、テール電流を流すNchMOSトランジスタN3と、テール電流を2分割するPchMOSトランジスタP1、P2と、テール電流決定用の抵抗R5、R6と、カレントミラー回路用のNchMOSトランジスタN6と、インバータINVと、スイッチ用のPchMOSトランジスタP3と、最小電圧選択回路9と、エラーアンプ出力段10と、を有している。   FIG. 5 shows another configuration example of the error amplifier EA10 in the switching power supply circuit according to the embodiment of the present invention shown in FIG. The error amplifier shown in FIG. 5 includes NchMOS transistors N1 and N2, which are differential inputs, resistors R1 and R2 related to gain, an NchMOS transistor N3 that passes a tail current, and PchMOS transistors P1 and P2 that divide the tail current into two. And tail current determining resistors R5 and R6, a current mirror circuit NchMOS transistor N6, an inverter INV, a switch PchMOS transistor P3, a minimum voltage selection circuit 9, and an error amplifier output stage 10. Have.

NchMOSトランジスタN3、N6のゲート同士が接続され、NchMOSトランジスタN6のゲートとドレインとが接続され、NchMOSトランジスタN3、N6のソースがグランド接続され、カレントミラー回路を構成している。また、電源電圧VDDは抵抗R5の一端とPchMOSトランジスタP3のソースに接続される。PchMOSトランジスタP3のドレインには抵抗R6の一端が接続され、抵抗R6の他端と抵抗R5の他端とがNchMOSトランジスタN6のドレインに接続される。また、インバータINVにコンパレータ出力電圧Vcompが入力され、インバータINVの出力はPchMOSトランジスタP3のゲートに入力される。   The gates of the Nch MOS transistors N3 and N6 are connected to each other, the gate and the drain of the Nch MOS transistor N6 are connected, and the sources of the Nch MOS transistors N3 and N6 are connected to the ground to constitute a current mirror circuit. The power supply voltage VDD is connected to one end of the resistor R5 and the source of the Pch MOS transistor P3. One end of a resistor R6 is connected to the drain of the PchMOS transistor P3, and the other end of the resistor R6 and the other end of the resistor R5 are connected to the drain of the NchMOS transistor N6. Further, the comparator output voltage Vcomp is input to the inverter INV, and the output of the inverter INV is input to the gate of the PchMOS transistor P3.

コンパレータ出力電圧Vcompはソフトスタート時にはHighレベルとなっており、インバータINVによりPchMOSトランジスタP3はON状態となり、抵抗R6と抵抗R5が並列に接続される。これにより、テール電流が増加し、エラーアンプのゲインが高くなる。また、ソフトスタートが終わり通常動作時にはコンパレータ出力電圧VcompはLowレベルとなっており、インバータINVによりPchMOSトランジスタP3はOFF状態となり、抵抗R6が効かなくなり、テール電流が減少し、エラーアンプのゲインは低くなる。   The comparator output voltage Vcomp is at a high level at the time of soft start, the PchMOS transistor P3 is turned on by the inverter INV, and the resistor R6 and the resistor R5 are connected in parallel. As a result, the tail current increases and the gain of the error amplifier increases. At the end of the soft start and normal operation, the comparator output voltage Vcomp is at a low level, the inverter INV turns off the PchMOS transistor P3, the resistor R6 becomes ineffective, the tail current decreases, and the error amplifier gain is low. Become.

テール電流をItとすると、NchMOSトランジスタN1、N2のトランスコンダクタンスgmは(3)式で表せる。
gm=√(It・β) (3)
但し、βはNchMOSトランジスタN1、N2のプロセスや形状による定数
従って、テール電流Itが増加することでエラーアンプのゲインが高くなる。
If the tail current is It, the transconductance gm of the Nch MOS transistors N1 and N2 can be expressed by equation (3).
gm = √ (It · β) (3)
However, β is a constant according to the process and shape of the Nch MOS transistors N1 and N2, and therefore the gain of the error amplifier increases as the tail current It increases.

このような図5の構成のエラーアンプを図1のスイッチング電源回路に適用することにより、ソフトスタート時の出力電圧Voの発振を抑えることができる。   By applying the error amplifier having the configuration shown in FIG. 5 to the switching power supply circuit shown in FIG. 1, oscillation of the output voltage Vo at the time of soft start can be suppressed.

図1で示す本発明の実施形態に係るスイッチング電源回路におけるエラーアンプEA10のさらに別の構成例を図6に示す。図6に示すエラーアンプは、差動入力部であるNchMOSトランジスタN1、N2と、ゲインに関わる抵抗R1、R2、R7、R8と、テール電流を流すNchMOSトランジスタN3と、テール電流を2分割するPchMOSトランジスタP1、P2と、スイッチ用のPchMOSトランジスタP7、P8と、最小電圧選択回路9と、エラーアンプ出力段10と、を有している。   FIG. 6 shows still another configuration example of the error amplifier EA10 in the switching power supply circuit according to the embodiment of the present invention shown in FIG. The error amplifier shown in FIG. 6 includes NchMOS transistors N1 and N2 that are differential inputs, resistors R1, R2, R7, and R8 related to gain, an NchMOS transistor N3 that passes a tail current, and a PchMOS that divides the tail current into two. Transistors P1 and P2, switching PchMOS transistors P7 and P8, a minimum voltage selection circuit 9, and an error amplifier output stage 10 are provided.

PchMOSトランジスタP1のドレインとNchMOSトランジスタN1のドレインとの接続点と、PchMOSトランジスタP2のドレインとNchMOSトランジスタN2のドレインとの接続点との間に抵抗R8、R1、R2、R7が直列に接続される。PchMOSトランジスタP1、P2のゲート同士の接続点と、抵抗R1、R2の接続点とが接続される。PchMOSトランジスタP7のソースが抵抗R8、R1の接続点に接続され、PchMOSトランジスタP7のドレインがPchMOSトランジスタP1のドレインとNchMOSトランジスタN1のドレインとの接続点に接続される。PchMOSトランジスタP8のソースが抵抗R2、R7の接続点に接続され、PchMOSトランジスタP8のドレインがPchMOSトランジスタP2のドレインとNchMOSトランジスタN2のドレインとの接続点に接続される。PchMOSトランジスタP7、P8のゲートにコンパレータ出力電圧Vcompが入力される。   Resistors R8, R1, R2, and R7 are connected in series between a connection point between the drain of the PchMOS transistor P1 and the drain of the NchMOS transistor N1 and a connection point between the drain of the PchMOS transistor P2 and the drain of the NchMOS transistor N2. . A connection point between the gates of the PchMOS transistors P1 and P2 is connected to a connection point of the resistors R1 and R2. The source of PchMOS transistor P7 is connected to the connection point of resistors R8 and R1, and the drain of PchMOS transistor P7 is connected to the connection point of the drain of PchMOS transistor P1 and the drain of NchMOS transistor N1. The source of PchMOS transistor P8 is connected to the connection point of resistors R2 and R7, and the drain of PchMOS transistor P8 is connected to the connection point of the drain of PchMOS transistor P2 and the drain of NchMOS transistor N2. The comparator output voltage Vcomp is input to the gates of the Pch MOS transistors P7 and P8.

コンパレータ出力電圧Vcompはソフトスタート時にはHighレベルになっており、PchMOSトランジスタP7、P8はOFF状態となり、抵抗R8、R1、R2、R7が直列に接続されることにより、エラーアンプのゲインは高くなる。また、ソフトスタートが終わり通常動作時にはコンパレータ出力電圧VcompはLowレベルになっており、PchMOSトランジスタP7、P8はON状態となり、抵抗R8、R7がショートされることによりエラーアンプのゲインは低くなる。   The comparator output voltage Vcomp is at a high level at the time of soft start, the Pch MOS transistors P7 and P8 are turned off, and the resistors R8, R1, R2, and R7 are connected in series, thereby increasing the gain of the error amplifier. At the end of the soft start and the normal operation, the comparator output voltage Vcomp is at a low level, the Pch MOS transistors P7 and P8 are turned on, and the resistors R8 and R7 are short-circuited, so that the gain of the error amplifier is lowered.

抵抗R8、R7の抵抗値をr1、抵抗R1、R2の抵抗値をr2とすると、エラーアンプ出力段10の手前までのゲインGainは(4)式のように表せる。
Gain=gm・(r1+r2) (4)
従って、抵抗R8、R1、R2、R7が直列に接続されることでエラーアンプのゲインが高くなる。
When the resistance values of the resistors R8 and R7 are r1, and the resistance values of the resistors R1 and R2 are r2, the gain Gain before the error amplifier output stage 10 can be expressed by the following equation (4).
Gain = gm · (r1 + r2) (4)
Therefore, the gain of the error amplifier is increased by connecting the resistors R8, R1, R2, and R7 in series.

このような図6の構成のエラーアンプを図1のスイッチング電源回路に適用することにより、ソフトスタート時の出力電圧Voの発振を抑えることができる。なお、図6の構成のエラーアンプにおいて、差動入力部のNchMOSトランジスタN1、N2の代わりにnpn型バイポーラトランジスタとし、npn型バイポーラトランジスタのコレクタを抵抗R8、R7に接続し、エミッタをNchMOSトランジスタN3のドレインに接続し、ベースに帰還電圧Vadjと最小電圧選択回路9の出力を入力するようにしてもよい。   By applying the error amplifier having the configuration shown in FIG. 6 to the switching power supply circuit shown in FIG. 1, the oscillation of the output voltage Vo at the time of soft start can be suppressed. In the error amplifier having the configuration shown in FIG. 6, an npn bipolar transistor is used instead of the Nch MOS transistors N1 and N2 in the differential input section, the collector of the npn bipolar transistor is connected to the resistors R8 and R7, and the emitter is the NchMOS transistor N3. The feedback voltage Vadj and the output of the minimum voltage selection circuit 9 may be input to the base.

図1で示す本発明の実施形態に係るスイッチング電源回路におけるエラーアンプEA10のさらに別の構成例を図7に示す。なお、図7ではコンパレータ8の接続についても示している。図7に示すエラーアンプは、差動入力部であるNchMOSトランジスタN1、N2と、ゲインに関わる抵抗R1、R2、R3、R4と、テール電流を流すNchMOSトランジスタN3と、テール電流を2分割するPchMOSトランジスタP1、P2と、スイッチ用のNchMOSトランジスタN4、N5と、エラーアンプ出力段10と、定電流源I1、I2と、ソースフォロアのPchMOSトランジスタP4、P5、P6と、を有している。   FIG. 7 shows still another configuration example of the error amplifier EA10 in the switching power supply circuit according to the embodiment of the present invention shown in FIG. FIG. 7 also shows the connection of the comparator 8. The error amplifier shown in FIG. 7 includes NchMOS transistors N1 and N2 that are differential inputs, resistors R1, R2, R3, and R4 related to gain, an NchMOS transistor N3 that supplies a tail current, and a PchMOS that divides the tail current into two. Transistors P1 and P2, switching NchMOS transistors N4 and N5, error amplifier output stage 10, constant current sources I1 and I2, and source follower PchMOS transistors P4, P5, and P6 are provided.

PchMOSトランジスタP4のソースに定電流源I1とNchMOSトランジスタN1のゲートが接続され、PchMOSトランジスタP4のドレインがグランド接続され、PchMOSトランジスタP4のゲートに帰還電圧Vadjが入力される。これにより、NchMOSトランジスタN1の前段に帰還電圧Vadjを入力とするソースフォロアが構成される。   The constant current source I1 and the gate of the NchMOS transistor N1 are connected to the source of the PchMOS transistor P4, the drain of the PchMOS transistor P4 is connected to the ground, and the feedback voltage Vadj is input to the gate of the PchMOS transistor P4. As a result, a source follower having the feedback voltage Vadj as an input is formed before the NchMOS transistor N1.

PchMOSトランジスタP5のソースに定電流源I2とNchMOSトランジスタN2のゲートが接続され、PchMOSトランジスタP5のドレインがグランド接続され、PchMOSトランジスタP5のゲートにソフトスタート電圧Vssが入力される。これにより、NchMOSトランジスタN2の前段にソフトスタート電圧Vssを入力とするソースフォロアが構成される。また、PchMOSトランジスタP6のソースに定電流源I2とNchMOSトランジスタN2のゲートが接続され、PchMOSトランジスタP6のドレインがグランド接続され、PchMOSトランジスタP6のゲートに基準電圧Vrefが入力される。これにより、NchMOSトランジスタN2の前段に基準電圧Vrefを入力とするソースフォロアが構成される。   The constant current source I2 and the gate of the NchMOS transistor N2 are connected to the source of the PchMOS transistor P5, the drain of the PchMOS transistor P5 is connected to the ground, and the soft start voltage Vss is input to the gate of the PchMOS transistor P5. As a result, a source follower having the soft start voltage Vss as an input is formed before the NchMOS transistor N2. The constant current source I2 and the gate of the NchMOS transistor N2 are connected to the source of the PchMOS transistor P6, the drain of the PchMOS transistor P6 is connected to the ground, and the reference voltage Vref is input to the gate of the PchMOS transistor P6. As a result, a source follower having the reference voltage Vref as an input is formed before the NchMOS transistor N2.

図1ではコンパレータ8の非反転端子に基準電圧Vsを入力しているが、図7では基準電圧Vrefをコンパレータ8の非反転端子に入力するようにし、基準電圧Vsを不要にしている。   In FIG. 1, the reference voltage Vs is input to the non-inverting terminal of the comparator 8, but in FIG. 7, the reference voltage Vref is input to the non-inverting terminal of the comparator 8 so that the reference voltage Vs is unnecessary.

ここで、定電流源I1、I2の電流をi1とし、βをPchMOSトランジスタP4、P5、P6のプロセスや形状による定数とし、VthをPchMOSトランジスタP4、P5、P6のスレッシュ電圧とする。このとき、PchMOSトランジスタP4のオーバードライブ電圧は√(2・i1/β)となり、NchMOSトランジスタN1のゲート電圧はVadj+Vth+√(2・i1/β)となる。   Here, the current of the constant current sources I1 and I2 is i1, β is a constant according to the process and shape of the PchMOS transistors P4, P5, and P6, and Vth is the threshold voltage of the PchMOS transistors P4, P5, and P6. At this time, the overdrive voltage of the PchMOS transistor P4 becomes √ (2 · i1 / β), and the gate voltage of the NchMOS transistor N1 becomes Vadj + Vth + √ (2 · i1 / β).

コンパレータ8の出力が切替るVss=VrefとなるときにはPchMOSトランジスタP5とP6には同じ電流が流れるため、PchMOSトランジスタP5、P6のオーバードライブ電圧は√(i1/β)となり、NchMOSトランジスタN2のゲート電圧はVref+Vth+√(i1/β)となる。   When the output of the comparator 8 is switched to Vss = Vref, the same current flows through the PchMOS transistors P5 and P6. Therefore, the overdrive voltage of the PchMOS transistors P5 and P6 becomes √ (i1 / β), and the gate voltage of the NchMOS transistor N2 Becomes Vref + Vth + √ (i1 / β).

また、Vss>VrefでPchMOSトランジスタP5に電流が流れなくなるのは、VssがVrefより√(i1/β)分高くなるときである。PchMOSトランジスタP5に電流が流れない場合、PchMOSトランジスタP6のオーバードライブ電圧は√(2・i1/β)となるので、NchMOSトランジスタN2のゲート電圧はVref+Vth+√(2・i1/β)となる。このゲート電圧が通常動作時にNchMOSトランジスタN1のゲート電圧と比較すべき基準電圧である。NchMOSトランジスタN2のゲート電圧が基準電圧となるVssよりも√(i1/β)分低いVssでコンパレータ8の出力を切替えてエラーアンプのゲインを切替えることができる。   Further, when Vss> Vref, no current flows to the PchMOS transistor P5 when Vss is higher than Vref by √ (i1 / β). When no current flows in the Pch MOS transistor P5, the overdrive voltage of the Pch MOS transistor P6 becomes √ (2 · i1 / β), and thus the gate voltage of the Nch MOS transistor N2 becomes Vref + Vth + √ (2 · i1 / β). This gate voltage is a reference voltage to be compared with the gate voltage of the Nch MOS transistor N1 during normal operation. The gain of the error amplifier can be switched by switching the output of the comparator 8 at Vss which is lower than the reference voltage Vss by the gate voltage of the Nch MOS transistor N2 by √ (i1 / β).

なお、図7の構成のエラーアンプにおいて、PchMOSトランジスタを用いたソースフォロアの代わりにpnp型バイポーラトランジスタを用いたエミッタフォロアを設けるようにしてもよい。   In the error amplifier configured as shown in FIG. 7, an emitter follower using a pnp bipolar transistor may be provided instead of a source follower using a PchMOS transistor.

本発明に係るスイッチング電源回路は電子機器全般に搭載可能であるが、特に、LED照明装置、光ストレージ装置、液晶テレビなどの電子機器に用いると好適である。   The switching power supply circuit according to the present invention can be mounted on all electronic devices, but is particularly suitable for use in electronic devices such as LED lighting devices, optical storage devices, and liquid crystal televisions.

1 コンパレータ
2 発振回路
3 ロジック部
4 バッファ
5 バッファ
6 電流アンプ
7 スロープ補償部
8 コンパレータ
9 最小電圧選択回路
10 エラーアンプ出力段
Ic 定電流源
Cs コンデンサ
L 平滑用コイル
Co 平滑用コンデンサ
R10、R20 抵抗
SW1、SW2 スイッチ
EA10、EA100 エラーアンプ
DESCRIPTION OF SYMBOLS 1 Comparator 2 Oscillator 3 Logic part 4 Buffer 5 Buffer 6 Current amplifier 7 Slope compensation part 8 Comparator 9 Minimum voltage selection circuit 10 Error amplifier output stage Ic Constant current source Cs Capacitor L Smoothing coil Co Smoothing capacitor R10, R20 Resistor SW1 , SW2 switch EA10, EA100 Error amplifier

Claims (6)

起動時に徐々に増加するソフトスタート電圧と第1基準電圧と出力電圧に応じた帰還電圧とを入力とするエラーアンプと、前記帰還電圧に発振周波数が依存する発振回路と、前記エラーアンプの出力とスイッチングによる電流の検出信号とを比較する第1コンパレータと、前記第1コンパレータの出力と前記発振回路の出力とに基づきスイッチングのためのパルス信号を生成するパルス信号生成部と、を備えたスイッチング電源回路において、
前記ソフトスタート電圧と第2基準電圧とを比較する第2コンパレータを備え、前記エラーアンプは、前記第2コンパレータの出力に応じてゲインを変更可能であることを特徴とするスイッチング電源回路。
An error amplifier that receives a soft start voltage that gradually increases at start-up, a first reference voltage, and a feedback voltage corresponding to the output voltage; an oscillation circuit whose oscillation frequency depends on the feedback voltage; and an output of the error amplifier; A switching power supply comprising: a first comparator that compares a current detection signal by switching; and a pulse signal generator that generates a pulse signal for switching based on the output of the first comparator and the output of the oscillation circuit In the circuit
A switching power supply circuit comprising: a second comparator for comparing the soft start voltage with a second reference voltage, wherein the error amplifier can change a gain according to an output of the second comparator.
前記エラーアンプは、差動入力部である入力トランジスタと、テール電流を流すテール電流トランジスタと、前記入力トランジスタのソースまたはエミッタと前記テール電流トランジスタとの間に接続される抵抗と、を有し、前記第2コンパレータの出力に応じて前記抵抗はショートするか否かが切替えられることを特徴とする請求項1に記載のスイッチング電源回路。   The error amplifier includes an input transistor that is a differential input section, a tail current transistor that allows a tail current to flow, and a resistor connected between the source or emitter of the input transistor and the tail current transistor, The switching power supply circuit according to claim 1, wherein whether or not the resistor is short-circuited is switched according to an output of the second comparator. 前記エラーアンプは、スイッチと、前記スイッチの切替えに応じて接続が切替えられる電流制限抵抗と、前記電流制限抵抗により制限された電流をテール電流へ変換するカレントミラー回路と、を有し、前記第2コンパレータの出力に応じて前記スイッチは切替えられることを特徴とする請求項1に記載のスイッチング電源回路。   The error amplifier includes a switch, a current limiting resistor whose connection is switched according to switching of the switch, and a current mirror circuit that converts a current limited by the current limiting resistor into a tail current, 2. The switching power supply circuit according to claim 1, wherein the switch is switched in accordance with an output of the two comparators. 前記エラーアンプは、差動入力部である入力トランジスタと、前記入力トランジスタのドレインまたはコレクタに接続されるゲイン設定用抵抗と、を有し、前記第2コンパレータの出力に応じて前記ゲイン設定用抵抗はショートするか否かが切替えられることを特徴とする請求項1に記載のスイッチング電源回路。   The error amplifier includes an input transistor which is a differential input unit, and a gain setting resistor connected to a drain or a collector of the input transistor, and the gain setting resistor is set according to an output of the second comparator The switching power supply circuit according to claim 1, wherein whether or not to short-circuit is switched. 前記エラーアンプは、差動入力部である入力トランジスタと、前記入力トランジスタの一方の前段に設けられ前記帰還電圧を入力とするソースフォロアまたはエミッタフォロアと、前記入力トランジスタの他方の前段に設けられ前記ソフトスタート電圧および前記第1基準電圧を入力とするソースフォロアまたはエミッタフォロアと、を有し、前記第2基準電圧は前記第1基準電圧であることを特徴とする請求項1に記載のスイッチング電源回路。   The error amplifier includes an input transistor that is a differential input unit, a source follower or emitter follower that is provided in one preceding stage of the input transistor and that receives the feedback voltage, and is provided in the other preceding stage of the input transistor. 2. The switching power supply according to claim 1, further comprising: a source follower or an emitter follower having a soft start voltage and the first reference voltage as inputs, wherein the second reference voltage is the first reference voltage. circuit. 請求項1〜請求項5のいずれかに記載のスイッチング電源回路を備えることを特徴とする電子機器。   An electronic apparatus comprising the switching power supply circuit according to claim 1.
JP2010266515A 2010-11-30 2010-11-30 Switching power circuit and electronic apparatus using the same Pending JP2012120289A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010266515A JP2012120289A (en) 2010-11-30 2010-11-30 Switching power circuit and electronic apparatus using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010266515A JP2012120289A (en) 2010-11-30 2010-11-30 Switching power circuit and electronic apparatus using the same

Publications (1)

Publication Number Publication Date
JP2012120289A true JP2012120289A (en) 2012-06-21

Family

ID=46502507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010266515A Pending JP2012120289A (en) 2010-11-30 2010-11-30 Switching power circuit and electronic apparatus using the same

Country Status (1)

Country Link
JP (1) JP2012120289A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104767378A (en) * 2014-01-07 2015-07-08 株式会社东芝 Power source circuit
CN106911251A (en) * 2015-12-22 2017-06-30 上海贝岭股份有限公司 Boost power converter
JP2017175893A (en) * 2016-03-25 2017-09-28 東芝ライテック株式会社 Power supply device and lighting system including power supply device
JP2019146471A (en) * 2018-02-19 2019-08-29 ローム株式会社 Switching power supply
JP7389213B2 (en) 2018-02-19 2023-11-29 ローム株式会社 Controller IC, switching power supply

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104767378A (en) * 2014-01-07 2015-07-08 株式会社东芝 Power source circuit
CN106911251A (en) * 2015-12-22 2017-06-30 上海贝岭股份有限公司 Boost power converter
CN106911251B (en) * 2015-12-22 2020-05-22 上海贝岭股份有限公司 Step-down power converter
JP2017175893A (en) * 2016-03-25 2017-09-28 東芝ライテック株式会社 Power supply device and lighting system including power supply device
JP2019146471A (en) * 2018-02-19 2019-08-29 ローム株式会社 Switching power supply
JP7199913B2 (en) 2018-02-19 2023-01-06 ローム株式会社 switching power supply
JP7389213B2 (en) 2018-02-19 2023-11-29 ローム株式会社 Controller IC, switching power supply

Similar Documents

Publication Publication Date Title
US7248030B2 (en) Circuit and method for controlling step-up/step-down DC-DC converter
JP6228769B2 (en) Power circuit
JP5877074B2 (en) Comparator, oscillator using the same, DC / DC converter control circuit, DC / DC converter, electronic device
JP5723578B2 (en) Switching power supply
JP2006158067A (en) Power supply driver circuit
JP6403973B2 (en) Switching regulator
TWI436684B (en) Led drivers with adaptive hysteretic control circuits and associated methods of operation
US10143054B2 (en) Light-emitting diode driver
JP2012120289A (en) Switching power circuit and electronic apparatus using the same
KR102560435B1 (en) Switching regulator
US9467044B2 (en) Timing generator and timing signal generation method for power converter
JP2012130137A (en) Switching control circuit
JP2010226833A (en) Comparator and dc-dc converter
JP2018107931A (en) Phase compensation circuit and dc/dc converter using the same
US9755510B2 (en) Switching power supply
JP5630895B2 (en) Switching power supply circuit
JP6487719B2 (en) Switching control circuit and switching control method
US10220636B2 (en) Drive apparatus that drives light emitting device
JP2010146380A (en) Soft start circuit, and power circuit having the soft start circuit
CN109256948B (en) Switching regulator
JP2010246287A (en) Current control circuit
JP2018107930A (en) Phase compensation circuit and dc/dc converter using the same
US20120187931A1 (en) Power Supply Control Circuit and Power Supply Circuit
JP2010063290A (en) Power supply control circuit
JP2020022325A (en) Switching power supply device