JP2012114385A - Circuit board manufacturing device and circuit board manufacturing method using the same - Google Patents
Circuit board manufacturing device and circuit board manufacturing method using the same Download PDFInfo
- Publication number
- JP2012114385A JP2012114385A JP2010264557A JP2010264557A JP2012114385A JP 2012114385 A JP2012114385 A JP 2012114385A JP 2010264557 A JP2010264557 A JP 2010264557A JP 2010264557 A JP2010264557 A JP 2010264557A JP 2012114385 A JP2012114385 A JP 2012114385A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- manufacturing
- concave shape
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、回路基板の製造装置と複数層の回路パターンを接続してなる回路基板の製造方法に関するものである。 The present invention relates to a circuit board manufacturing method in which a circuit board manufacturing apparatus and a plurality of layers of circuit patterns are connected.
近年、電子機器の小型化、高密度化に伴い、産業用にとどまらず民生用の分野においても回路基板が強く要望されるようになってきた。特に回路基板の高機能化が進み、より複数層の回路パターンが内層接続手段を用いて接続されており、その接続信頼性は重要となっている。 In recent years, with the miniaturization and high density of electronic devices, there has been a strong demand for circuit boards not only for industrial use but also for consumer use. In particular, circuit boards have been improved in functionality, and more and more circuit patterns are connected using inner layer connection means, and the connection reliability is important.
以下に従来の回路基板の製造方法について図7を用いて説明する。 Hereinafter, a conventional circuit board manufacturing method will be described with reference to FIG.
図7は従来の回路基板の製造方法による回路基板を金型で打ち抜く工程を説明したものである。 FIG. 7 illustrates a process of punching out a circuit board using a mold by a conventional circuit board manufacturing method.
図7(a)において、50は回路基板、51は回路基板上に金属箔などで形成された回路パターン、52は上金型部であり、53は上パンチプレートa、54は打ち抜きパンチであり、55はストリッパープレート、56は外形ダイプレートb、57は下金型部であり、58は下型ダイ、59は打ち抜きパンチが入るスリット、60は打ち抜いた基板カスを落とす抜き穴、61は下ダイホルダープレート、62はクッションで、63は外形ストリッパー、64は回路基板を位置決めするガイドピンであり、回路基板50を下金型部57上にガイドピン64によって位置決めをし、静置した打ち抜き前の状態を示す。
In FIG. 7A, 50 is a circuit board, 51 is a circuit pattern formed of a metal foil or the like on the circuit board, 52 is an upper mold part, 53 is an upper punch plate a, and 54 is a punching punch. , 55 is a stripper plate, 56 is an outer die plate b, 57 is a lower mold part, 58 is a lower die, 59 is a slit into which a punching punch is inserted, 60 is a punching hole for dropping the punched substrate residue, and 61 is a lower part A
図7(b)は、油圧装置等(図示せず)を用いて上パンチプレートa53の上より圧力を加え上金型部52を下金型部57に押しつけることによって、ストリッパープレート55が回路基板50をホールドすると同時に打ち抜きパンチ54が下型ダイ58にあけたスリット59に回路基板の捨て板部65を打ち抜く。
In FIG. 7B, the
同じく上外形ダイプレートb56が回路基板を押し込むことで、外形ストリッパー63の下に設けたクッション62が沈み外形ストリッパー63を押し下げ、ワーク外枠部66が切断される。
Similarly, when the upper outer shape die plate b56 pushes the circuit board, the
そして、図7(c)に示すように、油圧プレスを解放させることで上金型部52が上昇し、ストリッパープレート55が元の位置に戻り、上外形ダイプレートb56内に嵌り込んでいた回路基板の製品外形部67が排出され金型による回路基板の打ち抜きが完了する。
Then, as shown in FIG. 7C, the
次に、図8を用いて打ち抜きパンチが回路基板を打ち抜く過程を説明する。 Next, a process in which the punching punches the circuit board will be described with reference to FIG.
図8は従来の回路基板の製造方法を示す断面図である。 FIG. 8 is a cross-sectional view showing a conventional method of manufacturing a circuit board.
図8(a)に示す金型上に回路基板を静置した状態から、図8(b)に示すように回路基板50に打ち抜きパンチ54が接触した部分に荷重がかかることで、パターン51の切断部に最も近い部分が支点となって回路基板50は撓み、切断される。
From the state in which the circuit board is placed on the mold shown in FIG. 8A, a load is applied to the portion where the
切断される瞬間は、撓んだ回路基板50と下型ダイ58は接触することになる。その時の撓み量は回路基板の表層に形成されたパターンや印刷物など総厚み分となる。
At the moment of cutting, the
撓んだ回路基板の表層は伸ばされ層のズレによる層間剥離、支点となった部分の基板断面には曲げ応力が加わり、その量は基板の厚みが増えると大きくなり、ダメージも大きくなる。 The surface layer of the bent circuit board is stretched to cause delamination due to the misalignment of the layer, and a bending stress is applied to the cross section of the substrate serving as a fulcrum. The amount increases as the thickness of the substrate increases, and the damage also increases.
次に図8(c)に示すように、打ち抜きパンチ54が進入していくにつれて、打ち抜きパンチ54の外形状に回路基板50は亀裂68が進行していく。
Next, as shown in FIG. 8C, as the
その結果、打ち抜きパンチ54が入り込むと最終的には完全に切断され、図8(d)に示す様な状態に至る。
As a result, when the
この時発生した曲げ応力の大きさによっては、レーザー加工やドリル加工などによってあけた穴に導電性ペーストを充填してなるインナービアホールを内層接続手段とする回路基板においては、切断部近傍にインナービアホールを設置している場合、切断時のダメージがインナービアホールに影響し、層間接続抵抗値の悪化(抵抗値大)が懸念される。 Depending on the magnitude of the bending stress generated at this time, the inner via hole is formed near the cut portion in the circuit board having the inner via hole formed by filling the hole formed by laser machining or drilling with conductive paste. When the is installed, damage at the time of cutting affects the inner via hole, and there is a concern that the interlayer connection resistance value is deteriorated (resistance value is large).
また、この曲げ応力により発生した表層の亀裂は剥離、欠け不良が懸念される。 In addition, there is a concern that the cracks in the surface layer generated by the bending stress may be peeled or chipped.
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。 As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
しかしながら、上記の従来の製造方法では、金型打ち抜き時に発生した、曲げ応力を緩和する手段がなく、回路基板に影響を及ぼし接続抵抗値の悪化や表層の剥離、欠けの発生の可能性が高くなるなどの問題点を有していた。 However, in the above conventional manufacturing method, there is no means for relieving the bending stress generated at the time of punching the die, and there is a high possibility that the circuit board is affected and the connection resistance value is deteriorated, the surface layer is peeled off, or chipping occurs. It had problems such as becoming.
本発明は、上記従来の問題を解決するもので、打ち抜き時に発生する曲げ応力を緩和させ、表層の剥離、欠けを抑えるものであり、信頼性が高く、生産性に優れた回路基板を実現するための回路基板の製造装置とそれを用いた回路基板の製造方法を提供するものである。 The present invention solves the above-mentioned conventional problems, reduces the bending stress generated at the time of punching, and suppresses peeling and chipping of the surface layer, and realizes a highly reliable and highly productive circuit board. A circuit board manufacturing apparatus and a circuit board manufacturing method using the same are provided.
上記目的を達成するために、本発明は以下の構成を有する。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、打ち抜きパンチを有する上金型部と、回路基板を保持する下型ダイを有する下金型部で構成され、かつ回路基板の打ち抜き加工に用いるものであって、前記下型ダイは応力緩和機構を備え、上型ストリッパープレートは表層の剥離緩和機構を備えたことを特徴とする回路基板の製造装置としたものであり、これを用いて打ち抜き加工することで、加工時に発生する曲げ応力と表層の剥離の対策にすることができる。 The invention according to claim 1 of the present invention comprises an upper mold part having a punch and a lower mold part having a lower die for holding a circuit board, and is used for punching a circuit board. The lower die is provided with a stress relaxation mechanism, and the upper mold stripper plate is provided with a surface layer peeling relaxation mechanism. Thus, it is possible to take measures against bending stress generated during processing and peeling of the surface layer.
本発明の請求項2に記載の発明は、応力緩和機構は、回路基板を保持する面を凹型形状に加工したものであることを特徴とする請求項1に記載の回路基板の製造装置としたもので、下型ダイの表面と上型表面を凹型に加工することで、回路基板の回路パターンの表層部分や絶縁層部分への打ち抜き加工時の衝撃を緩和することができるという作用効果を有する。
The invention according to
本発明の請求項3に記載の発明は、凹型形状は、下型ダイと上型ストリッパープレートに保持された回路基板に形成された回路パターン部分または絶縁層部分が嵌り込む形状に加工されていることを特徴とする請求項2に記載の回路基板の製造装置としたもので、下型ダイと上型ストリッパープレートの表面を凹型に加工することで、回路基板の回路パターン部分や絶縁層部分が嵌り込む形状を有し、金型打ち抜き時の回路基板曲げ量を確実に減らし、切断部近傍の基板表面のストレスを抑制するという作用効果を有する。
According to a third aspect of the present invention, the concave shape is processed into a shape in which a circuit pattern portion or an insulating layer portion formed on a circuit board held by the lower die and the upper die stripper plate is fitted. The apparatus for manufacturing a circuit board according to
本発明の請求項4に記載の発明は、下型ダイの凹型形状の深さは、回路基板に形成された回路パターンと絶縁層の総厚み未満の深さであることを特徴とする請求項3に記載の回路基板の製造装置としたもので、打ち抜き時に切断部に加圧力が集中しない作用効果を有する。また、上型ストリッパープレートの凹型形状の深さは、回路基板に形成された回路パターンと絶縁層の総厚み同等から3倍程度の深さであることを特徴とする請求項3に記載の回路基板の製造装置としたもので、打ち抜き時に切断近傍部周辺に加圧力が集中する作用効果を有する。
According to a fourth aspect of the present invention, the depth of the concave shape of the lower die is a depth less than the total thickness of the circuit pattern and insulating layer formed on the circuit board. 3 is an apparatus for producing a circuit board as described in No. 3, and has an effect that pressurizing force is not concentrated on a cut portion at the time of punching. 4. The circuit according to
本発明の請求項5に記載の発明は、凹型形状は突出したエッジ部分を備え、前記エッジ部分の幅は、回路基板の加工端と回路基板の端部に形成された回路パターンまたは絶縁層の形成端までの距離よりも短い幅であることを特徴とする請求項3に記載の回路基板の製造装置としたもので、打ち抜き時に回路パターンまたは絶縁層にかかる荷重や圧力を抑制する作用効果を有する。
According to a fifth aspect of the present invention, the concave shape has a protruding edge portion, and the width of the edge portion is determined by the circuit pattern or insulating layer formed at the processed end of the circuit board and the end of the circuit board. 4. The apparatus for manufacturing a circuit board according to
本発明の請求項6に記載の発明は、請求項1に記載の回路基板の製造装置の上下金型部に回路パターンと絶縁層が形成された回路基板を保持し、上金型部を下金型部に押しつけることによって、打ち抜きパンチで回路基板を打ち抜き加工することを特徴とする回路基板の製造方法としたもので、加工時に発生する曲げ応力と表層の応力を緩和し、外形切断で受ける応力を少なくして回路基板を製造できる。これにより、特に、実回路部の切断部近傍に配置したインナービアホールへの応力影響を抑制することが可能となり、品質が高い回路基板を提供することができるという作用効果を有する。
The invention according to
本発明の請求項7に記載の発明は、回路基板は、絶縁基材の加工孔に導電性ペーストを充填して形成された導通孔を介して両面の回路パターンが電気的に接続されていることを特徴とする請求項6に記載の回路基板の製造方法としたもので、導電性ペーストを充填して形成された導通孔の抵抗値が上昇することなく、安定した品質の回路基板を提供することができるという作用効果を有する。
In the invention according to
本発明の請求項8に記載の発明は、回路基板は、加工孔に導電性ペーストを充填して形成された導通孔を有する絶縁基材が複数積層された多層構造を有し、前記導通孔を介して表層を含む層間の回路パターンが電気的に接続されていることを特徴とする請求項6に記載の回路基板の製造方法としたもので、導電性ペーストを充填して形成された導通孔により層間接続を必要とする多層構造の回路基板においても、導通孔の抵抗値が上昇することなく、安定した品質の多層の回路基板を提供することができるという作用効果を有する。
According to an eighth aspect of the present invention, the circuit board has a multilayer structure in which a plurality of insulating base materials each having a conduction hole formed by filling a processing hole with a conductive paste, and the conduction hole is formed. A circuit board manufacturing method according to
本発明の請求項9に記載の発明は、絶縁基材は、ガラスクロスに熱硬化性エポキシ樹脂を含浸させた基板材料で構成されたものであることを特徴とする請求項7または請求項8に記載の回路基板の製造方法としたもので、比較的強度が高く、打ち抜き加工が困難なガラスクロスを絶縁基材として用いた回路基板においても、導通孔の抵抗値が上昇することなく、安定した品質の回路基板を提供することができるという作用効果を有する。
The invention according to
本発明の請求項10に記載の発明は、絶縁層は、加工端を除く領域に形成されていることを特徴とする請求項6に記載の回路基板の製造方法としたもので、打ち抜き加工時の加工端の絶縁層のクラックを防止するとともに、加工時に発生する曲げ応力を緩和し、外形切断で受ける応力を少なくして回路基板を製造できるという作用効果を有する。
The invention according to claim 10 of the present invention is the method for manufacturing a circuit board according to
本発明は、インナービアホールを内層接続の手段とした回路基板を金型加工する場合において、下金型のダイの表面を基板形状に合わせ凹加工しておくことで、基板打ち抜き時に加わる応力を減少させることができる。これにより、実回路部の切断部近傍に配置したインナービアホールへの応力の影響を抑制することが可能となる。 The present invention reduces the stress applied at the time of punching the substrate by processing the die surface of the lower die in accordance with the substrate shape when processing the circuit board using the inner via hole as a means of inner layer connection. Can be made. As a result, it is possible to suppress the influence of stress on the inner via hole disposed in the vicinity of the cut portion of the actual circuit portion.
また、インナービアホールでの内層接続回路基板を含めて回路基板を金型加工する場合において、上金型のストリッパープレートの表面を基板形状に合わせて凹加工しておくことで、基板打ち抜き時に切断部近傍に加わる応力を減少させることができる。これにより、切断部近傍に発生する表層の剥離、欠け不具合の発生を減少させることが可能となり、品質が高く、生産性に優れた回路基板の製造装置と製造方法を提供することができるものである。 In addition, when processing the circuit board including the inner layer connection circuit board in the inner via hole, the surface of the upper mold stripper plate is recessed according to the substrate shape, so that the cutting portion is cut when punching the board. Stress applied to the vicinity can be reduced. As a result, it is possible to reduce the occurrence of surface layer peeling and chipping defects that occur in the vicinity of the cut portion, and it is possible to provide a circuit board manufacturing apparatus and manufacturing method with high quality and excellent productivity. is there.
(実施の形態)
以下本発明の実施の形態における回路基板の製造方法について説明する。
(Embodiment)
Hereinafter, a method for manufacturing a circuit board according to an embodiment of the present invention will be described.
図1は、本発明の回路基板の製造方法を示す断面図である。 FIG. 1 is a cross-sectional view showing a method of manufacturing a circuit board according to the present invention.
図1(a)のプリプレグ1は、ガラスクロスに熱硬化性のエポキシ樹脂を含浸させた基板材料であり、縦、横、厚みのサイズが500mm×500mm×0.1mmである。 The prepreg 1 in FIG. 1A is a substrate material in which a glass cloth is impregnated with a thermosetting epoxy resin, and the size of the length, width, and thickness is 500 mm × 500 mm × 0.1 mm.
生産の効率を高めるために、プリプレグは、複数個の製品を形成できる大きさとなっている。 In order to increase production efficiency, the prepreg is sized to form a plurality of products.
次に、図1(b)に示すように、プリプレグ1にレーザーやドリルを用いて任意の位置にφ200μmの貫通穴2を形成する。
Next, as shown in FIG. 1B, a through
さらに、図1(c)に示すように貫通穴2の中に導電性のペーストを印刷法などの手段で充填しインナービアホール3を形成する。
Further, as shown in FIG. 1C, a conductive paste is filled into the through
その後、図1(d)に示すようにプリプレグ1の両面を金属箔4で挟持し、熱プレス(図示せず)で加熱加圧することで、プリプレグに含浸させたエポキシ樹脂が硬化すると同時に、貫通穴に充填した導電性ペーストも硬化することで両面の金属箔間を電気的接続を果たし、図1(e)に示す両面板5を形成することができる。
Thereafter, as shown in FIG. 1 (d), both sides of the prepreg 1 are sandwiched between metal foils 4 and heated and pressed by a hot press (not shown), so that the epoxy resin impregnated in the prepreg is cured and simultaneously penetrated. The conductive paste filled in the holes is also cured, whereby electrical connection between the metal foils on both sides can be achieved, and the double-
次に、図1(f)に示すように両面板の金属箔の任意の箇所を選択的に除去することで回路パターン6を形成し、2層回路基板7が形成できる。
Next, as shown in FIG. 1 (f), the
その後、絶縁層としてのソルダレジスト、および必要に応じて部品配置図を形成する。 Thereafter, a solder resist as an insulating layer and, if necessary, a component layout are formed.
次に、図2を用いて本発明の多層の回路基板の製造方法を説明する。 Next, the manufacturing method of the multilayer circuit board of this invention is demonstrated using FIG.
図2は、本発明の多層の回路基板の製造方法を示す断面図である。 FIG. 2 is a cross-sectional view showing a method for manufacturing a multilayer circuit board according to the present invention.
図2(a)に、積層基板のコアとなる図1で形成した2層の回路基板7と、図1(a)〜図1(c)の工程を経て、導電性ペーストを貫通穴に充填されたプリプレグ1と、積層基板の外層回路パターンとなる金属箔4を示す。
2 (a), the two-
図2(b)は、図2(a)で準備した各材料の一部を、例えば、光学的に認識して位置決めしたのちに高精度に積層したものである。 FIG. 2B is a diagram in which a part of each material prepared in FIG. 2A is stacked with high accuracy after being optically recognized and positioned, for example.
図2(c)は、図2(b)で積層したものを熱プレス(図示せず)にて加熱加圧することで、プリプレグ1に含まれるエポキシ樹脂を硬化させコア基板である2層の回路基板7と、プリプレグ1と、金属箔4を一体化させることで、最外層である両面の金属箔4が電気的に接続された4層の積層板8である。
2C is a two-layer circuit that is a core substrate by curing the epoxy resin contained in the prepreg 1 by heating and pressurizing the layered structure in FIG. 2B with a hot press (not shown). By integrating the
図2(d)は、4層の積層板8表面の金属箔4をエッチングなどの方法で選択的に除去することで、回路パターン6を形成した4層の回路基板10である。
FIG. 2D shows a four-
さらに、多層化する場合は、4層の回路基板10をコア基板として、上記で説明した工程を繰り返せば良いのは言うまでもない。その後、絶縁層としてのソルダレジスト、および必要に応じて部品配置図を形成する。
Further, in the case of multilayering, it goes without saying that the above-described steps may be repeated using the four-
なお絶縁層は、加工端を除く領域に形成することが望ましい。 Note that the insulating layer is desirably formed in a region excluding the processed end.
これにより、打ち抜き加工時の加工端の絶縁層のクラックを防止することができる。 Thereby, the crack of the insulating layer of the process end at the time of a punching process can be prevented.
次に、上記工程で形成した回路基板を分割する工程について説明する。 Next, the process of dividing the circuit board formed in the above process will be described.
図3は、本発明の回路基板製造方法の工程途中の回路基板を示す平面図である。 FIG. 3 is a plan view showing a circuit board in the process of the circuit board manufacturing method of the present invention.
ワークサイズ11は、基板材料そのものの大きさであり、セット基板などに装着するサイズに分割する必要がある。 The work size 11 is the size of the substrate material itself and needs to be divided into sizes to be mounted on a set substrate or the like.
製品外枠部12は、製品サイズに外形切断されてユーザーに出荷されるものであり、ワークサイズ11に複数枚含まれ生産の効率化を図っている。
The product
実回路部13は、電気回路が金属箔やインナービアホールなどにより形成されている。この部分は、製品サイズに複数枚含まれさらなる生産の効率化を図っている。
In the
捨て板部14は、外形加工での打ち抜きパンチにより切断されユーザーが最終商品に組み込むときに製品サイズから取り出しやすくしているものである。
The discard
インナービアホール15は、実回路部に配置されたレーザー加工などによりあけた穴に導電性ペーストを充填してなるものである。
The inner via
またインナービアホール15の径は、約φ200μm程度で基板の中央や端部など任意の位置に配置され、近年高密度化に伴い基板端部に多く配置されるようになった。
Further, the inner via
連結部16は、外形加工後、捨て板部14が切断されたあと実回路部13を製品外形部とつなげるものであり、部品実装後、装置や機器に組み込む前に容易に切り離すことができる構成となっている。
The connecting
図4は、本発明の回路基板の製造装置の断面概略図である。 FIG. 4 is a schematic cross-sectional view of the circuit board manufacturing apparatus of the present invention.
図4(a)において、21は上金型部であり、22は上パンチプレートa、23は打ち抜きパンチであり、24は基板保持面を凹型に加工したストリッパープレートであり、回路基板表層に形成したパターンとソルダレジストの総厚み同等から3倍程度の深さで、打ち抜くべき線から一番近い金属箔までの距離以下のエッジ部34bを残して掘り込んだ状態である。 In FIG. 4A, 21 is an upper mold part, 22 is an upper punch plate a, 23 is a punching punch, 24 is a stripper plate in which the substrate holding surface is processed into a concave shape, and is formed on the circuit board surface layer. This is a state in which the edge portion 34b is dug with a depth from the line to be punched to the nearest metal foil at a depth about three times as large as the total thickness of the patterned resist and the solder resist.
また、25は上外形ダイプレートb、26は下金型部であり、27は基板保持面を凹型に加工した下型ダイであり、回路基板表層に形成したパターンとソルダレジストの総厚み以下分の深さで、打ち抜くべき線から一番近い金属箔までの距離以下のエッジ部34aを残して掘り込んだ状態である。
28は打ち抜きパンチが入るスリット、29は打ち抜いた基板カス35を落とす抜き穴、30は下ダイホルダプレート、31はクッションで、32は外形ストリッパープレート、33は回路基板を位置決めするガイドピンである。
28 is a slit into which a punching punch is inserted, 29 is a punching hole for dropping the punched
上記の特殊加工された下型ダイと上型ストリッパープレートを有する本発明の製造装置である金型を用いた回路基板の製造方法を以下に説明する。 A method of manufacturing a circuit board using a mold which is the manufacturing apparatus of the present invention having the above-described specially processed lower die and upper die stripper plate will be described below.
図4(b)に示すように、油圧装置等(図示せず)を用いて上パンチプレートa22上より圧力を加え上金型部21を下金型部26に押しつけることによって、打ち抜きパンチ23が下型ダイ27にあけたスリット28に回路基板10の捨て板部を打ち抜くことにより加工を行う。
As shown in FIG. 4B, the
このとき凹型に加工されたストリッパープレート24は、下型ダイ27の凹型に加工された部分に実回路部13の回路パターン部を押さえつけた状態で保持する。
At this time, the
下型ダイ27の凹型形状は、回路パターン部分または絶縁層としてのソルダレジスト部分が嵌り込む形状に加工されている。また、凹型形状の深さは、回路パターン厚みとソルダレジスト厚みの総厚以下に加工されている。
The concave shape of the
このため、エッジ部34aは、回路基板10とは接触せず、ストリッパープレート24が回路基板10を保持するときの荷重は、回路基板10の打ち抜かれる部分を含めて基板の全域で受けることができるため、基板切断部が集中的に加圧されることはない。
For this reason, the
また、ストリッパープレート24の凹型形状も、回路パターン部分または絶縁層としてのソルダレジスト部分が嵌り込む形状に加工されている。
The concave shape of the
また、凹型形状の深さは、回路パターン厚みとソルダレジスト厚みの総厚同等もしくは3倍程度に加工されている。このため、エッジ部34bは、回路基板10とは接触し、ストリッパープレート24が回路基板10を保持するときの荷重は、エッジ部34bの全域で受けることができるため、基板切断部が集中的に加圧される。
The depth of the concave shape is processed to be equal to or about three times the total thickness of the circuit pattern thickness and the solder resist thickness. Therefore, the edge portion 34b is in contact with the
また、下型ダイ27の凹型の深さが、深すぎるとエッジ部34aで全ての荷重を受けることになり基板が砕ける場合がある。
Further, if the depth of the concave die of the
また下型ダイのエッジ部を鋭角な刃物のようにするとダイが欠けやすくなるため量産に適さない。 Further, if the edge of the lower die is made like a sharp blade, the die is likely to be chipped, which is not suitable for mass production.
本発明は、回路基板の製品外枠部12の回路パターン部は、上、下凹型内に嵌り込んだ状態で打ち抜き加工を行うものであり、回路パターン等の厚み分相当の基板撓み量を少なくして基板を切断できる。
In the present invention, the circuit pattern portion of the product
次に、図4(b)に示すように、上外形ダイプレートb25が回路基板を押し込むことで、外形ダイ32の下に設けたクッション31は沈んだ状態になり、外形ストリッパープレート32が押し下げられ、回路基板10は製品外枠部12とワーク外枠部17と基板カス35に切断分離される。
Next, as shown in FIG. 4B, when the upper outer die plate b25 pushes the circuit board, the
そして、図4(c)に示すように、油圧装置を解放させることで上金型部21が上昇し、ストリッパープレート24が元の位置に戻り、上外形ダイプレートb25内に嵌り込んでいた回路基板の製品外枠部12が排出され、金型による回路基板打ち抜きが完了する。
Then, as shown in FIG. 4 (c), the
以上の図4の構成を、図5を用いて従来法と比較して説明する。 4 will be described in comparison with the conventional method with reference to FIG.
図5は、本発明である回路基板製造方法と従来の回路基板製造方法を同時に示した断面概略図である。左側に本発明の回路基板製造方法を示し、右側に従来例を示して同時比較している。 FIG. 5 is a schematic cross-sectional view showing the circuit board manufacturing method of the present invention and the conventional circuit board manufacturing method at the same time. The circuit board manufacturing method of the present invention is shown on the left side, and a conventional example is shown on the right side for simultaneous comparison.
図5(a)に示す下金型上に回路基板10を静置した状態から、図5(b)に示す打ち抜きを行う。
From the state where the
打ち抜きパンチ23が入り込む時、打ち抜かれる部分は、図に示すように切断部に一番近い回路パターンを支点にして撓みが発生し、表層の絶縁基材部分が引っ張られすべり込みながら加工するが、右側に示す従来の方法では、基板表面のすべりが大きく、また形成したパターンやソルダレジストの厚みだけ撓まないと切断できない。
When the punching
それに対して本発明の回路基板製造方法では図の左側に示すように、上型エッジ部により切断部周辺を加圧し、基板表面のすべりを押さえ込み、下型エッジ部分と基板の距離が近いため、切断時の撓み量が従来方法と比べて少なくできるので、剪断時の曲げ応力を緩和する効果を得ることができる。 On the other hand, in the circuit board manufacturing method of the present invention, as shown on the left side of the figure, the periphery of the cut portion is pressed by the upper mold edge portion, the slip of the substrate surface is pressed down, and the distance between the lower mold edge portion and the substrate is short, Since the amount of bending at the time of cutting can be reduced as compared with the conventional method, the effect of relaxing the bending stress at the time of shearing can be obtained.
上型ストリッパープレート24を凹加工し、加圧すれば基板切断時の表層に打ち抜きパンチ23が入り込む時の曲げと引っ張り応力を確実に緩和し、表層の剥離、欠けへの影響は少なくなると考えられる。
It is considered that if the
また下型ダイ27を凹加工すれば、基板切断時の曲げ応力が確実に緩和され、インナービアホールへの影響は少なくなると考えられる。
In addition, if the
但し、凹加工の形状は基板の外観や金型の寿命に悪影響を与えたりすることが懸念されるので本実施の形態では、エッジ部幅0.3mm、深さ50μmに加工したダイを用いた。また、上型凹加工の深さは100μmとした。 However, since there is a concern that the shape of the concave processing may adversely affect the appearance of the substrate and the life of the mold, in this embodiment, a die processed to have an edge width of 0.3 mm and a depth of 50 μm is used. . The depth of the upper mold recess was 100 μm.
凹加工の加工法としてはボールエンドミルで内部を加工し、特に回路パターンが基板端部に近い場合は放電加工でコーナー部にRがつかないように加工した。 As a concave machining method, the inside was machined with a ball end mill, and in particular, when the circuit pattern was close to the edge of the substrate, machining was performed so that the corner portion did not have R by electric discharge machining.
また、回路基板の外形より0.3mmずつ程度一回り小さくした放電マスターで加工した。 Moreover, it processed with the discharge master which made it about 0.3 mm smaller than the external shape of a circuit board.
その結果、本発明の回路基板の製造装置を用いた製造方法は、基板打ち抜き時の曲げ量が小さいので、切断部近傍に配置されたインナービアホールへの曲げ応力影響を抑制することができた。 As a result, the manufacturing method using the circuit board manufacturing apparatus of the present invention has a small amount of bending at the time of punching out the substrate, so that the influence of bending stress on the inner via hole arranged in the vicinity of the cut portion can be suppressed.
また、上ストリッパープレートの加圧により引っ張りと曲げ量が少ないので基板表面のクラックも低減できた。 In addition, since the upper stripper plate was pressed and pulled and bent less, cracks on the substrate surface could be reduced.
なお、可撓性の高いソルダレジストを用いればさらに外観品質も向上させることができる。 The appearance quality can be further improved by using a highly flexible solder resist.
次に本発明の回路基板の製造方法にて形成した回路基板であって、切断部近傍にインナービアホールを含む評価用回路が配置された評価用の回路基板と、従来の回路基板の製造方法で作成した回路基板の接続抵抗の変化を比較した。 Next, a circuit board formed by the circuit board manufacturing method of the present invention, in which an evaluation circuit including an inner via hole is disposed in the vicinity of the cut portion, and a conventional circuit board manufacturing method The change of the connection resistance of the prepared circuit board was compared.
図6は、回路基板に形成配置した評価回路を示す概略図である。インナービアホール3を回路パターン6(金属箔4)にて中継接続し、数個のインナービアホールをチェーン状につないだものである。
FIG. 6 is a schematic diagram showing an evaluation circuit formed and arranged on a circuit board. The inner via
本実施の形態においては6層基板の例を示す。 In this embodiment, an example of a six-layer substrate is shown.
回路基板の外形切断線からインナービアホールの中心までの距離をLとし、L=10.55mmを基準にしてそれよりも小、すなわち「近い」場合と、大、すなわち「遠い」場合の3種類の距離を有する評価回路用の回路基板(以下、評価基板と称す)を製作した。 Let L be the distance from the outer cutting line of the circuit board to the center of the inner via hole, and L = 10.55 mm as a reference, which is smaller, that is, “close”, and larger, that is, “far”. A circuit board for an evaluation circuit having a distance (hereinafter referred to as an evaluation board) was manufactured.
表層の2点の回路パターン6間を抵抗計を用いて回路の抵抗値を測定することができる。
The resistance value of the circuit can be measured using a resistance meter between the two
その結果を(表1)に示す。 The results are shown in (Table 1).
(表1)は、評価基板の製造用基板でのワークサイズ中における配置位置別に金型打ち抜き加工を行い、スクリーニング試験として処理1から3まで行った時の評価回路の抵抗値変化を示したものである。また、従来の製造方法で形成した評価基板と本発明の製造方法で形成した評価基板との比較も示した(評価基板数:各9枚)。 (Table 1) shows the resistance value change of the evaluation circuit when the die punching process is performed for each arrangement position in the workpiece size on the manufacturing substrate of the evaluation substrate, and processing 1 to 3 is performed as a screening test. It is. Moreover, the comparison of the evaluation board | substrate formed with the conventional manufacturing method and the evaluation board | substrate formed with the manufacturing method of this invention was also shown (evaluation board | substrate: each 9 sheets).
表中に示した「初期」は金型打ち抜き前、「打ち抜き後」は金型によって回路基板を打ち抜いた後、「処理1」は高温処理、「処理2」は、はんだ付けを想定した処理、「処理3」もはんだ付けを想定した処理であり、それぞれの処理後の抵抗値を測定した。
“Initial” shown in the table is before the die punching, “After punching” is after punching the circuit board with the die, “Process 1” is a high temperature process, “
従来の製造方法では、インナービアホールの位置が回路基板の切断部に近いとスクリーニング試験を行うと「処理3」の後、抵抗値が上昇する評価基板が発生する(表1中の丸で囲った部分で、それぞれ2枚の評価基板が相当する。)。
In the conventional manufacturing method, when the screening test is performed when the position of the inner via hole is close to the cut portion of the circuit board, an evaluation board whose resistance value increases after “
全てが悪化している訳ではなく問題のない回路もあり一部に現れているということを考えると切断時の応力の影響が一定でないことが推定できる。 It can be estimated that the influence of stress at the time of cutting is not constant, considering that not all of them are deteriorated but there are some circuits that have no problem and appear in part.
また、切断部からインナービアホールの距離L近くなると、抵抗値が上昇し、遠くなると徐々に抵抗値の上昇も抑制され、距離に依存性があることが分かる。 It can also be seen that the resistance value increases as the distance L between the cut portion and the inner via hole decreases, and the resistance value gradually increases as the distance increases, and is dependent on the distance.
これに対し、本発明の回路基板の製造方法で形成された評価基板では、切断部に「近い」ものでもスクリーニング試験において、抵抗値が上昇する傾向はなく、安定した結果が得られた。 On the other hand, in the evaluation board formed by the method for manufacturing a circuit board according to the present invention, even if it is “close” to the cut portion, the resistance value does not tend to increase in the screening test, and a stable result was obtained.
この実験を生産ロット毎に数度繰り返し行ったところ、同様の結果を得ることができた。 When this experiment was repeated several times for each production lot, similar results could be obtained.
このことから本発明の回路基板は、基板打ち抜き時の撓み量を抑制することで曲げ応力を減らすことができ、実回路部に与える影響を解消しうる効果を有することが分かる。 From this, it can be seen that the circuit board of the present invention can reduce the bending stress by suppressing the amount of bending at the time of punching the board, and has the effect of eliminating the influence on the actual circuit portion.
また、本実施の形態においては、比較的強度が高く、打ち抜き加工が困難なガラスクロスを絶縁基材(プリプレグ)として用いた回路基板について、導通孔の抵抗値が上昇することなく、安定した品質の回路基板を提供することを示した。 In the present embodiment, the circuit board using a glass cloth having a relatively high strength and difficult to punch as an insulating base material (prepreg) has a stable quality without increasing the resistance value of the conduction hole. It was shown to provide a circuit board.
このことから、ガラスクロスよりも打ち抜き加工が容易な他の絶縁基材を用いた場合は、さらに安定した品質を確保できることはいうまでもない。 From this, it is needless to say that more stable quality can be secured when another insulating base material that is easier to punch than glass cloth is used.
以上述べたように、インナービアホールを内層接続の手段とした回路基板を含む全ての回路基板を金型加工する場合において、下型ダイと上型ストリッパープレートを凹型に加工した金型を用いて金型加工を行うことで打ち抜き時の基板撓み量を抑制でき加工時に発生する曲げ応力を確実に小さくすることが可能となる。 As described above, when all the circuit boards including the circuit board using the inner via hole as a means for connecting the inner layer are to be die-molded, the mold using the mold obtained by processing the lower die and the upper stripper plate into a concave die is used. By performing the die machining, it is possible to suppress the amount of bending of the substrate at the time of punching, and to reliably reduce the bending stress generated during the machining.
これにより、本発明は、回路基板の実回路部に配置した応力影響を抑制することで品質を向上させ、工程の安定化も実現でき、さらに生産性に優れた回路基板の製造装置と製造方法を提供できるものであり、産業上の利用可能性は大といえる。 As a result, the present invention improves the quality by suppressing the influence of the stress placed on the actual circuit portion of the circuit board, can realize the stabilization of the process, and further provides a circuit board manufacturing apparatus and manufacturing method with excellent productivity. The industrial applicability is great.
1 プリプレグ
2 貫通穴
3 インナービアホール
4 金属箔
5 両面板
6 回路パターン
7 2層回路基板
8 4層積層板
10 4層回路基板
11 ワークサイズ
12 製品外枠部
13 実回路部
14 捨て板部
16 連結部
21 上金型部
22 上パンチプレートa
23 打ち抜きパンチ
24 ストリッパープレート
25 上外形ダイプレートb
26 下金型部
27 下型ダイ
28 スリット
29 抜き穴
30 下外形ダイホルダプレート
31 クッション
32 外形ストリッパープレート
33 ガイドピン
34a エッジ部(下型)
34b エッジ部(上型)
35 基板カス
DESCRIPTION OF SYMBOLS 1
23 punching
26
34b Edge part (upper mold)
35 Substrate residue
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264557A JP2012114385A (en) | 2010-11-29 | 2010-11-29 | Circuit board manufacturing device and circuit board manufacturing method using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010264557A JP2012114385A (en) | 2010-11-29 | 2010-11-29 | Circuit board manufacturing device and circuit board manufacturing method using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114385A true JP2012114385A (en) | 2012-06-14 |
Family
ID=46498243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010264557A Pending JP2012114385A (en) | 2010-11-29 | 2010-11-29 | Circuit board manufacturing device and circuit board manufacturing method using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114385A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103269564A (en) * | 2013-03-28 | 2013-08-28 | 淳华科技(昆山)有限公司 | Multilayer board local single-layer area inner layer cutting process |
CN113600886A (en) * | 2021-08-04 | 2021-11-05 | 湖南省方正达电子科技有限公司 | Multi-axis collaborative blind milling method and device for printed circuit board |
-
2010
- 2010-11-29 JP JP2010264557A patent/JP2012114385A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103269564A (en) * | 2013-03-28 | 2013-08-28 | 淳华科技(昆山)有限公司 | Multilayer board local single-layer area inner layer cutting process |
CN113600886A (en) * | 2021-08-04 | 2021-11-05 | 湖南省方正达电子科技有限公司 | Multi-axis collaborative blind milling method and device for printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI601468B (en) | Method for filling conductive paste and method for manufacturing multilayer printed wiring board | |
EP2790476B1 (en) | Multilayer printed circuit board and manufacturing method thereof | |
CN108419383A (en) | Method for manufacturing printed circuit board | |
JP4617941B2 (en) | Method for manufacturing circuit-formed substrate | |
CN102006721A (en) | Substrate of printed circuit board and manufacturing method thereof | |
US9942995B2 (en) | Method for producing a metal core substrate having improved edge insulating properties | |
JP2012114385A (en) | Circuit board manufacturing device and circuit board manufacturing method using the same | |
US11102885B2 (en) | Resin multilayer substrate and electronic device | |
JP4042693B2 (en) | Circuit board manufacturing apparatus and circuit board manufacturing method using the same | |
CN105682363A (en) | Fabrication method of PCB with metalized plate edges | |
JP5194951B2 (en) | Circuit board manufacturing method | |
KR101049228B1 (en) | Printed circuit board with improved heat dissipation and its manufacturing method | |
JP6274491B2 (en) | Manufacturing method of multilayer wiring board | |
JP4431170B2 (en) | Multilayer substrate and manufacturing method thereof | |
JP2001326458A (en) | Printed wiring board and its manufacturing method | |
JP2005191549A (en) | Module with built-in components manufacturing method and module with built-in components | |
CN110740591A (en) | blind hole processing method of multilayer printed board | |
JP4061310B2 (en) | Method for manufacturing printed wiring board | |
KR20110139954A (en) | Cutting appratus and method for manufacturing metal core printed circuit board | |
JP2005081508A (en) | Method for drilling wiring substrate | |
JP2005101045A (en) | Circuit board and manufacturing method thereof | |
JP4304117B2 (en) | Multilayer circuit board and manufacturing method thereof | |
JP3823940B2 (en) | Method for manufacturing circuit-formed substrate | |
WO2015125267A1 (en) | Printed wiring board and manufacturing method for printed wiring board | |
JP2016162956A (en) | Jig for pin lamination and method of manufacturing multilayer wiring board |